JP5124133B2 - アクティブマトリックス型表示装置 - Google Patents
アクティブマトリックス型表示装置 Download PDFInfo
- Publication number
- JP5124133B2 JP5124133B2 JP2006346790A JP2006346790A JP5124133B2 JP 5124133 B2 JP5124133 B2 JP 5124133B2 JP 2006346790 A JP2006346790 A JP 2006346790A JP 2006346790 A JP2006346790 A JP 2006346790A JP 5124133 B2 JP5124133 B2 JP 5124133B2
- Authority
- JP
- Japan
- Prior art keywords
- display device
- active matrix
- storage capacitor
- line
- matrix display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000011159 matrix material Substances 0.000 title claims description 25
- 239000003990 capacitor Substances 0.000 claims description 48
- 239000004973 liquid crystal related substance Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 description 27
- 238000010586 diagram Methods 0.000 description 25
- 230000006872 improvement Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000007423 decrease Effects 0.000 description 3
- 238000005401 electroluminescence Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000007781 pre-processing Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
本発明は、アクティブマトリクス型表示装置に関し、特に、歩留まり向上と開口率向上を実現するアクティブマトリックス型表示装置に関する。
図１３は、従来の有機ＥＬ表示装置のある１つの画素における典型的な回路構成図である。この有機ＥＬ表示装置は、ゲート線１１、１つ前のゲート線１１ａ、データ線１２、右隣のデータ線１２ａ、電源線１３、陰極線１４、第１のＴＦＴ２１、第２のＴＦＴ２２、蓄積容量２３、およびＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）素子２４で構成されている。
ここで、１段目を構成する第１のＴＦＴ２１は、データ線１２を通じたデータ信号を選択、保持するためのものである。また、２段目を構成する第２のＴＦＴ２２は、ＯＬＥＤ素子２４を駆動するためのものである。なお、このような基本的な２段ＴＦＴの構成に対して、駆動用の第２のＴＦＴ２２のＶｔｈ変動を補償するために、さらに、ＴＦＴが追加された回路も発明されている。
このような有機ＥＬ表示装置は、ゲート線１１、１１ａとデータ線１２、１２ａを交差させたアクティブマトリクス型表示装置の一種であり、蓄積容量２３の一端およびＯＬＥＤ素子２４のカソードが接続された陰極線１４を、ゲート線１１、１１ａ、データ線１２、１２ａ、電源線１３とは別に配線している（例えば、特許文献１参照）。
また、図１４は、従来の液晶表示装置のある１つの画素における典型的な回路構成図である。この液晶表示装置は、ゲート線１１、１つ前のゲート線１１ａ、データ線１２、右隣のデータ線１２ａ、陰極線１４、選択用ＴＦＴ３１、蓄積容量３２、および液晶素子３３で構成されている。
このような液晶表示装置も、ゲート線１１、１１ａとデータ線１２、１２ａを交差させたアクティブマトリクス型表示装置の一種であり、蓄積容量３２の一端および等価的に容量成分として表された液晶素子３３の一端が接続された陰極線１４を、ゲート線１１、１１ａ、データ線１２、１２ａとは別に配線している。
しかしながら、従来技術には次のような課題がある。
従来のアクティブマトリックス型表示装置では、図１３、１４に示したように、ゲート線１１、１１ａ、データ線１２、１２ａとは別に、陰極線１４を設ける必要があった。この結果、配線数が多くなるため、欠陥による断線等によるパネル歩留まり低下の一因となっていた。さらに、配線数が多いことに伴って、開口率も減るというデメリットもあった。
従来のアクティブマトリックス型表示装置では、図１３、１４に示したように、ゲート線１１、１１ａ、データ線１２、１２ａとは別に、陰極線１４を設ける必要があった。この結果、配線数が多くなるため、欠陥による断線等によるパネル歩留まり低下の一因となっていた。さらに、配線数が多いことに伴って、開口率も減るというデメリットもあった。
特に、ＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｗｉｎｇ）液晶においては、コモン線がＴＦＴ基板側にあることが必要であるため、配線数が多いことによるこのような歩留まり低下、開口率低減が問題となる。
本発明は上述のような課題を解決するためになされたもので、配線数を減らすことによる歩留まり向上と開口率向上を実現するアクティブマトリックス型表示装置を得ることを目的とする。
本発明に係るアクティブマトリックス型表示装置は、データ線とゲート線とを交差させて定義される画素ごとに、表示素子および蓄積容量と、ゲート線のゲート信号によりデータ線のデータ信号を表示装置および蓄積容量に供給する少なくとも１つのトランジスタを含むアクティブ素子とを備えたアクティブマトリクス型表示装置において、蓄積容量は、アクティブ素子からのデータ信号を保持して表示装置に供給し、それぞれの画素における表示素子および蓄積容量の一端を右隣の画素のデータ線に接続し、アクティブ素子と接続された蓄積容量の他端と１本前のゲート線との間に接続され、蓄積容量に１本前のゲート線から供給されるオフセット電圧を与える補助容量を備えたものである。
本発明によれば、表示素子および蓄積容量の一端を右隣の画素のデータ線に接続し、陰極線を不要とすることにより、配線数を減らすことによる歩留まり向上と開口率向上を実現するアクティブマトリックス型表示装置を得ることができる。
以下、本発明のアクティブマトリックス型表示装置の好適な実施の形態につき図面を用いて説明する。
実施の形態１．
図１は、本発明の実施の形態１における有機ＥＬ表示装置のある１つの画素における回路構成図である。この有機ＥＬ表示装置は、ゲート線１１、１つ前のゲート線１１ａ、データ線１２、右隣のデータ線１２ａ、電源線１３、第１のＴＦＴ２１、第２のＴＦＴ２２、蓄積容量２３、ＯＬＥＤ素子２４、および補助容量２５で構成されている。
図１は、本発明の実施の形態１における有機ＥＬ表示装置のある１つの画素における回路構成図である。この有機ＥＬ表示装置は、ゲート線１１、１つ前のゲート線１１ａ、データ線１２、右隣のデータ線１２ａ、電源線１３、第１のＴＦＴ２１、第２のＴＦＴ２２、蓄積容量２３、ＯＬＥＤ素子２４、および補助容量２５で構成されている。
従来構成を示した図１３の構成要素と比較すると、図１の構成要素は、陰極線１４を不要とする代わりに、補助容量２５を新たに備えている点が異なる。すなわち、図１に示した本実施の形態１における有機ＥＬ表示装置では、蓄積容量２３の一端、およびＯＬＥＤ素子２４のカソードを、陰極線１４に接続する代わりに右隣の画素のデータ線１２ａに接続することにより、陰極線１４を不要としている。
また、新たに追加されている補助容量２５については、図６を用いて、後に実施の形態２において詳述する。
次に、図２は、本発明の実施の形態１における液晶表示装置のある１つの画素における回路構成図である。この液晶表示装置は、ゲート線１１、１つ前のゲート線１１ａ、データ線１２、右隣のデータ線１２ａ、電源線１３、選択用ＴＦＴ３１、蓄積容量３２、液晶素子３３、および補助容量３４で構成されている。
従来構成を示した図１４の構成要素と比較すると、図２の構成要素は、陰極線１４を不要とする代わりに、補助容量３４を新たに備えている点が異なる。すなわち、図２に示した本実施の形態１における液晶表示装置では、蓄積容量３２の一端、および液晶素子３３の一端を、陰極線１４に接続する代わりに右隣の画素のデータ線１２ａに接続することにより、陰極線１４を不要としている。
次に、図３、図４を用いて、蓄積容量３２の一端、および液晶素子３３の一端を、陰極線１４に接続する代わりに右隣の画素のデータ線１２ａに接続することにより、従来と同様の表示を実現するための動作について説明する。以下の説明においては、図２の液晶表示装置に基づいて説明するが、図１の有機ＥＬ表示装置についても、動作原理は同様である。
図３は、本発明の実施の形態１における右隣の画素のデータ線１２ａを利用した接続による表示動作の説明図である。この図３に示すように、蓄積容量３２の一端を、陰極線１４ではなく右隣のデータ線１２ａに接続した場合に、蓄積容量３２に相当するＣｓに加わる電圧をＶｐ１、データ線１２、１２ａの電圧をそれぞれＶ１、Ｖ２であるとする。このとき、選択用ＴＦＴ３１がＯＮになれば、Ｖｐ１、Ｖ１、Ｖ２は、下式（１）の関係を有する。
Ｖｐ１＝Ｖ１−Ｖ２ （１）
Ｖｐ１＝Ｖ１−Ｖ２ （１）
次に、この画素の右隣の画素において、Ｃｓに加わる電圧をＶｐ２、データ線の電圧をそれぞれＶ２、Ｖ３であるとする。このとき、選択用ＴＦＴ３１がＯＮになれば、Ｖｐ２、Ｖ２、Ｖ３は、下式（２）の関係を有する。
Ｖｐ２＝Ｖ２−Ｖ３ （２）
Ｖｐ２＝Ｖ２−Ｖ３ （２）
同様に、さらに右側の画素について、続けていけば、ｋ番目の画素において、Ｖｐｋ、Ｖｋ、Ｖｋ＋１は、下式（３）の関係を有する。
Ｖｐｋ＝Ｖｋ−Ｖｋ＋１ （３）
Ｖｐｋ＝Ｖｋ−Ｖｋ＋１ （３）
これらの式を、Ｖｐｋについてｋ＝１からｎ−１まで足し合わせると、下式（４）の関係が得られる。
上式（４）をＶｎについて解くと、下式（５）となる。
従って、ｎ番目の画素の入力電圧信号Ｖｎは、１からｎ番目までの元の信号の合計をＶ１から引いたもので表すことができる。すなわち、図３に示すように、蓄積容量３２の一端を右隣のデータ線１２ａに接続した場合のそれぞれの入力電圧信号Ｖ１〜Ｖｎは、従来技術のように、蓄積容量３２の一端を陰極線１４に接続した場合の入力電圧信号（上式（１）〜（４）におけるＶｐ１〜Ｖｐｎに相当）を用いて、上式（５）の関係から求めることができる。
蓄積容量３２の一端を右隣のデータ線１２ａに接続した図３のような構成において、それぞれのデータ線に、上式（５）の関係を満たす入力電圧信号Ｖ１〜Ｖｎを実際に与えるための方法としては、次の２通りがある。第１の方法は、従来の入力電圧信号に相当するＶｐ１〜Ｖｐｎを、デジタル的に次々と加算していくものである。
また、第２の方法は、加算器を用いて、前の出力を順次加算していくものである。図４は、本発明の実施の形態１における加算器を用いた第２の方法を実現するための回路図である。このような回路を用いることにより、従来の入力電圧信号Ｖｐ１〜Ｖｐｎから、本発明の表示装置に対応する入力電圧信号Ｖ１〜Ｖｎを得ることができる。
しかしながら、ここで問題となるのは、正の数を加算していくと、ｎが増すにつれて出力が増大することである。そこで、加算結果の増大を防止するために、データ線の隣同士では、電圧レベルの正負を反転する。そうすれば、なめらかな画面では、平均値は、ほぼ０となり、上式（５）から求められる出力は、Ｖ１を中心に変化することとなり、出力の増大を防ぐことができる。
次に、図５は、本発明の実施の形態１における表示装置をＩＰＳ液晶の画素に適用した場合の具体例を示す図である。図５（ａ）は、従来の構成（図１４の回路に相当）を示しており、図５（ｂ）は、本発明の構成（図２の構成に相当）を示している。データ線の一部を表示用電極に使うことができるため、開口率が向上するメリットがある。さらに、データラインで表示部のコモン電極をつくるので、完全にコモンと配線を共通にすることができる。
以上のように、実施の形態１によれば、表示素子および蓄積容量の一端を右隣の画素のデータ線に接続し、陰極線を不要とすることにより、配線数を減らすことができる。この結果、歩留まり向上と開口率向上を実現するアクティブマトリックス型表示装置を得ることができる。
さらに、データ線を通じて印加する電圧は、データ線の隣同士で、電圧レベルの正負を反転することにより、ｎの増大に伴う電圧値の増大を防ぐことができる。
実施の形態２．
先の実施の形態１においては、陰極線１４を不要とする基本構成を採用し、データ線の隣同士では、電圧レベルの正負を反転することにより、ｎが増すにつれて出力が増大する問題の解決を図ったアクティブマトリックス型表示装置について説明した。次に、本実施の形態２では、この出力が増大する問題に対するさらなる改善策について説明する。
先の実施の形態１においては、陰極線１４を不要とする基本構成を採用し、データ線の隣同士では、電圧レベルの正負を反転することにより、ｎが増すにつれて出力が増大する問題の解決を図ったアクティブマトリックス型表示装置について説明した。次に、本実施の形態２では、この出力が増大する問題に対するさらなる改善策について説明する。
先の実施の形態１における基本構成を示した図３のような回路において、さらに問題となるのは、従来から液晶で見られるフリッカーパータンに対する出力信号の増大である。つまり、データ線１本おきに１、０、１、０と繰り返すパターン、またはそれに近いパターンに対しては、データ線の隣同士で電圧レベルの正負を反転しても、結果的にｎが増すにつれて出力が増大してしまうため、このような問題を改善する必要がある。
これは、１、−０．５、１、−０．５のような繰り返しパターンでも同様の問題があり、このような空間的に反転周期と同期して変動するパターンに弱いのである。出力本数が増えて１００本以上になると、理論的には数１００Ｖまで出力があがってしまう。
この対策として、もともと信号レベルにゲタをはかせておく前処理を行うことが考えられる。このような前処理は、デジタル信号の段階から加えてもよいが、ドライバＩＣのダイナミックレンジを損なわないためには、ドライバの出力に近いところでオフセットをつけることが効果的である。
そこで、本実施の形態２の表示装置においては、各画素単位でオフセットをつけることができるように、図１に示した補助容量２５あるいは図２に示した補助容量３４を備えている。なお、図２の液晶表示装置における補助容量３４の働きは、先の図１の有機ＥＬ表示装置における補助容量２５の働きと同様である。そこで、補助容量２５あるいは補助容量３４の働きについて、液晶表示装置を例に、図６を用いて説明する。
図６は、本発明の実施の形態２における補助容量の働きを示す説明図である。先の図３の構成と比較すると、この図６の構成は、選択用ＴＦＴ３１および蓄積容量３２に相当するＣｓの接続線と、１本前のゲート線１１ａとの間に接続された補助容量３４に相当するＣｃを備えている。これにより、Ｃｓには、一本前のゲート線１１ａに接続されたＣｃの働きにより、オフセットのかかった電圧が加わるので、元々の信号レベルにゲタをはかせることと同様の効果を得ることができる。
図６のような基本構成を有する各画素からなるアクティブマトリックス型表示装置に対して、データ全体にオフセットを与える場合には、次のようないくつかの方法がある。図７は、本発明の実施の形態２における第１の方法によるオフセット処理を示した回路図である。図７に示すように、第１の方法は、デジタル加算器４３により、デジタル的にあらかじめオフセットを与えたデータをデータドライバ４１に与えるとともに、デジタル減算器４４によりオフセットに応じた減算を施したデータに対して、Ｄ／Ａ変換器４５により変換したアナログ信号をゲートドライバ４２に与えるものである。
この図７に示したように、デジタル加算器４３によるオフセット量に応じて、デジタル減算器４４による減算を行うことのできる構成を有することにより、オフセットを付けない場合に対しても対応できる。また、このような構成は、単純なオフセットによる切り替えばかりでなく、例えば、表示パターンに応じてある関係式を持たせてオフセットを行うことも可能である。
上述した図７の回路は、データに応じてオフセットを逐次可変することができる。これに対して、オフセットを逐次可変する必要がなく、オフセット量をハード的に固定として扱う場合には、以下に示す第２の方法が現実的であり、図８〜１０を用いて説明する。
図８は、本発明の実施の形態２における第２の方法によるオフセット処理を行うための電源供給に関する回路図である。また、図９は、本発明の実施の形態２における第２の方法によるオフセット処理を示した回路図である。
図８（ａ）は、データドライバＶＲＥＦ回路の構成を示しており、回路設計に応じた可変電源および可変抵抗値を用いることにより、Ｖ１〜Ｖ９に所望の電圧を発生させることができる。より具体的には、Ｖ１およびＶ９にオフセット電圧Ｖ０分を加えることにより、ＶＲＥＦ回路の電源にオフセット量を付加することができる。
一方、図８（ｂ）は、ゲートドライバ電圧回路の構成を示しており、回路設計に応じた可変電源を用いることにより、ＶＧ１〜ＶＧ４に所望の電圧を発生させることができる。このようにして図８（ａ）、（ｂ）の回路による電圧値を図９の回路に用いることにより、オフセット量をハード的に固定としたアクティブマトリックス型表示装置を実現できる。
図１０は、本発明の実施の形態２における第２の方法によるオフセット処理を施した場合の具体的な電圧波形を示した図であり、原理的には既知の技術である。通常のゲート電圧の出力レベルとしては、通常、ＶＧ１、ＶＧ２の２値によりＯＮ／ＯＦＦ制御を行うが、ＶＧ３、ＶＧ４を含めた４値を用いることにより、この図１０に示したようなオフセットを持たせた補償駆動を行わせることが可能となる。本願発明においては、このようなゲートドライバ側の補償駆動を、データドライバ側のオフセット処理と連動して行う点を特徴としている。
ＶＧ３、ＶＧ４とオフセット電圧Ｖ０の関係は、下式で表すことができる。
Ｖ０＝（ＶＧ３−ＶＧ４）×Ｃｓ／Ｃａｌｌ （６）
上式（６）において、Ｃｓは、例えば、図２の補助容量３４に相当し、Ｃａｌｌは、図２の蓄積容量３２、液晶素子３３、および補助容量３４の各容量の合計値に相当する。そして、上式（６）のようなオフセット電圧Ｖ０を得るようにＶＧ３、ＶＧ４を調整することにより、所望のオフセット制御が可能となる。
Ｖ０＝（ＶＧ３−ＶＧ４）×Ｃｓ／Ｃａｌｌ （６）
上式（６）において、Ｃｓは、例えば、図２の補助容量３４に相当し、Ｃａｌｌは、図２の蓄積容量３２、液晶素子３３、および補助容量３４の各容量の合計値に相当する。そして、上式（６）のようなオフセット電圧Ｖ０を得るようにＶＧ３、ＶＧ４を調整することにより、所望のオフセット制御が可能となる。
図１１は、本発明の実施の形態２における第３の方法によるオフセット処理を示した回路図である。図１１に示すように、第３の方法は、一定電圧をデータドライバ４１のアナログ部に加算するとともに、ゲートドライバ４２のアナログ部に減算するものである。このようなアナログ回路によっても、オフセット機能を実現できる。
以上のように、実施の形態２によれば、１本前のゲート線に接続された補助容量の働きにより、蓄積容量にオフセットをかけることができる。この結果、空間的に反転周期と同期して変動するパターンに対してもｎの増大に伴う電圧値の増大を防ぐことができるアクティブマトリックス型表示装置を得ることができる。
なお、図１の有機ＥＬ表示装置の回路構成図におけるＯＬＥＤ素子２４の接続は、一例を示したものであり、他の接続方法とすることも可能である。図１２は、本発明における有機ＥＬ表示装置のある１つの画素における別の回路構成図である。図１２（ａ）、図１２（ｂ）のようにＯＬＥＤ素子２４を接続しても、図１の構成に基づいて説明した実施の形態１および２の効果と同様の効果を得ることができる。
１１ ゲート線、１１ａ １本前のゲート線、１２ データ線、１２ａ 右隣のデータ線、１３ 電源線、１４ 陰極線、２１ 第１のＴＦＴ、２２ 第２のＴＦＴ、２３ 蓄積容量、２４ ＯＬＥＤ素子、２５ 補助容量、３１ 選択用ＴＦＴ、３２ 蓄積容量、３３ 液晶素子（表示素子）、３４ 補助容量、４１ データドライバ、４２ ゲートドライバ、４３ デジタル加算器、４４ デジタル減算器、４５ Ｄ／Ａ変換器。
Claims (5)
- データ線とゲート線とを交差させて定義される画素ごとに、表示素子および蓄積容量と、前記ゲート線のゲート信号により前記データ線のデータ信号を前記表示装置および前記蓄積容量に供給する少なくとも１つのトランジスタを含むアクティブ素子とを備えたアクティブマトリクス型表示装置において、
前記蓄積容量は、前記アクティブ素子からのデータ信号を保持して前記表示装置に供給し、
それぞれの画素における前記表示素子および前記蓄積容量の一端を右隣の画素のデータ線に接続し、
前記アクティブ素子と接続された前記蓄積容量の他端と１本前のゲート線との間に接続され、前記蓄積容量に前記１本前のゲート線から供給されるオフセット電圧を与える補助容量を備えた
ことを特徴とするアクティブマトリクス型表示装置。 - 請求項１に記載のアクティブマトリクス型表示装置において、
前記表示素子は、ＩＰＳ液晶素子あるいは有機ＥＬダイオード素子であることを特徴とするアクティブマトリクス型表示装置。 - 請求項１または２に記載のアクティブマトリクス型表示装置において、
前記データ線は、隣同士において正負が反転した電圧が印加されることを特徴とするアクティブマトリクス型表示装置。 - 請求項３に記載のアクティブマトリクス型表示装置において、
前記データ線は、隣同士において正負が反転した電圧に対してさらにオフセットを加えた電圧が印加されることを特徴とするアクティブマトリクス型表示装置。 - 請求項１ないし４のいずれか１項に記載のアクティブマトリクス型表示装置において、
前記データ線には、入力信号の変動幅よりも大きいＤＣ電圧をオフセット量として加算した電圧値が印加され、
前記ゲート線には、前記補助容量を通じて前記ＤＣ電圧を減算する電圧値が印加される
ことを特徴とするアクティブマトリクス型表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006346790A JP5124133B2 (ja) | 2006-12-22 | 2006-12-22 | アクティブマトリックス型表示装置 |
| KR1020070039293A KR20080059009A (ko) | 2006-12-22 | 2007-04-23 | 액티브 매트릭스형 표시장치 및 그의 구동방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006346790A JP5124133B2 (ja) | 2006-12-22 | 2006-12-22 | アクティブマトリックス型表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008158239A JP2008158239A (ja) | 2008-07-10 |
| JP5124133B2 true JP5124133B2 (ja) | 2013-01-23 |
Family
ID=39659208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006346790A Active JP5124133B2 (ja) | 2006-12-22 | 2006-12-22 | アクティブマトリックス型表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5124133B2 (ja) |
| KR (1) | KR20080059009A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102095151B1 (ko) | 2019-05-16 | 2020-03-30 | 차형대 | 콘크리트 도로의 소음저감을 위한 고성능표면처리 공법 및 이에 사용되는 하이브리드 그루빙 헤드 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06148596A (ja) * | 1992-10-30 | 1994-05-27 | Hitachi Ltd | アクティブマトリクス型液晶表示装置 |
| JP3127640B2 (ja) * | 1992-12-28 | 2001-01-29 | 株式会社日立製作所 | アクティブマトリクス型液晶表示装置 |
| JPH10161084A (ja) * | 1996-11-28 | 1998-06-19 | Matsushita Electric Ind Co Ltd | 液晶表示装置およびその駆動方法 |
| JP3670517B2 (ja) * | 1999-05-27 | 2005-07-13 | 株式会社日立製作所 | 液晶表示装置 |
| JP2003131636A (ja) * | 2001-10-30 | 2003-05-09 | Hitachi Ltd | 液晶表示装置 |
| JP4241238B2 (ja) * | 2003-08-29 | 2009-03-18 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
-
2006
- 2006-12-22 JP JP2006346790A patent/JP5124133B2/ja active Active
-
2007
- 2007-04-23 KR KR1020070039293A patent/KR20080059009A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20080059009A (ko) | 2008-06-26 |
| JP2008158239A (ja) | 2008-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102289664B1 (ko) | 컨트롤러, 유기발광표시패널, 유기발광표시장치 및 그 구동방법 | |
| US9601049B2 (en) | Organic light emitting display device for generating a porch data during a porch period and method for driving the same | |
| US10891901B2 (en) | Organic light emitting display apparatus | |
| US7474304B2 (en) | Driving voltage generating circuit and display device including the same | |
| JP2007034305A (ja) | 表示装置 | |
| US9524677B2 (en) | Display panel driver, method of driving display panel using the same and display apparatus having the same | |
| US7764265B2 (en) | Driving apparatus for display device and display device including the same and method of driving the same | |
| WO2016038855A1 (ja) | ソースドライバ回路および表示装置 | |
| US20070018933A1 (en) | Driving circuit for display device and display device having the same | |
| US10978004B2 (en) | Data driver, display device, and electronic apparatus | |
| KR20140147241A (ko) | 표시 패널 구동부, 이를 이용한 표시 패널 구동 방법 및 이를 포함하는 표시 장치 | |
| JP2015197473A (ja) | 信号処理方法、表示装置、及び電子機器 | |
| WO2017069072A1 (ja) | 映像信号線駆動回路およびそれを備える表示装置 | |
| TWI567715B (zh) | A display device, a display driving device, a driving method of a display device, and an electronic device having a display device | |
| US11574571B2 (en) | Display device having switching signal line between display regions | |
| JP2006078911A (ja) | アクティブ駆動型表示装置及びその駆動方法 | |
| KR20180043563A (ko) | 디지털-아날로그 변환회로와 그를 포함한 유기발광 표시장치 | |
| JP5124133B2 (ja) | アクティブマトリックス型表示装置 | |
| CN110599953B (zh) | 驱动电路及显示装置 | |
| KR20160078781A (ko) | 표시장치 및 게이트신호 센싱회로, 데이터 구동부 | |
| JP5086010B2 (ja) | Ｌｃｄパネル駆動回路 | |
| US11532277B2 (en) | Display device having a plurality of data lines for driving a plurality of display regions | |
| US20120293397A1 (en) | Bootstrap circuit, inverter circuit, scanning circuit, display device, and electronic apparatus | |
| KR102300372B1 (ko) | 표시장치 및 그 구동방법 | |
| JP4474138B2 (ja) | 表示装置用画素駆動部、表示回路および表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091218 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120612 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121001 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121023 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121029 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5124133 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |