JP5122796B2

JP5122796B2 - 無接点伝送装置

Info

Publication number: JP5122796B2
Application number: JP2006323347A
Authority: JP
Inventors: 好高石; 一倫野原
Original assignee: Aska Electron Co Ltd; Sanyo Electric Co Ltd; Sanyo Semiconductor Co Ltd
Current assignee: Aska Electron Co Ltd; Sanyo Electric Co Ltd; System Solutions Co Ltd
Priority date: 2006-11-30
Filing date: 2006-11-30
Publication date: 2013-01-16
Anticipated expiration: 2026-11-30
Also published as: CN101558543B; US8179088B2; US20100001847A1; TW200835112A; CN101558543A; KR20090100335A; TWI344739B; EP2091126A1; WO2008066110A1; JP2008141816A

Description

本発明は、コイルを介した電磁的結合を利用して電力とデータ信号とのうちの少なくとも一方を被伝送装置へ伝送する無接点伝送装置に係る。

電気機器の内蔵充電池を充電する方式の一つとして、コイルによる電磁的結合（誘電結合とも呼ばれる）を利用して充電器から電力を送電する、いわゆる無接点電力伝送方式がある。また、この方式の充電器として、電気機器（換言すれば負荷）が、充電器上に存在しているか、適切に配置されているか、正規のものであるか否か、等を確認した後に、電力伝送を開始する構成が知られている。

特開２００６−２３００３２号公報特開２００６−６０９０９号公報特許第２６８９９２７号明細書

充電器は電気機器が配置されていない待機期間中も商用電源に接続されたままの状態にされる場合がある。この場合、待機期間中にも充電器で電力が消費され続ける。これに対し、充電をする際に充電器を商用電源に接続するようにすれば、消費電力を抑制することは可能である。しかし、充電を開始するために、その都度、商用電源に接続する作業が必要になり、不便な場合がある。なお、電力伝送の場合を説明したが、コイルによる電磁的結合を利用してデータ信号を送信する場合においても同様のことが当てはまる。

本発明の目的は、コイルを介した電磁的結合を利用して電力とデータ信号とのうちの少なくとも一方を被伝送装置へ伝送する無接点伝送装置であって、待機電力を抑制可能であるとともに商用電源にその都度、接続する不便さを解消可能な無接点伝送装置を提供することである。

本発明に係る無接点伝送装置は、コイルを介した電磁的結合を利用して電力とデータ信号とのうちの少なくとも一方を被伝送装置へ伝送する無接点伝送装置であって、前記コイルを駆動するドライバと、システムクロックを出力するシステムクロック発振器と、前記システムクロックよりも周波数が低い監視用クロックを出力する監視用クロック発振器と、前記システムクロックおよび前記監視用クロックを利用して動作し前記ドライバ用の制御信号および前記システムクロック発振器用の制御信号を出力する制御回路と、を備え、前記制御回路は、前記電力と前記データ信号とのうちの少なくとも一方の伝送を開始するまでの待機中には、前記監視用クロックに基づいて、間欠的にアクティブレベルに変化し該アクティブレベルを所定の時間幅維持する前記システムクロック発振器用制御信号を出力し、前記システムクロック発振器用制御信号が前記アクティブレベルのときに、前記システムクロック発振器から前記システムクロックを出力させ、前記システムクロックの出力期間中に前記ドライバ用制御信号によって前記コイルを駆動して前記被伝送装置が配置されているか否かの検出を行うことを特徴とする。また、前記システムクロックの出力期間は前記検出の所要時間に設定されていることが好ましい。

上記構成によれば、伝送装置は待機中には間欠的に動作して被伝送装置の検出を行う。このため、商用電源に接続したままの使用において、待機電力を抑制することができるし、商用電源にその都度、接続する不便さを解消することができる。また、間欠動作のタイミング制御にはシステムクロックよりも周波数の低い監視用クロックを利用し、システムクロック自体は間欠動作時に限定的に利用するので、この点においても待機電力の抑制を図ることができる。

図１に実施の形態に係る伝送装置１００の一例を説明するブロック図を示す。伝送装置１００は電力とデータ信号とのうちの少なくとも一方を被伝送装置２００へ伝送する装置であり、図１には説明のために被伝送装置２００の一例を併せて図示している。電力等の伝送は伝送装置１００と被伝送装置２００とが電磁的に結合した状態で電磁誘導によって行われる無接点伝送方式による。ここでは被伝送装置２００が例えば各種電気機器であり伝送装置１００が当該各種電気機器の充電器の場合を例示するが、両装置１００，２００はこれらに限定されるものではない。

伝送装置１００は、コイル１０２と、コンデンサ１０４と、ドライバ１０６と、制御回路１０８と、システムクロック発振器１１０と、監視用クロック発振器１１２と、メモリ１１４と、リセット回路１１６と、コンデンサ１１８と、抵抗１２０と、ツェナーダイオード１２２とを含んで構成されている。

コイル１０２は、被伝送装置２００のコイル２０２と電磁的に結合することによってコイル１０２，２０２を介した電力等の伝送を可能にするものであり、例えば平面状空芯コイルで構成可能であるが、これに限定されるものはない。コイル１０２の一端はドライバ１０６に接続され、当該コイル１０２の他端はコンデンサ１０４を介してドライバ１０６に接続されている。コイル１０２およびコンデンサ１０４によって、ドライバ１０６からコイル１０２へ供給される電圧が交流化および昇圧される。

ドライバ１０６はコイル１０２へ電圧を供給する回路、換言すれば当該コイル１０２を駆動する回路である。ドライバ１０６の構成の一例を図２に示す。なお、説明のため図２にはコイル１０２およびコンデンサ１０４も図示している。この例では、ドライバ１０６は、Ｃ−ＭＯＳ（Complementary−Metal Oxide Semiconductor）回路１３２と、ＣＭＯＳ回路１３４と、インバータ１３６とを含んで構成されている。

ＣＭＯＳ回路１３２は電源電圧Ｖと接地電位との間にＰチャネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）１３２ｐとＮチャネルＭＯＳＦＥＴ１３２ｎとが直列接続されて構成され、ＭＯＳＦＥＴ１３２ｐ，１３２ｎのドレイン（互いに接続されている）はコイル１０２の上記一端に接続されている。ＭＯＳＦＥＴ１３２ｐ，１３２ｎのゲートには制御回路１０８から出力されるドライバ制御信号ＳＤが共通に入力される。なお、電源電圧Ｖは例えば不図示のＡＣアダプタ（ＡＣ−ＤＣ変換器）によって商用交流電源を直流化して生成され、当該ＡＣアダプタは伝送装置１００内に設けられたものであってもよいし、伝送装置１００に外付けされたものであってもよい。

ＣＭＯＳ回路１３４は電源電圧Ｖと接地電位との間にＰチャネルＭＯＳＦＥＴ１３４ｐとＮチャネルＭＯＳＦＥＴ１３４ｎとが直列接続されて構成され、ＭＯＳＦＥＴ１３４ｐ，１３４ｎのドレイン（互いに接続されている）はコンデンサ１０４を介してコイル１０２の上記他端に接続されている。ＭＯＳＦＥＴ１３４ｐ，１３４ｎのゲートにはドライバ制御信号ＳＤがインバータ１３６を介して共通に入力される。

この構成により、ドライバ制御信号ＳＤがＨ（Ｈｉｇｈ）レベルの場合、ＭＯＳＦＥＴ１３２ｎ，１３４ｐがオン状態になる。逆に、ドライバ制御信号ＳＤがＬ（Ｌｏｗ）レベルの場合、ＭＯＳＦＥＴ１３２ｐ，１３４ｎがオン状態になる。伝送装置１００から被伝送装置２００へ電力を伝送する場合、例えばドライバ制御信号ＳＤにおいてＨレベルとＬレベルとを交互に繰り返すことによって、コイル１０２に交流電圧が印加される。伝送装置１００から被伝送装置２００へ各種のデータ信号を伝送する場合、例えばドライバ制御信号ＳＤにおいてＨレベルおよびＬレベルのパルス幅又は周期を変調することによって伝送データに応じた電圧がコイル１０２に印加される。

制御回路１０８は、システムクロック発振器１１０からシステムクロック（マスタークロックとも呼ばれる）ＣＫ０が供給され、監視用クロック発振器１１２から監視用クロックＬＦ０が供給され、これらのクロックＣＫ０，ＬＦ０を利用して動作するロジック回路を含んで構成される。制御回路１０８は、例えばドライバ制御信号ＳＤを生成してドライバ１０６へ出力する。制御回路１０８については後に詳述する。

システムクロック発振器１１０は例えば水晶振動子１１０ａと当該振動子１１０ａに接続された発振回路１１０ｂとを含んで構成される。なお、水晶振動子に代えてセラミック振動子等を用いてもよい。発振回路１１０ｂは水晶振動子１１０ａを安定的に動作させるとともに水晶振動子１１０ａの出力を例えば矩形パルスに変換してシステムクロックＣＫ０として出力する。システムクロックＣＫ０の周波数は例えば３２ＭＨｚである。システムクロック発振器１１０は、システムクロックＣＫ０を制御回路１０８へ供給可能に設けられている。システムクロックＣＫ０の供給は、後述のように、制御回路１０８からのクロック供給制御信号Ｓ６０によって制御可能に構成されている。

監視用クロック発振器１１２は、システムクロックＣＫ０よりも低い周波数、例えば２５０ｋＨｚのクロックＬＦ０を生成して出力する。監視用クロック発振器１１２は例えば、抵抗とコンデンサとによるＲＣ発振回路１１２ａと、ＲＣ発振回路１１２ａに接続された発振回路１１２ｂとを含んで構成される。発振回路１１２ｂはＲＣ発振回路１１２ａを安定的に動作させるとともに当該回路１１２ａの出力を例えば矩形パルスに変換して監視用クロックＬＦ０として出力する。監視用クロック発振器１１２は、監視用クロックＬＦ０を制御回路１０８へ供給可能に設けられている。

メモリ１１４は、制御回路１０８がアクセス可能に設けられており、例えば制御回路１０８からの読み出し命令ＲＤに従って、格納されている所定の情報Ｄを制御回路１０８へ送信するように構成されている。メモリ１１４は例えばマスクＲＯＭ（Read Only Memory）やＥＥＰＲＯＭ（Electronically Erasable and Programmable Read Only Memory）等の不揮発性メモリで構成されている。メモリ１１４内に格納される情報Ｄの一例として、例えばドライバ制御信号ＳＤにおけるＨレベルとＬレベルとの周波数、換言すればコイル１０２の駆動周波数が挙げられる。

リセット回路１１６は制御回路１０８全体のリセットを行う回路であり、制御回路１０８はリセット回路１１６からリセット信号ＲＥを受信することによって再起動する。リセット回路１１６はコンデンサ１１８を介して接地されている。

抵抗１２０は、一端がコイル１０２の上記他端に接続され、他端がツェナーダイオード１２２を介して接地されているとともに制御回路１０８に接続されている。これにより、コイル１０２の上記他端の電圧（または電流）が抵抗１２０を介して電圧ＶＣとして制御回路１０８に入力される。なお、抵抗１２０およびツェナーダイオード１２２によって制御回路１０８は過大な入力電圧から保護される。電圧ＶＣは、後述のように、伝送装置１００と被伝送装置２００とが電磁的結合の状態に配置されているか否かの検出に利用される。

被伝送装置２００は、例えば平面状空芯コイル等で構成されるコイル２０２と、整流平滑回路２０４と、制御回路２０６と、負荷２０８とを含んで構成されている。なお、負荷２０８は例えば充電池である。整流平滑回路２０４は、コイル１０２からコイル２０２へ伝送された電力等を整流し平滑化する回路であり、例えばコイル２０２の両端に接続されたダイオードブリッジと当該ダイオードブリッジの出力に並列に接続されたコンデンサとを含んで構成される。なお、負荷２０８は例えばダイオードブリッジの出力に接続されている。制御回路２０６は、ここでは説明の簡単のため、被伝送装置２００における各種制御を行う回路を総称するものとする。制御回路２０６は、例えばコイル２０２への電圧供給を制御可能に構成され、当該電圧を変調することによってコイル２０２，１０２を介して伝送装置１００へデータ信号を伝送することが可能である。伝送装置１００へ伝送するデータ信号として例えば被伝送装置２００に付与されたＩＤデータ等が挙げられる。

図３に制御回路１０８の構成の一例を示す。なお、説明のため図３にはシステムクロック発振器１１０および監視用クロック発振器１１２も図示している。また、図４に伝送装置１００の動作の一例を説明するタイミングチャートを示す。

図３の例では、制御回路１０８は、分周器１５２と、ドライバ制御信号生成回路１５４と、負荷検出器１５６と、タイマ１５８と、クロック供給制御回路１６０とを含んで構成されている。なお、これらの要素１５２，１５４，１５６，１５８，１６０はロジック回路で構成可能であり、制御回路１０８をロジックＩＣ（Integrated Circuit）部品として構成することが可能である。

分周器１５２は、システムクロックＣＫ０が供給され、システムクロックＣＫ０を分周して例えば数百ｋＨｚのクロックＣＫ１を生成する。例えば、分周値についての情報Ｄをメモリ１１４（図１参照）に格納してもよく、この場合、当該情報Ｄを分周器１５２が伝送装置１００の起動時等に取得しクロックＣＫ１の生成に利用するように構成することが可能である。クロックＣＫ１は、ここでは、ドライバ制御信号生成回路１５４および負荷検出器１５６へ出力される。

ドライバ制御信号生成回路１５４は、クロックＣＫ１を利用して動作し、ドライバ制御信号ＳＤを生成する。例えば、ドライバ制御信号ＳＤについての情報Ｄをメモリ１１４に格納してもよく、この場合、当該情報Ｄをドライバ制御信号生成回路１５４が伝送装置１００の起動時等に取得し、制御信号ＳＤの生成に利用するように構成することが可能である。ドライバ制御信号ＳＤは、ここでは、ドライバ１０６（図１参照）へ出力される。

負荷検出器１５６は、伝送装置１００と被伝送装置２００とがコイル１０２，２０２を介して適切な電磁的結合の状態に配置されているか否か等の検出を行い、検出結果信号Ｓ５６を生成する。

上記検出は、例えばクロックＣＫ１の位相と電圧ＶＣの位相との関係が、伝送装置１００に、被伝送装置２００が適切な電磁的結合をしている状態（正規の負荷状態）と、それ以外の状態と、で異なることを利用することによって、可能である。例えば、電圧ＶＣの位相はクロックＣＫ１の位相と比較すると、正規の負荷状態では同一になり、被伝送装置２００が電磁的結合をしていない状態（無負荷状態）では遅れる。このため、負荷検出器１５６はクロックＣＫ１と電圧ＶＣとの位相比較によって正規の負荷状態にあるか否かを検出することが可能である。また、上記検出は例えば電圧ＶＣの振幅を利用することによっても可能である。例えば、正規の負荷状態ではコイル１０２，２０２を介して共振が生じ電圧ＶＣは無負荷状態に比較して振幅が大きくなるので、所定の基準電圧との振幅比較によって正規の負荷状態にあるか否かを検出することができる。ここで、例えば被伝送装置２００ではない導電物がコイル１０２に近接している状態（異物負荷状態）では、電圧ＶＣの位相および振幅が正規負荷および無負荷の状態とは異なるので、異物負荷状態を検出することも可能である。また、被伝送装置２００に付与されたＩＤデータを利用して正規の負荷状態を判断するように構成しても構わない。

図３では負荷検出器１５６が上記の位相比較のための位相検出器１５６ａと上記の振幅比較のための振幅検出器１５６ｂとで構成される場合を例示している。この場合、負荷検出器１５６は両検出器１５６ａ，１５６ｂによる検出結果に基づいて検出結果信号Ｓ５６を生成することができるので、検出精度が高くなる。検出結果信号Ｓ５６は、ここでは、正規の負荷状態にあると判断された場合にはＨレベルになり、正規の負荷状態ではないと判断された場合にはＬレベルになる波形の場合を例示する（図４参照）。検出結果信号Ｓ５６は、ここでは、クロック供給制御回路１６０へ出力される。なお、負荷検出器１５６を位相検出器１５６ａと振幅検出器１５６ｂとの一方のみで構成することも可能である。また、例えば、検出器１５６ａ，１５６ｂで利用する比較用基準値についての情報Ｄをメモリ１１４に格納してもよく、この場合、当該情報Ｄを負荷検出器１５６が伝送装置１００の起動時等に取得し、検出動作に利用するように構成することが可能である。

タイマ１５８は、監視用クロックＬＦ０が供給され、当該クロックＬＦ０を利用してタイマ信号ＬＦ１を生成する。ここでは、タイマ信号ＬＦ１は間欠的にＨレベルに変化（遷移）し当該Ｈレベルが所定の時間幅持続する波形の場合を例示し（図４参照）、タイマ信号ＬＦ１において、Ｈレベルの周期は例えば２５０ｍｓ（ミリ秒）であり、Ｈレベルのパルス幅は例えば１２８μｓ（マイクロ秒）である。例えば、上記の周期やパルス幅についての情報Ｄをメモリ１１４に格納してもよく、この場合、当該情報Ｄをタイマ１５８が伝送装置１００の起動時等に取得し、タイマ信号ＬＦ１の生成に利用するように構成することが可能である。タイマ信号ＬＦ１は、ここでは、クロック供給制御回路１６０へ出力される。

クロック供給制御回路１６０は、検出結果信号Ｓ５６およびタイマ信号ＬＦ１が供給され、これらの信号Ｓ５６，ＬＦ１に基づいてクロック供給制御信号Ｓ６０を生成する。クロック供給制御信号Ｓ６０は、検出結果信号Ｓ５６とタイマ信号ＬＦ１とのうちの少なくとも一方がＨレベルの場合とそれ以外の場合とを判別する信号であり、ここでは信号Ｓ５６，ＬＦ１の少なくとも一方がＨレベルの場合にＨレベルになる波形の場合を例示する（図４参照）。信号Ｓ５６，ＬＦ１，Ｓ６０が上記例示の波形の場合、クロック供給制御回路１６０は例えば、信号Ｓ５６，ＬＦ１を入力信号とするＯＲ回路（論理和回路）で構成可能であり、当該ＯＲ回路の出力信号がクロック供給制御信号Ｓ６０になる。当該信号Ｓ６０はシステムクロック発振器１１０およびドライバ制御信号生成回路１５４へ出力される。

クロック供給制御信号Ｓ６０は、システムクロック発振器１１０およびドライバ制御信号生成回路１５４のイネーブル信号に相当し、ここではクロック供給制御信号Ｓ６０がＨレベルである期間においてシステムクロック発振器１１０およびドライバ制御信号生成回路１５４が動作する場合を例示する。

システムクロック発振器１１０は、クロック供給制御信号Ｓ６０によって、システムクロックＣＫ０の出力が制御可能に構成されている。このような出力制御は例えば、システムクロック発振器１１０への電源供給路にＭＯＳＦＥＴ等のスイッチング素子を設け当該スイッチング素子の開閉（オン・オフ）にクロック供給制御信号Ｓ６０を用いることによって可能である。また、上記スイッチング素子は、水晶振動子１１０ａと発振回路１１０ｂとの間にＭＯＳＦＥＴ等のスイッチング素子を設けてもよいし、システムクロック発振器１１０の出力経路に設けてもよい。

上記構成によれば、検出結果信号Ｓ５６がＬレベルの場合（図４中の時間ｔ以前を参照）、すなわち正規の負荷状態にない場合、伝送装置１００は待機状態になる。この待機期間中、伝送装置１００は被伝送装置２００の検出を間欠的に行う。図４の例では、待機期間中において、クロック供給制御回路１６０はタイマ信号ＬＦ１に同期してクロック供給制御信号Ｓ６０を間欠的にＨレベルにし、当該Ｈレベルへの遷移に同期してシステムクロック発振器１１０がシステムクロックＣＫ０を間欠的に出力する。システムクロックＣＫ０が供給されている期間において、ドライバ制御信号生成回路１５４がドライバ制御信号ＳＤをドライバ１０６へ出力し、これによりコイル１０２に電圧が供給される。また、システムクロックＣＫ０の供給期間において、負荷検出器１５６が動作して上記の負荷検出を行う。負荷検出は例えば１秒間に４回行い、この場合のタイマ信号ＬＦ１のＨレベルの周期は例えば２５０ｍｓである。

ここで、上記の位相検出および振幅検出を行うためには電圧ＶＣの変化（波形変化）を取得する必要がある。電圧ＶＣの変化はコイル１０２およびコンデンサ１０４による遅延の影響を受けるので、システムクロックＣＫ０の出力期間、ここではタイマ信号ＬＦ１におけるＨレベルのパルス幅は、負荷検出に要する時間、例えば１２８μｓに設定されている。

間欠的な負荷検出によって正規の負荷状態が検出された場合、伝送装置１００は電力等の伝送を開始する（図４中の時間ｔ以後を参照）。具体的には、検出結果信号Ｓ５６がＨレベルになり、クロック供給制御信号Ｓ６０はタイマ信号ＬＦ１によらず継続的にＨレベルになる。これにより、システムクロック発振器１１０からシステムクロックＣＫ０が継続的に出力され、ドライバ制御信号生成回路１５４等が継続的に動作して電力等の伝送が行われる。

上記間欠動作によれば、商用電源に接続したままの状態であっても待機期間中の消費電力を抑制することができる。また、商用電源に接続したままの使用によって、商用電源にその都度、接続する不便さも解消される。

待機電力の抑制については、例えば、制御回路１０８を３．３Ｖ電圧系のＣＭＯＳロジックで構成し３２ＭＨｚのシステムクロックＣＫ０を使用した例では、制御回路１０８の待機中の消費電力を、間欠駆動しない場合には約２００ｍＷであったのに対して、間欠駆動によって１０ｍＷ以下にすることができた。なお、ドライバ１０６の消費電力はコイル１０２の大きさ、換言すれば伝送電力に応じて異なる。

ここで、電力等の伝送効率の向上のためには、システムクロックは安定した精度を有し周波数が高いほど好ましい。これは、例えば、分周器の分周値をコイルのインダクタンス値に応じて調整することによってコイルの駆動周波数を微調整できるからである。また、安定的で周波数の高いシステムクロックによって、負荷検出、被伝送装置からのＩＤの受信、当該ＩＤの認識等の精度向上が可能になる。他方、集積回路等の半導体装置における消費電力はシステムクロックの周波数に比例するので、システムクロックの周波数が高いほど伝送装置の消費電力は増大する。このため、高効率な伝送および負荷検出精度の向上等は消費電力の削減とトレードオフの関係になる。この場合、システムクロックを常時動作させる構成の伝送装置の消費電力は、電力等の伝送中においてはドライバでの消費電力が占める割合が高いが、待機中においては負荷検出精度の向上等とトレードオフの関係になる。

これに対して、実施の形態に係る伝送装置１００では、システムクロックＣＫ０の高周波数化を図った場合であっても、上記間欠動作によって消費電力の増加を抑制することが可能である。このため、消費電力を抑制しつつ、高効率な伝送、負荷検出精度の向上等を実現することが可能である。

また、一般的に発振周波数が高いほど発振器自体の消費電力が大きくなる。これに対して実施の形態に係る伝送装置１００では、システムクロックＣＫ０自体は間欠動作時に限定的に利用するので、システムクロック発振器１１０自体を間欠駆動することによって常時動作させる場合に比べて消費電力を小さくすることができる。また、間欠動作のタイミング制御には利用する監視用クロックＬＦ０はシステムクロックＣＫ０に比べて周波数が低いので、監視用クロック発振器１１２を常時動作させてもシステムクロック発振器１１０を常時動作させる場合に比べて消費電力は小さい。

また、監視用クロックＬＦ０は、システムクロックＣＫ０に同期させる必要がないので、システム全体の整合性による制約が少ない。このため、監視用クロック発振器１１２やタイマ１５８は、システムクロック発振器１１０および分周器１５２に比べて、発振精度等の動作精度が低くてもよく、上記間欠動作を簡易に実現可能である。また、システムクロックＣＫ０を分周して信号ＬＦ１を生成する構成に比べて、回路規模が小さくて済む。

ここで、上記の説明および図４で示した波形は上記の例示に限られるものではない。例えばＨレベルとＬレベルとを上記とは入れ替えた波形や矩形波以外の波形を用いるように伝送装置１００を構成してもよい。また、例えば監視用クロックＬＦ０および信号ＬＦ１，Ｓ６０のパルス幅が異なるように伝送装置１００を構成してもよい。また、図４では例えば監視用クロックＬＦ０の立ち上がりに同期してタイマ信号ＬＦ１が立ち上がる場合を例示したが、監視用クロックＬＦ０の立ち下がりに同期してタイマ信号ＬＦ１が立ち上がるように構成してもよく、その他の波形についても同様である。

また、上記ではメモリ１１４が外付けされた場合を例示したが、各種情報Ｄを制御回路１０８内に格納するように構成してもよい。

本発明の実施の形態に係る伝送装置の一例を説明するブロック図である。本発明の実施の形態に係る伝送装置のドライバの一例を説明する回路図である。本発明の実施の形態に係る伝送装置の制御回路の一例を説明するブロック図である。本発明の実施の形態に係る伝送装置の動作の一例を説明するタイミングチャートである。

符号の説明

１００伝送装置、１０２，２０２コイル、１０６ドライバ、１０８制御回路、１１０システムクロック発振器、１１２監視用クロック発振器、２００被伝送装置、ＣＫ０システムクロック、ＬＦ０監視用クロック、ＳＤドライバ制御信号、Ｓ６０クロック供給制御信号。

Claims

コイルを介した電磁的結合を利用して電力とデータ信号とのうちの少なくとも一方を被伝送装置へ伝送する無接点伝送装置であって、
前記コイルを駆動するドライバと、
システムクロックを出力するシステムクロック発振器と、
前記システムクロックよりも周波数が低い監視用クロックを出力する監視用クロック発振器と、
前記システムクロックおよび前記監視用クロックを利用して動作し前記ドライバ用の制御信号および前記システムクロック発振器用の制御信号を出力する制御回路と、
を備え、
前記制御回路は、
前記電力と前記データ信号とのうちの少なくとも一方の伝送を開始するまでの待機中には、
前記監視用クロックに基づいて、間欠的にアクティブレベルに変化し該アクティブレベルを所定の時間幅維持する前記システムクロック発振器用制御信号を出力し、前記システムクロック発振器用制御信号が前記アクティブレベルのときに、前記システムクロック発振器から前記システムクロックを出力させ、
前記システムクロックの出力期間中に前記ドライバ用制御信号によって前記コイルを駆動して前記被伝送装置が配置されているか否かの検出を行うことを特徴とする無接点伝送装置。
請求項１に記載の無接点伝送装置であって、
前記システムクロックの出力期間は前記検出の所要時間に設定されていることを特徴とする無接点伝送装置。