JP5116209B2 - PHOTOELECTRIC CONVERSION DEVICE, MULTI-CHIP IMAGE SENSOR, TOUCH TYPE IMAGE SENSOR AND IMAGE READING DEVICE - Google Patents
PHOTOELECTRIC CONVERSION DEVICE, MULTI-CHIP IMAGE SENSOR, TOUCH TYPE IMAGE SENSOR AND IMAGE READING DEVICE Download PDFInfo
- Publication number
- JP5116209B2 JP5116209B2 JP2004342127A JP2004342127A JP5116209B2 JP 5116209 B2 JP5116209 B2 JP 5116209B2 JP 2004342127 A JP2004342127 A JP 2004342127A JP 2004342127 A JP2004342127 A JP 2004342127A JP 5116209 B2 JP5116209 B2 JP 5116209B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- color filter
- pixel
- substrate
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Facsimile Heads (AREA)
- Light Receiving Elements (AREA)
Description
本発明は光電変換装置に関わり、特に光電変換素子の受光部上に設けられたカラーフィルタを基板上に有する光電変換装置、該光電変換装置を複数列状に配置してなるマルチチップ型イメージセンサ、密着型イメージセンサ及び画像読取装置に関するものである。 The present invention relates to a photoelectric conversion device, a multi-chip type image sensor, in particular a photoelectric conversion device having a color filter provided on the light receiving portion of the photoelectric conversion elements on a substrate, formed by arranging the photoelectric conversion device in a plurality rows The present invention relates to a contact image sensor and an image reading apparatus.
近年、情報処理システムの分野ではライン状の画像読取装置として、従来の光学系を用いた縮尺系のラインセンサに対して、複数の半導体光センサをマルチチップ実装した、等倍系の密着型イメージセンサの開発が積極的に行なわれている。 In recent years, as a line-shaped image reader in the field of information processing systems, a contact-type image of the same magnification system in which a plurality of semiconductor photosensors are mounted on a multi-chip on a scale-type line sensor using a conventional optical system. Sensors are being actively developed.
例えば、特許文献１にその構造が開示されている。図１０に従来例として下記特許文献１に記載されたイメージセンサチップの等価回路図を示す。 For example, Patent Document 1 discloses the structure. FIG. 10 shows an equivalent circuit diagram of an image sensor chip described in Patent Document 1 as a conventional example.
図１０において、光電変換装置たるイメージセンサチップ１，１’がマルチ実装されており、各イメージセンサチップを駆動するクロックCLK、及びスタートパルスSPが共通接続されている。また、各イメージセンサチップ１，１’はＮビットの遅延手段（Ｎビットプレシフトレジスタ）２，２’、Ｋビットのシフトレジスタ３，３’、Kビットの受光素子アレイ４，４’、タイミング発生回路５，５’、信号出力アンプ６，６’を有している。 In FIG. 10, image sensor chips 1 and 1 ′ that are photoelectric conversion devices are mounted in a multiple manner, and a clock CLK that drives each image sensor chip and a start pulse SP are commonly connected. Each image sensor chip 1, 1 ′ includes N-bit delay means (N-bit preshift registers) 2, 2 ′, K-bit shift registers 3, 3 ′, K-bit light receiving element arrays 4, 4 ′, timing It has generation circuits 5 and 5 ′ and signal output amplifiers 6 and 6 ′.
また、次チップスタート信号ＳＤ，ＳＤ’は各イメージセンサチップのビットが読み出し終了する時よりNビット前（Ｋ‐Ｎビット）時の信号を、シフトレジスタ３，３’の最終レジスタの手前Ｎビット部分から次チップのスタート信号として出力する。 The next chip start signals SD and SD ′ are signals N bits before (KN bits) before the end of reading of the bits of each image sensor chip, and N bits before the last register of the shift registers 3 and 3 ′. Output from the part as a start signal for the next chip.
また、クロック信号ＣＬＫとスタートパルス信号ＳＰにより駆動されるタイミング発生回路５，５’は、受光素子アレイ４，４’を駆動するパルスと、シフトレジスタ３，３’を駆動するパルスφ１，φ２とを生成する。パルスφ１は駆動線７，７’に出力され、パルスφ２は駆動線８，８’に出力される。スタートパルス信号ＳＰが各イメージセンサに共通に接続されているのは、各イメージセンサチップの動作開始の同期をとるためである。 The timing generation circuits 5 and 5 ′ driven by the clock signal CLK and the start pulse signal SP include pulses for driving the light receiving element arrays 4 and 4 ′ and pulses φ1 and φ2 for driving the shift registers 3 and 3 ′. Is generated. The pulse φ1 is output to the drive lines 7 and 7 ', and the pulse φ2 is output to the drive lines 8 and 8'. The reason why the start pulse signal SP is commonly connected to each image sensor is to synchronize the start of operation of each image sensor chip.
また、信号出力アンプ６，６’は、受光素子アレイ４，４’からシフトレジスタ３，３’のシフト信号によってオン／オフするスイッチを介して１本の信号出力線に読み出される画像信号を増幅し、タイミング発生回路５，５’の制御信号によって信号Ｖｏｕｔが出力される。なお、信号出力アンプ６，６’内には定電流回路が備えられ、スタート信号の入力と同時に、電源供給が始まり、スタート信号からＮビットのクロック信号入力時には定常の増幅動作を可能としている。 The signal output amplifiers 6 and 6 ′ amplify the image signal read out to one signal output line from the light receiving element arrays 4 and 4 ′ via a switch that is turned on / off by the shift signal of the shift registers 3 and 3 ′. The signal Vout is output by the control signal of the timing generation circuits 5 and 5 ′. A constant current circuit is provided in the signal output amplifiers 6 and 6 ', and power supply starts simultaneously with the input of the start signal, and a steady amplification operation is enabled when an N-bit clock signal is input from the start signal.
図１１はクロックＣＬＫに対するシフトレジスタ３の駆動パルスφ１、φ２のタイミングチャートである。 FIG. 11 is a timing chart of the drive pulses φ1 and φ2 of the shift register 3 with respect to the clock CLK.
尚、図１１は図１０における遅延手段２を４ビットとした場合のタイミングである。従って、シフトレジスタ３，３’はスタートパルス信号ＳＰから４ビット遅延して、最初のシフトレジスタの動作を開始する。 FIG. 11 shows the timing when the delay means 2 in FIG. 10 is 4 bits. Therefore, the shift registers 3 and 3 'start the operation of the first shift register with a delay of 4 bits from the start pulse signal SP.
ここで、図１１に示すように、シフトレジスタ３の駆動パルスφ１はクロックＣＬＫのハイレベルに同期したパルスとなり、駆動パルスφ２はクロックＣＬＫのローレベルに同期したパルスとなる。信号出力Ｖｏｕｔはφ１、φ２に同期して取り出される。従ってシフトレジスタ３の１ビット目が駆動パルスφ１に対応する場合、奇数ビットは駆動パルスφ１に同期の信号出力となり、偶数ビットは駆動パルスφ２に同期の信号出力となる。 Here, as shown in FIG. 11, the drive pulse φ1 of the shift register 3 is a pulse synchronized with the high level of the clock CLK, and the drive pulse φ2 is a pulse synchronized with the low level of the clock CLK. The signal output Vout is taken out in synchronization with φ1 and φ2. Therefore, when the first bit of the shift register 3 corresponds to the drive pulse φ1, the odd bit is a signal output synchronized with the drive pulse φ1, and the even bit is a signal output synchronized with the drive pulse φ2.
同図のＳＡはイメージセンサチップ１の信号出力、同図のＳＣはイメージセンサチップ１’の信号出力であり、全体の信号出力Ｖｏｕｔは図に示すようになる。また、各々のイメージセンサチップは、最終ビットの４ビット前の信号を次の光電変換装置のスタート信号ＳＢとして出力している。 SA in the figure is the signal output of the image sensor chip 1, SC in the figure is the signal output of the image sensor chip 1 ', and the overall signal output Vout is as shown in the figure. Each image sensor chip outputs a signal 4 bits before the last bit as a start signal SB of the next photoelectric conversion device.
こうしてマルチチップ型イメージセンサとして大きな原稿を直接読み出すことが可能となり、チップ間の読み出し休息時間や信号出力レベルの差異をなくすことができる。 In this way, a large original can be directly read out as a multi-chip type image sensor, and differences in reading rest time and signal output level between chips can be eliminated.
図１２は図１０における４画素の受光素子と４画素分を駆動するシフトレジスタの等価回路であり、各々の受光素子（画素）ａ１〜ｄ１は、光電変換素子となるフォトダイオードＰＤａ〜ＰＤｄ、読み出しトランジスタＭ１ａ〜Ｍ１ｄ、信号転送トランジスタＭ２ａ〜Ｍ２ｄ、ＭＯＳソースフォロワ（増幅トランジスタ）Ｍ３ａ〜Ｍ３ｄ、光電変換素子となるフォトダイオードＰＤａ〜ＰＤｄをリセットする手段であるリセットトランジスタＭ４ａ〜Ｍ４ｄ、一時的に電荷を蓄積する蓄積容量ＣＡＰａ〜ＣＡＰｄ、で構成されている。 FIG. 12 is an equivalent circuit of the four pixel light receiving elements and the shift register for driving four pixels in FIG. 10. Each of the light receiving elements (pixels) a1 to d1 includes photodiodes PDa to PDd serving as photoelectric conversion elements, and readout. Transistors M1a to M1d, signal transfer transistors M2a to M2d, MOS source followers (amplification transistors) M3a to M3d, reset transistors M4a to M4d which are means for resetting the photodiodes PDa to PDd serving as photoelectric conversion elements, and temporarily charge The storage capacities CAPa to CAPd are stored.
図に示す各受光素子ａ１〜ｄ１において、フォトダイオードＰＤａ〜ＰＤｄにて光電変換により生成した光キャリヤはＭＯＳソースフォロワＭ３ａ〜Ｍ３ｄで電荷電圧変換され、信号転送パルスφＴにて全画素一括で蓄積容量ＣAPａ〜ＣAPｄに転送される。ＣＳａ〜ＣＳｄはソースフォロワ回路の定電流負荷である。続いて、シフトレジスタ３から順次ハイになる読み出しパルスφａ１〜φｄ１によって順次読み出しトランジスタＭ１ａ〜Ｍ１ｄをオン状態にし、共通信号線１４に信号電圧が容量分割し信号出力アンプ６から読み出される。 In each of the light receiving elements a1 to d1 shown in the figure, photocarriers generated by photoelectric conversion by the photodiodes PDa to PDd are subjected to charge-voltage conversion by the MOS source followers M3a to M3d, and all the pixels are collectively stored by the signal transfer pulse φT. Transferred to CAPa to CAPd. CSa to CSd are constant current loads of the source follower circuit. Subsequently, the read transistors M1a to M1d are sequentially turned on by the read pulses φa1 to φd1 that sequentially become high from the shift register 3, and the signal voltage is capacity-divided into the common signal line 14 and read from the signal output amplifier 6.
図１３は図１２におけるフォトダイオードPD、MOSソースフォロワM３、リセットトランジスタM４を含む受光素子のチップ端部の一部レイアウトを示す平面図、図１４は図１３におけるＡ−Ａ’部の断面概略図及び図１３におけるＢ−Ｂ’部の断面概略図である。 13 is a plan view showing a partial layout of the chip end portion of the light receiving element including the photodiode PD, the MOS source follower M3, and the reset transistor M4 in FIG. 12, and FIG. 14 is a schematic cross-sectional view of the AA ′ portion in FIG. FIG. 14 is a schematic cross-sectional view taken along line BB ′ in FIG. 13.
図１３及び図１４はオンチップカラーフィルタをのせたカラーセンサの平面図および断面外略図を示している。図１３及び図１４において、Ｎ型半導体基板１００上に、Ｎ型埋め込み層１０１、Ｎ型エピタキシャル層１０２が形成されている。フォトダイオード部のエピタキシャル層の表面部には、Ｐ型領域１０３、Ｎ型領域１０４が形成されており、また、受光部周囲にはＮ型バリア領域１０５を有している。１０６〜１０９は絶縁膜、１１０はフォトダイオードＰＤのＰ型領域１０３とMOSソースフォロワM３のドレイン、およびリセットトランジスタＭ４のドレイン１１４を接続する配線層、１１１は受光部を画する金属材料等からなる遮光層、１１２は受光部上に設けられたカラーフィルタ層である。フォトダイオード上にカラーフィルタ１１２をのせることで所望の波長域の光に対応した光電変換を行なうことができる。例えばR、G、Bそれぞれの波長域に適合したカラーフィルタを別々の画素にのせておくことでR、G、Bの信号を外部に出力することができ、それらを合成することでカラー画像が得られるものである。１１３はセンサチップの端部であり、図１３及び図１４は隣接するふたつのセンサチップの境界部を図示している。１１４はNMOSトランジスタからなるリセットNMOSトランジスタのドレイン、１１５はリセットNMOSトランジスタのP型ウエルである。リセットNMOSトランジスタのドレインはフォトダイオードの受光部とともにチップ端部に沿って配置されている。
しかしながら図１３及び図１４に示したように、例えばリセットトランジスタM4をNMOSトランジスタで形成した場合、そのP型ウエル１１５とドレイン１１４とでPN接合を形成するので光をそこに照射すると光電変換がおき、発生した光キャリヤは配線層１１０を通してフォトダイオードPDで発生した光キャリヤに加算されることとなる。これは実効的にフォトダイオード面積が設計値から変化したことに相当しセンサの感度が設計値から変動する要因となる。さらにカラーイメージセンサの場合はそれに留まらず、リセットトランジスタM4で発生した光キャリヤはカラーフィルタにより波長域が制限されていない光に対応して発生するために、フォトダイオードPDで発生した光キャリヤに加算されると混色が起こり、カラー画像の画質を著しくそこなうこととなる。 However, as shown in FIGS. 13 and 14, for example, when the reset transistor M4 is formed of an NMOS transistor, a PN junction is formed by the P-type well 115 and the drain 114, and photoelectric conversion occurs when light is irradiated there. The generated optical carrier is added to the optical carrier generated in the photodiode PD through the wiring layer 110. This effectively corresponds to a change in the photodiode area from the design value, and causes the sensor sensitivity to vary from the design value. Furthermore, in the case of a color image sensor, the light carrier generated by the reset transistor M4 is generated corresponding to the light whose wavelength range is not limited by the color filter, so it is added to the light carrier generated by the photodiode PD. If this is done, color mixing will occur and the image quality of the color image will be significantly impaired.
このような問題を起こさないために、一般的には遮光メタル層１１１をリセットトランジスタM4のドレイン上まで広げて遮光をおこないドレイン部で光電変換を起こさないようにする。 In order not to cause such a problem, generally, the light shielding metal layer 111 is spread over the drain of the reset transistor M4 to shield the light so as not to cause photoelectric conversion in the drain portion.
しかしながら図１０に示したマルチチップ型イメージセンサの場合は複数のイメージセンサチップをマルチチップ実装しているがゆえに、端の受光素子は各イメージセンサチップの端部１１３の極めて近傍に配置されることとなる。一般に半導体光センサはウエハ形態で半導体プロセスを行なった後にダイシング工程でチップごとに切り離す。このとき導電性の層（たとえば配線層１１０、遮光層１１１）上をダイシング工程で切り込むと下地半導体層（例えばＮ型半導体基板１００、Ｎ型埋め込み層１０１、Ｎ型エピタキシャル層１０２）と電気的にショートする恐れがあるため、通常ダイシングを行なう位置に対して十分な距離を離すように導電性の層（たとえば配線層１１０、遮光層１１１）を配置する。 However, in the case of the multi-chip type image sensor shown in FIG. 10, since a plurality of image sensor chips are mounted on the multi-chip, the light receiving element at the end is arranged very close to the end 113 of each image sensor chip. It becomes. In general, a semiconductor optical sensor is separated for each chip in a dicing process after performing a semiconductor process in a wafer form. At this time, when the conductive layer (for example, the wiring layer 110 and the light shielding layer 111) is cut in the dicing process, it is electrically connected to the base semiconductor layer (for example, the N-type semiconductor substrate 100, the N-type buried layer 101, and the N-type epitaxial layer 102). Since there is a possibility of short-circuiting, conductive layers (for example, the wiring layer 110 and the light shielding layer 111) are arranged so as to be separated from a position where normal dicing is performed.
密着型イメージセンサの場合、上記理由で遮光層１１１をチップ端部１１３の近傍まで広げることが困難なため、リセットトランジスタM4のドレイン部を十分に遮光することができず、図１４のＢ−Ｂ’部の断面図に示すように光Ｌがドレイン１１４に入射してそこで光キャリヤが発生し、混色をおこしてカラー画像の画質を損なう場合がある。 In the case of the contact type image sensor, it is difficult to extend the light shielding layer 111 to the vicinity of the chip end portion 113 for the above-mentioned reason, so that the drain portion of the reset transistor M4 cannot be sufficiently shielded, and BB in FIG. As shown in the cross-sectional view of the portion, the light L is incident on the drain 114 and light carriers are generated there, and color mixing may occur and the image quality of the color image may be impaired.
チップ端部のフォトダイオードの位置をチップ中央よりに配置して遮光層１１１の幅を十分に確保しようとすると、隣接するチップ間のフォトダイオード間隔がチップ内のフォトダイオード間隔にくらべ広くなってしまい、その部分だけ解像度が落ちてしまうため筋となって見えるという新たな問題を生じることになる。 If the position of the photodiode at the end of the chip is arranged from the center of the chip to secure a sufficient width of the light shielding layer 111, the photodiode interval between adjacent chips becomes wider than the photodiode interval in the chip. This causes a new problem that the resolution drops only in that part, so that it looks like a streak.
また、図１４のＡ−Ａ’部の断面図に示すようにフォトダイオードそのものについても同じ問題が生じる。すなわち、フォトダイオードに波長域が制限されていない光Ｌ２が入射すると混色を生じるのでフォトダイオードとチップ端部１１３の距離を取りその間に十分な遮光領域を設けようとすると、その分チップの面積が増しコストが増大するという問題が生じる。図１４のＡ−Ａ’部だけでなく、図１４のＡ’ ’−Ａ’ ’ ’部でも同様な問題が生ずる。特に、Ａ’ ’−Ａ’ ’ ’部はＢ−Ｂ’部と同様に、隣接するチップ間のフォトダイオード間隔がチップ内のフォトダイオード間隔にくらべ広くなってしまうために遮光層１１１の幅がとれない問題をも有する。 Further, as shown in the cross-sectional view of the A-A ′ portion of FIG. 14, the same problem occurs with the photodiode itself. That is, when light L2 whose wavelength range is not limited is incident on the photodiode, color mixing occurs. Therefore, if the distance between the photodiode and the chip end portion 113 is taken and a sufficient light-shielding region is provided between them, the chip area is correspondingly increased. The problem of increased costs arises. Similar problems occur not only in the A-A 'portion of FIG. 14 but also in the A' '-A' 'portion of FIG. In particular, the A ′ ′-A ′ ′ ′ portion is similar to the BB ′ portion, because the photodiode interval between adjacent chips becomes wider than the photodiode interval in the chip, so that the width of the light shielding layer 111 is increased. It also has problems that cannot be taken.
また、専用の遮光層を設けないで配線層で遮光を兼用した場合には、配線間に間隔が生じてしまうため、そこから入射する光によって混色が生じるという問題が生ずる。 In addition, when the wiring layer is also used for light shielding without providing a dedicated light shielding layer, a space is generated between the wirings, and there is a problem that color mixing occurs due to light incident from there.
本発明の第１の側面は、各々が基板に配された光電変換素子を含む複数の画素と、少なくとも前記複数の画素の各々の上に設けられたカラーフィルタとを有する光電変換装置に係り、前記光電変換装置は、前記複数の画素のうち前記基板の端部に近接して配置された端画素の前記光電変換素子の受光部を画する遮光層が、前記基板の上に前記基板の平面方向において前記基板の前記端部から離れて配されており、前記遮光層と前記基板の前記端部との間から前記端画素へ入射する光が前記端画素の前記光電変換素子の受光部へ入射する光と同じ波長域に制限されるように、前記端画素の上に設けられたカラーフィルタと同一の分光特性を有するカラーフィルタが、前記遮光層と前記基板の前記端部との間の少なくとも一部を覆うことを特徴とする。
本発明の第２の側面は、各々が基板に配された光電変換素子を含む複数の画素と、少なくとも前記複数の画素の各々の上に設けられたカラーフィルタとを有する光電変換装置に係り、前記光電変換装置は、前記複数の画素のうち端に配置された端画素の光電変換素子の受光部を画する遮光層が、前記基板の上に前記基板の平面方向において前記基板の端部から離れて配されており、前記端画素は、第１の分光特性を有する第１のカラーフィルタが設けられた第１の画素と、前記第１の分光特性とは異なる第２の分光特性を有する第２のカラーフィルタが設けられた第２の画素と、を含み、前記第１と第２のカラーフィルタのうち、前記第１のカラーフィルタと同一の分光特性を有するカラーフィルタのみが、前記第１の画素と前記基板の前記端部の間であって、前記遮光層と前記基板の前記端部との間の少なくとも一部を覆い、前記第１と第２のカラーフィルタのうち、前記第２のカラーフィルタと同一の分光特性を有するカラーフィルタのみが、前記第２の画素と前記基板の前記端部の間であって、前記遮光層と前記基板の前記端部との間の少なくとも一部を覆うことを特徴とする。
A first aspect of the present invention relates to a photoelectric conversion device including a plurality of pixels each including a photoelectric conversion element disposed on a substrate, and a color filter provided on each of the plurality of pixels. In the photoelectric conversion device, a light-shielding layer that defines a light-receiving portion of the photoelectric conversion element of an end pixel that is disposed in proximity to an end portion of the substrate among the plurality of pixels has a planar surface of the substrate on the substrate. The light is disposed away from the end portion of the substrate in the direction, and light incident on the end pixel from between the light shielding layer and the end portion of the substrate is directed to the light receiving portion of the photoelectric conversion element of the end pixel. A color filter having the same spectral characteristics as the color filter provided on the end pixel is disposed between the light shielding layer and the end portion of the substrate so as to be limited to the same wavelength region as the incident light. Characterized by covering at least part That.
A second aspect of the present invention relates to a photoelectric conversion device having a plurality of pixels each including a photoelectric conversion element disposed on a substrate, and a color filter provided on each of the plurality of pixels. In the photoelectric conversion device, a light shielding layer that defines a light receiving portion of a photoelectric conversion element of an end pixel disposed at an end of the plurality of pixels is disposed on the substrate from an end portion of the substrate in a planar direction of the substrate. The end pixel has a second spectral characteristic different from the first spectral characteristic and the first pixel provided with the first color filter having the first spectral characteristic. A second pixel provided with a second color filter, and among the first and second color filters, only the color filter having the same spectral characteristics as the first color filter is the first pixel. 1 pixel and the substrate And covering at least a part between the light shielding layer and the end portion of the substrate, and the same spectral characteristic as the second color filter of the first and second color filters. Only the color filter having a portion covers at least a part between the second pixel and the end portion of the substrate and between the light shielding layer and the end portion of the substrate.
本発明によれば、不要な波長域の光に対応する光キャリヤの発生をおさえることができ、混色の発生を抑え高画質のカラー画像が得られる。 According to the present invention, it is possible to suppress the generation of an optical carrier corresponding to light in an unnecessary wavelength range, and it is possible to obtain a high-quality color image by suppressing the occurrence of color mixing.
以下、本発明の実施形態について図面を用いて詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
［第１の実施形態］
本実施形態の光電変換装置はイメージセンサチップとして構成され、マルチチップ型イメージセンサに用いられるイメージセンサチップとして用いられるものである。ただし、チップ端部近傍まで光電変換素子の受光部を配置することが求められるものであればマルチチップ型イメージセンサに用いられるイメージセンサチップ以外の用途にも本実施形態の構成を用いることができる。
[First Embodiment]
The photoelectric conversion device of this embodiment is configured as an image sensor chip, and is used as an image sensor chip used in a multi-chip type image sensor. However, the configuration of this embodiment can be used for applications other than the image sensor chip used in the multi-chip type image sensor as long as it is required to dispose the light receiving portion of the photoelectric conversion element to the vicinity of the chip end. .
図1は本発明の光電変換装置の第１の実施形態の平面図であり、隣接する二つの光電変換装置の境界部を示している。図２は図１のC-C’断面図及びD-D’断面図である。マルチチップ型イメージセンサの構成は既に図１０〜図１２を用いて説明したので説明を省略する。また、光電変換装置としてのイメージセンサチップの構成も図１３及び図１４を用いて説明したので、ここでは図１３及び図１４との相違点について説明する。 FIG. 1 is a plan view of a first embodiment of a photoelectric conversion device of the present invention, and shows a boundary portion between two adjacent photoelectric conversion devices. 2 is a cross-sectional view taken along line C-C ′ and a cross-sectional view taken along line D-D ′ in FIG. 1. The configuration of the multi-chip type image sensor has already been described with reference to FIGS. In addition, since the configuration of the image sensor chip as the photoelectric conversion device has also been described with reference to FIGS. 13 and 14, differences from FIGS. 13 and 14 will be described here.
本実施形態は、図１及び図２のC-C’断面図に示すように、カラーフィルタ１１２を遮光層１１１からチップ端部１１３寄りに延ばし、且つ遮光層１１１とチップ端部１１３との間の少なくとも一部を覆うように配置することで、遮光層１１１で遮光できなかった光L2はカラーフィルタ１１２で波長域が制限された上でフォトダイオードに入射するので、混色をおこすことなくカラー画像の画質を高品質に保つことができる。カラーフィルタが絶縁性であれば、例えダイシング工程で切り込まれても、金属等からなる遮光層のように電気的にショートを起こすことはなく、遮光層よりもチップ端部１１３寄りに延ばすことができる。かかる構成は、図２のC’’- C’’’断面方向においても同様に実施されている。図１０に示すようなマルチチップ型のイメージセンサに用いられるイメージセンサの場合、隣接するチップ間のフォトダイオード間隔がチップ内のフォトダイオード間隔にくらべ広くなってしまうために、C’’- C’’’断面方向において遮光層１１１の幅を取ることが難しく、C’’- C’’’断面方向においてカラーフィルタ１１２を遮光層１１１よりチップ端部１１３寄りに延伸し、且つ遮光層１１１とチップ端部１１３との間の少なくとも一部を覆うように配置する重要性が高い。なおここでは遮光層１１１とチップ端部１１３との間に設けるカラーフィルタは受光部を覆うカラーフィルタを延伸させて形成しているが、受光部を覆うカラーフィルタと同一の分光特性を有していれば、受光部を覆うカラーフィルタとは別に設けてもよい。 In the present embodiment, the color filter 112 extends from the light shielding layer 111 toward the chip end portion 113 and between the light shielding layer 111 and the chip end portion 113 as shown in the CC ′ cross-sectional views of FIGS. Since the light L2 that could not be shielded by the light shielding layer 111 is incident on the photodiode after the wavelength range is limited by the color filter 112, a color image is not produced without color mixing. Image quality can be kept high. If the color filter is insulative, even if it is cut in the dicing process, it does not cause an electrical short like a light shielding layer made of metal or the like, and extends closer to the chip end 113 than the light shielding layer. Can do. Such a configuration is similarly implemented in the cross-sectional direction of C ″ ″-C ″ ″ in FIG. 2. In the case of the image sensor used in the multi-chip type image sensor as shown in FIG. 10, the distance between the photodiodes between adjacent chips is larger than the distance between the photodiodes in the chip. '' It is difficult to take the width of the light shielding layer 111 in the cross-sectional direction, and the color filter 112 is extended closer to the chip end 113 from the light shielding layer 111 in the cross-sectional direction of C ''-C '' ', and the light shielding layer 111 and the chip It is highly important to arrange so as to cover at least a part between the end portion 113. Here, the color filter provided between the light shielding layer 111 and the chip end portion 113 is formed by extending a color filter covering the light receiving portion, but has the same spectral characteristics as the color filter covering the light receiving portion. If so, it may be provided separately from the color filter covering the light receiving section.
また、本実施形態では、さらに図１及び図２のD-D’断面図に示したように、C’’- C’’’断面方向と同様に、リセットトランジスタM4の一主電極領域となるドレイン１１４上を覆う遮光層１１１からチップ端部１１３寄りにカラーフィルタ１１２を延ばし、且つ遮光層１１１とチップ端部１１３との間の少なくとも一部を覆うようにカラーフィルタ１１２を配置している。なお、本実施形態ではカラーフィルタ１１２はリセットトランジスタM4と増幅トランジスタM3を覆っているが、リセットトランジスタM4と増幅トランジスタM3上には遮光層が設けられているので、リセットトランジスタM4と増幅トランジスタM3上に必ずしもカラーフィルタ１１２は形成しなくてよい。このような構造をとることにより、遮光層１１１で遮光できなかった光Lはカラーフィルタ１１２でフォトダイオードPDに入射する光と同じ波長域に制限された光のみがドレイン１１４に入射するので、混色をおこすことなくカラー画像の画質を高品質に保つことができる。 Further, in the present embodiment, as shown in the DD ′ cross-sectional views of FIGS. 1 and 2, the main electrode region of the reset transistor M4 becomes the same as the C ″ -C ′ ″ cross-sectional direction. The color filter 112 extends from the light shielding layer 111 covering the drain 114 toward the chip end portion 113, and the color filter 112 is disposed so as to cover at least a part between the light shielding layer 111 and the chip end portion 113. In this embodiment, the color filter 112 covers the reset transistor M4 and the amplification transistor M3. However, since a light shielding layer is provided on the reset transistor M4 and the amplification transistor M3, the color filter 112 is provided on the reset transistor M4 and the amplification transistor M3. In addition, the color filter 112 is not necessarily formed. By adopting such a structure, the light L that cannot be shielded by the light shielding layer 111 is incident on the drain 114 only by the light that is limited to the same wavelength range as the light that is incident on the photodiode PD by the color filter 112. It is possible to maintain the quality of the color image without causing any trouble.
［第２の実施形態］
本実施形態では、第１の実施形態の構成に加え、転送ＭＯＳトランジスタのドレイン１１４についても遮光層１１１で覆い、カラーフィルタ１１２を遮光層１１１から端部よりに延びるように形成したものである。
[Second Embodiment]
In this embodiment, in addition to the configuration of the first embodiment, the drain 114 of the transfer MOS transistor is also covered with the light shielding layer 111, and the color filter 112 is formed so as to extend from the light shielding layer 111 to the end.
図３は本発明の光電変換装置の第２の実施形態の平面図、図４は図３のE-E’断面図である。マルチチップ型イメージセンサの構成は既に図１０〜図１２を用いて説明したので説明を省略する。また図１３及び図１４と同一構成部材については説明を省略する。 FIG. 3 is a plan view of a second embodiment of the photoelectric conversion device of the present invention, and FIG. 4 is a cross-sectional view taken along line E-E ′ of FIG. 3. The configuration of the multi-chip type image sensor has already been described with reference to FIGS. Explanation of the same components as those in FIGS. 13 and 14 is omitted.
図３及び図４において、１１６はＮＭＯＳトランジスタで構成した信号転送トランジスタＭ２のゲートである。１１７は同じく転送NMOSトランジスタのドレイン、１１８はP型ウエル、１１９は転送NMOSトランジスタのドレインと蓄積容量を接続する配線層である。 3 and 4, reference numeral 116 denotes a gate of a signal transfer transistor M2 formed of an NMOS transistor. 117 is a drain of the transfer NMOS transistor, 118 is a P-type well, and 119 is a wiring layer connecting the drain of the transfer NMOS transistor and the storage capacitor.
前述したようにフォトダイオードＰＤにて光電変換により生成した光キャリヤはＭＯＳソースフォロワＭ３で電荷電圧変換され、信号転送パルスφＴにて全画素一括で蓄積容量ＣAPに転送される。そのため転送ＭＯＳトランジスタのドレイン１１７を遮光層１１１で十分に遮光できずに光が入射してそこで光電変換をおこしその光キャリヤが蓄積容量ＣＡＰ上の信号に加算されると、同様に混色を発生することになる。 As described above, the photocarrier generated by photoelectric conversion in the photodiode PD is subjected to charge-voltage conversion by the MOS source follower M3, and is transferred to the storage capacitor CAP in a batch for all pixels by the signal transfer pulse φT. For this reason, if the drain 117 of the transfer MOS transistor cannot be sufficiently shielded by the light shielding layer 111 and light enters and undergoes photoelectric conversion, and its optical carrier is added to the signal on the storage capacitor CAP, color mixing occurs in the same manner. It will be.
本実施形態は図３及び図４に示すように、蓄積容量ＣＡＰに接続する信号転送トランジスタＭ２のドレイン１１７上を覆う遮光層１１１からチップ端部１１３寄りにカラーフィルタ１１２を延ばし、且つ遮光層１１１とチップ端部１１３との間の少なくとも一部を覆うようにカラーフィルタ１１２を配置している。なお、本実施形態ではカラーフィルタ１１２は転送トランジスタM2とソースフォロワ回路の定電流負荷ＣＳを覆っているが、転送トランジスタM2とソースフォロワ回路の定電流負荷ＣＳ上には遮光層が設けられているので、転送トランジスタM2とソースフォロワ回路の定電流負荷ＣＳ上に必ずしもカラーフィルタ１１２は形成しなくてよい。 In this embodiment, as shown in FIGS. 3 and 4, the color filter 112 extends from the light shielding layer 111 covering the drain 117 of the signal transfer transistor M2 connected to the storage capacitor CAP toward the chip end portion 113, and the light shielding layer 111. The color filter 112 is disposed so as to cover at least a part between the chip end portion 113 and the chip end portion 113. In this embodiment, the color filter 112 covers the constant current load CS of the transfer transistor M2 and the source follower circuit, but a light shielding layer is provided on the constant current load CS of the transfer transistor M2 and the source follower circuit. Therefore, the color filter 112 is not necessarily formed on the transfer transistor M2 and the constant current load CS of the source follower circuit.
このような構造をとることにより第１実施形態と同様に遮光層１１１で遮光できなかった光Lはカラーフィルタ１１２でフォトダイオードPDに入射する光と同じ波長域に制限された光のみがドレイン１１７に入射するので、混色をおこすことなくカラー画像の画質を高品質に保つことができる。 By adopting such a structure, as in the first embodiment, the light L that could not be shielded by the light shielding layer 111 is only the light that is limited to the same wavelength range as the light incident on the photodiode PD by the color filter 112. Therefore, the image quality of the color image can be kept high without causing color mixing.
［第３の実施形態］
第１の実施形態では、リセットトランジスタ上に遮光層を設けているが、配線層１１０が遮光層として機能する場合には必ずしも遮光層を設けなくてもよい。
[Third Embodiment]
In the first embodiment, the light shielding layer is provided on the reset transistor. However, when the wiring layer 110 functions as the light shielding layer, the light shielding layer is not necessarily provided.
図５は本発明の光電変換装置の第３の実施形態の平面図であり、隣接する二つの光電変換装置の境界部を示している。マルチチップ型イメージセンサの構成は既に図９〜図１１を用いて説明したので説明を省略する。また図１３及び図１４と同一構成部材については説明を省略する。 FIG. 5 is a plan view of a third embodiment of the photoelectric conversion device of the present invention, and shows a boundary portion between two adjacent photoelectric conversion devices. Since the configuration of the multichip image sensor has already been described with reference to FIGS. Explanation of the same components as those in FIGS. 13 and 14 is omitted.
本実施形態は図５に示すように、遮光層１１１はフォトダイオードの受光部を画するために設けられ、リセットトランジスタM4や増幅トランジスタM3上には設けられておらず、配線層が遮光層として機能する。カラーフィルタ１１２をリセットトランジスタM4の一主電極領域となるドレイン１１４からチップ端部１１３寄りに延ばし、且つドレイン１１４とチップ端部１１３との間の少なくとも一部を覆うように配置することで、カラーフィルタ１１２でフォトダイオードPDに入射する光と同じ波長域に制限された光のみがドレイン１１４に入射するので、混色をおこすことなくカラー画像の画質を高品質に保つことができる。 In this embodiment, as shown in FIG. 5, the light shielding layer 111 is provided to define the light receiving portion of the photodiode, and is not provided on the reset transistor M4 or the amplification transistor M3, and the wiring layer serves as the light shielding layer. Function. The color filter 112 extends from the drain 114 serving as one main electrode region of the reset transistor M4 toward the chip end 113 and is disposed so as to cover at least a part between the drain 114 and the chip end 113. Since only the light limited to the same wavelength region as the light incident on the photodiode PD by the filter 112 is incident on the drain 114, the quality of the color image can be maintained at a high quality without causing color mixing.
また、本実施形態では、配線層間に間隔が生じてしまうため、そこから光が入射する場合があるが、リセットトランジスタM4のドレイン１１４上の配線層で遮光されない部分（本実施形態ではリセットトランジスタをカラーフィルタで覆っている）をカラーフィルタ１１２で覆うことで、フォトダイオードPDに入射する光と同じ波長域に制限された光のみがドレイン１１４に入射するので、混色をおこすことなくカラー画像の画質を高品質に保つことができる。 In this embodiment, since a space is generated between the wiring layers, light may enter from there. However, a portion that is not shielded by the wiring layer on the drain 114 of the reset transistor M4 (in this embodiment, the reset transistor is installed). By covering the color filter 112 with the color filter 112, only the light limited to the same wavelength region as the light incident on the photodiode PD is incident on the drain 114, so that the color image quality can be obtained without color mixing. Can be kept in high quality.
［第４の実施形態］
第２の実施形態では、転送トランジスタ上に遮光層を設けているが、配線層１１９が遮光層として機能する場合には必ずしも遮光層を設けなくてもよい。
[Fourth Embodiment]
In the second embodiment, the light shielding layer is provided on the transfer transistor. However, when the wiring layer 119 functions as the light shielding layer, the light shielding layer is not necessarily provided.
図６は本発明の光電変換装置の第４の実施形態の平面図であり、隣接する二つの光電変換装置の境界部を示している。マルチチップ型イメージセンサの構成は既に図９〜図１１を用いて説明したので説明を省略する。また図３及び図４と同一構成部材については説明を省略する。 FIG. 6 is a plan view of a fourth embodiment of the photoelectric conversion device of the present invention, and shows a boundary portion between two adjacent photoelectric conversion devices. Since the configuration of the multichip image sensor has already been described with reference to FIGS. Explanation of the same components as those in FIGS. 3 and 4 is omitted.
本実施形態は図６に示すように、遮光層１１１はフォトダイオードの受光部を画するために設けられ、リセットトランジスタM4、増幅トランジスタM3、転送トランジスタM2上には設けられておらず、配線層が遮光層として機能する。カラーフィルタ１１２を転送トランジスタM2の一主電極領域となるドレイン１１７からチップ端部１１３寄りに延ばし、且つドレイン１１７とチップ端部１１３との間の少なくとも一部を覆うように配置することで、カラーフィルタ１１２でフォトダイオードPDに入射する光と同じ波長域に制限された光のみがドレイン１１７に入射するので、混色をおこすことなくカラー画像の画質を高品質に保つことができる。 In the present embodiment, as shown in FIG. 6, the light shielding layer 111 is provided to define the light receiving portion of the photodiode, and is not provided on the reset transistor M4, the amplification transistor M3, and the transfer transistor M2, but a wiring layer. Functions as a light shielding layer. The color filter 112 extends from the drain 117 serving as one main electrode region of the transfer transistor M2 toward the chip end 113 and is disposed so as to cover at least a part between the drain 117 and the chip end 113. Since only the light limited to the same wavelength region as the light incident on the photodiode PD by the filter 112 is incident on the drain 117, the quality of the color image can be maintained at a high quality without causing color mixing.
また、本実施形態では、配線層間に間隔が生じてしまうため、そこから光が入射する場合があるが、ドレイン１１７上の配線層で遮光されない部分をカラーフィルタ１１２で覆うことで（本実施形態では転送トランジスタをカラーフィルタで覆っている）、フォトダイオードPDに入射する光と同じ波長域に制限された光のみがドレイン１１７に入射するので、混色をおこすことなくカラー画像の画質を高品質に保つことができる。 Further, in this embodiment, since an interval is generated between the wiring layers, light may enter from there, but by covering a portion that is not shielded by the wiring layer on the drain 117 with the color filter 112 (this embodiment). In this case, the transfer transistor is covered with a color filter), and only the light limited to the same wavelength range as the light incident on the photodiode PD is incident on the drain 117, so that the color image quality is improved without causing color mixing. Can keep.
なお、配線層間の隙間は、実施形態３や実施形態４で説明したリセットトランジスタや転送トランジスタに限られず他のトランジスタでも生じ、その間から光が入射する場合があり、またチップ端部に配された受光素子（画素）に限られず、それ以外の位置に配された受光素子（画素）でも生ずる。かかる場合でも、配線層で遮光されない部分をカラーフィルタで覆うことで、フォトダイオードPDに入射する光と同じ波長域に制限された光のみがソース・ドレインに入射するので、混色をおこすことなくカラー画像の画質を高品質に保つことができる。 Note that the gap between the wiring layers is not limited to the reset transistor and the transfer transistor described in the third and fourth embodiments, and may occur in other transistors, and light may enter from between them, and the gap is arranged at the end of the chip. Not only the light receiving element (pixel) but also light receiving elements (pixels) arranged at other positions. Even in such a case, by covering the part that is not shielded by the wiring layer with a color filter, only light that is restricted to the same wavelength range as the light incident on the photodiode PD is incident on the source / drain. The image quality can be kept high.
［第５の実施形態］
図７は本発明をＲＧＢ３ラインのイメージセンサに適用した例を示す図である。図７において、図１０と同一構成部材については同一符号を付して説明を省略する。同図に示したように光電変換素子およびリセットトランジスタＭ４を含めた受光素子アレイ４、４’をＲＧＢ各色ごとに互いに交互に配置する。このように配置することで、同色のカラーフィルタを各色に対応し互いに接続されているフォトダイオードＰＤとリセットトランジスタＭ４との上に連続して配置することができるので、フォトダイオードＰＤ、リセットトランジスタＭ４の間にカラーフィルタの隙間ができず、フィルタとフィルタの境から漏れこむ波長域が制御されていない光を最小源にとどめることができる。
[Fifth Embodiment]
FIG. 7 is a diagram showing an example in which the present invention is applied to an RGB 3-line image sensor. In FIG. 7, the same components as those in FIG. As shown in the figure, the light receiving element arrays 4 and 4 ′ including the photoelectric conversion elements and the reset transistor M4 are alternately arranged for each color of RGB. By arranging in this way, the color filters of the same color can be continuously arranged on the photodiode PD and the reset transistor M4 corresponding to each color and connected to each other, so that the photodiode PD and the reset transistor M4 are arranged. The gap between the color filters is not formed between the two, and the light whose wavelength range leaks from the boundary between the filters is not controlled can be kept at the minimum source.
そして、かかる構成において、実施形態１や実施形態３で説明したようにカラーフィルタを配置することで、フォトダイオードPDに入射する光と同じ波長域に制限された光のみがトランジスタのソース・ドレインに入射するので、混色をおこすことなくカラー画像の画質を高品質に保つことができる。 In such a configuration, as described in the first and third embodiments, by arranging the color filter, only light that is limited to the same wavelength region as the light incident on the photodiode PD is supplied to the source and drain of the transistor. Since it is incident, the quality of the color image can be kept high without causing color mixing.
同様のことは蓄積容量部とそこに接続する転送トランジスタにも言える。転送トランジスタをＲＧＢ各色ごとに、対応するフォトダイオードの近傍に配置することで同色のカラーフィルタをすきまなく配置することができるため、同じようにフィルタとフィルタの境から漏れこむ波長域が制御されていない光を最小源にとどめることができるものである。 The same applies to the storage capacitor section and the transfer transistor connected thereto. By arranging transfer transistors for each color of RGB in the vicinity of the corresponding photodiodes, it is possible to arrange the color filters of the same color without any gaps, so that the wavelength range that leaks from the boundary between the filters is similarly controlled. It is possible to keep no light to the minimum source.
そして、かかる構成において、実施形態２や実施形態４で説明したようにカラーフィルタを配置することで、フォトダイオードPDに入射する光と同じ波長域に制限された光のみがトランジスタのソース・ドレインに入射するので、混色をおこすことなくカラー画像の画質を高品質に保つことができる。 In such a configuration, the color filter is arranged as described in the second and fourth embodiments, so that only the light limited to the same wavelength region as the light incident on the photodiode PD is transmitted to the source / drain of the transistor. Since it is incident, the quality of the color image can be kept high without causing color mixing.
上記実施形態はＲＧＢ３色のカラーフィルタを３列に配置した場合を例にとり説明したがこれに限るものではなく、勿論補色フィルタの場合であっても３列以外の組み合わせであっても本発明のカラーフィルタと素子の配置を行なえば同様の効果が得られることは言うまでもない。 In the above embodiment, the case where the RGB color filters are arranged in three rows has been described as an example. However, the present invention is not limited to this. Of course, the present invention may be applied to a complementary color filter or a combination other than three rows. It goes without saying that the same effect can be obtained by arranging the color filter and the element.
上記各実施形態はホール蓄積型のフォトダイオード、ＮＭＯＳトランジスタを用いたリセットトランジスタ、転送トランジスタで構成された光電変換装置を例にとり説明したが、本発明は勿論この構成に限るものではなく、電子蓄積型のフォトダイオードを用いた場合、ＰＭＯＳトランジスタやＣＭＯＳでリセットトランジスタ、転送トランジスタを構成した場合にも、加算される信号の極性が異なるだけで同様の効果が得られることはいうまでもない。 In each of the above embodiments, a photoelectric conversion device including a hole storage photodiode, a reset transistor using an NMOS transistor, and a transfer transistor has been described as an example. However, the present invention is of course not limited to this configuration, and an electron storage is performed. When the type photodiode is used, it goes without saying that the same effect can be obtained even when the reset transistor and the transfer transistor are constituted by a PMOS transistor or CMOS, only by the difference in the polarity of the added signal.
また上記各実施形態ではソースフォロワで電荷増幅する場合を例にとり説明したが、本発明はこれに限るものではなく、フォトダイオードからの信号を直接読み出す場合や反転増幅アンプにて増幅してから読み出す場合にも同様の効果が得られるものである。 In each of the above embodiments, the case where charge amplification is performed by the source follower has been described as an example. However, the present invention is not limited to this, and when the signal from the photodiode is read directly or after being amplified by the inverting amplifier, the signal is read. In this case, the same effect can be obtained.
更に、本発明はＣＣＤイメージセンサチップや２次元状のエリアセンサも適用可能である。 Furthermore, a CCD image sensor chip and a two-dimensional area sensor can be applied to the present invention.
［第６の実施形態］
図８、図９に基づいて、本発明の光電変換装置を用いたマルチチップ型イメージセンサをシートフィード式の原稿画像記録装置に適用した場合の一実施例について詳述する。
[Sixth Embodiment]
Based on FIG. 8 and FIG. 9, an embodiment in which a multi-chip type image sensor using the photoelectric conversion device of the present invention is applied to a sheet feed type document image recording apparatus will be described in detail.
図８は、原稿画像を読み取る原稿画像読取装置の概略図である。 FIG. 8 is a schematic diagram of a document image reading apparatus that reads a document image.
２０１は、密着型のイメージセンサ（以下“ＣＩＳ”とも呼ぶ）であり、マルチチップ型イメージセンサ（光電変換装置）２０２、セルフォックレンズ２０３、ＬＥＤアレイ２０４及びコンタクトガラス２０５から構成されている。 Reference numeral 201 denotes a contact image sensor (hereinafter also referred to as “CIS”), which includes a multichip image sensor (photoelectric conversion device) 202, a selfoc lens 203, an LED array 204, and a contact glass 205.
搬送ローラ２０６は、ＣＩＳ１の前後に配置されており、原稿を配置させるために使用される。コンタクトシート２０７は、原稿をＣＩＳ１に接触させる為に使用される。２１０は、制御回路であり、ＣＩＳ２０１からの信号の処理を行う。 The transport rollers 206 are disposed before and after the CIS 1 and are used for placing a document. The contact sheet 207 is used for bringing a document into contact with the CIS 1. Reference numeral 210 denotes a control circuit that processes signals from the CIS 201.
原稿検知レバー２０８は、原稿が差し込まれたことを検知するためのレバーであり、原稿が差し込まれたことを検知すると、原稿検知レバー２０８が傾くことにより、原稿検知センサー２０９の出力が変化することにより、その状態を制御回路２１０内のＣＰＵ３１５（図９）に伝達することにより、原稿が差し込まれたと判断して、原稿搬送ローラ２０６の駆動用モータ（図示せず）を駆動させることにより、原稿搬送を開始させ読み取り動作を行う。 The document detection lever 208 is a lever for detecting that a document has been inserted. When the document detection lever 208 detects that a document has been inserted, the document detection lever 208 tilts and the output of the document detection sensor 209 changes. Thus, the state is transmitted to the CPU 315 (FIG. 9) in the control circuit 210, so that it is determined that the document is inserted, and a driving motor (not shown) for the document transport roller 206 is driven, thereby The conveyance is started and the reading operation is performed.
図９は、図８の制御回路２１０を詳細に説明するための電気的構成を示すブロック図である。以下に図９を用いて、その回路動作を説明する：
図９において、３０１は密着型イメージセンサ（図８のＣＩＳ２０１）であり、光源である各色Ｒ，Ｇ，ＢのＬＥＤ３０２も一体化されており、図８に示したＣＩＳ２０１のコンタクトガラス２０５上を原稿を搬送させながら、ＬＥＤ制御（ドライブ）回路３０３にて１ライン毎に各色Ｒ，Ｇ，ＢのＬＥＤ３０２を切り替えて点灯させることにより、Ｒ，Ｇ，Ｂ線順次のカラー画像を読み取ることが可能である。
FIG. 9 is a block diagram showing an electrical configuration for explaining the control circuit 210 of FIG. 8 in detail. The circuit operation will be described below with reference to FIG.
In FIG. 9, reference numeral 301 denotes a contact image sensor (CIS 201 in FIG. 8), which also integrates LEDs 302 of the respective colors R, G, and B, which are light sources, on the contact glass 205 of the CIS 201 shown in FIG. The LED control (drive) circuit 303 switches the LEDs 302 of the respective colors R, G, and B for each line and turns them on so that the color image of the R, G, and B lines can be read. is there.
ＡＭＰ３０４は、ＣＩＳ３０１より出力された信号を増幅させる増幅器であり、３０５はこの増幅出力のＡ／Ｄ変換を行って、例えば８ビットのディジタル出力を得るＡ／Ｄ変換器である。シェーディングＲＡＭ３０６は、キャリブレーション用のシートを予め読み取ることにより、シェーディング補正用のデータが記憶されており、シェーディング補正回路３０７は、前記シェーディングＲＡＭ３０６のデータに基づいて読み取られた画像信号のシェーディング補正を行う。ピーク検知回路３０８は、読み取られた画像データにおけるピーク値を、ライン毎に検知する回路であり、原稿の先端を検知する為に使用される。 An AMP 304 is an amplifier that amplifies the signal output from the CIS 301, and 305 is an A / D converter that performs A / D conversion of the amplified output to obtain, for example, an 8-bit digital output. The shading RAM 306 stores shading correction data by reading a calibration sheet in advance, and the shading correction circuit 307 performs shading correction of the read image signal based on the data of the shading RAM 306. . The peak detection circuit 308 is a circuit that detects the peak value in the read image data for each line, and is used to detect the leading edge of the document.
ガンマ変換回路３０９は、ホストコンピュータより予め設定されたガンマーカーブに従って読み取られた画像データのガンマ変換を行う。 A gamma conversion circuit 309 performs gamma conversion of image data read in accordance with a gun marker preset by the host computer.
バッファＲＡＭ３１０は、実際の読み取り動作とホストコンピュータとの通信におけるタイミングを合せる為に、画像データを１次的に記憶させるためのＲＡＭであり、パッキング／バッファＲＡＭ制御回路３１１は、ホストコンピュータより予め設定された画像出力モード（２値、４ビット多値、８ビット多値、２４ビット多値）に従ったパッキング処理を行った後に、そのデータをバッファＲＡＭ３１０に書き込む処理と、インターフェース回路３１２にバッファＲＡＭ３１０から画像データを読み込んで出力させる。 The buffer RAM 310 is a RAM for temporarily storing image data in order to match the timing of actual reading operation and communication with the host computer, and the packing / buffer RAM control circuit 311 is preset by the host computer. After performing packing processing according to the image output mode (binary, 4-bit multi-value, 8-bit multi-value, 24-bit multi-value), the data is written in the buffer RAM 310, and the buffer RAM 310 is stored in the interface circuit 312. Read image data from and output.
インターフェース回路３１２は、パーソナルコンピュータなどの本実施形態に係る画像読み取り装置のホスト装置となる外部装置との間でコントロール信号の受容や画像信号の出力を行う。 The interface circuit 312 receives a control signal and outputs an image signal with an external device serving as a host device of the image reading apparatus according to this embodiment such as a personal computer.
３１５は、例えばマイクロコンピュータ形態のＣＰＵで有り、処理手順を格納したＲＯＭ３１５Ａ及び作業用のＲＡＭ３１５Ｂを有し、ＲＯＭ３１５Ａに格納された手順に従って、各部の制御を行う。 Reference numeral 315 denotes a CPU in the form of a microcomputer, for example, which includes a ROM 315A storing processing procedures and a working RAM 315B, and controls each unit in accordance with the procedures stored in the ROM 315A.
３１６は、例えば水晶発振器、３１４は、ＣＰＵ３１５の設定に応じて発振器３１６の出力を分周して動作の基準となる各種タイミング信号を発生するタイミング信号発生回路である。３１３は、インターフェース回路３１２を介して制御回路と接続される外部装置であり、外部装置の一例としてはパーソナルコンピュータ等が挙げられる。 316 is a crystal oscillator, for example, and 314 is a timing signal generation circuit that divides the output of the oscillator 316 in accordance with the setting of the CPU 315 and generates various timing signals serving as a reference for operation. Reference numeral 313 denotes an external device connected to the control circuit via the interface circuit 312. An example of the external device is a personal computer.
本発明は不要な波長域の光に対応する光キャリヤの発生をおさて混色の発生を抑えることが求められるイメージセンサ、特にマルチチップ型イメージセンサ、それに用いられるイメージセンサ、マルチチップ型イメージセンサを用いた画像読取装置に適用される。 The present invention provides an image sensor, particularly a multi-chip type image sensor, an image sensor used therefor, and a multi-chip type image sensor that are required to suppress the generation of color mixing by generating an optical carrier corresponding to light in an unnecessary wavelength range. This is applied to the used image reading apparatus.
１、１’ 光電変換装置
２、２’ プレシフトレジスタ
３、３’ シフトレジスタ
４、４’ 受光素子アレイ
５、５’ タイミング発生回路
６、６’ 信号出力アンプ
７、７’ シフトレジスタ駆動パルス（φ１）
８、８’ シフトレジスタ駆動パルス（φ２）
９、９’ 次チップスタート信号線
ａ１〜ｄ１ 受光素子
PD１〜PD4 フォトダイオード
Ｍ１ａ〜Ｍ１ｄ 読み出しトランジスタ
Ｍ２ａ〜Ｍ２ｄ 信号転送トランジスタ
Ｍ３ａ〜Ｍ３ｄ MOSソースフォロワ
Ｍ４ａ〜Ｍ４ｄ リセットトランジスタ
ＣＡＰａ〜ＣＡＰｄ 蓄積容量
ＣＳａ〜ＣＳｄ ソースフォロワ回路の定電流負荷
１００ N型半導体基板
１０１ N型埋め込み層
１０２ N型エピタキシャル層
１０３ P型領域
１０４ N型領域
１０５ N型バリア領域
１０６〜１０９ 絶縁膜
１１０ 配線層
１１１ 遮光メタル層
１１２ カラーフィルタ層
１１３ 光電変換装置の基板端部
１１４ リセットNMOSトランジスタのドレイン
１１５ リセットNMOSトランジスタのP型ウエル
１１６ 転送NMOSトランジスタのゲート
1, 1 'photoelectric conversion device 2, 2' preshift register 3, 3 'shift register 4, 4' light receiving element array 5, 5 'timing generation circuit 6, 6' signal output amplifier 7, 7 'shift register drive pulse ( φ1)
8, 8 'Shift register drive pulse (φ2)
9, 9 'Next chip start signal lines a1 to d1
PD1 to PD4 Photodiodes M1a to M1d Read transistors M2a to M2d Signal transfer transistors M3a to M3d MOS source followers M4a to M4d Reset transistors CAPa to CAPd Storage capacitors CSa to CSd Constant current load of source follower circuit 100 N type semiconductor substrate 101 N type Embedded layer 102 N-type epitaxial layer 103 P-type region 104 N-type region 105 N-type barrier regions 106 to 109 Insulating film 110 Wiring layer 111 Light-shielding metal layer 112 Color filter layer 113 Substrate edge 114 of photoelectric conversion device Reset NMOS transistor drain 115 P-type well of reset NMOS transistor 116 Gate of transfer NMOS transistor
Claims (15)
前記複数の画素のうち前記基板の端部に近接して配置された端画素の前記光電変換素子の受光部を画する遮光層が、前記基板の上に前記基板の平面方向において前記基板の前記端部から離れて配されており、
前記遮光層と前記基板の前記端部との間から前記端画素へ入射する光が前記端画素の前記光電変換素子の受光部へ入射する光と同じ波長域に制限されるように、前記端画素の上に設けられたカラーフィルタと同一の分光特性を有するカラーフィルタが、前記遮光層と前記基板の前記端部との間の少なくとも一部を覆うことを特徴とする光電変換装置。 A photoelectric conversion device comprising a plurality of pixels each including a photoelectric conversion element disposed on a substrate, and a color filter provided on at least each of the plurality of pixels,
A light-shielding layer that defines a light-receiving portion of the photoelectric conversion element of an end pixel disposed close to an end of the substrate among the plurality of pixels is disposed on the substrate in the planar direction of the substrate. It is arranged away from the end,
The edge so that light incident on the edge pixel from between the light shielding layer and the edge of the substrate is limited to the same wavelength region as light incident on the light receiving portion of the photoelectric conversion element of the edge pixel. A photoelectric conversion device, wherein a color filter having the same spectral characteristics as a color filter provided on a pixel covers at least a part between the light shielding layer and the end portion of the substrate.
前記遮光層は、前記トランジスタの前記主電極領域の少なくとも一部を覆っており、
前記遮光層と前記基板の前記端部との間から前記端画素の前記トランジスタの前記主電極領域へ入射する光が前記端画素の前記光電変換素子の受光部へ入射する光と同じ波長域に制限されるように、前記端画素の上に設けられたカラーフィルタと同一の分光特性を有するカラーフィルタが、前記端画素の前記トランジスタの前記主電極領域の少なくとも一部を覆う遮光層と前記基板の前記端部との間の少なくとも一部を覆うことを特徴とする請求項１に記載の光電変換装置。 Each of the plurality of pixels includes a transistor, the main electrode region of the transistor of the end pixel and the photoelectric conversion element are disposed along the end portion of the substrate,
The light shielding layer covers at least a part of the main electrode region of the transistor;
The light that enters the main electrode region of the transistor of the end pixel from between the light shielding layer and the end of the substrate has the same wavelength range as the light that enters the light receiving unit of the photoelectric conversion element of the end pixel. As a limitation, a color filter having the same spectral characteristics as the color filter provided on the end pixel includes a light shielding layer and the substrate that cover at least a part of the main electrode region of the transistor of the end pixel. The photoelectric conversion device according to claim 1, wherein the photoelectric conversion device covers at least a part between the end of the photoelectric conversion device.
前記遮光層と前記基板の前記端部との間から前記第１の画素へ入射する光が前記第１の画素の前記光電変換素子の受光部へ入射する光と同じ波長域に制限され、前記遮光層と前記基板の前記端部との間から前記第２の画素へ入射する光が前記第２の画素の前記光電変換素子の受光部へ入射する光と同じ波長域に制限され、前記遮光層と前記基板の前記端部との間から前記第３の画素へ入射する光が前記第３の画素の前記光電変換素子の受光部へ入射する光と同じ波長域に制限されることを特徴とする請求項１〜６のいずれか１項に記載の光電変換装置。 The end pixel is provided with a first pixel provided with a first color filter having a first spectral characteristic, and a second color filter having a second spectral characteristic different from the first spectral characteristic. A second pixel, and a third pixel provided with a third color filter having a third spectral characteristic different from the first and second spectral characteristics,
The light incident on the first pixel from between the light shielding layer and the edge of the substrate is limited to the same wavelength region as the light incident on the light receiving portion of the photoelectric conversion element of the first pixel, The light incident on the second pixel from between the light shielding layer and the edge of the substrate is limited to the same wavelength region as the light incident on the light receiving portion of the photoelectric conversion element of the second pixel, and the light shielding The light incident on the third pixel from between the layer and the edge of the substrate is limited to the same wavelength region as the light incident on the light receiving portion of the photoelectric conversion element of the third pixel. The photoelectric conversion device according to any one of claims 1 to 6.
前記複数の画素のうち端に配置された端画素の光電変換素子の受光部を画する遮光層が、前記基板の上に前記基板の平面方向において前記基板の端部から離れて配されており、
前記端画素は、第１の分光特性を有する第１のカラーフィルタが設けられた第１の画素と、前記第１の分光特性とは異なる第２の分光特性を有する第２のカラーフィルタが設けられた第２の画素と、を含み、
前記第１と第２のカラーフィルタのうち、前記第１のカラーフィルタと同一の分光特性を有するカラーフィルタのみが、前記第１の画素と前記基板の前記端部の間であって、前記遮光層と前記基板の前記端部との間の少なくとも一部を覆い、
前記第１と第２のカラーフィルタのうち、前記第２のカラーフィルタと同一の分光特性を有するカラーフィルタのみが、前記第２の画素と前記基板の前記端部の間であって、前記遮光層と前記基板の前記端部との間の少なくとも一部を覆うことを特徴とする光電変換装置。 A photoelectric conversion device comprising a plurality of pixels each including a photoelectric conversion element disposed on a substrate, and a color filter provided on at least each of the plurality of pixels,
A light shielding layer that defines a light receiving portion of a photoelectric conversion element of an end pixel arranged at an end of the plurality of pixels is disposed on the substrate apart from the end portion of the substrate in a planar direction of the substrate. ,
The end pixel is provided with a first pixel provided with a first color filter having a first spectral characteristic, and a second color filter having a second spectral characteristic different from the first spectral characteristic. A second pixel, and
Of the first and second color filters, only the color filter having the same spectral characteristics as the first color filter is between the first pixel and the edge of the substrate and is shielded from light. Covering at least a portion between a layer and the edge of the substrate;
Of the first and second color filters, only the color filter having the same spectral characteristics as the second color filter is between the second pixel and the edge of the substrate and is shielded from light. A photoelectric conversion device that covers at least a part between a layer and the end portion of the substrate.
前記第１乃至３のカラーフィルタのうち、前記第３のカラーフィルタと同一の分光特性を有するカラーフィルタのみが、前記第３の画素と前記基板の前記端部の間であって、前記遮光層と前記基板の前記端部との間の少なくとも一部を覆うことを特徴とする請求項９に記載の光電変換装置。 The end pixel further includes a third pixel provided with a third color filter having a third spectral characteristic different from the first and second spectral characteristics,
Of the first to third color filters, only the color filter having the same spectral characteristics as the third color filter is between the third pixel and the edge of the substrate, and the light shielding layer. The photoelectric conversion device according to claim 9 , wherein at least a part between the substrate and the end portion of the substrate is covered.
前記遮光層は、前記トランジスタの前記主電極領域の少なくとも一部を覆っており、
前記第１の画素の上に設けられたカラーフィルタと同一の分光特性を有するカラーフィルタが、前記トランジスタの前記主電極領域と前記基板の前記端部との間の少なくとも一部を覆うように配置されていることを特徴とする請求項９〜１１のいずれか１項に記載の光電変換装置。 The first pixel includes a transistor, and the main electrode region and the photoelectric conversion element of the transistor of the first pixel are arranged along the end portion of the substrate,
The light shielding layer covers at least a part of the main electrode region of the transistor;
A color filter having the same spectral characteristics as the color filter provided on the first pixel is disposed so as to cover at least a part between the main electrode region of the transistor and the end portion of the substrate. The photoelectric conversion device according to any one of claims 9 to 11 , wherein the photoelectric conversion device is used.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004342127A JP5116209B2 (en) | 2004-11-26 | 2004-11-26 | PHOTOELECTRIC CONVERSION DEVICE, MULTI-CHIP IMAGE SENSOR, TOUCH TYPE IMAGE SENSOR AND IMAGE READING DEVICE |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004342127A JP5116209B2 (en) | 2004-11-26 | 2004-11-26 | PHOTOELECTRIC CONVERSION DEVICE, MULTI-CHIP IMAGE SENSOR, TOUCH TYPE IMAGE SENSOR AND IMAGE READING DEVICE |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2006156545A JP2006156545A (en) | 2006-06-15 |
| JP2006156545A5 JP2006156545A5 (en) | 2008-11-27 |
| JP5116209B2 true JP5116209B2 (en) | 2013-01-09 |
Family
ID=36634461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004342127A Expired - Fee Related JP5116209B2 (en) | 2004-11-26 | 2004-11-26 | PHOTOELECTRIC CONVERSION DEVICE, MULTI-CHIP IMAGE SENSOR, TOUCH TYPE IMAGE SENSOR AND IMAGE READING DEVICE |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5116209B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011124522A (en) * | 2009-12-14 | 2011-06-23 | Canon Inc | Photoelectric conversion device |
| JP2019170611A (en) * | 2018-03-28 | 2019-10-10 | セイコーエプソン株式会社 | Light receiving element, light receiving module, photoelectric sensor and biological information measurement device |
| JP2019175963A (en) * | 2018-03-28 | 2019-10-10 | セイコーエプソン株式会社 | Light receiving element, light receiving module, photoelectric sensor, and biological information measuring device |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55125685A (en) * | 1979-03-22 | 1980-09-27 | Dainippon Printing Co Ltd | Manufacture of color solid image taking element board |
| JPH02166767A (en) * | 1988-12-20 | 1990-06-27 | Fujitsu Ltd | Color solid state image sensor and manufacture thereof |
| JPH02230768A (en) * | 1989-03-03 | 1990-09-13 | Nec Corp | Solid-state image sensing element |
| JPH04129269A (en) * | 1990-09-20 | 1992-04-30 | Nec Kyushu Ltd | Solid-state image sensor |
| JPH06283694A (en) * | 1993-03-24 | 1994-10-07 | Sony Corp | Amplifying type solid state image sensor |
| JPH0794694A (en) * | 1993-09-24 | 1995-04-07 | Sony Corp | Solid state image sensor |
| JPH07106541A (en) * | 1993-09-29 | 1995-04-21 | Toshiba Corp | Ccd element prevented from darkening |
| JP3581554B2 (en) * | 1998-02-19 | 2004-10-27 | キヤノン株式会社 | Image sensor and image reading device |
| KR20000003405A (en) * | 1998-06-29 | 2000-01-15 | 김영환 | Image sensor containing color filter laminated as light interruption layer |
| JP3434740B2 (en) * | 1999-06-30 | 2003-08-11 | Ｎｅｃエレクトロニクス株式会社 | Solid-state imaging device |
| JP2002252341A (en) * | 2001-02-23 | 2002-09-06 | Fuji Film Microdevices Co Ltd | Solid-state imaging device |
-
2004
- 2004-11-26 JP JP2004342127A patent/JP5116209B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006156545A (en) | 2006-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4508891B2 (en) | PHOTOELECTRIC CONVERSION DEVICE, MULTI-CHIP IMAGE SENSOR, TOUCH TYPE IMAGE SENSOR AND IMAGE READING DEVICE | |
| KR102542664B1 (en) | Solid-state imaging device, driving method therefor, and electronic apparatus | |
| KR102105284B1 (en) | Image sensor, manufacturing the same, and image processing device having the image sensor | |
| US11804510B2 (en) | Image sensor including active regions | |
| JP2006073733A (en) | Solid state imaging device and solid state imaging system | |
| JP7019596B2 (en) | Solid-state image sensor and electronic equipment | |
| US10084007B2 (en) | Image sensor having pickup region | |
| JP6351423B2 (en) | Imaging apparatus and imaging system | |
| US11961855B2 (en) | Image sensing device | |
| US7847848B2 (en) | Solid-state imaging device having a plurality of lines formed in at least two layers on semiconductor substrate | |
| WO2019069532A1 (en) | Solid-state imaging element and solid-state imaging device | |
| JP5116209B2 (en) | PHOTOELECTRIC CONVERSION DEVICE, MULTI-CHIP IMAGE SENSOR, TOUCH TYPE IMAGE SENSOR AND IMAGE READING DEVICE | |
| JP2007027558A (en) | Optical/electrical converter and multi-chip image sensor | |
| US10397501B2 (en) | Solid-state image sensor and imaging apparatus | |
| JP2018050028A (en) | Solid state image pickup device and electronic apparatus | |
| JP5083380B2 (en) | Solid-state imaging device and electronic apparatus | |
| JP6485158B2 (en) | Imaging circuit device and electronic apparatus | |
| JP6477125B2 (en) | Imaging circuit device and electronic apparatus | |
| JP7115067B2 (en) | Solid-state imaging device and imaging system | |
| US8174088B2 (en) | Solid state imaging device | |
| US20230027360A1 (en) | Image sensing device | |
| JP3903047B2 (en) | Photoelectric conversion device and contact image sensor | |
| JP6451443B2 (en) | Imaging circuit device and electronic apparatus | |
| JP2004342746A (en) | Solid state imaging device and its outputting method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071126 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081015 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090326 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110411 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120305 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120425 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121012 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121016 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5116209 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |