JP5113617B2 - メモリの試験装置および試験方法 - Google Patents
メモリの試験装置および試験方法 Download PDFInfo
- Publication number
- JP5113617B2 JP5113617B2 JP2008123353A JP2008123353A JP5113617B2 JP 5113617 B2 JP5113617 B2 JP 5113617B2 JP 2008123353 A JP2008123353 A JP 2008123353A JP 2008123353 A JP2008123353 A JP 2008123353A JP 5113617 B2 JP5113617 B2 JP 5113617B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- signal
- asserted
- subroutine
- dram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56012—Timing aspects, clock generation, synchronisation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
- Tests Of Electronic Circuits (AREA)
Description
アップダウンカウンタを利用することにより、リフレッシュ回数を適切に保持することができる。
・DRAMがアイドル状態であり、かつリフレッシュ回路が割込サブルーチンを実行中でなく、かつカウンタのカウント値が非ゼロのとき、または、
・リフレッシュ回路が割込サブルーチンを実行中であり、かつDRAMがアイドル状態であり、かつカウント値が非ゼロであり、かつサブルーチンからの復帰を示す復帰信号がアサートされたとき
に、割込サブルーチン開始信号をアサートしてもよい。
・リフレッシュ回路が割込サブルーチンを実行中であり、かつDRAMが非アイドル状態であり、かつサブルーチンからの復帰を示す復帰信号がアサートされたとき、または、
・リフレッシュ回路が割込サブルーチンを実行中であり、かつカウンタのカウント値がゼロであり、かつサブルーチンからの復帰を示す復帰信号がアサートされたとき
に、割込サブルーチン復帰信号をアサートしてもよい。
・割込開始信号がアサートされるとき、割込判定信号をアサートし、
・割込開始信号がネゲートされた状態において、割込サブルーチン復帰信号がアサートされると、割込判定信号をネゲートし、
・割込開始信号がネゲートされた状態において、割込サブルーチン復帰信号がネゲートされると、割込判定信号を前回の値に保持してもよい。
DRAMに何らかのエラーが発生すると、非アイドル状態が長期間にわたり持続する可能性がある。カウンタのカウント値はこの場合のエラー処理に利用することができる。
1.所定のタイミングごとにアサートされるDRAMのリフレッシュを要求する割込信号を生成する。
2. 割込信号がアサートされた回数をカウントする。
3. DRAMが外部からアクセス可能なアイドル状態において、カウントした回数、DRAMをリフレッシュさせるための割込サブルーチン開始信号をアサートする。
4. 割込サブルーチン開始信号がアサートされると、所定の割込サブルーチンを実行し、リフレッシュパターンをDRAMに供給する。
試験装置100は、DUTであるDRAM200の良否を判定し、あるいは不良箇所を特定する機能を有する。
本明細書において、リフレッシュ制御回路10の内部で生成される信号は小文字で表記し、外部から入力され、あるいは外部へと出力される信号は大文字で表記する。
itcntz=(itcnt==0)
である。“=”は右辺の値を左辺のシンボルに代入することを示す。“==”は2つの値が等しいときに「真」を返す演算子である。
条件1. DRAM200がアイドル状態であり、かつリフレッシュ回路4が割込サブルーチンを実行中でなく、かつカウンタ12のカウント値itcntが非ゼロのとき
条件2. リフレッシュ回路4が割込サブルーチンを実行中であり、かつDRAM200がアイドル状態であり、かつカウント値itcntが非ゼロであり、かつサブルーチンからの復帰を示す復帰信号RTNがアサートされたとき
IREF=(!(INTINH|nowint))&(!itcntz) …(1)
“!”は論理否定を、“&”は論理積を、“|”は論理和を示す演算子である。
(nowint&(!(INTINH|itcntz)))&RTN …(2)
したがって、割込サブルーチン開始信号生成部20により生成される割込サブルーチン開始信号IJMPは、以下の論理式(3)で表現できる。
IJMP=IREF|((nowint&(!(INTINH|itcntz)))&RTN) …(3)
割込サブルーチン復帰信号IRTNは、割込サブルーチンの実行中に復帰命令RTNを受けたことをトリガとしてアサートされるが、インタラプトサブルーチンを繰り返すループ中ではアサートすべきでない。そのために、カウント値itcntの値も評価対象となる(条件3)。
nowint&itcntz&RTN …(4)
条件4を満たすとき、以下の論理式(5)が真となる。
nowint&INTINH&RTN …(5)
IRTN=(nowint&(INTINH|itcntz))&RTN …(6)
割込判定信号生成部18は、割込開始信号IREFがアサートされるとき、割込判定信号nowintをアサートする。
また、割込開始信号IREFがネゲートされた状態において、割込サブルーチン復帰信号IRTNがアサートされると、割込判定信号nowintをネゲートする。
さらに、割込開始信号IREFがネゲートされた状態において、割込サブルーチン復帰信号IRTNがネゲートされると、割込判定信号nowintを前回の値に保持する。
図4に示すように、割込禁止信号INTINHがアサートされた状態で、割込信号REFTENDがアサートされると(6サイクル目、11サイクル目)、カウント値itcntがインクリメントされる。15サイクル目で割込禁止信号INTINHがネゲートされると、16サイクル目で条件1を満たすため、論理式(1)で表される割込開始信号IREFがアサートされ、さらに論理式(3)にしたがい、割込サブルーチン開始信号IJMPがアサートされる。続く17サイクル目でカウンタ12がデクリメントされる。17サイクル目でリフレッシュ動作が開始し、割込判定信号nowintがアサートされる。
このように、書き込みデータ信号WBUS[15:0]によってカウント値itcntに初期値を与え、モード信号DGMDを“1”とした状態でプログラムを開始することにより、予めリフレッシュパターン(割込サブルーチン)を設定回数分、実行させることが可能となる。
Claims (9)
- DRAM(Dynamic Random Access Memory)の試験装置であって、
所定のタイミングごとにアサートされる前記DRAMのリフレッシュを要求する割込信号を受け、前記割込信号がアサートされた回数をカウントし、前記DRAMが外部からアクセス可能なアイドル状態において、カウントした回数、前記DRAMをリフレッシュさせるための割込サブルーチン開始信号をアサートするリフレッシュ制御回路と、
前記割込サブルーチン開始信号がアサートされると、所定の割込サブルーチンを実行し、リフレッシュパターンを前記DRAMに供給するリフレッシュ回路と、
を備え、
前記リフレッシュ制御回路は、
前記割込信号がアサートされるとカウントアップし、前記リフレッシュ回路が前記割込サブルーチンを開始するとカウントダウンするカウンタと、
前記割込サブルーチン開始信号を生成する割込サブルーチン開始信号生成部と、
を含み、
前記割込サブルーチン開始信号生成部は、
(i)前記DRAMがアイドル状態であり、かつ前記リフレッシュ回路が前記割込サブルーチンを実行中でなく、かつ前記カウンタのカウント値が非ゼロのとき、
または、
(ii)前記リフレッシュ回路が前記割込サブルーチンを実行中であり、かつ前記DRAMがアイドル状態であり、かつ前記カウント値が非ゼロであり、かつサブルーチンからの復帰を示す復帰信号がアサートされたときに、
前記割込サブルーチン開始信号をアサートし、
前記割込サブルーチン開始信号生成部は、前記割込サブルーチン開始信号に加えて、前記割込サブルーチンからの復帰を示す割込サブルーチン復帰信号を生成し、
(iii)前記リフレッシュ回路が前記割込サブルーチンを実行中であり、かつ前記DRAMが非アイドル状態であり、かつサブルーチンからの復帰を示す復帰信号がアサートされたとき、
または、
(iv)前記リフレッシュ回路が前記割込サブルーチンを実行中であり、かつ前記カウンタのカウント値がゼロであり、かつサブルーチンからの復帰を示す復帰信号がアサートされたときに、
前記割込サブルーチン復帰信号をアサートすることを特徴とする試験装置。 - 前記カウンタは、前記割込サブルーチン開始信号がアサートされると、カウントダウンすることを特徴とする請求項1に記載の試験装置。
- 前記リフレッシュ制御回路は、
前記DRAMがアイドル状態であり、かつ前記リフレッシュ回路が前記割込サブルーチンを実行中でなく、かつ前記カウンタのカウント値が非ゼロのときアサートされる割込開始信号を生成する割込開始信号生成部と、
前記リフレッシュ回路が前記割込サブルーチンを実行中であることを示す割込判定信号を生成する割込判定信号生成部と、
をさらに含み、
前記割込判定信号生成部は、
前記割込開始信号がアサートされるとき、前記割込判定信号をアサートし、
前記割込開始信号がネゲートされた状態において、前記割込サブルーチン復帰信号がアサートされるとき、前記割込判定信号をネゲートし、
前記割込開始信号がネゲートされた状態において、前記割込サブルーチン復帰信号がネゲートされるとき、前記割込判定信号を前回の値に保持することを特徴とする請求項1に記載の試験装置。 - DRAM(Dynamic Random Access Memory)の試験装置であって、
所定のタイミングごとにアサートされる前記DRAMのリフレッシュを要求する割込信号を受け、前記割込信号がアサートされた回数をカウントし、前記DRAMが外部からアクセス可能なアイドル状態において、カウントした回数、前記DRAMをリフレッシュさせるための割込サブルーチン開始信号をアサートするリフレッシュ制御回路と、
前記割込サブルーチン開始信号がアサートされると、所定の割込サブルーチンを実行し、リフレッシュパターンを前記DRAMに供給するリフレッシュ回路と、
を備え、
前記リフレッシュ制御回路は、
前記割込信号がアサートされるとカウントアップし、前記リフレッシュ回路が前記割込サブルーチンを開始するとカウントダウンするカウンタと、
前記カウンタのカウント値が所定の上限値を超えるとアサートされるリフレッシュエラー信号を生成するリフレッシュエラー信号生成部と、
を含み、
前記試験装置は、当該リフレッシュエラー信号がアサートされると、前記割込信号を発生するパターン発生器を停止させることを特徴とする試験装置。 - 前記カウンタのカウント値の初期値を、外部から設定可能であることを特徴とする請求項2または4に記載の試験装置。
- DRAM(Dynamic Random Access Memory)の試験方法であって、
所定のタイミングごとにアサートされる前記DRAMのリフレッシュを要求する割込信号を生成するステップと、
前記割込信号がアサートされた回数をカウントするステップと、
前記DRAMが外部からアクセス可能なアイドル状態において、カウントした回数、前記DRAMをリフレッシュさせるための割込サブルーチン開始信号をアサートするステップと、
前記割込サブルーチン開始信号がアサートされると、所定の割込サブルーチンを実行し、リフレッシュパターンを前記DRAMに供給するステップと、
前記割込サブルーチンからの復帰を示す割込サブルーチン復帰信号を生成するステップと、
を備え、
前記カウントするステップは、前記割込信号がアサートされるとカウンタをカウントアップし、前記割込サブルーチンが開始すると前記カウンタをカウントダウンし、
前記割込サブルーチン開始信号は、
(i)前記DRAMがアイドル状態であり、かつ前記割込サブルーチンを実行中でなく、かつ前記カウンタのカウント値が非ゼロのとき、
または、
(ii)前記割込サブルーチンを実行中であり、かつ前記DRAMがアイドル状態であり、かつ前記カウンタのカウント値が非ゼロであり、かつサブルーチンからの復帰を示す復帰信号がアサートされたときに、
アサートされ、
前記割込サブルーチン復帰信号は、
(iii)前記割込サブルーチンを実行中であり、かつ前記DRAMが非アイドル状態であり、かつサブルーチンからの復帰を示す復帰信号がアサートされたとき、
または、
(iv)前記割込サブルーチンを実行中であり、かつ前記カウンタのカウント値がゼロであり、かつサブルーチンからの復帰を示す復帰信号がアサートされたときに、
アサートされることを特徴とする試験方法。 - 前記カウンタは、前記割込サブルーチン開始信号がアサートされると、カウントダウンすることを特徴とする請求項6に記載の試験方法。
- 前記DRAMがアイドル状態であり、かつ前記割込サブルーチンを実行中でなく、かつ前記カウンタのカウント値が非ゼロのときアサートされる割込開始信号を生成するステップと、
前記割込サブルーチンを実行中であることを示す割込判定信号を生成するステップと、
をさらに備え、
前記割込判定信号は、
前記割込開始信号がアサートされるとき、アサートされ、
前記割込開始信号がネゲートされた状態において、前記割込サブルーチン復帰信号がアサートされるとき、ネゲートされ、
前記割込開始信号がネゲートされた状態において、前記割込サブルーチン復帰信号がネゲートされるとき、前回の値が保持されることを特徴とする請求項6に記載の試験方法。 - DRAM(Dynamic Random Access Memory)の試験方法であって、
所定のタイミングごとにアサートされる前記DRAMのリフレッシュを要求する割込信号を生成するステップと、
前記割込信号がアサートされた回数をカウントするステップと、
前記DRAMが外部からアクセス可能なアイドル状態において、カウントした回数、前記DRAMをリフレッシュさせるための割込サブルーチン開始信号をアサートするステップと、
前記割込サブルーチン開始信号がアサートされると、所定の割込サブルーチンを実行し、リフレッシュパターンを前記DRAMに供給するステップと、
を備え、
前記カウントするステップは、前記割込信号がアサートされるとカウンタをカウントアップし、前記割込サブルーチンが開始すると前記カウンタをカウントダウンし、
前記試験方法は、
前記カウンタのカウント値が所定の上限値を超えるとアサートされるリフレッシュエラー信号を生成するステップをさらに備え、
当該リフレッシュエラー信号がアサートされると、前記割込信号の発生を停止することを特徴とする試験方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008123353A JP5113617B2 (ja) | 2008-05-09 | 2008-05-09 | メモリの試験装置および試験方法 |
PCT/JP2009/002011 WO2009136503A1 (ja) | 2008-05-09 | 2009-05-07 | メモリの試験装置および試験方法 |
US12/990,983 US8345496B2 (en) | 2008-05-09 | 2009-05-07 | Memory test apparatus and testing method |
KR1020107027646A KR101202531B1 (ko) | 2008-05-09 | 2009-05-07 | 메모리 시험 장치 및 시험 방법 |
TW098115376A TWI406288B (zh) | 2008-05-09 | 2009-05-08 | 記憶體的測試裝置以及測試方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008123353A JP5113617B2 (ja) | 2008-05-09 | 2008-05-09 | メモリの試験装置および試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009272013A JP2009272013A (ja) | 2009-11-19 |
JP5113617B2 true JP5113617B2 (ja) | 2013-01-09 |
Family
ID=41264560
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008123353A Expired - Fee Related JP5113617B2 (ja) | 2008-05-09 | 2008-05-09 | メモリの試験装置および試験方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8345496B2 (ja) |
JP (1) | JP5113617B2 (ja) |
KR (1) | KR101202531B1 (ja) |
TW (1) | TWI406288B (ja) |
WO (1) | WO2009136503A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10261852B2 (en) | 2013-05-31 | 2019-04-16 | Hewlett Packard Enterprise Development Lp | Memory error determination |
KR102373544B1 (ko) | 2015-11-06 | 2022-03-11 | 삼성전자주식회사 | 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6464050A (en) * | 1987-09-04 | 1989-03-09 | Nec Corp | Refresh control circuit for memory test device |
JPH06259962A (ja) * | 1991-11-20 | 1994-09-16 | Oki Micro Design Miyazaki:Kk | 半導体メモリ装置 |
JPH06236683A (ja) * | 1993-02-09 | 1994-08-23 | Oki Electric Ind Co Ltd | メモリリフレッシュ制御回路 |
JP3819056B2 (ja) * | 1994-09-01 | 2006-09-06 | テラダイン・インコーポレーテッド | ベクトル・モジュール・テーブルを用いる自動テスト装置のためのメモリ・アーキテクチャ |
JP3552184B2 (ja) * | 1996-10-18 | 2004-08-11 | 株式会社アドバンテスト | 半導体メモリ試験装置 |
JPH117763A (ja) * | 1997-06-13 | 1999-01-12 | Nec Ic Microcomput Syst Ltd | Dramリフレッシュ制御方法及びその回路 |
DE10125022A1 (de) * | 2001-05-22 | 2002-12-12 | Infineon Technologies Ag | Dynamischer Speicher und Verfahren zum Testen eines dynamischen Speichers |
WO2004027780A1 (ja) * | 2002-09-20 | 2004-04-01 | Fujitsu Limited | 半導体メモリ |
JP4342223B2 (ja) * | 2002-10-31 | 2009-10-14 | 富士通マイクロエレクトロニクス株式会社 | 半導体メモリ |
US7734866B2 (en) * | 2005-08-04 | 2010-06-08 | Rambus Inc. | Memory with address-differentiated refresh rate to accommodate low-retention storage rows |
US7444577B2 (en) * | 2005-08-04 | 2008-10-28 | Rambus Inc. | Memory device testing to support address-differentiated refresh rates |
JP2011248964A (ja) * | 2010-05-28 | 2011-12-08 | Elpida Memory Inc | 半導体装置及びその制御方法 |
-
2008
- 2008-05-09 JP JP2008123353A patent/JP5113617B2/ja not_active Expired - Fee Related
-
2009
- 2009-05-07 US US12/990,983 patent/US8345496B2/en active Active
- 2009-05-07 WO PCT/JP2009/002011 patent/WO2009136503A1/ja active Application Filing
- 2009-05-07 KR KR1020107027646A patent/KR101202531B1/ko active IP Right Grant
- 2009-05-08 TW TW098115376A patent/TWI406288B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP2009272013A (ja) | 2009-11-19 |
US20110116333A1 (en) | 2011-05-19 |
TWI406288B (zh) | 2013-08-21 |
US8345496B2 (en) | 2013-01-01 |
KR101202531B1 (ko) | 2012-11-16 |
WO2009136503A1 (ja) | 2009-11-12 |
TW200951972A (en) | 2009-12-16 |
KR20110016920A (ko) | 2011-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4549448B2 (ja) | 組込みテスト回路を使用したdramにおけるデータ保持時間を検証しかつ特性付けるための方法および装置 | |
US7181659B2 (en) | Memory built-in self test engine apparatus and method with trigger on failure and multiple patterns per load capability | |
US7652943B2 (en) | Semiconductor memory device, test circuit and test method | |
JPH07282577A (ja) | プログラム式自己リフレッシュ機能を備えたメモリ素子とそのためのテスト方法 | |
WO2004097657A2 (en) | Method and apparatus to establish, report and adjust system memory usage | |
US5933381A (en) | Semiconductor integrated circuit having DRAM mounted on semiconductor chip | |
JPH06223002A (ja) | マイクロプロセッサメモリのテスト回路 | |
US6795363B2 (en) | Refresh control method of semiconductor memory device and semiconductor memory device comprising the same control method | |
JPH0312395B2 (ja) | ||
JP5113617B2 (ja) | メモリの試験装置および試験方法 | |
US7894290B2 (en) | Method and apparatus for performing internal hidden refreshes while latching read/write commands, address and data information for later operation | |
US8996738B2 (en) | Data transfer operation completion detection circuit and semiconductor memory device provided therewith | |
US6769051B2 (en) | Memory controller and memory control method for controlling an external memory device to be accessible even in an addressing mode that is not supported thereby | |
JP3705276B2 (ja) | 半導体メモリ装置におけるリフレッシュ制御および内部電圧の生成 | |
US7287142B2 (en) | Memory device and method for arbitrating internal and external access | |
JP2001332083A (ja) | 半導体記憶装置およびそのアドレス制御方法 | |
JP2001014893A (ja) | パターン発生器及び電気部品試験装置 | |
JP2737645B2 (ja) | プログラム・デバッグ装置 | |
US11790974B2 (en) | Apparatuses and methods for refresh compliance | |
JP2002278918A (ja) | Dma装置 | |
JP2006039843A (ja) | Ramテスト回路、情報処理装置、及びramテスト方法 | |
JP6133386B2 (ja) | 半導体メモリ装置 | |
JP2001043676A (ja) | 情報処理装置 | |
JPH06333387A (ja) | Dramのリフレッシュ周期監視回路 | |
JPS62209795A (ja) | メモリリフレツシユ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120717 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120906 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121012 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |