JP5104869B2 - 電源装置および電子機器 - Google Patents

Description

本発明は、処理装置に電力を供給する電源装置、および、そのような電源装置を搭載した電子機器に関する。

従来から、通信機器やサーバ機器などといった電子機器には、各種処理を実行するＩＣ等に電力を供給する電源装置が備えられている。この電源装置に対しては、常に安定した電力を供給することが求められており、特に、ＩＣ等に出力される出力電圧を一定に調整することが要求されている。

図１は、電子機器に電力を供給する電源装置の概略構成図である。

この図１に示す電源装置１０は、増幅器や比較器などといったアナログ素子を利用してＩＣ等への出力電圧を制御するアナログ制御方式の電源装置である。

電源装置１０には、電圧検出回路１１、誤差増幅器１２、補償回路１３、基準発振器１４、比較器１５、スイッチ素子１６、および平滑フィルタ１７などが備えられている。

まず、電圧検出回路１１において、現時点に電源装置１０からＩＣ等に向けて出力される電源出力電圧Ｖｏｕｔが検出され、検出された出力電圧Ｖｏｕｔが誤差増幅器１２に伝えられる。誤差増幅器１２では、出力電圧Ｖｏｕｔと基準電圧Ｖ０との差分が増幅されて出力され、補償回路１３では、誤差増幅器１２から出力された増幅電圧Ｖｇが比較器１５の感度に適した値に調整される。

基準発振器１４では、一定の周波数ごとに鋸状波の電圧信号Ｖｐが出力される。比較器１５では、基準発振器１４から発せられる鋸状波の電圧信号Ｖｐが、補償回路１３で調整された増幅電圧Ｖｇと比較され、鋸状波の電圧信号Ｖｐが増幅電圧Ｖｇよりも小さい間は「ＯＮ」となり、それ以外は「ＯＦＦ」となる制御信号がスイッチ素子１６に伝えられる。

スイッチ素子１６では、比較器１５から伝えられた制御信号によってＯＮ／ＯＦＦが制御されることにより、電源装置１０に入力された入力電圧Ｖｉｎのパルス幅が調整され、平滑フィルタ１７において平滑処理が実行される。その結果、電源装置１０から電子機器に、電圧値が調整された出力電圧Ｖｏｕｔが出力される。例えば、電圧検出回路１１で検出された出力電圧Ｖｏｕｔが低下すると、誤差増幅器１２において算出される出力電圧Ｖｏｕｔと基準電圧Ｖ０との誤差が大きくなる。その結果、鋸状波の電圧信号Ｖｐが増幅電圧Ｖｇよりも小さくなって、比較器１５から発せられる制御信号の「ＯＮ」時間が長くなり、入力電圧Ｖｉｎのパルス幅が長く調整されることによって、出力電圧Ｖｏｕｔが上昇する。

電源装置１０では、以上のようにして、処理部に出力される出力電圧が一定となるように制御される。

ここで、電子機器では、電子機器を構成する各種部品やＩＣ等それぞれが、電力の供給をうけて動作している。これらの部品やＩＣ等では、各々が分担する処理における負荷の多寡によって消費電力が変化する。このような個別の負荷変動が、緩やかなものである場合には、１つの電源装置での包括的な制御により、各部品やＩＣ等での負荷変動を吸収して各部品やＩＣ等に印加する電圧を一定に保つことで必要な電力を供給し続けることが出来る。しかし、電子機器のうち通信機器やサーバ機器などでは、通信のトラフィック状態に連動して、複数の部品のうち通信処理を実行するＩＣ等での負荷が急激に変動してしまうことがあり、１つの電源装置での包括的な制御では、そのような個別の部品における局所的かつ急激な負荷変動を吸収することが難しい。

そこで、上記のような電源装置を複数用意し、各電源装置を、電子機器を構成する各種部品やＩＣ等それぞれの近傍に１つ以上並べて配置し、それら近傍に配置された電源装置によって、各種部品やＩＣ等それぞれに印加する電圧を個別に制御することで局所的で急激な負荷変動を個別に吸収して、必要な電力の供給を個別に維持するという技術が提案されている（例えば、特許文献１参照。）。
ＵＳ ６，６４６，４２５ Ｂ２公報

しかしながら、特許文献１に開示されている技術によって各種部品やＩＣ等それぞれに印加する電圧を個別に制御しても、電力的に大きな負荷変動やスピードの速い負荷変動が起きた場合等に、正常な電力供給を維持しきれなくなるという問題が度々発生している。

本発明は、上記事情に鑑み、電子機器を構成する各種部品やＩＣ等それぞれに対する電力供給を良好に行うことができる電源装置、および、そのような電源装置を搭載した電子機器を提供することを目的とする。

上記目的を達成する本発明の電源装置は、
データを処理する処理装置に電圧を印加して、その処理装置における処理実行の負荷の大小に応じた電力を供給する第１の供給部と、
上記第１の供給部による印加電圧に対して電圧を加減する、上記処理装置における処理実行の負荷の大小に応じた、上記第１の供給部による供給電力よりも少ない電力をその処理装置に供給する第２の供給部とを備えたことを特徴とする。

この本発明の電源装置によれば、上記処理装置に対する印加電圧は、上記第２の供給部によって加減された上記第１の供給部による印加電圧である。ここで、上記第１の供給部は、相対的に大きな電力を供給する大容量の供給部であるので、電力的に大きな負荷変動を抑えて電力を供給することができる。一方、上記第２の供給部は、相対的に少ない電力を供給する小容量の供給部であるので、スピードの速い負荷変動を抑えて電力を供給することができる。つまり、本発明の電源装置によれば、上記第１の供給部と上記第２の供給部とで互いに制御を補い合って、電子機器（処理装置）を構成する各種部品やＩＣ等それぞれに対する電力供給を良好に行うことができる。

ここで、本発明の電源装置において、
「上記第２の供給部は、この電源装置に複数備えられているものである」という形態は好ましい形態である。

この好ましい形態の電源装置によれば、例えば、複数の上記第２の供給部を、上記処理装置内の各所に分散配置し、上記第１の供給部で処理実行の全体的な負荷変動を抑え、複数の上記第２の供給部それぞれで各配置部分における局所的な負荷変動を抑えるといった処理装置の各所に亘る精密な制御を行うことができる。

また、本発明の電源装置において、
「上記処理装置が、各々が処理を行う複数の処理部を備えたものであり、
上記第２の供給部が、上記複数の処理部それぞれに対応した、その複数の処理部それぞれに電力を供給する複数の群を構成するものである」という形態も好ましい形態である。

この好ましい形態の電源装置によれば、上記のような処理装置の各所に亘る精密な制御を行うことができるともに、各所での制御において、上記第１の供給部による印加電圧を上記群に属する複数の上記第２の供給部で共同して加減することとなるので制御の精度を一層向上させることができる。

また、本発明の電源装置は、
「上記第２の供給部が、上記第１の供給部が供給した電力に加算する加算電力を供給するものである」という形態であっても良く、あるいは、
「上記第２の供給部が、上記第１の供給部が供給した電力に減算する減算電力を供給するものである」という形態であっても良い。

また、上記目的を達成する本発明の電子機器は、
データを処理する処理装置；および、
上記処理装置に電圧を印加して、その処理装置における処理実行の負荷の大小に応じた電力を供給する第１の供給部と、
上記第１の供給部による印加電圧に対して電圧を加減する、上記処理装置における処理実行の負荷の大小に応じた、上記第１の供給部による供給電力よりも少ない電力をその処理装置に供給する第２の供給部とを有する電源装置；
を備えたことを特徴とする。

この本発明の電子機器によれば、この電子機器を構成する各種部品やＩＣ等それぞれに対する電力供給を良好に行うことができる
尚、本発明の電子機器については、ここでは基本形態のみを示すに止めるが、これは単に重複を避けるためであり、本発明の電子機器には、上記の基本形態のみではなく、前述した電源装置の各形態に対応する各種の形態が含まれる。

本発明によれば、電子機器を構成する各種部品やＩＣ等それぞれに対する電力供給を良好に行うことができる電源装置、および、そのような電源装置を搭載した電子機器を得ることができる。

電子機器に電力を供給する電源装置の概略構成図である。 本発明の一実施形態が適用された通信ユニットの外観斜視図である。 電子回路パッケージ２００を構成する保持板２１０の斜視図である。 保持板２１０に基板２２０が取り付けられた電子回路パッケージ２００の概略図である。 図２に示す複数の電子回路パッケージ２００のうちの３つの電子回路パッケージ２００＿１，２００＿２，２００＿３の概略的な機能ブロック図である。 信号処理パッケージ２００＿３における電力供給の流れを説明するための図である。 処理回路２２１＿３、ＯＢＰ２２７、および図５にも示す電力制御部２２４＿３の概略構成図である。 大ＯＢＰからの印加電圧に小ＯＢＰからの印加電圧を加算して処理回路用の印加電圧を生成する回路構成の一例を示す図である。 小ＯＢＰからの印加電圧による大ＯＢＰからの印加電圧の加減方法として、減算と加算とを併用した回路構成の一例を示す図である。

以下図面を参照して本発明の実施の形態を説明する。

図２は、本発明の一実施形態が適用された通信ユニットの外観斜視図である。

この通信ユニット１００は、本発明にいう電子機器の一例に相当し、ネットワークを介してデータの送受信を行うものであり、ユニットカバー１０１、ユニット枠１０２、およびバックパネル１０３と、それらが取り囲む空間内に収容された、処理を実行する複数の電子回路パッケージ２００とで構成されている。

バックパネル１０３の内側には、データや電力を伝達するための各種コネクタ（図示しない）が設けられており、これらのコネクタが複数の電子回路パッケージ２００それぞれに設けられたコネクタに嵌合されることによって、複数の電子回路パッケージ２００が相互に接続される。

複数の電子回路パッケージ２００は、ネットワークを介して送られてきた通信データに対して順次に処理を実行するものであり、前段の電子回路パッケージ２００における処理実行を受けて、後段の電子回路パッケージ２００における処理実行が開始される。また、各電子回路パッケージ２００は、ＩＣなどが取り付けられた基板２２０（図４参照）と、基板２２０を保持する保持板２１０（図３参照）とで構成されている。

図３は、電子回路パッケージ２００を構成する保持板２１０の斜視図であり、図４は、保持板２１０に基板２２０が取り付けられた電子回路パッケージ２００の概略図である。

保持板２１０には、保持板２１０を図２のユニット枠１０２に抜差しする際に手でつかむための把持部２１１、電子回路パッケージ２００に電力を投入するための電源コネクタ２１２ａ、基板２２０の反りを防止するための反り防止金具２１３、および各種データを送受信するためのデータ用コネクタ２１２ｂなどが備えられている。

図４には、保持板２１０に基板２２０が装着された状態の電子回路パッケージ２００が示されている。基板２２０には、ＩＣなどといった複数の処理回路２２１、および複数の処理回路２２１それぞれに電力を供給するための電力供給源が備えられている。ここで、本実施形態では、この電力供給源として、複数の処理回路２２１の全体に対し電圧を印加して、これら複数の処理回路２２１の全体に対し相対的に大きな電力を供給する相対的に大容量の電力供給源（大ＯＢＰ）２２２と、大ＯＢＰ２２２による印加電圧に減算する電圧を各処理回路２２１毎に印加して、各処理回路に相対的に小さな電力を供給する相対的に小容量の複数の電力供給源（小ＯＢＰ）２２３とが備えられている。つまり、各処理回路２２１に供給される電力は、大ＯＢＰ２２２と小ＯＢＰ２２３とが共同して出力する電力となる。本実施形態では、後述するように基板２２０に大ＯＢＰ２２２が１個搭載され、さらに、小ＯＢＰ２２３については、３つの小ＯＢＰ２２３からなる群が処理回路２２１毎に１群ずつ複数個搭載されている。ここで、大ＯＢＰ２２２および小ＯＢＰ２２３は、それぞれ本発明にいう第１の供給部および第２の供給部の各一例に相当する。また、処理回路２２１は、本発明にいう処理部の一例に相当し、複数の処理回路２２１を合せたものが、本発明にいう処理装置の一例に相当する。

この基板２２０が保持板２１０に嵌め込まれ、保持板２１０の電源コネクタ２１２ａやデータ用コネクタ２１２ｂが基板２２０に挿し込まれることによって、基板２２０が保持板２１０に装着される。さらに、保持板２１０が図２に示すユニット枠１０２に嵌め込まれてバックパネル１０３のコネクタに接続されることによって、複数の電子回路パッケージ２００同士が相互に接続される。

図５は、図２に示す複数の電子回路パッケージ２００のうちの３つの電子回路パッケージ２００＿１，２００＿２，２００＿３の概略的な機能ブロック図である。

尚、以下では、３つの電子回路パッケージ２００＿１，２００＿２，２００＿３それぞれを構成する各種要素を、末尾に添えられた数字で区別して説明する。

図５には、ネットワーク経由で送信されてきた光データを受信する光インタフェースパッケージ２００＿１と、光インタフェースパッケージ２００＿１で受信された光データをデジタルデータに変換する電気インタフェースパッケージ２００＿２と、電気インタフェースパッケージ２００＿２で変換されたデジタルデータに各種信号処理を施す信号処理パッケージ２００＿３とが示されている。本実施形態においては、図２に示す通信ユニット１００全体に対して電力が投入され、その電力が複数の電子回路パッケージ２００それぞれの大ＯＢＰ２２２および小ＯＢＰ２２３に振り分けられた後、各電子回路パッケージ２００内において、大ＯＢＰ２２２が複数の処理回路２２１に全体的に電圧を印加し、さらに、各小ＯＢＰ２２３が大ＯＢＰ２２２からの印加電圧に減算する電圧を各処理回路２２１に印加することで、各処理回路２２１に処理に必要な電力が供給される。

電気インタフェースパッケージ２００＿２には、処理実行時に処理回路２２１＿２に流れ込んだ電流値を検出する電流検出回路２２５＿２が備えられており、信号処理パッケージ２００＿３には、電気インタフェースパッケージ２００＿２の電流検出回路２２５＿２で検出された電流値を取得し、その取得した電流値に応じて大ＯＢＰ２２２＿３および小ＯＢＰ２２３＿３における電力供給を制御する電力制御部２２４＿３が備えられている。

図６は、信号処理パッケージ２００＿３における電力供給の流れを説明するための図である。尚、信号処理パッケージ２００＿３には、複数の処理回路２２１＿３が搭載されているが、この図６では、１つの処理回路２２１＿３が代表的に示され、さらに、複数の処理回路２２１＿３に対して全体的に電力を供給する１つの大ＯＢＰ２２２＿３と、この図６の１つの処理回路２２１＿３に電力を供給する３つの小ＯＢＰ２２３＿３とが示されている。３つの小ＯＢＰ２２３＿３は、並列接続されている。

この図６から分かるように、３つの小ＯＢＰ２２３＿３が並列接続されてなる群と大ＯＢＰ２２２＿３とは互いに直列に接続されており、さらに、大ＯＢＰ２２２＿３による印加電圧Ｖ１と小ＯＢＰ２２３＿３による印加電圧Ｖ２とは互いに逆極性であることから、処理回路２２１＿３に印加される電圧Ｖ３は、大ＯＢＰ２２２＿３による印加電圧Ｖ１から、小ＯＢＰ２２３＿３による印加電圧Ｖ２を減算した電圧になる。

ここで、処理回路２２１＿３で負荷が変動すると、その処理回路２２１＿３に流れ込む電流が変動し、結果的に、その処理回路２２１＿３に印加される電圧Ｖ３が変動しようとする。

本実施形態では、大ＯＢＰ２２２＿３は、図５の電力制御部２２４＿３の制御により、各処理回路２２１＿３に印加される電圧Ｖ３の、複数の処理回路２２１＿３間での平均値の変動を抑えるように自身の印加電圧Ｖ１を制御する。つまり、大ＯＢＰ２２２＿３は、このような印加電圧Ｖ１の制御によって、信号処理パッケージ２００＿３における処理実行の全体的な負荷の大小に応じた電力を供給する。しかし、大ＯＢＰ２２２＿３の制御はあくまで平均的であるとともに、大ＯＢＰ２２２＿３が大容量であるために制御スピードが遅く、処理回路２２１＿３毎の負荷変動に応じた速い電圧変動までは、この大ＯＢＰ２２２＿３では抑えきれないことがある。

そこで、このような速い電圧変動を各処理回路２２１＿３毎に局所的に抑えて各処理回路２２１＿３に必要な電力供給を行うべく、各処理回路２２１＿３の近傍に、相対的に小容量の小ＯＢＰ２２３＿３が配置されている。

小ＯＢＰ２２３＿３は、制御対象の処理回路２２１＿３に、大ＯＢＰ２２２＿３からの印加電圧Ｖ１とは逆極性の印加電圧Ｖ２を相対的に小さな電力で印加する。これにより、大ＯＢＰ２２２＿３からの印加電圧Ｖ１から、小ＯＢＰ２２３＿３からの印加電圧Ｖ２が減算され、処理回路２２１＿３の印加電圧Ｖ３が印加されることになる。そして、小ＯＢＰ２２３＿３は、この減算用の印加電圧Ｖ２を、処理回路２２１＿３の印加電圧Ｖ３の電圧変動を個別に抑えるように制御する。ここで、小ＯＢＰ２２３＿３による制御は、各処理回路２２１＿３毎の制御であるとともに、小容量であるために制御スピードが速い。このため、大ＯＢＰ２２２＿３では抑えきれない、各処理回路２２１＿３毎の速い電圧変動を確実に抑えて、各処理回路２２１＿３に対する、必要な電力供給を維持することができる。一方で、小容量であるために、仮に、電力供給対象の処理回路２２１＿３以外の処理回路２２１＿３において大きな負荷変動があり、電力的に大きな電圧変動が発生すると、小ＯＢＰ２２３＿３は印加電圧Ｖ２の制御を正常に行うことができなくなってしまう。しかし、このような電力的に大きな電圧変動は変動のスピードが遅いため、大ＯＢＰ２２２＿３による制御で十分に抑えることが出来る。このように、本実施形態では、大ＯＢＰ２２２＿３による制御と小ＯＢＰ２２３＿３による制御とが互いに補い合って、各処理回路２２１＿３の印加電圧Ｖ３を一定に制御することで、各処理回路２２１＿３に対する良好な電力供給が維持されている。

また、本実施形態では、１つの処理回路２２１＿３に対して３つの小ＯＢＰ２２３＿３が用意されている。このように３つの小ＯＢＰ２２３＿３からなる群による共同制御によって大ＯＢＰ２２２＿３の印加電圧に対する減算が行われるので、制御の精度を一層向上させることができる。

次に、大ＯＢＰ２２２＿３および小ＯＢＰ２２３＿３における印加電圧の制御について詳細に説明する。尚、大ＯＢＰ２２２＿３および小ＯＢＰ２２３＿３では、制御方式自体は共通であるので、以下では、大小の区別が無い単なるＯＢＰを符号「２２７」を付して説明を行う。以下の図に示して説明を行う。また、このＯＢＰ２２７によって電力の供給を受ける処理回路を符号「２２８」を付して以下の図に示す。

図７は、処理回路２２８、ＯＢＰ２２７、および図５にも示す電力制御部２２４＿３の概略構成図である。

尚、この図７には、印加電圧の制御の原理を説明するために、１つのＯＢＰ２２７によって１つの処理回路２２８に電力が供給されるという簡単化された回路が示されている。

図７に示すように、電力制御部２２４＿３には、ＡＤ（アナログ・デジタル）コンバータ３１１、デジタルフィルタ３１２、ＰＷＭ制御回路３１３、電力制御回路３１４、およびパルス発生器３１５が備えられており、ＯＢＰ２２７には、スイッチ素子３２１、および平滑化フィルタ３２２などが備えられている。

処理回路２２８への供給電力を制御するにあたっては、基本的には、従来のアナログの電源装置と同様に、現時点よりも前に供給されていた電力に基づいて、現時点よりも後で供給される電力を制御するフィードバック処理が行われている。

まず、ＡＤコンバータ３１１において、現時点よりも前にＯＢＰ２２７から処理回路２２８に印加された電圧が検出され、検出された電圧がデジタル信号に変換されて、デジタルフィルタ３１２に伝えられる。デジタルフィルタ３１２では、検出された電圧と予め設定されている基準電圧との差分が算出され、その差分が平均化されて誤差信号が生成される。ここで、大ＯＢＰについては、デジタルフィルタ３１２では、複数の処理回路それぞれについて検出された印加電圧の平均値が算出され、その平均値を使って上記の誤差信号が生成される。

デジタルフィルタ３１２で生成された誤差信号は、ＰＷＭ制御回路３１３に伝えられる。

ＰＭＷ制御回路３１３では、パルス発振器３１５から発信されるパルス信号と、デジタルフィルタ３１２から伝えられた誤差信号とに基づいて、電力制御回路３１４から伝えられえた制御値に応じたパルス幅の制御信号が生成され、生成された制御信号がスイッチ素子３２１に伝えられる。

スイッチ素子３２１では、ＰＷＭ制御回路３１３から伝えられた制御信号に従ってＯＮ／ＯＦＦが制御され、その結果、入力電圧のパルス幅が調整される。さらに、パルス幅が調整された電圧が平滑化フィルタ３２２を通過することによって、印加電圧が平滑化されて処理回路２２８に電力が供給される。

例えば、印加電圧が低下すると、デジタルフィルタ３１２で生成される誤差信号の値が大きくなり、電力制御回路３１４においてパルス幅が長い制御信号が生成される。その結果、スイッチ素子３２１の「ＯＮ」時間が長くなり、印加電圧が上昇する。以上のようにして、フィードバック制御によって処理回路２２８に供給される電力が調整されている。

さらに、本実施形態では、電力制御回路３１４には、前段の電気インタフェースパッケージ２００＿２から、その電気インタフェースパッケージ２００＿２の処理回路２２１＿２に流れ込んだ電流値が伝えられる。通常、処理対象である通信データの量が増加するほど処理の負荷が増大し、処理回路に大きな電流が流れ込むことが一般的である。前段の電気インタフェースパッケージ２００＿２に流れ込んだ電流値が伝えられることによって、これから処理回路２２８で実行される処理の負荷を予測することができる。

電力制御回路３１４は、ＡＤコンバータ３１１に、電気インタフェースパッケージ２００＿２から取得された電流値が大きいほど大きく検出電圧を減少させ、デジタルフィルタ３１２に、取得された電流値が大きいほど小さい基準電圧を適用させ、ＰＷＭ制御回路３１３に、取得された電流値が大きいほど制御信号のパルス幅を増加させる。その結果、ＯＢＰ２２７による印加電圧が上昇する。

このように、本実施形態によると、現時点よりも前の時点に供給されていた電力に基づいて、現時点よりも後に供給される電力が調整されるとともに（フィードバック制御）、前段の電気インタフェースパッケージ２００＿２における処理実行の負荷に応じて電力供給が調整される（フィードフォワード制御）。したがって、処理回路に安定して電力を供給することができ、処理実行の負荷の増大による不具合を軽減することができる。また、上述したように、本実施形態では、相対的に大容量の大ＯＢＰ２２１＿３と相対的に小容量の小ＯＢＰ２２２＿３とで互いに補い合うことで、各処理回路に対する電力供給を良好に行うことができる。

尚、上記では、大ＯＢＰからの印加電圧から小ＯＢＰからの印加電圧を減算して処理回路用の印加電圧を生成する例を示したが、本発明はこれに限るものではなく、以下に説明するように、大ＯＢＰからの印加電圧に小ＯＢＰからの印加電圧を加算して処理回路用の印加電圧を生成しても良い。

図８は、大ＯＢＰからの印加電圧に小ＯＢＰからの印加電圧を加算して処理回路用の印加電圧を生成する回路構成の一例を示す図である。

この図８の回路構成では、３つの小ＯＢＰ４０２が並列接続されてなる群と大ＯＢＰ４０１とは互いに直列に接続されており、さらに、大ＯＢＰ４０１による印加電圧Ｖ４と小ＯＢＰ４０２による印加電圧Ｖ５とは互いに同極性であることから、処理回路４０３に印加される電圧Ｖ６は、大ＯＢＰ４０１による印加電圧Ｖ１に、小ＯＢＰ４０２による印加電圧Ｖ５を加算した電圧になる。

また、小ＯＢＰからの印加電圧による大ＯＢＰからの印加電圧の加減方法は、減算と加算のうちのいずれか一方のみを用いなければならないわけではなく、以下に説明するように、減算と加算とを併用しても良い。

図９は、小ＯＢＰからの印加電圧による大ＯＢＰからの印加電圧の加減方法として、減算と加算とを併用した回路構成の一例を示す図である。

この図９には、１つの大ＯＢＰからの印加電圧Ｖ７に対する減算によって生成された印加電圧Ｖ９が印加される第１の処理回路５０３と、加算によって生成された印加電圧Ｖ１１が印加される第２の処理回路５０５とが示されている。

第１の処理回路５０３には、第１の小ＯＢＰ５０２が３つ並列接続されてなる群が接続されているが、この第１の小ＯＢＰ５０２からの印加電圧Ｖ８は、１つの大ＯＢＰからの印加電圧Ｖ７とは逆極性になっている。このため、第１の処理回路５０３の印加電圧Ｖ９は、大ＯＢＰからの印加電圧Ｖ７から第１の小ＯＢＰ５０２からの印加電圧Ｖ８を減算した電圧となる。

一方、第２の処理回路５０５に接続されている、３つの並列接続によって群を形成する第２の小ＯＢＰ５０４からの印加電圧Ｖ１０は、１つの大ＯＢＰからの印加電圧Ｖ７と同極性となっている。このため、第２の処理回路５０５の印加電圧Ｖ１１は、大ＯＢＰからの印加電圧Ｖ７に第２の小ＯＢＰ５０５からの印加電圧Ｖ１０を加算した電圧となる。

以上に説明した回路構成のいずれを用いても、図６の回廊構成を採用した上述の形態と同様に、相対的に大容量の大ＯＢＰと相対的に小容量の小ＯＢＰとで互いに補い合うことで、各処理回路に対する電力供給を良好に行うことができることはいうまでもない。

尚、上記では、処理回路に印加される電圧の昇降を調整することによって、処理回路に供給される電力を制御する例について説明したが、本発明にいう第１の供給部および第２の供給部は、処理回路に供給される電流量を調整することによって、処理回路に供給される電力を制御するものであってもよい。

Claims (6)

1. データを処理する処理装置に電圧を印加して、該処理装置における処理実行の負荷の大小に応じた電力を供給する第１の供給部と、
   前記第１の供給部による印加電圧に対して電圧を加減する、前記処理装置における処理実行の負荷の大小に応じた、前記第１の供給部による供給電力よりも少ない電力を該処理装置に供給する第２の供給部と、
   前記処理装置への印加電圧を検出する検出部を備え、
   前記第１の供給部は、前記検出部で検出された印加電圧の平均値と、所定の基準値との誤差に応じた電圧を該処理装置に印加するものであり、
   前記第２の供給部は、前記検出部で検出された印加電圧と、前記基準値との誤差に応じて、前記第１の供給部による印加電圧に対して電圧を加減するものである
   ことを特徴とする電源装置。
2. 前記第２の供給部は、当該電源装置に複数備えられているものであることを特徴とする請求項１記載の電源装置。
3. 前記処理装置が、各々が処理を行う複数の処理部を備えたものであり、
   前記第２の供給部が、前記複数の処理部それぞれに対応した、該複数の処理部それぞれに電力を供給する複数の群を構成するものであることを特徴とする請求項１又は２記載の電源装置。
4. 前記第２の供給部が、前記第１の供給部が供給した電力に加算する加算電力を供給するものであることを特徴とする請求項１から３のうちいずれか１項記載の電源装置。
5. 前記第２の供給部が、前記第１の供給部が供給した電力に減算する減算電力を供給するものであることを特徴とする請求項１から４のうちいずれか１項記載の電源装置。
6. データを処理する処理装置；および、
   前記処理装置に電圧を印加して、該処理装置における処理実行の負荷の大小に応じた電力を供給する第１の供給部と、
   前記第１の供給部による印加電圧に対して電圧を加減する、前記処理装置における処理実行の負荷の大小に応じた、前記第１の供給部による供給電力よりも少ない電力を該処理装置に供給する第２の供給部と、
   前記処理装置への印加電圧を検出する検出部を有し、
   前記第１の供給部は、前記検出部で検出された印加電圧の平均値と、所定の基準値との誤差に応じた電圧を該処理装置に印加するものであり、
   前記第２の供給部は、前記検出部で検出された印加電圧と、前記基準値との誤差に応じて、前記第１の供給部による印加電圧に対して電圧を加減するものである電源装置；
   を備えたことを特徴とする電子機器。

Images