JP5104623B2 - 遅延量推定装置および信号送信装置 - Google Patents

遅延量推定装置および信号送信装置 Download PDF

Info

Publication number
JP5104623B2
JP5104623B2 JP2008195068A JP2008195068A JP5104623B2 JP 5104623 B2 JP5104623 B2 JP 5104623B2 JP 2008195068 A JP2008195068 A JP 2008195068A JP 2008195068 A JP2008195068 A JP 2008195068A JP 5104623 B2 JP5104623 B2 JP 5104623B2
Authority
JP
Japan
Prior art keywords
value
delay
delay value
correlation
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008195068A
Other languages
English (en)
Other versions
JP2010034863A (ja
Inventor
裕一 宇都宮
広吉 石川
伸和 札場
一 濱田
和男 長谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008195068A priority Critical patent/JP5104623B2/ja
Priority to US12/499,270 priority patent/US8605815B2/en
Priority to EP09166498.7A priority patent/EP2149991A3/en
Priority to KR1020090068935A priority patent/KR101049503B1/ko
Priority to CN2009101596730A priority patent/CN101640925B/zh
Publication of JP2010034863A publication Critical patent/JP2010034863A/ja
Application granted granted Critical
Publication of JP5104623B2 publication Critical patent/JP5104623B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • H04B1/0475Circuits with means for limiting noise, interference or distortion
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Transmitters (AREA)
  • Amplifiers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

本発明は、入力信号に信号処理を施して出力する信号処理装置からのフィードバック信号の遅延量を推定する遅延量推定装置、および信号を送信する信号送信装置に関する。
近年、無線通信の分野においては、周波数資源が逼迫してきており、ディジタル変調方式を利用した高能率伝送が広く適用されてきている。ディジタル変調方式を利用した無線通信装置には、変調後の信号を増幅して出力するための電力増幅器が設けられていることが一般的である。
電力増幅器は、飽和領域近傍で動作させることによって、電力の利用効率を高めることができる。しかし、入力信号の電力が大きい場合、出力信号に非線形歪が発生して周波数スペクトルが広がってしまい、出力信号の電力が隣接するチャネルに漏洩してしまうという問題がある。このため、無線通信装置には、電力増幅器から出力される信号の歪みを補償して、隣接チャネルに対する漏洩電力を低減するための歪補償機構が搭載されている。
図1は、電力増幅器および歪補償機構の概略的な機能ブロック図である。
図1には、入力信号の電力を増幅する電力増幅器10と、プリディストーション部20、遅延調整部30、および遅延推定部40で構成され、電力増幅器10から出力される出力信号の歪みを補償するための歪補償機構とが示されている。
遅延調整部30および遅延推定部40には、入力信号S(t)と、電力増幅器10から出力されたフィードバック信号S(t−τ)とが入力される。遅延推定部40では、入力信号に対するフィードバック信号の遅延量τが推定され、遅延調整部30では、入力信号が遅延量τだけ遅延されてプリディストーション部20に伝達される。その結果、プリディストーション部20には、入力信号S(t)とフィードバック信号S(t−τ)とが同じタイミングで入力されることとなる。さらに、プリディストーション部20では、それら入力信号とフィードバック信号とに基づいて歪みの逆特性が求められ、入力信号に求められた逆特性が乗算されることによって、電力増幅器10から出力される出力信号の歪みが低減される。
ここで、無線通信システムでは、ユーザの利用状況などによって信号の電力量や帯域幅が調整されるため、電力増幅器10から出力されるフィードバック信号の遅延量も随時変化する。このため、プリディストーション部20における歪補償性能を向上させるためには、入力信号に対するフィードバック信号の遅延量τを精度良く推定する必要がある。
遅延量を推定する方法としては、遅延量を変化させながら入力信号とフィードバック信号との相関値を算出し、最大相関値が得られるときの遅延値τを最適な遅延量に決定する方法(例えば、特許文献1参照)や、最大相関値が得られるときの遅延値τを所定量だけずらした遅延量を採用する方法(例えば、特許文献2参照)などが提案されている。
図2は、入力信号に対するフィードバック信号の遅延量と、入力信号とフィードバック信号との相関値との関係を示す図である。
図2の横軸には、入力信号に対するフィードバック信号の遅延量が対応付けられており、図2の縦軸には、入力信号とフィードバック信号との相関値が対応付けられている。
図1に示す遅延推定部40では、相関演算部42において、入力信号に対するフィードバック信号の遅延量τを所定量ずつ変えながら、各遅延量τにおける入力信号とフィードバック信号との相関値が算出され、最大相関値判定部41において、最大相関値が得られるときの遅延値τが最適な遅延量として決定される。
特開2001−189685号公報 特開平9−64857号広報
しかし、最大相関値が得られる付近では、遅延量の変化に対する相関値の変化が小さいため、演算誤差の影響が大きく表れてしまい、相関値がばらついてしまう。このため、最大相関値を精度良く決定することができず、最大相関値だけを使って最適な遅延量を決定することは困難であるという問題がある。
上記事情に鑑み、本件開示の遅延量推定装置および信号送信装置の課題は、入力信号に対するフィードバック信号の遅延量を精度良く推定することにある。
本件開示の遅延量推定装置の基本形態は、
入力信号に対する、入力信号に信号処理を施して出力する信号処理装置からのフィードバック信号の遅延量を推定する遅延量推定装置において、
入力信号とフィードバック信号との間の最大相関値が得られる遅延値である遅延設定値よりも小さい第1の遅延値と遅延設定値よりも大きい第2の遅延値であって相関値が互いに等しい第1の遅延値と第2の遅延値を探索する遅延値探索部と、
遅延値探索部での探索終了後の第1の遅延値τと第2の遅延値τとの中間の遅延値(τ+τ)/2を、入力信号に対するフィードバック信号の遅延量として推定する遅延推定部とを備えたことを特徴とする。
本件開示の遅延量推定装置によると、最大相関値が得られる遅延値である遅延設定値を挟んだ、相関値が互いに等しい第1の遅延値と第2の遅延値が探索され、それらの遅延値の中間の遅延値が入力信号に対するフィードバック信号の遅延量として推定される。このため、相関値のばらつきなどが生じてしまっても、入力信号に対するフィードバック信号の遅延量を精度良く推定することができる。
また、本件開示の信号送信装置の基本形態は、
入力信号を増幅する増幅回路と、
入力信号由来の第1の信号と、増幅回路の出力信号由来の第2の信号とに基づいて、増幅回路から歪みが低減された出力信号が出力されるように入力信号を補正して増幅回路に供給する歪補正回路と、
入力信号に対する、増幅回路からのフィードバック信号の遅延量を推定する遅延推定回路と、
遅延推定回路で推定された遅延量に基づいて第1の信号を遅延させて歪み補正回路に供給する遅延回路と、
増幅回路によって増幅された信号を送信する送信回路とを備え、
上記遅延推定回路は、
入力信号とフィードバック信号との間の最大相関値が得られる遅延値である遅延設定値よりも小さい第1の遅延値と遅延設定値よりも大きい第2の遅延値であって相関値が互いに等しい第1の遅延値と第2の遅延値を探索する遅延値探索部と、
遅延値探索部での探索終了後の第1の遅延値τと第2の遅延値τとの中間の遅延値(τ+τ)/2を、入力信号に対する前記フィードバック信号の遅延量として推定する遅延推定部とを備えたことを特徴とする。
本件開示の信号送信装置によると、入力信号に対するフィードバック信号の遅延量が高精度に推定され、入力信号とフィードバック信号とを同じタイミングで歪み補正回路に供給することができる。このため、増幅回路から出力される出力信号の歪みを精度よく補償することができ、隣接チャネルへの漏洩電力を低減することができる。
以上説明したように、本件開示の遅延量推定装置および信号送信装置によると、入力信号に対するフィードバック信号の遅延量を精度良く推定することができる。
以下、図面を参照して、上記説明した基本形態に対する具体的な実施形態を説明する。
図3は、上述した遅延量推定装置および信号送信装置の一実施形態である信号送信装置の概略構成図である。
図3に示すように、信号送信装置100は、入力信号を生成する信号生成部110と、信号生成部110で生成された入力信号S(t)に対する、信号増幅器170から出力されるフィードバック信号Sf(t−τ)の遅延量τを推定する遅延推定部120と、入力信号S(t)を遅延推定部120で推定された遅延量τだけ遅延させてプリディストーション部140に伝える遅延調整部130と、遅延されて入力された入力信号S(t−τ)とフィードバック信号Sf(t−τ)とに基づいて、信号増幅器170から非線形歪みが低減された出力信号が出力されるように入力信号を補正するプリディストーション部140と、デジタル信号をアナログ信号に変換するD/A変換部150と、信号を増幅する信号増幅器170と、アナログ信号をデジタル信号に変換するA/D変換部160と、信号増幅器170からの出力信号をアンテナ190を使って送信する信号送信部180とを備えている。
信号生成部110で生成された入力信号S(t)は、遅延調整部130に伝えられるとともに、プリディストーション部140を介してD/A変換部150に伝えられ、アナログ信号に変換された後で電力増幅部170に伝えられる。
電力増幅部170では、入力信号S(t)が増幅され、そのフィードバック信号Sf(t−τ)がA/D変換部160でデジタル信号に変換された後で、プリディストーション部140および遅延推定部120に入力される。
遅延推定部120の相関演算部121では、入力信号S(t)に対するフィードバック信号Sf(t−τ)の遅延量を変えながら、入力信号とフィードバック信号の相関値が算出され、比較基準値判定部122では、算出された複数の相関値のうち互いに等しい2つの相関値それぞれが得られる第1遅延値τおよび第2遅延値τが探索され、中心相関値判定部123では、探索された第1遅延値τと第2遅延値τの中間の遅延値が最適な遅延量(以下では、最適遅延量と称する)として決定される。最適遅延量の算出方法については、後で詳しく説明する。遅延推定部120は、上述した遅延推定回路の一例に相当し、比較基準値判定部122は、上述した遅延探索部の一例にあたり、中心相関値判定部123は、上述した遅延推定部の一例に相当する。
遅延調整部130では、入力信号S(t)が決定された最適遅延量だけ遅延されて、プリディストーション部140に伝えられる。その結果、プリディストーション部140には、入力信号S(t−τ)とフィードバック信号Sf(t−τ)とが同じタイミングで入力されることとなる。遅延調整部130は、上述した遅延回路の一例に相当する。
プリディストーション部140では、入力信号S(t−τ)とフィードバック信号Sf(t−τ)とに基づいて、信号増幅器170から出力される出力信号の非線形歪みが低減されるように、入力信号が補正される。補正後の入力信号S(t−τ)がアナログ変換されて信号増幅器170に伝えられ、信号増幅器170で増幅された後、信号送信部180によってアンテナ190を介して送信される。プリディストーション部140は、上述した歪補正回路の一例にあたり、信号増幅器170は、上述した増幅回路の一例にあたり、信号送信部180は、上述した送信回路の一例に相当する。
信号送信装置100は、基本的には以上のように構成されている。
続いて、最適遅延量の算出方法について詳しく説明する。
図4は、最適遅延量の算出方法を示す概念図であり、図5は、最適遅延量を算出する一連の処理の流れを示すフローチャート図である。
図4の横軸には、入力信号に対するフィードバック信号の遅延量が対応付けられており、図4の縦軸には、入力信号とフィードバック信号の相関値が対応付けられている。
まず、図3に示す相関値演算部121において、入力信号S(t)とフィードバック信号S(t−τ)との相関値が算出されることにより、図4に示すグラフGが抽出されるとともに、最大相関値Rmaxが推定される(最大相関値探索処理:図5のステップS11)。
図6は、最大相関値探索処理の一連の流れを示すフローチャート図である。
はじめに、探索回数Nが予め決められた規定数N0に設定されるとともに、最大相関値Rmax、および現在の比較回数iの初期値「0」が設定される(図6のステップS111)。
続いて、現在の比較回数iが予め設定されている規定回数Nの1つ前の値「N−1」以下である場合(図6のステップS112:Yes)、比較回数iに応じた遅延値τだけ遅延させた入力信号S(t−τ)とフィードバック信号(t−τ)との相関値Rが算出される(図6のステップS113)。
現時点で設定されている最大相関値Rmaxが、ステップS113で算出された相関値Rよりも小さい場合(図6のステップS114:No)、最大相関値Rmaxが相関値Rに書き換えられるとともに、最大相関値Rmaxが得られる遅延値である遅延設定値τが相関値Rの遅延値τに設定される(図6のステップS115)。
続いて、現在の比較回数iがインクリメントされる(図6のステップS116)。
以上のような処理が、現在の比較回数iが規定回数Nの1つ前の値「N−1」に達するまで(図6のステップS112:No)、すなわち、規定回数「N」回繰り返されることによって、図4に示すようなグラフGが得られるとともに、最大相関値Rmaxと遅延設定値τが推定される。
最大相関値探索処理が終了すると、図3に示す比較基準判定部122において、遅延設定値τを挟む第1遅延値τおよび第2遅延値τが設定される(図5のステップS12)。この例では、まず、最大相関値Rmaxの1/N倍である比較相関値Rmax/Nが算出され、その比較相関値Rmax/Nが得られ、遅延設定値τよりも小さい第1遅延値τの初期値τ10が取得される。さらに、遅延設定値τと第1遅延値τの初期値τ10との差分Δτが算出されるとともに、遅延設定値τに差分Δτが加算された第2遅延τの初期値τ20が取得される。このようにして、遅延設定値τを挟み、遅延設定値τから差分Δτだけ離れた第1遅延値τ(初期値τ10)および第2遅延値τ(初期値τ20)が設定される。
続いて、第1遅延値τおよび第2遅延値τが移動されながら、相関値が相互に等しくなるときの第1遅延値τおよび第2遅延値τが探索され、最終的に探索された第1遅延値τおよび第2遅延値τの中間の遅延値が最適遅延量τに決定される(高分解能調整処理:図5のステップS13)。
ここで、上述した遅延量推定装置の基本形態に対し、第1の遅延値の初期値である第1の初期遅延値τ10と前記第2の遅延値τ2の初期値である第2の初期遅延値τ20とを設定する初期遅延値設定部を備え、
遅延値探索部が、初期遅延値設定部で設定された第1の遅延値τ1と第2の遅延値τ2の少なくとも一方の遅延値を変化させて、第1の遅延値τ1における相関値と第2の遅延値τ2における相関値が互いに等しくなる第1の遅延値τ1と第2の遅延値τ2を探索するものであるという応用形態は好ましい。
この遅延量推定装置の応用形態によると、同じ相関値が得られる2つの遅延値の中間の遅延値が最適遅延量τとして決定されるため、相関値のばらつきなどによって最大相関値が精度良く検出できない場合であっても、効率良く遅延量を求めることができる。
図7は、高分解能調整処理における一連の流れを示すフローチャート図である。
高分解能調整処理では、まず、図6のステップS12で設定された第1遅延値τ(初期値τ10)および第2遅延値τ(初期値τ20)それぞれにおける相関値Rτ1,Rτ2が取得される(図7のステップS121)。
続いて、取得された2つの相関値Rτ1,Rτ2の差分が算出され、それらの差分の絶対値|相関値Rτ1−Rτ2|が所定の許容値αと比較される(図7のステップS122)。2つの相関値Rτ1,Rτ2の絶対値|相関値Rτ1−Rτ2|が許容値αよりも大きい場合(図7のステップS122:No)、第1遅延値τの第1相関値Rτ1が第2遅延値τの第2相関値Rτ2以下であるときには(図7のステップS123:No)、所定の遅延変更幅Δdがプラスの値に設定され(図7のステップS124)、第1相関値Rτ1が第2相関値Rτ2よりも大きいときには(図7のステップS123:Yes)、遅延変更幅Δdがマイナスの値に設定される(図7のステップS125)。
続いて、第1遅延値τおよび第2遅延値τそれぞれに遅延変更幅Δdが加算されて新たな第1遅延値τおよび第2遅延値τが算出されて(図7のステップS126)、それら新たな第1遅延値τおよび第2遅延値τそれぞれの第1相関値Rτ1および第2相関値Rτ2が取得され(図7のステップS121)、上記の処理が、それら第1相関値Rτ1と第2相関値Rτ2の差分の絶対値が許容値α以下になるまで繰り返される(図7のステップS122)。
この高分解能調整処理では、図4に示すグラフG上において、まずは、最大相関値Rmaxが得られる遅延設定値τとの距離が相互に等しい第1遅延値τと第2遅延値τとが取得され、遅延値幅を固定した状態でそれらを変化させて、相関値が互いに等しくなる第1遅延値τと第2遅延値τが探索される。
最終的に第1遅延値τと第2遅延値τとが探索されると、図3の中心相関値判定部123では、それら第1遅延値τと第2遅延値τの中間の遅延値(τ+τ)/2が最適遅延量と決定される(図7のステップS127)。
ここで、上述した遅延量推定装置の応用形態に対し、入力信号とフィードバック信号との間で相関演算を行って最大相関値を算出する最大相関値算出部を備え、
初期遅延値設定部が、第1の初期遅延値τ10と第2の初期遅延値τ20とのうちの一方の初期遅延値について、最大相関値算出部で算出された最大相関値に基づいて設定される比較相関値が得られる遅延値を該一方の初期遅延値として設定し、最大相関値が得られる遅延設定値から一方の初期遅延値までの遅延幅と同一の遅延幅だけ、遅延設定値からその一方の初期遅延値とは反対方向に離れた遅延値を他方の初期遅延値として設定するものであるという応用形態は好ましく、さらに、
遅延値探索部は、第1の遅延値τと第2の遅延値τとの間の遅延値幅(τ−τ)を、初期遅延値設定部で設定された第1の初期遅延値τ10と第2の初期遅延値τ20との間の遅延値幅(τ20−τ10)に固定したまま、第1の遅延値と第2の遅延値とを変化させて、第1の遅延値τにおける相関値と第2の相関値τにおける相関値が互いに等しくなる第1の遅延値τと第2の遅延値τを探索するものであるという応用形態も好ましい。
これらの応用形態によると、入力信号に対するフィードバック信号の遅延量を効率良く、かつ精度良く推定することができる。
以上のように、同じ相関値が得られる2つの遅延値τ,τを探索し、それらの中間の遅延値を最適遅延量と推定することによって、入力信号に対するフィードバック信号の遅延量を精度良く推定することができ、電力増幅器170から出力される出力信号の歪みを確実に補償することができる。
以上で、第1実施形態の説明を終了し、第2実施形態について説明する。第2実施形態は、第1実施形態と同じ構成を有しており、最大相関値探索処理および高分解能調整処理の方法のみが第1実施形態とは異なる。このため、図3を第2実施形態の説明でも流用し、第1実施形態との相違点についてのみ説明する。
図8は、第2実施形態において、最適遅延量を算出する一連の処理の流れを示すフローチャート図である。
本実施形態においても、図5に示す第1実施形態と同様に、まずは、図3に示す相関値演算部121において最大相関値探索処理が実行される(図8のステップS21)。
図9は、第2実施形態における最大相関値探索処理の一連の流れを示すフローチャート図である。
第2実施形態の最大相関値探索処理では、入力信号に対するフィードバック信号の遅延値を変更しながら、逐一、入力信号と出力信号との相関値を算出してグラフGを抽出する処理が省かれ、はじめに、暫定的に、最大相関値Rmaxが得られる遅延設定値τ(初期値τ)と、遅延値を変更する遅延値変更幅X(初期値X)が設定される(図9のステップS211)。
続いて、暫定的な遅延設定値τを挟み、遅延設定値τと遅延値変更幅Xだけ離れた第1遅延値τ(τ=τ−X)、および第2遅延値τ(τ=τ+X)が算出される(図9のステップS212)。
さらに、入力信号に対してフィードバック信号が遅延設定値τだけ遅延したときの、入力信号とフィードバック信号との相関値Rτmが算出され(図9のステップS213)、遅延値変更幅Xが「1」以上である場合には(図9のステップS214:No)、第1遅延値τおよび第2遅延値τそれぞれにおける入力信号とフィードバック信号との相関値Rτ1,Rτ2も算出される(図9のステップS215)。
図10は、本実施形態の最大相関値探索処理を示す概念図である。
図9のステップS215の時点では、図10(A)に示すように、暫定的な遅延設定値τと、その遅延設定値τから遅延値変更幅Xだけ離れた第1遅延値τおよび第2遅延値τが抽出され、それら3つの遅延値τ,τ,τそれぞれにおける相関値Rτm,Rτ1,Rτ2が算出されている。尚、図10には、図4と同様なグラフGが示されているが、本実施形態においては、実際にはグラフGは作成されず、必要な数点の演算のみが実行される。
3つの遅延値τ,τ,τそれぞれにおける相関値Rτm,Rτ1,Rτ2が算出されると、それらの相関値Rτm,Rτ1,Rτ2の中で最大の相関値が探索され、その探索された相関値が新たな最大相関値Rτmに決定される(図9のステップS216)。図10(A)に示す例では、3つの相関値Rτm,Rτ1,Rτ2のうちの元の最大相関値Rτmが新たな最大相関値Rτmに決定される。
続いて、遅延値変更幅Xが1/L倍(Lは、1より大きい整数)され、新たな最大相関値Rτmが得られる遅延設定値τと、新たな遅延値変更幅Xとを使って、遅延設定値τから遅延設定値Xだけ離れた第1遅延値τと第2遅延値τとが算出される(図9のステップS217)。
新たな遅延値変更幅Xが「1」以上である場合には(図9のステップS214:No)、新たな第1遅延値τおよび第2遅延値τそれぞれにおける相関値Rτ1,Rτ2が算出され(図9のステップS215)、新たに、相関値Rτm、第1相関値Rτ1、および第2相関値Rτ2の中で最大の相関値が探索される(図9のステップS216)。
以上のような処理が、遅延値変更幅Xが1よりも小さくなるまで続けられる。
本実施形態においては、図10(B)に示すように、遅延値変更幅Xが1/L倍される処理が繰り返されることによって、最大相関値の探索範囲が徐々に狭まっていき、最終的には、隣接する3点の中から最大相関値が選択されて、相関値Rτmが最大相関値Rmazに決定される。
このように、図9に示す最大相関値探索処理によると、入力信号に対するフィードバック信号の遅延値を変更しながら、逐一、入力信号と出力信号との相関値を算出してグラフGを抽出する処理を省くことができ、高速に最大相関値を探索することができる。
最大相関値探索処理が終了すると、図5に示す第1実施形態と同様に、最大相関値Rmaxの1/N倍である比較相関値Rmax/Nが算出され、遅延設定値τmを挟み、遅延設定値τmから差分Δτだけ離れた第1遅延値τ1および第2遅延値τ2が設定される(図8のステップS22)。
続いて、最適遅延量τを決定する高分解能調整処理が実行される(図8のステップS23)。
図11は、第2実施形態の高分解能調整処理における一連の流れを示すフローチャート図である。
本実施形態の高分解能調整処理においても、図7に示す第1実施形態と同様に、最大相関値探索処理で設定された第1遅延値τおよび第2遅延値τそれぞれにおける相関値Rτ1,Rτ2が取得される(図11のステップS221)。相関値Rτ1,Rτ2の差分の絶対値|Rτ1−Rτ2|が所定の許容値αよりも大きい場合には(図11のステップS222:No)、それらの大きさが比較される。
第1遅延値τの第1相関値Rτ1が第2初期遅延値τの第2相関値Rτ2以下であるときには(図11のステップS223:Yes)、所定の遅延変更幅Yがプラスの値に設定され(図11のステップS224)、第1相関値Rτ1が第2相関値Rτ2よりも大きいときには(図11のステップS223:Yes)、遅延変更幅Yがマイナスの値に設定される(図11のステップS225)。
また、ステップS223およびステップS225によって、遅延変更幅Yの符号が変化しない場合は(図11のステップS226:No)、遅延変更幅Yの大きさは変更されず、遅延変更幅Yの符号が変化した場合は(図11のステップS226:Yes)、遅延変更幅Yが1/L倍(Lは1より大きい整数)され(図11のステップS227)、さらに変更後の遅延変更幅Yの絶対値が「1」より小さい場合は(図11のステップS228:Yes)、遅延変更幅Yの符号はそのままで絶対値のみ「1」に変更される(図11のステップS229)。
遅延変更幅Yが決定されると、第1遅延値τ1および第2遅延値τそれぞれに遅延変更幅Yが加算されて新たな第1遅延値τおよび第2遅延値τが算出され(図11のステップS230)、それら新たな第1遅延値τおよび第2遅延値τそれぞれの第1相関値Rτ1および第2相関値Rτ2が取得される(図11のステップS221)。
図12は、本実施形態の高分解調整処理を示す概念図である。
図12(A)に白丸でプロットした初期状態では、第1遅延値τの第1相関値Rτ1が第2遅延値τの第2相関値Rτ2よりも小さいため(図11のステップS223:Yes)、遅延変更幅Yがプラスの値に設定され(図11のステップS224)、遅延値τ,τが遅延値幅Yだけプラス方向に移動される。
続いて、図12(A)および図12(B)に黒丸でプロットされた新たな遅延値τ,τそれぞれの相関値Rτ1,Rτ2が算出され(図11のステップS221)、それら新たな相関値Rτ1,Rτ2が比較される。これら新たな新たな相関値Rτ1,Rτ2を比較すると、第1遅延値τの第1相関値Rτ1が第2遅延値τの第2相関値Rτ2よりも大きくなっているため(図11のステップS223:No)、遅延変更幅Yがマイナスの値に設定される(図11のステップS225)。また、遅延変更幅Yの符号がプラスからマイナスに変化したため(図11のステップS226:Yes)、遅延変更幅Yが1/L倍される(図11のステップS227)。その結果、図12(B)に示すように、黒丸でプロットされた元の遅延値τ,τが、図12(A)の遅延値幅Yよりも狭い遅延変更幅Yだけマイナス方向に移動される。
上記の処理が、それら第1相関値Rτ1と第2相関値Rτ2の差分の絶対値が許容値α以下になるまで繰り返される(図12のステップS222)。
ここで、上述した遅延量推定装置の基本形態に対し、
遅延値探索部が、第1の遅延値と第2の遅延値の双方を、第1の遅延値における相関値と第2の遅延値における相関値のうちの値の大きい方の相関値の値を下げるとともに値の小さい方の相関値の値を上げる方向に、第1の遅延幅ずつ、変更後の、第1の遅延値における相関値と第2の遅延値における相関値との大小関係が逆転するまで変化させ、大小関係が逆転した場合に、第1の遅延値と第2の遅延値との双方を、第1の遅延値における相関値と第2の遅延値における相関値のうちの値の大きい方の相関値の値を下げるとともに値の小さい方の相関値の値を上げる方向に、第1の遅延幅よりも小さい第2の遅延幅ずつ、変更後の、第1の遅延値における相関値と第2の遅延値における相関値の大小関係が逆転するまで変化させ、これを順次繰り返すことにより第1の遅延値における相関値と第2の遅延値における相関値が互いに等しくなる、第1の遅延値と第2の遅延値を求めるものであるという応用形態は好ましい。
第1遅延値τ1と第2遅延値τ2の双方を同じ方向に所定の遅延幅Yずつ移動させながら第1相関値Rτ1と第2相関値Rτ2の大小関係を比較し、それらの大小関係が逆転した場合には、第1遅延値τ1と第2遅延値τ2の双方を元の遅延幅Yよりも小さい遅延幅Y/Lだけ戻す処理を繰り返すことによって、同じ相関値を有する第1遅延値τ1と第2遅延値τ2を高速に探索することができる。
本実施形態においても、最終的に探索された第1遅延値τと第2遅延値τの中間の遅延値(τ+τ)/2が最適遅延量と決定される(図10のステップS231)。
このように、本実施形態によると、最大相関値探索処理および高分解能調整処理の処理速度を向上させることができ、最適遅延量を高速に算出することができる。
以上で、第2実施形態の説明を終了し、第3実施形態について説明する。第3実施形態は、第1実施形態と同じ構成を有しており、高分解能調整処理の方法のみが第1実施形態とは異なる。このため、図3を第3実施形態の説明でも流用し、第1実施形態との相違点についてのみ説明する。
図13は、第3実施形態において、最適遅延量を算出する一連の処理の流れを示すフローチャート図である。
本実施形態においては、まず、第1実施形態と同様に、図6に示す最大相関値探索処理が実行され(図13のステップS41)、最大相関値Rmaxが決定される。
続いて、最大相関値Rmaxの1/N倍である比較相関値θ(=Rmax/N)が決定される(図13のステップS42)。
続いて、比較相関値θが得られる第1遅延値τと第2遅延値τが探索され、探索された第1遅延値τと第2遅延値τの中間の遅延値が最適遅延量τに決定される(高分解能調整処理:図13のステップS43)。
図14は、第3実施形態における高分解能調整処理の一連の流れを示すフローチャート図である。
第3実施形態の高分解能調整処理では、比較相関値θが得られる第1遅延値τ1と第2遅延値τ2とを探索するのにあたり、現時点で最も比較相関値θに近い2つの近似相関値Rmin1,Rmin2の初期値が「∞」に設定され、現在の比較回数i,jの初期値が「0」に設定される(図14のステップS411)。
図15は、第3実施形態における高分解能調整処理の概念を示す図である。
図15に示すように、本実施形態の高分解能調整処理では、最大相関値Rmaxが得られる相関設定値τからの距離が等しくなるように第1遅延値τおよび第2遅延値τの初期値τ10,τ20が決定され、それら第1遅延値τおよび第2遅延値τがそれぞれを変化させながら、相関値が比較相関値θ(Rmax/N)に等しくなる第1遅延値τおよび第2遅延値τが決定される。
まず、第1遅延値τの初期値τ10が、図13のステップS41で算出された最大相関値Rmaxが得られる遅延設定値τから所定の遅延値変更幅Δdを引いた値(τ−Δd)に設定され、第2遅延値τの初期値τ20が遅延設定値τに遅延値変更幅Δdを加えた値(τ+Δd)に設定される(図14のステップS412)。
第1遅延値τおよび第2遅延値τの初期値が設定されると、まずは、小さい方の第1遅延値τが探索される。
図4に示すグラフGから、現時点の第1遅延値τにおける第1相関値Rτ1が取得され、比較相関値θと第1相関値Rτ1との差分の絶対値(|θ−Rτ1|)と、比較相関値θと近似相関値Rmin1との差分の絶対値(|θ−Rmin1|)が比較される。比較相関値θと第1相関値Rτ1との差分の絶対値が、比較相関値θと近似相関値Rmin1との差分の絶対値以下である場合(図14のステップS413:Yes)、近似相関値Rmin1よりも現時点の第1相関値Rτ1の方が比較相関値θに近いため、新たな近似相関値Rmin1として現時点の第1相関値Rτ1が設定され、近似相関値Rmin1が得られる遅延値τmin1として第1遅延値τが設定される(図14のステップS414)。
比較回数jが予め決められた規定回数Mの1つ前の数(M−1)以下である場合には(図14のステップS415:Yes)、比較回数jがインクリメントされ、第1相関値Rτ1の遅延値τが所定の遅延値変更幅Δdだけずらされる(図14のステップS416)。
以上のような処理が比較回数jが規定回数Mに達するまで続けられる。
図15に示す第1相関値Rτ1の遅延値τは、遅延値変更幅Δdずつ移動され、比較回数jが規定回数Mに達した時点では、近似相関値Rmin1に比較相関値θに最も近い値となる第1相関値Rτ1が設定されており、近似相関値Rmin1が得られる遅延値τmin1として第1遅延値τが設定されている。
第1遅延値τの探索が終了すると、同様にして、大きい方の第2遅延値τが探索される。
まず、比較相関値θと現時点の第2遅延値τにおける第2相関値Rτ2との差分の絶対値(|θ−Rτ2|)と、比較相関値θと近似相関値Rmin2との差分の絶対値(|θ−Rmin2|)が比較され、比較相関値θと第2相関値Rτ2との差分の絶対値が、比較相関値θと近似相関値Rmin2との差分の絶対値以下である場合(図14のステップS417:Yes)、新たな近似相関値Rmin2として現時点の第2相関値Rτ2が設定され、近似相関値Rmin2が得られる遅延値τmin2として第2遅延値τが設定される(図14のステップS418)。
比較回数kが規定回数Mの1つ前の数(M−1)以下である場合には(図14のステップS419:Yes)、比較回数kがインクリメントされ、第2相関値Rτ2の遅延値τが所定の遅延値変更幅Δdだけずらされる(図14のステップS420)。
以上のような処理が比較回数kが規定回数Mに達するまで続けられる。
相関値Rτ1,Rτ2が比較相関値θに等しくなる第1遅延値τ(τmin1)および第2遅延値τ(τmin2)が探索されると、それらの中間の遅延値が最適遅延値τとして決定される(図14のステップS421)。
ここで、上述した遅延量推定装置の基本形態に対し、
入力信号とフィードバック信号との間で相関演算を行って最大相関値を算出する最大相関値算出部を備え、
遅延値探索部が、入力信号とフィードバック信号との間の最大相関値が得られる遅延値である遅延設定値よりも小さい第1の遅延値と遅延設定値よりも大きい第2の遅延値であって最大相関値算出部で算出された最大相関値に基づいて設定される比較相関値を有する第1の遅延値と第2の遅延値を探索するものであるという応用形態は好ましい。
比較相関値θを有する第1遅延値τ1と第2遅延値τ2が探索されることによって、相関値のばらつきによって精度良く最大相関値が得られない場合であっても、最適遅延値τmを精度良く算出することができる。
以上で、第3実施形態の説明を終了し、第4実施形態について説明する。第4実施形態は、最大相関値が算出されない点が第1実施形態とは異なるが、第1実施形態とほぼ同様の構成を有しているため、第1実施形態と同じ要素については同じ符号を付して説明を省略し、相違点についてのみ説明する。
図16は、第4実施形態における信号送信装置の概略構成図である。
図16に示す信号送信装置100´は、図3に示す第1実施形態の信号送信装置100とほぼ同様の構成を有しているが、相関演算部121´および比較基準値判定部122´の処理内容が第1実施形態とは異なり、最大相関値の算出は行われない。相関演算部121´では、遅延量τを変化させながら入力信号S(t)とフィードバック信号S(t−τ)との相関値が算出され、比較基準値判定部122´では、入力信号の平均電力値が算出され、その平均電力値に基づいた比較相関値θを有する第1遅延値τ1および第2遅延値τ2が判定される。
図17は、入力信号とフィードバック信号との相関演算式である。
入力信号S(t)とフィードバック信号S´(tとの相関値の平均値E{S(t)×S´(t}は、図17に示すように、最終的に、平均電力Σ(I+Q)/nと、係数αejθとの積で表わされる。また、この係数αejθは、平均電力Σ(I+Q)/nと比較して十分に小さいため、無視することができる。
図13に示す第3実施形態では、まずは最大相関値Rmaxが算出され、その最大相関値Rmaxに基づいた比較相関値θ(θ=Rmax/N)を有する第1遅延値τおよび第2遅延値τが探索される。しかし、図17に示すように、入力信号とフィードバック信号との相関値の平均値は、入力信号の平均電力にほぼ等しいため、最大相関値Rmaxを算出せずに、比較相関値θを設定することができる。
図18は、本実施形態において遅延量を推定する処理の概念を示す図である。
図16に示す相関演算部121´では、入力信号に対するフィードバック信号の遅延量を所定量ずつ増加させながら、入力信号とフィードバック信号との相関値が算出される。算出された相関値は、順次に比較基準値判定部122´に伝えられる。
比較基準値判定部122´では、入力信号の平均電力が算出され、平均電力の1/Nの値が比較相関値θと決定される。さらに、比較基準値判定部122´では、相関演算部121´から伝えられた相関値と比較相関値θとが順次に比較され、比較相関値θと最も近い2つの相関値τ,τが選択される。
中心相関値判定部123では、選択された2つの相関値τ,τの中間の遅延値が最適遅延量として決定される。
ここで、上述した遅延量推定装置の基本形態に対し、
入力信号の平均電力値を算出する平均電力値算出部を備え、
遅延値探索部が、入力信号とフィードバック信号との間の最大相関値が得られる遅延値である遅延設定値よりも小さい第1の遅延値と該遅延設定値よりも大きい第2の遅延値であって平均電力値算出部で算出された平均電力値に基づいて設定される比較相関値を有する第1の遅延値と第2の遅延値を探索という応用形態は好ましい。
入力信号の平均電力値を利用することによって、最大相関値を探索する手間を省くことができ、最適相関値τmを算出する処理速度を向上させることができる。
以上で、第4実施形態の説明を終了し、第5実施形態について説明する。第5実施形態についても、第1実施形態と同様の構成を有しているため、図3を第5実施形態でも流用し、相違点についてのみ説明する。
本実施形態では、まず、図9に示す第2実施形態と同様の高速な最大相関値探索処理が実行された後、図13に示す第3実施形態と同様に、探索された最大相関値Rmaxに基づいて比較相関値θ(Rmax/N)が決定され、高速な高分解調整処理が実行されることによって、比較相関値θを有する第1遅延値τおよび第2遅延値τが選択されて、それら第1遅延値τと第2遅延値τの中間の値が最適相関値に決定される。
図19は、高速な高分解能調整処理の一連の処理の流れを示すフローチャート図である。
まず、現時点で最も比較相関値θに近い2つの近似相関値Rmin1,Rmin2の初期値が「∞」に設定され、相関値の許容値αが所定値「α」に設定される(図19のステップS511)。
続いて、所定の遅延変更幅Yがマイナスの値に設定され、第1遅延値τの初期値が、最大相関値Rmaxが得られる遅延設定値τに遅延変更幅Yを加えた値に設定される(図19のステップS512)。すなわち、第1遅延値τが、遅延設定値τよりも遅延値変更幅Yだけ小さい値に設定される。
続いて、現時点の第1遅延値τにおける第1相関値Rτ1が取得され、比較相関値θと第1相関値Rτ1との差分の絶対値(|θ−Rτ1|)と、比較相関値θと近似相関値Rmin1との差分の絶対値(|θ−Rmin1|)が比較される。比較相関値θと第1相関値Rτ1との差分の絶対値が、比較相関値θと近似相関値Rmin1との差分の絶対値以下である場合(図19のステップS513:Yes)、近似相関値Rmin1よりも現時点の第1相関値Rτ1の方が比較相関値θに近いため、新たな近似相関値Rmin1として現時点の第1相関値Rτ1が設定され、近似相関値Rmin1が得られる遅延値τmin1として第1遅延値τが設定される(図19のステップS514)。
また、比較相関値θと現時点の近似相関値Rmin1との差分の絶対値(|θ−Rmin1|)が許容値αよりも大きい場合は(図19のステップS515:No)、近似相関値Rmin1が比較相関値θをまたいだか、すなわち、近似相関値Rmin1と比較相関値θの大小関係が逆転したか否かが判定される。それらの大小関係が逆転した場合は(図19のステップS516:Yes)、遅延値変更幅Yが1/L倍(Lは、1より大きい整数)されるとともに符号が変更され(図19のステップS517)、遅延値変更幅Yの絶対値が「1」より小さくなった場合には(図19のステップS518:Yes)、遅延変更幅Yの絶対値が「1」に設定される(図19のステップS519)。
さらに、第1相関値Rτ1が、現在の第1相関値Rτ1に遅延値変更幅Yを加えた値に変更され(図19のステップS520)、比較相関値θと新たな第1相関値Rτ1との差分の絶対値(|θ−Rτ1|)と、比較相関値θと現時点の近似相関値Rmin1との差分の絶対値(|θ−Rmin1|)が比較される(図19のステップS513)。
以上のような処理が、比較相関値θと現時点の近似相関値Rmin1との差分の絶対値(|θ−Rmin1|)が許容値α以下となるまで繰り返される(図19のステップS515:Yes)。
本実施形態の高分解能調整処理によると、はじめは遅延値が大きく変化されながら、比較相関値θを有する第1遅延値τ1が探索されていき、第1遅延値τ1の相関値Rτ1が比較相関値θを超えた場合には、遅延値変更幅Yが1/N倍されるとともに正負の符号が逆転され、相関値Rτ1が比較相関値θに近づくように遅延値が少しずつ変化されながら第1遅延値τが探索されていく。
第1遅延値τの探索が終了すると、第2遅延値τの探索が開始される。
まず、遅延変更幅Yがプラスの値に設定され、第2遅延値τの初期値が、遅延設定値τに遅延変更幅Yを加えた値に設定される(図19のステップS512)。すなわち、第2遅延値τが、遅延設定値τよりも遅延値変更幅Yだけ大きい値に設定される。
続いて、比較相関値θと現時点の第2相関値Rτ2との差分の絶対値(|θ−Rτ2|)と、比較相関値θと近似相関値Rmin2との差分の絶対値(|θ−Rmin2|)が比較される。比較相関値θと第2相関値Rτ2との差分の絶対値が、比較相関値θと近似相関値Rmin2との差分の絶対値以下である場合(図19のステップS522:Yes)、新たな近似相関値Rmin2として現時点の第1相関値Rτ2が設定され、近似相関値Rmin2が得られる遅延値τmin2として第2遅延値τが設定される(図19のステップS523)。
また、比較相関値θと現時点の近似相関値Rmin2との差分の絶対値(|θ−Rmin2|)が許容値αよりも大きい場合は(図19のステップS524:No)、近似相関値Rmin2と比較相関値θの大小関係が逆転したか否かが判定され、それらの大小関係が逆転した場合は(図19のステップS525:Yes)、遅延値変更幅Yが1/L倍(Lは、1より大きい整数)されるとともに符号が変更され(図19のステップS526)、遅延値変更幅Yの絶対値が「1」より小さくなった場合には(図19のステップS527:Yes)、遅延変更幅Yの絶対値が「1」に設定される(図19のステップS528)。
さらに、第2相関値Rτ2が、現在の第2相関値Rτ2に遅延値変更幅Yを加えた値に変更され(図19のステップS529)、比較相関値θと現時点の近似相関値Rmin2との差分の絶対値(|θ−Rmin2|)が許容値α以下となるまで上記の処理が繰り返される。
相関値Rτ1,Rτ2が比較相関値θに等しくなる第1遅延値τ(τmin1)および第2遅延値τ(τmin2)が探索されると、それらの中間の遅延値が最適遅延値として決定される(図14のステップS421)。
ここで、上述した遅延量推定装置の基本形態に対し、
遅延値探索部が、前記第1の遅延値と前記第2の遅延値のそれぞれについて、該遅延値における相関値と比較相関値との大小を判定し該遅延値における相関値を該比較相関値に近づける方向に、該遅延値を第1の遅延幅ずつ、変更後の遅延値における相関値と該比較相関値との大小関係が逆転するまで変化させ、該大小関係が逆転した場合に、該遅延値を、該遅延値における相関値を該比較相関値に近づける方向に、前記第1の遅延幅よりも小さい第2の遅延幅ずつ、変更後の遅延値における相関値と該比較相関値との大小関係が逆転するまで変化させ、これを順次繰り返すことにより、該第1の遅延値における相関値と該第2の遅延値における相関値との双方が該比較相関値に揃った、該第1の遅延値と該第2の遅延値を求めるものであるという応用形態は好ましい。
はじめは大きく遅延値を変更しながら、相関値が比較相関値に等しくなる第1の遅延値および第2の遅延値を探索し、相関値と比較相関値の大小関係が逆転したら小さく遅延値を変更しながら探索を続けることによって、全ての遅延値に対する相関値を比較相関値と比較する手間を省くことができ、処理を高速化することができる。
以下、本発明の各種形態について付記する。
(付記1)
入力信号に対する、該入力信号に信号処理を施して出力する信号処理装置からのフィードバック信号の遅延量を推定する遅延量推定装置において、
入力信号とフィードバック信号との間の最大相関値が得られる遅延値である遅延設定値よりも小さい第1の遅延値と該遅延設定値よりも大きい第2の遅延値であって相関値が互いに等しい第1の遅延値と第2の遅延値を探索する遅延値探索部と、
前記遅延値探索部での探索終了後の第1の遅延値τ1と第2の遅延値τ2との中間の遅延値(τ+τ)/2を、前記入力信号に対する前記フィードバック信号の遅延量として推定する遅延推定部とを備えたことを特徴とする遅延量推定装置。
(付記2)
入力信号とフィードバック信号との間で相関演算を行って前記最大相関値を算出する最大相関値算出部を備え、
前記遅延値探索部が、入力信号とフィードバック信号との間の最大相関値が得られる遅延値である遅延設定値よりも小さい第1の遅延値と該遅延設定値よりも大きい第2の遅延値であって前記最大相関値算出部で算出された最大相関値に基づいて設定される比較相関値を有する第1の遅延値と第2の遅延値を探索するものであることを特徴とする付記1記載の遅延量推定装置。
(付記3)
入力信号の平均電力値を算出する平均電力値算出部を備え、
前記遅延値探索部が、入力信号とフィードバック信号との間の最大相関値が得られる遅延値である遅延設定値よりも小さい第1の遅延値と該遅延設定値よりも大きい第2の遅延値であって前記平均電力値算出部で算出された平均電力値に基づいて設定される比較相関値を有する第1の遅延値と第2の遅延値を探索するものであることを特徴とする付記1記載の遅延量推定装置。
(付記4)
前記遅延値探索部が、前記第1の遅延値と前記第2の遅延値のそれぞれについて、該遅延値における相関値と比較相関値との大小を判定し該遅延値における相関値を該比較相関値に近づける方向に、該遅延値を第1の遅延幅ずつ、変更後の遅延値における相関値と該比較相関値との大小関係が逆転するまで変化させ、該大小関係が逆転した場合に、該遅延値を、該遅延値における相関値を該比較相関値に近づける方向に、前記第1の遅延幅よりも小さい第2の遅延幅ずつ、変更後の遅延値における相関値と該比較相関値との大小関係が逆転するまで変化させ、これを順次繰り返すことにより、該第1の遅延値における相関値と該第2の遅延値における相関値との双方が該比較相関値に揃った、該第1の遅延値と該第2の遅延値を求めるものであることを特徴とする付記2又は3記載の遅延量推定装置。
(付記5)
前記第1の遅延値τの初期値である第1の初期遅延値τ10と前記第2の遅延値τの初期値である第2の初期遅延値τ20とを設定する初期遅延値設定部を備え、
前記遅延値探索部が、前記初期遅延値設定部で設定された前記第1の遅延値τと前記第2の遅延値τの少なくとも一方の遅延値を変化させて、該第1の遅延値τにおける相関値と該第2の遅延値τにおける相関値が互いに等しくなる該第1の遅延値τと該第2の遅延値τを探索するものであることを特徴とする付記1記載の遅延量推定装置。
(付記6)
入力信号とフィードバック信号との間で相関演算を行って前記最大相関値を算出する最大相関値算出部を備え、
前記初期遅延値設定部が、前記第1の初期遅延値τ10と前記第2の初期遅延値τ20とのうちの一方の初期遅延値について、前記最大相関値算出部で算出された最大相関値に基づいて設定される比較相関値が得られる遅延値を該一方の初期遅延値として設定し、該最大相関値が得られる遅延設定値から該一方の初期遅延値までの遅延幅と同一の遅延幅だけ、該遅延設定値から該一方の初期遅延値とは反対方向に離れた遅延値を他方の初期遅延値として設定するものであることを特徴とする付記5記載の遅延量推定装置。
(付記7)
前記遅延値探索部は、前記第1の遅延値τと前記第2の遅延値τとの間の遅延値幅(τ−τ)を、前記初期遅延値設定部で設定された前記第1の初期遅延値τ10と前記第2の初期遅延値τ20との間の遅延値幅(τ20−τ10)に固定したまま、該第1の遅延値と該第2の遅延値とを変化させて、該第1の遅延値τにおける相関値と該第2の相関値τにおける相関値が互いに等しくなる該第1の遅延値τと該第2の遅延値τを探索するものであることを特徴とする付記5又は6記載の遅延量推定装置。
(付記8)
前記遅延値探索部が、前記第1の遅延値と前記第2の遅延値の双方を、該第1の遅延値における相関値と該第2の遅延値における相関値のうちの値の大きい方の相関値の値を下げるとともに値の小さい方の相関値の値を上げる方向に、第1の遅延幅ずつ、変更後の、第1の遅延値における相関値と第2の遅延値における相関値との大小関係が逆転するまで変化させ、該大小関係が逆転した場合に、該第1の遅延値と該第2の遅延値との双方を、該第1の遅延値における相関値と該第2の遅延値における相関値のうちの値の大きい方の相関値の値を下げるとともに値の小さい方の相関値の値を上げる方向に、前記第1の遅延幅よりも小さい第2の遅延幅ずつ、変更後の、第1の遅延値における相関値と第2の遅延値における相関値の大小関係が逆転するまで変化させ、これを順次繰り返すことにより該第1の遅延値における相関値と該第2の遅延値における相関値が互いに等しくなる、該第1の遅延値と該第2の遅延値を求めるものであることを特徴とする付記7記載の遅延量推定装置。
(付記9)
入力信号を増幅する増幅回路と、
前記入力信号由来の第1の信号と、前記増幅回路の出力信号由来の第2の信号とに基づいて、該増幅回路から歪みが低減された出力信号が出力されるように入力信号を補正して該増幅回路に供給する歪補正回路と、
入力信号に対する、前記増幅回路からのフィードバック信号の遅延量を推定する遅延推定回路と、
前記遅延推定回路で推定された遅延量に基づいて前記第1の信号を遅延させて前記歪み補正回路に供給する遅延回路と、
前記増幅回路によって増幅された信号を送信する送信回路とを備え、
前記遅延推定回路は、
入力信号とフィードバック信号との間の最大相関値が得られる遅延値である遅延設定値よりも小さい第1の遅延値と該遅延設定値よりも大きい第2の遅延値であって相関値が互いに等しい第1の遅延値と第2の遅延値を探索する遅延値探索部と、
前記遅延値探索部での探索終了後の第1の遅延値τと第2の遅延値τとの中間の遅延値(τ+τ)/2を、前記入力信号に対する前記フィードバック信号の遅延量として推定する遅延推定部とを備えたことを特徴とする信号送信装置。
(付記10)
前記遅延推定回路は、
入力信号とフィードバック信号との間で相関演算を行って前記最大相関値を算出する最大相関値算出部を備え、
前記遅延値探索部が、入力信号とフィードバック信号との間の最大相関値が得られる遅延値である遅延設定値よりも小さい第1の遅延値と該遅延設定値よりも大きい第2の遅延値であって前記最大相関値算出部で算出された最大相関値に基づいて設定される比較相関値を有する第1の遅延値と第2の遅延値を探索するものであることを特徴とする付記9記載の信号送信装置。
(付記11)
前記遅延推定回路は、
入力信号の平均電力値を算出する平均電力値算出部を備え、
前記遅延値探索部が、入力信号とフィードバック信号との間の最大相関値が得られる遅延値である遅延設定値よりも小さい第1の遅延値と該遅延設定値よりも大きい第2の遅延値であって前記平均電力値算出部で算出された平均電力値に基づいて設定される比較相関値を有する第1の遅延値と第2の遅延値を探索するものであることを特徴とする付記9記載の信号送信装置。
(付記12)
前記遅延値探索部が、前記第1の遅延値と前記第2の遅延値のそれぞれについて、該遅延値における相関値と比較相関値との大小を判定し該遅延値における相関値を該比較相関値に近づける方向に、該遅延値を第1の遅延幅ずつ、変更後の遅延値における相関値と該比較相関値との大小関係が逆転するまで変化させ、該大小関係が逆転した場合に、該遅延値を、該遅延値における相関値を該比較相関値に近づける方向に、前記第1の遅延幅よりも小さい第2の遅延幅ずつ、変更後の遅延値における相関値と該比較相関値との大小関係が逆転するまで変化させ、これを順次繰り返すことにより、該第1の遅延値における相関値と該第2の遅延値における相関値との双方が該比較相関値に揃った、該第1の遅延値と該第2の遅延値を求めるものであることを特徴とする付記10又は11記載の信号送信装置。
(付記13)
前記遅延推定回路は、
前記第1の遅延値τの初期値である第1の初期遅延値τ10と前記第2の遅延値τの初期値である第2の初期遅延値τ20とを設定する初期遅延値設定部を備え、
前記遅延値探索部が、前記初期遅延値設定部で設定された前記第1の遅延値τと前記第2の遅延値τの少なくとも一方の遅延値を変化させて、該第1の遅延値τにおける相関値と該第2の遅延値τにおける相関値が互いに等しくなる該第1の遅延値τと該第2の遅延値τを探索するものであることを特徴とする付記9記載の信号送信装置。
(付記14)
前記遅延推定回路は、
入力信号とフィードバック信号との間で相関演算を行って前記最大相関値を算出する最大相関値算出部を備え、
前記初期遅延値設定部が、前記第1の初期遅延値τ10と前記第2の初期遅延値τ20とのうちの一方の初期遅延値について、前記最大相関値算出部で算出された最大相関値に基づいて設定される比較相関値が得られる遅延値を該一方の初期遅延値として設定し、該最大相関値が得られる遅延設定値から該一方の初期遅延値までの遅延幅と同一の遅延幅だけ、該遅延設定値から該一方の初期遅延値とは反対方向に離れた遅延値を他方の初期遅延値として設定するものであることを特徴とする付記13記載の信号送信装置。
(付記15)
前記遅延値探索部は、前記第1の遅延値τと前記第2の遅延値τとの間の遅延値幅(τ−τ)を、前記初期遅延値設定部で設定された前記第1の初期遅延値τ10と前記第2の初期遅延値τ20との間の遅延値幅(τ20−τ10)に固定したまま、該第1の遅延値と該第2の遅延値とを変化させて、該第1の遅延値τにおける相関値と該第2の相関値τにおける相関値が互いに等しくなる該第1の遅延値τと該第2の遅延値τを探索するものであることを特徴とする付記13又は14記載の信号送信装置。
(付記16)
前記遅延値探索部が、前記第1の遅延値と前記第2の遅延値の双方を、該第1の遅延値における相関値と該第2の遅延値における相関値のうちの値の大きい方の相関値の値を下げるとともに値の小さい方の相関値の値を上げる方向に、第1の遅延幅ずつ、変更後の、第1の遅延値における相関値と第2の遅延値における相関値との大小関係が逆転するまで変化させ、該大小関係が逆転した場合に、該第1の遅延値と該第2の遅延値との双方を、該第1の遅延値における相関値と該第2の遅延値における相関値のうちの値の大きい方の相関値の値を下げるとともに値の小さい方の相関値の値を上げる方向に、前記第1の遅延幅よりも小さい第2の遅延幅ずつ、変更後の、第1の遅延値における相関値と第2の遅延値における相関値の大小関係が逆転するまで変化させ、これを順次繰り返すことにより該第1の遅延値における相関値と該第2の遅延値における相関値が互いに等しくなる、該第1の遅延値と該第2の遅延値を求めるものであることを特徴とする付記15記載の信号送信装置。
電力増幅器および歪補償機構の概略的な機能ブロック図である。 入力信号に対するフィードバック信号の遅延量と、入力信号とフィードバック信号との相関値との関係を示す図である。 信号送信装置の概略構成図である。 最適遅延量の算出方法を示す概念図である。 最適遅延量を算出する一連の処理の流れを示すフローチャート図である。 最大相関値探索処理の一連の流れを示すフローチャート図である。 高分解能調整処理における一連の流れを示すフローチャート図である。 第2実施形態において、最適遅延量を算出する一連の処理の流れを示すフローチャート図である。 第2実施形態における最大相関値探索処理の一連の流れを示すフローチャート図である。 第2実施形態の最大相関値探索処理を示す概念図である。 第2実施形態の高分解能調整処理における一連の流れを示すフローチャート図である。 第2実施形態の高分解調整処理を示す概念図である。 第3実施形態において、最適遅延量を算出する一連の処理の流れを示すフローチャート図である。 第3実施形態における高分解能調整処理の一連の流れを示すフローチャート図である。 第3実施形態における高分解能調整処理の概念を示す図である。 第4実施形態における信号送信装置の概略構成図である。 入力信号とフィードバック信号との相関演算式である。 第4実施形態において遅延量を推定する処理の概念を示す図である。 高速な高分解能調整処理の一連の処理の流れを示すフローチャート図である。
符号の説明
100 信号送信装置
110 信号生成部
120 遅延推定部
130 遅延調整部
140 プリディストーション部
150 D/A変換部
160 A/D変換部
170 信号増幅器
180 信号送信部
190 アンテナ

Claims (10)

  1. 入力信号に対する、該入力信号に信号処理を施して出力する信号処理装置からのフィードバック信号の遅延量を推定する遅延量推定装置において、
    入力信号とフィードバック信号との間の最大相関値が得られる遅延値である遅延設定値よりも小さい第1の遅延値と該遅延設定値よりも大きい第2の遅延値であって相関値が互いに等しい第1の遅延値と第2の遅延値を探索する遅延値探索部と、
    前記遅延値探索部での探索終了後の第1の遅延値τ と第2の遅延値τ との中間の遅延値(τ+τ)/2を、前記入力信号に対する前記フィードバック信号の遅延量として推定する遅延推定部と
    入力信号とフィードバック信号との間で相関演算を行って前記最大相関値を算出する最大相関値算出部とを備え、
    前記遅延値探索部が、入力信号とフィードバック信号との間の最大相関値が得られる遅延値である遅延設定値よりも小さい第1の遅延値と該遅延設定値よりも大きい第2の遅延値であって前記最大相関値算出部で算出された最大相関値に基づいて設定される比較相関値を有する第1の遅延値と第2の遅延値を探索するものであることを特徴とする遅延量推定装置。
  2. 入力信号に対する、該入力信号に信号処理を施して出力する信号処理装置からのフィードバック信号の遅延量を推定する遅延量推定装置において、
    入力信号とフィードバック信号との間の最大相関値が得られる遅延値である遅延設定値よりも小さい第1の遅延値と該遅延設定値よりも大きい第2の遅延値であって相関値が互いに等しい第1の遅延値と第2の遅延値を探索する遅延値探索部と、
    前記遅延値探索部での探索終了後の第1の遅延値τ と第2の遅延値τ との中間の遅延値(τ+τ)/2を、前記入力信号に対する前記フィードバック信号の遅延量として推定する遅延推定部と
    入力信号の平均電力値を算出する平均電力値算出部とを備え、
    前記遅延値探索部が、入力信号とフィードバック信号との間の最大相関値が得られる遅延値である遅延設定値よりも小さい第1の遅延値と該遅延設定値よりも大きい第2の遅延値であって前記平均電力値算出部で算出された平均電力値に基づいて設定される比較相関値を有する第1の遅延値と第2の遅延値を探索するものであることを特徴とする遅延量推定装置。
  3. 前記遅延値探索部が、前記第1の遅延値と前記第2の遅延値のそれぞれについて、該遅延値における相関値と比較相関値との大小を判定し該遅延値における相関値を該比較相関値に近づける方向に、該遅延値を第1の遅延幅ずつ、変更後の遅延値における相関値と該比較相関値との大小関係が逆転するまで変化させ、該大小関係が逆転した場合に、該遅延値を、該遅延値における相関値を該比較相関値に近づける方向に、前記第1の遅延幅よりも小さい第2の遅延幅ずつ、変更後の遅延値における相関値と該比較相関値との大小関係が逆転するまで変化させ、これを順次繰り返すことにより、該第1の遅延値における相関値と該第2の遅延値における相関値との双方が該比較相関値に揃った、該第1の遅延値と該第2の遅延値を求めるものであることを特徴とする請求項1又は2記載の遅延量推定装置。
  4. 入力信号に対する、該入力信号に信号処理を施して出力する信号処理装置からのフィードバック信号の遅延量を推定する遅延量推定装置において、
    入力信号とフィードバック信号との間の最大相関値が得られる遅延値である遅延設定値よりも小さい第1の遅延値と該遅延設定値よりも大きい第2の遅延値であって相関値が互いに等しい第1の遅延値と第2の遅延値を探索する遅延値探索部と、
    前記遅延値探索部での探索終了後の第1の遅延値τ と第2の遅延値τ との中間の遅延値(τ+τ)/2を、前記入力信号に対する前記フィードバック信号の遅延量として推定する遅延推定部と
    前記第1の遅延値τ の初期値である第1の初期遅延値τ 10 と前記第2の遅延値τ の初期値である第2の初期遅延値τ 20 とを設定する初期遅延値設定部とを備え、
    前記遅延値探索部が、前記初期遅延値設定部で設定された前記第1の遅延値τ と前記第2の遅延値τ の少なくとも一方の遅延値を変化させて、該第1の遅延値τ における相関値と該第2の遅延値τ における相関値が互いに等しくなる該第1の遅延値τ と該第2の遅延値τ を探索するものであることを特徴とする遅延量推定装置。
  5. 入力信号とフィードバック信号との間で相関演算を行って前記最大相関値を算出する最大相関値算出部を備え、
    前記初期遅延値設定部が、前記第1の初期遅延値τ10と前記第2の初期遅延値τ20とのうちの一方の初期遅延値について、前記最大相関値算出部で算出された最大相関値に基づいて設定される比較相関値が得られる遅延値を該一方の初期遅延値として設定し、該最大相関値が得られる遅延設定値から該一方の初期遅延値までの遅延幅と同一の遅延幅だけ、該遅延設定値から該一方の初期遅延値とは反対方向に離れた遅延値を他方の初期遅延値として設定するものであることを特徴とする請求項記載の遅延量推定装置。
  6. 前記遅延値探索部は、前記第1の遅延値τと前記第2の遅延値τとの間の遅延値幅(τ−τ)を、前記初期遅延値設定部で設定された前記第1の初期遅延値τ10と前記第2の初期遅延値τ20との間の遅延値幅(τ20−τ10)に固定したまま、該第1の遅延値と該第2の遅延値とを変化させて、該第1の遅延値τにおける相関値と該第2の相関値τにおける相関値が互いに等しくなる該第1の遅延値τと該第2の遅延値τを探索するものであることを特徴とする請求項4又は5記載の遅延量推定装置。
  7. 前記遅延値探索部が、前記第1の遅延値と前記第2の遅延値の双方を、該第1の遅延値における相関値と該第2の遅延値における相関値のうちの値の大きい方の相関値の値を下げるとともに値の小さい方の相関値の値を上げる方向に、第1の遅延幅ずつ、変更後の、第1の遅延値における相関値と第2の遅延値における相関値との大小関係が逆転するまで変化させ、該大小関係が逆転した場合に、該第1の遅延値と該第2の遅延値との双方を、該第1の遅延値における相関値と該第2の遅延値における相関値のうちの値の大きい方の相関値の値を下げるとともに値の小さい方の相関値の値を上げる方向に、前記第1の遅延幅よりも小さい第2の遅延幅ずつ、変更後の、第1の遅延値における相関値と第2の遅延値における相関値の大小関係が逆転するまで変化させ、これを順次繰り返すことにより該第1の遅延値における相関値と該第2の遅延値における相関値が互いに等しくなる、該第1の遅延値と該第2の遅延値を求めるものであることを特徴とする請求項記載の遅延量推定装置。
  8. 入力信号を増幅する増幅回路と、
    前記入力信号由来の第1の信号と、前記増幅回路の出力信号由来の第2の信号とに基づいて、該増幅回路から歪みが低減された出力信号が出力されるように入力信号を補正して該増幅回路に供給する歪補正回路と、
    入力信号に対する、前記増幅回路からのフィードバック信号の遅延量を推定する遅延推定回路と、
    前記遅延推定回路で推定された遅延量に基づいて前記第1の信号を遅延させて前記歪み補正回路に供給する遅延回路と、
    前記増幅回路によって増幅された信号を送信する送信回路とを備え、
    前記遅延推定回路は、
    入力信号とフィードバック信号との間の最大相関値が得られる遅延値である遅延設定値よりも小さい第1の遅延値と該遅延設定値よりも大きい第2の遅延値であって相関値が互いに等しい第1の遅延値と第2の遅延値を探索する遅延値探索部と、
    前記遅延値探索部での探索終了後の第1の遅延値τと第2の遅延値τとの中間の遅延値(τ+τ)/2を、前記入力信号に対する前記フィードバック信号の遅延量として推定する遅延推定部と
    入力信号とフィードバック信号との間で相関演算を行って前記最大相関値を算出する最大相関値算出部とを備え、
    前記遅延値探索部が、入力信号とフィードバック信号との間の最大相関値が得られる遅延値である遅延設定値よりも小さい第1の遅延値と該遅延設定値よりも大きい第2の遅延値であって前記最大相関値算出部で算出された最大相関値に基づいて設定される比較相関値を有する第1の遅延値と第2の遅延値を探索するものであることを特徴とする信号送信装置。
  9. 入力信号を増幅する増幅回路と、
    前記入力信号由来の第1の信号と、前記増幅回路の出力信号由来の第2の信号とに基づいて、該増幅回路から歪みが低減された出力信号が出力されるように入力信号を補正して該増幅回路に供給する歪補正回路と、
    入力信号に対する、前記増幅回路からのフィードバック信号の遅延量を推定する遅延推定回路と、
    前記遅延推定回路で推定された遅延量に基づいて前記第1の信号を遅延させて前記歪み補正回路に供給する遅延回路と、
    前記増幅回路によって増幅された信号を送信する送信回路とを備え、
    前記遅延推定回路は、
    入力信号とフィードバック信号との間の最大相関値が得られる遅延値である遅延設定値よりも小さい第1の遅延値と該遅延設定値よりも大きい第2の遅延値であって相関値が互いに等しい第1の遅延値と第2の遅延値を探索する遅延値探索部と、
    前記遅延値探索部での探索終了後の第1の遅延値τと第2の遅延値τとの中間の遅延値(τ+τ)/2を、前記入力信号に対する前記フィードバック信号の遅延量として推定する遅延推定部と
    入力信号の平均電力値を算出する平均電力値算出部とを備え、
    前記遅延値探索部が、入力信号とフィードバック信号との間の最大相関値が得られる遅延値である遅延設定値よりも小さい第1の遅延値と該遅延設定値よりも大きい第2の遅延値であって前記平均電力値算出部で算出された平均電力値に基づいて設定される比較相関値を有する第1の遅延値と第2の遅延値を探索するものであることを特徴とする信号送信装置。
  10. 入力信号を増幅する増幅回路と、
    前記入力信号由来の第1の信号と、前記増幅回路の出力信号由来の第2の信号とに基づいて、該増幅回路から歪みが低減された出力信号が出力されるように入力信号を補正して該増幅回路に供給する歪補正回路と、
    入力信号に対する、前記増幅回路からのフィードバック信号の遅延量を推定する遅延推定回路と、
    前記遅延推定回路で推定された遅延量に基づいて前記第1の信号を遅延させて前記歪み補正回路に供給する遅延回路と、
    前記増幅回路によって増幅された信号を送信する送信回路とを備え、
    前記遅延推定回路は、
    入力信号とフィードバック信号との間の最大相関値が得られる遅延値である遅延設定値よりも小さい第1の遅延値と該遅延設定値よりも大きい第2の遅延値であって相関値が互いに等しい第1の遅延値と第2の遅延値を探索する遅延値探索部と、
    前記遅延値探索部での探索終了後の第1の遅延値τと第2の遅延値τとの中間の遅延値(τ+τ)/2を、前記入力信号に対する前記フィードバック信号の遅延量として推定する遅延推定部と
    前記第1の遅延値τ の初期値である第1の初期遅延値τ 10 と前記第2の遅延値τ の初期値である第2の初期遅延値τ 20 とを設定する初期遅延値設定部とを備え、
    前記遅延値探索部が、前記初期遅延値設定部で設定された前記第1の遅延値τ と前記第2の遅延値τ の少なくとも一方の遅延値を変化させて、該第1の遅延値τ における相関値と該第2の遅延値τ における相関値が互いに等しくなる該第1の遅延値τ と該第2の遅延値τ を探索するものであることを特徴とする信号送信装置。
JP2008195068A 2008-07-29 2008-07-29 遅延量推定装置および信号送信装置 Active JP5104623B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008195068A JP5104623B2 (ja) 2008-07-29 2008-07-29 遅延量推定装置および信号送信装置
US12/499,270 US8605815B2 (en) 2008-07-29 2009-07-08 Delay amount estimating apparatus and signal transmitting apparatus
EP09166498.7A EP2149991A3 (en) 2008-07-29 2009-07-27 Delay amount estimating apparatus and signal transmitting apparatus
KR1020090068935A KR101049503B1 (ko) 2008-07-29 2009-07-28 지연량 추정 장치 및 신호 송신 장치
CN2009101596730A CN101640925B (zh) 2008-07-29 2009-07-29 延迟量估计装置和信号发射装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008195068A JP5104623B2 (ja) 2008-07-29 2008-07-29 遅延量推定装置および信号送信装置

Publications (2)

Publication Number Publication Date
JP2010034863A JP2010034863A (ja) 2010-02-12
JP5104623B2 true JP5104623B2 (ja) 2012-12-19

Family

ID=41258403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008195068A Active JP5104623B2 (ja) 2008-07-29 2008-07-29 遅延量推定装置および信号送信装置

Country Status (5)

Country Link
US (1) US8605815B2 (ja)
EP (1) EP2149991A3 (ja)
JP (1) JP5104623B2 (ja)
KR (1) KR101049503B1 (ja)
CN (1) CN101640925B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5104623B2 (ja) * 2008-07-29 2012-12-19 富士通株式会社 遅延量推定装置および信号送信装置
WO2014018379A1 (en) 2012-07-23 2014-01-30 Dali Systems Co. Ltd. Method and system for aligning signals widely spaced in frequency for wideband digital predistortion in wireless communication systems
JP6015387B2 (ja) 2012-11-29 2016-10-26 富士通株式会社 遅延量推定装置、及び、遅延量推定方法
EP2765746B1 (en) 2012-12-05 2016-11-23 Huawei Technologies Co., Ltd. Method and apparatus for processing data
US8718178B1 (en) 2013-11-08 2014-05-06 Qualcomm Incorporated Selection of non-linear interference cancelation (NLIC) input
US9590668B1 (en) 2015-11-30 2017-03-07 NanoSemi Technologies Digital compensator
WO2018067969A1 (en) * 2016-10-07 2018-04-12 Nanosemi, Inc. Beam steering digital predistortion
US11057004B2 (en) 2017-02-25 2021-07-06 Nanosemi, Inc. Multiband digital predistorter
US10141961B1 (en) 2017-05-18 2018-11-27 Nanosemi, Inc. Passive intermodulation cancellation
US10931318B2 (en) * 2017-06-09 2021-02-23 Nanosemi, Inc. Subsampled linearization system
US11115067B2 (en) 2017-06-09 2021-09-07 Nanosemi, Inc. Multi-band linearization system
US10581470B2 (en) 2017-06-09 2020-03-03 Nanosemi, Inc. Linearization system
US11323188B2 (en) 2017-07-12 2022-05-03 Nanosemi, Inc. Monitoring systems and methods for radios implemented with digital predistortion
US11303251B2 (en) 2017-10-02 2022-04-12 Nanosemi, Inc. Digital predistortion adjustment based on determination of load condition characteristics
JP2021523629A (ja) 2018-05-11 2021-09-02 ナノセミ, インク.Nanosemi, Inc. 非線形システム用デジタル補償器
US10644657B1 (en) 2018-05-11 2020-05-05 Nanosemi, Inc. Multi-band digital compensator for a non-linear system
US10931238B2 (en) 2018-05-25 2021-02-23 Nanosemi, Inc. Linearization with envelope tracking or average power tracking
US11863210B2 (en) 2018-05-25 2024-01-02 Nanosemi, Inc. Linearization with level tracking
EP3804127A1 (en) 2018-05-25 2021-04-14 NanoSemi, Inc. Digital predistortion in varying operating conditions
JP7080209B2 (ja) * 2019-11-21 2022-06-03 通研電気工業株式会社 シンボルタイミング生成器および受信機
US10992326B1 (en) 2020-05-19 2021-04-27 Nanosemi, Inc. Buffer management for adaptive digital predistortion

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3414558B2 (ja) 1995-08-25 2003-06-09 沖電気工業株式会社 最大相関値タイミング推定回路及び受信装置
JP2001036429A (ja) * 1999-07-19 2001-02-09 Furuno Electric Co Ltd 擬似雑音符号位相検出装置
JP4014343B2 (ja) 1999-12-28 2007-11-28 富士通株式会社 歪補償装置
JP4326673B2 (ja) * 2000-06-06 2009-09-09 富士通株式会社 非線形歪補償装置を有する通信装置の起動方法
US7003051B2 (en) * 2001-10-16 2006-02-21 Intel Corporation Time delay estimation in a transmitter
US7313199B2 (en) * 2002-03-21 2007-12-25 Hypres, Inc. Power amplifier linearization
JP3874688B2 (ja) * 2002-03-29 2007-01-31 富士通株式会社 歪補償装置
US7551905B2 (en) * 2002-05-31 2009-06-23 Fujitsu Limited Distortion compensation apparatus
KR20050041481A (ko) * 2003-10-31 2005-05-04 삼성전자주식회사 아날로그 구적 변조 에러 보상 장치 및 방법
ES2425223T3 (es) * 2004-04-08 2013-10-14 Locata Corporation Correlación de borde de pulso staccato
KR100724934B1 (ko) * 2004-05-11 2007-06-04 삼성전자주식회사 광대역 전력 증폭기를 위한 디지털 전치 왜곡 장치 및 방법
US7239671B2 (en) * 2004-07-09 2007-07-03 Powerwave Technologies, Inc. System and method for digital timing error correction in a communications system utilizing adaptive predistortion
JP4179418B2 (ja) * 2005-07-13 2008-11-12 京セラ株式会社 無線受信装置
JP2007256112A (ja) * 2006-03-23 2007-10-04 Seiko Epson Corp 測位装置、測位装置の制御方法、測位装置の制御プログラム、測位装置の制御プログラムを記録したコンピュータ読み取り可能な記録媒体
JP2007256110A (ja) * 2006-03-23 2007-10-04 Seiko Epson Corp 測位装置、測位装置の制御方法、測位装置の制御プログラム、測位装置の制御プログラムを記録したコンピュータ読み取り可能な記録媒体
JP5104623B2 (ja) * 2008-07-29 2012-12-19 富士通株式会社 遅延量推定装置および信号送信装置

Also Published As

Publication number Publication date
KR20100012840A (ko) 2010-02-08
CN101640925A (zh) 2010-02-03
CN101640925B (zh) 2013-06-19
EP2149991A3 (en) 2015-03-18
JP2010034863A (ja) 2010-02-12
EP2149991A2 (en) 2010-02-03
KR101049503B1 (ko) 2011-07-15
US20100026354A1 (en) 2010-02-04
US8605815B2 (en) 2013-12-10

Similar Documents

Publication Publication Date Title
JP5104623B2 (ja) 遅延量推定装置および信号送信装置
US7602244B1 (en) Power amplifier bias synchronization
EP2770684B1 (en) Method and device for generating microwave predistortion signal
US20150103955A1 (en) Envelope Path Processing for Envelope Tracking Amplification Stage
JP5028966B2 (ja) 増幅器
KR101067099B1 (ko) 왜곡 보상 장치 및 방법
US9099966B2 (en) Dual time alignment architecture for transmitters using EER/ET amplifiers and others
CN103270695B (zh) 放大器电路以及无线通信装置
EP1791310A4 (en) DISTORTION COMPENSATION DEVICE
KR20130093487A (ko) 증폭 회로 및 무선 통신 장치
US20190369158A1 (en) High-frequency measurement method and high-frequency measurement apparatus
EP2779555A1 (en) Method and apparatus for adjusting predistortion coefficients
US9263994B2 (en) Amplifying device, distortion compensating device, and amplifying method
TW200719315A (en) Source driver output stage circuit, buffer circuit and voltage adjusting method thereof
WO2008093665A1 (ja) 電源電圧形成装置及びポーラ変調送信装置
JP2009290283A (ja) 増幅回路
KR102081385B1 (ko) 가우시안 펄스 및 sfol 펄스 듀얼모드 dme 지상 트랜스폰더 및 그 제어방법
JP2014017670A (ja) 送信装置、及び送信方法
US20120112847A1 (en) Polar modulation transmission circuit and polar modulation transmission method
KR101131746B1 (ko) 다중 경로를 갖는 알에프 송신기의 경로 오차 보상 장치 및 그 방법
CN102790978A (zh) 一种gsm***中的信号校正方法及装置
JP6307779B2 (ja) 補正装置、及び補正方法
WO2021039256A1 (ja) 歪補償回路、無線装置
WO2022236821A1 (zh) 一种信号处理方法以及相关设备
RU2008120492A (ru) Интерактивная коррекция частоты с использованием обучающей последовательности и битов данных

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120917

R150 Certificate of patent or registration of utility model

Ref document number: 5104623

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3