JP5104623B2 - 遅延量推定装置および信号送信装置 - Google Patents
遅延量推定装置および信号送信装置 Download PDFInfo
- Publication number
- JP5104623B2 JP5104623B2 JP2008195068A JP2008195068A JP5104623B2 JP 5104623 B2 JP5104623 B2 JP 5104623B2 JP 2008195068 A JP2008195068 A JP 2008195068A JP 2008195068 A JP2008195068 A JP 2008195068A JP 5104623 B2 JP5104623 B2 JP 5104623B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- delay
- delay value
- correlation
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B1/0475—Circuits with means for limiting noise, interference or distortion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Transmitters (AREA)
- Amplifiers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
入力信号に対する、入力信号に信号処理を施して出力する信号処理装置からのフィードバック信号の遅延量を推定する遅延量推定装置において、
入力信号とフィードバック信号との間の最大相関値が得られる遅延値である遅延設定値よりも小さい第1の遅延値と遅延設定値よりも大きい第2の遅延値であって相関値が互いに等しい第1の遅延値と第2の遅延値を探索する遅延値探索部と、
遅延値探索部での探索終了後の第1の遅延値τ1と第2の遅延値τ2との中間の遅延値(τ1+τ2)/2を、入力信号に対するフィードバック信号の遅延量として推定する遅延推定部とを備えたことを特徴とする。
入力信号を増幅する増幅回路と、
入力信号由来の第1の信号と、増幅回路の出力信号由来の第2の信号とに基づいて、増幅回路から歪みが低減された出力信号が出力されるように入力信号を補正して増幅回路に供給する歪補正回路と、
入力信号に対する、増幅回路からのフィードバック信号の遅延量を推定する遅延推定回路と、
遅延推定回路で推定された遅延量に基づいて第1の信号を遅延させて歪み補正回路に供給する遅延回路と、
増幅回路によって増幅された信号を送信する送信回路とを備え、
上記遅延推定回路は、
入力信号とフィードバック信号との間の最大相関値が得られる遅延値である遅延設定値よりも小さい第1の遅延値と遅延設定値よりも大きい第2の遅延値であって相関値が互いに等しい第1の遅延値と第2の遅延値を探索する遅延値探索部と、
遅延値探索部での探索終了後の第1の遅延値τ1と第2の遅延値τ2との中間の遅延値(τ1+τ2)/2を、入力信号に対する前記フィードバック信号の遅延量として推定する遅延推定部とを備えたことを特徴とする。
遅延値探索部が、初期遅延値設定部で設定された第1の遅延値τ1と第2の遅延値τ2の少なくとも一方の遅延値を変化させて、第1の遅延値τ1における相関値と第2の遅延値τ2における相関値が互いに等しくなる第1の遅延値τ1と第2の遅延値τ2を探索するものであるという応用形態は好ましい。
初期遅延値設定部が、第1の初期遅延値τ10と第2の初期遅延値τ20とのうちの一方の初期遅延値について、最大相関値算出部で算出された最大相関値に基づいて設定される比較相関値が得られる遅延値を該一方の初期遅延値として設定し、最大相関値が得られる遅延設定値から一方の初期遅延値までの遅延幅と同一の遅延幅だけ、遅延設定値からその一方の初期遅延値とは反対方向に離れた遅延値を他方の初期遅延値として設定するものであるという応用形態は好ましく、さらに、
遅延値探索部は、第1の遅延値τ1と第2の遅延値τ2との間の遅延値幅(τ2−τ1)を、初期遅延値設定部で設定された第1の初期遅延値τ10と第2の初期遅延値τ20との間の遅延値幅(τ20−τ10)に固定したまま、第1の遅延値と第2の遅延値とを変化させて、第1の遅延値τ1における相関値と第2の相関値τ2における相関値が互いに等しくなる第1の遅延値τ1と第2の遅延値τ2を探索するものであるという応用形態も好ましい。
遅延値探索部が、第1の遅延値と第2の遅延値の双方を、第1の遅延値における相関値と第2の遅延値における相関値のうちの値の大きい方の相関値の値を下げるとともに値の小さい方の相関値の値を上げる方向に、第1の遅延幅ずつ、変更後の、第1の遅延値における相関値と第2の遅延値における相関値との大小関係が逆転するまで変化させ、大小関係が逆転した場合に、第1の遅延値と第2の遅延値との双方を、第1の遅延値における相関値と第2の遅延値における相関値のうちの値の大きい方の相関値の値を下げるとともに値の小さい方の相関値の値を上げる方向に、第1の遅延幅よりも小さい第2の遅延幅ずつ、変更後の、第1の遅延値における相関値と第2の遅延値における相関値の大小関係が逆転するまで変化させ、これを順次繰り返すことにより第1の遅延値における相関値と第2の遅延値における相関値が互いに等しくなる、第1の遅延値と第2の遅延値を求めるものであるという応用形態は好ましい。
入力信号とフィードバック信号との間で相関演算を行って最大相関値を算出する最大相関値算出部を備え、
遅延値探索部が、入力信号とフィードバック信号との間の最大相関値が得られる遅延値である遅延設定値よりも小さい第1の遅延値と遅延設定値よりも大きい第2の遅延値であって最大相関値算出部で算出された最大相関値に基づいて設定される比較相関値を有する第1の遅延値と第2の遅延値を探索するものであるという応用形態は好ましい。
入力信号の平均電力値を算出する平均電力値算出部を備え、
遅延値探索部が、入力信号とフィードバック信号との間の最大相関値が得られる遅延値である遅延設定値よりも小さい第1の遅延値と該遅延設定値よりも大きい第2の遅延値であって平均電力値算出部で算出された平均電力値に基づいて設定される比較相関値を有する第1の遅延値と第2の遅延値を探索という応用形態は好ましい。
遅延値探索部が、前記第1の遅延値と前記第2の遅延値のそれぞれについて、該遅延値における相関値と比較相関値との大小を判定し該遅延値における相関値を該比較相関値に近づける方向に、該遅延値を第1の遅延幅ずつ、変更後の遅延値における相関値と該比較相関値との大小関係が逆転するまで変化させ、該大小関係が逆転した場合に、該遅延値を、該遅延値における相関値を該比較相関値に近づける方向に、前記第1の遅延幅よりも小さい第2の遅延幅ずつ、変更後の遅延値における相関値と該比較相関値との大小関係が逆転するまで変化させ、これを順次繰り返すことにより、該第1の遅延値における相関値と該第2の遅延値における相関値との双方が該比較相関値に揃った、該第1の遅延値と該第2の遅延値を求めるものであるという応用形態は好ましい。
入力信号に対する、該入力信号に信号処理を施して出力する信号処理装置からのフィードバック信号の遅延量を推定する遅延量推定装置において、
入力信号とフィードバック信号との間の最大相関値が得られる遅延値である遅延設定値よりも小さい第1の遅延値と該遅延設定値よりも大きい第2の遅延値であって相関値が互いに等しい第1の遅延値と第2の遅延値を探索する遅延値探索部と、
前記遅延値探索部での探索終了後の第1の遅延値τ1と第2の遅延値τ2との中間の遅延値(τ1+τ2)/2を、前記入力信号に対する前記フィードバック信号の遅延量として推定する遅延推定部とを備えたことを特徴とする遅延量推定装置。
入力信号とフィードバック信号との間で相関演算を行って前記最大相関値を算出する最大相関値算出部を備え、
前記遅延値探索部が、入力信号とフィードバック信号との間の最大相関値が得られる遅延値である遅延設定値よりも小さい第1の遅延値と該遅延設定値よりも大きい第2の遅延値であって前記最大相関値算出部で算出された最大相関値に基づいて設定される比較相関値を有する第1の遅延値と第2の遅延値を探索するものであることを特徴とする付記1記載の遅延量推定装置。
入力信号の平均電力値を算出する平均電力値算出部を備え、
前記遅延値探索部が、入力信号とフィードバック信号との間の最大相関値が得られる遅延値である遅延設定値よりも小さい第1の遅延値と該遅延設定値よりも大きい第2の遅延値であって前記平均電力値算出部で算出された平均電力値に基づいて設定される比較相関値を有する第1の遅延値と第2の遅延値を探索するものであることを特徴とする付記1記載の遅延量推定装置。
前記遅延値探索部が、前記第1の遅延値と前記第2の遅延値のそれぞれについて、該遅延値における相関値と比較相関値との大小を判定し該遅延値における相関値を該比較相関値に近づける方向に、該遅延値を第1の遅延幅ずつ、変更後の遅延値における相関値と該比較相関値との大小関係が逆転するまで変化させ、該大小関係が逆転した場合に、該遅延値を、該遅延値における相関値を該比較相関値に近づける方向に、前記第1の遅延幅よりも小さい第2の遅延幅ずつ、変更後の遅延値における相関値と該比較相関値との大小関係が逆転するまで変化させ、これを順次繰り返すことにより、該第1の遅延値における相関値と該第2の遅延値における相関値との双方が該比較相関値に揃った、該第1の遅延値と該第2の遅延値を求めるものであることを特徴とする付記2又は3記載の遅延量推定装置。
前記第1の遅延値τ1の初期値である第1の初期遅延値τ10と前記第2の遅延値τ2の初期値である第2の初期遅延値τ20とを設定する初期遅延値設定部を備え、
前記遅延値探索部が、前記初期遅延値設定部で設定された前記第1の遅延値τ1と前記第2の遅延値τ2の少なくとも一方の遅延値を変化させて、該第1の遅延値τ1における相関値と該第2の遅延値τ2における相関値が互いに等しくなる該第1の遅延値τ1と該第2の遅延値τ2を探索するものであることを特徴とする付記1記載の遅延量推定装置。
入力信号とフィードバック信号との間で相関演算を行って前記最大相関値を算出する最大相関値算出部を備え、
前記初期遅延値設定部が、前記第1の初期遅延値τ10と前記第2の初期遅延値τ20とのうちの一方の初期遅延値について、前記最大相関値算出部で算出された最大相関値に基づいて設定される比較相関値が得られる遅延値を該一方の初期遅延値として設定し、該最大相関値が得られる遅延設定値から該一方の初期遅延値までの遅延幅と同一の遅延幅だけ、該遅延設定値から該一方の初期遅延値とは反対方向に離れた遅延値を他方の初期遅延値として設定するものであることを特徴とする付記5記載の遅延量推定装置。
前記遅延値探索部は、前記第1の遅延値τ1と前記第2の遅延値τ2との間の遅延値幅(τ2−τ1)を、前記初期遅延値設定部で設定された前記第1の初期遅延値τ10と前記第2の初期遅延値τ20との間の遅延値幅(τ20−τ10)に固定したまま、該第1の遅延値と該第2の遅延値とを変化させて、該第1の遅延値τ1における相関値と該第2の相関値τ2における相関値が互いに等しくなる該第1の遅延値τ1と該第2の遅延値τ2を探索するものであることを特徴とする付記5又は6記載の遅延量推定装置。
前記遅延値探索部が、前記第1の遅延値と前記第2の遅延値の双方を、該第1の遅延値における相関値と該第2の遅延値における相関値のうちの値の大きい方の相関値の値を下げるとともに値の小さい方の相関値の値を上げる方向に、第1の遅延幅ずつ、変更後の、第1の遅延値における相関値と第2の遅延値における相関値との大小関係が逆転するまで変化させ、該大小関係が逆転した場合に、該第1の遅延値と該第2の遅延値との双方を、該第1の遅延値における相関値と該第2の遅延値における相関値のうちの値の大きい方の相関値の値を下げるとともに値の小さい方の相関値の値を上げる方向に、前記第1の遅延幅よりも小さい第2の遅延幅ずつ、変更後の、第1の遅延値における相関値と第2の遅延値における相関値の大小関係が逆転するまで変化させ、これを順次繰り返すことにより該第1の遅延値における相関値と該第2の遅延値における相関値が互いに等しくなる、該第1の遅延値と該第2の遅延値を求めるものであることを特徴とする付記7記載の遅延量推定装置。
入力信号を増幅する増幅回路と、
前記入力信号由来の第1の信号と、前記増幅回路の出力信号由来の第2の信号とに基づいて、該増幅回路から歪みが低減された出力信号が出力されるように入力信号を補正して該増幅回路に供給する歪補正回路と、
入力信号に対する、前記増幅回路からのフィードバック信号の遅延量を推定する遅延推定回路と、
前記遅延推定回路で推定された遅延量に基づいて前記第1の信号を遅延させて前記歪み補正回路に供給する遅延回路と、
前記増幅回路によって増幅された信号を送信する送信回路とを備え、
前記遅延推定回路は、
入力信号とフィードバック信号との間の最大相関値が得られる遅延値である遅延設定値よりも小さい第1の遅延値と該遅延設定値よりも大きい第2の遅延値であって相関値が互いに等しい第1の遅延値と第2の遅延値を探索する遅延値探索部と、
前記遅延値探索部での探索終了後の第1の遅延値τ1と第2の遅延値τ2との中間の遅延値(τ1+τ2)/2を、前記入力信号に対する前記フィードバック信号の遅延量として推定する遅延推定部とを備えたことを特徴とする信号送信装置。
前記遅延推定回路は、
入力信号とフィードバック信号との間で相関演算を行って前記最大相関値を算出する最大相関値算出部を備え、
前記遅延値探索部が、入力信号とフィードバック信号との間の最大相関値が得られる遅延値である遅延設定値よりも小さい第1の遅延値と該遅延設定値よりも大きい第2の遅延値であって前記最大相関値算出部で算出された最大相関値に基づいて設定される比較相関値を有する第1の遅延値と第2の遅延値を探索するものであることを特徴とする付記9記載の信号送信装置。
前記遅延推定回路は、
入力信号の平均電力値を算出する平均電力値算出部を備え、
前記遅延値探索部が、入力信号とフィードバック信号との間の最大相関値が得られる遅延値である遅延設定値よりも小さい第1の遅延値と該遅延設定値よりも大きい第2の遅延値であって前記平均電力値算出部で算出された平均電力値に基づいて設定される比較相関値を有する第1の遅延値と第2の遅延値を探索するものであることを特徴とする付記9記載の信号送信装置。
前記遅延値探索部が、前記第1の遅延値と前記第2の遅延値のそれぞれについて、該遅延値における相関値と比較相関値との大小を判定し該遅延値における相関値を該比較相関値に近づける方向に、該遅延値を第1の遅延幅ずつ、変更後の遅延値における相関値と該比較相関値との大小関係が逆転するまで変化させ、該大小関係が逆転した場合に、該遅延値を、該遅延値における相関値を該比較相関値に近づける方向に、前記第1の遅延幅よりも小さい第2の遅延幅ずつ、変更後の遅延値における相関値と該比較相関値との大小関係が逆転するまで変化させ、これを順次繰り返すことにより、該第1の遅延値における相関値と該第2の遅延値における相関値との双方が該比較相関値に揃った、該第1の遅延値と該第2の遅延値を求めるものであることを特徴とする付記10又は11記載の信号送信装置。
前記遅延推定回路は、
前記第1の遅延値τ1の初期値である第1の初期遅延値τ10と前記第2の遅延値τ2の初期値である第2の初期遅延値τ20とを設定する初期遅延値設定部を備え、
前記遅延値探索部が、前記初期遅延値設定部で設定された前記第1の遅延値τ1と前記第2の遅延値τ2の少なくとも一方の遅延値を変化させて、該第1の遅延値τ1における相関値と該第2の遅延値τ2における相関値が互いに等しくなる該第1の遅延値τ1と該第2の遅延値τ2を探索するものであることを特徴とする付記9記載の信号送信装置。
前記遅延推定回路は、
入力信号とフィードバック信号との間で相関演算を行って前記最大相関値を算出する最大相関値算出部を備え、
前記初期遅延値設定部が、前記第1の初期遅延値τ10と前記第2の初期遅延値τ20とのうちの一方の初期遅延値について、前記最大相関値算出部で算出された最大相関値に基づいて設定される比較相関値が得られる遅延値を該一方の初期遅延値として設定し、該最大相関値が得られる遅延設定値から該一方の初期遅延値までの遅延幅と同一の遅延幅だけ、該遅延設定値から該一方の初期遅延値とは反対方向に離れた遅延値を他方の初期遅延値として設定するものであることを特徴とする付記13記載の信号送信装置。
前記遅延値探索部は、前記第1の遅延値τ1と前記第2の遅延値τ2との間の遅延値幅(τ2−τ1)を、前記初期遅延値設定部で設定された前記第1の初期遅延値τ10と前記第2の初期遅延値τ20との間の遅延値幅(τ20−τ10)に固定したまま、該第1の遅延値と該第2の遅延値とを変化させて、該第1の遅延値τ1における相関値と該第2の相関値τ2における相関値が互いに等しくなる該第1の遅延値τ1と該第2の遅延値τ2を探索するものであることを特徴とする付記13又は14記載の信号送信装置。
前記遅延値探索部が、前記第1の遅延値と前記第2の遅延値の双方を、該第1の遅延値における相関値と該第2の遅延値における相関値のうちの値の大きい方の相関値の値を下げるとともに値の小さい方の相関値の値を上げる方向に、第1の遅延幅ずつ、変更後の、第1の遅延値における相関値と第2の遅延値における相関値との大小関係が逆転するまで変化させ、該大小関係が逆転した場合に、該第1の遅延値と該第2の遅延値との双方を、該第1の遅延値における相関値と該第2の遅延値における相関値のうちの値の大きい方の相関値の値を下げるとともに値の小さい方の相関値の値を上げる方向に、前記第1の遅延幅よりも小さい第2の遅延幅ずつ、変更後の、第1の遅延値における相関値と第2の遅延値における相関値の大小関係が逆転するまで変化させ、これを順次繰り返すことにより該第1の遅延値における相関値と該第2の遅延値における相関値が互いに等しくなる、該第1の遅延値と該第2の遅延値を求めるものであることを特徴とする付記15記載の信号送信装置。
110 信号生成部
120 遅延推定部
130 遅延調整部
140 プリディストーション部
150 D/A変換部
160 A/D変換部
170 信号増幅器
180 信号送信部
190 アンテナ
Claims (10)
- 入力信号に対する、該入力信号に信号処理を施して出力する信号処理装置からのフィードバック信号の遅延量を推定する遅延量推定装置において、
入力信号とフィードバック信号との間の最大相関値が得られる遅延値である遅延設定値よりも小さい第1の遅延値と該遅延設定値よりも大きい第2の遅延値であって相関値が互いに等しい第1の遅延値と第2の遅延値を探索する遅延値探索部と、
前記遅延値探索部での探索終了後の第1の遅延値τ 1 と第2の遅延値τ 2 との中間の遅延値(τ1+τ2)/2を、前記入力信号に対する前記フィードバック信号の遅延量として推定する遅延推定部と、
入力信号とフィードバック信号との間で相関演算を行って前記最大相関値を算出する最大相関値算出部とを備え、
前記遅延値探索部が、入力信号とフィードバック信号との間の最大相関値が得られる遅延値である遅延設定値よりも小さい第1の遅延値と該遅延設定値よりも大きい第2の遅延値であって前記最大相関値算出部で算出された最大相関値に基づいて設定される比較相関値を有する第1の遅延値と第2の遅延値を探索するものであることを特徴とする遅延量推定装置。 - 入力信号に対する、該入力信号に信号処理を施して出力する信号処理装置からのフィードバック信号の遅延量を推定する遅延量推定装置において、
入力信号とフィードバック信号との間の最大相関値が得られる遅延値である遅延設定値よりも小さい第1の遅延値と該遅延設定値よりも大きい第2の遅延値であって相関値が互いに等しい第1の遅延値と第2の遅延値を探索する遅延値探索部と、
前記遅延値探索部での探索終了後の第1の遅延値τ 1 と第2の遅延値τ 2 との中間の遅延値(τ1+τ2)/2を、前記入力信号に対する前記フィードバック信号の遅延量として推定する遅延推定部と、
入力信号の平均電力値を算出する平均電力値算出部とを備え、
前記遅延値探索部が、入力信号とフィードバック信号との間の最大相関値が得られる遅延値である遅延設定値よりも小さい第1の遅延値と該遅延設定値よりも大きい第2の遅延値であって前記平均電力値算出部で算出された平均電力値に基づいて設定される比較相関値を有する第1の遅延値と第2の遅延値を探索するものであることを特徴とする遅延量推定装置。 - 前記遅延値探索部が、前記第1の遅延値と前記第2の遅延値のそれぞれについて、該遅延値における相関値と比較相関値との大小を判定し該遅延値における相関値を該比較相関値に近づける方向に、該遅延値を第1の遅延幅ずつ、変更後の遅延値における相関値と該比較相関値との大小関係が逆転するまで変化させ、該大小関係が逆転した場合に、該遅延値を、該遅延値における相関値を該比較相関値に近づける方向に、前記第1の遅延幅よりも小さい第2の遅延幅ずつ、変更後の遅延値における相関値と該比較相関値との大小関係が逆転するまで変化させ、これを順次繰り返すことにより、該第1の遅延値における相関値と該第2の遅延値における相関値との双方が該比較相関値に揃った、該第1の遅延値と該第2の遅延値を求めるものであることを特徴とする請求項1又は2記載の遅延量推定装置。
- 入力信号に対する、該入力信号に信号処理を施して出力する信号処理装置からのフィードバック信号の遅延量を推定する遅延量推定装置において、
入力信号とフィードバック信号との間の最大相関値が得られる遅延値である遅延設定値よりも小さい第1の遅延値と該遅延設定値よりも大きい第2の遅延値であって相関値が互いに等しい第1の遅延値と第2の遅延値を探索する遅延値探索部と、
前記遅延値探索部での探索終了後の第1の遅延値τ 1 と第2の遅延値τ 2 との中間の遅延値(τ1+τ2)/2を、前記入力信号に対する前記フィードバック信号の遅延量として推定する遅延推定部と、
前記第1の遅延値τ 1 の初期値である第1の初期遅延値τ 10 と前記第2の遅延値τ 2 の初期値である第2の初期遅延値τ 20 とを設定する初期遅延値設定部とを備え、
前記遅延値探索部が、前記初期遅延値設定部で設定された前記第1の遅延値τ 1 と前記第2の遅延値τ 2 の少なくとも一方の遅延値を変化させて、該第1の遅延値τ 1 における相関値と該第2の遅延値τ 2 における相関値が互いに等しくなる該第1の遅延値τ 1 と該第2の遅延値τ 2 を探索するものであることを特徴とする遅延量推定装置。 - 入力信号とフィードバック信号との間で相関演算を行って前記最大相関値を算出する最大相関値算出部を備え、
前記初期遅延値設定部が、前記第1の初期遅延値τ10と前記第2の初期遅延値τ20とのうちの一方の初期遅延値について、前記最大相関値算出部で算出された最大相関値に基づいて設定される比較相関値が得られる遅延値を該一方の初期遅延値として設定し、該最大相関値が得られる遅延設定値から該一方の初期遅延値までの遅延幅と同一の遅延幅だけ、該遅延設定値から該一方の初期遅延値とは反対方向に離れた遅延値を他方の初期遅延値として設定するものであることを特徴とする請求項4記載の遅延量推定装置。 - 前記遅延値探索部は、前記第1の遅延値τ1と前記第2の遅延値τ2との間の遅延値幅(τ2−τ1)を、前記初期遅延値設定部で設定された前記第1の初期遅延値τ10と前記第2の初期遅延値τ20との間の遅延値幅(τ20−τ10)に固定したまま、該第1の遅延値と該第2の遅延値とを変化させて、該第1の遅延値τ1における相関値と該第2の相関値τ2における相関値が互いに等しくなる該第1の遅延値τ1と該第2の遅延値τ2を探索するものであることを特徴とする請求項4又は5記載の遅延量推定装置。
- 前記遅延値探索部が、前記第1の遅延値と前記第2の遅延値の双方を、該第1の遅延値における相関値と該第2の遅延値における相関値のうちの値の大きい方の相関値の値を下げるとともに値の小さい方の相関値の値を上げる方向に、第1の遅延幅ずつ、変更後の、第1の遅延値における相関値と第2の遅延値における相関値との大小関係が逆転するまで変化させ、該大小関係が逆転した場合に、該第1の遅延値と該第2の遅延値との双方を、該第1の遅延値における相関値と該第2の遅延値における相関値のうちの値の大きい方の相関値の値を下げるとともに値の小さい方の相関値の値を上げる方向に、前記第1の遅延幅よりも小さい第2の遅延幅ずつ、変更後の、第1の遅延値における相関値と第2の遅延値における相関値の大小関係が逆転するまで変化させ、これを順次繰り返すことにより該第1の遅延値における相関値と該第2の遅延値における相関値が互いに等しくなる、該第1の遅延値と該第2の遅延値を求めるものであることを特徴とする請求項6記載の遅延量推定装置。
- 入力信号を増幅する増幅回路と、
前記入力信号由来の第1の信号と、前記増幅回路の出力信号由来の第2の信号とに基づいて、該増幅回路から歪みが低減された出力信号が出力されるように入力信号を補正して該増幅回路に供給する歪補正回路と、
入力信号に対する、前記増幅回路からのフィードバック信号の遅延量を推定する遅延推定回路と、
前記遅延推定回路で推定された遅延量に基づいて前記第1の信号を遅延させて前記歪み補正回路に供給する遅延回路と、
前記増幅回路によって増幅された信号を送信する送信回路とを備え、
前記遅延推定回路は、
入力信号とフィードバック信号との間の最大相関値が得られる遅延値である遅延設定値よりも小さい第1の遅延値と該遅延設定値よりも大きい第2の遅延値であって相関値が互いに等しい第1の遅延値と第2の遅延値を探索する遅延値探索部と、
前記遅延値探索部での探索終了後の第1の遅延値τ1と第2の遅延値τ2との中間の遅延値(τ1+τ2)/2を、前記入力信号に対する前記フィードバック信号の遅延量として推定する遅延推定部と、
入力信号とフィードバック信号との間で相関演算を行って前記最大相関値を算出する最大相関値算出部とを備え、
前記遅延値探索部が、入力信号とフィードバック信号との間の最大相関値が得られる遅延値である遅延設定値よりも小さい第1の遅延値と該遅延設定値よりも大きい第2の遅延値であって前記最大相関値算出部で算出された最大相関値に基づいて設定される比較相関値を有する第1の遅延値と第2の遅延値を探索するものであることを特徴とする信号送信装置。 - 入力信号を増幅する増幅回路と、
前記入力信号由来の第1の信号と、前記増幅回路の出力信号由来の第2の信号とに基づいて、該増幅回路から歪みが低減された出力信号が出力されるように入力信号を補正して該増幅回路に供給する歪補正回路と、
入力信号に対する、前記増幅回路からのフィードバック信号の遅延量を推定する遅延推定回路と、
前記遅延推定回路で推定された遅延量に基づいて前記第1の信号を遅延させて前記歪み補正回路に供給する遅延回路と、
前記増幅回路によって増幅された信号を送信する送信回路とを備え、
前記遅延推定回路は、
入力信号とフィードバック信号との間の最大相関値が得られる遅延値である遅延設定値よりも小さい第1の遅延値と該遅延設定値よりも大きい第2の遅延値であって相関値が互いに等しい第1の遅延値と第2の遅延値を探索する遅延値探索部と、
前記遅延値探索部での探索終了後の第1の遅延値τ1と第2の遅延値τ2との中間の遅延値(τ1+τ2)/2を、前記入力信号に対する前記フィードバック信号の遅延量として推定する遅延推定部と、
入力信号の平均電力値を算出する平均電力値算出部とを備え、
前記遅延値探索部が、入力信号とフィードバック信号との間の最大相関値が得られる遅延値である遅延設定値よりも小さい第1の遅延値と該遅延設定値よりも大きい第2の遅延値であって前記平均電力値算出部で算出された平均電力値に基づいて設定される比較相関値を有する第1の遅延値と第2の遅延値を探索するものであることを特徴とする信号送信装置。 - 入力信号を増幅する増幅回路と、
前記入力信号由来の第1の信号と、前記増幅回路の出力信号由来の第2の信号とに基づいて、該増幅回路から歪みが低減された出力信号が出力されるように入力信号を補正して該増幅回路に供給する歪補正回路と、
入力信号に対する、前記増幅回路からのフィードバック信号の遅延量を推定する遅延推定回路と、
前記遅延推定回路で推定された遅延量に基づいて前記第1の信号を遅延させて前記歪み補正回路に供給する遅延回路と、
前記増幅回路によって増幅された信号を送信する送信回路とを備え、
前記遅延推定回路は、
入力信号とフィードバック信号との間の最大相関値が得られる遅延値である遅延設定値よりも小さい第1の遅延値と該遅延設定値よりも大きい第2の遅延値であって相関値が互いに等しい第1の遅延値と第2の遅延値を探索する遅延値探索部と、
前記遅延値探索部での探索終了後の第1の遅延値τ1と第2の遅延値τ2との中間の遅延値(τ1+τ2)/2を、前記入力信号に対する前記フィードバック信号の遅延量として推定する遅延推定部と、
前記第1の遅延値τ 1 の初期値である第1の初期遅延値τ 10 と前記第2の遅延値τ 2 の初期値である第2の初期遅延値τ 20 とを設定する初期遅延値設定部とを備え、
前記遅延値探索部が、前記初期遅延値設定部で設定された前記第1の遅延値τ 1 と前記第2の遅延値τ 2 の少なくとも一方の遅延値を変化させて、該第1の遅延値τ 1 における相関値と該第2の遅延値τ 2 における相関値が互いに等しくなる該第1の遅延値τ 1 と該第2の遅延値τ 2 を探索するものであることを特徴とする信号送信装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008195068A JP5104623B2 (ja) | 2008-07-29 | 2008-07-29 | 遅延量推定装置および信号送信装置 |
US12/499,270 US8605815B2 (en) | 2008-07-29 | 2009-07-08 | Delay amount estimating apparatus and signal transmitting apparatus |
EP09166498.7A EP2149991A3 (en) | 2008-07-29 | 2009-07-27 | Delay amount estimating apparatus and signal transmitting apparatus |
KR1020090068935A KR101049503B1 (ko) | 2008-07-29 | 2009-07-28 | 지연량 추정 장치 및 신호 송신 장치 |
CN2009101596730A CN101640925B (zh) | 2008-07-29 | 2009-07-29 | 延迟量估计装置和信号发射装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008195068A JP5104623B2 (ja) | 2008-07-29 | 2008-07-29 | 遅延量推定装置および信号送信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010034863A JP2010034863A (ja) | 2010-02-12 |
JP5104623B2 true JP5104623B2 (ja) | 2012-12-19 |
Family
ID=41258403
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008195068A Active JP5104623B2 (ja) | 2008-07-29 | 2008-07-29 | 遅延量推定装置および信号送信装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8605815B2 (ja) |
EP (1) | EP2149991A3 (ja) |
JP (1) | JP5104623B2 (ja) |
KR (1) | KR101049503B1 (ja) |
CN (1) | CN101640925B (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5104623B2 (ja) * | 2008-07-29 | 2012-12-19 | 富士通株式会社 | 遅延量推定装置および信号送信装置 |
WO2014018379A1 (en) | 2012-07-23 | 2014-01-30 | Dali Systems Co. Ltd. | Method and system for aligning signals widely spaced in frequency for wideband digital predistortion in wireless communication systems |
JP6015387B2 (ja) | 2012-11-29 | 2016-10-26 | 富士通株式会社 | 遅延量推定装置、及び、遅延量推定方法 |
EP2765746B1 (en) | 2012-12-05 | 2016-11-23 | Huawei Technologies Co., Ltd. | Method and apparatus for processing data |
US8718178B1 (en) | 2013-11-08 | 2014-05-06 | Qualcomm Incorporated | Selection of non-linear interference cancelation (NLIC) input |
US9590668B1 (en) | 2015-11-30 | 2017-03-07 | NanoSemi Technologies | Digital compensator |
WO2018067969A1 (en) * | 2016-10-07 | 2018-04-12 | Nanosemi, Inc. | Beam steering digital predistortion |
US11057004B2 (en) | 2017-02-25 | 2021-07-06 | Nanosemi, Inc. | Multiband digital predistorter |
US10141961B1 (en) | 2017-05-18 | 2018-11-27 | Nanosemi, Inc. | Passive intermodulation cancellation |
US10931318B2 (en) * | 2017-06-09 | 2021-02-23 | Nanosemi, Inc. | Subsampled linearization system |
US11115067B2 (en) | 2017-06-09 | 2021-09-07 | Nanosemi, Inc. | Multi-band linearization system |
US10581470B2 (en) | 2017-06-09 | 2020-03-03 | Nanosemi, Inc. | Linearization system |
US11323188B2 (en) | 2017-07-12 | 2022-05-03 | Nanosemi, Inc. | Monitoring systems and methods for radios implemented with digital predistortion |
US11303251B2 (en) | 2017-10-02 | 2022-04-12 | Nanosemi, Inc. | Digital predistortion adjustment based on determination of load condition characteristics |
JP2021523629A (ja) | 2018-05-11 | 2021-09-02 | ナノセミ, インク.Nanosemi, Inc. | 非線形システム用デジタル補償器 |
US10644657B1 (en) | 2018-05-11 | 2020-05-05 | Nanosemi, Inc. | Multi-band digital compensator for a non-linear system |
US10931238B2 (en) | 2018-05-25 | 2021-02-23 | Nanosemi, Inc. | Linearization with envelope tracking or average power tracking |
US11863210B2 (en) | 2018-05-25 | 2024-01-02 | Nanosemi, Inc. | Linearization with level tracking |
EP3804127A1 (en) | 2018-05-25 | 2021-04-14 | NanoSemi, Inc. | Digital predistortion in varying operating conditions |
JP7080209B2 (ja) * | 2019-11-21 | 2022-06-03 | 通研電気工業株式会社 | シンボルタイミング生成器および受信機 |
US10992326B1 (en) | 2020-05-19 | 2021-04-27 | Nanosemi, Inc. | Buffer management for adaptive digital predistortion |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3414558B2 (ja) | 1995-08-25 | 2003-06-09 | 沖電気工業株式会社 | 最大相関値タイミング推定回路及び受信装置 |
JP2001036429A (ja) * | 1999-07-19 | 2001-02-09 | Furuno Electric Co Ltd | 擬似雑音符号位相検出装置 |
JP4014343B2 (ja) | 1999-12-28 | 2007-11-28 | 富士通株式会社 | 歪補償装置 |
JP4326673B2 (ja) * | 2000-06-06 | 2009-09-09 | 富士通株式会社 | 非線形歪補償装置を有する通信装置の起動方法 |
US7003051B2 (en) * | 2001-10-16 | 2006-02-21 | Intel Corporation | Time delay estimation in a transmitter |
US7313199B2 (en) * | 2002-03-21 | 2007-12-25 | Hypres, Inc. | Power amplifier linearization |
JP3874688B2 (ja) * | 2002-03-29 | 2007-01-31 | 富士通株式会社 | 歪補償装置 |
US7551905B2 (en) * | 2002-05-31 | 2009-06-23 | Fujitsu Limited | Distortion compensation apparatus |
KR20050041481A (ko) * | 2003-10-31 | 2005-05-04 | 삼성전자주식회사 | 아날로그 구적 변조 에러 보상 장치 및 방법 |
ES2425223T3 (es) * | 2004-04-08 | 2013-10-14 | Locata Corporation | Correlación de borde de pulso staccato |
KR100724934B1 (ko) * | 2004-05-11 | 2007-06-04 | 삼성전자주식회사 | 광대역 전력 증폭기를 위한 디지털 전치 왜곡 장치 및 방법 |
US7239671B2 (en) * | 2004-07-09 | 2007-07-03 | Powerwave Technologies, Inc. | System and method for digital timing error correction in a communications system utilizing adaptive predistortion |
JP4179418B2 (ja) * | 2005-07-13 | 2008-11-12 | 京セラ株式会社 | 無線受信装置 |
JP2007256112A (ja) * | 2006-03-23 | 2007-10-04 | Seiko Epson Corp | 測位装置、測位装置の制御方法、測位装置の制御プログラム、測位装置の制御プログラムを記録したコンピュータ読み取り可能な記録媒体 |
JP2007256110A (ja) * | 2006-03-23 | 2007-10-04 | Seiko Epson Corp | 測位装置、測位装置の制御方法、測位装置の制御プログラム、測位装置の制御プログラムを記録したコンピュータ読み取り可能な記録媒体 |
JP5104623B2 (ja) * | 2008-07-29 | 2012-12-19 | 富士通株式会社 | 遅延量推定装置および信号送信装置 |
-
2008
- 2008-07-29 JP JP2008195068A patent/JP5104623B2/ja active Active
-
2009
- 2009-07-08 US US12/499,270 patent/US8605815B2/en active Active
- 2009-07-27 EP EP09166498.7A patent/EP2149991A3/en not_active Withdrawn
- 2009-07-28 KR KR1020090068935A patent/KR101049503B1/ko not_active IP Right Cessation
- 2009-07-29 CN CN2009101596730A patent/CN101640925B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR20100012840A (ko) | 2010-02-08 |
CN101640925A (zh) | 2010-02-03 |
CN101640925B (zh) | 2013-06-19 |
EP2149991A3 (en) | 2015-03-18 |
JP2010034863A (ja) | 2010-02-12 |
EP2149991A2 (en) | 2010-02-03 |
KR101049503B1 (ko) | 2011-07-15 |
US20100026354A1 (en) | 2010-02-04 |
US8605815B2 (en) | 2013-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5104623B2 (ja) | 遅延量推定装置および信号送信装置 | |
US7602244B1 (en) | Power amplifier bias synchronization | |
EP2770684B1 (en) | Method and device for generating microwave predistortion signal | |
US20150103955A1 (en) | Envelope Path Processing for Envelope Tracking Amplification Stage | |
JP5028966B2 (ja) | 増幅器 | |
KR101067099B1 (ko) | 왜곡 보상 장치 및 방법 | |
US9099966B2 (en) | Dual time alignment architecture for transmitters using EER/ET amplifiers and others | |
CN103270695B (zh) | 放大器电路以及无线通信装置 | |
EP1791310A4 (en) | DISTORTION COMPENSATION DEVICE | |
KR20130093487A (ko) | 증폭 회로 및 무선 통신 장치 | |
US20190369158A1 (en) | High-frequency measurement method and high-frequency measurement apparatus | |
EP2779555A1 (en) | Method and apparatus for adjusting predistortion coefficients | |
US9263994B2 (en) | Amplifying device, distortion compensating device, and amplifying method | |
TW200719315A (en) | Source driver output stage circuit, buffer circuit and voltage adjusting method thereof | |
WO2008093665A1 (ja) | 電源電圧形成装置及びポーラ変調送信装置 | |
JP2009290283A (ja) | 増幅回路 | |
KR102081385B1 (ko) | 가우시안 펄스 및 sfol 펄스 듀얼모드 dme 지상 트랜스폰더 및 그 제어방법 | |
JP2014017670A (ja) | 送信装置、及び送信方法 | |
US20120112847A1 (en) | Polar modulation transmission circuit and polar modulation transmission method | |
KR101131746B1 (ko) | 다중 경로를 갖는 알에프 송신기의 경로 오차 보상 장치 및 그 방법 | |
CN102790978A (zh) | 一种gsm***中的信号校正方法及装置 | |
JP6307779B2 (ja) | 補正装置、及び補正方法 | |
WO2021039256A1 (ja) | 歪補償回路、無線装置 | |
WO2022236821A1 (zh) | 一种信号处理方法以及相关设备 | |
RU2008120492A (ru) | Интерактивная коррекция частоты с использованием обучающей последовательности и битов данных |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110418 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120904 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120917 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5104623 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |