JP5103321B2 - Crosstalk noise determination method and program - Google Patents
Crosstalk noise determination method and program Download PDFInfo
- Publication number
- JP5103321B2 JP5103321B2 JP2008205029A JP2008205029A JP5103321B2 JP 5103321 B2 JP5103321 B2 JP 5103321B2 JP 2008205029 A JP2008205029 A JP 2008205029A JP 2008205029 A JP2008205029 A JP 2008205029A JP 5103321 B2 JP5103321 B2 JP 5103321B2
- Authority
- JP
- Japan
- Prior art keywords
- noise
- aggressor
- value
- wiring
- crosstalk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
本発明は、クロストーク解析技術に関し、特に、高精度なクロストークノイズのエラー判定に有効な技術に関する。 The present invention relates to a crosstalk analysis technique, and more particularly to a technique effective for highly accurate crosstalk noise error determination.
半導体集積回路装置設計において、配線間クロストークによる雑音解析を行なう静的クロストーク検証ツールは、ビクティム配線とアグレッサ配線との間のカップリング容量値、ドライバのホールディング抵抗値、スルー値などの回路定数より発生の可能性がある最大のグリッチノイズ、およびクロストークディレイ値を計算する。 Static crosstalk verification tools that perform noise analysis due to crosstalk between wires in semiconductor integrated circuit device design are circuit constants such as coupling capacitance values between victim wires and aggressor wires, driver holding resistance values, and through values. Calculate the largest possible glitch noise and crosstalk delay value.
ここで、１つのビクティム配線に対するアグレッサが複数本ある場合、各々のアグレッサから発生するノイズの合計値がビクティム配線に対するノイズ量となる。グリッチノイズを例にとるとアグレッサが３本で、各アグレッサより、たとえば、４０ｍＶ、３０ｍＶ、２０ｍＶのノイズが発生した場合、ビクティム配線に発生するグリッチノイズ値は合計値である９０ｍＶと計算される。 Here, when there are a plurality of aggressors for one victim wiring, the total noise generated from each aggressor is the amount of noise for the victim wiring. Taking glitch noise as an example, if there are three aggressors and 40 mV, 30 mV and 20 mV of noise are generated from each aggressor, for example, the glitch noise value generated in the victim wiring is calculated as 90 mV which is the total value.
解析の悲観性を削減するための技術は主に、（１）各アグレッサの信号変化が起こる可能性のある時刻をＳＴＡ（静的タイミング解析）より求めて、信号が変化する可能性の無いアグレッサを除外して解析する手法、および（２）各アグレッサの中で微小なノイズ（主に電源電圧の５％以下）を削除して解析する手法がある。 Techniques for reducing the pessimistic nature of analysis are mainly (1) an aggressor in which there is no possibility of signal change by obtaining the time at which signal change of each aggressor may occur from STA (static timing analysis). And (2) a technique of deleting and analyzing minute noise (mainly 5% or less of the power supply voltage) in each aggressor.
この解析技術では、上記した（１）、および（２）を考慮した上でノイズ値が大きい順にクロストークエラーを指摘していた。この技術は、クロストーク発生の最悪条件となった場合に影響の大きい順にエラーを指摘する手法である。また、エラーしきい値を設定して、そのしきい値を超えたクロストークについては全て修正する設計フローもある。 In this analysis technique, crosstalk errors are pointed out in descending order of noise value in consideration of the above (1) and (2). This technique is a method of pointing out errors in descending order when the worst condition for occurrence of crosstalk occurs. There is also a design flow in which an error threshold is set and all crosstalk exceeding the threshold is corrected.
この種のクロストーク検証技術については、複数のアグレッサが存在する場合のクロストーク解析において、着目配線での信号到達時刻を基に遅延時間劣化特性を加算して解析を行うものがある（たとえば、特許文献１参照）
ところが、上記のような配線間クロストークによる雑音解析技術では、次のような問題点があることが本発明者により見い出された。 However, the present inventor has found that the above-described noise analysis technique using crosstalk between wirings has the following problems.
すなわち、上記した解析では、エラー指摘された中に発生確率がゼロ、または極めて発生確率の低いエラーが含まれてしまう。このため、エラー指摘の上位から順に対策する設計手法では上位に入っている発生確率の低いエラー対策に時間が取られてしまい、エラー指摘の上位ではないが発生確率の高いエラーを対策することができない場合が発生してしまう恐れがある。 In other words, in the above analysis, errors that are pointed out include errors with an occurrence probability of zero or an extremely low probability of occurrence. For this reason, in the design method for countermeasures in order from the top of error indication, it takes time to deal with errors with low probability of occurrence that are in the top, and it is possible to take measures against errors that are not high in error indication but high in probability of occurrence. There is a risk that it may not be possible.
また、エラーしきい値以上の全てのエラーを修正する手法では、エラー発生件数が多数となり対策のための工数が大幅に増大してしまうことになり、場合によっては、対策そのものができない恐れが生じてしまうことになる。 In addition, in the method of correcting all errors above the error threshold, the number of error occurrences will be large and the man-hours for countermeasures will increase significantly. In some cases, countermeasures themselves may not be possible. It will end up.
本発明の目的は、クロストークエラーの発生確率を考慮し、発生確率がゼロ、または極めて低いクロストークエラーをクロストーク対策の対象外とするクロストーク解析技術を提供することにある。 An object of the present invention is to provide a crosstalk analysis technique in which the occurrence probability of a crosstalk error is taken into consideration, and a crosstalk error having an occurrence probability of zero or extremely low is excluded from the crosstalk countermeasure target.
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。 Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.
本発明のクロストークノイズの判定方法は、レイアウトデータから、クロストーク解析の対象となるノイズを受ける側の配線であるビクティム配線を選択するステップと、レイアウトデータから、選択したビクティム配線に対してノイズを与える側の配線であるアグレッサ配線の本数を算出するステップと、該アグレッサ配線の本数毎に任意に設定された複数のエラーしきい値を有するアグレッサ本数別エラーしきい値テーブルを準備するステップと、レイアウトデータから、クロストークノイズを算出するステップと、算出したアグレッサ配線の本数に応じたエラーしきい値をアグレッサ本数別エラーしきい値テーブルから選択するステップと、選択したエラーしきい値と算出したクロストークノイズの値とを比較し、エラーしきい値よりもクロストークノイズの値が大きい際にエラーと判定し、クロストークノイズの値がエラーしきい値よりも小さい場合にノーエラーとするクロストークエラー判定を行うステップとを有するものである。 The method for determining crosstalk noise according to the present invention includes a step of selecting a victim wiring which is a wiring that receives a noise to be subjected to crosstalk analysis from layout data, and a noise for the victim wiring selected from the layout data. A step of calculating the number of aggressor wirings, which are wirings on the side of providing an error, and a step of preparing an error threshold table for each aggressor number having a plurality of error thresholds arbitrarily set for each number of the aggressor wirings; The step of calculating the crosstalk noise from the layout data, the step of selecting the error threshold corresponding to the calculated number of aggressor wirings from the error threshold table for each aggressor number, and the calculation of the selected error threshold Compared to the crosstalk noise value Determining an error in the value of the crosstalk noise is large, and has a step of performing a crosstalk error determination to no error when the value of the crosstalk noise is less than the error threshold.
また、本発明のクロストークノイズの判定方法は、アグレッサ本数別エラーしきい値テーブルにおけるアグレッサ配線の本数毎のエラーしきい値の設定をモンテカルロシミュレーションにより算出するものである。 In the crosstalk noise determination method of the present invention, the setting of the error threshold value for each number of aggressor wirings in the error threshold value table for each aggressor number is calculated by Monte Carlo simulation.
さらに、本発明のクロストークノイズの判定方法は、レイアウトデータから、クロストーク解析の対象となるノイズを受ける側の配線であるビクティム配線を選択するステップと、レイアウトデータから、選択したビクティム配線に対してノイズを与える側の配線であるアグレッサ配線の本数を算出するステップと、アグレッサ配線の本数毎に任意に設定された複数のエラーしきい値を有するアグレッサ本数別エラーしきい値テーブルを準備するステップと、レイアウトデータから、クロストークノイズを算出するステップと、算出したアグレッサ配線の本数、および各々のアグレッサ配線が、ビクティム配線に与えるノイズの大きさから、アグレッサ配線の本数を補正した実効アグレッサ本数を算出するステップと、算出した実効アグレッサ配線の本数に応じたエラーしきい値をアグレッサ本数別エラーしきい値テーブルから選択するステップと、選択したエラーしきい値と算出したクロストークノイズの値とを比較し、エラーしきい値よりもクロストークノイズの値が大きい際にエラーと判定し、クロストークノイズの値がエラーしきい値よりも小さい場合にノーエラーとするクロストークエラー判定を行うステップとを有するものである。 Furthermore, the crosstalk noise determination method of the present invention includes a step of selecting a victim wiring that is a wiring that receives a noise to be subjected to crosstalk analysis from the layout data, and a step of selecting the victim wiring selected from the layout data. A step of calculating the number of aggressor wirings which are noise-applying wirings, and a step of preparing an error threshold table for each aggressor number having a plurality of error thresholds arbitrarily set for each number of aggressor wirings And the step of calculating the crosstalk noise from the layout data, the calculated number of aggressor wirings, and the effective aggressor number obtained by correcting the number of aggressor wirings from the amount of noise each aggressor wiring gives to victim wiring. Step to calculate and calculated effective aggression Select the error threshold according to the number of wires from the error threshold table for each aggressor and compare the selected error threshold with the calculated crosstalk noise value. A step of determining a crosstalk error when the value of the crosstalk noise is large, and performing a crosstalk error determination when the value of the crosstalk noise is smaller than an error threshold.
また、本発明のクロストークノイズの判定方法は、前記実効アグレッサ本数を、算出した各々のアグレッサ配線のノイズ値の全体ノイズ値に対する比率を算出し、各々のアグレッサ配線が全体ノイズ値に対する割合から計算するものである。 In the crosstalk noise determination method of the present invention, the effective number of aggressors is calculated by calculating the ratio of the calculated noise value of each aggressor wiring to the total noise value, and each aggressor wiring is calculated from the ratio of the total noise value. To do.
さらに、本願のその他の発明の概要を簡単に示す。 Furthermore, the outline | summary of the other invention of this application is shown briefly.
本発明は、半導体集積回路装置の配線パターン設計におけるクロストークノイズの判定をコンピュータシステムに実行させるプログラムであって、レイアウトデータから、クロストーク解析の対象となるノイズを受ける側の配線であるビクティム配線を選択するステップと、レイアウトデータから、選択したビクティム配線に対してノイズを与える側の配線であるアグレッサ配線の本数を算出するステップと、アグレッサ配線の本数毎に任意に設定された複数のエラーしきい値を有するアグレッサ本数別エラーしきい値テーブルを準備するステップと、レイアウトデータから、クロストークノイズを算出するステップと、算出したアグレッサ配線の本数に応じたエラーしきい値をアグレッサ本数別エラーしきい値テーブルから選択するステップと、選択したエラーしきい値と算出したクロストークノイズの値とを比較し、エラーしきい値よりもクロストークノイズの値が大きい際にエラーと判定し、クロストークノイズの値がエラーしきい値よりも小さい場合にノーエラーとするクロストークエラー判定を行うステップとを有するものである。 The present invention is a program that causes a computer system to execute crosstalk noise determination in wiring pattern design of a semiconductor integrated circuit device, and is a victim wiring that is a wiring that receives noise that is subject to crosstalk analysis from layout data. From the layout data, calculating the number of aggressor wiring that is the wiring that gives noise to the selected victim wiring, and a plurality of errors arbitrarily set for each number of aggressor wiring Preparing an error threshold table for each aggressor having a threshold value, calculating crosstalk noise from the layout data, and generating an error threshold corresponding to the calculated number of aggressor wirings for each aggressor error. Step to select from the threshold table And the selected error threshold value and the calculated crosstalk noise value are compared. If the crosstalk noise value is larger than the error threshold value, an error is determined, and the crosstalk noise value is the error threshold. And a step of performing a crosstalk error determination that makes a no error when the value is smaller than the value.
また、本発明は、前記アグレッサ本数別エラーしきい値テーブルにおけるアグレッサ配線の本数毎のエラーしきい値の設定をモンテカルロシミュレーションにより算出するものである。 In the present invention, the setting of the error threshold value for each number of aggressor wirings in the error threshold value table for each aggressor number is calculated by Monte Carlo simulation.
さらに、本発明は、半導体集積回路装置の配線パターン設計におけるクロストークノイズの判定をコンピュータシステムに実行させるプログラムであって、レイアウトデータから、クロストーク解析の対象となるノイズを受ける側の配線であるビクティム配線を選択するステップと、レイアウトデータから、選択したビクティム配線に対してノイズを与える側の配線であるアグレッサ配線の本数を算出するステップと、アグレッサ配線の本数毎に任意に設定された複数のエラーしきい値を有するアグレッサ本数別エラーしきい値テーブルを準備するステップと、レイアウトデータから、クロストークノイズを算出するステップと、算出したアグレッサ配線の本数、および各々のアグレッサ配線が、ビクティム配線に与えるノイズの大きさから、アグレッサ配線の本数を補正した実効アグレッサ本数を算出するステップと、算出した実効アグレッサ配線の本数に応じたエラーしきい値をアグレッサ本数別エラーしきい値テーブルから選択するステップと、選択したエラーしきい値と算出したクロストークノイズの値とを比較し、エラーしきい値よりもクロストークノイズの値が大きい際にエラーと判定し、クロストークノイズの値がエラーしきい値よりも小さい場合にノーエラーとするクロストークエラー判定を行うステップとを有するものである。 Furthermore, the present invention is a program that causes a computer system to execute crosstalk noise determination in wiring pattern design of a semiconductor integrated circuit device, and is a wiring on a side that receives noise to be subjected to crosstalk analysis from layout data. A step of selecting victim wiring, a step of calculating the number of aggressor wirings that are noise-fitting to the selected victim wiring from layout data, and a plurality of arbitrarily set for each number of aggressor wirings The step of preparing an error threshold table for each aggressor having an error threshold, the step of calculating crosstalk noise from the layout data, the number of calculated aggressor wirings, and each aggressor wiring are converted into victim wirings. From the amount of noise A step of calculating an effective aggressor number in which the number of aggressor wirings is corrected, a step of selecting an error threshold according to the calculated number of effective aggressor wirings from an error threshold table for each aggressor number, and a selected error threshold. The value is compared with the calculated crosstalk noise value. If the crosstalk noise value is larger than the error threshold value, an error is determined. If the crosstalk noise value is smaller than the error threshold value, no error occurs. And performing a crosstalk error determination.
また、本発明は、前記実効アグレッサ本数を、算出した各々のアグレッサ配線のノイズ値の全体ノイズ値に対する比率を算出し、各々のアグレッサ配線が全体ノイズ値に対する割合から計算するものである。 Further, the present invention calculates the ratio of the calculated noise value of each aggressor wiring to the total noise value, and calculates the effective aggressor number from the ratio of each aggressor wiring to the total noise value.
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。 Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.
（１）対策が必要な真のクロストークノイズエラーのみを高精度に指摘することができるので、半導体集積回路装置におけるクロストークノイズに起因する設計不良を大幅に防止することができる。 (1) Since only true crosstalk noise errors that need countermeasures can be pointed out with high accuracy, design defects due to crosstalk noise in a semiconductor integrated circuit device can be largely prevented.
（２）また、上記（１）により、クロストークノイズの対策工数を大幅に削減することができ、半導体集積回路装置の設計期間を短縮し、設計コストを削減することが可能になる。 (2) Further, the above (1) makes it possible to greatly reduce the man-hours for countermeasures against crosstalk noise, shorten the design period of the semiconductor integrated circuit device, and reduce the design cost.
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.
（実施の形態１）
図１は、本発明の実施の形態１による電子システムの一例を示すブロック図、図２は、図１の電子システムによるクロストーク解析処理の一例を示すフローチャート、図３は、クロストークノイズ判定に用いられるアグレッサ本数別エラーしきい値テーブルの一例を示す説明図、図４は、ビクティム配線とアグレッサとの配線パターンの一例を示す説明図、図５は、ビクティム配線とアグレッサとの配線パターンの他の例を示す説明図、図６は、図４、および図５の配線パターンにおけるノイズ波形の一例を示す説明図、図７は、図５の配線パターンにおけるノイズ波形の一例を示す説明図、図８は、図５の配線パターンにおけるノイズ波形の他の例を示す説明図、図９は、アグレッサ本数と実効ノイズ最大値との関係を示す説明図である。
(Embodiment 1)
FIG. 1 is a block diagram showing an example of an electronic system according to
本実施の形態１において、半導体集積回路装置におけるクロストーク検証方法は、発生確率を考慮したクロストーク解析を行うものであり、これらは、パーソナルコンピュータやワークステーションなどに例示されるコンピュータシステムからなる電子システム１によって処理される。
In the first embodiment, the crosstalk verification method in the semiconductor integrated circuit device performs crosstalk analysis in consideration of the occurrence probability, and these are electronic devices including a computer system exemplified by a personal computer or a workstation. Processed by
電子システム１は、図１に示すように、入力部２、中央制御装置３、出力部４、ならびにデータベース５から構成されている。入力部２は、種々のデータを入力することができるキーボードなどであり、該入力部２には、中央制御装置３が接続されている。
As shown in FIG. 1, the
出力部４は、ディスプレイやプリンタなどからなり、入力部２から入力したデータや中央制御装置３が演算した結果などを表示したり、プリント出力などを行う。データベース５は、レイアウト設計における配線情報やセル配置情報などを含む各種のレイアウト情報からなるレイアウトデータが格納されている。
The
中央制御装置３には、制御部、格納部、プログラム格納部、および演算部などが備えられている。制御部は、中央制御装置３におけるすべての制御を司る。格納部は、たとえば、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などのメモリからなり、入力部２から入力されたデータ、および演算部による演算結果のデータなどを格納する。
The
プログラム格納部は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、あるいはハードディスク装置などの記憶装置からなり、電子システムによって内部処理されるクロストーク検証を行うプログラムが格納されている。演算部は、プログラム格納部に格納されたプログラムに基づいて、クロストークの大きさとクロストークの発生確率とを求め、対策すべきクロストークエラーを検証する。 The program storage unit includes a storage device such as a ROM (Read Only Memory) or a hard disk device, and stores a program for performing crosstalk verification internally processed by the electronic system. Based on the program stored in the program storage unit, the arithmetic unit obtains the size of crosstalk and the probability of occurrence of crosstalk, and verifies the crosstalk error to be taken.
次に、電子システム１によるクロストーク解析処理について、図２のフローチャートを用いて説明する。
Next, crosstalk analysis processing by the
まず、中央制御装置３は、データベース５からレイアウトデータを読み込み（ステップＳ１０１）、各配線の対接地容量と配線間カップリング容量とを配線形状、およびプロセス情報から計算する（ステップＳ１０２）。
First, the
そして、レイアウトデータから半導体集積回路装置に含まれる各ネットの情報を抽出し、該ネットからクロストーク解析対象となるノイズを受ける側のネットであるビクティム配線を選択して抽出する（ステップＳ１０３）。 Then, information on each net included in the semiconductor integrated circuit device is extracted from the layout data, and a victim wiring that is a net that receives noise to be subjected to crosstalk analysis is selected and extracted from the net (step S103).
続いて、抽出した各ビクティム配線に対してノイズを与える側のネットであるアグレッサの本数をレイアウトデータの配線形状から求める（ステップＳ１０４）。 Subsequently, the number of aggressors, which are nets that give noise to each extracted victim wiring, is obtained from the wiring shape of the layout data (step S104).
その後、ステップＳ１０２の処理で算出した接地容量、カップリング容量、およびレイアウトデータに含まれる回路情報などに基づいてクロストークノイズ値を計算する（ステップＳ１０５）。 Thereafter, the crosstalk noise value is calculated based on the ground capacitance, the coupling capacitance, the circuit information included in the layout data, and the like calculated in the process of step S102 (step S105).
ここでは、ステップＳ１０４の処理の後にステップＳ１０５の処理を行うよう記載したが、ステップＳ１０５の処理の後にステップＳ１０４の処理を行うようにしてもよい。 Here, it is described that the process of step S105 is performed after the process of step S104. However, the process of step S104 may be performed after the process of step S105.
クロストークノイズ値を計算した後、アグレッサ本数別エラーしきい値テーブルを読み込む（ステップＳ１０６）。 After calculating the crosstalk noise value, the error threshold table for each aggressor is read (step S106).
このアグレッサ本数別エラーしきい値テーブルは、図３に示すように、アグレッサ本数とクロストークエラーと判定するノイズ値（ノイズの高さ）のエラーしきい値の関係を表したテーブルであり、たとえば、中央制御装置３の格納部やプログラム格納部などに格納されている。
As shown in FIG. 3, this aggressor number-specific error threshold value table is a table showing the relationship between the number of aggressors and the error threshold value of the noise value (noise level) determined to be a crosstalk error. These are stored in the storage unit or program storage unit of the
たとえば、図３において、アグレッサ本数が１本の場合には、エラーしきい値はαｍＶ、アグレッサ本数が５本の場合には、エラーしきい値はβｍＶであり、アグレッサ本数が１０本の場合には、エラーしきい値はγｍＶであることを示している（α＜β＜γとする）。 For example, in FIG. 3, when the number of aggressors is 1, the error threshold is αmV, when the number of aggressors is 5, the error threshold is β mV, and the number of aggressors is 10. Indicates that the error threshold is γmV (α <β <γ).
このように、アグレッサ本数が多くなるに従ってエラーしきい値が高く設定されることになる。 Thus, the error threshold is set higher as the number of aggressors increases.
ここで、アグレッサ本数別エラーしきい値テーブルにおけるエラーしきい値の設定技術について説明する。 Here, a technique for setting an error threshold in the error threshold table for each aggressor will be described.
静的解析ツールが求めたノイズ値が同じでもアグレッサ本数により、そのノイズ値が出現する確率は異なる。たとえば、図４に示すレイアウトパターンＰ１と図５に示すレイアウトパターンＰ２は、共に最大ノイズ高さが、図６に示すノイズ波形Ｎ１となるパターンと仮定する。 Even if the noise value obtained by the static analysis tool is the same, the probability that the noise value appears depends on the number of aggressors. For example, it is assumed that the layout pattern P1 shown in FIG. 4 and the layout pattern P2 shown in FIG. 5 are patterns in which the maximum noise height is the noise waveform N1 shown in FIG.
図４のレイアウトパターンＰ１は、１つのビクティム配線に対してアグレッサが１本であり、図５のレイアウトパターンＰ２は、１つのビクティム配線に対してアグレッサが３本となっている。 The layout pattern P1 in FIG. 4 has one aggressor for one victim wiring, and the layout pattern P2 in FIG. 5 has three aggressors for one victim wiring.
レイアウトパターンＰ１は、アグレッサ同士の時間的な相対関係を持たないため、図６のノイズ波形Ｎ１になる確率は１００％である。一方、レイアウトパターンＰ２は、アグレッサ同士の時間的な相対関係により、図６のノイズ波形Ｎ１よりもノイズ値が低い、図７に示すノイズ波形Ｎ２になることも、あるいは図８に示すノイズ波形Ｎ３になる確率も存在することになる。 Since the layout pattern P1 does not have a temporal relative relationship between the aggressors, the probability of becoming the noise waveform N1 in FIG. 6 is 100%. On the other hand, the layout pattern P2 may be a noise waveform N2 shown in FIG. 7 having a noise value lower than that of the noise waveform N1 in FIG. 6 due to the temporal relative relationship between the aggressors, or the noise waveform N3 shown in FIG. There is also a probability of becoming.
一般的に、アグレッサが複数存在する場合、実際のノイズ波形が最大のノイズ波形になる確率は、ｔ(n-1) となり、アグレッサの本数が増えれば増えるほど最大ノイズ波形になる確率が低くなる（ここでｔは、動作可能なタイミング範囲の中から他アグレッサの動作範囲と重なる確率、ｎはアグレッサ本数）。 In general, when there are a plurality of aggressors, the probability that the actual noise waveform becomes the maximum noise waveform is t (n-1) , and the probability that the maximum noise waveform increases as the number of aggressors increases. (Where t is the probability of overlapping the operation range of other aggressors from the operable timing range, and n is the number of aggressors).
また、アグレッサ本数が複数本ある場合は、図９に示すような分布になる。統計的解析の見地から見ると管理範囲（たとえば、３σ）を外れる範囲のノイズは無視しても構わない。 When there are a plurality of aggressors, the distribution is as shown in FIG. From the viewpoint of statistical analysis, noise in a range outside the management range (for example, 3σ) may be ignored.
この管理範囲にあたるノイズ値（図９中：ｇｎ３）が実効的なノイズ値となり、このｇｎ３の値をエラーしきい値として設定する。このｇｎ３の値は、モンテカルロシミュレーションによって求めることができる。以上に示した手法でアグレッサ本数に応じたエラーしきい値の設定が可能となる。 The noise value corresponding to this management range (in FIG. 9, gn3) becomes an effective noise value, and this gn3 value is set as an error threshold value. The value of gn3 can be obtained by Monte Carlo simulation. The error threshold can be set according to the number of aggressors by the method described above.
続いて、図２において、中央制御装置３は、ステップＳ１０４の処理で算出したアグレッサ本数に応じたエラーしきい値をアグレッサ本数別エラーしきい値テーブルから抽出し（ステップＳ１０７）、該エラーしきい値とステップＳ１０５の処理で算出したクロストークノイズ値との比較を行い、エラー判定を行う（ステップＳ１０８）。
Subsequently, in FIG. 2, the
ここでは、クロストークノイズ値がエラーしきい値よりも大きい場合、エラーと判定し、クロストークノイズ値がエラーしきい値よりも小さい場合には、ノーエラーと判定する処理を行う。 Here, when the crosstalk noise value is larger than the error threshold value, it is determined as an error, and when the crosstalk noise value is smaller than the error threshold value, a process of determining as no error is performed.
このように、アグレッサ本数に応じたエラーしきい値を設定することにより、真のエラーを摘出することが可能となる。実設計においては殆どのビクティムネットが複数のアグレッサ本数を持つため、一般的な静的解析ツールが摘出したエラー件数よりも大幅なエラー数の削減を可能にすることができる。 Thus, it is possible to extract a true error by setting an error threshold corresponding to the number of aggressors. In the actual design, most victim nets have a plurality of aggressors, so that the number of errors can be significantly reduced from the number of errors extracted by a general static analysis tool.
実設計におけるクロストーク修正は、ステップＳ１０８においてエラー判定されたエラーを全て修正すればよいことになる。また、図９に示したとおり、各アグレッサ本数に応じた発生確率を求めることができるので、該発生確率とノイズの大きさの２項目を考慮することにより、ノイズ対策の優先度を決定することもできる。 In the crosstalk correction in the actual design, all errors determined as errors in step S108 may be corrected. Further, as shown in FIG. 9, since the occurrence probability according to each aggressor number can be obtained, the priority of noise countermeasures can be determined by considering two items of the occurrence probability and the noise magnitude. You can also.
即ち、発生確率を考えると、発生確率は高ければ高いほどノイズ対策が必要である。ノイズの高さを考えると、ノイズ高が高ければ高いほどノイズ対策が必要となる。従って、この２つの項目に着目すると、真のエラーの中でも対策の優先度を設定することが可能となる。 That is, considering the occurrence probability, the higher the occurrence probability, the more noise countermeasures are required. Considering the noise level, the higher the noise level, the more noise countermeasures are required. Therefore, focusing on these two items, it is possible to set the priority of countermeasures even among true errors.
次に、図４と図５のアグレッサとビクティムとの関係を示す配線図を用いて、具体的なエラー判定技術について説明する。 Next, a specific error determination technique will be described with reference to a wiring diagram showing the relationship between the aggressor and victim shown in FIGS.
図４は、１本のアグレッサ配線Ａ１に対して、１本のビクティム配線Ｖ１が配線されており、図５は、１本のビクティム配線Ｖ２に対して、３本のアグレッサ配線Ａ２〜Ａ４が配線されている。 4 shows one victim wiring V1 wired to one aggressor wiring A1, and FIG. 5 shows three aggressor wirings A2 to A4 wired to one victim wiring V2. Has been.
ここで、アグレッサ配線Ａ１のノイズ値は１３０ｍＶとすると、ビクティム配線Ｖ１が受ける合計ノイズ値は、１３０ｍＶとなる。また、アグレッサ配線Ａ２〜Ａ４は、ノイズ値をそれぞれ５０ｍＶとすると、ビクティム配線Ｖ２が受ける合計ノイズ値は、１５０ｍＶとなる。 If the noise value of the aggressor wiring A1 is 130 mV, the total noise value received by the victim wiring V1 is 130 mV. Further, if the noise values of the aggressor wirings A2 to A4 are 50 mV, the total noise value received by the victim wiring V2 is 150 mV.
一般的な静的解析ツールでは、ビクティム配線Ｖ２の方がノイズ値が大きいため優先的にエラーレポートされることになり、ビクティム配線Ｖ１をエラー、ビクティム配線Ｖ２をノーエラーとすることができない。 In a general static analysis tool, the victim wiring V2 has a larger noise value, so an error report is preferentially performed, so that the victim wiring V1 cannot be an error and the victim wiring V2 cannot be a no error.
しかし、ビクティム配線Ｖ２は、３本のアグレッサ配線Ａ２〜Ａ４が配線されているために発生確率が低く、ビクティム配線Ｖ１がクロストークエラーを発生させる確率が高い場合が多い。 However, the probability wiring V2 has a low probability of occurrence because the three aggressor wirings A2 to A4 are wired, and the probability wiring V1 often has a high probability of generating a crosstalk error.
この場合、前述したようにアグレッサ本数に応じてエラーしきい値の設定が可能であるので、たとえば、１本のアグレッサ配線では、エラーしきい値を、たとえば、１２０ｍＶとし、３本のアグレッサ配線の場合には、エラーしきい値を、たとえば、２００ｍＶと設定することが可能となる。 In this case, since the error threshold value can be set according to the number of aggressors as described above, for example, in one aggressor wiring, the error threshold is set to 120 mV, for example, and the three aggressor wirings In this case, the error threshold can be set to 200 mV, for example.
それにより、本実施の形態１によれば、クロストークノイズの解析において、真のエラーのみを確実に指定することが可能となり、クロストークが起因となるエラーを大幅に低減することが可能となる。 Thus, according to the first embodiment, it is possible to reliably specify only true errors in the analysis of crosstalk noise, and it is possible to greatly reduce errors caused by crosstalk. .
（実施の形態２）
図１０は、本発明の実施の形態２によるクロストーク解析処理の一例を示すフローチャート、図１１は、ビクティム配線とアグレッサとの配線パターンの一例を示す説明図、図１２は、ビクティム配線とアグレッサとの配線パターンの他の例を示す説明図、図１３は、図１１の配線パターンにおけるノイズ波形の一例を示す説明図、図１４は、図１２の配線パターンにおけるノイズ波形の一例を示す説明図である。
(Embodiment 2)
10 is a flowchart showing an example of crosstalk analysis processing according to the second embodiment of the present invention, FIG. 11 is an explanatory diagram showing an example of a wiring pattern of victim wiring and aggressor, and FIG. 12 is a diagram of victim wiring and aggressor. FIG. 13 is an explanatory diagram showing an example of the noise waveform in the wiring pattern of FIG. 11, and FIG. 14 is an explanatory diagram showing an example of the noise waveform in the wiring pattern of FIG. is there.
本実施の形態２においては、アグレッサ本数を補正する処理を新たに追加することによって、より正確にクロストークエラーを指摘する技術について述べる。 In the second embodiment, a technique for pointing out a crosstalk error more accurately by newly adding a process for correcting the number of aggressors will be described.
図１０は、アグレッサ本数を補正する処理が追加された電子システム１によるクロストーク解析処理のフローチャートである。
FIG. 10 is a flowchart of crosstalk analysis processing by the
まず、中央制御装置３は、レイアウトデータの読み込み（ステップＳ２０１）、対接地容量と配線間カップリング容量の抽出（ステップＳ２０２）、ビクティムの抽出（ステップＳ２０３）、ならびに各ビクティムに対するアグレッサ本数の抽出（ステップＳ２０４）をそれぞれ行う。これらステップＳ２０１〜Ｓ２０４の処理は、前記実施の形態１のステップＳ１０１〜Ｓ１０４（図２）の処理と同様であるので説明は省略する。
First, the
その後、実効アグレッサ本数の抽出を行う（ステップＳ２０５）。 Thereafter, the number of effective aggressors is extracted (step S205).
ここで、ステップＳ２０５の処理における実効アグレッサ本数の計算技術について、図１１、および図１２を用いて説明する。 Here, the calculation technique of the number of effective aggressors in the process of step S205 will be described with reference to FIG. 11 and FIG.
アグレッサ本数が同じでかつ、最大ノイズ値が同じあっても、ノイズ発生確率が異なる場合が存在する。図１１のビクティム配線Ｖ３と図１２ビクティム配線Ｖ４とでは、ビクティム配線Ｖ３の方がクロストーク不良を発生させる確率が高い。 Even if the number of aggressors is the same and the maximum noise value is the same, there are cases where the noise occurrence probability is different. In the victim wiring V3 in FIG. 11 and the victim wiring V4 in FIG. 12, the probability wiring V3 has a higher probability of causing a crosstalk failure.
このようなケースは、上述した実効アグレッサ本数を計算することによりクロストークノイズの発生確率の高い順にエラー指摘することが可能となる。簡易な計算方法としてグリッチノイズに占める各々のアグレッサの割合の平均二乗和を求め、その逆数を実効アグレッサ本数とする方法である。 In such a case, by calculating the number of effective aggressors described above, errors can be pointed out in descending order of occurrence probability of crosstalk noise. As a simple calculation method, the average square sum of the ratios of the respective aggressors in the glitch noise is obtained, and the reciprocal number thereof is set as the effective aggressor number.
前記実施の形態１においてアグレッサ本数別のエラーしきい値の設定について説明したが、各々のアグレッサの大きさを考慮すると、より正確な実効的なエラーしきい値を求めることが可能となる。 Although the setting of the error threshold for each aggressor has been described in the first embodiment, it is possible to obtain a more accurate effective error threshold in consideration of the size of each aggressor.
図１１に示すレイアウトパターンＰ３の場合、１本のビクティム配線Ｖ３に対して、３本のアグレッサ配線Ａ５〜Ａ７が配線されており、アグレッサ配線Ａ５は、アグレッサ配線Ａ６，Ａ７よりもビクティム配線Ｖ３と平行に配線される距離が長くなっている。 In the case of the layout pattern P3 shown in FIG. 11, three aggressor wirings A5 to A7 are wired for one victim wiring V3, and the aggressor wiring A5 is connected to the victim wiring V3 more than the aggressor wirings A6 and A7. The distance of wiring in parallel is long.
ここで、アグレッサ配線Ａ５〜Ａ７のノイズ値を、それぞれ１００ｍＶ、１０ｍＶ、１０ｍＶとした場合、ビクティム配線Ｖ３が受ける合計ノイズ値は、１２０ｍＶとなる。 Here, when the noise values of the aggressor wirings A5 to A7 are 100 mV, 10 mV, and 10 mV, respectively, the total noise value received by the victim wiring V3 is 120 mV.
また、図１２に示す例では、１本のビクティム配線Ｖ４に対して、３本のアグレッサ配線Ａ８〜Ａ１０が配線されており、アグレッサ配線Ａ８〜Ａ１０は、ビクティム配線Ｖ４と平行に配線される距離がそれぞれ等しくなっている。 In the example shown in FIG. 12, three aggressor wirings A8 to A10 are wired to one victim wiring V4, and the aggressor wirings A8 to A10 are distances that are wired in parallel to the victim wiring V4. Are equal to each other.
この場合、アグレッサ配線Ａ８〜Ａ１０のノイズ値をそれぞれ等しく４０ｍＶ、４０ｍＶ、４０ｍＶとすると、ビクティム配線Ｖ４が受ける合計ノイズ値は、同じく１２０ｍＶとなる。 In this case, if the noise values of the aggressor wirings A8 to A10 are respectively equal to 40 mV, 40 mV, and 40 mV, the total noise value received by the victim wiring V4 is also 120 mV.
ここで、エラーしきい値を、たとえば、９０ｍＶとした場合を考える。図１１のレイアウトパターンＰ３では、ノイズが最も高くなる場合は、図１３（ａ）に示すノイズ波形Ｎ５であり、ノイズ値は１２０ｍＶである。 Here, consider a case where the error threshold is 90 mV, for example. In the layout pattern P3 of FIG. 11, when the noise becomes the highest, the noise waveform N5 shown in FIG. 13A has a noise value of 120 mV.
最もノイズが低くなる場合は、図１３（ｂ）に示すノイズ波形Ｎ６であり、ノイズ値は１００ｍＶである。 When the noise is lowest, the noise waveform is N6 shown in FIG. 13B, and the noise value is 100 mV.
したがって、エラーしきい値９０ｍＶを超える確率は１００％となる。一方、図１２のレイアウトパターンＰ４では、ノイズが最も高くなる場合は、図１４（ａ）に示すノイズ波形Ｎ７であり、ノイズ値は１２０ｍＶである。 Therefore, the probability of exceeding the error threshold of 90 mV is 100%. On the other hand, in the layout pattern P4 of FIG. 12, when the noise becomes the highest, it is the noise waveform N7 shown in FIG. 14A, and the noise value is 120 mV.
ノイズが最も低くなる場合は、図１４（ｂ）に示すノイズ波形Ｎ８であり、ノイズ値は４０ｍＶである。エラーしきい値９０ｍＶを超える場合は、３本のアグレッサによるノイズが同一時刻である場合に限定され、その確率は実施の形態１で説明した通り、おおよそｔ(n-1) となる。このことよりアグレッサの大きさの分布により、実効ノイズ最大値が変化することになる。 When the noise is lowest, the noise waveform is N8 shown in FIG. 14B, and the noise value is 40 mV. When the error threshold value exceeds 90 mV, it is limited to the case where the noise by the three aggressors is at the same time, and the probability is approximately t (n−1) as described in the first embodiment. As a result, the effective noise maximum value varies depending on the size distribution of the aggressors.
以上に説明した各々のアグレッサから受けるノイズの大きさの分布による実効ノイズ値の補正は、以下に説明する実効アグレッサ本数の計算を行うことにより可能となる。 Correction of the effective noise value based on the distribution of the magnitude of noise received from each of the aggressors described above can be performed by calculating the number of effective aggressors described below.
まず、各アグレッサからのノイズ値の全体ノイズ値に対する比率を求める。図１１では、各々のノイズは１００ｍＶ、１０ｍＶ、１０ｍＶであるため、全体ノイズに対する比率は各々８３％、８％、８％となる。図１２では、各々のノイズは４０ｍＶ、４０ｍＶ、４０ｍＶであるため、全体ノイズに対する比率は各々３３％、３３％、３３％となる。 First, the ratio of the noise value from each aggressor to the overall noise value is obtained. In FIG. 11, since each noise is 100 mV, 10 mV, and 10 mV, the ratio to the total noise is 83%, 8%, and 8%, respectively. In FIG. 12, since each noise is 40 mV, 40 mV, and 40 mV, the ratio to the total noise is 33%, 33%, and 33%, respectively.
次に、これら各アグレッサが全体ノイズに占める割合から実効アグレッサ本数を計算する。簡易な方法は、二乗平均和の逆数を求めることで、おおよその実効アグレッサ本数を求めることができる。 Next, the effective number of aggressors is calculated from the ratio of each of these aggressors to the total noise. A simple method is to obtain the approximate effective aggressor number by obtaining the reciprocal of the root mean square.
すなわち、α（１／√（ａ2 ＋ｂ2 ＋ｃ2 ・・・））ｎとなる。ここで、αは補正係数、ａ，ｂ，ｃは各々のアグレッサが全体ノイズに占める割合、ｎはアグレッサ本数である。 That is, α (1 / √ (a 2 + b 2 + c 2 ...)) N. Here, α is a correction coefficient, a, b, and c are the proportions of each aggressor in the total noise, and n is the number of aggressors.
図１１のレイアウトを例にとると、α（１／√（０．８３2 ＋０．０８2 ＋０．０８2 ））３＝３．８５αとなる。また、図１２のレイアウトでは、α（１／√（０．３３2 ＋０．３３2 ＋０．３３2 ））３＝５．２５αとなる。 Taking the layout of FIG. 11 as an example, α (1 / √ (0.83 2 +0.08 2 +0.08 2 )) 3 = 3.85α. In the layout of FIG. 12, α (1 / √ (0.33 2 +0.33 2 +0.33 2 )) 3 = 5.25α.
図１１と図１２のレイアウトパターンを比較すると、図１１のレイアウトパターンが図１２のレイアウトパターンよりもエラー発生確率が高いことになる。 Comparing the layout patterns of FIG. 11 and FIG. 12, the layout pattern of FIG. 11 has a higher error probability than the layout pattern of FIG.
また、エラーはアグレッサ本数が少ないほど発生確率が高いことを考えると本計算方法が正しいことが分かる。また、さらに正確を期すのであればモンテカルロシミュレーションによって実効アグレッサ本数を求めることも可能である。 Also, it can be seen that this calculation method is correct considering that the error probability increases as the number of aggressors decreases. Further, if more accurate is desired, the effective number of aggressors can be obtained by Monte Carlo simulation.
図１１、図１２において、ビクティム配線Ｖ３はエラー判定、ビクティム配線Ｖ４はノーエラー判定の場合は、たとえば、以下に示すエラーしきい値を設定すればよい。 In FIG. 11 and FIG. 12, when the victim wiring V3 makes an error determination and the victim wiring V4 makes a no error determination, for example, an error threshold shown below may be set.
実効アグレッサ本数が４本の場合にエラーしきい値が１２０ｍＶ、実効アグレッサ本数が５本の場合にエラーしきい値が１５０ｍＶである。これにより、実効アグレッサ本数が、３．８５本のビクティム配線Ｖ３に対するエラーしきい値は１２０ｍＶ以下であるためにエラーとなり、実効アグレッサ本数が、５．２４本のビクティム配線Ｖ４に対するエラーしきい値は１５０ｍＶ以下であるためにノーエラーである。 The error threshold is 120 mV when the number of effective aggressors is 4, and the error threshold is 150 mV when the number of effective aggressors is 5. As a result, the error threshold for the victim wiring V3 having 3.85 effective aggressors is 120 mV or less, resulting in an error. The error threshold for the victim wiring V4 having 5.24 effective aggressors is No error because it is 150 mV or less.
なお、エラーしきい値は、実効アグレッサ本数に対して単調増加になるため、小数を含む実効アグレッサ本数のエラーしきい値は線形補完で充分である。また、実効アグレッサ本数の算出は、モンテカルロシミュレーションなど、別の手段も考えられるが、どんな手段を用いるにしても、今回提案した実効アグレッサ本数に応じたエラーしきい値の設定は可能となる。 Since the error threshold monotonously increases with respect to the effective aggressor number, linear interpolation is sufficient for the error threshold value of the effective aggressor number including a decimal number. The calculation of the number of effective aggressors may be another means such as a Monte Carlo simulation. However, any method can be used to set an error threshold according to the number of effective aggressors proposed this time.
そして、実効アグレッサ本数を抽出すると、図１０において、クロストークノイズ値を計算（ステップＳ２０６）する。ここでも、ステップＳ２０６の処理は、ステップＳ２０４の処理を行う前に行うようにしてもよい。 When the effective aggressor number is extracted, a crosstalk noise value is calculated in FIG. 10 (step S206). Again, the process of step S206 may be performed before the process of step S204.
続いて、アグレッサ本数別エラーしきい値テーブルを読み込み（ステップＳ２０７）、ステップＳ２０５の処理で算出した実効アグレッサ本数に応じたエラーしきい値をアグレッサエラー本数別しきい値テーブルから抽出し（ステップＳ２０８）、該エラーしきい値とステップＳ２０６の処理で算出したクロストークノイズ値との比較を行い、エラー判定を行う（ステップＳ２０９）。 Subsequently, an error threshold table for each aggressor number is read (step S207), and an error threshold value corresponding to the effective aggressor number calculated in step S205 is extracted from the threshold table for each aggressor error number (step S208). ), The error threshold value is compared with the crosstalk noise value calculated in step S206, and error determination is performed (step S209).
図１０におけるステップＳ２０６，Ｓ２０７，Ｓ２０９の処理は、前記実施の形態１のステップＳ１０５，Ｓ１０６，Ｓ１０８（図２）の処理と同様であるので説明は省略する。 The processes in steps S206, S207, and S209 in FIG. 10 are the same as the processes in steps S105, S106, and S108 (FIG. 2) of the first embodiment, and thus description thereof is omitted.
それにより、本実施の形態２においては、実効アグレッサ本数に応じてエラーしきい値を設定することにより、より高精度にクロストークエラー判定を行うことができる。 Thereby, in the second embodiment, the crosstalk error determination can be performed with higher accuracy by setting the error threshold according to the number of effective aggressors.
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.
本発明は、半導体集積回路装置の設計におけるクロストークエラーの検証技術に適している。 The present invention is suitable for a crosstalk error verification technique in the design of a semiconductor integrated circuit device.
１ 電子システム
２ 入力部
３ 中央制御装置
４ 出力部
５ データベース
Ｐ１〜Ｐ４ レイアウトパターン
Ｎ１〜Ｎ８ ノイズ波形
Ｖ１〜Ｖ４ ビクティム配線
Ａ１〜Ａ１０ アグレッサ配線
DESCRIPTION OF
Claims (6)
前記レイアウトデータから、クロストーク解析の対象となるノイズを受ける側の配線であるビクティム配線を選択するステップと、
前記レイアウトデータから、選択した前記ビクティム配線に対してノイズを与える側の配線であるアグレッサ配線の本数を算出するステップと、
前記アグレッサ配線の本数毎にモンテカルロシミュレーションにより算出したノイズ値と発生確率の分布から、ノイズ値の管理範囲の上限の値をエラーしきい値としたアグレッサ本数別エラーしきい値テーブルを準備するステップと、
前記レイアウトデータから、クロストークノイズを算出するステップと、
算出した前記アグレッサ配線の本数に応じたエラーしきい値を前記アグレッサ本数別エラーしきい値テーブルから選択するステップと、
選択した前記エラーしきい値と算出した前記クロストークノイズの値とを比較し、前記エラーしきい値よりも前記クロストークノイズの値が大きい際にエラーと判定し、前記クロストークノイズの値が前記エラーしきい値よりも小さい場合にノーエラーとするクロストークエラー判定を行うステップとを有することを特徴とするクロストークノイズの判定方法。 A crosstalk noise determination method in which layout data of a semiconductor integrated circuit stored in a database of a computer system is processed by the central processing unit of the computer system to perform the following steps to determine crosstalk noise,
From the layout data, selecting a victim line is a side of the wiring for receiving the noise to be crosstalk analysis,
From the layout data, calculating the number of aggressor wiring that is a wiring on the side that gives noise to the selected victim wiring;
The distribution of the aggressor line noise value with probability calculated by the Monte Carlo simulation for each number of the steps of providing the aggressor number specific error threshold table the value of the upper limit was set to error thresholds for management range of noise values ,
From the layout data, calculating a crosstalk noise,
Selecting an error threshold according to the calculated number of the aggressor wiring from the error threshold table for each aggressor number;
The selected error threshold is compared with the calculated value of the crosstalk noise, and an error is determined when the value of the crosstalk noise is larger than the error threshold, and the value of the crosstalk noise is And a crosstalk error determination step of determining a no-error when the error threshold value is smaller than the error threshold value.
前記レイアウトデータから、クロストーク解析の対象となるノイズを受ける側の配線であるビクティム配線を選択するステップと、
前記レイアウトデータから、選択した前記ビクティム配線に対してノイズを与える側の配線であるアグレッサ配線の本数を算出するステップと、
前記アグレッサ配線の本数毎にモンテカルロシミュレーションにより算出したノイズ値と発生確率の分布から、ノイズ値の管理範囲の上限の値をエラーしきい値としたアグレッサ本数別エラーしきい値テーブルを準備するステップと、
前記レイアウトデータから、クロストークノイズを算出するステップと、
算出したアグレッサ配線の本数、および各々の前記アグレッサ配線が、前記ビクティム配線に与えるノイズの大きさから、前記アグレッサ配線の本数を補正した実効アグレッサ配線の本数を算出するステップと、
算出した前記実効アグレッサ配線の本数に応じたエラーしきい値を前記アグレッサ本数別エラーしきい値テーブルから選択するステップと、
選択した前記エラーしきい値と算出した前記クロストークノイズの値とを比較し、前記エラーしきい値よりも前記クロストークノイズの値が大きい際にエラーと判定し、前記クロストークノイズの値が前記エラーしきい値よりも小さい場合にノーエラーとするクロストークエラー判定を行うステップとを有することを特徴とするクロストークノイズの判定方法。 A crosstalk noise determination method in which layout data of a semiconductor integrated circuit stored in a database of a computer system is processed by the central processing unit of the computer system to perform the following steps to determine crosstalk noise,
From the layout data, selecting a victim line is a side of the wiring for receiving the noise to be crosstalk analysis,
From the layout data, calculating the number of aggressor wiring that is a wiring on the side that gives noise to the selected victim wiring;
The distribution of the aggressor line noise value with probability calculated by the Monte Carlo simulation for each number of the steps of providing the aggressor number specific error threshold table the value of the upper limit was set to error thresholds for management range of noise values ,
From the layout data, calculating a crosstalk noise,
Calculating the number of effective aggressor wirings obtained by correcting the number of aggressor wirings from the calculated number of aggressor wirings and the magnitude of noise that each of the aggressor wirings gives to the victim wiring;
Selecting an error threshold value according to the calculated number of effective aggressor wirings from the error threshold value table for each aggressor number;
The selected error threshold is compared with the calculated value of the crosstalk noise, and an error is determined when the value of the crosstalk noise is larger than the error threshold, and the value of the crosstalk noise is And a crosstalk error determination step of determining a no-error when the error threshold value is smaller than the error threshold value.
前記実効アグレッサ配線の本数の算出は、
算出した各々の前記アグレッサ配線のノイズ値の全体ノイズ値に対する比率を算出し、各々の前記アグレッサ配線が全体ノイズ値に対する割合から実効アグレッサ配線の本数を計算することを特徴とするクロストークノイズの判定方法。 In the determination method of the crosstalk noise according to claim 2 ,
Calculation of the number of effective aggressor wiring is
A ratio of the calculated noise value of each of the aggressor wirings to a total noise value is calculated, and each of the aggressor wirings calculates the number of effective aggressor wirings from the ratio of the total noise value. Method.
レイアウトデータから、クロストーク解析の対象となるノイズを受ける側の配線であるビクティム配線を選択するステップと、
前記レイアウトデータから、選択した前記ビクティム配線に対してノイズを与える側の配線であるアグレッサ配線の本数を算出するステップと、
前記アグレッサ配線の本数毎にモンテカルロシミュレーションにより算出したノイズ値と発生確率の分布から、ノイズ値の管理範囲の上限の値をエラーしきい値としたアグレッサ本数別エラーしきい値テーブルを準備するステップと、
前記レイアウトデータから、クロストークノイズを算出するステップと、
算出した前記アグレッサ配線の本数に応じたエラーしきい値を前記アグレッサ本数別エラーしきい値テーブルから選択するステップと、
選択した前記エラーしきい値と算出した前記クロストークノイズの値とを比較し、前記エラーしきい値よりも前記クロストークノイズの値が大きい際にエラーと判定し、前記クロストークノイズの値が前記エラーしきい値よりも小さい場合にノーエラーとするクロストークエラー判定を行うステップとを有することを特徴とするプログラム。 A program for causing a computer system to execute crosstalk noise determination in wiring pattern design of a semiconductor integrated circuit device,
Selecting a victim wiring that is a wiring on the side receiving the noise to be subjected to the crosstalk analysis from the layout data; and
From the layout data, calculating the number of aggressor wiring that is a wiring on the side that gives noise to the selected victim wiring;
The distribution of the aggressor line noise value with probability calculated by the Monte Carlo simulation for each number of the steps of providing the aggressor number specific error threshold table the value of the upper limit was set to error thresholds for management range of noise values ,
From the layout data, calculating a crosstalk noise,
Selecting an error threshold according to the calculated number of the aggressor wiring from the error threshold table for each aggressor number;
The selected error threshold is compared with the calculated value of the crosstalk noise, and an error is determined when the value of the crosstalk noise is larger than the error threshold, and the value of the crosstalk noise is And a step of performing a crosstalk error determination in which no error occurs when the error threshold value is smaller than the error threshold value.
レイアウトデータから、クロストーク解析の対象となるノイズを受ける側の配線であるビクティム配線を選択するステップと、
前記レイアウトデータから、選択した前記ビクティム配線に対してノイズを与える側の配線であるアグレッサ配線の本数を算出するステップと、
前記アグレッサ配線の本数毎にモンテカルロシミュレーションにより算出したノイズ値と発生確率の分布から、ノイズ値の管理範囲の上限の値をエラーしきい値としたアグレッサ本数別エラーしきい値テーブルを準備するステップと、
前記レイアウトデータから、クロストークノイズを算出するステップと、
算出した前記アグレッサ配線の本数、および各々の前記アグレッサ配線が、前記ビクティム配線に与えるノイズの大きさから、前記アグレッサ配線の本数を補正した実効アグレッサ配線の本数を算出するステップと、
算出した前記実効アグレッサ配線の本数に応じたエラーしきい値を前記アグレッサ本数別エラーしきい値テーブルから選択するステップと、
選択した前記エラーしきい値と算出した前記クロストークノイズの値とを比較し、前記エラーしきい値よりも前記クロストークノイズの値が大きい際にエラーと判定し、前記クロストークノイズの値が前記エラーしきい値よりも小さい場合にノーエラーとするクロストークエラー判定を行うステップとを有することを特徴とするプログラム。 A program for causing a computer system to execute crosstalk noise determination in wiring pattern design of a semiconductor integrated circuit device,
Selecting a victim wiring that is a wiring on the side receiving the noise to be subjected to the crosstalk analysis from the layout data; and
From the layout data, calculating the number of aggressor wiring that is a wiring on the side that gives noise to the selected victim wiring;
The distribution of the aggressor line noise value with probability calculated by the Monte Carlo simulation for each number of the steps of providing the aggressor number specific error threshold table the value of the upper limit was set to error thresholds for management range of noise values ,
From the layout data, calculating a crosstalk noise,
Calculating the number of effective aggressor wirings obtained by correcting the number of the aggressor wirings from the calculated number of the aggressor wirings and the magnitude of noise given to the victim wiring by each of the aggressor wirings;
Selecting an error threshold value according to the calculated number of effective aggressor wirings from the error threshold value table for each aggressor number;
The selected error threshold is compared with the calculated value of the crosstalk noise, and an error is determined when the value of the crosstalk noise is larger than the error threshold, and the value of the crosstalk noise is And a step of performing a crosstalk error determination in which no error occurs when the error threshold value is smaller than the error threshold value.
前記実効アグレッサ配線の本数の算出は、
算出した各々の前記アグレッサ配線のノイズ値の全体ノイズ値に対する比率を算出し、各々の前記アグレッサ配線が全体ノイズ値に対する割合から実効アグレッサ本数を計算することを特徴とするプログラム。 The program according to claim 5 ,
Calculation of the number of effective aggressor wiring is
A program that calculates a ratio of a calculated noise value of each of the aggressor wirings to an overall noise value and calculates an effective number of aggressors from the ratio of each of the aggressor wirings to the total noise value.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008205029A JP5103321B2 (en) | 2008-08-08 | 2008-08-08 | Crosstalk noise determination method and program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008205029A JP5103321B2 (en) | 2008-08-08 | 2008-08-08 | Crosstalk noise determination method and program |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010039969A JP2010039969A (en) | 2010-02-18 |
| JP5103321B2 true JP5103321B2 (en) | 2012-12-19 |
Family
ID=42012406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008205029A Expired - Fee Related JP5103321B2 (en) | 2008-08-08 | 2008-08-08 | Crosstalk noise determination method and program |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5103321B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5872273B2 (en) * | 2011-12-09 | 2016-03-01 | ルネサスエレクトロニクス株式会社 | Threshold table creation method, crosstalk analysis pessimism reduction method, crosstalk analysis method, and crosstalk analysis program |
| CN103338007B (en) * | 2013-06-04 | 2016-10-05 | 上海华力创通半导体有限公司 | Noise processing method and circuit after noise processing |
| CN113836071B (en) * | 2021-11-26 | 2022-02-22 | 苏州浪潮智能科技有限公司 | Self-correcting circuit and signal self-correcting method |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09147009A (en) * | 1995-11-24 | 1997-06-06 | Hitachi Ltd | Crosstalk delay deciding method and parallel wiring length limiting method |
| JP2002259486A (en) * | 2001-02-28 | 2002-09-13 | Fujitsu Ltd | Method for analyzing crosstalk noise and program for making computer execute the method |
| JP2003288381A (en) * | 2002-03-28 | 2003-10-10 | Nec Corp | Method and device for verifying crosstalk noise quantity |
| JP2006171818A (en) * | 2004-12-13 | 2006-06-29 | Matsushita Electric Ind Co Ltd | Cross-talk verification device and cross-talk verification method |
| JP2008020986A (en) * | 2006-07-11 | 2008-01-31 | Renesas Technology Corp | Crosstalk analyzing method |
-
2008
- 2008-08-08 JP JP2008205029A patent/JP5103321B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010039969A (en) | 2010-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080034338A1 (en) | Timing analysis method and device | |
| US6182269B1 (en) | Method and device for fast and accurate parasitic extraction | |
| US20050276135A1 (en) | Timing analysis method and apparatus | |
| US20070136705A1 (en) | Timing analysis method and device | |
| JP4435685B2 (en) | Method for extracting wiring parasitics related to filtered interconnections in integrated circuits | |
| US9443041B2 (en) | Simulation system and method for testing a simulation of a device against one or more violation rules | |
| JP5103321B2 (en) | Crosstalk noise determination method and program | |
| US20120010829A1 (en) | Fault diagnosis method, fault diagnosis apparatus, and computer-readable storage medium | |
| US7836421B2 (en) | Semiconductor layout design apparatus and method for evaluating a floorplan using distances between standard cells and macrocells | |
| US20040054974A1 (en) | Method and system for power node current waveform modeling | |
| US8843873B1 (en) | Capacitive cell load estimation using electromigration analysis | |
| JP4969416B2 (en) | Operation timing verification apparatus and program | |
| US20090150840A1 (en) | Method for acquiring basic characteristic of simultaneous switching noise in method for estimating simultaneous switching noise on semiconductor device | |
| US6704680B2 (en) | Method for decoupling capacitor optimization for a temperature sensor design | |
| US7366648B2 (en) | Electronic circuit analyzing apparatus, electronic circuit analyzing method, and electronic circuit analyzing program | |
| KR102109101B1 (en) | Static timing analysis method and appartus on near threshold voltage region | |
| JP2006195754A (en) | Circuit operation verification method, circuit operation verification device, and computer program | |
| US8448125B2 (en) | Method and apparatus for checking current density limitation | |
| Qi et al. | Fast decap allocation algorithm for robust on-chip power delivery | |
| JP5332972B2 (en) | Decoupling capacity determination method, decoupling capacity determination device and program | |
| JP6604069B2 (en) | Semiconductor integrated circuit delay estimation method, program, and circuit design apparatus | |
| US20120054706A1 (en) | Timing analysis method, program and system | |
| JP5872273B2 (en) | Threshold table creation method, crosstalk analysis pessimism reduction method, crosstalk analysis method, and crosstalk analysis program | |
| US20040215437A1 (en) | System and method for improved accuracy of standard cell timing models | |
| US20050177325A1 (en) | System and method for efficient analysis of transmission lines |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110317 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120607 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120815 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120904 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121001 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |