JP5102413B2 - Apparatus for generating a second power supply voltage from a first power supply voltage, a reference voltage generator, and a method and apparatus for generating a desired voltage - Google Patents

Description

【０００１】
【発明の分野】
本発明は一般に、集積回路に関し、より特定的には、外部電源電圧から内部電源電圧を生成する電圧発生器回路を有する集積回路に関する。
【０００２】
【発明の背景】
集積回路は、任意のチップ面積に対してより優れた機能性を提供すべく、ますます小型化されかつますます高密度に配された素子で製造されており、また、より高速な集積回路（すなわち、より少ない時間で特定された機能性を提供する回路）が求められている。このような傾向に伴って、集積回路に電力を供給する電源に対しても厳しい要求が生まれている。素子間の間隙が小さいより小型の素子においては、素子の損傷を防ぐためにかつ、素子間で十分に絶縁されるように、より低い電源電圧が求められている。
【０００３】
典型的な集積回路は、たとえば５．０ボルトまたは３．３ボルトといった外部電源電圧（ＶＣＣ）に結合されている。ただし他の電圧も使用され得る。オンチップ回路はＶＣＣを使用して、内部回路によって使用するためのより高い電圧およびより低い電圧を生成する。たとえば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）回路はしばしば、外部から供給されたＶＣＣよりも高い少なくとも１つの内部電圧を必要とする。ＤＲＡＭ素子は、論理信号を電圧としてキャパシタ上に記憶する。キャパシタは、読出および書込中にアクセストランジスタによってアクセスされる。複数のアクセストランジスタのゲートがワード線に結合されている。キャパシタが外部電源電圧レベルで論理信号を記憶している場合、アクセストランジスタをオンにするには、そのアクセストランジスタのゲートを、外部電源電圧よりも高い少なくとも１つのしきい値電圧の電圧に駆動せねばならない。このため、外部から供給される電源電圧よりも高い内部電圧を生成する電圧生成回路の存在が必要となる。
【０００４】
このような問題の典型的な解決例として、集積回路上に電圧シフト回路を設けて、外部から供給された電圧から内部電圧供給レベル（すなわち集積回路上で利用可能な電圧電源）を生成するものがある。この一例として、ＤＲＡＭ内のたとえばワード線に電力供給するために、外部から供給された電圧からより高い電圧を生成するオンチップ回路がある。これを達成する方法の１つは、チャージポンプと、調整器回路と、フィルタキャパシタとを利用して、外部電源電圧ＶＣＣよりも高い内部供給電圧を生成するものである。このようなより高い電圧はＶＣＣＰと称される。
【０００５】
典型的なポンプ回路は、調整器の信号に応答してオンおよびオフになる。比較器は、入力を受取って、ポンプされた供給電圧ＶＣＣＰを基準電圧と比較する。ＶＣＣＰを調整する方法としては、ＶＣＣに対するＶＣＣＰの比を比較して、ＶＣＣＰがＶＣＣにある定数を乗じたものとなるようにする方法がある。たとえば、比較器の基準電圧をＶＣＣに設定し、かつ２／３ＶＣＣＰに匹敵するようにすることにより、チャージポンプ比較器は、ＶＣＣＰがすべての条件下でＶＣＣの１５０％となるように調整する。
【０００６】
この方法の問題の１つは、ＶＣＣの大きさが種々の動作条件によって大幅に変化し得ることである。たとえば素子のバーンイン中に、ＶＣＣが増大して機構の故障を加速することがある。ＶＣＣのこのような増加は、ＶＣＣＰの生成によって倍加され、許容できないほど高いＶＣＣＰレベルをもたらすおそれがある。このような高いＶＣＣＰレベルは、様々な故障モード、なかでも、信頼性の問題、永久的なしきい値電圧のシフト、および、ゲート酸化物破壊等の問題を引起こしかねない。
【０００７】
別の方法は、ＶＣＣＰをＶＣＣよりも一定電圧だけ高い電圧に調整するものである（すなわち、ＶＣＣに一定量を乗じるのではなく、ＶＣＣに一定量を加える）。たとえば、ＶＣＣＰは、典型的なゲートアクセストランジスタにかかるしきい値電圧降下をＶＴＮとして、ＶＣＣ＋ＶＴＮに等しく設定することができる。これによれば、高温における上述のような乗算の影響は防がれるが、ＶＣＣＰは幾分予測不可能となる。なぜなら、ゲートアクセストランジスタのしきい値電圧は、チャネルのドーピング、ゲート酸化物の厚さ、チャネル長さおよび温度等の多くのパラメータに依存するためである。ＶＴＮもまた、ソース−ボディ間のバイアスに依存する。
【０００８】
このため、予測可能であって、しかも、予期される動作条件の範囲にわたって過度の電圧を生成する危険を伴わない、特にチャージポンプ回路内で使用するための、基準電圧シフタが求められる。
【０００９】
【発明の概要】
本発明は、電源電圧よりも予め選択された量だけ低い基準電圧を生成するための基準電圧発生器に関する。基準電圧源は、接地電位よりもＶＲＥＦだけ大きい、第１の基準電圧を生成する。第１の負荷素子は接地ノードに結合され、第１の負荷素子内を流れる電流の大きさによって決定される内部基準信号を生成する。差動増幅器は、第１および第２の入力上の信号間の差によって決定される信号を生成する。電流調整スイッチは、差動増幅器の出力に結合された制御ノードを有し、第１の負荷素子を通じる電流を決定するよう結合される。第１の負荷素子に直列に結合されかつ電源ノードに結合された第２の負荷素子は、該第２の負荷素子が第２の基準電圧を生成するように選択されたインピーダンスを有する。
【００１０】
別の局面において、本発明は、供給された電圧から所望の電圧を生成するための方法に関する。基準電圧は基準ノード上に生成され、供給電圧は供給ノード上に生成される。基準電圧およびフィードバック信号が差動的に増幅されて、差動増幅された信号が生成される。第１の負荷素子を通じる電流は、フィードバック信号を生成するよう調整される。この調整された電流は第２の負荷素子を通じて供給ノードに結合され、差動増幅された信号によって変調されて、第２の負荷素子にかかる電圧降下が基準電圧によって決定される。
【００１１】
【好ましい実施例の詳細な説明】
多くの回路には、接地（またはシステムコモン）よりもわかっている電圧（ＶＲＥＦ）だけ大きい基準電圧を生成するよう、基準電圧発生器が含まれている。ここで使用される「接地」という語は、アース接地と同じであるかまたは同じでない、システムコモンの電圧電位を意味する。概して、本発明は、（実施例においてＶＲＥＦと示される）利用可能な基準電圧を使用して、（ここに示す特定的な実施例においてはＶＣＯＭＰと称される基準電圧等の）１または複数の他の基準電圧を生成するための、システム、方法および回路に関する。ここで、該１または複数の他の基準電圧は、電源電圧等の別の電圧よりもＶＲＥＦだけ小さい電圧である。本発明に従えば、生成されたＶＲＥＦが供給電圧から実質的に減じられて、第２の基準電圧ＶＣＯＭＰが生成される。
【００１２】
本発明は特に、好ましい実施例において説明されるチャージポンプ調整器回路において有益である。しかし、本発明は、ある基準電圧から別の基準電圧を生成するための一般用途の手段として、多数の回路において利用価値が見出される。これは、単一の、信頼可能な一定出力の基準電圧発生器が、特定の回路において複数の基準電圧を生成するのに使用されることを可能にする。
【００１３】
図１は、本発明に従った電圧シフト装置の一実施例をブロック図で示す。比較器１００は、バンドギャップ基準回路（図示せず）等の基準電圧発生器から基準電圧ＶＲＥＦを受取る。比較器１００は、電源電圧ＶＣＣもまた受取る。チャージポンプ回路１０５はＶＣＣで電力供給され、比較器１００からのＶＯＵＴ制御信号によってオンおよびオフが切換えられて、ポンプされた供給電圧ＶＣＣＰを生成する。特定的な実施例においては、ＶＣＣＰはＶＣＣ＋ＶＲＥＦに実質的に等しくなるように調整される。チャージポンプ回路１０５は、特定の用途の必要を満たすようにどのような利用可能な技術で実現されてもよい。
【００１４】
比較器１００は、ＶＲＥＦおよびＶＣＣＰに結合されてＶＣＯＭＰと称される制御信号をノード１０６上に生成する、制御ユニット１０４を含む。信号ＶＯＵＴは、比較器１０３内でＶＣＣをＶＣＯＭＰと比較することによって生成される。比較器１０３の出力（ＶＯＵＴ）がチャージポンプ回路１０５を駆動し、チャージポンプ回路１０５が、ポンプされた供給電圧ＶＣＣＰを生成する。このように、チャージポンプ回路１０５は、ＶＣＣＰをＶＣＣ＋ＶＲＥＦに実質的に等しい大きさに調整するようにオンおよびオフにされる。チャージポンプは、ＶＣＯＭＰがＶＣＣよりも小さい場合にオンにされ、ＶＣＯＭＰがＶＣＣよりも大きい場合にオフにされる。
【００１５】
図２は、図１に示す電圧制御ユニット１０４を実現するのに好適な回路の一実施例を示す。差動増幅器２１４は、スイッチ２０４、２０５、２０６、２０７および２０８を含む。スイッチ２０４および２０５は信号入力として働き、特定の実施例においてはｎチャネル電界効果トランジスタ（ＦＥＴ）を含む。スイッチ２０６および２０７はｐチャネルＦＥＴとして実現され、それぞれ、差動増幅器２１４の左ブランチおよび右ブランチのための負荷素子として働く。スイッチ２０６および２０７は各々、ＶＣＣ電源から電力を受取るよう結合された１つの電流保持端末を有する。スイッチ２０８はｎチャネルＦＥＴとして実現され、接地電位に結合された電流源として働く。
【００１６】
スイッチ２０５の制御端末はＶＲＥＦに結合される。ＶＲＥＦを生成する基準電圧発生器はチップ上で既に利用可能であるため、また、図２に示す回路はＶＲＥＦ信号を最小限にロードするため、回路に最小限の複雑性を付加するだけで、正確な性能が達成される。スイッチ２０４の制御端末はノード２１７に結合されて、ここでは「ＶＲＥＦ１」と称される信号を受取る。動作中、ＶＲＥＦ１がＶＲＥＦよりも大きい場合、ノード２１５上の電圧が増加する。ＶＲＥＦ１がＶＲＥＦよりも小さい場合、ノード２１５上の電圧が低下する。
【００１７】
ノード２１５は、スイッチ２０９の制御電極に結合される。望ましくは、スイッチ２０９、スイッチ２１０およびスイッチ２１１は、直列結合されたｐチャネル電界効果トランジスタとして実現される。スイッチ２１０および２１１は、たとえば、それらのチャネル長および幅を従来の方法で合致させることによって、同じドレイン−ソース間のオン電圧を有するように調和される。スイッチ２０９は、ノード２１５上の信号に応答して直列結合されたスイッチ２０９〜２１１における電流の量を制御する。
【００１８】
安定な状態において、ノード２１５上の信号は、ノード２１７上の電圧がＶＲＥＦに実質的に等しくなるようなレベルに駆動される。トランジスタ２１１を通じるドレイン−ソース電流がトランジスタ２１０を通じるドレイン−ソース電流と同じであるため、また、トランジスタ２１０および２１１が同じサイズにされているため、トランジスタ２１１にかかるオン電圧の降下は、トランジスタ２１０にかかるオン電圧降下とほぼ等しくなる。
【００１９】
図２において、発振を防ぐために、かつ（たとえば高い負荷条件で）ＶＣＣまたはＶＣＣＰが迅速にレベル変化するときにより高速な応答を提供するために、キャパシタ２１２および２１３が付加されている。キャパシタ２１２は、ｎチャネルＭＯＳトランジスタとして有利に実現され、そのソースおよびドレイン端末はＶＳＳ（または接地）に結合され、そのゲート端末はノード２１７に結合される。同様に、キャパシタ２１３は望ましくは、ｐチャネルＭＯＳトランジスタとして実現され、そのソースおよびドレイン端末はＶＣＣＰに結合され、そのゲート端末はＶＣＯＭＰ生成ノードに結合される。同様の実現例を提供するように、他の利用可能なキャパシタ実現例が使用されてもよい。
【００２０】
図３は、図２に示した回路の動作を示す、動作波形のコンピュータシミュレーションから導出された波形図を示す。図３において、水平軸は時間を表わし、縦軸は信号の大きさをボルトで表わす。当初、ＶＣＣはおよそ３．０ボルトであり、ＶＲＥＦはおよそ１．４ボルトである。ＶＣＣＰは、ＶＣＣ＋ＶＲＥＦ、すなわち、およそ４．４ボルトである。上述のように、安定な状態においては、ＶＣＯＭＰはＶＣＣに等しく、チャージポンプユニット１０５（図１に示す）は活性化されない。
【００２１】
０．０で示された時間のすぐ後に、ＶＣＣは３．６Ｖに上昇する。ＶＣＯＭＰがＶＣＣよりも小さい時間期間中は、チャージポンプユニット１０５が活性化されて、（ある遅延の後に）ＶＣＣＰを上昇させる。これは、図３においては３．０で示される時間前後で示される。ＶＣＣＰが上昇すると、ＶＣＯＭＰもまた上昇する。ＶＣＣＰが約５．０ボルトに上昇するとき、ＶＣＯＭＰはＶＣＣに達し、チャージポンプユニット１０５が非活性化される。図３における時間４．０の後、ＶＣＯＭＰ＝ＶＣＣである安定状態条件が構築され、ＶＣＣＰは、ＶＣＣ＋ＶＲＥＦに実質的に等しい大きさに調整される。
【００２２】
以上に本発明をある程度特定的に説明しかつ図示したが、この開示は例示の目的のためのみのものであって、複数部分を組合せおよび配列することで前掲の特許請求の範囲および精神から離れることなく多くの変更が可能であることが、当業者には理解されるであろう。
【図面の簡単な説明】
【図１】 本発明に従った電圧シフト装置の一実施例をブロック図で示す図である。
【図２】 本発明に従った一実施例を概略的に示す図である。
【図３】 図２に示した実施例の装置の動作を示す波形図である。
【符号の説明】
１００ 比較器、１０４ 制御回路、１０５ チャージポンプ回路、２０４，２０５，２０６，２０７，２０８，２０９，２１０，２１１ スイッチ、２１２，２１３ キャパシタ、２１４ 差動増幅器。[0001]
Field of the Invention
The present invention relates generally to integrated circuits, and more particularly to integrated circuits having a voltage generator circuit that generates an internal supply voltage from an external supply voltage.
[0002]
BACKGROUND OF THE INVENTION
Integrated circuits are manufactured with increasingly smaller and increasingly denser elements to provide better functionality for any chip area, and faster integrated circuits ( That is, there is a need for a circuit that provides specified functionality in less time. Along with this trend, severe demands have arisen for power supplies that supply power to integrated circuits. In a smaller element having a small gap between elements, a lower power supply voltage is required to prevent the element from being damaged and to be sufficiently insulated between the elements.
[0003]
A typical integrated circuit is coupled to an external power supply voltage (VCC), such as 5.0 volts or 3.3 volts. However, other voltages can be used. On-chip circuitry uses VCC to generate higher and lower voltages for use by internal circuitry. For example, dynamic random access memory (DRAM) circuits often require at least one internal voltage that is higher than the externally supplied VCC. The DRAM device stores a logic signal as a voltage on the capacitor. The capacitor is accessed by the access transistor during reading and writing. The gates of the plurality of access transistors are coupled to the word line. When the capacitor stores a logic signal at the external power supply voltage level, to turn on the access transistor, the gate of the access transistor is driven to at least one threshold voltage higher than the external power supply voltage. I have to. For this reason, the presence of a voltage generation circuit that generates an internal voltage higher than the power supply voltage supplied from the outside is required.
[0004]
As a typical solution to such a problem, a voltage shift circuit is provided on an integrated circuit to generate an internal voltage supply level (that is, a voltage power source usable on the integrated circuit) from an externally supplied voltage. There is. One example of this is an on-chip circuit that generates a higher voltage from an externally supplied voltage in order to supply power to, for example, a word line in the DRAM. One way to achieve this is to use a charge pump, regulator circuit, and filter capacitor to generate an internal supply voltage that is higher than the external power supply voltage VCC. Such a higher voltage is referred to as VCCP.
[0005]
A typical pump circuit is turned on and off in response to a regulator signal. A comparator receives the input and compares the pumped supply voltage VCCP with a reference voltage. As a method of adjusting VCCP, there is a method in which the ratio of VCCP to VCC is compared so that VCCP is multiplied by a constant in VCC. For example, by setting the comparator reference voltage to VCC and making it comparable to 2/3 VCCP, the charge pump comparator adjusts VCCP to be 150% of VCC under all conditions.
[0006]
One problem with this method is that the magnitude of VCC can vary significantly with different operating conditions. For example, during device burn-in, VCC may increase to accelerate mechanism failure. Such an increase in VCC is doubled by the generation of VCCP and can result in unacceptably high VCCP levels. Such high VCCP levels can cause various failure modes, particularly problems such as reliability problems, permanent threshold voltage shifts, and gate oxide breakdown.
[0007]
Another method is to adjust VCCP to a voltage that is higher than VCC by a constant voltage (ie, adding a constant amount to VCC rather than multiplying VCC by a constant amount). For example, VCCP can be set equal to VCC + VTN, where VTN is the threshold voltage drop across a typical gate access transistor. This prevents the effects of multiplication as described above at high temperatures, but VCCP is somewhat unpredictable. This is because the threshold voltage of the gate access transistor depends on many parameters such as channel doping, gate oxide thickness, channel length and temperature. VTN also depends on the source-body bias.
[0008]
Thus, there is a need for a reference voltage shifter that is predictable and does not risk creating excessive voltage over a range of expected operating conditions, particularly for use in a charge pump circuit.
[0009]
Summary of the Invention
The present invention relates to a reference voltage generator for generating a reference voltage that is lower than a power supply voltage by a preselected amount. The reference voltage source generates a first reference voltage that is VREF greater than the ground potential. The first load element is coupled to the ground node and generates an internal reference signal that is determined by the magnitude of the current flowing through the first load element. The differential amplifier generates a signal determined by the difference between the signals on the first and second inputs. The current regulating switch has a control node coupled to the output of the differential amplifier and is coupled to determine the current through the first load element. A second load element coupled in series with the first load element and coupled to the power supply node has an impedance selected such that the second load element generates a second reference voltage.
[0010]
In another aspect, the present invention relates to a method for generating a desired voltage from a supplied voltage. A reference voltage is generated on the reference node and a supply voltage is generated on the supply node. The reference voltage and the feedback signal are differentially amplified to generate a differentially amplified signal. The current through the first load element is adjusted to generate a feedback signal. This regulated current is coupled to the supply node through the second load element and modulated by the differentially amplified signal, and the voltage drop across the second load element is determined by the reference voltage.
[0011]
Detailed Description of the Preferred Embodiment
Many circuits include a reference voltage generator to generate a reference voltage that is a known voltage (VREF) greater than ground (or system common). As used herein, the term “ground” refers to the voltage potential of the system common that may or may not be the same as earth ground. In general, the present invention uses one or more reference voltages (such as a reference voltage referred to as VCOMP in the specific embodiment shown) using an available reference voltage (denoted VREF in the examples). The invention relates to systems, methods and circuits for generating other reference voltages. Here, the one or more other reference voltages are voltages lower by VREF than other voltages such as a power supply voltage. According to the present invention, the generated VREF is substantially subtracted from the supply voltage to generate the second reference voltage VCOMP.
[0012]
The present invention is particularly useful in the charge pump regulator circuit described in the preferred embodiment. However, the present invention finds utility in many circuits as a general-purpose means for generating another reference voltage from one reference voltage. This allows a single, reliable, constant output reference voltage generator to be used to generate multiple reference voltages in a particular circuit.
[0013]
FIG. 1 shows a block diagram of an embodiment of a voltage shift device according to the present invention. The comparator 100 receives a reference voltage VREF from a reference voltage generator such as a bandgap reference circuit (not shown). Comparator 100 also receives power supply voltage VCC. The charge pump circuit 105 is powered by VCC and is switched on and off by the VOUT control signal from the comparator 100 to generate a pumped supply voltage VCCP. In a specific embodiment, VCCP is adjusted to be substantially equal to VCC + VREF. The charge pump circuit 105 may be implemented with any available technology to meet the needs of a particular application.
[0014]
Comparator 100 includes a control unit 104 that is coupled to VREF and VCCP to generate a control signal on node 106 called VCOMP. Signal VOUT is generated by comparing VCC with VCOMP in comparator 103. The output (VOUT) of the comparator 103 drives the charge pump circuit 105, which generates the pumped supply voltage VCCP. Thus, the charge pump circuit 105 is turned on and off to adjust VCCP to a magnitude substantially equal to VCC + VREF. The charge pump is turned on when VCOMP is smaller than VCC, and is turned off when VCOMP is larger than VCC.
[0015]
FIG. 2 shows an embodiment of a circuit suitable for realizing the voltage control unit 104 shown in FIG. Differential amplifier 214 includes switches 204, 205, 206, 207 and 208. Switches 204 and 205 serve as signal inputs and include n-channel field effect transistors (FETs) in certain embodiments. Switches 206 and 207 are implemented as p-channel FETs and serve as load elements for the left and right branches of differential amplifier 214, respectively. Switches 206 and 207 each have one current holding terminal coupled to receive power from the VCC power supply. Switch 208 is implemented as an n-channel FET and acts as a current source coupled to ground potential.
[0016]
The control terminal of switch 205 is coupled to VREF. Since the reference voltage generator that generates VREF is already available on the chip, and the circuit shown in FIG. 2 loads the VREF signal to a minimum, it only adds minimal complexity to the circuit. Accurate performance is achieved. The control terminal of switch 204 is coupled to node 217 and receives a signal referred to herein as “VREF1”. In operation, when VREF1 is greater than VREF, the voltage on node 215 increases. When VREF1 is less than VREF, the voltage on node 215 decreases.
[0017]
Node 215 is coupled to the control electrode of switch 209. Preferably, switch 209, switch 210 and switch 211 are implemented as series coupled p-channel field effect transistors. Switches 210 and 211 are tuned to have the same drain-source on-voltage, eg, by matching their channel length and width in a conventional manner. Switch 209 controls the amount of current in series coupled switches 209-211 in response to a signal on node 215.
[0018]
In the stable state, the signal on node 215 is driven to a level such that the voltage on node 217 is substantially equal to VREF. Since the drain-source current through transistor 211 is the same as the drain-source current through transistor 210, and because transistors 210 and 211 are the same size, the drop in on-voltage across transistor 211 is reduced by transistor 210. Is approximately equal to the on-voltage drop applied to.
[0019]
In FIG. 2, capacitors 212 and 213 are added to prevent oscillations and to provide a faster response when VCC or VCCP changes level quickly (eg, under high load conditions). Capacitor 212 is advantageously implemented as an n-channel MOS transistor with its source and drain terminals coupled to VSS (or ground) and its gate terminal coupled to node 217. Similarly, capacitor 213 is preferably implemented as a p-channel MOS transistor with its source and drain terminals coupled to VCCP and its gate terminal coupled to the VCOMP generation node. Other available capacitor implementations may be used to provide a similar implementation.
[0020]
FIG. 3 shows a waveform diagram derived from a computer simulation of operating waveforms, showing the operation of the circuit shown in FIG. In FIG. 3, the horizontal axis represents time, and the vertical axis represents the signal magnitude in volts. Initially, VCC is approximately 3.0 volts and VREF is approximately 1.4 volts. VCCP is VCC + VREF, ie approximately 4.4 volts. As described above, in a stable state, VCOMP is equal to VCC and the charge pump unit 105 (shown in FIG. 1) is not activated.
[0021]
Shortly after the time indicated by 0.0, VCC rises to 3.6V. During the time period when VCOMP is less than VCC, the charge pump unit 105 is activated to raise VCCP (after some delay). This is shown around the time indicated by 3.0 in FIG. As VCCP rises, VCOMP also rises. When VCCP rises to about 5.0 volts, VCOMP reaches VCC and charge pump unit 105 is deactivated. After time 4.0 in FIG. 3, a steady state condition is established where VCOMP = VCC and VCCP is adjusted to a magnitude substantially equal to VCC + VREF.
[0022]
Although the present invention has been described and illustrated with a certain degree of particularity, this disclosure is for purposes of illustration only, and combinations and arrangements of parts depart from the scope and spirit of the appended claims. Those skilled in the art will appreciate that many modifications are possible without.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating one embodiment of a voltage shifter according to the present invention.
FIG. 2 schematically shows an embodiment according to the invention.
FIG. 3 is a waveform diagram showing the operation of the apparatus of the embodiment shown in FIG.
[Explanation of symbols]
100 comparator, 104 control circuit, 105 charge pump circuit, 204, 205, 206, 207, 208, 209, 210, 211 switch, 212, 213 capacitor, 214 differential amplifier.

Claims (9)

電源電圧から昇圧電圧を生成する装置であって、該昇圧電圧は該電源電圧よりもＶＲＥＦだけ大きく、該装置は、
接地電位をその上に有する接地ノードと、
該電源電圧をその上に有する電源ノードと、
該昇圧電圧をその上に有する昇圧ノードと、
該接地電位よりもＶＲＥＦだけ大きい第１の基準電圧を生成する第１の基準電圧発生器と、
該第１の基準電圧を使用して該昇圧電圧よりもＶＲＥＦだけ小さい第２の基準電圧を生成する、該第１の基準電圧発生器と結合された第２の基準電圧発生器とを含み、
該第２の基準電圧発生器は、
該第１の基準電圧発生器に結合された反転入力ノード、非反転入力ノード、および出力ノードを有する差動増幅器と、
電流調整スイッチを含む出力段とをさらに含み、該電流調整スイッチは、該第２の基準電圧を生成する第１のノード、該差動増幅器の非反転入力ノードに結合された第２のノード、および該差動増幅器の出力ノードに動作的に結合された制御ノードを有し、
該出力段は、
該昇圧ノードと該電流調整スイッチの該第１のノードとの間に結合された第１の負荷素子と、
該接地ノードと該電流調整スイッチの該第２のノードとの間に結合された第２の負荷素子とをさらに含む、装置。An apparatus for generating a boosted voltage from a power supply voltage, wherein the boosted voltage is VREF larger than the power supply voltage,
A ground node having a ground potential thereon;
A power supply node having the power supply voltage thereon;
A boost node having the boost voltage thereon;
A first reference voltage generator that generates a first reference voltage that is VREF greater than the ground potential;
Using said first reference voltage to generate only a small second reference voltage VREF than the boost voltage, a second reference voltage generator engaged forming a first reference voltage generator including See
The second reference voltage generator is
A differential amplifier having an inverting input node, a non-inverting input node, and an output node coupled to the first reference voltage generator;
An output stage including a current adjustment switch, the current adjustment switch comprising: a first node that generates the second reference voltage; a second node coupled to a non-inverting input node of the differential amplifier; And a control node operably coupled to the output node of the differential amplifier;
The output stage is
A first load element coupled between the boost node and the first node of the current regulating switch;
The apparatus further comprising a second load element coupled between the ground node and the second node of the current regulating switch . 該第２の基準電圧に結合された非反転入力、該電源ノードに結合された反転入力、および制御信号を生成する出力を有する比較器と、
該電源ノードに結合され、該制御信号に応答して該昇圧電圧を生成するチャージポンプ回路とをさらに含む、請求項１に記載の装置。A comparator having a non-inverting input coupled to the second reference voltage, an inverting input coupled to the power supply node, and an output for generating a control signal;
The apparatus of claim 1, further comprising a charge pump circuit coupled to the power supply node and generating the boosted voltage in response to the control signal. 該第２の基準電圧は、安定な状態で該電源電圧に実質的に等しい、請求項１に記載の装置。  The apparatus of claim 1, wherein the second reference voltage is substantially equal to the power supply voltage in a stable state. 該電流調整スイッチは、該第１のノードに結合されたソースおよび該第２のノードに結合されたドレインを有するｐチャネル電界効果トランジスタを含む、請求項１に記載の装置。It said current adjusting switch includes a p-channel field effect transistor having a drain coupled to the combined source and the second node to the first node apparatus of claim 1. 該第１および第２の負荷素子はインピーダンスが調和された素子を含む、請求項１に記載の装置。The apparatus of claim 1 , wherein the first and second load elements comprise impedance matched elements. 昇圧電圧よりもＶＲＥＦだけ低い第２の基準電圧を生成するための基準電圧発生器であって、該基準電圧発生器は、
接地電位をその上に有する接地ノードと、
該昇圧電圧をその上に有する昇圧ノードと、
該接地電位よりもＶＲＥＦだけ大きい第１の基準電圧を生成する基準電圧発生器と、
該接地ノードに結合されて内部基準電圧を生成する第１の負荷素子とを含み、該内部基準電圧は該第１の負荷素子を流れる電流の大きさによって決定され、さらに、
該第１の基準電圧に結合された第１の入力、該内部基準電圧に結合された第２の入力、および該第１および第２の入力における信号間の差によって決定される信号を生成する出力を有する差動増幅器と、
該差動増幅器の出力に結合された制御ノードを有し、該第１の負荷素子を通じる電流を決定するよう結合された電流調整スイッチと、
該電流調整スイッチと直列に結合されかつ該昇圧ノードに結合された第２の負荷素子とを含み、該第２の負荷素子は、該第２の負荷素子が該第２の基準電圧を生成するように選択されたインピーダンスを有し、該第２の基準電圧は該昇圧電圧よりもＶＲＥＦだけ低い、基準電圧発生器。A reference voltage generator for generating a second reference voltage that is lower than the boosted voltage by VREF, the reference voltage generator comprising:
A ground node having a ground potential thereon;
A boost node having the boost voltage thereon;
A reference voltage generator that generates a first reference voltage that is VREF greater than the ground potential;
A first load element coupled to the ground node to generate an internal reference voltage, the internal reference voltage being determined by a magnitude of a current flowing through the first load element;
Generating a signal determined by a first input coupled to the first reference voltage, a second input coupled to the internal reference voltage, and a difference between signals at the first and second inputs; A differential amplifier having an output;
A current regulating switch having a control node coupled to the output of the differential amplifier and coupled to determine a current through the first load element;
And a second load element coupled to the coupled and the boosted node to the current adjustment switch in series with the load element of said second load element of the second to generate a reference voltage of the second A reference voltage generator having an impedance selected such that the second reference voltage is VREF lower than the boost voltage. 該第１および第２の負荷素子はインピーダンスが調和されている、請求項６に記載の基準電圧発生器。The reference voltage generator of claim 6 , wherein the first and second load elements are harmonized in impedance. 該第１および第２の負荷素子は、調和された電界効果トランジスタを含む、請求項６に記載の基準電圧発生器。7. The reference voltage generator of claim 6 , wherein the first and second load elements include tuned field effect transistors. 昇圧電圧よりも基準電圧だけ小さい所望の電圧を生成するための装置であって、該装置は、
該基準電圧を基準ノード上に提供する基準電圧発生器と、
該昇圧電圧をその上に有する昇圧ノードと、
該昇圧ノードから電流を導く単一の電流経路と、
該電流経路内の電流調整スイッチと、
該単一の電流経路内にあって、該電流調整スイッチに動作的に結合されて、同じ電流がその各々に流れるようにされる第１および第２の負荷素子とを含み、該第１および第２の負荷素子は、該電流経路を流れる電流によって決定されるオン電圧を有し、さらに、
該第１の負荷素子の該オン電圧を感知して該第１の負荷素子にかかる該オン電圧を該電流調整スイッチを制御することによって該基準電圧に維持するように結合されたフィードバック回路を含む、装置。An apparatus for generating a desired voltage that is smaller than a boost voltage by a reference voltage, the apparatus comprising:
A reference voltage generator for providing the reference voltage on a reference node;
A boost node having the boost voltage thereon;
A single current path for conducting current from the boost node;
A current adjustment switch in the current path;
First and second load elements in the single current path and operably coupled to the current regulating switch to allow the same current to flow through each of the first and second load elements, The second load element has an on-voltage determined by a current flowing through the current path, and
A feedback circuit coupled to sense the on-voltage of the first load element and maintain the on-voltage across the first load element at the reference voltage by controlling the current regulating switch; ,apparatus.

Images