JP5100137B2 - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP5100137B2 JP5100137B2 JP2007015990A JP2007015990A JP5100137B2 JP 5100137 B2 JP5100137 B2 JP 5100137B2 JP 2007015990 A JP2007015990 A JP 2007015990A JP 2007015990 A JP2007015990 A JP 2007015990A JP 5100137 B2 JP5100137 B2 JP 5100137B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- insulating film
- gate electrode
- concentration impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 142
- 238000004519 manufacturing process Methods 0.000 title claims description 87
- 239000012535 impurity Substances 0.000 claims description 123
- 239000000758 substrate Substances 0.000 claims description 50
- 229910021332 silicide Inorganic materials 0.000 claims description 35
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 35
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052796 boron Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 9
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 125000004429 atom Chemical group 0.000 description 69
- 229910005883 NiSi Inorganic materials 0.000 description 54
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 40
- 238000000034 method Methods 0.000 description 32
- 230000005669 field effect Effects 0.000 description 24
- 230000000694 effects Effects 0.000 description 16
- 230000008569 process Effects 0.000 description 14
- 238000009792 diffusion process Methods 0.000 description 11
- 229910021334 nickel silicide Inorganic materials 0.000 description 11
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 11
- 238000001020 plasma etching Methods 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 10
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 10
- 238000000137 annealing Methods 0.000 description 9
- 229910010271 silicon carbide Inorganic materials 0.000 description 9
- 238000004364 calculation method Methods 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 7
- 230000009467 reduction Effects 0.000 description 7
- 239000013078 crystal Substances 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 238000006467 substitution reaction Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 3
- 238000005204 segregation Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910019001 CoSi Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
- H01L29/66507—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide providing different silicide thicknesses on the gate and on source or drain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66643—Lateral single gate silicon transistors with source or drain regions formed by a Schottky barrier or a conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
図48にシリサイド膜と高濃度不純物領域(Si膜)との間に形成されるショットキー接合のバンド図を示す。電子は、ショットキー障壁高さに相当するエネルギーの山をトンネルすることにより、シリサイド膜−高濃度不純物層間を移動する。この電子のトンネルしやすさは、トンネル確率と一般に言われており、トンネル確率の高い接合界面ほど界面抵抗は低くなる。さらに、トンネル確率は、ショットキー障壁高さとトンネル距離の積に対して指数的に減少することが知られており、ショットキー障壁高さおよびトンネル距離を実効的に低減させることが界面抵抗の低減につながる。シリサイド膜と高濃度不純物層の界面における不純物濃度を高くすることにより、図49に示すように、Si層のバンドの曲がりを強める効果が生じトンネル距離が低減する。さらに、鏡像効果を取り入れて計算した図49のバンド図からも明らかなように、ショットキー障壁高さ自体も低減される。したがって、ショットキー障壁高さとトンネル距離の積が減少し、界面抵抗(Rc)の低減が実現される。
このように、接合の界面抵抗(Rc)を低下させることは従来のNiSi層形成プロセスでは困難であるという問題があった。
本発明の最大の特徴は、Si層に歪みがかかった状態で、このSi層をシリサイド化することによって形成される低抵抗界面を、半導体装置およびその製造方法に適用することにある。
最初に、Si層に歪みがかかった状態で、金属シリサイド化を行うことが、シリサイド層/Si層界面におけるSi層側に、活性化した高濃度不純物層を形成することを可能にする原理について説明する。
まず、歪みのかかった状態でのB(ボロン)の挙動を検討するために、B原子が、真空からSi層中のSi置換位置に移動する場合に得られるエネルギー利得(生成エネルギー)と、真空からNiSi(ニッケルシリサイド)層中のSi置換位置に移動する場合の生成エネルギーを計算し、比較を行った。ここで、基本的には生成エネルギーが大きくなる層にB原子は移動しやすいことになり、シリサイド化の過程でB原子が偏析する層を求めることが可能となる。
Ef Si(Si)=−E(1個の不純物原子を含むSi63個のセル構造)
−E(バルク中の1個のSi原子)
+E(Si64個のセル構造)
+E(真空中の1個の不純物原子)
ただし、不純物原子がSi置換位置に入る場合には、格子点から出たSi原子は再びバルクのSi層に戻るとして計算を実行した。また、Si64単位格子を用いて計算を実行した。
Ef Si(NiSi)=−E(NiSi32個のSi原子1個を不純物原子に置換したセル構造)
−E(バルク中の1個のSi原子)
+E(NiSi32個のセル構造)
+E(真空中の1個の不純物原子)
ただし、Ni32Si32の単位格子を用いて計算を実行した。
また、NiSi層中にB原子が入る場合の生成エネルギーを一点鎖線で記した。
図2から明らかなように、Si層に歪みがかかっていない場合は、NiSi層中にB原子が入る場合の生成エネルギーの方が大きくなる。したがって、シリサイド化の過程において、B原子はNiSi層中に偏析することになる。歪みがかかっていない従来のシリサイド化プロセスにおいては、この現象が生じるため、先に示した図51(b)のように、B原子はNiSi層中に偏析する。
しかしながら、格子ズレ量が0.2%以上となる圧縮歪みがSi層にかかると、Si層中にB原子が入る場合の生成エネルギーの方が大きくなることが見出された。これは、B原子がSi原子よりも小さいため、圧縮歪みのかかったSi層中に、B原子が入った方が結晶としてエネルギー的に安定するためと考えられる。
したがって、圧縮歪みがかかった状態でシリサイド化を行えば、B原子はSi層中に偏析することになる。よって、B原子の場合は、圧縮歪みがかかった状態でシリサイド化を行えば、NiSi(ニッケルシリサイド)層/Si(シリコン)層界面の低抵抗化が実現される。
図3に、Si層にAs原子が入る時の生成エネルギーの計算結果を示す。格子定数を±1%の範囲で変化させても、B原子の場合と異なり、0.05eV以下と変化量は大きくない。しかしながら、Si層にひっぱり歪みを加えた状態でシリサイド化を行えば、As原子は一層Si層中に偏析することが明らかになった。よって、As原子の場合は、ひっぱり歪みがかかった状態でシリサイド化を行えばNiSi(ニッケルシリサイド)層/Si(シリコン)層界面の低抵抗化が実現される。
図4〜図11および図1は、本発明の第1の実施の形態のpMIS型電界効果トランジスタを有する半導体装置の製造方法の製造工程を示す断面図である。
以下、本実施の形態の半導体装置の製造方法について、図面に基づき説明する。
ここでは、Si窒化膜一層のみの側壁を用いているが、例えば、TEOS酸化膜3nm程度、Si窒化膜5nmを積層した積層側壁絶縁膜を形成すると、側壁絶縁膜下面へのキャリアトラップが抑制されるため、信頼性の観点からより望ましい。
この工程によりp型の高濃度不純物層が、少なくとも、ゲート電極102とSiGe層106との間の領域に形成されることになる。
この時、高濃度不純物層のB濃度は、5×1019atoms/cm3以上1021atoms/cm3以下であること、例えば、5×1020atoms/cm3程度である望ましい。
この範囲よりも低濃度になると、後に、シリサイド層/Si層界面の抵抗が十分に低くならないからである。また、これ以上高濃度にすることは、固溶限界を超えるために困難であるからである。
すなわち、半導体基板100に形成されたチャネル領域と、チャネル領域上にゲート絶縁膜101を介して形成されたゲート電極102と、チャネル領域の両側に形成されたSiXGe1−X(0≦X<1)層106と、チャネル領域とSiXGe1−X(0≦X<1)層106との間に形成された、不純物濃度が5×1019atoms/cm3以上1021atoms/cm3以下のB(ボロン)の高濃度不純物層108と、高濃度不純物層108上に形成されたニッケルシリサイド層110を有しており、高濃度不純物層108中のBの不純物濃度が、ニッケルシリサイド層110中の不純物の濃度よりも高いことを特徴としている。
図12から、上記平均B濃度の比が1より小さくなる場合、すなわち、Si層側の平均B濃度がNiSi層側よりも高濃度になると、界面のショットキー障壁高さが急激に低下することがわかる。
したがって、上記構造を有する本実施の形態の半導体装置は、極めて低抵抗なNiSi層/Si層界面を有することになり、トランジスタの駆動電流が上がることにより動作特性が向上する。
しかしながら、ゲート電極とSiGe層との間、いいかえれば、チャネル領域とSiGe層との間に、低抵抗なNiSi層/Si層が形成されている。したがって、実際に伝導に寄与する正孔は、チャネルから高濃度不純物(B)層を介して、NiSi層に入る。よって、低抵抗なNiSi層/Si層界面が形成されていることが、実質的にトランジスタの寄生抵抗低減に大きく寄与することになる。
図13〜図16は、本発明の第2の実施の形態の半導体装置の製造工程を示す断面図である。
本実施の形態の半導体装置の製造方法は、pMIS型電界効果トランジスタのBの高濃度不純物層をイオン注入ではなく、エピタキシャル成長によって形成する以外は、第1の実施の形態と同様であるので詳細な記述を省略する。
以下、本実施の形態の半導体装置の製造方法について、図面に基づき説明する。
図17〜図21は、本発明の第3の実施の形態の半導体装置の製造工程を示す断面図である。
本実施の形態の半導体装置の製造方法は、pMIS型電界効果トランジスタのSiGe層のエピタキシャル成長の際に、SiGe層全体にBを高濃度に導入する点、および、エクステンション層を形成しない点以外は、第2の実施の形態とほぼ同様であるので詳細な記述を省略する。
以下、本実施の形態の半導体装置の製造方法について、図面に基づき説明する。
しかしながら、本実施の形態のp型ショットキートランジスタによれば、界面の低抵抗化が可能であるため、ショットキートランジスタの利点を十分に生かしたp型ショットキートランジスタを提供することが可能である。
図22〜図25は、本発明の第4の実施の形態の半導体装置の製造工程を示す断面図である。
本実施の形態の半導体装置の製造方法は、Si層への圧縮歪みを、SiGe層による外在的な圧縮ではなく、Si層にC(炭素)を導入することによる内在的な圧縮としてかける以外は、第1の実施の形態と同様であるので詳細な記述を省略する。
以下、本実施の形態の半導体装置の製造方法について、図面に基づき説明する。
ここで、C原子はSi原子よりも小さいため、Si層もしくはNiSi層のSi原子に置換すると、全体的に内在的な圧縮歪みを生じる。このため、CとBとの混合物をSi層の不純物として用いて、シリサイド化を行えば、圧縮歪みのかかった状態でシリサイド化がおこることになり、B原子はシリサイド膜からSi層側もしくはSiGe層側に掃きだされることになる。したがって、本実施の形態においても、NiSi層/Si層界面の低抵抗化が実現される。
図26は、本発明の第5の実施の形態の半導体装置の素子構造を示す断面図である。
本実施の形態の半導体装置は、As原子を不純物とするnMIS型電界効果トランジスタに本発明を適用するものである。
そして、図26に示す半導体装置を製造する本実施の形態の製造方法は、第1の実施の形態において、n基板をp基板に、不純物をBからAsに、埋め込み層をSiGe層からSiC層に変えて、圧縮歪みではなくひっぱり歪みを与える以外は第1の実施の形態と同様であるので、詳細な説明は省略する。
図27は、本発明の第6の実施の形態の半導体装置の素子構造を示す断面図である。
本実施の形態の半導体装置は、As原子を不純物とするnMIS型電界効果トランジスタに本発明を適用するものである。
そして、図27に示す半導体装置を製造する本実施の形態の製造方法は、第2の実施の形態において、n基板をp基板に、不純物をBからAsに、埋め込み層をSiGe層からSiC層に変えて、圧縮歪みではなくひっぱり歪みを与える以外は第2の実施の形態とほぼ同様であり、Asの高濃度不純物層をイオン注入ではなく、エピタキシャル成長によって形成する以外は、第5の実施の形態とほぼ同様であるので詳細な記述を省略する。
また、第5の実施の形態の半導体装置の製造方法に比較して、製造工程を簡略化できるという作用・効果が得られる。
図41は、本発明の第7の実施の形態のMIS型電界効果トランジスタを有する半導体装置の素子構造を示す断面図である。本実施の形態の半導体装置は、第1の実施の形態のpMIS型電界効果トランジスタおよび第5の実施の形態のnMIS型電界効果トランジスタ双方をひとつのp型Si基板200上に有するCMOSデバイスであることを特徴とする。
図42〜図46は、本発明の第8の実施の形態の半導体装置の素子構造を示す図である。本実施の形態の半導体装置は、本発明を、いわゆる、Fin型チャネルトランジスタに適用したものである。
Fin型チャネルトランジスタは、基板に対して垂直方向に立ち上がった板のようなチャネルを持つ、マルチゲート・トランジスタの一種である。そして、そのチャネル領域の形状からFin型チャネルトランジスタと呼ばれる。このFin型チャネルトランジスタは、ゲートの支配力が非常に強いため、ドレイン電界によるソース端でのバリア低下(Drain Induced Barrier Loweringを抑えることができ、短チャネル効果に強いという特徴を持っている
図44に示すように、本Fin型チャネルトランジスタは埋め込み絶縁膜層150上のSOI層100に形成されている。そして、チャネル領域が形成されるSOI層100を挟むように、離間してBを不純物とする高濃度不純物層108およびエクステンション拡散層105が形成されている。
そして、図45に示すように、チャネル領域(SOI層)100は、相対する主面である一対のチャネル面を備えている。これらのチャネル面上に、それぞれゲート電極102がゲート絶縁膜101を介して設けられている。
また、図43および図44に示されるように、チャネル領域を挟んで、SiGe層106が形成され、図43に示すように、高濃度不純物層108は、少なくともゲート電極102とSiGe層106の間の領域に存在している。また、高濃度不純物層108上にはNiSi層110が形成されている。さらに、図45に示すように、ゲート電極102上にはゲート・シリサイド103が形成されている。
したがって、第1および第2の実施の形態の半導体装置同様、NiSi層/Si層界面が低抵抗化され、トランジスタ特性が向上するという作用・効果が得られる。加えて、Fin型トランジスタであるため、短チャネル効果につよいという利点も合わせ備えている。
101 ゲート絶縁膜
102 ゲート電極
103 ゲート・シリサイド
104 第1のゲート側壁絶縁膜
105 p型のエクステンション拡散層
106 SiGe層
107 第2のゲート側壁絶縁膜
108 p型高濃度不純物層
110 NiSi(ニッケルシリサイド)層
120 素子分離領域
180 n型半導体領域(n型ウェル)
200 p型のSi基板
205 n型のエクステンション拡散層
208 n型高濃度不純物層
280 p型半導体領域(p型ウェル)
Claims (5)
- 半導体基板上にゲート絶縁膜を介してゲート電極を形成するステップと、
前記ゲート電極の両側面に第1の側壁絶縁膜を形成するステップと、
前記ゲート電極および前記第1の側壁絶縁膜をマスクに前記半導体基板をエッチングするステップと、
前記ゲート電極の両側の、前記半導体基板中または基板上に、Si X Ge 1−X (0≦X<1)層を形成するステップと、
前記第1の側壁絶縁膜を除去するステップと、
前記第1の側壁絶縁膜を除去するステップの後に、前記ゲート電極両側面に前記第1の側壁絶縁膜よりも膜厚の薄い第2の側壁絶縁膜を形成するステップと、
前記ゲート電極の両側の、前記半導体基板中または基板上に、不純物濃度が5×1019atoms/cm3以上1021atoms/cm3以下のp型の高濃度不純物層を形成するステップと、
前記高濃度不純物層に圧縮歪みがかかっている状態で、前記高濃度不純物層を金属と反応させてシリサイド層を形成するステップを有し、
前記エッチングするステップの後、前記第1の側壁絶縁膜を除去するステップの前に、前記Si X Ge 1−X (0≦X<1)層を形成するステップが行われ、
前記高濃度不純物層を形成するステップにおいて、前記ゲート電極および前記第2の側壁絶縁膜をマスクに、不純物をイオン注入し、少なくとも、前記ゲート電極と、前記Si X Ge 1−X (0≦X<1)層の間となる領域に、前記高濃度不純物層を形成することを特徴とする半導体装置の製造方法。 - 前記半導体基板がシリコン基板であり、前記不純物がボロン(B)であり、前記金属がニッケル(Ni)であることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記高濃度不純物層に圧縮歪みがかかっている状態において、前記高濃度不純物層の格子定数の、圧縮歪みがかかっていない状態からのズレ量が、0.2%以上1.0%以下であることを特徴とする請求項1または請求項2記載の半導体装置の製造方法。
- 半導体基板上にゲート絶縁膜を介してゲート電極を形成するステップと、
前記ゲート電極の両側面に第1の側壁絶縁膜を形成するステップと、
前記ゲート電極および前記第1の側壁絶縁膜をマスクに前記半導体基板をエッチングするステップと、
前記ゲート電極の両側の、前記半導体基板中または基板上に、Si X C 1−X (0≦X<1)層を形成するステップと、
前記第1の側壁絶縁膜を除去するステップと、
前記第1の側壁絶縁膜を除去するステップの後に、前記ゲート電極両側面に前記第1の側壁絶縁膜よりも膜厚の薄い第2の側壁絶縁膜を形成するステップと、
前記ゲート電極の両側の、前記半導体基板中または基板上に、不純物濃度が5×1019atoms/cm3以上1021atoms/cm3以下のn型の高濃度不純物層を形成するステップと、
前記高濃度不純物層にひっぱり歪みがかかっている状態で、前記高濃度不純物層を金属と反応させシリサイド層を形成するステップを有し、
前記エッチングするステップの後、前記第1の側壁絶縁膜を除去するステップの前に、前記Si X C 1−X (0≦X<1)層を形成するステップが行われ、
前記高濃度不純物層を形成するステップにおいて、前記ゲート電極および前記第2の側壁絶縁膜をマスクに、不純物をイオン注入し、少なくとも、前記ゲート電極と、前記Si X C 1−X (0≦X<1)層の間となる領域に、前記高濃度不純物層を形成することを特徴とする半導体装置の製造方法。 - 前記半導体基板がシリコン基板であり、前記不純物が砒素(As)であり、前記金属がニッケル(Ni)であることを特徴とする請求項4記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007015990A JP5100137B2 (ja) | 2007-01-26 | 2007-01-26 | 半導体装置の製造方法および半導体装置 |
US11/898,295 US7807538B2 (en) | 2007-01-26 | 2007-09-11 | Method of forming a silicide layer while applying a compressive or tensile strain to impurity layers |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007015990A JP5100137B2 (ja) | 2007-01-26 | 2007-01-26 | 半導体装置の製造方法および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008182147A JP2008182147A (ja) | 2008-08-07 |
JP5100137B2 true JP5100137B2 (ja) | 2012-12-19 |
Family
ID=39667034
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007015990A Expired - Fee Related JP5100137B2 (ja) | 2007-01-26 | 2007-01-26 | 半導体装置の製造方法および半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7807538B2 (ja) |
JP (1) | JP5100137B2 (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7947546B2 (en) | 2005-10-31 | 2011-05-24 | Chartered Semiconductor Manufacturing, Ltd. | Implant damage control by in-situ C doping during SiGe epitaxy for device applications |
JP2010161223A (ja) * | 2009-01-08 | 2010-07-22 | Panasonic Corp | 半導体装置及びその製造方法 |
US8623728B2 (en) * | 2009-07-28 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming high germanium concentration SiGe stressor |
US8455334B2 (en) | 2009-12-04 | 2013-06-04 | International Business Machines Corporation | Planar and nanowire field effect transistors |
US8173993B2 (en) * | 2009-12-04 | 2012-05-08 | International Business Machines Corporation | Gate-all-around nanowire tunnel field effect transistors |
US8129247B2 (en) * | 2009-12-04 | 2012-03-06 | International Business Machines Corporation | Omega shaped nanowire field effect transistors |
US8143113B2 (en) * | 2009-12-04 | 2012-03-27 | International Business Machines Corporation | Omega shaped nanowire tunnel field effect transistors fabrication |
US8384065B2 (en) * | 2009-12-04 | 2013-02-26 | International Business Machines Corporation | Gate-all-around nanowire field effect transistors |
US8097515B2 (en) * | 2009-12-04 | 2012-01-17 | International Business Machines Corporation | Self-aligned contacts for nanowire field effect transistors |
JPWO2011078240A1 (ja) * | 2009-12-22 | 2013-05-09 | キヤノンアネルバ株式会社 | ドープエピタキシャル膜の選択成長方法及びドープエピタキシャル膜の選択成長装置 |
KR101121633B1 (ko) * | 2009-12-30 | 2012-03-09 | 주식회사 하이닉스반도체 | 반도체 장치 및 그 제조방법 |
US8722492B2 (en) * | 2010-01-08 | 2014-05-13 | International Business Machines Corporation | Nanowire pin tunnel field effect devices |
US8324940B2 (en) | 2010-04-13 | 2012-12-04 | International Business Machines Corporation | Nanowire circuits in matched devices |
US8361907B2 (en) | 2010-05-10 | 2013-01-29 | International Business Machines Corporation | Directionally etched nanowire field effect transistors |
US8324030B2 (en) | 2010-05-12 | 2012-12-04 | International Business Machines Corporation | Nanowire tunnel field effect transistors |
US8835231B2 (en) | 2010-08-16 | 2014-09-16 | International Business Machines Corporation | Methods of forming contacts for nanowire field effect transistors |
US8536563B2 (en) | 2010-09-17 | 2013-09-17 | International Business Machines Corporation | Nanowire field effect transistors |
US8901537B2 (en) * | 2010-12-21 | 2014-12-02 | Intel Corporation | Transistors with high concentration of boron doped germanium |
US9484432B2 (en) | 2010-12-21 | 2016-11-01 | Intel Corporation | Contact resistance reduction employing germanium overlayer pre-contact metalization |
US8900936B2 (en) * | 2011-01-31 | 2014-12-02 | International Business Machines Corporation | FinFET device having reduce capacitance, access resistance, and contact resistance |
CN107578994B (zh) | 2011-11-23 | 2020-10-30 | 阿科恩科技公司 | 通过***界面原子单层改进与iv族半导体的金属接触 |
US8847315B2 (en) * | 2012-05-07 | 2014-09-30 | Qualcomm Incorporated | Complementary metal-oxide-semiconductor (CMOS) device and method |
US8652917B2 (en) * | 2012-05-23 | 2014-02-18 | GlobalFoundries, Inc. | Superior stability of characteristics of transistors having an early formed high-K metal gate |
US10304957B2 (en) * | 2016-09-13 | 2019-05-28 | Qualcomm Incorporated | FinFET with reduced series total resistance |
US10170617B2 (en) * | 2017-02-03 | 2019-01-01 | Globalfoundries | Vertical transport field effect transistors |
CN108573869B (zh) * | 2017-03-07 | 2021-08-06 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管及其形成方法 |
US20200105883A1 (en) * | 2017-03-31 | 2020-04-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
US10510889B2 (en) * | 2017-11-29 | 2019-12-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | P-type strained channel in a fin field effect transistor (FinFET) device |
CN113540248A (zh) * | 2021-06-16 | 2021-10-22 | 先之科半导体科技(东莞)有限公司 | 一种大电流的多通道mosfet管 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002026313A (ja) * | 2000-07-06 | 2002-01-25 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
US7307273B2 (en) * | 2002-06-07 | 2007-12-11 | Amberwave Systems Corporation | Control of strain in device layers by selective relaxation |
TW594872B (en) * | 2003-06-12 | 2004-06-21 | Taiwan Semiconductor Mfg | Self-aligned silicided process and structure |
US20040262683A1 (en) * | 2003-06-27 | 2004-12-30 | Bohr Mark T. | PMOS transistor strain optimization with raised junction regions |
US7132338B2 (en) * | 2003-10-10 | 2006-11-07 | Applied Materials, Inc. | Methods to fabricate MOSFET devices using selective deposition process |
US7112848B2 (en) * | 2004-09-13 | 2006-09-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thin channel MOSFET with source/drain stressors |
US7309660B2 (en) * | 2004-09-16 | 2007-12-18 | International Business Machines Corporation | Buffer layer for selective SiGe growth for uniform nucleation |
US20060118878A1 (en) * | 2004-12-02 | 2006-06-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | CMOS device with selectively formed and backfilled semiconductor substrate areas to improve device performance |
US7173312B2 (en) * | 2004-12-15 | 2007-02-06 | International Business Machines Corporation | Structure and method to generate local mechanical gate stress for MOSFET channel mobility modification |
JP4369359B2 (ja) * | 2004-12-28 | 2009-11-18 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置 |
US7314804B2 (en) * | 2005-01-04 | 2008-01-01 | Intel Corporation | Plasma implantation of impurities in junction region recesses |
JP4561419B2 (ja) * | 2005-03-16 | 2010-10-13 | ソニー株式会社 | 半導体装置の製造方法 |
US20070200179A1 (en) * | 2006-02-24 | 2007-08-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Strain enhanced CMOS architecture with amorphous carbon film and fabrication method of forming the same |
US7618866B2 (en) * | 2006-06-09 | 2009-11-17 | International Business Machines Corporation | Structure and method to form multilayer embedded stressors |
US7800182B2 (en) * | 2006-11-20 | 2010-09-21 | Infineon Technologies Ag | Semiconductor devices having pFET with SiGe gate electrode and embedded SiGe source/drain regions and methods of making the same |
JP5380827B2 (ja) * | 2006-12-11 | 2014-01-08 | ソニー株式会社 | 半導体装置の製造方法 |
-
2007
- 2007-01-26 JP JP2007015990A patent/JP5100137B2/ja not_active Expired - Fee Related
- 2007-09-11 US US11/898,295 patent/US7807538B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008182147A (ja) | 2008-08-07 |
US7807538B2 (en) | 2010-10-05 |
US20080179752A1 (en) | 2008-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5100137B2 (ja) | 半導体装置の製造方法および半導体装置 | |
US10916546B2 (en) | Enhanced channel strain to reduce contact resistance in NMOS FET devices | |
US7449378B2 (en) | Structure and method for improved stress and yield in pFETS with embedded SiGe source/drain regions | |
US8278179B2 (en) | LDD epitaxy for FinFETs | |
US7164163B2 (en) | Strained transistor with hybrid-strain inducing layer | |
US8466473B2 (en) | Structure and method for Vt tuning and short channel control with high k/metal gate MOSFETs | |
US7803718B2 (en) | BiCMOS performance enhancement by mechanical uniaxial strain and methods of manufacture | |
US7592214B2 (en) | Method of manufacturing a semiconductor device including epitaxially growing semiconductor epitaxial layers on a surface of semiconductor substrate | |
JP4847152B2 (ja) | 半導体装置とその製造方法 | |
JP5058277B2 (ja) | 半導体装置及びその製造方法 | |
US7564061B2 (en) | Field effect transistor and production method thereof | |
US20150279991A1 (en) | Semiconductor devices and methods of manufacturing the same | |
JP5359863B2 (ja) | 半導体装置及びその製造方法 | |
TWI261323B (en) | MOSFET device with localized stressor | |
JP2008227026A (ja) | 半導体装置の製造方法 | |
JP2008004776A (ja) | 半導体装置およびその製造方法 | |
US20090085123A1 (en) | Semiconductor device and method for fabricating the same | |
JP2013534052A (ja) | 埋め込みストレッサ要素を含む半導体構造およびその製造方法 | |
JP2010171337A (ja) | 電界効果トランジスタ | |
JP5223285B2 (ja) | 半導体装置の製造方法 | |
JP2009182297A (ja) | 半導体装置、およびその製造方法 | |
JP2006100600A (ja) | 半導体装置およびその製造方法 | |
US20240097033A1 (en) | Finfet structure and method with reduced fin buckling | |
JP2005079277A (ja) | 電界効果トランジスタ | |
JP2008263114A (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090327 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120508 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120629 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120828 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120925 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |