JP5092654B2 - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP5092654B2 JP5092654B2 JP2007253926A JP2007253926A JP5092654B2 JP 5092654 B2 JP5092654 B2 JP 5092654B2 JP 2007253926 A JP2007253926 A JP 2007253926A JP 2007253926 A JP2007253926 A JP 2007253926A JP 5092654 B2 JP5092654 B2 JP 5092654B2
- Authority
- JP
- Japan
- Prior art keywords
- low
- semiconductor
- side plate
- semiconductor element
- thickness direction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Inverter Devices (AREA)
Description
本発明は、複数の半導体素子を内蔵する半導体モジュールを有し、電源から供給される電力を負荷に供給する交流電力へ変換する電力変換装置、及びこれに用いる半導体モジュールに関する。 The present invention relates to a power conversion device that has a semiconductor module containing a plurality of semiconductor elements and converts power supplied from a power source to AC power supplied to a load, and a semiconductor module used therefor.
インバータやコンバータ等の電力変換装置は、複数の半導体素子のスイッチング動作によって電力の変換を行っている。かかる電力変換装置において、複数の半導体素子をモジュール化した半導体モジュールを用いたものがある(特許文献1参照)。たとえば、スイッチング用の半導体素子としてのIGBT(Insurated Gate Bipolar Transistor)と、このIGBTに逆向きに並列接続したフライホイールダイオードとを、それぞれ二個ずつ内蔵した半導体モジュールが用いられることがある(特許文献1の図5等参照)。 Power conversion devices such as inverters and converters convert power by switching operations of a plurality of semiconductor elements. Among such power conversion devices, there is one using a semiconductor module obtained by modularizing a plurality of semiconductor elements (see Patent Document 1). For example, a semiconductor module may be used that includes two IGBTs (Insurated Gate Bipolar Transistors) as switching semiconductor elements and two flywheel diodes connected in parallel to the IGBTs in opposite directions. 1 (see FIG. 5 etc.).
かかる半導体モジュールは、電源の正極に接続されるハイサイド側のIGBT及びフライホイールダイオードと、電源の負極に接続されるローサイド側のIGBT及びフライホイールダイオードとが、直列接続されている。そして、これら4つの半導体素子は、平面的に並ぶように配置され、厚み方向に並ぶ構成となっていない。 In such a semiconductor module, a high-side IGBT and flywheel diode connected to the positive electrode of the power supply and a low-side IGBT and flywheel diode connected to the negative electrode of the power supply are connected in series. And these four semiconductor elements are arrange | positioned so that it may arrange in a plane, and it does not have the structure arranged in the thickness direction.
ここで、電力変換装置において、半導体素子のスイッチング動作により、上記半導体モジュールに流れる電流変化が生じるとき、ハイサイド側のIGBTとローサイド側のフライホイールダイオードとからなる回路、或いは、ハイサイド側のフライホイールダイオードとローサイド側のIGBTとからなる回路に流れる電流が変化することとなる。このとき、ハイサイド側のIGBTとローサイド側のフライホイールダイオード、或いは、ハイサイド側のフライホイールダイオードとローサイド側のIGBTとの間の電流経路に形成されるインダクタンスによって、サージ電圧が生じるおそれがある。すなわち、インダクタンスLの回路において電流変化率di/dtの電流変化があったとき、V=−L(di/dt)のサージ電圧Vが生じるため、インダクタンスLが大きいとサージ電圧Vが大きく生じる。 Here, in the power conversion device, when a change in current flowing through the semiconductor module occurs due to the switching operation of the semiconductor element, a circuit including a high-side IGBT and a low-side flywheel diode or a high-side flywheel diode is used. The current flowing in the circuit composed of the wheel diode and the low-side IGBT changes. At this time, a surge voltage may be generated by an inductance formed in a current path between the high-side IGBT and the low-side flywheel diode or between the high-side flywheel diode and the low-side IGBT. . That is, when the current change rate di / dt changes in the circuit of the inductance L, a surge voltage V of V = −L (di / dt) is generated. Therefore, if the inductance L is large, the surge voltage V is large.
また、このサージ電圧Vを抑制すべく、スイッチング時の電流変化率di/dtを小さくすると、スイッチング損失が大きくなる。これにより、スイッチング素子が発熱によって破損するおそれが生じる。
また、発熱によるスイッチング素子の破損を防ぐためには、出力電流を制限するか、スイッチング素子の放熱面を大型化する必要が生じてしまう。
それ故、半導体モジュール内におけるインダクタンスの低減が望まれる。
Further, when the current change rate di / dt at the time of switching is reduced to suppress the surge voltage V, the switching loss increases. As a result, the switching element may be damaged by heat generation.
Further, in order to prevent the switching element from being damaged due to heat generation, it is necessary to limit the output current or enlarge the heat radiation surface of the switching element.
Therefore, it is desired to reduce the inductance in the semiconductor module.
本発明は、かかる従来の問題に鑑みてなされたもので、半導体モジュール内におけるインダクタンスの低減を図ることができる電力変換装置及びこれに用いる半導体モジュールを提供しようとするものである。 The present invention has been made in view of such conventional problems, and an object of the present invention is to provide a power conversion device capable of reducing inductance in a semiconductor module and a semiconductor module used therefor.
第1の発明は、複数の半導体素子を内蔵する半導体モジュールを有し、電源から供給される電力を負荷に供給する交流電力へ変換する電力変換装置であって、
上記半導体モジュールは、互いに直列接続された少なくとも一対の上記半導体素子を有しており、該一対の半導体素子のうち、上記電源のP極に接続されるハイサイド側の半導体素子と、上記電源のN極に接続されるローサイド側の半導体素子とを、互いに厚み方向に並ぶように配設してなり、
上記一対の半導体素子の間には、上記負荷に接続されるミドルサイド板が配設され、
上記一対の半導体素子における上記ミドルサイド板と反対側の面には、それぞれ、上記電源のP極に接続されるハイサイド板と、上記電源のN極に接続されるローサイド板とが配設されており、
上記ハイサイド板、上記ローサイド板、及び上記ミドルサイド板は、それぞれ厚み方向に直交する方向に突出した突出端子部を有し、
上記半導体モジュールは、ハイサイド側の上記半導体素子としてのIGBT及びダイオードを並列接続するとともに、ローサイド側の上記半導体素子としてのIGBT及びダイオードを並列接続し、かつ、ハイサイド側の上記半導体素子の並列回路とローサイド側の上記半導体素子の並列回路とを、直列接続してなり、
上記ハイサイド側のIGBTと上記ローサイド側のダイオードとが上記半導体モジュールの厚み方向に並び、上記ハイサイド側のダイオードと上記ローサイド側のIGBTとが上記半導体モジュールの厚み方向に並んでいることを特徴とする電力変換装置にある(請求項1)。
A first invention is a power conversion device that has a semiconductor module containing a plurality of semiconductor elements and converts power supplied from a power source into AC power supplied to a load,
The semiconductor module includes at least a pair of the semiconductor elements connected in series to each other, and of the pair of semiconductor elements, a high-side semiconductor element connected to a P-pole of the power source, and the power source The low-side semiconductor elements connected to the N pole are arranged so as to be aligned in the thickness direction.
A middle side plate connected to the load is disposed between the pair of semiconductor elements,
A high-side plate connected to the P-pole of the power source and a low-side plate connected to the N-pole of the power source are disposed on the surface opposite to the middle side plate in the pair of semiconductor elements, respectively. And
The high side plate, the low-side plate, and the middle side plate, have a protruding terminal portion protruding in a direction perpendicular to the thickness direction, respectively,
The semiconductor module connects the IGBT and diode as the semiconductor element on the high side in parallel, connects the IGBT and diode as the semiconductor element on the low side in parallel, and parallels the semiconductor element on the high side. A circuit and a parallel circuit of the semiconductor element on the low side are connected in series,
The high-side IGBT and the low-side diode are arranged in the thickness direction of the semiconductor module, and the high-side diode and the low-side IGBT are arranged in the thickness direction of the semiconductor module. (1).
次に、本発明の作用効果につき説明する。
上記半導体モジュールは、ハイサイド側の半導体素子とローサイド側の半導体素子とを、互いに厚み方向に並ぶように配設してなる。そのため、半導体モジュール内におけるハイサイド側の半導体素子とローサイド側の半導体素子との間の電流経路を短くすることができる。すなわち、ハイサイド側の半導体素子とローサイド側の半導体素子とを、平面的に並べて配置した場合に比べて、両者を厚み方向に並ぶように配置することにより、両者間の距離を大幅に縮めることができる。これにより、両者間の電流経路を小さくすることができ、その電流経路に生じるインダクタンスを小さくすることができる。
これにより、上記の電流経路における電流変化が生じても、大きなサージ電圧の発生を抑制することができる。
Next, the effects of the present invention will be described.
The semiconductor module includes a high-side semiconductor element and a low-side semiconductor element arranged in the thickness direction. Therefore, the current path between the semiconductor element on the high side and the semiconductor element on the low side in the semiconductor module can be shortened. In other words, compared to the case where the semiconductor element on the high side and the semiconductor element on the low side are arranged side by side in a plane, the distance between the two is greatly reduced by arranging them in the thickness direction. Can do. Thereby, the current path between the two can be reduced, and the inductance generated in the current path can be reduced.
Thereby, even if the current change in the current path occurs, generation of a large surge voltage can be suppressed.
以上のごとく、本発明によれば、半導体モジュール内におけるインダクタンスの低減を図ることができる電力変換装置を提供することができる。 As described above, according to the present invention, it is possible to provide a power conversion device capable of reducing inductance in a semiconductor module.
第2の発明は、互いに直列接続された少なくとも一対の半導体素子を有する半導体モジュールであって、
上記一対の半導体素子のうち、電源のP極に接続されるハイサイド側の半導体素子と、上記電源のN極に接続されるローサイド側の半導体素子とを、互いに厚み方向に並ぶように配設してなり、
上記一対の半導体素子の間には、負荷に接続されるミドルサイド板が配設され、
上記一対の半導体素子における上記ミドルサイド板と反対側の面には、それぞれ、上記電源のP極に接続されるハイサイド板と、上記電源のN極に接続されるローサイド板とが配設されており、
上記ハイサイド板、上記ローサイド板、及び上記ミドルサイド板は、それぞれ厚み方向に直交する方向に突出した突出端子部を有し、
ハイサイド側の上記半導体素子としてのIGBT及びダイオードを並列接続するとともに、ローサイド側の上記半導体素子としてのIGBT及びダイオードを並列接続し、かつ、ハイサイド側の上記半導体素子の並列回路とローサイド側の上記半導体素子の並列回路とを、直列接続してなり、
上記ハイサイド側のIGBTと上記ローサイド側のダイオードとが上記半導体モジュールの厚み方向に並び、上記ハイサイド側のダイオードと上記ローサイド側のIGBTとが上記半導体モジュールの厚み方向に並んでいることを特徴とする半導体モジュールにある(請求項6)。
A second invention is a semiconductor module having at least a pair of semiconductor elements connected in series to each other,
Of the pair of semiconductor elements, a high-side semiconductor element connected to the P-pole of the power supply and a low-side semiconductor element connected to the N-pole of the power supply are arranged so as to be aligned in the thickness direction. And
A middle side plate connected to a load is disposed between the pair of semiconductor elements,
A high-side plate connected to the P-pole of the power source and a low-side plate connected to the N-pole of the power source are disposed on the surface opposite to the middle side plate in the pair of semiconductor elements, respectively. And
The high side plate, the low side plate, and the middle side plate each have a protruding terminal portion that protrudes in a direction orthogonal to the thickness direction ,
The IGBT and the diode as the semiconductor element on the high side are connected in parallel, the IGBT and the diode as the semiconductor element on the low side are connected in parallel, and the parallel circuit of the semiconductor element on the high side and the diode on the low side are connected A parallel circuit of the semiconductor elements is connected in series,
The high-side IGBT and the low-side diode are arranged in the thickness direction of the semiconductor module, and the high-side diode and the low-side IGBT are arranged in the thickness direction of the semiconductor module. ( 6 ).
本発明によれば、上記第1の発明(請求項1)と同様の原理によって、半導体モジュール内におけるインダクタンスの低減を図ることができる半導体モジュールを提供することができる。 According to the present invention, it is possible to provide a semiconductor module capable of reducing the inductance in the semiconductor module based on the same principle as that of the first invention (claim 1).
上記第1の発明(請求項1)及び上記第2の発明(請求項6)において、上記負荷としては、例えば、三相交流モータ等の回転電気等がある。 In the first invention (Invention 1) and the second invention (Invention 6 ), the load includes, for example, rotary electricity such as a three-phase AC motor.
また、上記ハイサイド板の突出端子部と上記ローサイド板の突出端子部とは、少なくともその一部が互いに厚み方向に重なるように配置していることが好ましい(請求項2、請求項7)。
この場合には、突出端子部におけるインダクタンスを抑制することができる。
Further, it is preferable that the protruding terminal portion of the high side plate and the protruding terminal portion of the low side plate are arranged so that at least a part thereof overlaps with each other in the thickness direction (
In this case, the inductance in the protruding terminal portion can be suppressed.
また、上記半導体モジュールは、上記ハイサイド側の半導体素子と上記ローサイド側の半導体素子とを、それぞれ複数個内蔵してなり、上記ミドルサイド板は、互いに厚み方向に異なる位置に形成されると共に互いに平行な複数の平坦部からなる階段形状を有することが好ましい(請求項3、請求項8)。
この場合には、複数種類の厚みの異なる半導体素子を適宜、ハイサイド板及びローサイド板と、ミドルサイド板との間に挟持させる際に、各半導体素子の厚みに応じてハイサイド板とミドルサイド板との間の距離、或いはローサイド板とミドルサイド板との間の距離を設定することができる。そのため、半導体モジュールにおいて、厚み方向の無駄なスペースの形成を抑制し、半導体モジュールの厚みを小さくすることができる。
Further, the semiconductor module includes a plurality of the high-side semiconductor elements and the low-side semiconductor elements, and the middle side plates are formed at different positions in the thickness direction and are mutually connected. It is preferable to have a staircase shape composed of a plurality of parallel flat portions (
In this case, when a plurality of types of semiconductor elements having different thicknesses are appropriately sandwiched between the high side plate, the low side plate, and the middle side plate, the high side plate and the middle side according to the thickness of each semiconductor element. The distance between the plates or the distance between the low side plate and the middle side plate can be set. Therefore, in the semiconductor module, formation of a useless space in the thickness direction can be suppressed, and the thickness of the semiconductor module can be reduced.
また、上記ハイサイド板の突出端子部と上記ローサイド板の突出端子部とは、上記半導体モジュールにおける共通の辺から突出しており、互いに厚み方向に並んだ上記ハイサイド側の半導体素子と上記ローサイド側の半導体素子とは、それぞれの幾何学的重心が互いに上記突出端子部の突出方向にずれて配置されていることが好ましい(請求項4、請求項9)。
この場合には、ハイサイド側の半導体素子とローサイド側の半導体素子とのいずれか一方における端部への電流集中を抑制することができる。これにより、インダクタンスを一層抑制することができると共に、半導体素子の耐久性を向上させることができる。たとえば、一方の半導体素子を他方の半導体素子よりも、突出端子部側へずらすことにより、上記一方の半導体素子を流れる電流は、端部のみならず、その中央付近にも流れるようにすることができ、局部的な電流集中を防ぐことができる。
The protruding terminal portion of the high-side plate and the protruding terminal portion of the low-side plate protrude from a common side in the semiconductor module, and the high-side semiconductor element and the low-side side are aligned in the thickness direction. It is preferable that the geometric center of gravity of each of the semiconductor elements is shifted from each other in the protruding direction of the protruding terminal portion (claims 4 and 9 ).
In this case, current concentration at the end of one of the high-side semiconductor element and the low-side semiconductor element can be suppressed. Thereby, the inductance can be further suppressed and the durability of the semiconductor element can be improved. For example, by shifting one semiconductor element to the protruding terminal portion side relative to the other semiconductor element, the current flowing through the one semiconductor element may flow not only at the end portion but also near the center thereof. And local current concentration can be prevented.
また、上記ハイサイド側の半導体素子と上記ローサイド側の半導体素子とは、互いの一部が厚み方向に重ならない領域ができる状態で、互いに上記突出端子部の突出方向にずれて配置されていることが好ましい(請求項5、請求項10)。
この場合には、ハイサイド側の半導体素子とローサイド側の半導体素子とのいずれか一方における端部への電流集中をより効果的に抑制することができる。
また、ハイサイド側の半導体素子とローサイド側の半導体素子との間の熱干渉を抑制することができる。そのため、上記半導体素子の温度上昇を抑制し、動作不良を一層抑制することができる。
Further, the high-side semiconductor element and the low-side semiconductor element are arranged so as to be shifted from each other in the protruding direction of the protruding terminal portion in a state where a part of the semiconductor element does not overlap in the thickness direction. It is preferable (Claim 5 and Claim 10 ).
In this case, current concentration at the end of one of the high-side semiconductor element and the low-side semiconductor element can be more effectively suppressed.
Further, thermal interference between the high-side semiconductor element and the low-side semiconductor element can be suppressed. Therefore, the temperature rise of the semiconductor element can be suppressed, and malfunction can be further suppressed.
また、上記半導体モジュールは、ハイサイド側の上記半導体素子としてのIGBT及びダイオードを並列接続するとともに、ローサイド側の上記半導体素子としてのIGBT及びダイオードを並列接続し、かつ、ハイサイド側の上記半導体素子の並列回路とローサイド側の上記半導体素子の並列回路とを、直列接続している。
これにより、ハイサイド側の半導体素子とローサイド側の半導体素子との間の電流経路におけるインピーダンスを低減することができる。
In addition, the semiconductor module connects the IGBT and the diode as the semiconductor element on the high-side side in parallel, and connects the IGBT and the diode as the semiconductor element on the low-side in parallel, and the semiconductor element on the high-side side And the parallel circuit of the semiconductor element on the low side are connected in series .
Thereby , the impedance in the current path between the semiconductor element on the high side and the semiconductor element on the low side can be reduced.
また、上記ハイサイド側のIGBTと上記ローサイド側のダイオードとが厚み方向に並び、上記ハイサイド側のダイオードと上記ローサイド側のIGBTとが厚み方向に並んでいる。
これにより、ハイサイド側のIGBTとローサイド側のダイオードとの間の距離、及びローサイド側のIGBTとハイサイド側のダイオードとの間の距離を小さくすることができる。その結果、半導体モジュール内におけるインピーダンスを一層小さくすることができる。
Further, it arranged in the diode and the thickness direction of the high-side IGBT and the low side, and the high side diode and the low-side IGBT is that lined the thickness direction.
Accordingly , the distance between the high-side IGBT and the low-side diode and the distance between the low-side IGBT and the high-side diode can be reduced. As a result, the impedance in the semiconductor module can be further reduced.
(実施例1)
本発明の実施例にかかる電力変換装置及びこれに用いる半導体モジュールにつき、図1〜図9を用いて説明する。
本例の電力変換装置1は、図4に示すごとく、複数の半導体素子2を内蔵する半導体モジュール3を有し、電源11から供給される電力を負荷12に供給する交流電力へ変換する装置である。
Example 1
A power converter according to an embodiment of the present invention and a semiconductor module used therefor will be described with reference to FIGS.
As shown in FIG. 4, the power conversion device 1 of this example includes a
図1〜図4に示すごとく、半導体モジュール3は、互いに直列接続された少なくとも一対の半導体素子2を有している。そして、半導体モジュール3は、一対の半導体素子2のうち、電源11のP極11pに接続されるハイサイド側の半導体素子2Hと、電源11のN極11nに接続されるローサイド側の半導体素子2Lとを、互いに厚み方向に並ぶように配設してなる。
As shown in FIGS. 1 to 4, the
図1、図3に示すごとく、一対の半導体素子2の間には、負荷12に接続されるミドルサイド板31Mが配設されている。また、一対の半導体素子2におけるミドルサイド板31Mと反対側の面には、それぞれ、電源11のP極11pに接続されるハイサイド板31Hと、電源11のN極11nに接続されるローサイド板31Lとが配設されている。
ハイサイド板31H、ローサイド板31L、及びミドルサイド板31Mは、それぞれ厚み方向に直交する方向に突出した突出端子部32(32H、32L、32M)を有している。
As shown in FIGS. 1 and 3, a
The
半導体モジュール3は、図4に示すごとく、ハイサイド側の半導体素子2HとしてのIGBT21及びダイオード22を並列接続するとともに、ローサイド側の半導体素子2LとしてのIGBT21及びダイオード22を並列接続してなる。そして、ハイサイド側の半導体素子2Hの並列回路とローサイド側の半導体素子2Lの並列回路とを、直列接続してなる。ダイオード22は、フライホイールダイオードである。
As shown in FIG. 4, the
また、図1に示すごとく、半導体モジュール3において、ハイサイド側のIGBT21とローサイド側のダイオード22とが厚み方向に並び、ハイサイド側のダイオード22とローサイド側のIGBT21とが厚み方向に並んでいる。
各半導体素子2の一方の面は、ミドルサイド板31M或いはローサイド板31Lとの間にスペーサ33を介設している。これにより、図3に示すごとく、IGBT21の表面に形成された電極と制御電極端子34とのワイヤーボンディングのためのスペースを確保している。
As shown in FIG. 1, in the
One surface of each
また、半導体素子2、スペーサ33、ハイサイド板31H、ローサイド板31L、ミドルサイド板31Mは、封止樹脂部35によってモールドされている。
ハイサイド板31H,ローサイド板31L、ミドルサイド板31Mは、それぞれ、厚み方向に直交する方向に突出する突出端子部32を有し、これら3個の突出端子部32は、封止樹脂部35の一つの辺から、同じ方向へ突出している。また、制御電極端子34は、突出端子部32と反対側における封止樹脂部35の一辺から、突出端子部32と反対方向へ突出している。
Further, the
The
制御端子部34は、電力変換装置1のスイッチング制御を行うための図示しない制御回路基板に接続される。
ミドルサイド板31Mの突出端子部32Mは、負荷12に接続されるバスバーに接続される。ハイサイド板31Hの突出端子部32Hは、電源11のP極(正極)に接続されるバスバーに接続される。ローサイド板31Lの突出端子部32Lは、電源11のN極(負極)に接続されるバスバーに接続される。
The
The protruding
また、電力変換装置1は、図4に示すごとく、3個の半導体モジュール3を有し、直流の電源11と負荷12との間に配設される。負荷12は、三相交流モータージェネレータである。
電源11のP極11pには、P極バスバー13pが接続され、該P極バスバー13pに各半導体モジュール3のハイサイド板31Hの突出端子部32Hが接続されている。また、電極11のN極11nには、N極バスバー13nが接続され、該N極バスバー13nに各半導体モジュール11のローサイド板31Lの突出端子部32Lが接続されている。
The power converter 1 includes three
A P
また、負荷12には3相(U相、V相、W相)に対応する3本のバスバー14が接続されており、これら3本のバスバー14に対して、それぞれ、3個の半導体モジュール3におけるミドルサイド板31Mの突出端子部32Mが接続されている。
また、電力変換装置1と電源12との間には、P極バスバー13pとN極バスバー13nとを繋ぐように配されたコンデンサ15が接続されている。
In addition, three
Further, a
次に、本例の作用効果につき説明するのに先立ち、まず、上記電力変換装置1において問題となるインダクタンス、及びこれに起因するサージ電圧の発生につき説明する。
電力変換装置1における三相交流モータジェネレータ(負荷12)の一相分に対応する回路を抜き出した回路は、図5のように表せる。そして、半導体モジュール3における2つのIGBT21のうち、ハイサイド側のIGBT21をオフとした状態で、ローサイド側のIGBT21をオンからオフに切り替えるときに生じる電流変化を考える。
ローサイド側のIGBT21がオンのときには、図5(A)に示すごとく、電流経路は、コンデンサ15の正極側からインダクタ121を通り、ローサイド側のIGBT21を通り、コンデンサ15の負極側へ戻る経路となる。
Next, prior to describing the effects of the present example, first, the inductance that causes a problem in the power conversion device 1 and the generation of a surge voltage resulting therefrom will be described.
A circuit obtained by extracting a circuit corresponding to one phase of the three-phase AC motor generator (load 12) in the power conversion device 1 can be expressed as shown in FIG. Then, a change in current that occurs when the low-
When the low-
次に、図5(B)に示すごとく、ローサイド側のIGBT21をオンからオフに切り替える過渡状態においては、上記と同様の電流経路と、インダクタ121を通過した電流がハイサイド側のダイオード22を通って半導体モジュール3のハイサイド板31Hの突出端子部32H側へ戻る電流経路との両方が形成される。
更に、図5(C)に示すごとく、ローサイド側のIGBT21が完全にオフとなった状態では、ハイサイド側のダイオード22とインダクタ121とを繋ぐ閉回路に電流が流れることとなる。
このような電流の変化が順次生じることにより、回路に高周波電流が流れることとなる。
Next, as shown in FIG. 5B, in a transient state where the low-
Further, as shown in FIG. 5C, when the low-
Such a change in current occurs sequentially, so that a high-frequency current flows through the circuit.
ここで、3つの状態のうち、ローサイドのIGBT21がオンの状態(図5(A))とオフの状態(図5(C))とにそれぞれ流れる電流を平均した電流が、常に変化せずに回路に流れている直流成分IDCであると考えると、これに対する上記2つのそれぞれの状態(図5(A)、(C))の電流の差分を、スイッチングによって逐次変化する交流成分IACと考えることができる。このように、各状態における電流を直流成分IDCと交流成分IACとに分離することができる。
Here, among the three states, the average current flowing in the low-
即ち、図6に示すごとく、交流成分IACは、コンデンサ15とハイサイド側のダイオード22とローサイド側のIGBT21とを繋ぐ閉回路に流れ、ローサイド側のIGBT21がオンの状態(図6(A))とオフの状態(図6(C))とでは逆向きとなる。即ち、ローサイド側のIGBT21をオンからオフに切り替えることにより、交流成分IACの方向が逆転することとなる。
そして、図7に示すごとく、交流成分IACの変化、即ち電流変化率di/dtの発生により、インダクタンスの大きい回路にはサージ電圧Vが生じる。
That is, as shown in FIG. 6, the AC component I AC flows through a closed circuit that connects the
Then, as shown in FIG. 7, a surge voltage V is generated in a circuit having a large inductance due to the change in the AC component I AC , that is, the generation of the current change rate di / dt.
そして、インダクタンスの大きい回路に、高周波電流が流れると、即ち電流の大きさや向きに変化が生じると、大きなサージ電圧が生じる。
即ち、サージ電圧をV、インダクタンスをL、電流変化率をdi/dtとしたとき、サージ電圧は、V=−L(di/dt)によって得られるため、インダクタンスLが大きくなるとサージ電圧Vは大きくなる。したがって、インダクタンスLを低減する必要がある。
When a high-frequency current flows through a circuit having a large inductance, that is, when a change occurs in the magnitude or direction of the current, a large surge voltage is generated.
That is, when the surge voltage is V, the inductance is L, and the current change rate is di / dt, the surge voltage is obtained by V = −L (di / dt), and therefore the surge voltage V increases as the inductance L increases. Become. Therefore, it is necessary to reduce the inductance L.
そこで、本発明においては、各半導体モジュール3内におけるインダクタンスを低減すべく、ハイサイド側の半導体素子2Hと、ローサイド側の半導体素子2Lとの間の電流経路J(図9参照)が短くなるように、半導体素子2を上述のごとく配置した。
すなわち、上記の例で説明すると、ハイサイド側のダイオード22とローサイド側のIGBT21との間における電流経路が長いと、インダクタンスが大きくなりやすく、サージ電圧が大きくなりやすい。
Therefore, in the present invention, in order to reduce inductance in each
That is, in the above example, if the current path between the high-
それ故、図8に示すごとく、半導体モジュール93内の半導体素子92を平面的に並べて配置した場合、ハイサイド側のダイオード922とローサイド側のIGBT921との間の電流経路Jが長くなる。これにより、この電流経路Jにおいてインダクタンスが大きくなり、大きなサージ電圧が発生するおそれがある。
なお、図8において、符号931H、931M、931Lは、それぞれハイサイド板、ミドルサイド板、ローサイド板を表し、符合932H、932M、932Lは、それぞれハイサイド板931H、ミドルサイド板931M、ローサイド板931Lの突出端子部を表す。また、符号92H、92Lは、それぞれハイサイド側の半導体素子、ローサイド側の半導体素子を表す。また、符号iは、半導体モジュール92における、突出端子部932Hから突出端子部932Lまでの間の高周波電流の経路を示す。この符号iについては、他の図においても同様である。
Therefore, as shown in FIG. 8, when the
In FIG. 8,
上記のごとく半導体素子92を平面的に並べて配置した場合(図8)に対し、図9に示すごとく、本発明の半導体モジュール3においては、IGBT21とダイオード22とを厚み方向に並べているため、ハイサイド側のダイオード22とローサイド側のIGBT21との間の電流経路Jを大幅に短縮することができる。
これにより、上記の電流経路Jにおける電流変化が生じても(高周波電流が流れても)、大きなサージ電圧の発生を抑制することができる。
In contrast to the case where the
Thereby, even if the current change in said current path J arises (even if a high frequency current flows), generation | occurrence | production of a big surge voltage can be suppressed.
特に、本例においては、ハイサイド側のIGBT21とローサイド側のダイオード22とが厚み方向に並び、ハイサイド側のダイオード22とローサイド側のIGBT21とが厚み方向に並んでいるため、ハイサイド側のIGBT21とローサイド側のダイオード22との間の距離、及びローサイド側のIGBT21とハイサイド側のダイオード22との間の距離を小さくすることができる。その結果、半導体モジュール3内におけるインピーダンスを一層小さくすることができ、サージ電圧を一層抑制することができる。
In particular, in this example, the high-
以上のごとく、本例によれば、半導体モジュール内におけるインダクタンスの低減を図ることができる電力変換装置及びこれに用いる半導体モジュールを提供することができる。 As described above, according to this example, it is possible to provide a power conversion device capable of reducing inductance in a semiconductor module and a semiconductor module used in the power conversion device.
(実施例2)
本例は、図10〜図12に示すごとく、ハイサイド板31Hの突出端子部32Hとローサイド板31Lの突出端子部32Lとが、互いに厚み方向に重なるように配置されている半導体モジュール3の例である。
図10に示す半導体モジュール3は、制御電極端子34と反対側の辺から、ハイサイド板31Hの突出端子部32Hとローサイド板31Lの突出端子部32Lとを、厚み方向に互いに重ねる状態で突出させている。そして、ミドルサイド板31Mの突出端子部32Mは、突出端子部32H及び突出端子部32Lに直交する方向に突出している。
(Example 2)
This example is an example of the
In the
図11に示す半導体モジュール3は、制御電極端子34に直交する方向の辺から、ハイサイド板31Hの突出端子部32Hとローサイド板31Lの突出端子部32Lとを、厚み方向に互いに重ねる状態で突出させている。そして、ミドルサイド板31Mの突出端子部32Mは、突出端子部32H及び突出端子部32Lと反対側に突出している。
The
図12に示す半導体モジュール3は、制御電極端子34に直交する方向の辺から、ハイサイド板31Hの突出端子部32Hとローサイド板31Lの突出端子部32Lとを、厚み方向に互いに重ねる状態で突出させている。そして、ミドルサイド板31Mの突出端子部32Mは、上記制御電極端子34と反対側に突出している。
その他は、実施例1と同様である。
The
Others are the same as in the first embodiment.
本例の場合には、突出端子部32におけるインダクタンスを抑制することができる。
その他、実施例1と同様の作用効果を有する。
In the case of this example, the inductance in the protruding
In addition, the same effects as those of the first embodiment are obtained.
(実施例3)
本例は、図13に示すごとく、ミドルサイド板31Mが、互いに厚み方向に異なる位置に形成されると共に互いに平行な二個の平坦部311からなる階段形状を有する、半導体モジュール3の例である。
本例においては、図13(A)に示すごとく、IGBT21の一方の面には、スペーサ33を積層してあるが、ダイオード22は、何れの面にもスペーサ33を介在させることなく、ハイサイド板31Hとミドルサイド板31M、或いは、ミドルサイド板31Mとローサイド板31Lとの間に挟持された状態となっている。
(Example 3)
This example is an example of the
In this example, as shown in FIG. 13A, a
また、ローサイド板31Lは、上述のごとく、厚み方向に互いに異なる位置に形成された二個の平坦部311を有する。この二個の平坦部311の間には、段部312が形成されいている。そして、一方の平坦部311とハイサイド板31Hとの間に、ハイサイド側のダイオード22が挟持されており、上記一方の平坦部311とローサイド板31Lとの間にローサイド側のIGBT21及びスペーサ33が挟持されている。また、他方の平坦部311とハイサイド板31Hとの間に、ハイサイド側のIGBT21及びスペーサ33が挟持されており、上記他方の平坦部311とローサイド板31Lとの間にローサイド側のIGBT21及びスペーサ33が挟持されている。
その他は、実施例1と同様である。
Further, as described above, the
Others are the same as in the first embodiment.
本例の場合には、複数種類の厚みの異なる半導体素子2を適宜、ハイサイド板31H及びローサイド板31Lと、ミドルサイド板31Mとの間に挟持させる際に、各半導体素子2の厚みに応じてハイサイド板31Hとミドルサイド板31Mとの間の距離、或いはローサイド板31Lとミドルサイド板31Mとの間の距離を設定することができる。そのため、半導体モジュール3において、厚み方向の無駄なスペースの形成を抑制し、半導体モジュール3の厚みを小さくすることができる。
その他、実施例1と同様の作用効果を有する。
In the case of this example, when plural types of
In addition, the same effects as those of the first embodiment are obtained.
(実施例4)
本例は、図14に示すごとく、互いに厚み方向に並んだハイサイド側の半導体素子2Hとローサイド側の半導体素子2Lとが、それぞれの幾何学的重心を互いに突出端子部32の突出方向にずらして配置した半導体モジュール3の例である。
本例においては、図14に示すごとく、IGBT21の幾何学的重心を、ダイオード22の幾何学的重心よりも、突出端子部32側へずらしている。
その他は、実施例1と同様である。
Example 4
In this example, as shown in FIG. 14, the high-
In this example, as shown in FIG. 14, the geometric gravity center of the
Others are the same as in the first embodiment.
本例の場合には、IGBT21における端部への電流集中を抑制することができる。これにより、インダクタンスを一層抑制することができると共に、半導体素子2(IGBT21)の耐久性を向上させることができる。すなわち、IGBT21をダイオード22よりも、突出端子部32側へずらすことにより、IGBT21を流れる電流は、端部のみならず、その中央付近にも流れるようにすることができ、局部的な電流集中を防ぐことができる。
その他、実施例1と同様の作用効果を有する。
In the case of this example, current concentration at the end of the
In addition, the same effects as those of the first embodiment are obtained.
(実施例5)
本例は、図15に示すごとく、ハイサイド側の半導体素子2Hとローサイド側の半導体素子2Lとが、互いの一部が厚み方向に重ならない領域ができる状態で、互いに突出端子部32の突出方向にずれて配置されている半導体モジュール3の例である。
本例においては、図15(B)に示すごとく、ダイオード22をIGBT21よりも突出端子部32側へずらしている。
その他は、実施例1と同様である。
(Example 5)
In this example, as shown in FIG. 15, the high-
In this example, as shown in FIG. 15B, the
Others are the same as in the first embodiment.
本例の場合には、ダイオード22における端部への電流集中をより効果的に抑制することができる。
また、IGBT21とダイオード22との間の熱干渉を抑制することができる。そのため、半導体素子2の温度上昇を抑制し、動作不良を一層抑制することができる。
その他、実施例1と同様の作用効果を有する。
In the case of this example, current concentration at the end of the
Further, thermal interference between the
In addition, the same effects as those of the first embodiment are obtained.
(実施例6)
本例は、図16に示すごとく、IGBT21を分割して小型化した状態で内蔵した半導体モジュール3の例である。すなわち、図16(A)に示すごとく、ハイサイド側のIGBT21を二個、ハイサイド板31Hとミドルサイド板31Mとの間に並列配置し、ローサイド側のIGBT21を二個、ローサイド板31Lとミドルサイド板31Mとの間に並列配置してある。
また、ハイサイド側及びローサイド側のダイオード22は、それぞれ並列配置したIGBT21の間に配され、これらと共に並列配置されている。
その他は、実施例1と同様である。
(Example 6)
As shown in FIG. 16, this example is an example of the
The high-side and low-
Others are the same as in the first embodiment.
本例の場合には、IGBT21の大きさを小さくすることにより、その実装面積を小さくし、半導体モジュール3の小型化を図ることができる。
その他、実施例1と同様の作用効果を有する。
In the case of this example, by reducing the size of the
In addition, the same effects as those of the first embodiment are obtained.
(参考例1)
本例は、図17に示すごとく、ハイサイド側のIGBT21とローサイド側のIGBT21とが厚み方向に並び、ハイサイド側のダイオード22とローサイド側のダイオード22とが厚み方向に並んでいる、半導体モジュール3の例である。
その他は、実施例1と同様である。
( Reference Example 1 )
In this example, as shown in FIG. 17, a high-
Others are the same as in the first embodiment.
本例の場合には、同時に電流が流れることの少ないIGBT21同士を厚み方向に並べることにより、熱干渉を抑制し、動作不良を抑制することができる。
また、この場合、高周波電流iは、たとえば、図17に示すように、ハイサイド側のダイオード22から、ローサイド側のIGBT21を通過するように流れるが、このときの半導体素子2間の電流経路Jは、実施例1の場合に比べて多少長くなるものの、半導体素子を平面的に並べた場合(図8参照)に比べて、大きく短縮することができる。
その他、実施例1と同様の作用効果を有する。
In the case of this example, by arranging the
In this case, for example, as shown in FIG. 17, the high-frequency current i flows from the high-
In addition, the same effects as those of the first embodiment are obtained.
(実施例7)
本例は、図18に示すごとく、6個のIGBT21と6個のダイオード22とを内蔵した半導体モジュール3の例である。
該半導体モジュール3は、並列配置された3枚のミドルサイド板31Mを有し、各ミドルサイド板31Mの突出端子部32Mは、それぞれ負荷12(三相交流モータージェネレータ)のU相、V相、W相の電極に電気的に接続される。
( Example 7 )
This example is an example of the
The
そして、各ミドルサイド板31Mとハイサイド板31Hとの間、及び各ミドルサイド板31Mとローサイド板31Lとの間に、それぞれ、IGBT21とダイオード22とが並列配置されている。
また、本例においては、ハイサイド板31Hの突出端子部32Hと、ローサイド板31Lの突出端子部32Lとは、互いに厚み方向に並ぶように配設されている。
その他は、実施例1と同様である。
The
In this example, the protruding
Others are the same as in the first embodiment.
本例の場合には、6個のIGBT21と6個のダイオード22とをモジュール化して一つの半導体モジュール3としているため、電力変換装置1の小型化を図ることができる。
その他、実施例1と同様の作用効果を有する。
なお、図18、図19においては、IGBT21等に積層されるスペーサの記載は省略してある。
In the case of this example, since the six
In addition, the same effects as those of the first embodiment are obtained.
In FIGS. 18 and 19, the description of the spacers stacked on the
(参考例2)
本例は、図19に示すごとく、逆方向導通性を有する半導体素子2を内蔵している半導体モジュール3の例である。
上記逆方向導通性を有する半導体素子2は、MOSFET(Metal Oxide
Semiconductor Field Effect Transistor)からなり、実施例1において示したIGBT21の機能とダイオード22の機能とを併せ持つ素子である。それ故、半導体モジュール3には、ハイサイド側とローサイド側にそれぞれ一つずつの半導体素子2を搭載すればよい。
( Reference Example 2 )
This example is an example of a
The
This is an element having both the function of the
そこで、本例の半導体モジュール3は、図19(A)に示すごとく、ハイサイド板31Hとミドルサイド板31Mとの間に一つのハイサイド側の半導体素子2を挟持させ、ローサイド板31Lとミドルサイド板31Mとの間に、他の一つのローサイド側の半導体素子2を挟持させている。
また、半導体モジュール3には、半導体素子2を駆動制御するための制御回路チップ36が搭載されている。該制御回路チップ36は、ハイサイド板31Hとローサイド板31Lとのそれぞれに搭載されている。そして、各制御回路チップ36は、制御電極端子33及び半導体素子2にワイヤーボンディング(図示略)によって接続されている。
Therefore, in the
In addition, a
また、ハイサイド板31Hの突出端子部32Hとローサイド板31Lの突出端子部32Lとは、互いに厚み方向に並ぶように、制御電極端子33と反対側に突出している。また、図19(B)に示すごとく、ミドルサイド板31Mの突出端子部32Mは、制御電極端子33、突出端子部32H及び突出端子部32Lに直交する方向に突出している。
その他は、実施例1と同様である。
Further, the protruding
Others are the same as in the first embodiment.
本例の場合には、半導体素子2の数を少なくすることができるため、半導体モジュール3の小型化、ひいては電力変換装置1の小型化を図ることができる。
その他、実施例1と同様の作用効果を有する。
なお、上記逆方向導通性を有する半導体素子2としては、上記MOSFET以外にも、IGBT素子にフライホイールダイオード機能を取り込んだ複合素子を用いることもできる。
In the case of this example, since the number of the
In addition, the same effects as those of the first embodiment are obtained.
As the
1 電力変換装置
11 電源
12 負荷
2、2H、2L 半導体素子
3 半導体モジュール
31H ハイサイド板
31M ミドルサイド板
31L ローサイド板
32、32H、32M、32L 突出端子部
DESCRIPTION OF SYMBOLS 1
Claims (10)
上記半導体モジュールは、互いに直列接続された少なくとも一対の上記半導体素子を有しており、該一対の半導体素子のうち、上記電源のP極に接続されるハイサイド側の半導体素子と、上記電源のN極に接続されるローサイド側の半導体素子とを、互いに厚み方向に並ぶように配設してなり、
上記一対の半導体素子の間には、上記負荷に接続されるミドルサイド板が配設され、
上記一対の半導体素子における上記ミドルサイド板と反対側の面には、それぞれ、上記電源のP極に接続されるハイサイド板と、上記電源のN極に接続されるローサイド板とが配設されており、
上記ハイサイド板、上記ローサイド板、及び上記ミドルサイド板は、それぞれ厚み方向に直交する方向に突出した突出端子部を有し、
上記半導体モジュールは、ハイサイド側の上記半導体素子としてのIGBT及びダイオードを並列接続するとともに、ローサイド側の上記半導体素子としてのIGBT及びダイオードを並列接続し、かつ、ハイサイド側の上記半導体素子の並列回路とローサイド側の上記半導体素子の並列回路とを、直列接続してなり、
上記ハイサイド側のIGBTと上記ローサイド側のダイオードとが上記半導体モジュールの厚み方向に並び、上記ハイサイド側のダイオードと上記ローサイド側のIGBTとが上記半導体モジュールの厚み方向に並んでいることを特徴とする電力変換装置。 A power conversion device that has a semiconductor module containing a plurality of semiconductor elements and converts power supplied from a power source to AC power supplied to a load,
The semiconductor module includes at least a pair of the semiconductor elements connected in series to each other, and of the pair of semiconductor elements, a high-side semiconductor element connected to a P-pole of the power source, and the power source The low-side semiconductor elements connected to the N pole are arranged so as to be aligned in the thickness direction.
A middle side plate connected to the load is disposed between the pair of semiconductor elements,
A high-side plate connected to the P-pole of the power source and a low-side plate connected to the N-pole of the power source are disposed on the surface opposite to the middle side plate in the pair of semiconductor elements, respectively. And
The high side plate, the low-side plate, and the middle side plate, have a protruding terminal portion protruding in a direction perpendicular to the thickness direction, respectively,
The semiconductor module connects the IGBT and diode as the semiconductor element on the high side in parallel, connects the IGBT and diode as the semiconductor element on the low side in parallel, and parallels the semiconductor element on the high side. A circuit and a parallel circuit of the semiconductor element on the low side are connected in series,
The high-side IGBT and the low-side diode are arranged in the thickness direction of the semiconductor module, and the high-side diode and the low-side IGBT are arranged in the thickness direction of the semiconductor module. A power converter.
上記一対の半導体素子のうち、電源のP極に接続されるハイサイド側の半導体素子と、上記電源のN極に接続されるローサイド側の半導体素子とを、互いに厚み方向に並ぶように配設してなり、
上記一対の半導体素子の間には、負荷に接続されるミドルサイド板が配設され、
上記一対の半導体素子における上記ミドルサイド板と反対側の面には、それぞれ、上記電源のP極に接続されるハイサイド板と、上記電源のN極に接続されるローサイド板とが配設されており、
上記ハイサイド板、上記ローサイド板、及び上記ミドルサイド板は、それぞれ厚み方向に直交する方向に突出した突出端子部を有し、
ハイサイド側の上記半導体素子としてのIGBT及びダイオードを並列接続するとともに、ローサイド側の上記半導体素子としてのIGBT及びダイオードを並列接続し、かつ、ハイサイド側の上記半導体素子の並列回路とローサイド側の上記半導体素子の並列回路とを、直列接続してなり、
上記ハイサイド側のIGBTと上記ローサイド側のダイオードとが上記半導体モジュールの厚み方向に並び、上記ハイサイド側のダイオードと上記ローサイド側のIGBTとが上記半導体モジュールの厚み方向に並んでいることを特徴とする半導体モジュール。 A semiconductor module having at least a pair of semiconductor elements connected in series with each other,
Of the pair of semiconductor elements, a high-side semiconductor element connected to the P-pole of the power supply and a low-side semiconductor element connected to the N-pole of the power supply are arranged so as to be aligned in the thickness direction. And
A middle side plate connected to a load is disposed between the pair of semiconductor elements,
A high-side plate connected to the P-pole of the power source and a low-side plate connected to the N-pole of the power source are disposed on the surface opposite to the middle side plate in the pair of semiconductor elements, respectively. And
The high side plate, the low side plate, and the middle side plate each have a protruding terminal portion that protrudes in a direction orthogonal to the thickness direction,
The IGBT and the diode as the semiconductor element on the high side are connected in parallel, the IGBT and the diode as the semiconductor element on the low side are connected in parallel, and the parallel circuit of the semiconductor element on the high side and the diode on the low side are connected A parallel circuit of the semiconductor elements is connected in series,
The high-side IGBT and the low-side diode are arranged in the thickness direction of the semiconductor module, and the high-side diode and the low-side IGBT are arranged in the thickness direction of the semiconductor module. A semiconductor module .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007253926A JP5092654B2 (en) | 2007-09-28 | 2007-09-28 | Power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007253926A JP5092654B2 (en) | 2007-09-28 | 2007-09-28 | Power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009089491A JP2009089491A (en) | 2009-04-23 |
JP5092654B2 true JP5092654B2 (en) | 2012-12-05 |
Family
ID=40662150
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007253926A Active JP5092654B2 (en) | 2007-09-28 | 2007-09-28 | Power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5092654B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5581822B2 (en) * | 2010-06-07 | 2014-09-03 | 日産自動車株式会社 | Semiconductor device |
JP5970668B2 (en) * | 2010-11-02 | 2016-08-17 | 三菱電機株式会社 | Power module for electric power steering and electric power steering drive control apparatus using the same |
JP5971015B2 (en) * | 2012-08-01 | 2016-08-17 | 三菱電機株式会社 | Semiconductor device |
JP6701240B2 (en) | 2018-02-09 | 2020-05-27 | 本田技研工業株式会社 | Element unit |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002026251A (en) * | 2000-07-11 | 2002-01-25 | Toshiba Corp | Semiconductor device |
-
2007
- 2007-09-28 JP JP2007253926A patent/JP5092654B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009089491A (en) | 2009-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4920677B2 (en) | Power conversion device and assembly method thereof | |
JP5488638B2 (en) | Power converter | |
JP4719187B2 (en) | Semiconductor device cooling structure | |
US10153708B2 (en) | Three-level power converter | |
JP6597549B2 (en) | Semiconductor module | |
JP5132175B2 (en) | Power converter | |
JP5830480B2 (en) | Wiring board and power conversion device using the same | |
JP6835144B2 (en) | Semiconductor unit, semiconductor device and uninterruptible power supply | |
WO2019123818A1 (en) | Power converter | |
JP2019161797A (en) | Electric power conversion device | |
JP6690478B2 (en) | Power converter | |
WO2019031408A1 (en) | Power conversion device | |
JP5092654B2 (en) | Power converter | |
JP6361646B2 (en) | Power converter | |
JP4842018B2 (en) | Power converter | |
JP6123722B2 (en) | Semiconductor device | |
JPWO2018109884A1 (en) | Power converter | |
JPWO2018163606A1 (en) | Power converter | |
JP5836993B2 (en) | Inverter device | |
JP2017169344A (en) | Power conversion device | |
JP5546934B2 (en) | Cooling system | |
JP2006271131A (en) | Power converter | |
JP7421259B2 (en) | power converter | |
JP7331497B2 (en) | power converter | |
JP6989049B2 (en) | Power converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120717 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120821 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120903 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5092654 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150928 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |