JP5092378B2

JP5092378B2 - Solid-state imaging device

Info

Publication number: JP5092378B2
Application number: JP2006330521A
Authority: JP
Inventors: 航船水
Original assignee: Nikon Corp
Current assignee: Nikon Corp
Priority date: 2006-12-07
Filing date: 2006-12-07
Publication date: 2012-12-05
Anticipated expiration: 2026-12-07
Also published as: JP2008147284A

Description

本発明は、固体撮像装置に関する。 The present invention relates to a solid-state imaging device.

一般に、固体撮像装置は複数の単位画素が二次元アレイ状に配置されている。各単位画素は、受光した光を信号電荷に変換するフォトダイオード（ＰＤ）、ＰＤで発生した信号電荷を転送するための転送用トランジスタ、転送された信号電荷を蓄えるフローテイングディフュージョン（ＦＤ：浮遊拡散領域）、増幅用トランジスタ、画素を選択する選択用トランジスタ、ＦＤ部に蓄積された電荷をリセットするリセット用トランジスタなどにより構成されている。 In general, a solid-state imaging device has a plurality of unit pixels arranged in a two-dimensional array. Each unit pixel includes a photodiode (PD) that converts received light into signal charges, a transfer transistor for transferring signal charges generated by the PD, and a floating diffusion (FD: floating diffusion) that stores the transferred signal charges. Region), an amplifying transistor, a selecting transistor for selecting a pixel, a resetting transistor for resetting charges accumulated in the FD portion, and the like.

ところが、ＦＤ部の容量や増幅用トランジスタのゲート部の容量の変化は、固体撮像装置の感度の低下やクロストークなどに大きな影響を与えることが知られており、影響ができるだけ小さくなるように配線長を短くするなどの工夫が行われている（例えば、特許文献１参照）。
特開平１１−１９５７７６号公報 However, it is known that the change in the capacitance of the FD portion and the capacitance of the gate portion of the amplifying transistor has a great influence on the decrease in sensitivity and crosstalk of the solid-state imaging device. A device such as shortening the length has been devised (for example, see Patent Document 1).
Japanese Patent Laid-Open No. 11-195576

ところが、ＦＤ部の容量や増幅用トランジスタのゲート部の容量は、製造時の面内露光量ばらつきやエッチングのばらつき等によって、変動するという問題があった。特に、ＦＤ部や増幅用トランジスタのゲート部におけるパターン面積の変動が各部の容量のばらつきに大きな影響を与えるにも拘わらず、これらのばらつきを補償するための工夫が為されていなかった。各部の容量のばらつきは、画素感度のばらつきとなり、固体撮像装置全体では固定パターンノイズとなって画像に現れるため、上記容量のばらつきを抑えることは、固体撮像装置にとって非常に重要な課題である。 However, there has been a problem that the capacitance of the FD portion and the capacitance of the gate portion of the amplifying transistor fluctuate due to variations in the in-plane exposure amount during manufacturing, variations in etching, and the like. In particular, although variations in the pattern area in the FD portion and the gate portion of the amplifying transistor have a great influence on the variation in capacitance of each portion, no contrivance has been made to compensate for these variations. The variation in the capacitance of each part becomes a variation in pixel sensitivity, and the entire solid-state imaging device becomes fixed pattern noise and appears in the image. Therefore, suppressing the variation in the capacitance is a very important issue for the solid-state imaging device.

本発明の目的は、製造工程で回路各部の容量がばらついても感度のばらつきを抑制することが可能な固体撮像装置を提供することにある。 An object of the present invention is to provide a solid-state imaging device capable of suppressing variations in sensitivity even if the capacitance of each part of a circuit varies in the manufacturing process.

本発明に係る固体撮像装置は、光を信号電荷に変換する光電変換部と、前記信号電荷を転送する転送用トランジスタと、前記転送された信号電荷を保持する浮遊拡散領域と、前記浮遊拡散領域の信号電位を出力する増幅用トランジスタと、前記保持された信号電荷をリセットするリセット用トランジスタと、前記増幅用トランジスタの出力端子に接続された選択用トランジスタとで構成される単位画素がマトリクス状に配置された固体撮像装置において、前記増幅用トランジスタのゲートおよび前記浮遊拡散領域の形状を、前記増幅用トランジスタのゲート部分の製造ばらつきによる面積変動と前記浮遊拡散領域の製造ばらつきによる面積変動とが互いに打ち消し合うように、前記増幅用トランジスタのゲートが前記選択用トランジスタのソースに重なる部分の辺の長さ及び前記増幅用トランジスタのソースに重なる部分の辺の長さの和と、前記転送用トランジスタのゲートおよび前記リセット用トランジスタのゲートが前記浮遊拡散領域に重なる部分の各ゲートの辺の長さの和と、が等しくなるような形状にしたことを特徴とする。 The solid-state imaging device according to the present invention includes a photoelectric conversion unit that converts light into a signal charge, a transfer transistor that transfers the signal charge, a floating diffusion region that holds the transferred signal charge, and the floating diffusion region. A unit pixel composed of an amplifying transistor that outputs the signal potential, a reset transistor that resets the held signal charge, and a selection transistor that is connected to the output terminal of the amplifying transistor. In the arranged solid-state imaging device, the shape of the gate of the amplification transistor and the floating diffusion region are different from each other in that the area variation due to manufacturing variation of the gate portion of the amplification transistor and the area variation due to manufacturing variation of the floating diffusion region are mutually. as cancel, Seo gates the selection transistor of the amplifying transistor The sum of the length of the side of the portion overlapping the source and the length of the side of the portion overlapping the source of the amplifying transistor, and the portion of the portion where the gate of the transfer transistor and the gate of the reset transistor overlap the floating diffusion region A feature is that the sum of the lengths of the sides of each gate is equal .

特に、前記増幅用トランジスタ，前記転送用トランジスタ，前記リセット用トランジスタの少なくとも１つのゲートにダミー領域を設けたことを特徴とする。
さらに、前記ダミー領域は、前記浮遊拡散領域の上方にあって、前記増幅用トランジスタ，前記転送用トランジスタ，前記リセット用トランジスタの少なくとも１つのゲートが酸化膜を挟んで前記浮遊拡散領域と対向する位置に設けたことを特徴とする。 In particular, a dummy region is provided in at least one gate of the amplification transistor, the transfer transistor, and the reset transistor.
Further, the dummy region is located above the floating diffusion region, and a position where at least one gate of the amplification transistor, the transfer transistor, and the reset transistor faces the floating diffusion region with an oxide film interposed therebetween It is characterized by being provided in.

本発明の固体撮像装置は、ＦＤ部の容量と増幅用トランジスタのゲート部の容量のばらつきを互いに打ち消し合うようにしたので、感度のばらつきを抑制し、固定パターンノイズを少なくすることができる。 In the solid-state imaging device according to the present invention, the variation in the capacitance of the FD portion and the capacitance of the gate portion of the amplifying transistor cancel each other, so that the variation in sensitivity can be suppressed and the fixed pattern noise can be reduced.

以下、本発明に係る固体撮像装置のいくつかの実施形態を説明するが、先ず、各実施形態に共通の固体撮像装置全体の構成について説明する。
図１は固体撮像装置全体を示す平面図で、固体撮像装置１００は、複数の単位画素１０１がマトリクス状に配置されている。同図では、分かり易いように４×４画素の構成を示しているが、実際には１００万画素などで構成される。４×４画素の各単位画素には、垂直走査回路１０２から選択用駆動信号線１０７，リセット用駆動信号線１０８および転送用駆動信号線１０９が配線され、各単位画素で光電変換された信号電荷は電圧に変換されて、定電流源回路１０４によってソースフォロワ回路を構成する各列の垂直信号線に読み出される。例えば、単位画素１０１で光電変換された信号電荷は電圧に変換されて、垂直信号線１０５に読み出される。各列の垂直信号線に読み出された各単位画素の信号は、読み出し回路１０３で水平方向に一行分の信号が読み出され、出力アンプ１０６から出力される。 Hereinafter, some embodiments of the solid-state imaging device according to the present invention will be described. First, the configuration of the entire solid-state imaging device common to each embodiment will be described.
FIG. 1 is a plan view showing the entire solid-state imaging device. The solid-state imaging device 100 has a plurality of unit pixels 101 arranged in a matrix. In the figure, a configuration of 4 × 4 pixels is shown for easy understanding, but in actuality, it is configured by 1 million pixels. Each unit pixel of 4 × 4 pixels is provided with a selection drive signal line 107, a reset drive signal line 108, and a transfer drive signal line 109 from the vertical scanning circuit 102, and the signal charges photoelectrically converted by each unit pixel. Is converted into a voltage and read by the constant current source circuit 104 to the vertical signal lines in each column constituting the source follower circuit. For example, the signal charge photoelectrically converted by the unit pixel 101 is converted into a voltage and read out to the vertical signal line 105. As for the signal of each unit pixel read to the vertical signal line of each column, the signal for one row is read in the horizontal direction by the reading circuit 103 and output from the output amplifier 106.

次に、単位画素１０１の回路構成について、図２を用いて説明する。被写体からの光はフォトダイオード（ＰＤ）２０１で信号電荷として蓄積され、蓄積された信号電荷は転送用トランジスタ（ＴＸ）２０２によって浮遊拡散領域（ＦＤ）２０３に転送されて保持される。尚、信号電荷が転送される前にリセット用トランジスタ（ＲＥＳ）２０４によって浮遊拡散領域２０３の信号電荷がリセットされている。浮遊拡散領域２０３に保持された信号電荷は、増幅用トランジスタ（ＳＦ）２０５のゲート２０５ａに入り、電圧に変換されて増幅される。増幅された信号は、選択用トランジスタ（ＳＥＬ）２０６を介して垂直信号線１０５に読み出される。尚、φＴＸは転送用駆動信号線１０９から転送用トランジスタ２０２のゲートに入力される駆動信号、φＲＥＳはリセット用駆動信号線１０８からリセット用トランジスタ２０４のゲートに入力される駆動信号、φＳＥＬは選択用駆動信号線１０７から選択用トランジスタ２０６のゲートに入力される駆動信号をそれぞれ示す。また、Ｃｆｄは浮遊拡散領域２０３の容量成分、Ｃｓｔｒは増幅用トランジスタ２０５のゲート２０５ａ部分の容量成分、ＶＲはリセット電圧、ＶＤＤは電源をそれぞれ示す。 Next, the circuit configuration of the unit pixel 101 will be described with reference to FIG. Light from the subject is accumulated as signal charges in the photodiode (PD) 201, and the accumulated signal charges are transferred to the floating diffusion region (FD) 203 by the transfer transistor (TX) 202 and held. Note that the signal charge in the floating diffusion region 203 is reset by the reset transistor (RES) 204 before the signal charge is transferred. The signal charge held in the floating diffusion region 203 enters the gate 205a of the amplification transistor (SF) 205, is converted into a voltage, and is amplified. The amplified signal is read out to the vertical signal line 105 through the selection transistor (SEL) 206. ΦTX is a drive signal input from the transfer drive signal line 109 to the gate of the transfer transistor 202, φRES is a drive signal input from the reset drive signal line 108 to the gate of the reset transistor 204, and φSEL is a selection signal. Drive signals input from the drive signal line 107 to the gate of the selection transistor 206 are shown. Cfd is a capacitance component of the floating diffusion region 203, Cstr is a capacitance component of the gate 205a portion of the amplifying transistor 205, VR is a reset voltage, and VDD is a power source.

以下、各実施形態について説明する。
（第１の実施形態）
図３は、本発明の第１の実施形態に係る固体撮像装置の単位画素１０１の平面図である。尚、図１および図２と同符号のものは同じものを示す。図３において、２０２ａはフォトダイオード２０１に蓄積した信号電荷を浮遊拡散領域２０３に転送するポリシリコンからなる転送用トランジスタ２０２のゲート、２０４ａはリセット用トランジスタ２０４のゲート、２０４ｃはリセット用トランジスタ２０４のソース、２０５ａは増幅用トランジスタ２０５のゲート、２０５ｃは増幅用トランジスタ２０５のドレイン、２０５ｄは増幅用トランジスタ２０５のソース、２０６ａは選択用トランジスタ２０６のゲート、２０６ｃは選択用トランジスタ２０６のソース、２０７はメタル配線、２０８は基板へコンタクトを取るための拡散領域、２０９はＬＯＣＯＳ酸化膜などによって形成されるフィールド部（素子分離領域）をそれぞれ示す。また、２０２ｂ，２０４ｂ，２０６ｂは各駆動信号線に接続されるコンタクト部、２０５ｂおよび２０７ａはメタル配線２０７に接続するコンタクト部、２１１は垂直信号線１０５に接続されるコンタクト部、２０８ａ，２１０，２１２はＧＮＤ（接地），リセット電圧（ＶＲ），ＶＤＤ（電源）にそれぞれ接続するためのコンタクト部を示す。 Each embodiment will be described below.
(First embodiment)
FIG. 3 is a plan view of the unit pixel 101 of the solid-state imaging device according to the first embodiment of the present invention. 1 and 2 denote the same components. In FIG. 3, 202 a is the gate of the transfer transistor 202 made of polysilicon that transfers the signal charge accumulated in the photodiode 201 to the floating diffusion region 203, 204 a is the gate of the reset transistor 204, and 204 c is the source of the reset transistor 204. 205a is the gate of the amplifying transistor 205, 205c is the drain of the amplifying transistor 205, 205d is the source of the amplifying transistor 205, 206a is the gate of the selecting transistor 206, 206c is the source of the selecting transistor 206, and 207 is a metal wiring. , 208 are diffusion regions for making contact with the substrate, and 209 is a field portion (element isolation region) formed by a LOCOS oxide film or the like. 202b, 204b, and 206b are contact portions connected to the respective drive signal lines, 205b and 207a are contact portions that are connected to the metal wiring 207, 211 is a contact portion that is connected to the vertical signal line 105, and 208a, 210, and 212 are connected. Indicates contact portions for connection to GND (ground), reset voltage (VR), and VDD (power supply), respectively.

ここで、切断面Ａ−Ａ’で切断した時の断面について図４を用いて説明する。尚、図３と同符号のものは同じものを示す。図４において、１５０はｎ型半導体基板、１５１はｐ型ウェル、１５２は酸化膜である。尚、製造時には、浮遊拡散領域２０３を形成するための不純物イオン注入を行う際、ＬＯＣＯＳ酸化膜と、転送用トランジスタ２０２のゲート２０２ａと、リセット用トランジスタ２０４のゲート２０４ａのポリシリコンとをマスクとして使用し、セルフアラインによって形成されるので、露光量やエッチングのばらつきによってポリシリコンの線幅が変動する。例えば、転送用トランジスタ２０２のゲート２０２ａは、点線２６２ａのように細くなったり、点線２７２ａのように太くなったりする。同様に、リセット用トランジスタ２０４のゲート２０４ａも、点線２６４ａのように細くなったり、点線２７４ａのように太くなったりする。ポリシリコンの線幅が細くなると浮遊拡散領域２０３の面積が増加して容量が増え、逆にポリシリコンの線幅が太くなると浮遊拡散領域２０３の面積が減少して容量が減る。 Here, a cross section taken along the cutting plane A-A ′ will be described with reference to FIG. 4. Note that the same reference numerals as those in FIG. In FIG. 4, 150 is an n-type semiconductor substrate, 151 is a p-type well, and 152 is an oxide film. In manufacturing, when performing impurity ion implantation for forming the floating diffusion region 203, the LOCOS oxide film, the gate 202a of the transfer transistor 202, and the polysilicon of the gate 204a of the reset transistor 204 are used as masks. However, since it is formed by self-alignment, the line width of the polysilicon fluctuates due to variations in exposure dose and etching. For example, the gate 202a of the transfer transistor 202 becomes thin like a dotted line 262a or thick like a dotted line 272a. Similarly, the gate 204a of the reset transistor 204 is thin as indicated by a dotted line 264a or thick as indicated by a dotted line 274a. When the polysilicon line width is reduced, the area of the floating diffusion region 203 is increased and the capacitance is increased. Conversely, when the polysilicon line width is increased, the area of the floating diffusion region 203 is reduced and the capacitance is reduced.

次に、浮遊拡散領域２０３の容量Ｃｆｄと、増幅用トランジスタ２０５のゲート２０５ａ部分の容量Ｃｓｔｒとの容量変動について図５を用いて説明する。図５（ａ）は図３の浮遊拡散領域２０３の部分を、図５（ｂ）は図３の増幅用トランジスタ２０５のゲート２０５ａの部分をそれぞれ拡大して描いたものである。
例えば、露光量やエッチングのばらつきによって線幅がΔＷだけ細くなった場合を考えると、図５（ａ）において、転送用トランジスタ２０２のゲート２０２ａの幅がΔＷだけ減るので、浮遊拡散領域２０３の面積は（ΔＷ×Ｌ１）だけ増える。同様に、リセット用トランジスタ２０４のゲート２０４ａの幅もΔＷだけ減るので、浮遊拡散領域２０３の面積は（ΔＷ×Ｌ２）だけ増える。つまり、浮遊拡散領域２０３に面する側の転送用トランジスタ２０２のゲート２０２ａとリセット用トランジスタ２０４のゲート２０４ａの辺の長さの和をＬｆｄとすると、Ｌｆｄ＝Ｌ１＋Ｌ２なので、浮遊拡散領域２０３の面積は（ΔＷ×Ｌｆｄ）だけ増える。面積の増加による容量Ｃｆｄの変動をΔＣｆｄとすると、ΔＣｆｄは（式１）のように表すことができる。 Next, capacitance variation between the capacitance Cfd of the floating diffusion region 203 and the capacitance Cstr of the gate 205a portion of the amplifying transistor 205 will be described with reference to FIG. 5A is an enlarged view of the floating diffusion region 203 of FIG. 3, and FIG. 5B is an enlarged view of the gate 205a of the amplification transistor 205 of FIG.
For example, considering the case where the line width is reduced by ΔW due to variations in exposure amount and etching, the width of the gate 202a of the transfer transistor 202 is reduced by ΔW in FIG. Increases by (ΔW × L1). Similarly, since the width of the gate 204a of the resetting transistor 204 is also decreased by ΔW, the area of the floating diffusion region 203 is increased by (ΔW × L2). That is, if the sum of the lengths of the sides of the gate 202a of the transfer transistor 202 facing the floating diffusion region 203 and the gate 204a of the reset transistor 204 is Lfd, Lfd = L1 + L2, so the area of the floating diffusion region 203 is Increase by (ΔW × Lfd). If the change in the capacitance Cfd due to the increase in area is ΔCfd, ΔCfd can be expressed as (Equation 1).

ここで、ε0は真空の誘電率、εfdは酸化膜の比誘電率、ｄfdは酸化膜の厚さである。
同様に、図５（ｂ）の増幅用トランジスタ２０５のソース２０５ｄ側において、増幅用トランジスタ２０５のゲート２０５ａの幅がΔＷだけ減るので、ゲート２０５ａ部分の面積は（ΔＷ×Ｌ３）だけ減る。同様に、増幅用トランジスタ２０５のドレイン２０５ｃ側において、増幅用トランジスタ２０５のゲート２０５ａの幅がΔＷだけ減るので、ゲート２０５ａ部分の面積は（ΔＷ×（Ｌ４＋Ｌ５＋Ｌ６））だけ減る。尚、角の部分の面積は微少なので無視する。つまり、ゲート２０５ａがドレイン２０５ｃ側およびソース２０５ｄ側に面する部分のゲート２０５ａの辺の長さの和をＬｓｔｒとすると、Ｌｓｔｒ＝Ｌ３＋Ｌ４＋Ｌ５＋Ｌ６なので、ゲート２０５ａの面積は（ΔＷ×Ｌｓｔｒ）だけ減る。面積の減少による容量Ｃｓｔｒの変動をΔＣｓｔｒとすると、ΔＣｓｔｒは（式２）のように表すことができる。

Here, ε0 is the dielectric constant of vacuum, εfd is the relative dielectric constant of the oxide film, and dfd is the thickness of the oxide film.
Similarly, on the source 205d side of the amplifying transistor 205 in FIG. 5B, the width of the gate 205a of the amplifying transistor 205 is reduced by ΔW, so that the area of the gate 205a portion is reduced by (ΔW × L3). Similarly, on the drain 205c side of the amplifying transistor 205, the width of the gate 205a of the amplifying transistor 205 is reduced by ΔW, so that the area of the gate 205a portion is reduced by (ΔW × (L4 + L5 + L6)). Since the area of the corner is very small, it is ignored. In other words, if the sum of the lengths of the sides of the gate 205a of the portion of the gate 205a facing the drain 205c side and the source 205d side is Lstr, Lstr = L3 + L4 + L5 + L6, and the area of the gate 205a is reduced by (ΔW × Lstr). If the change in the capacitance Cstr due to the decrease in area is ΔCstr, ΔCstr can be expressed as (Equation 2).

ここで、ε0は真空の誘電率、εstrは酸化膜の比誘電率、ｄstrは酸化膜の厚さである。
次に、ΔＣｆｄとΔＣｓｔｒが単位画素１０１の出力信号に及ぼす影響について説明する。容量Ｃｆｄと容量Ｃｓｔｒとに蓄えられる電荷をＱ、信号レベルをＡとすると、単位画素１０１の出力レベルＶｏｕｔは（式３）で表すことができる。

Here, ε0 is the dielectric constant of vacuum, εstr is the relative dielectric constant of the oxide film, and dstr is the thickness of the oxide film.
Next, the influence of ΔCfd and ΔCstr on the output signal of the unit pixel 101 will be described. When the charge stored in the capacitor Cfd and the capacitor Cstr is Q and the signal level is A, the output level Vout of the unit pixel 101 can be expressed by (Equation 3).

（式３）において、ΔＣｆｄとΔＣｓｔｒが等しくなれば、出力レベルＶｏｕｔが安定することが分かる。つまり、ΔＣｆｄを構成する面積（ΔＷ×Ｌｆｄ）と、ΔＣｓｔｒを構成する面積（ΔＷ×Ｌｓｔｒ）が等しくなればよいので、Ｌｆｄ≒Ｌｓｔｒを満たすようにすればよいことが分かる。例えば、図５において（Ｌ１＋Ｌ２）≒（Ｌ３＋Ｌ４＋Ｌ５＋Ｌ６）を満たすように、ダミー領域３０１を形成することで実現できる。

In (Equation 3), it can be seen that if ΔCfd and ΔCstr are equal, the output level Vout is stabilized. That is, it is only necessary that the area constituting ΔCfd (ΔW × Lfd) and the area constituting ΔCstr (ΔW × Lstr) be equal, and therefore Lfd≈Lstr should be satisfied. For example, this can be realized by forming the dummy region 301 so as to satisfy (L1 + L2) ≈ (L3 + L4 + L5 + L6) in FIG.

尚、本実施例では、（Ｌ１＋Ｌ２）が（Ｌ３＋Ｌ４＋Ｌ５）より長い場合を想定したので、増幅用トランジスタ２０５のゲート２０５ａにダミー領域３０１を設けて、ΔＣｓｔｒを調整するようにした。また、図５では辺Ｌ６の部分にダミー領域３０１を設けたが、例えば、図６に示すように、コンタクト部２１２を囲むようにダミー領域３０２を設けても構わない。この場合は、コンタクト部２１２を囲む部分のゲート２４５ａの部分だけ、辺の長さを長くすることができる。尚、増幅用トランジスタ２０５のゲート２４５ａの面積はできるだけ小さくするのが望ましい。 In this embodiment, since it is assumed that (L1 + L2) is longer than (L3 + L4 + L5), a dummy region 301 is provided in the gate 205a of the amplifying transistor 205 to adjust ΔCstr. In FIG. 5, the dummy region 301 is provided at the side L6. However, for example, as shown in FIG. 6, the dummy region 302 may be provided so as to surround the contact portion 212. In this case, the length of the side can be increased only in the portion of the gate 245a surrounding the contact portion 212. Note that the area of the gate 245a of the amplifying transistor 205 is preferably as small as possible.

このように、本実施形態に係る固体撮像装置１００は、製造時の面内露光量のばらつきやエッチングのばらつきによる出力レベルの変動を打ち消すようにしたので、単位画素１０１の感度のばらつきを抑制することができ、固体撮像素子１００の固定パターンノイズを少なくすることができる。
（第２の実施形態）
次に、第２の実施形態に係る固体撮像装置１００について、図７を用いて説明する。尚、図７において、第１の実施形態の図３と同符号のものは同じものを示す。第１の実施形態と異なるのは、増幅用トランジスタ２０５のゲート２５５ａの形状と、転送用トランジスタ２０２のゲート２５２ａの形状と、リセット用トランジスタ２０４のゲート２５４ａの形状である。第１の実施形態では、図３の増幅用トランジスタ２０５のゲート２０５ａにダミー領域３０１を設けてΔＣｓｔｒを調整するようにしたが、本実施形態では、図７の増幅用トランジスタ２０５のゲート２５５ａにはダミー領域はなく、浮遊拡散領域２０３に面する転送用トランジスタ２０２のゲート２５２ａおよびリセット用トランジスタ２０４のゲート２５４ａにダミー領域３０３を設けている。これは、ΔＣｆｄがΔＣｓｔｒより小さい場合に、ΔＣｆｄを増やしたい時に有効である。 As described above, since the solid-state imaging device 100 according to the present embodiment cancels out fluctuations in the output level due to variations in in-plane exposure amount during manufacturing and variations in etching, the variation in sensitivity of the unit pixels 101 is suppressed. Therefore, the fixed pattern noise of the solid-state imaging device 100 can be reduced.
(Second Embodiment)
Next, the solid-state imaging device 100 according to the second embodiment will be described with reference to FIG. In FIG. 7, the same reference numerals as those in FIG. 3 of the first embodiment denote the same components. The difference from the first embodiment is the shape of the gate 255a of the amplification transistor 205, the shape of the gate 252a of the transfer transistor 202, and the shape of the gate 254a of the reset transistor 204. In the first embodiment, the dummy region 301 is provided in the gate 205a of the amplifying transistor 205 in FIG. 3 to adjust ΔCstr. However, in this embodiment, the gate 255a in the amplifying transistor 205 in FIG. There is no dummy region, and the dummy region 303 is provided in the gate 252a of the transfer transistor 202 and the gate 254a of the reset transistor 204 facing the floating diffusion region 203. This is effective when ΔCfd is to be increased when ΔCfd is smaller than ΔCstr.

第１の実施形態の図５で説明したように、ダミー領域３０３によって、転送用トランジスタ２０２のゲート２５２ａおよびリセット用トランジスタ２０４のゲート２５４ａが浮遊拡散領域２０３に面する部分の辺の長さＬｆｄを長くすることができ、増幅用トランジスタ２０５のゲート２５５ａのＬｓｔｒと等しくなるように調整することで、製造時の面内露光量ばらつきやエッチングのばらつきによるΔＣｆｄの変動とΔＣｓｔｒの変動とが互いに打ち消され、（式３）で説明したように安定した出力を得ることができる。 As described with reference to FIG. 5 of the first embodiment, the dummy region 303 allows the side length Lfd of the portion where the gate 252a of the transfer transistor 202 and the gate 254a of the reset transistor 204 face the floating diffusion region 203 to be set. By adjusting the length to be equal to Lstr of the gate 255a of the amplifying transistor 205, variations in ΔCfd and variations in ΔCstr due to variations in in-plane exposure amount and etching during manufacturing are canceled out. As described in (Equation 3), a stable output can be obtained.

このように、本実施形態に係る固体撮像装置１００は、製造時の面内露光量ばらつきやエッチングのばらつきによる出力レベルの変動を打ち消すようにしたので、単位画素１０１の感度のばらつきを抑制することができ、固体撮像素子１００の固定パターンノイズを少なくすることができる。
（第３の実施形態）
次に、第３の実施形態に係る固体撮像装置１００について、図８を用いて説明する。尚、図８において、第１の実施形態の図３および第２の実施形態の図７と同符号のものは同じものを示す。 As described above, since the solid-state imaging device 100 according to the present embodiment cancels out fluctuations in the output level due to in-plane exposure amount variations and etching variations at the time of manufacture, the variation in sensitivity of the unit pixels 101 is suppressed. Thus, the fixed pattern noise of the solid-state imaging device 100 can be reduced.
(Third embodiment)
Next, a solid-state imaging device 100 according to a third embodiment will be described with reference to FIG. In FIG. 8, the same reference numerals as those in FIG. 3 of the first embodiment and FIG. 7 of the second embodiment denote the same components.

第１の実施形態では、増幅用トランジスタ２０５のゲート２０５ａにダミー領域３０１を設けてΔＣｓｔｒを調整するようにした。また、第２の実施形態では、転送用トランジスタ２０２のゲート２５２ａとリセット用トランジスタ２０４のゲート２５４ａにダミー領域３０３を設けてΔＣｆｄを調整するようにした。本実施形態では、増幅用トランジスタ２０５のゲート２０５ａにダミー領域３０１を、転送用トランジスタ２０２のゲート２５２ａとリセット用トランジスタ２０４のゲート２５４ａにダミー領域３０３をそれぞれ設けてΔＣｆｄとΔＣｓｔｒの両方を調整できるようになっている。 In the first embodiment, the dummy region 301 is provided in the gate 205a of the amplifying transistor 205 to adjust ΔCstr. In the second embodiment, the dummy region 303 is provided in the gate 252a of the transfer transistor 202 and the gate 254a of the reset transistor 204 to adjust ΔCfd. In this embodiment, the dummy region 301 is provided in the gate 205a of the amplifying transistor 205, and the dummy region 303 is provided in the gate 252a of the transfer transistor 202 and the gate 254a of the reset transistor 204, so that both ΔCfd and ΔCstr can be adjusted. It has become.

ΔＣｆｄとΔＣｓｔｒの両方を調整する方法は、第１および第２の実施形態と同様で、転送用トランジスタ２０２のゲート２５２ａおよびリセット用トランジスタ２０４のゲート２５４ａが浮遊拡散領域２０３に面する部分の辺の長さＬｆｄと、増幅用トランジスタ２０５のゲート２０５ａの辺の長さＬｓｔｒとが同じになるように調整することで、製造時の面内露光量ばらつきやエッチングのばらつきによるΔＣｆｄの変動とΔＣｓｔｒの変動とが互いに打ち消されて、（式３）で説明したように安定した出力を得ることができる。 The method of adjusting both ΔCfd and ΔCstr is the same as in the first and second embodiments, and the side of the side where the gate 252a of the transfer transistor 202 and the gate 254a of the reset transistor 204 face the floating diffusion region 203 is used. By adjusting the length Lfd and the side length Lstr of the gate 205a of the amplifying transistor 205 to be the same, fluctuations in ΔCfd and fluctuations in ΔCstr due to variations in in-plane exposure amount and etching during manufacturing Are canceled each other, and a stable output can be obtained as described in (Equation 3).

このように、本実施形態に係る固体撮像装置１００は、製造時の面内露光量ばらつきやエッチングのばらつきによる出力レベルの変動を打ち消すようにしたので、単位画素１０１の感度のばらつきを抑制することができ、固体撮像素子１００の固定パターンノイズを少なくすることができる。
尚、本実施形態では、ダミー領域３０３の形状は一例を述べただけで、ΔＣｆｄの変動とΔＣｓｔｒの変動が互いに打ち消される条件、つまりＬｆｄ≒Ｌｓｔｒを満たせば、他の形状のダミー領域を作成しても構わない。 As described above, since the solid-state imaging device 100 according to the present embodiment cancels out fluctuations in the output level due to in-plane exposure amount variations and etching variations at the time of manufacture, the variation in sensitivity of the unit pixels 101 is suppressed. Thus, the fixed pattern noise of the solid-state imaging device 100 can be reduced.
In the present embodiment, the shape of the dummy region 303 is only described as an example. If the condition in which the variation in ΔCfd and the variation in ΔCstr cancel each other, that is, Lfd≈Lstr is satisfied, dummy regions of other shapes are created. It doesn't matter.

本発明の各実施形態に係る固体撮像装置１００のブロック図である。1 is a block diagram of a solid-state imaging device 100 according to each embodiment of the present invention. 本発明の各実施形態に係る固体撮像装置１００の単位画素１０１の回路図である。1 is a circuit diagram of a unit pixel 101 of a solid-state imaging device 100 according to each embodiment of the present invention. 本発明の第１の実施形態に係る固体撮像装置１００の単位画素１０１の平面図である。1 is a plan view of a unit pixel 101 of a solid-state imaging device 100 according to a first embodiment of the present invention. 単位画素１０１の断面図である。2 is a cross-sectional view of a unit pixel 101. FIG. 単位画素１０１の一部を拡大した平面図である。3 is an enlarged plan view of a part of a unit pixel 101. FIG. 本発明の第１の実施形態に係る固体撮像装置１００の単位画素１０１のその他の例を示す平面図である。It is a top view which shows the other example of the unit pixel 101 of the solid-state imaging device 100 which concerns on the 1st Embodiment of this invention. 本発明の第２の実施形態に係る固体撮像装置１００の単位画素１０１の平面図である。It is a top view of the unit pixel 101 of the solid-state imaging device 100 which concerns on the 2nd Embodiment of this invention. 本発明の第３の実施形態に係る固体撮像装置１００の単位画素１０１の平面図である。It is a top view of the unit pixel 101 of the solid-state imaging device 100 which concerns on the 3rd Embodiment of this invention.

符号の説明Explanation of symbols

１０１・・・単位画素２０１・・・フォトダイオード
２０２・・・転送用トランジスタのゲート
２０２ａ，２５２ａ・・・転送用トランジスタのゲート
２０３・・・浮遊拡散領域２０４・・・リセット用トランジスタ
２０４ａ，２５４ａ・・・リセット用トランジスタのゲート
２０５・・・増幅用トランジスタ
２０５ａ，２５５ａ・・・増幅用トランジスタのゲート
２０６・・・選択用トランジスタ
３０１，３０２，３０３・・・ダミー領域
DESCRIPTION OF SYMBOLS 101 ... Unit pixel 201 ... Photodiode 202 ... Transfer transistor gate 202a, 252a ... Transfer transistor gate 203 ... Floating diffusion region 204 ... Reset transistor 204a, 254a ..Reset transistor gate 205 ... amplification transistors 205a, 255a ... amplification transistor gate 206 ... selection transistors 301, 302, 303 ... dummy region

Claims

光を信号電荷に変換する光電変換部と、前記信号電荷を転送する転送用トランジスタと、前記転送された信号電荷を保持する浮遊拡散領域と、前記浮遊拡散領域の信号電位を出力する増幅用トランジスタと、前記保持された信号電荷をリセットするリセット用トランジスタと、前記増幅用トランジスタの出力端子に接続された選択用トランジスタとで構成される単位画素がマトリクス状に配置された固体撮像装置において、
前記増幅用トランジスタのゲートおよび前記浮遊拡散領域の形状を、前記増幅用トランジスタのゲート部分の製造ばらつきによる面積変動と前記浮遊拡散領域の製造ばらつきによる面積変動とが互いに打ち消し合うように、前記増幅用トランジスタのゲートが前記選択用トランジスタのソースに重なる部分の辺の長さ及び前記増幅用トランジスタのソースに重なる部分の辺の長さの和と、前記転送用トランジスタのゲートおよび前記リセット用トランジスタのゲートが前記浮遊拡散領域に重なる部分の各ゲートの辺の長さの和と、が等しくなるような形状にしたこと
を特徴とする固体撮像装置。 A photoelectric conversion unit that converts light into signal charge, a transfer transistor that transfers the signal charge, a floating diffusion region that holds the transferred signal charge, and an amplification transistor that outputs the signal potential of the floating diffusion region And a solid-state imaging device in which unit pixels composed of a reset transistor for resetting the held signal charge and a selection transistor connected to an output terminal of the amplification transistor are arranged in a matrix,
Wherein the shape of the gate and the floating diffusion region of the amplifier transistor, so that the area variations due to manufacturing variations of the floating diffusion region and the area variation due to manufacturing variations of the gate portion of the amplifying transistor cancel each other, for the amplification The sum of the length of the side where the gate of the transistor overlaps the source of the selection transistor and the length of the side of the portion where the gate of the transistor overlaps the source of the amplification transistor, the gate of the transfer transistor, and the gate of the reset transistor The solid-state imaging device is characterized in that the sum of the lengths of the sides of the gates in the portion overlapping the floating diffusion region is equal .

請求項１に記載の固体撮像装置において、
前記増幅用トランジスタ，前記転送用トランジスタ，前記リセット用トランジスタの少なくとも１つのゲートにダミー領域を設けたこと
を特徴とする固体撮像装置。 The solid-state imaging device according to claim 1,
A solid-state imaging device, wherein a dummy region is provided in at least one gate of the amplification transistor, the transfer transistor, and the reset transistor.

請求項２に記載の固体撮像装置において、
前記ダミー領域は、前記浮遊拡散領域の上方にあって、前記増幅用トランジスタ，前記転送用トランジスタ，前記リセット用トランジスタの少なくとも１つのゲートが酸化膜を挟んで前記浮遊拡散領域と対向する位置に設けたこと
を特徴とする固体撮像装置。 The solid-state imaging device according to claim 2,
The dummy region is provided above the floating diffusion region, and at least one gate of the amplification transistor, the transfer transistor, and the reset transistor is provided at a position facing the floating diffusion region with an oxide film interposed therebetween. A solid-state imaging device characterized by the above.