JP5090849B2 - 過電圧保護回路およびそれを用いた電子機器 - Google Patents

過電圧保護回路およびそれを用いた電子機器 Download PDF

Info

Publication number
JP5090849B2
JP5090849B2 JP2007275386A JP2007275386A JP5090849B2 JP 5090849 B2 JP5090849 B2 JP 5090849B2 JP 2007275386 A JP2007275386 A JP 2007275386A JP 2007275386 A JP2007275386 A JP 2007275386A JP 5090849 B2 JP5090849 B2 JP 5090849B2
Authority
JP
Japan
Prior art keywords
voltage
overvoltage protection
protection circuit
input voltage
overvoltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007275386A
Other languages
English (en)
Other versions
JP2009106072A (ja
Inventor
洋一 爲我井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2007275386A priority Critical patent/JP5090849B2/ja
Publication of JP2009106072A publication Critical patent/JP2009106072A/ja
Application granted granted Critical
Publication of JP5090849B2 publication Critical patent/JP5090849B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Emergency Protection Circuit Devices (AREA)
  • Protection Of Static Devices (AREA)

Description

本発明は、過電圧保護回路に関する。
半導体集積回路に利用される回路素子は、耐圧を超える電圧が印加されると、正常な機能が実行できなくなる。外部電源を利用して動作する電子機器、特に乾電池を利用した緊急用の電源や、品質の悪いUSB(Universal Serial Bus)電源の利用が想定される機器においては、定格外の高電圧が印加される可能性があるため、過電圧から回路素子を保護するための過電圧保護回路が必要となる。
特開2006−320194号公報 特開2007−97251号公報 特開2007−74797号公報
過電圧保護回路は一般的に、入力端子と出力端子間に設けられ、入力端子の電圧(以下、入力電圧という)がしきい値を超えるとオフとなるスイッチトランジスタを備える。この構成の場合、出力端子の電圧(以下、出力電圧という)はしきい値電圧以下に抑えられる。
一般に、スイッチ素子としてはPチャンネルMOSFETが利用される。ところが、PチャンネルMOSFET(Metal Oxide Semiconductor Field Effect Transistor)は同じ電流容量(電流駆動能力)を有するNチャンネルMOSFETよりも面積が大きくなるという問題がある。また、過電圧保護回路に使用されるスイッチトランジスタには、過電圧が印加されるおそれがあるため、高耐圧が要求される。ところがPチャンネルMOSFETの耐圧は、NチャンネルMOSFETのそれに劣る場合が多い。
本発明はかかる課題に鑑みてなされたものであり、その目的は、スイッチトランジスタとしてNチャンネルMOSFETを利用した過電圧保護回路の提供にある。
本発明のある態様は、過電圧保護回路に関する。過電圧保護回路は、外部から入力電圧が入力される入力端子と、出力電圧を出力するための出力端子と、入力端子と出力端子の間に設けられたNチャンネルMOSFET(Metal Oxide Semiconductor Field Effect Transistor)のスイッチトランジスタと、複数の昇圧率が切りかえ可能に構成され、入力電圧を設定された昇圧率で昇圧し、スイッチトランジスタのゲートに出力するチャージポンプ回路と、入力電圧を所定の過電圧しきい値電圧と比較し、入力電圧が過電圧しきい値電圧より低いとき、チャージポンプ回路に昇圧動作を指示する過電圧監視部と、入力電圧を複数の昇圧率に応じて定められた複数の基準電圧と比較し、入力電圧のレベルに応じてチャージポンプ回路の昇圧率を設定する昇圧率設定部と、を備える。
この態様によると、入力電圧に応じてチャージポンプ回路の昇圧率を切りかえることにより、スイッチトランジスタのゲートソース間電圧を所望の値に設定することができる。
昇圧率設定部は、入力電圧をVdc、スイッチトランジスタのゲートソース間しきい値電圧をVtと書くとき、複数の昇圧率のうちから、(1+Vt/Vdc)以上の昇圧率を選択してもよい。この場合、スイッチトランジスタのゲートソース間に、入力電圧にかかわらずしきい値電圧Vtを超える電圧を印加することができる。
昇圧率設定部は、(1+Vt/Vdc)以上の昇圧率のうち、最小の値を選択してもよい。この場合、ゲートソース間電圧に必要以上に大きな電圧が印加されるのを防止できる。
チャージポンプ回路は、スイッチトランジスタのゲート容量を出力キャパシタとして昇圧動作を行ってもよい。この場合、出力キャパシタを個別に設ける必要がないため、回路面積を削減できる。
過電圧保護回路は、ひとつの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
本発明の別の態様は、電子機器である。この電子機器は、外部電源が着脱可能なコネクタと、2次電池と、コネクタが入力端子に接続された上述の過電圧保護回路と、過電圧保護回路の出力電圧を利用して2次電池を充電する充電回路と、を備える。
なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
本発明によれば、スイッチトランジスタとしてNチャンネルMOSFETを利用できる。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
本明細書において、「部材Aが部材Bに接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合や、部材Aと部材Bが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
図1は、実施の形態に係る過電圧保護回路100およびそれを用いた電子機器1000全体の構成を示す回路図である。
電子機器1000は、たとえば携帯電話端末や、PDA、ノート型PCなどの電池駆動型の情報端末機器である。電子機器1000は、過電圧保護回路100、充電回路112および電池114を備える。電子機器1000はその他に、図示しないCPU(Central Processing Unit)、DSP(Digital Signal Processor)、液晶パネルをはじめとするデジタル回路、アナログ回路を備える。
電池114は、リチウムイオンやNiCd(ニッケルカドミウム)電池などの2次電池であり、その電池電圧Vbatが、電子機器1000のその他の回路ブロックへと供給される。
電子機器1000は、外部電源110が着脱可能なコネクタ202を備える。外部電源110は、たとえば商用交流電圧を直流電圧に変換するACアダプタや、車載バッテリ等の電圧を降圧するDC/DCコンバータ、USB電源や乾電池を利用した緊急用電源である。外部電源110は電池114に対して直流の電源電圧Vdcを供給する。
過電圧保護回路100は、入力端子102、出力端子104を備え、ひとつの半導体基板上に一体集積化されている。過電圧保護回路100は、入力電圧Vdcが所定の過電圧しきい値電圧Vovpより大きいとき、負荷である充電回路112に対する電圧供給を停止する。
過電圧保護回路100は、スイッチトランジスタM1、チャージポンプ回路10、過電圧監視部20、昇圧率設定部30を備える。
スイッチトランジスタM1は、NチャンネルMOSFETであって入力端子102と出力端子104の間に設けられる。ここでは便宜的にスイッチトランジスタM1の出力端子104側の端子をソース、入力端子102側の端子をドレインと称する。スイッチトランジスタM1のバックゲートはソースと接続される。
チャージポンプ回路10は、複数の昇圧率が切りかえ可能であり、入力電圧Vdcを設定された昇圧率αで昇圧し、スイッチトランジスタM1のゲートに出力する。チャージポンプ回路10は、昇圧率の切りかえに加えて、昇圧動作のオン、オフが切りかえ可能となっている。以下では理解の容易化のために昇圧率αが、2倍、3倍、4倍で切りかえ可能な場合について説明する。
チャージポンプ回路10は、スイッチトランジスタM1のゲート容量を出力キャパシタとして昇圧動作を行う。フライングキャパシタ(不図示)およびキャパシタ間を接続するスイッチは、過電圧保護回路100に集積化される。
過電圧監視部20は、入力電圧Vdcを所定の過電圧しきい値電圧Vovpと比較し、入力電圧Vdcが過電圧しきい値電圧Vovpより低いとき、チャージポンプ回路10に昇圧動作を指示する。入力電圧Vdcが過電圧しきい値電圧Vovpより高いとき、チャージポンプ回路10に昇圧動作の停止を指示する。
昇圧率設定部30は、入力電圧Vdcを複数の昇圧率αに応じて定められた複数の基準電圧と比較し、入力電圧Vdcのレベルに応じてチャージポンプ回路10の昇圧率αを設定する。
スイッチトランジスタM1による電圧降下を十分に小さくするためには、スイッチトランジスタM1のゲートソース間電圧Vgsをゲートソース間しきい値電圧Vtよりも大きく設定する必要がある。
チャージポンプ回路10の出力電圧、つまりスイッチトランジスタM1のゲート電圧Vgは、
Vg=Vdc×α …(1)
で与えられる。ゲートソース間電圧Vgsが、しきい値電圧Vt以上のとき、スイッチトランジスタM1がフルオンする。つまり、
Vg−Vout≧Vt …(2)
が成り立てばよい。スイッチトランジスタM1のオン抵抗が十分小さい場合、
Vout=Vdc …(3)
が成り立つ。式(1)〜(3)を整理すると、
Vdc×(α−1)≧Vt …(4)
を得る。したがって、
α≧Vt/Vdc+1 …(5)
を満たせばよい。式(5)を満たすように昇圧率を設定することにより、スイッチトランジスタM1を入力電圧Vdcの値によらずにフルオンさせることができる。
さらに昇圧率設定部30は、式(5)を満たす昇圧率のうち、最小の値を選択することが望ましい。これによって、ゲートソース間電圧Vgsに過電圧が印加されるのを防止することができる。
昇圧率が切りかわる入力電圧Vdcの境界値は、式(5)を等式としてα=2、3、4を代入したときのVdcの値となる。つまり、
α=2となる境界値は、Vref1=Vt
α=3となる境界値は、Vref2=Vt/2
α=4となる境界値は、Vref3=Vt/3
となる。Vt=5とすれば、
1.66≦Vdc<2.5 のとき、α=4
2.5≦Vdc<5 のとき、α=3
5≦Vdc のとき、α=2
に設定すればよい。
昇圧率設定部30は、複数のコンパレータCMPおよびエンコーダ32を備える。複数のコンパレータCMPは、入力電圧Vdcを、上述の昇圧率の境界に対応した基準電圧Vrefと比較する。たとえば上述の例の場合、コンパレータCMPは2つ設けられ、それぞれの基準電圧Vrefは、1.66V、2.5Vおよび5Vに設定される。エンコーダ32は、コンパレータCMPの比較結果を参照して、昇圧率αを設定する。
以上が過電圧保護回路100の構成である。次に過電圧保護回路100の動作を説明する。図2は、図1の過電圧保護回路100の電圧状態を示す図である。昇圧率α、ゲート電圧Vg、出力電圧Vout、ゲートソース間電圧Vgsを示す。図2は、Vt=5Vの場合を示す。
入力電圧Vdcが基準電圧Vref3を超えると、Vgs>Vtとなり、スイッチトランジスタM1がフルオンし、入力電圧Vdcに等しい出力電圧Voutが出力される。入力電圧Vdcが過電圧しきい値電圧Vovpを超えると、チャージポンプ回路10の昇圧動作が停止し、スイッチトランジスタM1のゲート電圧Vgが0Vとなるため、スイッチトランジスタM1がオフし、出力電圧Voutも0Vとなる。
このように、図1の過電圧保護回路100によれば、スイッチ素子としてNチャンネルMOSFETを用い、ゲート電圧をチャージポンプ回路によって供給することにより、過電圧保護を実現できる。NチャンネルMOSFETは、同等の性能を有するPチャンネルMOSFETに比べて高耐圧であり、また小面積であるため、PチャンネルMOSFETを用いた過電圧保護回路に比べて耐圧や面積を改善できる。
昇圧率設定部30によって入力電圧Vdcに応じた昇圧率を設定することにより以下の効果が得られる。過電圧保護回路100の効果を明確とするため、まず昇圧率を切りかえない場合の動作を説明する。
もし、昇圧率αを小さい値、たとえばα=2に固定した場合、ゲート電圧VgはVg=Vdc×2となり、入力電圧Vdcが低いときに、ゲートソース間電圧Vgsがしきい値電圧Vtより小さくなるため、スイッチトランジスタM1のオン抵抗が大きくなって電圧降下が増加し、出力電圧Voutが低下するという問題がある。このときの出力電圧Voutは、図2に一点破線で示される。
また、昇圧率αを大きな値、たとえば4に固定した場合、ゲート電圧VgはVg=Vdc×4となり、入力電圧Vdcが大きいときに、ゲートソース間電圧Vgsが過電圧となる。したがって、スイッチトランジスタM1にゲートソース間耐圧の大きな素子を利用する必要があるため、プロセス上の制約が発生する。
これに対して、実施の形態に係る過電圧保護回路100によれば、入力電圧Vdcに応じて昇圧率を変更することにより、入力電圧Vdcが低い減電圧時の電圧降下を低減することができる。また、入力電圧Vdcが高いときには昇圧率αを可能な限り小さな値とすることにより、スイッチトランジスタM1のゲートソース間に過電圧が印加されるのを防止でき、耐圧の低い素子を利用することができる。
上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
図3は、変形例に係る過電圧保護回路100aの構成を示す回路図である。図1の過電圧保護回路100は、コンパレータCMP1〜CMP3の基準電圧Vref1〜Vref3を個別に設定することにより、昇圧率を切りかえる境界値を設定した。これに対して、図3の過電圧保護回路100aでは、入力電圧VdcをコンパレータCMP1〜CMP3ごとに異なる分圧比で抵抗分圧し、共通の基準電圧Vrefと比較する。つまり、コンパレータCMP1に対しては、抵抗R11、R12によって入力電圧Vdcが分圧され、コンパレータCMP2に対しては、抵抗R21、R22によって入力電圧Vdcが分圧され、コンパレータCMP3に対しては、抵抗R31、R32によって入力電圧Vdcが分圧される。この構成によっても図1の回路と同様に、分圧比を個別に設定することにより、入力電圧Vdcを複数の昇圧率に応じて定められた複数の基準電圧と比較することができる。
実施の形態では、過電圧保護回路100と充電回路112を別々のICとして構成する場合を説明したが、これらを一体として、電源管理ICとして構成してもよい。あるいは反対に過電圧保護回路100をディスクリート素子で構成してもよい。
実施の形態では、昇圧率を2倍、3倍、4倍の3値で切りかえる場合を説明したが、昇圧率の設定は任意である。たとえば、1.5倍、2倍、3倍の3値で切りかえてもよいし、2倍と3倍の2値で切りかえてもよい。
以上、実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能であることはいうまでもない。
実施の形態に係る過電圧保護回路およびそれを用いた電子機器全体の構成を示す回路図である。 図1の過電圧保護回路の電圧状態を示す図である。 変形例に係る過電圧保護回路の構成を示す回路図である。
符号の説明
100…過電圧保護回路、102…入力端子、104…出力端子、110…外部電源、112…充電回路、114…電池、M1…スイッチトランジスタ、10…チャージポンプ回路、20…過電圧監視部、30…昇圧率設定部、32…エンコーダ、CMP…コンパレータ、1000…電子機器。

Claims (6)

  1. 外部から入力電圧が入力される入力端子と、
    出力電圧を出力するための出力端子と、
    前記入力端子と前記出力端子の間に設けられたNチャンネルMOSFET(Metal Oxide Semiconductor Field Effect Transistor)のスイッチトランジスタと、
    複数の昇圧率が切りかえ可能に構成され、前記入力電圧を設定された昇圧率で昇圧し、前記スイッチトランジスタのゲートに出力するチャージポンプ回路と、
    前記入力電圧を所定の過電圧しきい値電圧と比較し、前記入力電圧が前記過電圧しきい値電圧より低いとき、前記チャージポンプ回路に昇圧動作を指示する過電圧監視部と、
    前記入力電圧を前記複数の昇圧率に応じて定められた複数の基準電圧と比較し、前記入力電圧のレベルに応じて前記チャージポンプ回路の昇圧率を設定する昇圧率設定部と、
    を備えることを特徴とする過電圧保護回路。
  2. 前記昇圧率設定部は、前記入力電圧をVdc、前記スイッチトランジスタのゲートソース間しきい値電圧をVtと書くとき、(1+Vt/Vdc)以上の昇圧率を選択することを特徴とする請求項1に記載の過電圧保護回路。
  3. 前記昇圧率設定部は、(1+Vt/Vdc)以上の昇圧率のうち、最小の値を選択することを特徴とする請求項2に記載の過電圧保護回路。
  4. 前記チャージポンプ回路は、前記スイッチトランジスタのゲート容量を出力キャパシタとして昇圧動作を行うことを特徴とする請求項1に記載の過電圧保護回路。
  5. ひとつの半導体基板上に一体集積化されたことを特徴とする請求項1から4のいずれかに記載の過電圧保護回路。
  6. 外部電源が着脱可能なコネクタと、
    2次電池と、
    前記コネクタが前記入力端子に接続された請求項1から4のいずれかに記載の過電圧保護回路と、
    前記過電圧保護回路の出力電圧を利用して前記2次電池を充電する充電回路と、
    を備えることを特徴とする電子機器。
JP2007275386A 2007-10-23 2007-10-23 過電圧保護回路およびそれを用いた電子機器 Expired - Fee Related JP5090849B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007275386A JP5090849B2 (ja) 2007-10-23 2007-10-23 過電圧保護回路およびそれを用いた電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007275386A JP5090849B2 (ja) 2007-10-23 2007-10-23 過電圧保護回路およびそれを用いた電子機器

Publications (2)

Publication Number Publication Date
JP2009106072A JP2009106072A (ja) 2009-05-14
JP5090849B2 true JP5090849B2 (ja) 2012-12-05

Family

ID=40707225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007275386A Expired - Fee Related JP5090849B2 (ja) 2007-10-23 2007-10-23 過電圧保護回路およびそれを用いた電子機器

Country Status (1)

Country Link
JP (1) JP5090849B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107800417A (zh) * 2016-09-06 2018-03-13 株式会社东芝 输出电压控制电路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5989532B2 (ja) * 2012-03-23 2016-09-07 エスアイアイ・セミコンダクタ株式会社 充電システムを備える半導体装置
JP6392593B2 (ja) * 2014-09-04 2018-09-19 ローム株式会社 保護スイッチ回路、充電回路、電子機器
JP6628564B2 (ja) * 2015-11-10 2020-01-08 新電元工業株式会社 半導体リレーモジュールの制御回路
KR102452352B1 (ko) 2016-04-18 2022-10-07 엘에스일렉트릭(주) 아날로그 신호 검출회로

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0828963B2 (ja) * 1987-08-26 1996-03-21 株式会社日立製作所 電圧制御パワ−ic
JP3064457B2 (ja) * 1991-03-08 2000-07-12 関西日本電気株式会社 スイッチ回路およびゲート電圧クランプ型半導体装置
JPH09322390A (ja) * 1996-05-31 1997-12-12 Nec Corp 過電圧保護回路
JP2002246886A (ja) * 2001-02-13 2002-08-30 Auto Network Gijutsu Kenkyusho:Kk 半導体回路部品
JP4390515B2 (ja) * 2003-09-30 2009-12-24 Necエレクトロニクス株式会社 出力mosトランジスタの過電圧保護回路
JP2006050776A (ja) * 2004-08-04 2006-02-16 Matsushita Electric Ind Co Ltd 半導体スイッチ回路および電力変換装置およびインバータ装置および空気調和機
JP2007267537A (ja) * 2006-03-29 2007-10-11 Renesas Technology Corp 半導体集積回路および電子システム
JP2006320194A (ja) * 2006-07-31 2006-11-24 Ricoh Co Ltd 電源供給回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107800417A (zh) * 2016-09-06 2018-03-13 株式会社东芝 输出电压控制电路
CN107800417B (zh) * 2016-09-06 2021-05-28 株式会社东芝 输出电压控制电路

Also Published As

Publication number Publication date
JP2009106072A (ja) 2009-05-14

Similar Documents

Publication Publication Date Title
JP5086030B2 (ja) 過電圧保護回路およびそれを用いた電子機器
JP5139022B2 (ja) 過電圧保護回路ならびにそれを用いた電源管理回路および電子機器
JP2009106058A (ja) セレクタ回路およびそれを用いた電子機器
US20150372526A1 (en) Battery charging with reused inductor for boost
JP5406443B2 (ja) 過電圧保護回路
JP6355410B2 (ja) 充電回路、パワーマネージメント回路、およびそれを用いた電子機器
US9007737B2 (en) Overvoltage protection circuit and method thereof
US10305308B2 (en) Power supply module and power supply method using the same
JP5090849B2 (ja) 過電圧保護回路およびそれを用いた電子機器
CN108736535B (zh) 充放电控制电路以及电池装置
EP2550718A2 (en) A system and method for providing a high efficiency bypass circuit for multi-stage dc-dc converters used in battery powered systems
US11527951B2 (en) Reverse X2 mode charge pump soft start
JP2019028682A (ja) 電子機器
TW201500880A (zh) 電源供應裝置
TWI505593B (zh) 可配置電源供應系統及電源供應配置方法
JP5481042B2 (ja) 過電圧保護回路およびそれを用いた電子機器
JP6446181B2 (ja) 充電回路およびそれを利用した電子機器
CN112583255B (zh) 一种电子设备的供电装置及电子设备
US20140300999A1 (en) Excess power protection circuit
JP4944489B2 (ja) 過電圧保護回路ならびにそれを用いた充電装置および電子機器
JP2009104455A (ja) クランプ回路、それを用いた過電圧保護回路およびそれを用いた電子機器
JP6718109B2 (ja) 過電圧保護回路及び過電圧保護制御方法
JP5529178B2 (ja) 電源接続装置
JP5139012B2 (ja) 電源管理回路および電子機器
JP2013021815A (ja) 充電回路およびそれを利用した電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120814

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120913

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees