JP5086993B2 - 複数の回路にタイミング信号を提供するための方法及び装置、集積回路並びにノード - Google Patents
複数の回路にタイミング信号を提供するための方法及び装置、集積回路並びにノード Download PDFInfo
- Publication number
- JP5086993B2 JP5086993B2 JP2008513927A JP2008513927A JP5086993B2 JP 5086993 B2 JP5086993 B2 JP 5086993B2 JP 2008513927 A JP2008513927 A JP 2008513927A JP 2008513927 A JP2008513927 A JP 2008513927A JP 5086993 B2 JP5086993 B2 JP 5086993B2
- Authority
- JP
- Japan
- Prior art keywords
- node
- nodes
- timing signal
- timing
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
- G06F1/105—Distribution of clock signals, e.g. skew in which the distribution is at least partially optical
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Information Transfer Systems (AREA)
- Manipulation Of Pulses (AREA)
Description
−相互接続された複数のノードを提供することを含み、各回路は1つのノードに接続されており、各ノードは、タイミング信号を少なくとも1つの他のノードから受信しており、かつ対応するタイミング信号を、少なくとも1つの他のノード及び/又は当該ノードに接続された回路に送信しており、本方法は、
−タイミング信号を上記複数のノードのうちの1つのノードに提供することを含み、
−少なくとも1つのノードが、タイミング信号を2つ以上のノードのそれぞれから受信しており、上記2つ以上のノードのそれぞれからタイミング信号が受信される前には、対応するタイミング信号を、上記少なくとも1つの他のノード及び/又は当該ノードに接続された回路に送信しない。
1)複数の回路を提供することと、
2)クロックを発生又は受信するノードを提供することと、
3)複数の中継ノードを提供することとを含む集積回路を作成する方法であって、
各回路は1つのノードに接続されており、各中継ノードは少なくとも1つのノードから信号を受信しかつ少なくとも1つの他の中継ノード及び/又は当該中継ノードに接続された回路に信号を送信するように適合化されており、本方法は、
4)上記受信/発生ノードからの信号によって全ての中継ノード及び全ての回路に信号が送信されるように、上記複数のノードを相互接続することを含み、
−ステップ3)は、上記複数の中継ノードの少なくとも1つの中継ノードを、少なくとも2つの中継ノードから信号を受信しかつ上記少なくとも2つの中継ノードのそれぞれから信号が受信されるまで、他の任意の中継ノード及び/又は当該中継ノードに接続された回路に信号を転送しないように適合化されたノードとして提供することを含み、
−ステップ4)は、上記少なくとも1つの中継ノードを、上記少なくとも2つの中継ノードから信号を受信するように相互接続することを含む。
−相互接続された複数のノードを備え、各回路は1つのノードに接続されており、各ノードは、タイミング信号を少なくとも1つの他のノードから受信し、かつ対応するタイミング信号を、少なくとも1つの他のノード及び/又は当該ノードに接続された回路に送信するように適合化されており、上記装置は、
−タイミング信号を上記複数のノードのうちの1つのノードに提供するための回路と、
−少なくとも1つのノードとを備え、上記少なくとも1つのノードは、タイミング信号を2つ以上のノードのそれぞれから受信し、上記2つ以上のノードのそれぞれからタイミング信号が受信される前には、対応するタイミング信号を、上記少なくとも1つの他のノード及び/又は当該ノードに接続された回路に送信しないように適合化されている。
1)複数の回路と、
2)クロックを発生又は受信するノードと、
3)複数の中継ノードとを備えた集積回路であって、
各回路は1つのノードに接続されており、各中継ノードは少なくとも1つのノードから信号を受信しかつ少なくとも1つの他の中継ノード及び/又は当該中継ノードに接続された回路に信号を送信するように適合化されており、上記集積回路は、
4)上記受信/発生ノードからの信号によって全ての中継ノード及び全ての回路に信号が送信されるように、上記複数のノードを相互接続する複数の相互接続エレメントを備え、上記集積回路において、
上記複数の中継ノードのうちの少なくとも1つの中継ノードは、少なくとも2つの中継ノードと相互接続されており、上記少なくとも2つの中継ノードのそれぞれから信号が受信されるまで、他の任意の中継ノード及び/又は当該中継ノードに接続された回路に信号を転送しないように適合化される。
−少なくとも2つのタイミング信号源からタイミング信号を受信し、
−両方の信号源からタイミング信号を受信したときにのみ、タイミング信号を出力するように適合化されている。
A:ポジティブエッジからネガティブエッジへ。
B:ネガティブエッジからポジティブエッジへ。
C:ネガティブエッジからポジティブエッジへ。
D:ネガティブエッジからネガティブエッジへ。
E:ポジティブエッジからネガティブエッジへ。
F:ポジティブエッジからポジティブエッジへ。
G:ポジティブエッジからポジティブエッジへ。
H:ネガティブエッジからネガティブエッジへ。
I:ポジティブエッジからポジティブエッジへ。
J:ポジティブエッジからネガティブエッジへ。
K:ネガティブエッジからネガティブエッジへ。
L:ネガティブエッジからポジティブエッジへ。
Claims (46)
- タイミング信号を複数の回路に提供する方法であって、
相互接続された複数のノードを提供する第1のステップを含み、各回路は1つのノードに接続され、各ノードは、タイミング信号を少なくとも1つの他のノードから受信し、かつ対応するタイミング信号を、少なくとも1つの他のノード及び/又は当該ノードに接続された回路に送信し、上記複数のノードは、少なくとも2つの互いに平行でない方向によって定義される複数の次元において、送信ノードから上記タイミング信号を受信するように適合化されたノードがさらに上記送信ノード以外の方向のうちの少なくとも1つの方向に位置決めされ、タイミングのスキューが上記方向に沿って存在するように、トポロジー的に位置決めされ、
上記方法は、
上記第1のステップに続いて、上記タイミング信号を上記複数のノードのうちの1つのノードに提供する第2のステップと、
上記第2のステップに続いて、少なくとも1つのノードが、上記タイミング信号を2つ以上のノードのそれぞれから受信し、上記2つ以上のノードのそれぞれから上記タイミング信号が受信される前には、上記対応するタイミング信号を、上記少なくとも1つの他のノード及び/又は当該ノードに接続された回路に送信しない第3のステップとを含む方法。 - 複数のノードは、上記タイミング信号を2つ以上のノードから受信し、かつ上記2つ以上のノードのそれぞれからタイミング信号が受信される前には、上記対応するタイミング信号を上記少なくとも1つの他のノードに送信しない請求項1記載の方法。
- 上記複数のノードのうちの少なくとも1つのノードは、第1のタイミング信号を少なくとも1つの他のノードから受信するとき、肯定応答信号を上記少なくとも1つの他のノードのそれぞれに送信する請求項1又は2記載の方法。
- 上記少なくとも1つのノードはさらに、上記第1のタイミング信号に対応するタイミング信号が送信されたノードのそれぞれから上記肯定応答信号を受信する前には、他のノードから受信される後続のタイミング信号を送信しない請求項3記載の方法。
- 上記少なくとも1つのノードは、当該ノードにタイミング信号を送信する全てのノードからタイミング信号を受信する前には、上記肯定応答信号を送信しない請求項3又は4記載の方法。
- 上記複数のノードのうちの少なくとも1つのノードによって受信される上記タイミング信号は、2つ以上の異なる値の時系列であり、高い方の値及び低い方の値が同じタイミングシーケンスにおいて交換されるように反転された受信された信号を、上記対応するタイミング信号として他のノードに送信する請求項1乃至5のうちのいずれか1つに記載の方法。
- 上記回路のうちの2つの回路がデータを交換するステップをさらに含み、上記データの交換は、上記回路によって上記複数のノードのうちの2つのノードのそれぞれから受信されるタイミング信号によって制御されている請求項1乃至6のうちのいずれか1つに記載の方法。
- 上記データを交換することは、上記受信されたタイミング信号における、上記2つ以上の値のうちの低い方の値から上記値のうちの高い方の値への変化又は上記高い方の値から上記低い方の値への変化に関連して、各回路がデータを送信又は受信することを含む請求項6又は7記載の方法。
- 上記2つの回路は、2つのノードに接続され、同じ変化に関連してデータを送信又は受信するように適合化され、
上記2つの回路は、隣接する2つのノード、若しくは、間に偶数個の上記少なくとも1つのノードが存在する2つのノードに接続された請求項8記載の方法。 - 上記複数のノードは、所定の領域に渡って物理的に位置決めされている請求項1乃至9のうちのいずれか1つに記載の方法。
- 上記複数のノードは、少なくとも実質的には、第1の方向に沿って少なくとも実質的に等間隔に位置決めされた複数の線のうちの1本の線と、上記第1の方向に対して平行でない第2の方向に沿って少なくとも実質的に等間隔に位置決めされた複数の線のうちの1本の線との交点に対応する複数の位置に提供された請求項1乃至10のうちのいずれか1つに記載の方法。
- 集積回路を作成する方法であって、
複数の回路と、クロックを発生又は受信するノードと、複数の中継ノードとを提供する第1のステップを含み、各回路は上記複数の中継ノードのうちの1つの中継ノードに接続され、各中継ノードは少なくとも1つの中継ノードから信号を受信しかつ少なくとも1つの他の中継ノード及び/又は当該中継ノードに接続された回路に、対応する信号を送信するように適合化され、上記発生又は受信するノード及び上記複数の中継ノードは、上記発生又は受信するノードからの信号によって全ての中継ノード及び全ての回路に信号が送信されるように、相互接続され、
上記第1のステップは、上記複数の中継ノードの少なくとも1つの中継ノードを、少なくとも2つの中継ノードから信号を受信し、かつ上記少なくとも2つの中継ノードのそれぞれから信号が受信されるまで、他の任意の中継ノード及び/又は当該中継ノードに接続された回路に信号を転送しないように適合化された第1の中継ノードとして提供することを含み、
上記第1のステップは、2つの互いに平行でない方向によって定義される複数の次元において、送信ノードからタイミング信号を受信するように適合化されたノードがさらに上記送信ノード以外の方向のうちの少なくとも1つの方向に位置決めされかつタイミングのスキューが上記方向に沿って存在するように、トポロジー的に位置決めされた上記複数のノードを提供することを含み、
上記第1のステップは、上記第1の中継ノードが、上記少なくとも2つの中継ノードから信号を受信できるように、上記複数の中継ノードを提供することを含む方法。 - 上記第1のステップは、上記タイミング信号を2つ以上のノードから受信し、かつ上記2つ以上のノードのそれぞれからタイミング信号が受信される前には、対応するタイミング信号を上記少なくとも1つの他のノードに送信しないように適合化された複数のノードを提供することを含む請求項12記載の方法。
- 上記第1のステップは、第1のタイミング信号を少なくとも1つの他のノードから受信するとき、肯定応答信号を上記少なくとも1つの他のノードのそれぞれに送信するように適合化された少なくとも1つのノードを提供することを含む請求項12又は13記載の方法。
- 上記少なくとも1つのノードはさらに、上記第1のタイミング信号に対応するタイミング信号が送信されたノードのそれぞれから上記肯定応答信号を受信する前には、他のノードから受信される後続のタイミング信号を送信しないように適合化された請求項14記載の方法。
- 上記第1のステップは、少なくとも1つのノードを提供することを含み、上記少なくとも1つのノードは、当該ノードにタイミング信号を送信する全てのノードからタイミング信号を受信する前には、上記肯定応答信号を送信しないように適合化された請求項14又は15記載の方法。
- 上記第1のステップは、上記複数のノードのうちの少なくとも1つのノードを提供することを含み、当該少なくとも1つのノードは、2つ以上の異なる値の時系列であるタイミング信号を受信し、高い方の値及び低い方の値が同じタイミングシーケンスにおいて交換されるように反転された受信された信号を、上記対応するタイミング信号として他のノードに送信する請求項12乃至16のうちのいずれか1つに記載の方法。
- 上記方法はさらに、上記回路のうちの2つの回路であってデータを交換する手段を備えた回路を提供することを含み、上記交換する手段は、上記回路によって上記ノードのうちの2つのノードのそれぞれから受信されるタイミング信号によって制御可能である請求項12乃至17のうちのいずれか1つに記載の方法。
- 上記交換する手段はそれぞれ、上記受信されたタイミング信号における、上記2つ以上の値のうちの低い方の値から上記値のうちの高い方の値への変化又は上記高い方の値から上記低い方の値への変化に関連して、データを送信又は受信するように適合化されている請求項17又は18記載の方法。
- 上記2つの回路は、2つのノードに接続され、同じ変化に関連してデータを送信又は受信するように適合化され、
上記2つの回路は、隣接する2つのノード、若しくは、間に偶数個の上記少なくとも1つのノードが存在する2つのノードに接続された請求項19記載の方法。 - 上記第1のステップは、上記複数のノードを、上記ノードが、さらに上記送信ノード以外の方向のうちの少なくとも1つの方向に位置決めされるように、上記次元において物理的に位置決めすることを含む請求項12乃至17のうちのいずれか1つに記載の方法。
- 上記第1のステップは、隣接する複数の回路間に少なくとも所定の距離が存在するように上記回路を表面上に提供することを含み、上記第1のステップは、上記発生又は受信するノード及び上記複数の中継ノードを、上記回路間に主に位置決めされる電気的接続によって相互接続することを含む請求項12乃至21のうちのいずれか1つに記載の方法。
- 上記第1のステップは、上記複数のノードを、少なくとも実質的に、第1の方向に沿って少なくとも実質的に等間隔に位置決めされた複数の線のうちの1本の線と、上記第1の方向に対して平行でない第2の方向に沿って少なくとも実質的に等間隔に位置決めされた複数の線のうちの1本の線との交点に対応する複数の位置に位置決めすることを含む請求項12乃至22のうちのいずれか1つに記載の方法。
- タイミング信号を複数の回路に提供するための装置であって、
相互接続された複数のノードを備え、各回路は1つのノードに接続され、各ノードは、タイミング信号を少なくとも1つの他のノードから受信し、かつ対応するタイミング信号を、少なくとも1つの他のノード及び/又は当該ノードに接続された回路に送信するように適合化され、
上記複数のノードは、少なくとも2つの互いに平行でない方向によって定義される複数の次元においてトポロジー的に位置決めされ、送信ノードから上記タイミング信号を受信するように適合化されたノードは、タイミングのスキューが上記方向に沿って存在するように、さらに上記送信ノード以外の方向のうちの少なくとも1つの方向に位置決めされおり、
上記装置は、
タイミング信号を上記複数のノードのうちの1つのノードに提供するための回路と、
少なくとも1つのノードとを備え、上記少なくとも1つのノードは、上記タイミング信号を2つ以上のノードのそれぞれから受信し、上記2つ以上のノードのそれぞれから上記タイミング信号が受信される前には、対応するタイミング信号を、上記少なくとも1つの他のノード及び/又は当該ノードに接続された回路に送信しないように適合化されている装置。 - 上記複数のノードはそれぞれ、上記タイミング信号を2つ以上のノードから受信し、かつ上記2つ以上のノードのそれぞれからタイミング信号が受信される前には、上記対応するタイミング信号を上記少なくとも1つの他のノード及び/又は回路に送信しないように適合化された請求項24記載の装置。
- 上記複数のノードのうちの少なくとも1つのノードは、第1のタイミング信号を少なくとも1つの他のノードから受信するとき、肯定応答信号を上記少なくとも1つの他のノードのそれぞれに送信するように適合化された請求項24又は25記載の装置。
- 上記少なくとも1つのノードはさらに、上記第1のタイミング信号に対応するタイミング信号が送信されたノードのそれぞれから上記肯定応答信号を受信する前には、他のノードから受信される後続のタイミング信号を送信しないようにさらに適合化された請求項26記載の装置。
- 上記少なくとも1つのノードは、当該ノードにタイミング信号を送信する全てのノードからタイミング信号を受信する前には、上記肯定応答信号を送信しないように適合化された請求項26又は27記載の装置。
- 上記複数のノードのうちの少なくとも1つのノードは、2つ以上の異なる値の時系列として上記タイミング信号を受信し、高い方の値及び低い方の値が同じタイミングシーケンスにおいて交換されるように反転された受信された信号を、上記対応するタイミング信号として他のノードに送信するように適合化された請求項24乃至28のうちのいずれか1つに記載の装置。
- 上記回路のうちの2つの回路はデータを交換するエレメントを備え、上記交換するエレメントは、上記回路によって上記複数のノードのうちの2つのノードのそれぞれから受信されるタイミング信号によって制御可能である請求項24乃至29のうちのいずれか1つに記載の装置。
- 上記交換するエレメントはそれぞれ、受信されたタイミング信号における、上記2つ以上の値のうちの低い方の値から上記値のうちの高い方の値への変化又は上記高い方の値から上記低い方の値への変化に関連して、データを送信又は受信するように適合化された請求項29又は30記載の装置。
- 上記2つの回路は、2つのノードに接続され、同じ変化に関連してデータを送信又は受信するように適合化され、
上記2つの回路は、隣接する2つのノード、若しくは、間に偶数個の上記少なくとも1つのノードが存在する2つのノードに接続された請求項31記載の装置。 - 上記複数のノードは、少なくとも2つの互いに平行でない方向によって定義される所定の領域に渡って物理的に位置決めされ、送信ノードから上記タイミング信号を受信するように適合化されたノードは、さらに上記送信ノード以外の方向のうちの少なくとも1つの方向に位置決めされた請求項24乃至29のうちのいずれか1つに記載の装置。
- 上記複数のノードは、少なくとも実質的には、第1の方向に沿って少なくとも実質的に等間隔に位置決めされた複数の線のうちの1本の線と、上記第1の方向に対して平行でない第2の方向に沿って少なくとも実質的に等間隔に位置決めされた複数の線のうちの1本の線との交点に対応する複数の位置に提供される請求項24乃至33のうちのいずれか1つに記載の装置。
- 複数の回路と、
クロックを発生又は受信するノードと、
複数の中継ノードとを備えた集積回路であって、
各回路は上記発生又は受信するノード及び/又は中継ノードに接続され、各中継ノードは上記発生又は受信するノード及び上記複数の中継ノードのうちの少なくとも1つのノードから信号を受信しかつ少なくとも1つの他の中継ノード及び/又は当該中継ノードに接続された回路に、対応する信号を送信するように適合化され、
上記発生又は受信するノード及び上記複数の中継ノードは、2つの互いに平行でない方向によって定義される複数の次元において、送信ノードから上記タイミング信号を受信するように適合化されたノードがさらに上記送信ノード以外の方向のうちの少なくとも1つの方向に位置決めされ、タイミングのスキューが上記方向に沿って存在するように、トポロジー的に位置決めされ、
上記集積回路は、
上記発生又は受信するノードからのクロック信号によって全ての中継ノード及び全ての回路に信号が送信されるように、上記複数の中継ノードを相互接続する複数の相互接続エレメントを備え、
上記集積回路において、
上記複数の中継ノードのうちの少なくとも1つの中継ノードは、少なくとも2つの中継ノードと相互接続され、上記少なくとも2つの中継ノードのそれぞれから信号が受信されるまで、他の任意の中継ノード及び/又は当該中継ノードに接続された回路に、上記対応する信号を転送しないように適合化された集積回路。 - 上記タイミング信号を2つ以上のノードから受信し、かつ上記2つ以上のノードのそれぞれからタイミング信号が受信される前には、対応するタイミング信号を上記少なくとも1つの他のノードに送信しないように適合化された複数のノードを備えたことを含む請求項35記載の回路。
- 第1のタイミング信号を少なくとも1つの他のノードから受信するとき、肯定応答信号を上記少なくとも1つの他のノードのそれぞれに送信するように適合化された少なくとも1つのノードを備えた請求項35又は36記載の回路。
- 上記少なくとも1つのノードはさらに、上記第1のタイミング信号に対応するタイミング信号が送信されたノードのそれぞれから上記肯定応答信号を受信する前には、他のノードから受信される後続のタイミング信号を送信しないように適合化された請求項37記載の回路。
- 上記少なくとも1つのノードは、当該ノードにタイミング信号を送信する全てのノードからタイミング信号を受信する前には、上記肯定応答信号を送信しないように適合化された請求項37又は38記載の装置。
- 上記ノードのうちの少なくとも1つは、2つ以上の異なる値の時系列として上記タイミング信号を受信し、高い方の値及び低い方の値が同じタイミングシーケンスにおいて交換されるように反転された受信された信号を、上記対応するタイミング信号として他のノードに送信するように適合化された請求項35乃至39のうちのいずれか1つに記載の回路。
- 上記回路のうちの2つの回路はデータを交換するエレメントを備え、上記交換するエレメントは、上記回路によって上記ノードのうちの2つのノードのそれぞれから受信されるタイミング信号によって制御可能である請求項35乃至40のうちのいずれか1つに記載の回路。
- 上記交換するエレメントはそれぞれ、受信されたタイミング信号における、上記2つ以上の値のうちの低い方の値から上記値のうちの高い方の値への変化又は上記高い方の値から上記低い方の値への変化に関連して、データを送信又は受信するように適合化された請求項40又は41記載の回路。
- 上記2つの回路は、2つのノードに接続され、同じ変化に関連してデータを送信又は受信するように適合化され、
上記2つの回路は、隣接する2つのノード、若しくは、間に偶数個の上記少なくとも1つのノードが存在する2つのノードに接続された請求項42記載の回路。 - 上記複数のノードは、送信ノードからタイミング信号を受信するように適合化されたノードが、さらに上記送信ノード以外の方向のうちの少なくとも1つの方向に位置決めされるように、所定の領域に渡って物理的に位置決めされた請求項35乃至43のうちのいずれか1つに記載の回路。
- 上記回路は、隣接する複数の回路間に少なくとも所定の距離が存在するように表面上に位置決めされ、上記相互接続エレメントは主に上記回路間に位置決めされた請求項35乃至44のうちのいずれか1つに記載の回路。
- 上記複数のノードは、少なくとも実質的には、第1の方向に沿って少なくとも実質的に等間隔に位置決めされた複数の線のうちの1本の線と、上記第1の方向に対して平行でない第2の方向に沿って少なくとも実質的に等間隔に位置決めされた複数の線のうちの1本の線との交点に対応する複数の位置に位置決めされる請求項35乃至45のうちのいずれか1つに記載の回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US68588205P | 2005-06-01 | 2005-06-01 | |
US60/685,882 | 2005-06-01 | ||
PCT/DK2006/000290 WO2006128459A1 (en) | 2005-06-01 | 2006-05-26 | A method and an apparatus for providing timing signals to a number of circuits, an integrated circuit and a node |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008543188A JP2008543188A (ja) | 2008-11-27 |
JP2008543188A5 JP2008543188A5 (ja) | 2009-07-09 |
JP5086993B2 true JP5086993B2 (ja) | 2012-11-28 |
Family
ID=35266833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008513927A Active JP5086993B2 (ja) | 2005-06-01 | 2006-05-26 | 複数の回路にタイミング信号を提供するための方法及び装置、集積回路並びにノード |
Country Status (5)
Country | Link |
---|---|
US (1) | US8112654B2 (ja) |
EP (1) | EP1891497B1 (ja) |
JP (1) | JP5086993B2 (ja) |
CN (1) | CN100594463C (ja) |
WO (1) | WO2006128459A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5086993B2 (ja) | 2005-06-01 | 2012-11-28 | テクラテック・アクティーゼルスカブ | 複数の回路にタイミング信号を提供するための方法及び装置、集積回路並びにノード |
US20080109672A1 (en) * | 2006-11-08 | 2008-05-08 | Sicortex, Inc | Large scale computing system with multi-lane mesochronous data transfers among computer nodes |
EP2026493A1 (en) * | 2007-08-16 | 2009-02-18 | STMicroelectronics S.r.l. | Method and systems for mesochronous communications in multiple clock domains and corresponding computer program product |
US7995618B1 (en) * | 2007-10-01 | 2011-08-09 | Teklatech A/S | System and a method of transmitting data from a first device to a second device |
WO2009127613A1 (en) | 2008-04-14 | 2009-10-22 | Teklatech A/S | A method for controlling the dynamic power signature of a circuit |
US8885694B2 (en) * | 2009-09-09 | 2014-11-11 | Texas Instruments Incorporated | Changing an operating performance point |
FR2968787A1 (fr) * | 2010-12-13 | 2012-06-15 | Commissariat Energie Atomique | Dispositif et procede de compensation de delai de propagation d'un signal |
GB201200219D0 (en) * | 2012-01-09 | 2012-02-22 | Calder Martin | A clock signal generator for a digital circuit |
US20150078405A1 (en) * | 2013-09-18 | 2015-03-19 | Alcatel Lucent Canada Inc. | Monitoring clock accuracy in asynchronous traffic environments |
US10481203B2 (en) * | 2015-04-04 | 2019-11-19 | Nvidia Corporation | Granular dynamic test systems and methods |
US10317463B2 (en) | 2015-10-27 | 2019-06-11 | Nvidia Corporation | Scan system interface (SSI) module |
WO2024040110A1 (en) * | 2022-08-19 | 2024-02-22 | Tesla, Inc. | Clock distribution with clock offsets |
WO2024040108A1 (en) * | 2022-08-19 | 2024-02-22 | Tesla, Inc. | Track plan to improve clock skew |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2829793A1 (de) | 1978-07-06 | 1980-01-17 | Siemens Ag | Steuersatz fuer einen stromrichter |
US4514840A (en) | 1982-12-29 | 1985-04-30 | Te Ka De Felten & Guilleaume Fernmeldeanlagen Gmbh | Data transmission systems for full duplex communication |
FR2565752B1 (fr) * | 1984-06-08 | 1986-09-05 | Radiotechnique Compelec | Circuit d'interface du type esclave fonctionnant avec un bus serie |
JPH0758458B2 (ja) | 1988-07-21 | 1995-06-21 | 三菱電機株式会社 | データ転送装置及びそれを使用したパイプライン処理装置 |
US5163068A (en) * | 1991-02-22 | 1992-11-10 | El Amawy Ahmed | Arbitrarily large clock networks with constant skew bound |
JPH04306917A (ja) * | 1991-04-03 | 1992-10-29 | Mitsubishi Electric Corp | クロック分配装置 |
US5305277A (en) | 1991-04-24 | 1994-04-19 | International Business Machines Corporation | Data processing apparatus having address decoder supporting wide range of operational frequencies |
TW198159B (ja) | 1991-05-31 | 1993-01-11 | Philips Gloeicampenfabrieken Nv | |
US5264739A (en) * | 1991-10-16 | 1993-11-23 | Acraloc Corporation | Two-handed controller for preventing trigger tie-down |
US5521499A (en) * | 1992-12-23 | 1996-05-28 | Comstream Corporation | Signal controlled phase shifter |
DE4339303A1 (de) | 1993-11-18 | 1995-05-24 | Bosch Gmbh Robert | Phasenmeßvorrichtung |
US5463337A (en) * | 1993-11-30 | 1995-10-31 | At&T Corp. | Delay locked loop based clock synthesizer using a dynamically adjustable number of delay elements therein |
JP2752912B2 (ja) | 1995-02-10 | 1998-05-18 | 福島日本電気株式会社 | バースト信号検出回路 |
US5748642A (en) * | 1995-09-25 | 1998-05-05 | Credence Systems Corporation | Parallel processing integrated circuit tester |
US5808486A (en) * | 1997-04-28 | 1998-09-15 | Ag Communication Systems Corporation | Glitch free clock enable circuit |
JP3111936B2 (ja) | 1997-09-10 | 2000-11-27 | 日本電気株式会社 | 同期回路 |
US6594772B1 (en) * | 2000-01-14 | 2003-07-15 | Hewlett-Packard Development Company, L.P. | Clock distribution circuitry to different nodes on integrated circuit with clock coupling circuitry to maintain predetermined phase relation between output and input of adjacent nodes |
US6747997B1 (en) | 2000-06-13 | 2004-06-08 | Intel Corporation | Network channel receiver architecture |
US6346828B1 (en) | 2000-06-30 | 2002-02-12 | Intel Corporation | Method and apparatus for pulsed clock tri-state control |
US7571359B2 (en) | 2000-07-31 | 2009-08-04 | Massachusetts Institute Of Technology | Clock distribution circuits and methods of operating same that use multiple clock circuits connected by phase detector circuits to generate and synchronize local clock signals |
AU2002233500A1 (en) | 2001-02-14 | 2002-08-28 | Clearspeed Technology Limited | An interconnection system |
CA2437035C (en) * | 2001-02-24 | 2009-01-06 | International Business Machines Corporation | Global interrupt and barrier networks |
US6593793B1 (en) | 2002-01-11 | 2003-07-15 | Intel Corporation | Electronic package with integrated clock distribution structure |
US6943610B2 (en) | 2002-04-19 | 2005-09-13 | Intel Corporation | Clock distribution network using feedback for skew compensation and jitter filtering |
US7239669B2 (en) | 2002-04-30 | 2007-07-03 | Fulcrum Microsystems, Inc. | Asynchronous system-on-a-chip interconnect |
JP3867653B2 (ja) * | 2002-10-22 | 2007-01-10 | 日本電気株式会社 | 半導体集積回路 |
US6911854B2 (en) | 2003-07-30 | 2005-06-28 | Sun Microsystems, Inc. | Clock skew tolerant clocking scheme |
JP5086993B2 (ja) | 2005-06-01 | 2012-11-28 | テクラテック・アクティーゼルスカブ | 複数の回路にタイミング信号を提供するための方法及び装置、集積回路並びにノード |
US7403055B2 (en) | 2005-08-31 | 2008-07-22 | Infineon Technologies Ag | Duty cycle detector with first and second oscillating signals |
US7724100B2 (en) | 2007-01-31 | 2010-05-25 | Infineon Technologies Austria Ag | Oscillator structure |
-
2006
- 2006-05-26 JP JP2008513927A patent/JP5086993B2/ja active Active
- 2006-05-26 EP EP06722960.9A patent/EP1891497B1/en active Active
- 2006-05-26 US US11/921,309 patent/US8112654B2/en active Active
- 2006-05-26 CN CN200680019385A patent/CN100594463C/zh active Active
- 2006-05-26 WO PCT/DK2006/000290 patent/WO2006128459A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
US8112654B2 (en) | 2012-02-07 |
CN101198920A (zh) | 2008-06-11 |
WO2006128459A1 (en) | 2006-12-07 |
JP2008543188A (ja) | 2008-11-27 |
EP1891497A1 (en) | 2008-02-27 |
US20080276116A1 (en) | 2008-11-06 |
CN100594463C (zh) | 2010-03-17 |
EP1891497B1 (en) | 2017-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5086993B2 (ja) | 複数の回路にタイミング信号を提供するための方法及び装置、集積回路並びにノード | |
US10027433B2 (en) | Multiple clock domains in NoC | |
Dumitraş et al. | Towards on-chip fault-tolerant communication | |
US8669779B2 (en) | Systems, pipeline stages, and computer readable media for advanced asynchronous pipeline circuits | |
EP3545653B1 (en) | Distributed control synchronized ring network architecture | |
TW200830108A (en) | Two-cycle return path clocking | |
Najibi et al. | Prototyping globally asynchronous locally synchronous circuits on commercial synchronous FPGAs | |
Ferringer et al. | VLSI implementation of a fault-tolerant distributed clock generation | |
CN101843048A (zh) | 在网络中从分布式原理转换到主从原理的方法 | |
You et al. | Performance evaluation of elastic GALS interfaces and network fabric | |
US7131023B2 (en) | Programmable clock management component reconfiguration upon receipt of one or more control signals to be able to process one or more frequency signals | |
US20150268962A1 (en) | Asynchronous Circuit Design | |
CN109154843B (zh) | 用于均步处理的电路和技术 | |
Saleh et al. | A novel clock generation scheme for globally asynchronous locally synchronous systems: An FPGA-validated approach | |
JP2014528220A (ja) | 非同期ハンドシェイクベースの相互接続のためのシステムおよび方法 | |
KR20170030620A (ko) | 클럭 트리 구현 방법, 시스템 온 칩 및 컴퓨터 저장매체 | |
El Ouchdi et al. | Design and physical implementation of a data transfer interface used in network on chip | |
TWI690158B (zh) | 用於同頻異相處理之電路及技術 | |
Prodanov et al. | GHz serial passive clock distribution in VLSI using bidirectional signaling | |
Dumitras et al. | Enabling on-chip diversity through architectural communication design | |
Carlsson | Studies on Asynchronous Communication Ports for GALS Systems | |
EP1308862A1 (en) | Optimization of the design of a synchronous digital circuit | |
Siang et al. | An automated clock distribution topology in SoC designs | |
Vinay et al. | Asynchronous Wrapper-Based Low-Power GALS Structural QDMA | |
Paliwal et al. | High performance using synchronous elastic circuits with lower overheads |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090525 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090525 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111025 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120123 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120821 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120907 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5086993 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150914 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |