JP5086940B2 - 電源制御装置と電源制御方法 - Google Patents

電源制御装置と電源制御方法 Download PDF

Info

Publication number
JP5086940B2
JP5086940B2 JP2008221496A JP2008221496A JP5086940B2 JP 5086940 B2 JP5086940 B2 JP 5086940B2 JP 2008221496 A JP2008221496 A JP 2008221496A JP 2008221496 A JP2008221496 A JP 2008221496A JP 5086940 B2 JP5086940 B2 JP 5086940B2
Authority
JP
Japan
Prior art keywords
signal
value
range
voltage
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008221496A
Other languages
English (en)
Other versions
JP2010057031A (ja
Inventor
秀幸 高橋
吉示 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2008221496A priority Critical patent/JP5086940B2/ja
Priority to US12/461,655 priority patent/US8310220B2/en
Publication of JP2010057031A publication Critical patent/JP2010057031A/ja
Priority to US13/433,184 priority patent/US8564268B2/en
Priority to US13/609,093 priority patent/US8581566B2/en
Application granted granted Critical
Publication of JP5086940B2 publication Critical patent/JP5086940B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
    • H03M1/182—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the reference levels of the analogue/digital converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0012—Control circuits using digital or numerical techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Dc-Dc Converters (AREA)
  • Analogue/Digital Conversion (AREA)

Description

本発明は、デジタル制御方式の電源制御装置及び電源制御方法に関し、特にデジタル制御電源におけるＡ／Ｄ変換器の制御技術に関する。
近年、広く普及している携帯電話等のモバイル機器では、その使用時間を伸ばすためにデジタル制御方式の電源制御装置が使われるようになってきた。デジタル制御方式の電源制御装置では、出力電圧をＡ／Ｄ変換器によりサンプリングを行うが、出力電圧の変動を抑制するために高分解能のＡ／Ｄ変換器を用いてサンプリングする必要がある。また、デジタル制御方式の電源制御装置では、高速起動や、電圧の異なるアプリケーションの切り替え時における電源電圧の立ち上がり速度の制御が課題となっている。
背景技術の一例として特許文献１に開示されたＡ／Ｄ変換器の原理について、図７から図９を参照して説明する。図７は背景技術にかかるＡ／Ｄ変換器の構成図である。図７に示されるようにＡ／Ｄ変換器１は、サンプルホールド回路３、Ｄ／Ａ変換器４、比較器５、逐次比較制御回路１０を備えている。さらに逐次比較制御回路１０は、最大値設定レジスタ１１、最小値設定レジスタ１２、逐次比較レジスタ１５、Ａ／Ｄ変換処理を行うＣＰＵ（図示せず）を備えている。最大値設定レジスタ１１と最小値設定レジスタ１２は、データバス６、アドレスバス７に接続されている。
図８、図９を用いて、逐次比較制御回路１０に備えられたＣＰＵが実行するＡ／Ｄ変換処理の流れについて説明する。ＣＰＵは、最大値設定レジスタ１１に格納されている最大値（Ｖｍａｘレジスタ値）を参照電圧の仮の最大値Ｖｍａｘに設定する（Ｓ２０１）。またＣＰＵは、最小値設定レジスタ１２に格納されている最小値（Ｖｍｉｎレジスタ値）を参照電圧の仮の最小値Ｖｍｉｎに設定する（Ｓ２０２）。続いてＣＰＵは、それら仮に設定された最大値Ｖｍａｘおよび最小値Ｖｍｉｎが、ＤＡＣ４が出力可能な参照電圧として使用できるように調整する処理を行う（Ｓ２０３〜Ｓ２０８）。まず、Ｓ２０１にて設定した仮の最大値ＶｍａｘからＳ２０２にて設定した仮の最小値Ｖｍｉｎを減算した値が２のべき乗で表すことができる数値であるか否か、つまり２で割り切れるか否かを判定する（図９のＳ２０３）。ここで、２で割り切れると判定した場合は（Ｓ２０３：Ｙ）、Ｓ２０９（図８）へ進み、２で割り切れないと判定した場合は（Ｓ２０３：Ｎ）、変換精度により決定される最小増減幅Ｖｌｓｂを最大値Ｖｍａｘに加算し、その加算値を新たな最大値Ｖｍａｘに設定する（Ｓ２０４）。
例えば、変換精度が４ビットであり、設定可能な参照電圧の最大値が５Ｖである場合は、参照電圧として増減できる最小増減幅Ｖｌｓｂは０．６２５Ｖ（＝５Ｖ／８）となる。次にＣＰＵは、Ｓ２０４にて求められた最大値Ｖｍａｘが全て「１」になったか否か、つまり設定可能な最大値Ｖｍａｘの上限に達したか否かを判定し（Ｓ２０５）、上限に達していないと判定した場合は（Ｓ２０５：Ｎ）、Ｓ２０３に戻り、Ｓ２０４にて求めた最大値Ｖｍａｘから最小値Ｖｍｉｎを減算した値が２で割り切れるか否かを判定し、割り切れない場合は（Ｓ２０３：Ｎ）、再度、最大値Ｖｍａｘに最小増減幅Ｖｌｓｂを加算する（Ｓ２０４）。つまり、上限に達しない範囲で最大値Ｖｍａｘの増加を繰り返し、最大値Ｖｍａｘから最小値Ｖｍｉｎを減算した値が２で割り切れる値になった場合は（Ｓ２０３：Ｙ）、次のＳ２０９へ進む。
またＣＰＵは、最大値Ｖｍａｘが上限に達したと判定した場合は（Ｓ２０５：Ｙ）、先のＳ２０２（図８）にて仮に設定した最小値Ｖｍｉｎから最小増減幅Ｖｌｓｂを減算した値を新たな最小値Ｖｍｉｎに設定する（Ｓ２０６）。続いてＣＰＵは、Ｓ２０６にて求められた最小値Ｖｍｉｎが全て０になったか否か、つまり設定可能な最小値Ｖｍｉｎの下限に達したか否かを判定し（Ｓ２０７）、下限に達していないと判定した場合は（Ｓ２０７：Ｎ）、最大値Ｖｍａｘ、つまり上限からＳ２０６にて求めた最小値Ｖｍｉｎを減算した値が２で割り切れるか否かを判定する（Ｓ２０８）。ここで、２で割り切れないと判定した場合は（Ｓ２０８：Ｎ）、再度、最小値Ｖｍｉｎから最小増減幅Ｖｌｓｂを減算する（Ｓ２０６）。つまり、下限に達しない範囲で最小値Ｖｍｉｎの減少を繰り返し、最大値Ｖｍａｘから最小値Ｖｍｉｎを減算した値が２で割り切れる値になった場合は（Ｓ２０８：Ｙ）、次のＳ２０９へ進む。
つまり、ユーザが入力した最大値（Ｖｍａｘレジスタ値）および最小値（Ｖｍｉｎレジスタ値）に基づいて、ＤＡＣ４から出力される参照電圧の範囲を自動的に設定することができる。
次にＣＰＵは、上記Ｓ２０３〜Ｓ２０８において求めた最大値Ｖｍａｘと最小値Ｖｍｉｎとを加算した値を２で除した値、つまり最大値Ｖｍａｘおよび最小値Ｖｍｉｎの中心値Ｖｍｉｄを演算する（Ｓ２０９）。例えば、最大値Ｖｍａｘが５Ｖであり、最小値Ｖｍｉｎが０Ｖである場合は、（５Ｖ＋０Ｖ）／２＝２．５Ｖを演算する。このとき、逐次比較制御回路１０からは、中心値Ｖｍｉｄに対応する参照電圧を出力させるべくデジタル出力コードをＤＡＣ制御信号としてＤＡＣ４へ出力する。これにより、ＤＡＣ４は、入力したＤＡＣ制御信号をＤＡ変換し、中心値Ｖｍｉｄに対応する参照電圧を比較器５へ出力する。
そして、比較器５は、Ｓ／Ｈ回路３によりホールドされているアナログ入力電圧Ｖｉｎと、ＤＡＣ４から出力されている参照電圧（Ｖｍｉｄ）とを比較し、その比較結果に対応する信号を逐次比較制御回路１０へ出力する。そしてＣＰＵは、比較器５から出力された信号が、アナログ入力電圧Ｖｉｎの方が参照電圧（Ｖｍｉｄ）よりも大きいという比較結果を示すものであるか否かを判定し（Ｓ２１０）、アナログ入力電圧Ｖｉｎの方が参照電圧（Ｖｍｉｄ）よりも大きいという比較結果を示すものであると判定した場合は（Ｓ２１０：Ｙ）、参照電圧（Ｖｍｉｄ）を新たな最小値Ｖｍｉｎに設定する（Ｓ２１１）。例えば、アナログ入力電圧Ｖｉｎが３Ｖであり、参照電圧（Ｖｍｉｄ）が２．５Ｖであった場合は、アナログ入力電圧Ｖｉｎが参照電圧（Ｖｍｉｄ）よりも大きいと判定し（Ｓ２１０：Ｙ）、参照電圧（Ｖｍｉｄ）の２．５Ｖを新たな最小値Ｖｍｉｎに設定する（Ｓ２１１）。
またＣＰＵは、アナログ入力電圧Ｖｉｎは参照電圧（Ｖｍｉｄ）よりも小さいという比較結果を示すものであると判定した場合は（Ｓ２１０：Ｎ）、参照電圧（Ｖｍｉｄ）を新たな最大値Ｖｍａｘに設定する（Ｓ２１２）。例えば、アナログ入力電圧Ｖｉｎが２Ｖであり、参照電圧（Ｖｍｉｄ）が２．５Ｖであった場合は、アナログ入力電圧Ｖｉｎは参照電圧（Ｖｍｉｄ）よりも小さいと判定し（Ｓ２１０：Ｎ）、参照電圧（Ｖｍｉｄ）の２．５Ｖを新たな最大値Ｖｍａｘに設定する（Ｓ２１２）。
続いてＣＰＵは、最大値Ｖｍａｘから最小値Ｖｍｉｎを減算した値が最小増減幅Ｖｌｓｂになったか否か、つまり最大値Ｖｍａｘおよび最小値Ｖｍｉｎの中心値Ｖｍｉｄを演算できない状態になったか否かを判定する（Ｓ２１３）。例えば、変換精度（分解能）が４ビット、最大値Ｖｍａｘが５Ｖ、最小値Ｖｍｉｎが０Ｖである場合は、０．６２５Ｖ（＝５Ｖ／８）が最小増減幅Ｖｌｓｂになるため、最大値Ｖｍａｘから最小値Ｖｍｉｎを減算した値が０．６２５Ｖになったか否かを判定する（Ｓ２１３）。
ここでＣＰＵは、中心値Ｖｍｉｄを演算できない状態になっていないと判定した場合は（Ｓ２１３：Ｎ）、Ｓ２０９に戻って再度中心値Ｖｍｉｄを演算し、その中心値Ｖｍｉｄとの比較を行う（Ｓ２１０）。例えば、アナログ入力電圧Ｖｉｎが３Ｖであり、先のＳ２１１にて新たに設定された最小値Ｖｍｉｎが２．５Ｖであった場合は、ＣＰＵは中心値Ｖｍｉｄ＝（５Ｖ＋２．５Ｖ）／２＝３．７５Ｖを演算し（Ｓ２０９）、アナログ入力電圧３Ｖと中心値３．７５Ｖとを比較する（Ｓ２１０）。以上のようにＣＰＵは、アナログ入力電圧Ｖｉｎと参照電圧（Ｖｍｉｄ）との比較を行い（Ｓ２１０）、その比較結果に基づいて新たな最小値Ｖｍｉｎまたは最大値Ｖｍａｘを決定し（Ｓ２１１、Ｓ２１２）、その決定された最小値Ｖｍｉｎまたは最大値Ｖｍａｘに基づいて新たな中心値Ｖｍｉｄを演算し（Ｓ２０９）、その新たな中心値Ｖｍｉｄである参照電圧（Ｖｍｉｄ）とアナログ入力電圧Ｖｉｎとを比較するという処理を繰り返す（Ｓ２１０）。
そしてＣＰＵは、中心値Ｖｍｉｄを演算できない状態になったと判定すると（Ｓ２１３：Ｙ）、Ｓ２１３における最後の比較に用いた最大値Ｖｍａｘを求めるべき変換値ＶＳＡＲとしてＳＡＲ１５に格納する（Ｓ２１４）。
以上のように、ユーザが設定した最大値Ｖｍａｘおよび最小値Ｖｍｉｎに基づいて、比較に必要な参照電圧（Ｖｍｉｄ）の範囲が決定され、その範囲外の参照電圧（Ｖｍｉｄ）との比較を行わないようにすることができる。
特開２００６−１４０８１９号公報
しかしながら、デジタル制御電源において出力電圧をＡ／Ｄ変換する場合、参照電圧の範囲を外れた場合に正常なＡ／Ｄ変換処理ができないという問題点があった。
本発明にかかる電源制御装置は、出力電圧をＡ／Ｄ変換し、デジタル信号を出力するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器から出力されたデジタル信号と、前記出力電圧の目標値となる基準電圧値との偏差信号を生成する偏差信号生成部と、前記偏差信号生成部によって生成された偏差信号に基づいて前記出力電圧を制御する電源制御部と、電源の立ち上がり期間に前記Ａ／Ｄ変換器から出力されたデジタル信号に基づいて参照電圧の範囲を前記Ａ／Ｄ変換器に設定し、定常期間に前記偏差信号又は偏差信号に応じた信号に基づいて参照電圧の範囲を前記Ａ／Ｄ変換器に設定する変換範囲決定部とを備えた電源制御装置である。このような構成により、急峻な電源電圧の立ち上がりを実現することが可能となる。
また、本発明にかかる電源制御方法は、出力電圧をＡ／Ｄ変換することにより生成されるデジタル信号と前記出力電圧の目標値となる基準電圧値の偏差信号に基づいて出力電圧をフィードバック制御する電源制御方法であって、電源の立ち上がり期間には、前記デジタル信号に基づいて、Ａ／Ｄ変換における参照電圧の範囲を選択し、定常期間には、前記偏差信号又は偏差信号に応じた信号に基づいて、Ａ／Ｄ変換における参照電圧の範囲を選択する電源制御方法である。このような方法により、急峻な電源電圧の立ち上がりを実現することが可能となる。
本発明により、急峻な電源電圧の立ち上がりを実現する電源制御装置と電源制御方法を提供することができる。
発明の実施の形態１．
図1は、本実施の形態にかかる電源制御装置の構成図である。電源制御装置１００は、入力電源１０１、インダクタ１０３、コンデンサ１０６、Ａ／Ｄ変換器１０７、クロック生成回路１２５、偏差信号生成部１５０、電源制御部１６０及び変換範囲決定部１７０を備えている。偏差信号生成部１５０は、Ａ／Ｄ変換器１０７から出力されたＡ／Ｄ変換器出力１０８と、基準電圧１１０との偏差信号を生成するものであり、演算回路１０９及び基準電圧１１０を備えている。電源制御部１６０は、偏差信号生成部１５０によって生成された偏差信号に基づいて出力電圧１０４を制御するものであり、スイッチングトランジスタ１０２、スイッチングトランジスタドライバ１０５、電源制御回路１１２及びＰＷＭ生成回路１１４を備えている。変換範囲決定部１７０は、保持回路１１６、演算器１１７、セレクタ１１８、演算器１２０及びレンジ情報１２１を備えている。
スイッチングトランジスタ１０２には、入力電圧１０１とスイッチング回路であるスイッチングトランジスタドライバ１０５の出力信号が入力される。スイッチングトランジスタ１０２の出力信号は、インダクタ１０３に入力される。インダクタ１０３の出力信号は、コンデンサ１０６とＡ／Ｄ変換器１０７に入力される。ここでスイッチングトランジスタ１０２の出力信号は、インダクタ１０３とコンデンサ１０６によって平滑化されるが、その平滑化された後の電圧を出力電圧１０４とする。
Ａ／Ｄ変換器１０７は、出力電圧１０４と演算器１２０から入力される最大電圧値１２２と最小電圧値１２３を入力し、Ａ／Ｄ変換器出力１０８にかかるデジタル信号を演算回路１０９と保持回路１１６に出力する。保持回路１１６は、入力されたＡ／Ｄ変換器出力１０８を保持し、セレクタ１１８へ保持回路出力１２７を出力する。演算回路１０９は、Ａ／Ｄ変換器出力１０８と出力電圧１０４の目標値となる基準電圧１１０を入力し、偏差信号である差分電圧１１１を電源制御回路１１２へ出力する。電源制御回路１１２は、差分電圧１１１とレンジ情報１２１からの出力信号であるレンジ情報出力１２４を入力し、偏差信号に応じた信号であるデータ信号１１３をＰＷＭ生成回路１１４と演算器１１７に出力する。
レンジ情報出力１２４は、同時にセレクタ１１８にも入力される。ＰＷＭ生成回路１１４は、データ信号１１３を入力し、ＰＷＭ信号１１５をスイッチングトランジスタドライバ１０５へ出力する。スイッチングトランジスタドライバ１０５は、ＰＷＭ信号１１５を入力し、スイッチングトランジスタ１０２に出力する。電源制御回路１１２からの出力されたデータ信号１１３のもう一方の入力である演算器１１７は、データ信号１１３とクロック生成回路１２５からの出力される演算クロック１２６を入力し、セレクタ１１８へ演算器出力１２８を出力する。
セレクタ１１８は、保持回路１１６の出力信号と演算器１１７の出力信号を入力し、演算器１２０へセレクタ出力１１９を出力する。演算器１２０は、セレクタ１１８から出力されるセレクタ出力１１９とクロック生成回路１２５から出力される演算クロック１２６を入力し、Ａ／Ｄ変換器１０７に最大電圧値１２２と最小電圧値１２３を出力し、またレンジ情報１２１へ信号を出力する。
図２は、本実施の形態にかかる電源制御装置のＡ／Ｄ変換器における対象入力信号と変換レンジの関係を示す説明図である。説明にあたり、Ａ／Ｄ変換器１０７の入力レンジの最小値をＶｍｉn、最大値をＶｍａｘと記す。電源制御装置１００は、立ち上がり期間ＴＷ４０１において、第１のレンジＲ１、第２のレンジＲ２、第３のレンジＲ３、第４のレンジＲ４の４つのレンジを切り替えて使用する。第１レンジＲ１では、Ｖｍａｘに第１１電圧値Ｖ１１、Ｖｍｉｎに第１電圧値Ｖ１が夫々に設定されている。第２レンジＲ２では、Ｖｍａｘに第１１電圧値Ｖ１１、Ｖｍｉｎに第３電圧値Ｖ３が夫々に設定されている。第３レンジＲ３では、Ｖｍａｘに第１１電圧値Ｖ１１、Ｖｍｉｎに第５電圧値Ｖ５が夫々に設定されている。第４レンジＲ４では、Ｖｍａｘに第１１電圧値Ｖ１１、Ｖｍｉｎに第７電圧値Ｖ７が夫々に設定されている。
また定常期間ＴＷ４０２において、第４のレンジＲ４、第５のレンジＲ５、第６のレンジＲ６の３つのレンジを切り替えて使用する。第５レンジＲ５ではＶｍａｘに第１１電圧値Ｖ１１、Ｖｍｉｎに第９電圧値Ｖ９が夫々に設定されている。第６レンジＲ６ではＶｍａｘに第１１電圧値Ｖ１１、Ｖｍｉｎに第１０電圧値Ｖ１０が夫々に設定されている。
次に、図１および図２を用いて本実施の形態にかかる電源制御装置の動作説明を行う。変換範囲決定部１７０は、出力電圧１０４の立ち上がり期間ＴＷ４０１では、保持回路１１６にＡ／Ｄ変換器出力１０８を保持し、セレクタ１１８により保持回路出力１２７を選択して演算器１２０へ出力する。演算器１２０でセレクタ出力１１９から次回のＡ／Ｄ変換処理におけるＶｍｉｎを決定することで、次回のＡ／Ｄ変換処理の参照電圧の範囲を設定する。
出力電圧１０４の定常期間ＴＷ４０２では、変換範囲決定部１７０は、演算器１１７によってデータ信号１１３から次回のＡ／Ｄ変換処理における出力電圧１０４の増減幅を算出し、セレクタ１１８により、算出した結果である演算器出力１２８を選択して演算器１２０へ出力する。演算器１２０でセレクタ出力１１９から次回のＡ／Ｄ変換処理におけるＶｍｉｎを決定することで、次回のＡ／Ｄ変換処理の参照電圧の範囲を設定する。
立ち上がり期間ＴＷ４０１と定常期間ＴＷ４０２におけるセレクタ１１８の切り替えは、レンジ情報出力１２４によって切り替える。レンジ情報１２１は立ち上がり期間ＴＷ４０１において、変換レンジ設定が第４レンジＲ４に設定されることにより、立ち上がり期間ＴＷ４０１から定常期間ＴＷ４０２に移行し、レンジ情報出力１２４はセレクタ出力１１９に演算器出力１２８を出力するようにセレクタ１１８を切り替える。
Ａ／Ｄ変換器１０７は２ビットの量子化分解能を有し、かつ電圧範囲が０〜４Ｖの場合の変換処理を例に、立ち上がり期間ＴＷ４０１におけるＡ／Ｄ変換器出力１０８によりオフセットを決定する動作について説明する。説明にあたり、２進数の表記をＸＸｂ（Ｘには０又は１を示す）と記す。
初回のＡ／Ｄ変換処理では第１レンジＲ１に対して２ビットの量子化分解能で変換する。第１レンジＲ１は、Ｖｍｉｎに第１電圧値Ｖ１、Ｖｍａｘに第１１電圧値Ｖ１１が夫々に設定されており、第１電圧値Ｖ１が０Ｖ、第２電圧値Ｖ２が１Ｖ、第３電圧値Ｖ３が２Ｖ、第５電圧値Ｖ５が３Ｖ、第１１電圧値Ｖ１１が４Ｖとなる。従って、出力電圧１０４とＡ／Ｄ変換器出力１０８の関係は、第１電圧値Ｖ１〜第２電圧値Ｖ２が００ｂ、第２電圧値Ｖ２〜第３電圧値Ｖ３が０１ｂ、第３電圧値Ｖ３〜第５電圧値Ｖ５が１０ｂ、第５電圧値Ｖ５〜第１１電圧値Ｖ１１が１１ｂとなり、分解能は１Ｖである。
第１レンジＲ１に対する変換において、Ａ／Ｄ変換器出力１０８が１０ｂまたは１１ｂであった場合には、次回のＡ／Ｄ変換処理においてＶｍｉｎが第３電圧値Ｖ３、Ｖｍａｘが第１１電圧値Ｖ１１で設定される第２レンジＲ２に対して２ビットで変換する。第１レンジＲ１に対して２ビット変換を行ったとき、Ａ／Ｄ変換器出力１０８が００ｂまたは０１ｂであった場合には次回のＡ／Ｄ変換処理においてＶｍｉｎが第１電圧値Ｖ１、Ｖｍａｘが第１１電圧値Ｖ１１で設定される前回のＡ／Ｄ変換処理と同じ第１レンジＲ１に対してＡ／Ｄ変換処理を行う。
第１レンジＲ１に対して２ビットの量子化分解能で変換を行ったとき、Ａ／Ｄ変換器出力１０８が１０ｂまたは１１ｂであった場合、次のＡ／Ｄ変換処理において第２レンジＲ２に対して２ビットの量子化分解能で変換され、第３電圧値Ｖ３が２Ｖ、第４電圧値Ｖ４が２．５Ｖ、第５電圧値Ｖ５が３Ｖ、第７電圧値Ｖ７が３．５Ｖ、第１１電圧値Ｖ１１が４Ｖとなる。従って、出力電圧１０４とＡ／Ｄ変換器出力１０８の関係は、第３電圧値Ｖ３〜第４電圧値Ｖ４が００ｂ、第４電圧値Ｖ４〜第５電圧値Ｖ５が０１ｂ、第５電圧値Ｖ５〜第７電圧値Ｖ７が１０ｂ、第７電圧値Ｖ７〜第１１電圧値Ｖ１１が１１ｂとなり、分解能は０．５Ｖである。
第２レンジＲ２に対して２ビットの量子化分解能で変換を行ったとき、Ａ／Ｄ変換器出力１０８が１０ｂまたは１１ｂであった場合には、次回のＡ／Ｄ変換処理においてＶｍｉｎが第５電圧値Ｖ５、Ｖｍａｘが第１１電圧値Ｖ１１で設定される第３レンジＲ３に対して２ビットで変換する。第２レンジＲ２に対する変換において、Ａ／Ｄ変換器出力１０８が００ｂまたは０１ｂであった場合には次回のＡ／Ｄ変換処理においてＶｍｉｎが第３電圧値Ｖ３、Ｖｍａｘが第１１電圧値Ｖ１１で設定される前回のＡ／Ｄ変換処理と同じ第２レンジＲ２に対してＡ／Ｄ変換処理を行う。
第２レンジＲ２に対して２ビットの量子化分解能で変換を行ったとき、Ａ／Ｄ変換器出力１０８が１０ｂまたは１１ｂであった場合、第５電圧値Ｖ５が３Ｖ、第６電圧値Ｖ６が３．２５Ｖ、第７電圧値Ｖ７が３．５Ｖ、第９電圧値Ｖ９が３．７５Ｖ、第１１電圧値Ｖ１１が４Ｖとなる。従って、出力電圧１０４とＡ／Ｄ変換器出力１０８の関係は第５電圧値Ｖ５〜第６電圧値Ｖ６が００ｂ、第６電圧値Ｖ６〜第７電圧値Ｖ７が０１ｂ、第７電圧値Ｖ７〜第９電圧値Ｖ９が１０ｂ、第９電圧値Ｖ９〜第１１電圧値Ｖ１１が１１ｂとなり、分解能は０．２５Ｖである。
第３レンジＲ３に対して２ビットの量子化分解能で変換を行ったとき、Ａ／Ｄ変換器出力１０８が１０ｂまたは１１ｂであった場合には、次回のＡ／Ｄ変換処理においてＶｍｉｎが第７電圧値Ｖ７、Ｖｍａｘが第１１電圧値Ｖ１１で設定される第４レンジＲ４に対して２ビットの量子化分解能で変換する。第３レンジＲ３に対して２ビットの量子化分解能で変換を行ったとき、Ａ／Ｄ変換器出力１０８が００ｂまたは０１ｂであった場合には次回のＡ／Ｄ変換処理においてＶｍｉｎが第５電圧値Ｖ５、Ｖｍａｘが第１１電圧値Ｖ１１で設定される前回のＡ／Ｄ変換処理と同じ第３レンジＲ３に対してＡ／Ｄ変換処理を行う。
第３レンジＲ３に対する２ビットの量子化分解能で変換を行ったとき、Ａ／Ｄ変換器出力１０８が１０ｂまたは１１ｂであった場合、第７電圧値Ｖ７が３．５Ｖ、第８電圧値Ｖ８が３．６２５Ｖ、第９電圧値Ｖ９が３．７５Ｖ、第１０電圧値Ｖ１０が３．８７５Ｖ、第１１電圧値Ｖ１１が４Ｖとなる。従って、出力電圧１０４とＡ／Ｄ変換器出力１０８の関係は第７電圧値Ｖ７〜第８電圧値Ｖ８が００ｂ、第８電圧値Ｖ８〜第９電圧値Ｖ９が０１ｂ、第９電圧値Ｖ９〜第１０電圧値Ｖ１０が１０ｂ、第１０電圧値Ｖ１０〜第１１電圧値Ｖ１１が１１ｂとなり、分解能は０．１２５Ｖである。
図３は、本発明におけるＰＷＭデューティデータによる変換レンジ設定動作のタイミングチャートである。Ａ／Ｄ変換器１０７の変換レンジをデータ信号１１３に基づいて決定する定常期間ＴＷ４０２の動作を説明する。サンプリングタイミングＴ６０１では、Ａ／Ｄ変換器１０７が演算器１２０によりＶｍｉｎに第１０電圧値Ｖ１０が設定され、演算器１２０によりＶｍａｘに第１１電圧値Ｖ１１が設定された第６レンジＲ６の範囲で出力電圧１０４のサンプリングを行う。電源制御回路１１２はサンプリングタイミングＴ６０１でサンプリングした出力電圧１０４に対するデータ信号１１３であるデータＤ６０１を演算器１１７に出力する。
タイミングＴ６０２では、データ信号１１３は演算器１１７に入力され、演算器１１７は、データ信号１１３に基づくＰＷＭ信号１１５によって制御される出力電圧１０４のレンジを算出し、演算器出力１２８を出力する。出力電圧１０４のレンジはＰＷＭ信号１１５のデューティに基づいて変化する。セレクタ１１８はレンジ情報出力１２４によって、セレクタ出力１１９に算出した設定レンジデータＣ６０１を演算器１２０に出力する。
タイミングＴ６０３では、演算器１２０は設定レンジデータＣ６０１に基づき、Ａ／Ｄ変換器１０７に設定するＶｍａｘである最大電圧値１２２とＶｍｉｎである最小電圧値１２３を算出する。ここでＶｍａｘは第１１電圧値Ｖ１１である４Ｖに固定されているため、Ｖｍｉｎのみを演算によって算出し、最小電圧値１２３に第７電圧値Ｖ７を出力する。
次のサンプリングタイミングＴ６０４では、Ａ／Ｄ変換器１０７は演算器１２０によりＶｍｉｎに第７電圧値Ｖ７が設定され、演算器１２０によりＶｍａｘに第１１電圧値Ｖ１１が設定された第４レンジＲ４の範囲で出力電圧１０４のサンプリングを行う。電源制御回路１１２はサンプリングタイミングＴ６０４でサンプリングした出力電圧１０４に対するデータ信号１１３であるデータＤ６０２を演算器１１７に出力する。
タイミングＴ６０５では、データ信号１１３は演算器１１７に入力され、演算器１１７は、データ信号１１３に基づくＰＷＭ信号１１５によって制御される出力電圧１０４のレンジを算出し、演算器出力１２８を出力する。出力電圧１０４のレンジはＰＷＭ信号１１５のデューティに基づいて変化する。セレクタ１１８はセレクタ出力１１９に算出した設定レンジデータＣ６０２を演算器１２０に出力する。
タイミングＴ６０６では、演算器１２０は設定レンジデータＣ６０２に基づき、Ａ／Ｄ変換器１０７に設定するＶｍａｘである最大電圧値１２２とＶｍｉｎである最小電圧値１２３を算出する。ここでＶｍａｘは第１１電圧値Ｖ１１である４Ｖに固定されているため、Ｖｍｉｎのみを演算によって算出し、最小電圧値１２３に第９電圧値Ｖ９を出力する。
次のサンプリングタイミングＴ６０７では、Ａ／Ｄ変換器１０７は演算器１２０によりＶｍｉｎに第９電圧値Ｖ９が設定され、演算器１２０によりＶｍａｘに第１１電圧値Ｖ１１が設定された第５レンジＲ５の範囲で出力電圧１０４のサンプリングを行う。電源制御回路１１２はサンプリングタイミングＴ６０７でサンプリングした出力電圧１０４に対するデータ信号１１３であるデータＤ６０３を演算器１１７に出力する。
タイミングＴ６０８では、データ信号１１３は演算器１１７に入力され、演算器１１７は、データ信号１１３に基づくＰＷＭ信号１１５によって制御される出力電圧１０４のレンジを算出し、演算器出力１２８を出力する。出力電圧１０４のレンジはＰＷＭ信号１１５のデューティに基づいて変化する。セレクタ１１８はセレクタ出力１１９に算出した設定レンジデータＣ６０３を演算器１２０に出力する。
タイミングＴ６０９では、演算器１２０は設定レンジデータＣ６０３に基づき、Ａ／Ｄ変換器１０７に設定するＶｍａｘである最大電圧値１２２とＶｍｉｎである最小電圧値１２３を算出する。以降、タイミングＴ６０１からタイミングＴ６０９を繰り返す。
図４は、本発明におけるオフセット制御の動作フローチャートである。最初に立ち上がり期間ＴＷ４０１における、Ａ／Ｄ変換器出力１０８に基づくオフセットの決定動作について説明する。
まず始めに演算器１２０はレンジ情報を初期化して０に設定する。このとき、セレクタ１１８はセレクタ１１８の入力を保持回路１１６の出力に切り替える。また、電源制御回路１１２はレンジ情報出力１２４が０であることに基づき制御を開始して立ち上がり期間での動作に対応する（Ｓ１０１）。Ａ／Ｄ変換器１０７は、Ａ／Ｄ変換処理を行う（Ｓ１０２）。
Ａ／Ｄ変換器出力１０８の２ビット目が１であったらステップＳ１０４へ移行し、２ビット目が０であったらステップＳ１０２へ戻る（Ｓ１０３）。
レンジ情報１２１が０の場合はステップＳ１０５へ移行し、レンジ情報１２１が０以外の場合はステップＳ１０７へ移行する（Ｓ１０４）。
レンジ情報１２１が０の場合は１回目のオフセット値の付加であり、最小電圧値１２３に第３電圧値Ｖ３を設定し、電源制御回路１１２はレンジ情報出力１２４が０であることに基づきオフセット値として第３電圧値Ｖ３が設定されたことに対応して制御を開始する（Ｓ１０５）。
レンジ情報１２１をインクリメントしてステップＳ１０２へ移行する（Ｓ１０６）。
レンジ情報１２１が１の場合はステップＳ１０８へ移行し、レンジ情報１２１が０および１以外の場合はステップＳ１１０へ移行する（Ｓ１０７）。
レンジ情報１２１が１の場合は２回目のオフセット値の付加であり、最小電圧値１２３に第５電圧値Ｖ５を設定し、電源制御回路１１２はレンジ情報出力１２４が１であることに基づきオフセット値として第５電圧値Ｖ５が設定されたことに対応して制御を開始する（Ｓ１０８）。
レンジ情報１２１をインクリメントしてステップＳ１０２へ移行する（Ｓ１０９）。
レンジ情報１２１が２の場合はステップＳ１１１へ移行し、レンジ情報１２１が２以外の場合はステップＳ１０１へ移行する（Ｓ１１０）。
レンジ情報１２１が２の場合は３回目のオフセット値の付加であり、最小電圧値１２３に第７電圧値Ｖ７を設定し、電源制御回路１１２はレンジ情報出力１２４が２であることに基づきオフセット値として第７電圧値Ｖ７が設定されたことに対応して制御を開始する（Ｓ１１１）。
レンジ情報１２１をインクリメントしてステップＳ１１３へ移行する（Ｓ１１２）。
レンジ情報出力１２４はセレクタ１１８を演算器１１７の出力に切り替え、定常期間での動作に対応する（Ｓ１１３）。
ステップＳ１１４以降は定常期間ＴＷ４０２における、データ信号１１３に基づくオフセット決定動作について説明する。
データ信号１１３がデューティ０％〜２５％を示す場合はステップＳ１１５へ移行し、デューティ０％〜２５％以外を示す場合はステップＳ１１６へ移行する（Ｓ１１４）。
最小電圧値１２３にデューティ０％〜２５％に対応する値を設定してステップＳ１１４へ移行する（Ｓ１１５）。データ信号１１３がデューティ２６％〜５０％を示す場合はステップＳ１１７へ移行し、デューティ２６％〜５０％以外を示す場合はステップＳ１１８へ移行する（Ｓ１１６）。最小電圧値１２３にデューティ２６％〜５０％に対応する値を設定してステップＳ１１４へ移行する（Ｓ１１７）。
データ信号１１３がデューティ５１％〜７５％を示す場合はステップＳ１１９へ移行し、デューティ５１％〜７５％以外を示す場合はステップＳ１２０へ移行する（Ｓ１１８）。最小電圧値１２３にデューティ５１％〜７５％値を設定してステップＳ１１４へ移行する（Ｓ１１９）。最小電圧値１２３に７６％〜１００％に対応する値を設定してステップＳ１２１へ移行する（Ｓ１２０）。出力電圧１０４が０であった場合には処理を終了し、０以外の場合はステップＳ１１４へ移行する（Ｓ１２１）。
ステップＳ１０１〜ステップＳ１１２が立ち上がり期間ＴＷ４０１での動作に対応し、ステップＳ１１４〜ステップＳ１２１が定常期間ＴＷ４０２での動作に対応する。ステップＳ１１３が立ち上がり期間ＴＷ４０１と定常期間ＴＷ４０２との動作を切り替えるステップである。
以上、説明したように、本実施の形態１にかかる電源制御装置では、電源の立ち上がり期間では、Ａ／Ｄ変換器の出力信号、定常期間では、偏差信号又は偏差信号に応じた信号にそれぞれ基づいて、参照電圧の範囲を決定するので、急峻な電源電圧の立ち上がりを実現することができる。また、最大電圧値は変化させずに、最小電圧値を変化させるため、参照電圧の範囲を逸脱することなく、正常にＡ／Ｄ変換処理をすることができる。
また、最小電圧値の制御により、出力電圧が定常期間に近づくにつれ、参照電圧の範囲が狭くなる。そのため、少数ビットの量子化分解能を有するＡ／Ｄ変換器でも、定常期間における高分解能Ａ／Ｄ変換処理が可能となる。つまり、高分解能を維持した参照電圧範囲の設定ができる。
さらに、２ビットの量子化分解能を有するＡ／Ｄ変換器でも、定常期間において５ビットの量子化分解能を実現することができるため、低消費電力で高分解能の効果を得ることができる。
発明の実施の形態２．
図５は、本実施の形態２にかかる電源制御装置の構成図である。図５に示される電源制御装置２００は、図１に示される電源制御装置１００に対して上限電圧設定テーブル２０１が追加されており、他の構成部分は同一の番号で示し、説明を省略する。演算器１２０により出力される最大電圧値１２２を上限電圧設定テーブル２０１の入力として上限電圧値２０２と最小電圧値１２３をＡ／Ｄ変換器１０７へ出力する構成になっている。
図６は、本発明の電源制御装置のＡ／Ｄ変換器におけるＰＷＭデューティデータによる変換レンジ設定動作の一実施例のタイミングチャートである。Ａ／Ｄ変換器１０７の変換レンジをデータ信号１１３に基づいて決定する、図２における定常期間ＴＷ４０２の動作を説明する。
図６のサンプリングタイミングＴ８０１では、Ａ／Ｄ変換器１０７は演算器１２０によりＶｍｉｎに第１０電圧値Ｖ１０が設定され、演算器１２０によりＶｍａｘに第１１電圧値Ｖ１１が設定された第６レンジＲ６の範囲で出力電圧１０４のサンプリングを行う。電源制御回路１１２はサンプリングタイミングＴ８０１でサンプリングした出力電圧１０４に対するデータ信号１１３であるデータＤ８０１を演算器１１７に出力する。
タイミングＴ８０２では、データ信号１１３は演算器１１７に入力され、演算器１１７は、データ信号１１３に基づくＰＷＭ信号１１５によって制御される出力電圧１０４のレンジを算出し、演算器出力１２８を出力する。出力電圧１０４のレンジはＰＷＭ信号１１５のデューティに基づいて変化する。セレクタ１１８はレンジ情報出力１２４によって、セレクタ出力１１９に算出した設定レンジデータＣ８０１を演算器１２０に出力する。
タイミングＴ８０３では、演算器１２０は設定レンジデータＣ８０１に基づき、Ａ／Ｄ変換器１０７に設定するＶｍａｘである最大電圧値１２２とＶｍｉｎである最小電圧値１２３を算出する。ここで上限電圧設定テーブル２０１は、上限電圧値２０２に第９電圧値Ｖ９を出力し、最小電圧値１２３に第８電圧値Ｖ８を出力する。
次のサンプリングタイミングＴ８０４では、Ａ／Ｄ変換器１０７は演算器１２０によりＶｍｉｎに第８電圧値Ｖ８が設定され、上限電圧設定テーブル２０１によりＶｍａｘに第９電圧値Ｖ９が設定された第７レンジＲ７の範囲で出力電圧１０４のサンプリングを行う。電源制御回路１１２はサンプリングタイミングＴ８０４でサンプリングした出力電圧１０４に対するデータ信号１１３であるデータＤ８０２を演算器１１７に出力する。
タイミングＴ８０５では、データ信号１１３は演算器１１７に入力され、演算器１１７は、データ信号１１３に基づくＰＷＭ信号１１５によって制御される出力電圧１０４のレンジを算出し、演算器出力１２８を出力する。出力電圧１０４のレンジはＰＷＭ信号１１５のデューティに基づいて変化する。セレクタ１１８はレンジ情報出力１２４によって、セレクタ出力１１９に算出した設定レンジデータＣ８０２を演算器１２０に出力する。
タイミングＴ８０６では、演算器１２０は設定レンジデータＣ８０２に基づき、Ａ／Ｄ変換器１０７に設定するＶｍａｘである最大電圧値１２２とＶｍｉｎである最小電圧値１２３を算出する。ここで上限電圧設定テーブル２０１は、上限電圧値２０２に第１０電圧値Ｖ１０を出力し、最小電圧値１２３に第９電圧値Ｖ９を出力する。
次のサンプリングタイミングＴ８０７では、Ａ／Ｄ変換器１０７は演算器１２０によりＶｍｉｎに第９電圧値Ｖ９が設定され、上限電圧設定テーブル２０１によりＶｍａｘに第１０電圧値Ｖ１０が設定された第８レンジＲ８の範囲で出力電圧１０４のサンプリングを行う。電源制御回路１１２はサンプリングタイミングＴ８０７でサンプリングした出力電圧１０４に対するデータ信号１１３であるデータＤ８０３を演算器１１７に出力する。
タイミングＴ８０８では、データ信号１１３は演算器１１７に入力され、演算器１１７は、データ信号１１３に基づくＰＷＭ信号１１５によって制御される出力電圧１０４のレンジを算出し、演算器出力１２８を出力する。セレクタ１１８はレンジ情報出力１２４によって、セレクタ出力１１９に算出した設定レンジデータＣ８０３を演算器１２０に出力する。
タイミングＴ８０９では、演算器１２０は設定レンジデータＣ８０３に基づき、Ａ／Ｄ変換器１０７に設定するＶｍａｘである最大電圧値１２２とＶｍｉｎである最小電圧値１２３を算出する。
以降、サンプリングタイミングＴ８０１からタイミングＴ８０９までの動作を繰り返す。
以上、説明したように、本実施の形態２にかかる電源制御装置では、定常期間において、最大電圧値と最小電圧値を制御することで、不要な参照電圧の範囲の変換処理を行わないため、Ａ／Ｄ変換処理速度を速くすることができる。
尚、上述した発明の実施の形態１，２では、演算器１２０は、電源制御回路１１２の出力信号であるデータ信号を入力したが、これに限らず、偏差信号である差分電圧１１１を入力するようにしてもよい。
本発明の電源制御装置の構成図である。 本発明の電源制御装置のＡ／Ｄ変換器における対象入力信号と変換レンジの関係を示す関係図である。 本発明の電源制御装置のＡ／Ｄ変換器におけるＰＷＭデューティデータによる変換レンジ設定動作のタイミングチャートである。 本発明の電源制御装置のＡ／Ｄ変換器におけるオフセット制御の動作を示すフローチャートである。 発明の実施の形態２にかかる電源制御装置の構成図である。 発明の実施の形態２にかかる電源制御装置のＡ／Ｄ変換器におけるＰＷＭデューティデータによる変換レンジ設定動作のタイミングチャートである。 背景技術によるＡ／Ｄ変換器の構成図である。 背景技術によるＡ／Ｄ変換器の逐次比較動作のフローチャートである。 背景技術によるＡ／Ｄ変換器のＤＡＣから出力される参照電圧の範囲を設定するための流れを示すフローチャートである。
符号の説明
１００ 電源制御装置
１０１ 入力電圧
１０２ スイッチングトランジスタ
１０３ インダクタ
１０５ スイッチングトランジスタドライバ
１０６ コンデンサ
１０７ Ａ／Ｄ変換器
１０９ 演算回路
１１０ 基準電圧
１１２ 電源制御回路
１１４ ＰＷＭ生成回路
１１６ 保持回路
１１７ 演算器
１１８ セレクタ
１２０ 演算器
１２１ レンジ情報
１２５ クロック生成回路
１５０ 偏差信号生成部
１６０ 電源制御部
１７０ 変換範囲決定部
２００ 電源制御装置
２０１ 上限電圧設定テーブル

Claims (8)

  1. 出力電圧をＡ／Ｄ変換し、デジタル信号を出力するＡ／Ｄ変換器と、
    前記Ａ／Ｄ変換器から出力されたデジタル信号と、前記出力電圧の目標値となる基準電圧値との偏差信号を生成する偏差信号生成部と、
    前記偏差信号生成部によって生成された偏差信号に基づいて前記出力電圧を制御する電源制御部と、
    電源の立ち上がり期間に前記Ａ／Ｄ変換器から出力されたデジタル信号である第１の信号に基づいて参照電圧の範囲を前記Ａ／Ｄ変換器に設定し、定常期間に前記偏差信号又は偏差信号に応じた信号である第２の信号に基づいて参照電圧の範囲を前記Ａ／Ｄ変換器に設定する変換範囲決定部とを備えた電源制御装置。
  2. 前記変換範囲決定部は、前記第１の信号又は前記第２の信号のいずれかに基づいて、参照電圧の範囲を決定するとともに、
    前記電源の立ち上がり期間か定常期間かを決定する演算器と、
    前記演算器によって決定された期間に応じて、前記第１の信号又は第２の信号のいずれかを前記演算器に入力するセレクタを有することを特徴とする請求項１記載の電源制御装置。
  3. 前記変換範囲決定部は、参照電圧の最小電圧値を変化させることにより、参照電圧の範囲を設定することを特徴とする請求項１又は２記載の電源制御装置。
  4. 前記変換範囲決定部は、参照電圧の最小電圧値及び最大電圧値を変化させることにより参照電圧の範囲を設定することを特徴とする請求項１又は２記載の電源制御装置。
  5. 前記電源制御部は、
    前記演算器によって決定された期間に基づいて前記偏差信号を制御し、データ信号を出力する電源制御回路と、
    前記データ信号に基づいてＰＷＭ信号を生成するＰＷＭ生成回路と、
    前記ＰＷＭ生成回路により生成されたＰＷＭ信号に基づいてスイッチング動作を制御するドライバと、
    入力電圧と前記出力電圧間に設けられ、前記ドライバの制御に応じてスイッチング動作を行うスイッチング回路を有することを特徴とする請求項1記載の電源制御装置。
  6. 出力電圧をＡ／Ｄ変換することにより生成されるデジタル信号と前記出力電圧の目標値となる基準電圧値の偏差信号に基づいて出力電圧をフィードバック制御する電源制御方法であって、
    電源の立ち上がり期間には、前記デジタル信号に基づいて、Ａ／Ｄ変換における参照電圧の範囲を選択し、
    定常期間には、前記偏差信号又は偏差信号に応じた信号に基づいて、Ａ／Ｄ変換における参照電圧の範囲を選択する電源制御方法。
  7. 参照電圧の最小電圧値を変化させることにより、参照電圧の範囲を設定することを特徴とする請求項６記載の電源制御方法。
  8. 参照電圧の最小電圧値及び最大電圧値を変化させることにより参照電圧の範囲を設定することを特徴とする請求項６記載の電源制御方法。
JP2008221496A 2008-08-29 2008-08-29 電源制御装置と電源制御方法 Active JP5086940B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008221496A JP5086940B2 (ja) 2008-08-29 2008-08-29 電源制御装置と電源制御方法
US12/461,655 US8310220B2 (en) 2008-08-29 2009-08-19 Power supply controller having analog to digital converter
US13/433,184 US8564268B2 (en) 2008-08-29 2012-03-28 Power supply controller having analog to digital converter
US13/609,093 US8581566B2 (en) 2008-08-29 2012-09-10 Power supply controller having analog to digital converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008221496A JP5086940B2 (ja) 2008-08-29 2008-08-29 電源制御装置と電源制御方法

Publications (2)

Publication Number Publication Date
JP2010057031A JP2010057031A (ja) 2010-03-11
JP5086940B2 true JP5086940B2 (ja) 2012-11-28

Family

ID=41724352

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008221496A Active JP5086940B2 (ja) 2008-08-29 2008-08-29 電源制御装置と電源制御方法

Country Status (2)

Country Link
US (3) US8310220B2 (ja)
JP (1) JP5086940B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5979955B2 (ja) * 2012-04-20 2016-08-31 ルネサスエレクトロニクス株式会社 半導体集積回路装置、電源装置及び電源装置の制御方法
JP5529214B2 (ja) * 2012-06-28 2014-06-25 株式会社アドバンテスト 試験装置用の電源装置およびそれを用いた試験装置
JP5598507B2 (ja) * 2012-08-21 2014-10-01 Ｔｄｋ株式会社 電源装置
EP2775601B1 (en) * 2013-03-04 2020-02-12 Dialog Semiconductor GmbH Adaptation of operating mode ranges of switching regulators by means of programmable voltage thresholds
JP6318483B2 (ja) * 2013-06-28 2018-05-09 株式会社デンソー 電子装置の製造方法および限界値設定装置
IT201700107734A1 (it) * 2017-09-26 2019-03-26 St Microelectronics Srl Circuito di controllo e corrispondente dispositivo convertitore
US10756746B2 (en) * 2018-12-20 2020-08-25 Samsung Electronics Co., Ltd. Analog digital converter, integrated circuit, and sensor system

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01233917A (ja) * 1988-03-15 1989-09-19 Mitsubishi Electric Corp Ａ／ｄ変換装置
JPH043621A (ja) * 1990-04-20 1992-01-08 Yokogawa Electric Corp Ａ／ｄ変換器
JPH0750583A (ja) * 1993-08-05 1995-02-21 Hitachi Ltd Ａ／ｄ変換器
JP2001352245A (ja) * 2000-06-08 2001-12-21 Hitachi Kokusai Electric Inc 受信機
US6933709B2 (en) * 2003-02-10 2005-08-23 Power-One Limited Digital control system and method for switched mode power supply
JP3983695B2 (ja) * 2003-03-10 2007-09-26 三菱電機株式会社 コンバータ装置
US7038438B2 (en) * 2004-01-29 2006-05-02 Enpirion, Inc. Controller for a power converter and a method of controlling a switch thereof
JP4529650B2 (ja) * 2004-11-12 2010-08-25 株式会社デンソー 逐次比較型ａｄ変換器
US7355371B2 (en) * 2006-05-31 2008-04-08 Ali Corporation Voltage regulator and method thereof
JP4765824B2 (ja) * 2006-08-08 2011-09-07 株式会社デンソーウェーブ Ａ／ｄ変換装置及びプログラマブルコントローラシステム
US8130522B2 (en) * 2007-06-15 2012-03-06 The Regents Of The University Of Colorado, A Body Corporate Digital power factor correction
JP5175642B2 (ja) * 2008-07-04 2013-04-03 ルネサスエレクトロニクス株式会社 電源制御装置
US7760124B2 (en) * 2008-12-02 2010-07-20 Infineon Technologies Ag System and method for A/D conversion
JP5523733B2 (ja) * 2009-04-21 2014-06-18 ルネサスエレクトロニクス株式会社 電源制御装置および電源制御方法
US8080986B2 (en) * 2009-08-26 2011-12-20 National Taipei University Technology Driving control device and method for power converting system
US8947062B2 (en) * 2010-08-20 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Power supply circuit

Also Published As

Publication number Publication date
US8564268B2 (en) 2013-10-22
US20130002222A1 (en) 2013-01-03
JP2010057031A (ja) 2010-03-11
US8581566B2 (en) 2013-11-12
US20100052639A1 (en) 2010-03-04
US20120182002A1 (en) 2012-07-19
US8310220B2 (en) 2012-11-13

Similar Documents

Publication Publication Date Title
JP5086940B2 (ja) 電源制御装置と電源制御方法
JP5175642B2 (ja) 電源制御装置
US20120188461A1 (en) Data look ahead to reduce power consumption
CN104777869B (zh) 一种动态调整参考电压的快速响应的低压差线性稳压器
US20140354458A1 (en) Sar analog-to-digital conversion method and sar analog-to-digital conversion circuit
US9312877B2 (en) Systems and methods for capacitive digital to analog converters
US7928885B2 (en) A/D converter
JP2005269400A (ja) 比較装置及び方法、その比較方法を利用可能なアナログデジタル変換装置、及びその比較方法に利用可能な判定装置
KR102094469B1 (ko) 디지털-아날로그 변환 장치 및 방법
US20120062204A1 (en) Digital Voltage Converter Using A Tracking ADC
KR101895415B1 (ko) 아날로그-디지털 변환 회로와 이를 포함하는 적산 회로
CN102684495B (zh) 一种数字电源控制电路、控制方法以及应用其的数字电源
JP4554688B2 (ja) Ａ／ｄ変換器
JP7499742B2 (ja) 電源回路及び電圧検出回路
CN112564710B (zh) 模数转换方法、装置、电路及计算机可读存储介质
US7355371B2 (en) Voltage regulator and method thereof
CN114826269A (zh) 模数转换电路及其操作方法
CN110022110B (zh) 音圈马达阻尼控制电路
JP4529650B2 (ja) 逐次比較型ａｄ変換器
JP4760737B2 (ja) アナログ除算方法及びアナログ除算装置
JP2006211262A (ja) Ａ／ｄ変換器
KR20140008713A (ko) 혼합형 아날로그 디지털 변환 장치 및 그것의 동작 방법
CN217770052U (zh) 两步式单斜坡模数转换器、读出电路及图像***
US8653997B2 (en) Modulator
KR101796858B1 (ko) 디지털 아날로그 변환 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120907

R150 Certificate of patent or registration of utility model

Ref document number: 5086940

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350