JP5086343B2 - 逆離散コサイン変換計算における誤差低減 - Google Patents
逆離散コサイン変換計算における誤差低減 Download PDFInfo
- Publication number
- JP5086343B2 JP5086343B2 JP2009518495A JP2009518495A JP5086343B2 JP 5086343 B2 JP5086343 B2 JP 5086343B2 JP 2009518495 A JP2009518495 A JP 2009518495A JP 2009518495 A JP2009518495 A JP 2009518495A JP 5086343 B2 JP5086343 B2 JP 5086343B2
- Authority
- JP
- Japan
- Prior art keywords
- coefficients
- matrix
- coefficient
- module
- equal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/625—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding using discrete cosine transform [DCT]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
- G06F17/147—Discrete orthonormal transforms, e.g. discrete cosine transform, discrete sine transform, and variations therefrom, e.g. modified discrete cosine transform, integer transforms approximating the discrete cosine transform
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
- H04N19/45—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder performing compensation of the inverse transform mismatch, e.g. Inverse Discrete Cosine Transform [IDCT] mismatch
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Mathematical Physics (AREA)
- Discrete Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Data Mining & Analysis (AREA)
- Software Systems (AREA)
- Databases & Information Systems (AREA)
- General Engineering & Computer Science (AREA)
- Algebra (AREA)
- Complex Calculations (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
Description
これはquantiser_scaleとのただ1回の乗算を含む。第2には、逆量子化モジュール46は、MPEG1/2形式の逆量子化を実行するためにこれらの量子化行列を用いるかもしれない。MPEG1/2形式の逆量子化において、逆量子化モジュール46は追加の重みづけ行列W[w][v][u]を用いる。ここでwはどの重みづけ行列が用いられようとしているかを示す。
(1)式において、(1<<(P+2))の項が中点バイアスを与えるために加えられている。Pは逆ベクトル変換モジュール146により実行される変換で用いられる固定小数点仮数ビットの数(すなわち小数点の右側のビット)を表す定数である。右シフトモジュール148がすべての係数を(P+3)だけ右シフトするかもしれないため、数2がPに加えられている。ここで数「3」は逆離散コサイン変換を実行することにより加えられる精度のビットからきている。この点を詳述すると、数xが1を(P+2)だけ左シフトして生成される場合、および数zがxを(P+3)だけ右シフトして生成される場合、z=1/2である。(別の表現では、2P+2/2P+3=20/21=1/2)。このように、DC係数に(1 << (P + 2))を加えることはDC係数に(1 << (P + 3)) / 2を加えることと等価である。
(2)式において、PはDC係数の仮数ビット数を示す。(1 << (P + 2))の項は中点バイアスを加える。dither(-1 | 0)の項は、IDCTモジュール34が擬似ランダムベースで−1または0を選択することを示す。
#define IB2 2
#define IB5 16
#define IB18 131072
#define MASK (IB1+IB2+IB5)
static unsigned long iseed = 0xAAAAAAAA;
int ditherBit( ) {
if (iseed & IB18) {
iseed = ((iseed ^ MASK)<< 1) | IB1;
return 1;
} else {
iseed <<= 1;
return 0;
}
}
多くのビデオ符号化標準はピクチャ群(「GOP」)として知られているものを用いる。GOPはi-フレーム並びにGOP内のそのi-フレームおよび/または他の予測もしくは双予測フレームを参照する1組の予測フレームおよび/または双予測フレームを含む。例えば、1つのメディアファイルは1組の係数行列を用いて符号化されるi-フレームを含むかもしれない。ビデオシーケンスを作成するために、復号モジュール12はこのi-フレームに基づいて予測フレームを作成するかもしれない。i-フレームの復号に起因する誤差は、i-フレームに基づく予測フレームに反映される。さらに、予測フレームの復号に起因する誤差は、次の予測フレームに組み入れられる。フレームの復号に起因する誤差が0に関して対称でない、またはより大きい正もしくは負の大きさを有する方向に向かう場合、これらの誤差は連続する予測フレーム内の画素成分値の値を急速に減少または増加させるかもしれない。例えば、誤差がより大きい正の誤差を有する方向に向かう場合、これらの誤差は連続する予測フレームで累算され、その結果画素成分値は正しい画素成分値より大きくなるかもしれない。結果として、GOP内の連続する予測フレーム中の画素は不適切に色または輝度を変えるかもしれない。これはドリフト誤差として知られている。非常に厳しいドリフト誤差を避けるために、限られた数のフレームしかi-フレームから生成できない。限られた数の仮数ビット(例えば、3仮数ビット)を有する固定小数点数を用いて変換を実行する場合の誤差の大きさは、丸めに起因して、より高い精度を有する数を用いて変換を実行する場合よりもより大きいかもしれない。従って、限られた数の仮数ビットを有する固定小数点数を用いて変換を実行する場合、ドリフト誤差は特に問題となるかもしれない。
ここでv=0..7、u=0..7、S[v][u]は縮尺因数行列内のエントリーであり、Fは縮尺された係数行列であり、F′は変換された係数行列であり、Pは変換された係数行列内の係数における仮数ビットの数を表し、Qは変換を適用することにより変換された係数行列内の係数に加えられたビット数を表す。
ここでv=0..7、u=0..7、S[v][u]は縮尺因数行列内のエントリーであり、Fは縮尺された係数行列であり、F′は変換された係数行列である。
v = x * S - y * C
バタフライ構造演算264は変換260で用いられる1つのバタフライ構造演算を示す。バタフライ構造演算は、第1の入力値から第2の入力値へ、および第2の入力値から第1の入力値への値が交差していることから、バタフライ構造演算が2つの羽を有しているように見えるという事実に由来してこの名前を有している。
u = x * C + y * S、
v = x* S - y * C
の形式の計算は、
u′ = x * (C′ / 2j) + y * (S′ / 2k)、
v′ = x * (S′ / 2k) - y*(C′ / 2j)
の形式の計算で置き換えられるかもしれない。これらの計算をさらに簡単にするために、2jおよび2kによる除算はjおよびk桁のビットの右シフト操作で置き換えられるかもしれない。これは「>>」記号を用いて
u″ = ((x * C′) >> j) + ((y * S′) >> k)、
v″ = ((x * S′) >> k) - ((y * C′) >> j)
と表される。.
しかし、上でバイアス値をDC係数に加算することに関して検討したように、除算演算をビットの右シフトで置き換えることはu′とu″およびv′とv″間の差につながるかもしれない。これらの計算の項に中点バイアス値を加算することはu′とu″間の差およびv′とv″間の差を減少させるかもしれない。中点バイアス値が加えられると、計算は以下の形を取るかもしれない。
v′″ = ((x * S′ + (1 << (k - 1))) >> k) - ((y * C′ + (1 << (j - 1))) >> j)
中点バイアス値の加算の結果、uとu′″の差およびvとv′″の差よりも小さいuとu″の差およびvとv″の差が得られるかもしれないが、中点バイアス値の加算はバタフライ構造演算に計算量を付加するかもしれない。さらに、16ビットレジスタでの固定小数点演算を用いた場合、中点バイアス値の加算はu′″およびv′″の計算を非実用的にするかもしれない。中点バイアス値の加算がu′″およびv′″の計算を非実用的にするかもしれないのは、中点バイアス値の加算が右シフトの前に起こり、その結果レジスタのオーバフローにつながるかもしれないからである。
(x * C′ + m) / 2j - ((y * S′ + m) / 2k =
(x * C′) / 2j + (m / 2j) - (y * S′) / 2k - (m / 2k) =
(x * C′) / 2j - (y * S′) / 2k ≒
v″ = ((x * C′) >> j) - ((y * S′) >> k)
ここで、mは中点バイアス値を表す。この例が示すように、(m/2k)を(m/2j)から減算することは、jがkに等しいときには中点バイアス値mを相殺する。vとv″間の平均的差はほぼ0である故、逆ベクトル変換モジュール146は、v′″の代わりにv″を計算することにより生成される値に正または負のバイアスを系統的に発生させない。また、v″とv′″はほぼ等しい故、逆ベクトル変換モジュール146はv′″の代わりにv″を用いるかもしれない。
((x * C′ + m) / 2j) + ((y * S′ + m) / 2k) =
((x * C′) / 2j) + (m / 2j) + ((y * S′) / 2k) + (m / 2k) =
((x * C′) / 2j) + ((y * S′) / 2k) + (m / 2j) + (m / 2k) ≠
u″ = ((x * C′) >> j) + ((y * S′) >> k)
u″がu′″とほぼ等しくならない故、u″はu′″の代わりに用いられないかもしれない。u′″の代わりにu″を用いようとするとuとの顕著な違いを生じるかもしれない。
u″″ は、u″″においてS′の負のバージョンが用いられ ((y * -S') >> k)が減算されていること以外、u″に等しい。u″″はu′″のように中点バイアス値を加えない。しかしu′″とは異なり、u″″とu間の差は0を中心とする。u″″とu間の差が0を中心とする故、丸め誤差は後続のバタフライ構造演算の適用を通じて拡大されない。このため、逆ベクトル変換モジュール146はバタフライ構造演算においてuを計算するためにu″″を用いるかもしれない。このため、jがkに等しい場合、変換260を適用するために逆ベクトル変換モジュール146で用いられるバタフライ構造演算は、以下の形式を有するかもしれない。
v′″ = ((x * S′) >> k) - ((y * C′) >> j)
したがって、この形式のバタフライ構造演算で生成される結果と無限精度の演算を用いて同等なバタフライ構造演算で生成されるであろう結果の間の差は、約0を中心とし、1以下の正または負の大きさを有する。
((x * C′) / 2k) + ((y * S′) / 2k) =
((x * C′) + (y * S′)) / 2k ≒
u* = ((x * C′) + (y * S′) + (1 << (k - 1))) >> k;
v′ = x * (S′ / 2k) − y * (C′ / 2j) =
((x * S′) / 2k) - ((y * C′) / 2k) =
((x * S′) / 2k) + ((-1)(y * C′) / 2k) =
((x * S′) / 2k) + ((y * -C′) / 2k) =
((x * S′) + (y * -C′)) / 2k ≒
v* = ((x * S′) + (y * -C′) + (1 << (k - 1))) >> k
右シフトをバタフライ構造演算の終了前までやらないでおくことはバタフライ構造演算を実行するために必要なシフト操作の総数を減少させ、精度を向上させるかもしれない。さらに、ほとんどの最近の16ビット単一命令複数データ(「SIMD」)プロセッサおよびディジタル信号プロセッサで利用可能な4ウェイ積和演算命令がu*およびv*を効率的に計算するために用いられるかもしれない。
x3 = x + (x2 << 6);
x4 = x3 - x2;
r = x3 + (x4 << 2)
この例において、x2、x3、およびx4は中間的値である。これを例示するために、x=1の例を考察する。
449 = 1 + (7 << 6);
442 = 449 - 7;
2217 = 449 + (442 << 2);
2217 = (1 * 2217) = (x * 2217,ここでx = 1)
この例において、1*2217=2217であり、x=1の時この連続操作により作成される値は2217である。
以下に本件出願当初の特許請求の範囲に記載された発明を付記する。
[C1]
ソース係数の行列の1つの係数に1つ以上のバイアス値を加算することにより、バイアスされた係数の行列を生成することと、
前記バイアスされた係数の行列内の係数に固定小数点演算を用いて1次元変換を繰り返し適用することにより、変換された係数の行列を生成することと、
前記変換された係数の行列内の係数を右シフトすることにより出力係数の行列を生成することであって、
前記出力係数の行列内の係数が、理想的な逆離散コサイン変換を用いてソース係数の行列を変換することにより作成される値の近似値である、出力係数の行列を生成することと、
メディアプレゼンテーションユニットに出力値の行列に基づき可聴または可視信号を出力させることとを含む方法であって、
係数へのバイアス値の加算が、正の誤差および負の誤差を平均して大きさが等しく、かつ平均して0に関して対称であるようにさせ、
これらの誤差が、変換された係数の行列内の係数の限られた精度の固定小数点表現を第1の大きさだけ右シフトした結果と、変換された係数の行列内の係数を精度を考慮せず2を底とし第1の大きさを指数とするべき乗で除算した結果との差を表す、方法。
[C2]
出力係数の行列内の係数が、画素成分値であり、
方法が、前記画素成分値を含む画素のブロックを構築することをさらに含む、C1に記載の方法。
[C3]
メディアプレゼンテーションユニットに出力値の行列に基づき可聴または可視信号を出力させることが、メディアプレゼンテーションユニットに画素のブロックを表示させることを含む、C2に記載の方法。
[C4]
方法が、
画素のブロックを他の画素のブロックと結合することにより第1のビデオフレームを生成することと、
第1のビデオフレームを基準ビデオフレームとして用いる1つ以上の後続ビデオフレームを生成するために時間復号を用いることとをさらに含むC2に記載の方法。
[C5]
係数が、ソース係数の行列のDC係数である、C1に記載の方法。
[C6]
方法が、係数に中点バイアス値を加算することをさらに含み、
前記中点バイアス値が、2 P-1 に等しく、前記Pが変換に用いられる固定小数点数における仮数ビット数と、変換を適用することにより変換された係数の行列内の係数に加えられたビット数との和に等しい、C1に記載の方法。
[C7]
第1の大きさが2 P に等しく、前記Pが変換に用いられる固定小数点数における仮数ビット数と、変換を適用することにより変換された係数の行列内の係数に加えられたビット数との和に等しい、C1に記載の方法。
[C8]
バイアスされた係数の行列を生成することが、係数に補足バイアス値を加算することを含み、
前記補足バイアス値が、係数が負の場合は−1に等しく、係数が負でない場合は0に等しい、C1に記載の方法。
[C9]
方法が、擬似ランダムベースで−1または0のいずれかに等しい値を選択することをさらに含み、
バイアスされた係数の行列を生成することが、係数に前記選択された値を加算することを含む、C1に記載の方法。
[C10]
方法が、
量子化された係数の行列を逆量子化することにより、逆量子化された係数の行列を生成することと、
逆量子化された係数の行列内の係数を、変換された係数の行列を生成する間に用いられる固定小数点数の仮数ビット数だけ左シフトすることによりソース係数の行列を生成することとをさらに含むC1に記載の方法。
[C11]
仮数ビットの数が3であり、
ソース係数の行列を与えると、出力係数の行列が、米国電気電子技術者学会(IEEE)1180標準の精度要求を満たす、C10に記載の方法。
[C12]
変換された係数の行列を生成することが、バイアスされた係数の行列に乗算または除算操作を行うことなく変換を繰り返し適用するために固定小数点演算を用いることを含む、C1に記載の方法。
[C13]
変換された係数の行列を生成する間に用いられる固定小数点数が、16ビットの固定小数点数である、C1に記載の方法。
[C14]
変換された係数の行列を生成することが、
固定小数点演算を用いてバイアスされた係数の行列の各行ベクトルに一連のバタフライ構造演算を適用することにより、中間係数の行列を生成することと、
固定小数点演算を用いて前記中間係数の行列の各列ベクトルに前記一連のバタフライ構造演算を適用することにより、変換された係数の行列を生成することとを含む、C1に記載の方法。
[C15]
バタフライ構造演算のいずれかを実行することが、形式
u = ((x * C′) + (y * S′) + (1 << (k - 1))) >> k
v = ((x * S′) + (y * -C′) + (1 << (k - 1))) >> k
のバタフライ構造演算を実行することを含み、
u、v、x、およびyが固定小数点数であり、
xおよびyが入力値並びにuおよびvが出力値であり、
C、S、およびkが整数である、
C14に記載の方法。
[C16]
バタフライ構造演算の1つにより生成された結果と、無限の精度の演算を用いる等価なバタフライ構造演算により生成される結果と間の差が、約0を中心とし、1以下の正または負の大きさを有する、C14に記載の方法。
[C17]
バタフライ構造演算のいずれかを実行することが、形式
u = ((x * C) >> k) - ( (y * -S) >> k)
v = ((x * S) >> k) - ( (y * C) >> k)
のバタフライ構造演算を実行することを含み、
u、v、x、およびyが固定小数点数であり、
xおよびyが入力値並びにuおよびvが出力値であり、
C、S、およびkが整数である、
C16に記載の方法。
[C18]
ソース係数の行列の1つの係数に1つ以上のバイアス値を加算することにより、バイアスされた係数の行列を生成する係数バイアスモジュールと、
固定小数点演算を用いて前記バイアスされた係数の行列内の係数に1次元変換を繰り返
し適用することにより、変換された係数の行列を生成する逆変換モジュールと、
前記変換された係数の行列内の係数を右シフトすることにより出力係数の行列を生成する右シフトモジュールであって、
前記出力係数の行列内の係数が、理想的な逆離散コサイン変換を用いてソース係数の行列を変換することにより作成される値の近似値である、右シフトモジュールと、
メディアプレゼンテーションユニットに出力値の行列に基づき可聴または可視信号を出力させるプレゼンテーションドライバ、とを含む無線通信デバイスであって、
係数へのバイアス値の加算が、正の誤差および負の誤差を平均して大きさが等しく、かつ平均して0に関して対称であるようにさせ、
これらの誤差が、変換された係数の行列内の係数の限られた精度の固定小数点表現を第
1の大きさだけ右シフトした結果と、変換された係数の行列内の係数を精度を考慮せず2を底とし第1の大きさを指数とするべき乗で除算した結果との差を表す、無線通信デバイス。
[C19]
ソース係数の行列の1つの係数に1つ以上のバイアス値を加算することにより、バイアスされた係数の行列を生成する係数バイアスモジュールと、
固定小数点演算を用いて前記バイアスされた係数の行列内の係数に1次元変換を繰り返し適用することにより、変換された係数の行列を生成する逆変換モジュールと、
前記変換された係数の行列内の係数を右シフトすることにより出力係数の行列を生成する右シフトモジュールであって、
前記出力係数の行列内の係数が、理想的な逆離散コサイン変換を用いてソース係数の行列を変換することにより作成される値の近似値である、右シフトモジュールと、
メディアプレゼンテーションユニットに出力値の行列に基づき可聴または可視信号を出力させるプレゼンテーションドライバ、とを含むデバイスであって、
係数へのバイアス値の加算が、正の誤差および負の誤差を平均して大きさが等しく、かつ平均して0に関して対称であるようにさせ、
これらの誤差が、変換された係数の行列内の係数の限られた精度の固定小数点表現を第1の大きさだけ右シフトした結果と、変換された係数の行列内の係数を精度を考慮せず2を底とし第1の大きさを指数とするべき乗で除算した結果との差を表す、デバイス。
[C20]
出力係数の行列内の係数が、画素成分値であり、
デバイスが、前記画素成分値を含む画素のブロックを構築する画素再構築モジュールをさらに含む、C19に記載のデバイス。
[C21]
プレゼンテーションドライバが、メディアプレゼンテーションユニットに画素のブロックを表示させる、C20に記載のデバイス。
[C22]
デバイスが、
画素のブロックを他の画素のブロックと結合することにより第1のビデオフレームを生成するブロック結合器モジュールと、
第1のビデオフレームを基準ビデオフレームとして用いる1つ以上の後続ビデオフレームを生成する予測フレーム生成モジュール、とをさらに含むC20に記載のデバイス。
[C23]
係数がソース係数の行列のDC係数である、C19に記載のデバイス。
[C24]
係数バイアスモジュールが、係数に中点バイアス値を加算することによりバイアスされた係数の行列を生成し、
前記中点バイアス値が、2 P−1 に等しく、前記Pが変換に用いられる固定小数点数における仮数ビット数と、変換を適用することにより変換された係数の行列内の係数に加えられたビット数との和に等しい、請求上19に記載のデバイス。
[C25]
第1の大きさが2 P に等しく、前記Pが変換に用いられる固定小数点数における仮数ビット数と、変換を適用することにより変換された係数の行列内の係数に加えられたビット数との和に等しい、C19に記載のデバイス。
[C26]
係数バイアスモジュールが、係数が負の場合は−1に等しく、係数が負でない場合は0に等しい補足バイアス値を加算することにより、バイアスされた係数の行列を生成する、C19に記載のデバイス。
[C27]
係数バイアスモジュールが、擬似ランダムベースで−1または0のいずれかに等しい値を選択し、係数に前記選択された値を補足バイアス値として加算することにより、バイアスされた係数の行列を生成する、C19に記載のデバイス。
[C28]
デバイスが、
逆量子化された係数の行列を逆量子化することにより、逆量子化された係数の行列を生成する逆量子化モジュールと、
逆量子化された係数の行列内の係数を、変換された係数の行列を生成する間に用いられる固定小数点数の仮数ビット数だけ左シフトすることによりソース係数の行列を生成する縮尺モジュールとをさらに含む、C19に記載のデバイス。
[C29]
仮数ビットの数が3であり、
ソース係数の行列を与えると、出力係数の行列が、米国電気電子技術者学会(IEEE)1180標準の精度要求を満たす、C28に記載のデバイス。
[C30]
逆変換モジュールが、バイアスされた係数の行列内の係数に1次元変換を繰り返し適用するために固定小数点演算を用いる場合、16ビットの固定小数点数を用いる、C19に記載のデバイス。
[C31]
逆変換モジュールが、固定小数点演算を用いて縮尺された係数の行列の各行ベクトルに一連のバタフライ構造演算を適用して中間係数の行列を作成し、固定小数点演算を用いて前記中間係数の行列の各列ベクトルに前記一連のバタフライ構造演算を適用して変換された係数の行列を作成する、C19に記載の装置。
[C32]
バタフライ構造演算が、形式
u = ((x * C′) + (y * S′) + (1 << (k - 1))) >> k
v = ((x * S′) + (y * -C′) + (1 << (k - 1))) >> k
の演算であり、
u、v、x、およびyが固定小数点数であり、
xおよびyが入力値並びにuおよびvが出力値であり、
C、S、およびkが整数である、
C31に記載のデバイス。
[C33]
バタフライ構造演算の1つにより生成された結果と、無限の精度の演算を用いる等価なバタフライ構造演算により生成される結果と間の差が、約0を中心とし、1以下の正または負の大きさを有する、C31に記載のデバイス。
[C34]
バタフライ構造演算が、形式
u = ((x * C) >> k) - ((y * -S) >> k)
v = ((x * S) >> k) - ((y * C) >> k)
の演算であり、
u、v、x、およびyが固定小数点数であり、
xおよびyが入力値並びにuおよびvが出力値であり
C、S、およびkが整数である、
C33に記載のデバイス。
[C35]
ソース係数の行列の1つの係数に1つ以上のバイアス値を加算することにより、バイアスされた係数の行列を生成するための手段と、
固定小数点演算を用いて前記バイアスされた係数の行列内の係数に1次元変換を繰り返し適用することにより、変換された係数の行列を生成するための手段と、
前記変換された係数の行列内の係数を右シフトすることにより出力係数の行列を生成するための手段であって、
前記出力係数の行列内の係数が、理想的な逆離散コサイン変換を用いてソース係数の行列を変換することにより作成される値の近似値である手段と、
メディアプレゼンテーションユニットに出力値の行列に基づき可聴または可視信号を出力させるための手段、とを含むデバイスであって、
係数へのバイアス値の加算が、正の誤差および負の誤差を平均して大きさが等しく、かつ平均して0に関して対称であるようにさせ、
これらの誤差が、変換された係数の行列内の係数の限られた精度の固定小数点表現を第1の大きさだけ右シフトした結果と、変換された係数の行列内の係数を精度を考慮せず2を底とし第1の大きさを指数とするべき乗で除算した結果との差を表す、デバイス。
[C36]
出力係数の行列内の係数が、画素成分値であり、
デバイスが、前記画素成分値を含む画素のブロックを構築するための手段をさらに含む、
C35に記載のデバイス。
[C37]
メディアプレゼンテーションユニットに出力値の行列に基づき可聴または可視信号を出力させるための手段が、メディアプレゼンテーションユニットに画素のブロックを表示させるための手段を含む、C36に記載のデバイス。
[C38]
画素のブロックを他の画素のブロックと結合することにより第1のビデオフレームを生成するための手段と、
第1のビデオフレームを基準ビデオフレームとして用いる1つ以上の後続ビデオフレームを生成するために時間復号を用いるための手段とをさらに含む、C36に記載のデバイス。
[C39]
係数が、ソース係数の行列のDC係数である、C35に記載のデバイス。
[C40]
バイアスされた係数の行列を生成するための手段が、係数に中点バイアス値を加算するための手段を含み、
前記中点バイアス値が、2 P−1 に等しく、前記Pが変換に用いられる固定小数点数における仮数ビット数と、変換を適用することにより変換された係数の行列内の係数に加えられたビット数との和に等しい、C35に記載のデバイス。
[C41]
第1の大きさが2 P に等しく、前記Pが変換に用いられる固定小数点数における仮数ビット数と、変換を適用することにより変換された係数の行列内の係数に加えられたビット数との和に等しい、C40に記載のデバイス。
[C42]
バイアスされた係数の行列を生成するための手段が、係数に補足バイアス値を加算するための手段を含み、
前記補足バイアス値は係数が負の場合は−1に等しく、係数が負でない場合は0に等しい、C35に記載のデバイス。
[C43]
擬似ランダムベースで−1または0のいずれかに等しい値を選択することを含み、
バイアスされた係数の行列を生成するための手段が、係数に前記選択された値を加算するための手段を含む、C35に記載のデバイス。
[C44]
デバイスが、
量子化された係数の行列を逆量子化することにより、逆量子化された係数の行列を生成するための手段と、
逆量子化された係数の行列内の係数を、変換された係数の行列を生成する間に用いられる固定小数点数の仮数ビット数だけ左シフトすることによりソース係数の行列を生成するための手段とをさらに含む、C35に記載のデバイス。
[C45]
仮数ビットの数が3であり、
ソース係数の行列を与えると、出力係数の行列が、米国電気電子技術者学会(IEEE)1180標準の精度要求を満たす、C44に記載のデバイス。
[C46]
変換された係数の行列を生成するための手段が、固定小数点演算を用いてバイアスされた係数の行列に乗算または除算操作を行うことなく変換を繰り返し適用するための手段を含む、C35に記載のデバイス。
[C47]
変換された係数の行列を生成するための手段が、固定小数点演算を用いてバイアスされた係数の行列内の係数に1次元変換を繰り返し適用する場合、16ビットの固定小数点数を用いる、C35に記載のデバイス。
[C48]
変換された係数の行列を生成するための手段が、
固定小数点演算を用いてバイアスされた係数の行列の各行ベクトルに一連のバタフライ構造演算を適用することにより、中間係数の行列を生成するための手段と、
固定小数点演算を用いて前記中間係数の行列の各列ベクトルに前記一連のバタフライ構造演算を適用することにより、変換された係数の行列を生成するための手段とを含む、C35に記載の装置。
[C49]
バタフライ構造演算のいずれかを実行するための手段が、形式
u = ((x * C′) + (y * S′) + (1 << (k - 1))) >> k
v = ((x * S′) + (y * -C′) + (1 << (k - 1))) >> k
のバタフライ構造演算を実行するための手段を含み、
u、v、x、およびyが固定小数点数であり、
xおよびyが入力値並びにuおよびvが出力値であり、
C、S、およびkが整数である、
C48に記載のデバイス。
[C50]
バタフライ構造演算の1つにより生成された結果と、無限の精度の演算を用いる等価なバタフライ構造演算により生成される結果と間の差が、約0を中心とし、1以下の正または負の大きさを有する、C48に記載のデバイス。
[C51]
バタフライ構造演算のいずれかを実行するための手段が、形式
u = ((x * C) >> k) - ((y * -S) >> k)
v = ((x * S) >> k) - ((y * C) >> k)
のバタフライ構造演算を実行するための手段を含み、
u、v、x、およびyが固定小数点数であり、
xおよびyが入力値並びにuおよびvが出力値であり、
C、S、およびkが整数である、
C50に記載のデバイス。
[C52]
命令が実行されると、プロセッサに、
ソース係数の行列の1つの係数に1つ以上のバイアス値を加算することにより、バイアスされた係数の行列を生成させ、
固定小数点演算を用いて前記バイアスされた係数の行列内の係数に1次元変換を繰り返し適用することにより、変換された係数の行列を生成させ、
前記変換された係数の行列内の係数を右シフトすることにより出力係数の行列を生成させ、
前記出力係数の行列内の係数が、理想的な逆離散コサイン変換を用いてソース係数の行列を変換することにより作成される値の近似値であり、および
メディアプレゼンテーションユニットに出力値の行列に基づき可聴または可視信号を出力させ、
係数へのバイアス値の加算が、正の誤差および負の誤差を平均して大きさが等しく、かつ平均して0に関して対称であるようにさせ、
これらの誤差が、変換された係数の行列内の係数の限られた精度の固定小数点表現を第1の大きさだけ右シフトした結果と、変換された係数の行列内の係数を精度を考慮せず2を底とし第1の大きさを指数とするべき乗で除算した結果との差を表す、命令を含む計算機可読媒体。
[C53]
出力係数の行列内の係数が、画素成分値であり、
命令が、さらにプロセッサに画素成分値を含む画素のブロックを構築させる、C5
2に記載の計算機可読媒体。
[C54]
命令が、メディアプレゼンテーションユニットに画素のブロックを表示させることをプロセッサにさせることにより、メディアプレゼンテーションユニットに出力値の行列に基づき可聴または可視信号を出力させることをプロセッサにさせる、C53に記載の計算機可読媒体。
[C55]
命令が、さらにプロセッサに
画素ブロックを他の画素ブロックと結合することにより、第1のビデオフレームを生成させ、
第1のビデオフレームを基準ビデオフレームとして用いる1つ以上の後続ビデオフレームを生成するために時間復号を用いさせる、C53に記載の計算機可読媒体。
[C56]
係数がソース係数の行列のDC係数である、C52に記載の計算機可読媒体。
[C57]
命令がさらにプロセッサに中点バイアス値を係数に加算させ、
前記中点バイアス値が、2 P−1 に等しく、前記Pが変換に用いられる固定小数点数における仮数ビット数と、変換を適用することにより変換された係数の行列内の係数に加えられたビット数との和に等しい、C52に記載の計算機可読媒体。
[C58]
第1の大きさが2 P に等しく、前記Pが変換に用いられる固定小数点数における仮数ビット数と、変換を適用することにより変換された係数の行列内の係数に加えられたビット数との和に等しい、C52に記載の計算機可読媒体。
[C59]
命令がさらにプロセッサにバイアスされた係数の行列を生成させ、プロセッサに補足バイアス値を係数に加算させ、
前記補足バイアス値が、係数が負の場合は−1に等しく、係数が負でない場合には0に等しい、C52に記載の計算機可読媒体。
[C60]
命令が、さらにプロセッサに擬似ランダムベースで−1または0のいずれかに等しい値を選択させ、および
プロセッサにバイアスされた係数の行列を生成させる命令が、プロセッサに前記選択された値を係数に加算させる、C52に記載の計算機可読媒体。
[C61]
命令が、さらにプロセッサに、
量子化された係数の行列を逆量子化することにより、逆量子化された係数の行列を生成させ、および
前記逆量子化された係数の行列内の係数を、変換された係数の行列を生成する間に用いられる固定小数点数の仮数ビット数だけ左シフトすることによりソース係数の行列を生成させる、C52に記載の計算機可読媒体。
[C62]
仮数ビットの数が3であり、
ソース係数の行列を与えると、出力係数の行列が、米国電気電子技術者学会(IEEE)1180標準の精度要求を満たす、C61に記載の計算機可読媒体。
[C63]
命令が、バイアスされた係数の行列内の係数に乗算または除算操作を行うことなく繰り返し変換をプロセッサに適用させることにより、変換された係数の行列をプロセッサに生成させる、C52に記載の計算機可読媒体。
[C64]
命令が、バイアスされた係数の行列内の係数に1次元変換を繰り返し適用するために固定小数点演算をプロセッサに用いさせる場合、命令が16ビットの固定小数点数をプロセッサに用いさせる、C52に記載の計算機可読媒体。
[C65]
命令が、プロセッサに、
固定小数点演算を用いてバイアスされた係数の行列の各行ベクトルに一連のバタフライ構造演算を適用することにより、中間係数の行列を生成させ、および
固定小数点演算を用いて前記中間係数の行列の各列ベクトルに前記一連のバタフライ構造演算を適用することにより、変換された係数の行列を生成させることにより、
変換された係数の行列をプロセッサに生成させる、C52に記載の計算機可読媒体。
[C66]
命令が、プロセッサに、
u = ((x * C′) + (y * S′) + (1 << (k - 1))) >> k
v = ((x * S′) + (y * -C′) + (1 << (k - 1))) >> k
の形式であって、
u、v、x、およびyが固定小数点数であり、
xおよびyが入力値並びにuおよびvが出力値であり、
C、S、およびkが整数である、形式
のバタフライ構造演算を実行させることにより、プロセッサに任意のバタフライ構造演算を実行させる、C65に記載の計算機可読媒体。
[C67]
バタフライ構造演算の1つにより生成された結果と、無限の精度の演算を用いる等価なバタフライ構造演算により生成されるであろう結果と間の差が、約0を中心とし、1以下の正または負の大きさを有する、C65に記載の計算機可読媒体。
[C68]
命令が、プロセッサに、
u = ((x * C) >> k) - ((y * -S) >> k)
v = ((x * S) >> k) - ((y * C) >> k)
の形式であって、
u、v、x、およびyが固定小数点数であり、
xおよびyが入力値並びにuおよびvが出力値であり、
C、S、およびkが整数である、形式のバタフライ構造演算を実行させることにより、
プロセッサにバタフライ構造演算のいずれかを実行させる、C67に記載の計算機可読媒体。
[C69]
ソース係数の行列内の各係数を左シフトすることにより、調整された係数の行列を生成することと、
固定小数点演算を用いて前記調整された係数の行列内の係数に1次元変換を繰り返し適用することにより、変換された係数の行列を生成することと、
前記変換された係数の行列内の各係数を縮尺することにより、縮尺された係数の行列を生成することと、
前記縮尺された係数の行列内の1つ以上の係数に1つ以上のバイアス値を加算することにより、バイアスされた係数の行列を生成することと、
前記バイアスされた係数の行列内の係数を第1の大きさだけ右シフトすることにより出力係数の行列を生成することとを含む方法であって、
前記ソース係数の行列が、メディアデータを表し、
前記出力係数の行列内の係数が、理想的な順離散コサイン変換を用いてソース係数の行列を変換することにより作成される値の近似値であり、
係数へのバイアス値の加算が、正の誤差および負の誤差を平均して大きさが等しく、かつ平均して0に関して対称であるようにさせ、
これらの誤差が、バイアスされた係数の行列内の係数の限られた精度の固定小数点表現を第1の大きさだけ右シフトして生じた値と、バイアスされた係数の行列内の係数を精度を考慮せず第1の大きさの2のべき乗で除して生じた値との差を表す、方法。
[C70]
第1の大きさが2 P に等しく、前記Pが変換に用いられる固定小数点数における仮数ビット数と、変換を適用することにより変換された係数の行列内の係数に加えられたビット数との和に等しい、C69に記載の方法。
[C71]
バイアスされた係数の行列を生成することが、補足バイアス値を縮尺された係数の行列内の1つ以上に加算することを含み、
前記補足バイアス値が、係数が負の場合には−1に等しく、係数が負でない場合には、0に等しい、C69に記載の方法。
[C72]
方法が、擬似ランダムベースで−1または0のいずれかに等しい値を選択することをさらに含み、
バイアスされた係数の行列を生成することが、縮尺された係数の行列内の1つ以上の係数に前記選択された値を加算することを含む、C69に記載の方法。
[C73]
ソース係数の行列内の各係数を左シフトすることにより調整された係数の行列を生成する左シフトモジュールと、
固定小数点演算を用いて前記調整された係数の行列内の係数に1次元変換を繰り返し適用することにより、変換された係数の行列を生成する順変換モジュールと、
前記変換された係数の行列内の各係数を縮尺することにより、縮尺された係数の行列を生成する縮尺モジュールと、
前記縮尺された係数の行列内の1つ以上の係数に1つ以上のバイアス値を加算することにより、バイアスされた係数の行列を生成する係数バイアスモジュールと、
前記バイアスされた係数の行列内の係数を第1の大きさだけ右シフトすることにより出力係数の行列を生成する右シフトモジュールとを含むデバイスであって、
前記ソース係数の行列が、メディアデータを表し、
前記出力係数の行列内の係数が、理想的な順離散コサイン変換を用いてソース係数の行列を変換することにより作成される値の近似値であり、
係数へのバイアス値の加算が、正の誤差および負の誤差を平均して大きさが等しく、かつ平均して0に関して対称にさせ、
これらの誤差が、バイアスされた係数の行列内の係数の限られた精度の固定小数点表現を第1の大きさだけ右シフトして生じた値と、バイアスされた係数の行列内の係数を精度を考慮せず第1の大きさの2のべき乗で除して生じた値との差を表す、デバイス。
[C74]
第1の大きさが2 P に等しく、前記Pが変換に用いられる固定小数点数における仮数ビット数と、変換を適用することにより変換された係数の行列内の係数に加えられたビット数との和に等しい、C73に記載のデバイス。
[C75]
係数バイアスモジュールが、縮尺された係数の行列内の1つ以上の係数に補足バイアス値を加算することによりバイアスされた係数の行列を生成し、
前記補足バイアス値が、係数が負の場合には−1に等しく、係数が負でない場合には、0に等しい、C73に記載のデバイス。
[C76]
係数バイアスモジュールが、擬似ランダムベースで−1または0のいずれかに等しい値を選択し、前記選択された値を縮尺された係数の行列内の1つ以上の係数に加算する、C73に記載のデバイス。
[C77]
ソース係数の行列内の各係数を左シフトすることにより調整された係数の行列を生成するための手段と、
固定小数点演算を用いて前記調整された係数の行列内の係数に1次元変換を繰り返し適用することにより、変換された係数の行列を生成するための手段と、
前記変換された係数の行列内の各係数を縮尺することにより、縮尺された係数の行列を生成するための手段と、
前記縮尺された係数の行列内の1つ以上の係数に1つ以上のバイアス値を加算することにより、バイアスされた係数の行列を生成するための手段と、
前記バイアスされた係数の行列内の係数を第1の大きさだけ右シフトすることにより出力係数の行列を生成するための手段とを含むデバイスであって、
前記ソース係数の行列が、メディアデータを表し、
前記出力係数の行列内の係数が、理想的な順離散コサイン変換を用いてソース係数の行列を変換することにより作成される値の近似値であり、
係数へのバイアス値の加算が、正の誤差および負の誤差を平均して大きさが等しく、かつ平均して0に関して対称であるようにさせ、
これらの誤差が、バイアスされた係数の行列内の係数の限られた精度の固定小数点表現を第1の大きさだけ右シフトして生じた値と、バイアスされた係数の行列内の係数を精度を考慮せず第1の大きさの2のべき乗で除して生じた値との差を表す、デバイス。
[C78]
第1の大きさが2 P に等しく、前記Pが変換に用いられる固定小数点数における仮数ビット数と、変換を適用することにより変換された係数の行列内の係数に加えられたビット数との和に等しい、C77に記載のデバイス。
[C79]
バイアスされた係数の行列を生成するための手段が、縮尺された係数の行列内の1つ以上の係数に補足バイアス値を加算することにより、バイアスされた係数の行列を生成し、
前記補足バイアス値が、係数が負の場合には−1に等しく、係数が負でない場合には、0に等しい、C77に記載のデバイス。
[C80]
バイアスされた係数の行列を生成するための手段が、擬似ランダムベースで−1または0のいずれかに等しい値を選択し、前記選択された値を縮尺された係数の行列内の1つ以上の係数に加算する、C77に記載のデバイス。
[C81]
命令がプログラマブルプロセッサに
ソース係数の行列内の各係数を左シフトすることにより、調整された係数の行列を生成させ、
固定小数点演算を用いて前記調整された係数の行列内の係数に1次元変換を繰り返し適用することにより、変換された係数の行列を生成させ、
前記変換された係数の行列内の各係数を縮尺することにより、縮尺された係数の行列を生成させ、
前記縮尺された係数の行列内の1つ以上の係数に1つ以上のバイアス値を加算することにより、バイアスされた係数の行列を生成させ、および
前記バイアスされた係数の行列内の係数を第1の大きさだけ右シフトすることにより、
出力係数の行列を生成させる、命令を含む計算機可読媒体であって、
前記ソース係数の行列が、メディアデータを表し、
前記出力係数の行列内の係数が、理想的な順離散コサイン変換を用いてソース係数の行列を変換することにより作成される値の近似値であり、
係数へのバイアス値の加算が、正の誤差および負の誤差を平均して大きさが等しく、かつ平均して0に関して対称であるようにさせ、
これらの誤差が、バイアスされた係数の行列内の係数の限られた精度の固定小数点表現を第1の大きさだけ右シフトして生じた値と、バイアスされた係数の行列内の係数を精度を考慮せず第1の大きさの2のべき乗で除して生じた値との差を表す、計算機可読媒体。
[C82]
第1の大きさが2 P に等しく、前記Pが変換に用いられる固定小数点数における仮数ビット数と、変換を適用することにより変換された係数の行列内の係数に加えられたビット数との和に等しい、C81に記載の計算機可読媒体。
[C83]
命令が、プロセッサに、縮尺された係数の行列内の1つ以上の係数に補足バイアスを加算させることにより、プロセッサにバイアスされた係数の行列を生成させ、
前記補足バイアス値が、係数が負の場合には−1に等しく、係数が負でない場合には、0に等しい、C81に記載の計算機可読媒体。
[C84]
命令が、プロセッサに、
擬似ランダムベースで、−1または0のいずれかに等しい値を選択させ、
縮尺された係数の行列内の1つ以上の係数へ前記選択された値を加算させる
ことにより、バイアスされた係数の行列をプロセッサに生成させる、C81に記載の計算機可読媒体。
Claims (79)
- デバイスにより下記を実施するための方法;
ソース係数の行列の1つのDC係数に中点バイアス値及び補足バイアス値を加算することにより、バイアスされた係数の行列を生成することと、
前記バイアスされた係数の行列内の係数に固定小数点演算を用いて1次元変換を繰り返し適用することにより、変換された係数の行列を生成することと、
前記変換された係数の行列内の係数を右シフトすることにより出力係数の行列を生成することであって、
前記出力係数の行列内の係数が、理想的な逆離散コサイン変換を用いて前記ソース係数の行列を変換することにより作成される値の近似値である、前記出力係数の行列を生成することと、
メディアプレゼンテーションユニットに出力値の行列に基づき可聴または可視信号を出力させることとを含む方法であって、
前記DC係数への前記中点バイアス値及び前記補足バイアス値の加算が、正の誤差および負の誤差を、平均して大きさが等しく、かつ平均して0に関して対称であるようにさせ、
これらの誤差が、前記変換された係数の行列内の係数の限られた精度の固定小数点表現を第1の大きさだけ右シフトした結果と、前記変換された係数の行列内の係数を精度を考慮せず2を底とし第1の大きさを指数とするべき乗で除算した結果との差を表す、方法。 - 出力係数の行列内の係数が、画素成分値であり、
方法が、前記画素成分値を含む画素のブロックを構築することをさらに含む、請求項1に記載の方法。 - メディアプレゼンテーションユニットに出力値の行列に基づき可聴または可視信号を出力させることが、メディアプレゼンテーションユニットに画素のブロックを表示させることを含む、請求項2に記載の方法。
- 方法が、
画素のブロックを他の画素のブロックと結合することにより第1のビデオフレームを生成することと、
第1のビデオフレームを基準ビデオフレームとして用いる1つ以上の後続ビデオフレームを生成するために時間復号を用いることとをさらに含む請求項2に記載の方法。 - 方法が、係数に中点バイアス値を加算することをさらに含み、
前記中点バイアス値が、2P-1に等しく、前記Pが変換に用いられる固定小数点数における仮数ビット数と、変換を適用することにより変換された係数の行列内の係数に加えられたビット数との和に等しい、請求項1に記載の方法。 - 第1の大きさが2Pに等しく、前記Pが変換に用いられる固定小数点数における仮数ビット数と、変換を適用することにより変換された係数の行列内の係数に加えられたビット数との和に等しい、請求項1に記載の方法。
- バイアスされた係数の行列を生成することが、係数に補足バイアス値を加算することを含み、
前記補足バイアス値が、係数が負の場合は−1に等しく、係数が負でない場合は0に等しい、請求項1に記載の方法。 - 方法が、擬似ランダムベースで−1または0のいずれかに等しい値を選択することをさらに含み、
バイアスされた係数の行列を生成することが、係数に前記選択された値を加算することを含む、請求項1に記載の方法。 - 方法が、
量子化された係数の行列を逆量子化することにより、逆量子化された係数の行列を生成することと、
逆量子化された係数の行列内の係数を、変換された係数の行列を生成する間に用いられる固定小数点数の仮数ビット数だけ左シフトすることによりソース係数の行列を生成することとをさらに含む請求項1に記載の方法。 - 仮数ビットの数が3であり、
ソース係数の行列を与えると、出力係数の行列が、米国電気電子技術者学会(IEEE)1180標準の精度要求を満たす、請求項9に記載の方法。 - 変換された係数の行列を生成することが、バイアスされた係数の行列に乗算または除算操作を行うことなく変換を繰り返し適用するために固定小数点演算を用いることを含む、請求項1に記載の方法。
- 変換された係数の行列を生成する間に用いられる固定小数点数が、16ビットの固定小数点数である、請求項1に記載の方法。
- 変換された係数の行列を生成することが、
固定小数点演算を用いてバイアスされた係数の行列の各行ベクトルに一連のバタフライ構造演算を適用することにより、中間係数の行列を生成することと、
固定小数点演算を用いて前記中間係数の行列の各列ベクトルに前記一連のバタフライ構造演算を適用することにより、変換された係数の行列を生成することとを含む、請求項1に記載の方法。 - バタフライ構造演算のいずれかを実行することが、形式
u = ((x * C′) + (y * S′) + (1 << (k - 1))) >> k
v = ((x * S′) + (y * -C′) + (1 << (k - 1))) >> k
のバタフライ構造演算を実行することを含み、
u、v、x、およびyが固定小数点数であり、
xおよびyが入力値並びにuおよびvが出力値であり、
C、S、およびkが整数である、
請求項13に記載の方法。 - バタフライ構造演算の1つにより生成された結果と、無限の精度の演算を用いる等価なバタフライ構造演算により生成される結果と間の差が、約0を中心とし、1以下の正または負の大きさを有する、請求項13に記載の方法。
- バタフライ構造演算のいずれかを実行することが、形式
u = ((x * C) >> k) - ( (y * -S) >> k)
v = ((x * S) >> k) - ( (y * C) >> k)
のバタフライ構造演算を実行することを含み、
u、v、x、およびyが固定小数点数であり、
xおよびyが入力値並びにuおよびvが出力値であり、
C、S、およびkが整数である、
請求項15に記載の方法。 - ソース係数の行列の1つのDC係数に中点バイアス値及び補足バイアス値を加算することにより、バイアスされた係数の行列を生成する係数バイアスモジュールと、
固定小数点演算を用いて前記バイアスされた係数の行列内の係数に1次元変換を繰り返し適用することにより、変換された係数の行列を生成する逆変換モジュールと、
前記変換された係数の行列内の係数を右シフトすることにより出力係数の行列を生成する右シフトモジュールであって、
前記出力係数の行列内の係数が、理想的な逆離散コサイン変換を用いて前記ソース係数の行列を変換することにより作成される値の近似値である、前記右シフトモジュールと、
メディアプレゼンテーションユニットに出力値の行列に基づき可聴または可視信号を出力させるプレゼンテーションドライバ、とを含む無線通信デバイスであって、
前記DC係数への前記中点バイアス値及び前記補足バイアス値の加算が、正の誤差および負の誤差を、平均して大きさが等しく、かつ平均して0に関して対称であるようにさせ、
これらの誤差が、前記変換された係数の行列内の係数の限られた精度の固定小数点表現を第1の大きさだけ右シフトした結果と、前記変換された係数の行列内の係数を精度を考慮せず2を底とし第1の大きさを指数とするべき乗で除算した結果との差を表す、無線通信デバイス。 - ソース係数の行列の1つのDC係数に中点バイアス値及び補足バイアス値を加算することにより、バイアスされた係数の行列を生成する係数バイアスモジュールと、
固定小数点演算を用いて前記バイアスされた係数の行列内の係数に1次元変換を繰り返し適用することにより、変換された係数の行列を生成する逆変換モジュールと、
前記変換された係数の行列内の係数を右シフトすることにより出力係数の行列を生成する右シフトモジュールであって、
前記出力係数の行列内の係数が、理想的な逆離散コサイン変換を用いて前記ソース係数の行列を変換することにより作成される値の近似値である、前記右シフトモジュールと、
メディアプレゼンテーションユニットに出力値の行列に基づき可聴または可視信号を出力させるプレゼンテーションドライバ、とを含むデバイスであって、
前記DC係数への前記中点バイアス値及び前記補足バイアス値の加算が、正の誤差および負の誤差を、平均して大きさが等しく、かつ平均して0に関して対称であるようにさせ、
これらの誤差が、前記変換された係数の行列内の係数の限られた精度の固定小数点表現を第1の大きさだけ右シフトした結果と、前記変換された係数の行列内の係数を精度を考慮せず2を底とし第1の大きさを指数とするべき乗で除算した結果との差を表す、デバイス。 - 出力係数の行列内の係数が、画素成分値であり、
デバイスが、前記画素成分値を含む画素のブロックを構築する画素再構築モジュールをさらに含む、請求項18に記載のデバイス。 - プレゼンテーションドライバが、メディアプレゼンテーションユニットに画素のブロックを表示させる、請求項19に記載のデバイス。
- デバイスが、
画素のブロックを他の画素のブロックと結合することにより第1のビデオフレームを生成するブロック結合器モジュールと、
第1のビデオフレームを基準ビデオフレームとして用いる1つ以上の後続ビデオフレームを生成する予測フレーム生成モジュール、とをさらに含む請求項19に記載のデバイス。 - 係数バイアスモジュールが、係数に中点バイアス値を加算することによりバイアスされた係数の行列を生成し、
前記中点バイアス値が、2P−1に等しく、前記Pが変換に用いられる固定小数点数における仮数ビット数と、変換を適用することにより変換された係数の行列内の係数に加えられたビット数との和に等しい、請求項18に記載のデバイス。 - 第1の大きさが2Pに等しく、前記Pが変換に用いられる固定小数点数における仮数ビット数と、変換を適用することにより変換された係数の行列内の係数に加えられたビット数との和に等しい、請求項18に記載のデバイス。
- 係数バイアスモジュールが、係数が負の場合は−1に等しく、係数が負でない場合は0に等しい補足バイアス値を加算することにより、バイアスされた係数の行列を生成する、請求項18に記載のデバイス。
- 係数バイアスモジュールが、擬似ランダムベースで−1または0のいずれかに等しい値を選択し、係数に前記選択された値を補足バイアス値として加算することにより、バイアスされた係数の行列を生成する、請求項18に記載のデバイス。
- 仮数ビットの数が3であり、
ソース係数の行列を与えると、出力係数の行列が、米国電気電子技術者学会(IEEE)1180標準の精度要求を満たす、請求項18に記載のデバイス。 - 逆変換モジュールが、バイアスされた係数の行列内の係数に1次元変換を繰り返し適用するために固定小数点演算を用いる場合、16ビットの固定小数点数を用いる、請求項18に記載のデバイス。
- 逆変換モジュールが、固定小数点演算を用いて縮尺された係数の行列の各行ベクトルに一連のバタフライ構造演算を適用して中間係数の行列を作成し、固定小数点演算を用いて前記中間係数の行列の各列ベクトルに前記一連のバタフライ構造演算を適用して変換された係数の行列を作成する、請求項18に記載のデバイス。
- バタフライ構造演算が、形式
u = ((x * C′) + (y * S′) + (1 << (k - 1))) >> k
v = ((x * S′) + (y * -C′) + (1 << (k - 1))) >> k
の演算であり、
u、v、x、およびyが固定小数点数であり、
xおよびyが入力値並びにuおよびvが出力値であり、
C、S、およびkが整数である、
請求項28に記載のデバイス。 - バタフライ構造演算の1つにより生成された結果と、無限の精度の演算を用いる等価なバタフライ構造演算により生成される結果と間の差が、約0を中心とし、1以下の正または負の大きさを有する、請求項28に記載のデバイス。
- バタフライ構造演算が、形式
u = ((x * C) >> k) - ((y * -S) >> k)
v = ((x * S) >> k) - ((y * C) >> k)
の演算であり、
u、v、x、およびyが固定小数点数であり、
xおよびyが入力値並びにuおよびvが出力値であり
C、S、およびkが整数である、
請求項30に記載のデバイス。 - ソース係数の行列の1つのDC係数に中点バイアス値及び補足バイアス値を加算することにより、バイアスされた係数の行列を生成するための手段と、
固定小数点演算を用いて前記バイアスされた係数の行列内の係数に1次元変換を繰り返し適用することにより、変換された係数の行列を生成するための手段と、
前記変換された係数の行列内の係数を右シフトすることにより出力係数の行列を生成するための手段であって、
前記出力係数の行列内の係数が、理想的な逆離散コサイン変換を用いて前記ソース係数の行列を変換することにより作成される値の近似値である前記手段と、
メディアプレゼンテーションユニットに出力値の行列に基づき可聴または可視信号を出力させるための手段、とを含むデバイスであって、
前記DC係数への前記中点バイアス値及び前記補足バイアス値の加算が、正の誤差および負の誤差を、平均して大きさが等しく、かつ平均して0に関して対称であるようにさせ、
これらの誤差が、前記変換された係数の行列内の係数の限られた精度の固定小数点表現を第1の大きさだけ右シフトした結果と、前記変換された係数の行列内の係数を精度を考慮せず2を底とし第1の大きさを指数とするべき乗で除算した結果との差を表す、デバイス。 - 出力係数の行列内の係数が、画素成分値であり、
デバイスが、前記画素成分値を含む画素のブロックを構築するための手段をさらに含む、
請求項32に記載のデバイス。 - メディアプレゼンテーションユニットに出力値の行列に基づき可聴または可視信号を出力させるための手段が、メディアプレゼンテーションユニットに画素のブロックを表示させるための手段を含む、請求項33に記載のデバイス。
- 画素のブロックを他の画素のブロックと結合することにより第1のビデオフレームを生成するための手段と、
第1のビデオフレームを基準ビデオフレームとして用いる1つ以上の後続ビデオフレームを生成するために時間復号を用いるための手段とをさらに含む、請求項33に記載のデバイス。 - バイアスされた係数の行列を生成するための手段が、係数に中点バイアス値を加算するための手段を含み、
前記中点バイアス値が、2P−1に等しく、前記Pが変換に用いられる固定小数点数における仮数ビット数と、変換を適用することにより変換された係数の行列内の係数に加えられたビット数との和に等しい、請求項32に記載のデバイス。 - 第1の大きさが2Pに等しく、前記Pが変換に用いられる固定小数点数における仮数ビット数と、変換を適用することにより変換された係数の行列内の係数に加えられたビット数との和に等しい、請求項36に記載のデバイス。
- バイアスされた係数の行列を生成するための手段が、係数に補足バイアス値を加算するための手段を含み、
前記補足バイアス値は係数が負の場合は−1に等しく、係数が負でない場合は0に等しい、請求項32に記載のデバイス。 - 擬似ランダムベースで−1または0のいずれかに等しい値を選択することを含み、
バイアスされた係数の行列を生成するための手段が、係数に前記選択された値を加算するための手段を含む、請求項32に記載のデバイス。 - デバイスが、
量子化された係数の行列を逆量子化することにより、逆量子化された係数の行列を生成するための手段と、
逆量子化された係数の行列内の係数を、変換された係数の行列を生成する間に用いられる固定小数点数の仮数ビット数だけ左シフトすることによりソース係数の行列を生成するための手段とをさらに含む、請求項32に記載のデバイス。 - 仮数ビットの数が3であり、
ソース係数の行列を与えると、出力係数の行列が、米国電気電子技術者学会(IEEE)1180標準の精度要求を満たす、請求項40に記載のデバイス。 - 変換された係数の行列を生成するための手段が、固定小数点演算を用いてバイアスされた係数の行列に乗算または除算操作を行うことなく変換を繰り返し適用するための手段を含む、請求項32に記載のデバイス。
- 変換された係数の行列を生成するための手段が、固定小数点演算を用いてバイアスされた係数の行列内の係数に1次元変換を繰り返し適用する場合、16ビットの固定小数点数を用いる、請求項32に記載のデバイス。
- 変換された係数の行列を生成するための手段が、
固定小数点演算を用いてバイアスされた係数の行列の各行ベクトルに一連のバタフライ構造演算を適用することにより、中間係数の行列を生成するための手段と、
固定小数点演算を用いて前記中間係数の行列の各列ベクトルに前記一連のバタフライ構造演算を適用することにより、変換された係数の行列を生成するための手段とを含む、請求項32に記載のデバイス。 - バタフライ構造演算のいずれかを実行するための手段が、形式
u = ((x * C′) + (y * S′) + (1 << (k - 1))) >> k
v = ((x * S′) + (y * -C′) + (1 << (k - 1))) >> k
のバタフライ構造演算を実行するための手段を含み、
u、v、x、およびyが固定小数点数であり、
xおよびyが入力値並びにuおよびvが出力値であり、
C、S、およびkが整数である、
請求項44に記載のデバイス。 - バタフライ構造演算の1つにより生成された結果と、無限の精度の演算を用いる等価なバタフライ構造演算により生成される結果と間の差が、約0を中心とし、1以下の正または負の大きさを有する、請求項44に記載のデバイス。
- バタフライ構造演算のいずれかを実行するための手段が、形式
u = ((x * C) >> k) - ((y * -S) >> k)
v = ((x * S) >> k) - ((y * C) >> k)
のバタフライ構造演算を実行するための手段を含み、
u、v、x、およびyが固定小数点数であり、
xおよびyが入力値並びにuおよびvが出力値であり、
C、S、およびkが整数である、
請求項46に記載のデバイス。 - 命令が実行されると、プロセッサに、
ソース係数の行列の1つのDC係数に中点バイアス値及び補足バイアス値を加算することにより、バイアスされた係数の行列を生成させ、
固定小数点演算を用いて前記バイアスされた係数の行列内の係数に1次元変換を繰り返し適用することにより、変換された係数の行列を生成させ、
前記変換された係数の行列内の係数を右シフトすることにより出力係数の行列を生成させ、
前記出力係数の行列内の係数が、理想的な逆離散コサイン変換を用いて前記ソース係数の行列を変換することにより作成される値の近似値であり、および
メディアプレゼンテーションユニットに出力値の行列に基づき可聴または可視信号を出力させ、
前記DC係数への前記中点バイアス値及び前記補足バイアス値の加算が、正の誤差および負の誤差を、平均して大きさが等しく、かつ平均して0に関して対称であるようにさせ、
これらの誤差が、前記変換された係数の行列内の係数の限られた精度の固定小数点表現を第1の大きさだけ右シフトした結果と、前記変換された係数の行列内の係数を精度を考慮せず2を底とし第1の大きさを指数とするべき乗で除算した結果との差を表す、命令を含む計算機可読媒体。 - 出力係数の行列内の係数が、画素成分値であり、
命令が、さらにプロセッサに画素成分値を含む画素のブロックを構築させる、請求項48に記載の計算機可読媒体。 - 命令が、メディアプレゼンテーションユニットに画素のブロックを表示させることをプロセッサにさせることにより、メディアプレゼンテーションユニットに出力値の行列に基づき可聴または可視信号を出力させることをプロセッサにさせる、請求項49に記載の計算機可読媒体。
- 命令が、さらにプロセッサに
画素ブロックを他の画素ブロックと結合することにより、第1のビデオフレームを生成させ、
第1のビデオフレームを基準ビデオフレームとして用いる1つ以上の後続ビデオフレームを生成するために時間復号を用いさせる、請求項49に記載の計算機可読媒体。 - 命令がさらにプロセッサに中点バイアス値を係数に加算させ、
前記中点バイアス値が、2P−1に等しく、前記Pが変換に用いられる固定小数点数における仮数ビット数と、変換を適用することにより変換された係数の行列内の係数に加えられたビット数との和に等しい、請求項48に記載の計算機可読媒体。 - 第1の大きさが2Pに等しく、前記Pが変換に用いられる固定小数点数における仮数ビット数と、変換を適用することにより変換された係数の行列内の係数に加えられたビット数との和に等しい、請求項48に記載の計算機可読媒体。
- 命令がさらにプロセッサにバイアスされた係数の行列を生成させ、プロセッサに補足バイアス値を係数に加算させ、
前記補足バイアス値が、係数が負の場合は−1に等しく、係数が負でない場合には0に等しい、請求項48に記載の計算機可読媒体。 - 命令が、さらにプロセッサに擬似ランダムベースで−1または0のいずれかに等しい値を選択させ、および
プロセッサにバイアスされた係数の行列を生成させる命令が、プロセッサに前記選択された値を係数に加算させる、請求項48に記載の計算機可読媒体。 - 命令が、さらにプロセッサに、
量子化された係数の行列を逆量子化することにより、逆量子化された係数の行列を生成させ、および
前記逆量子化された係数の行列内の係数を、変換された係数の行列を生成する間に用いられる固定小数点数の仮数ビット数だけ左シフトすることによりソース係数の行列を生成させる、請求項48に記載の計算機可読媒体。 - 仮数ビットの数が3であり、
ソース係数の行列を与えると、出力係数の行列が、米国電気電子技術者学会(IEEE)1180標準の精度要求を満たす、請求項56に記載の計算機可読媒体。 - 命令が、バイアスされた係数の行列内の係数に乗算または除算操作を行うことなく繰り返し変換をプロセッサに適用させることにより、変換された係数の行列をプロセッサに生成させる、請求項48に記載の計算機可読媒体。
- 命令が、バイアスされた係数の行列内の係数に1次元変換を繰り返し適用するために固定小数点演算をプロセッサに用いさせる場合、命令が16ビットの固定小数点数をプロセッサに用いさせる、請求項48に記載の計算機可読媒体。
- 命令が、プロセッサに、
固定小数点演算を用いてバイアスされた係数の行列の各行ベクトルに一連のバタフライ構造演算を適用することにより、中間係数の行列を生成させ、および
固定小数点演算を用いて前記中間係数の行列の各列ベクトルに前記一連のバタフライ構造演算を適用することにより、変換された係数の行列を生成させることにより、
変換された係数の行列をプロセッサに生成させる、請求項48に記載の計算機可読媒体。 - 命令が、プロセッサに、
u = ((x * C′) + (y * S′) + (1 << (k - 1))) >> k
v = ((x * S′) + (y * -C′) + (1 << (k - 1))) >> k
の形式であって、
u、v、x、およびyが固定小数点数であり、
xおよびyが入力値並びにuおよびvが出力値であり、
C、S、およびkが整数である、形式
のバタフライ構造演算を実行させることにより、プロセッサに任意のバタフライ構造演算を実行させる、請求項60に記載の計算機可読媒体。 - バタフライ構造演算の1つにより生成された結果と、無限の精度の演算を用いる等価なバタフライ構造演算により生成されるであろう結果と間の差が、約0を中心とし、1以下の正または負の大きさを有する、請求項60に記載の計算機可読媒体。
- 命令が、プロセッサに、
u = ((x * C) >> k) - ((y * -S) >> k)
v = ((x * S) >> k) - ((y * C) >> k)
の形式であって、
u、v、x、およびyが固定小数点数であり、
xおよびyが入力値並びにuおよびvが出力値であり、
C、S、およびkが整数である、形式のバタフライ構造演算を実行させることにより、
プロセッサにバタフライ構造演算のいずれかを実行させる、請求項61に記載の計算機可読媒体。 - デバイスにより下記を実施するための方法;
ソース係数の行列内の各係数を左シフトすることにより、調整された係数の行列を生成することと、
固定小数点演算を用いて前記調整された係数の行列内の係数に1次元変換を繰り返し適用することにより、変換された係数の行列を生成することと、
前記変換された係数の行列内の各係数を縮尺することにより、縮尺された係数の行列を生成することと、
前記縮尺された係数の行列内の1つ以上のDC係数に中点バイアス値及び補足バイアス値を加算することにより、バイアスされた係数の行列を生成することと、
前記バイアスされた係数の行列内の係数を第1の大きさだけ右シフトすることにより出力係数の行列を生成することとを含む方法であって、
前記ソース係数の行列が、メディアデータを表し、
前記出力係数の行列内の係数が、理想的な順離散コサイン変換を用いて前記ソース係数の行列を変換することにより作成される値の近似値であり、
前記DC係数への前記中点バイアス値及び前記補足バイアス値の加算が、正の誤差および負の誤差を、平均して大きさが等しく、かつ平均して0に関して対称であるようにさせ、
これらの誤差が、前記バイアスされた係数の行列内の係数の限られた精度の固定小数点表現を第1の大きさだけ右シフトして生じた値と、前記バイアスされた係数の行列内の係数を精度を考慮せず第1の大きさの2のべき乗で除して生じた値との差を表す、方法。 - 第1の大きさが2Pに等しく、前記Pが変換に用いられる固定小数点数における仮数ビット数と、変換を適用することにより変換された係数の行列内の係数に加えられたビット数との和に等しい、請求項64に記載の方法。
- バイアスされた係数の行列を生成することが、補足バイアス値を縮尺された係数の行列内の1つ以上に加算することを含み、
前記補足バイアス値が、係数が負の場合には−1に等しく、係数が負でない場合には、0に等しい、請求項64に記載の方法。 - 方法が、擬似ランダムベースで−1または0のいずれかに等しい値を選択することをさらに含み、
バイアスされた係数の行列を生成することが、縮尺された係数の行列内の1つ以上の係数に前記選択された値を加算することを含む、請求項64に記載の方法。 - ソース係数の行列内の各係数を左シフトすることにより調整された係数の行列を生成する左シフトモジュールと、
固定小数点演算を用いて前記調整された係数の行列内の係数に1次元変換を繰り返し適用することにより、変換された係数の行列を生成する順変換モジュールと、
前記変換された係数の行列内の各係数を縮尺することにより、縮尺された係数の行列を生成する縮尺モジュールと、
前記縮尺された係数の行列内の1つ以上のDC係数に中点バイアス値及び補足バイアス値を加算することにより、バイアスされた係数の行列を生成する係数バイアスモジュールと、
前記バイアスされた係数の行列内の係数を第1の大きさだけ右シフトすることにより出力係数の行列を生成する右シフトモジュールとを含むデバイスであって、
前記ソース係数の行列が、メディアデータを表し、
前記出力係数の行列内の係数が、理想的な順離散コサイン変換を用いて前記ソース係数の行列を変換することにより作成される値の近似値であり、
前記DC係数への前記中点バイアス値及び前記補足バイアス値の加算が、正の誤差および負の誤差を、平均して大きさが等しく、かつ平均して0に関して対称にさせ、
これらの誤差が、前記バイアスされた係数の行列内の係数の限られた精度の固定小数点表現を第1の大きさだけ右シフトして生じた値と、前記バイアスされた係数の行列内の係数を精度を考慮せず第1の大きさの2のべき乗で除して生じた値との差を表す、デバイス。 - 第1の大きさが2Pに等しく、前記Pが変換に用いられる固定小数点数における仮数ビット数と、変換を適用することにより変換された係数の行列内の係数に加えられたビット数との和に等しい、請求項68に記載のデバイス。
- 係数バイアスモジュールが、縮尺された係数の行列内の1つ以上の係数に補足バイアス値を加算することによりバイアスされた係数の行列を生成し、
前記補足バイアス値が、係数が負の場合には−1に等しく、係数が負でない場合には、0に等しい、請求項68に記載のデバイス。 - 係数バイアスモジュールが、擬似ランダムベースで−1または0のいずれかに等しい値を選択し、前記選択された値を縮尺された係数の行列内の1つ以上の係数に加算する、請求項68に記載のデバイス。
- ソース係数の行列内の各係数を左シフトすることにより調整された係数の行列を生成するための手段と、
固定小数点演算を用いて前記調整された係数の行列内の係数に1次元変換を繰り返し適用することにより、変換された係数の行列を生成するための手段と、
前記変換された係数の行列内の各係数を縮尺することにより、縮尺された係数の行列を生成するための手段と、
前記縮尺された係数の行列内の1つ以上のDC係数に中点バイアス値及び補足バイアス値を加算することにより、バイアスされた係数の行列を生成するための手段と、
前記バイアスされた係数の行列内の係数を第1の大きさだけ右シフトすることにより出力係数の行列を生成するための手段とを含むデバイスであって、
前記ソース係数の行列が、メディアデータを表し、
前記出力係数の行列内の係数が、理想的な順離散コサイン変換を用いて前記ソース係数の行列を変換することにより作成される値の近似値であり、
前記DC係数への前記中点バイアス値及び前記補足バイアス値の加算が、正の誤差および負の誤差を、平均して大きさが等しく、かつ平均して0に関して対称であるようにさせ、
これらの誤差が、前記バイアスされた係数の行列内の係数の限られた精度の固定小数点表現を第1の大きさだけ右シフトして生じた値と、前記バイアスされた係数の行列内の係数を精度を考慮せず第1の大きさの2のべき乗で除して生じた値との差を表す、デバイス。 - 第1の大きさが2Pに等しく、前記Pが変換に用いられる固定小数点数における仮数ビット数と、変換を適用することにより変換された係数の行列内の係数に加えられたビット数との和に等しい、請求項72に記載のデバイス。
- バイアスされた係数の行列を生成するための手段が、縮尺された係数の行列内の1つ以上の係数に補足バイアス値を加算することにより、バイアスされた係数の行列を生成し、
前記補足バイアス値が、係数が負の場合には−1に等しく、係数が負でない場合には、0に等しい、請求項72に記載のデバイス。 - バイアスされた係数の行列を生成するための手段が、擬似ランダムベースで−1または0のいずれかに等しい値を選択し、前記選択された値を縮尺された係数の行列内の1つ以上の係数に加算する、請求項72に記載のデバイス。
- 命令がプログラマブルプロセッサに
ソース係数の行列内の各係数を左シフトすることにより、調整された係数の行列を生成させ、
固定小数点演算を用いて前記調整された係数の行列内の係数に1次元変換を繰り返し適用することにより、変換された係数の行列を生成させ、
前記変換された係数の行列内の各係数を縮尺することにより、縮尺された係数の行列を生成させ、
前記縮尺された係数の行列内の1つ以上のDC係数に中点バイアス値及び補足バイアス値を加算することにより、バイアスされた係数の行列を生成させ、および
前記バイアスされた係数の行列内の係数を第1の大きさだけ右シフトすることにより、
出力係数の行列を生成させる、命令を含む計算機可読媒体であって、
前記ソース係数の行列が、メディアデータを表し、
前記出力係数の行列内の係数が、理想的な順離散コサイン変換を用いて前記ソース係数の行列を変換することにより作成される値の近似値であり、
前記DC係数への前記中点バイアス値及び前記補足バイアス値の加算が、正の誤差および負の誤差を、平均して大きさが等しく、かつ平均して0に関して対称であるようにさせ、
これらの誤差が、前記バイアスされた係数の行列内の係数の限られた精度の固定小数点表現を第1の大きさだけ右シフトして生じた値と、前記バイアスされた係数の行列内の係数を精度を考慮せず第1の大きさの2のべき乗で除して生じた値との差を表す、計算機可読媒体。 - 第1の大きさが2Pに等しく、前記Pが変換に用いられる固定小数点数における仮数ビット数と、変換を適用することにより変換された係数の行列内の係数に加えられたビット数との和に等しい、請求項76に記載の計算機可読媒体。
- 命令が、プロセッサに、縮尺された係数の行列内の1つ以上の係数に補足バイアスを加算させることにより、プロセッサにバイアスされた係数の行列を生成させ、
前記補足バイアス値が、係数が負の場合には−1に等しく、係数が負でない場合には、0に等しい、請求項76に記載の計算機可読媒体。 - 命令が、プロセッサに、
擬似ランダムベースで、−1または0のいずれかに等しい値を選択させ、
縮尺された係数の行列内の1つ以上の係数へ前記選択された値を加算させる
ことにより、バイアスされた係数の行列をプロセッサに生成させる、請求項76に記載の計算機可読媒体。
Applications Claiming Priority (11)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US81669706P | 2006-06-26 | 2006-06-26 | |
US60/816,697 | 2006-06-26 | ||
US84136206P | 2006-08-30 | 2006-08-30 | |
US60/841,362 | 2006-08-30 | ||
US84719406P | 2006-09-25 | 2006-09-25 | |
US60/847,194 | 2006-09-25 | ||
US82966906P | 2006-10-16 | 2006-10-16 | |
US60/829,669 | 2006-10-16 | ||
US86953006P | 2006-12-11 | 2006-12-11 | |
US60/869,530 | 2006-12-11 | ||
PCT/US2007/072039 WO2008002881A2 (en) | 2006-06-26 | 2007-06-25 | Reduction of errors during computation of inverse discrete cosine transform |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010505154A JP2010505154A (ja) | 2010-02-18 |
JP5086343B2 true JP5086343B2 (ja) | 2012-11-28 |
Family
ID=38624012
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009518495A Expired - Fee Related JP5086343B2 (ja) | 2006-06-26 | 2007-06-25 | 逆離散コサイン変換計算における誤差低減 |
JP2009518500A Expired - Fee Related JP5269782B2 (ja) | 2006-06-26 | 2007-06-26 | 逆離散コサイン変換の計算中の誤差の低減 |
JP2013048219A Expired - Fee Related JP5661836B2 (ja) | 2006-06-26 | 2013-03-11 | 逆離散コサイン変換の計算中の誤差の低減 |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009518500A Expired - Fee Related JP5269782B2 (ja) | 2006-06-26 | 2007-06-26 | 逆離散コサイン変換の計算中の誤差の低減 |
JP2013048219A Expired - Fee Related JP5661836B2 (ja) | 2006-06-26 | 2013-03-11 | 逆離散コサイン変換の計算中の誤差の低減 |
Country Status (10)
Country | Link |
---|---|
US (2) | US8606023B2 (ja) |
EP (2) | EP2035958A2 (ja) |
JP (3) | JP5086343B2 (ja) |
KR (2) | KR101013344B1 (ja) |
CN (2) | CN102007489B (ja) |
BR (1) | BRPI0712984A2 (ja) |
CA (2) | CA2653692C (ja) |
IN (1) | IN2014MN01239A (ja) |
TW (2) | TWI373255B (ja) |
WO (2) | WO2008002881A2 (ja) |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8571340B2 (en) * | 2006-06-26 | 2013-10-29 | Qualcomm Incorporated | Efficient fixed-point approximations of forward and inverse discrete cosine transforms |
US8606023B2 (en) * | 2006-06-26 | 2013-12-10 | Qualcomm Incorporated | Reduction of errors during computation of inverse discrete cosine transform |
US8300698B2 (en) * | 2006-10-23 | 2012-10-30 | Qualcomm Incorporated | Signalling of maximum dynamic range of inverse discrete cosine transform |
US8819095B2 (en) | 2007-08-28 | 2014-08-26 | Qualcomm Incorporated | Fast computation of products by dyadic fractions with sign-symmetric rounding errors |
US8731062B2 (en) * | 2008-02-05 | 2014-05-20 | Ntt Docomo, Inc. | Noise and/or flicker reduction in video sequences using spatial and temporal processing |
US9378751B2 (en) * | 2008-06-19 | 2016-06-28 | Broadcom Corporation | Method and system for digital gain processing in a hardware audio CODEC for audio transmission |
US8755515B1 (en) | 2008-09-29 | 2014-06-17 | Wai Wu | Parallel signal processing system and method |
NO332205B1 (no) * | 2008-12-30 | 2012-07-30 | Cisco Systems Int Sarl | Implementering av entropikoding/dekoding av transformasjonskoeffisientdata til videokompressjonssystemer i datamaskininnretninger |
US8879632B2 (en) | 2010-02-18 | 2014-11-04 | Qualcomm Incorporated | Fixed point implementation for geometric motion partitioning |
WO2011130186A2 (en) * | 2010-04-12 | 2011-10-20 | Qualcomm Incorporated | Fixed point implementation for geometric motion partitioning |
US9185422B2 (en) * | 2010-07-15 | 2015-11-10 | Qualcomm Incorporated | Variable localized bit-depth increase for fixed-point transforms in video coding |
CN103125116A (zh) * | 2010-09-28 | 2013-05-29 | 三星电子株式会社 | 视频编码方法和装置以及解码方法和装置 |
US9824066B2 (en) * | 2011-01-10 | 2017-11-21 | Qualcomm Incorporated | 32-point transform for media data coding |
US20120183048A1 (en) * | 2011-01-18 | 2012-07-19 | Louis Joseph Kerofsky | Video decoder with reduced dynamic range transform with multiple clipping |
US20120183045A1 (en) * | 2011-01-18 | 2012-07-19 | Louis Joseph Kerofsky | Video decoder with reduced dynamic range transform including clipping |
AU2016219700B2 (en) * | 2011-01-18 | 2018-06-28 | Dolby International Ab | Video decoder with reduced dynamic range transform with inverse transform shifting memory |
US9807395B2 (en) * | 2011-01-18 | 2017-10-31 | Dolby International Ab | Video decoder with reduced dynamic range transform with inverse transform shifting memory |
US20120183047A1 (en) * | 2011-01-18 | 2012-07-19 | Louis Joseph Kerofsky | Video decoder with reduced dynamic range transform with inverse transform clipping |
US20140072240A1 (en) * | 2011-02-25 | 2014-03-13 | Samsung Electronics Co., Ltd. | Method and apparatus for converting an image, and method and apparatus for inverse converting an image |
US9326001B2 (en) * | 2011-03-22 | 2016-04-26 | International Business Machines Corporation | Scalable image distribution in virtualized server environments |
TWI519142B (zh) | 2011-06-30 | 2016-01-21 | 三星電子股份有限公司 | 以對固定點轉換之位元深度控制做視訊編碼之方法與裝置以及以對固定點轉換之位元深度控制做視訊解碼之方法與裝置 |
WO2013086724A1 (en) * | 2011-12-15 | 2013-06-20 | Mediatek Singapore Pte. Ltd. | Method of clippling transformed coefficients before de-quantization |
CN107493475B (zh) * | 2011-12-15 | 2019-05-17 | 寰发股份有限公司 | 量化电平截取装置及方法 |
WO2013109471A1 (en) * | 2012-01-19 | 2013-07-25 | Vid Scale, Inc. | System and method of video coding quantization and dynamic range control |
US9131210B2 (en) | 2012-03-16 | 2015-09-08 | Texas Instruments Incorporated | Low-complexity two-dimensional (2D) separable transform design with transpose buffer management |
WO2013175736A1 (ja) | 2012-05-25 | 2013-11-28 | パナソニック株式会社 | 動画像符号化方法、動画像符号化装置、動画像復号方法、動画像復号装置、および、動画像符号化復号装置 |
JP6168452B2 (ja) | 2012-05-25 | 2017-07-26 | サン パテント トラスト | 動画像符号化方法、動画像復号方法、動画像符号化装置、動画像復号装置、および動画像符号化復号装置 |
RU2679984C2 (ru) | 2012-05-25 | 2019-02-14 | Вилос Медиа Интернэшнл Лимитед | Способ кодирования изображений, устройство кодирования изображений, способ декодирования изображений, устройство декодирования изображений и устройство кодирования и декодирования изображений |
EP4020990A1 (en) | 2012-06-04 | 2022-06-29 | Sun Patent Trust | Video image encoding device, video image decoding device |
KR20130137951A (ko) * | 2012-06-08 | 2013-12-18 | 한국전자통신연구원 | 초고해상도 영상 코덱을 위한 역변환 방법 |
US8806489B2 (en) | 2012-07-05 | 2014-08-12 | International Business Machines Corporation | Virtual machine image distribution network |
US9648332B2 (en) * | 2013-10-28 | 2017-05-09 | Qualcomm Incorporated | Adaptive inter-color component residual prediction |
JP6102707B2 (ja) * | 2013-12-05 | 2017-03-29 | Nttエレクトロニクス株式会社 | デジタル符号化装置 |
US9516345B2 (en) * | 2014-03-17 | 2016-12-06 | Qualcomm Incorporated | Systems and methods for low complexity forward transforms using mesh-based calculations |
US9432696B2 (en) | 2014-03-17 | 2016-08-30 | Qualcomm Incorporated | Systems and methods for low complexity forward transforms using zeroed-out coefficients |
US10057587B2 (en) * | 2015-01-31 | 2018-08-21 | Qualcomm Incorporated | Coding escape pixels for palette mode coding |
KR101644039B1 (ko) * | 2015-06-11 | 2016-07-29 | 에스케이텔레콤 주식회사 | 고정소수점 연산 방법 및 고정소수점 연산 장치 |
JP2020098986A (ja) * | 2018-12-17 | 2020-06-25 | キヤノン株式会社 | 画像符号化装置及び画像復号装置及びそれらの制御方法及びプログラム |
EP4070542A1 (en) * | 2019-12-06 | 2022-10-12 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Matrix based intra prediction with mode-global settings |
EP3849089A1 (en) * | 2020-01-09 | 2021-07-14 | Microsoft Technology Licensing, LLC | Encoding for data recovery in storage systems |
Family Cites Families (62)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3120605A (en) * | 1959-09-02 | 1964-02-04 | Technion Res & Dev Foundation | General purpose transistorized function generator |
US3982112A (en) * | 1974-12-23 | 1976-09-21 | General Electric Company | Recursive numerical processor |
DK0610975T3 (da) * | 1989-01-27 | 1999-05-31 | Dolby Lab Licensing Corp | Transformationskoder, dekoder og koder/dekoder for højkvalitets audio og med lav tidsforsinkelse |
US5129015A (en) * | 1990-04-19 | 1992-07-07 | Ricoh Company Ltd. | Apparatus and method for compressing still images without multiplication |
DE9016732U1 (de) | 1990-12-11 | 1992-04-09 | Robert Bosch Gmbh, 70469 Stuttgart | Elektrisches Gerät, insbesondere Schalt- und Steuergerät für Kraftfahrzeuge |
US5122875A (en) | 1991-02-27 | 1992-06-16 | General Electric Company | An HDTV compression system |
RU2096955C1 (ru) | 1991-03-01 | 1997-11-27 | Е.И.Дюпон Де Немур Энд Компани | Вододиспергируемая гранулированная пестицидная композиция, получаемая методом экструзии, и способ ее получения |
JPH0530470A (ja) * | 1991-07-19 | 1993-02-05 | Sony Corp | デイジタルビデオ信号の記録および/または再生方法 |
US5285402A (en) * | 1991-11-22 | 1994-02-08 | Intel Corporation | Multiplyless discrete cosine transform |
US5539836A (en) * | 1991-12-20 | 1996-07-23 | Alaris Inc. | Method and apparatus for the realization of two-dimensional discrete cosine transform for an 8*8 image fragment |
TW224553B (en) | 1993-03-01 | 1994-06-01 | Sony Co Ltd | Method and apparatus for inverse discrete consine transform and coding/decoding of moving picture |
DE69416372T2 (de) * | 1993-03-31 | 1999-08-26 | Sony Corp. | Signalprozessor |
JP2816295B2 (ja) * | 1993-05-21 | 1998-10-27 | 鐘紡株式会社 | 離散コサイン変換方法および離散コサイン変換回路 |
RU2122295C1 (ru) | 1994-04-29 | 1998-11-20 | Виктор Павлович Дворкович | Способ покадрового сжатия изображений |
US6549666B1 (en) * | 1994-09-21 | 2003-04-15 | Ricoh Company, Ltd | Reversible embedded wavelet system implementation |
US5701263A (en) | 1995-08-28 | 1997-12-23 | Hyundai Electronics America | Inverse discrete cosine transform processor for VLSI implementation |
US6026183A (en) * | 1995-10-27 | 2000-02-15 | Texas Instruments Incorporated | Content-based video compression |
JP3302870B2 (ja) * | 1995-12-11 | 2002-07-15 | 三菱電機株式会社 | センサのバイアス誤差推定装置 |
US5825927A (en) * | 1996-01-16 | 1998-10-20 | Hitachi America, Ltd. | Methods and apparatus for encoding video data in a manner that is well suited for decoding by regular or downconverting decoders |
US5754456A (en) * | 1996-03-05 | 1998-05-19 | Intel Corporation | Computer system performing an inverse cosine transfer function for use with multimedia information |
US6020838A (en) * | 1996-12-23 | 2000-02-01 | National Instruments Corporation | System and method for generating a sigma-delta correction circuit using matrix calculation of linearity error correction coefficients |
CN1157071C (zh) | 1997-01-31 | 2004-07-07 | 西门子公司 | 一个数字化图象编码和解码的方法和装置 |
TW376628B (en) * | 1997-05-06 | 1999-12-11 | Holtek Semiconductor Inc | Method of accelerating JPEG quantization calculation in image compression |
US6134270A (en) * | 1997-06-13 | 2000-10-17 | Sun Microsystems, Inc. | Scaled forward and inverse discrete cosine transform and video compression/decompression systems employing the same |
JP3524747B2 (ja) * | 1998-01-30 | 2004-05-10 | 三洋電機株式会社 | 離散コサイン変換回路 |
WO1999039303A1 (en) | 1998-02-02 | 1999-08-05 | The Trustees Of The University Of Pennsylvania | Method and system for computing 8x8 dct/idct and a vlsi implementation |
TW395135B (en) | 1998-03-03 | 2000-06-21 | Nat Science Council | A high throughput and regular architecture of 2-D 8x8 DCT/IDCT using direct form |
US6539058B1 (en) * | 1998-04-13 | 2003-03-25 | Hitachi America, Ltd. | Methods and apparatus for reducing drift due to averaging in reduced resolution video decoders |
US6792149B1 (en) | 1998-05-07 | 2004-09-14 | Sarnoff Corporation | Method and apparatus for resizing an image frame including field-mode encoding |
US6310919B1 (en) | 1998-05-07 | 2001-10-30 | Sarnoff Corporation | Method and apparatus for adaptively scaling motion vector information in an information stream decoder |
KR20000013653A (ko) | 1998-08-12 | 2000-03-06 | 이종하 | 정/역 최적화 정수형 여현변환장치 및 그 방법 |
EP0990992A3 (de) | 1998-09-28 | 2002-02-13 | Siemens Aktiengesellschaft | Diskreter/invers-diskreter Cosinus-Transformationsvorrichtung und Anordnung |
GB2347038A (en) | 1999-02-18 | 2000-08-23 | Nokia Mobile Phones Ltd | A video codec using re-transmission |
US6167092A (en) * | 1999-08-12 | 2000-12-26 | Packetvideo Corporation | Method and device for variable complexity decoding of motion-compensated block-based compressed digital video |
US6529634B1 (en) | 1999-11-08 | 2003-03-04 | Qualcomm, Inc. | Contrast sensitive variance based adaptive block size DCT image compression |
KR100683380B1 (ko) * | 2000-02-21 | 2007-02-15 | 주식회사 팬택앤큐리텔 | 영상 압축 부호화를 위한 변환 및 역변환 방법 및 장치 |
JP2001318910A (ja) * | 2000-02-29 | 2001-11-16 | Sony Corp | 逆離散コサイン変換装置 |
DE10116204A1 (de) | 2000-08-12 | 2002-02-21 | Bosch Gmbh Robert | Verfahren zur ganzzahligen Approximation von Transformationskoeffizienten sowie Coder und Decoder |
KR100357689B1 (ko) * | 2000-11-13 | 2002-10-19 | 삼성전자 주식회사 | 일관된 화질을 가지는 실시간 가변 비트율 엠펙 비디오전송 시스템 |
US6859815B2 (en) | 2000-12-19 | 2005-02-22 | Koninklijke Philips Electronics N.V. | Approximate inverse discrete cosine transform for scalable computation complexity video and still image decoding |
US6799192B1 (en) * | 2001-01-09 | 2004-09-28 | Apple Computer, Inc. | Method and apparatus for inverse discrete cosine transform |
US6873655B2 (en) * | 2001-01-09 | 2005-03-29 | Thomson Licensing A.A. | Codec system and method for spatially scalable video data |
US8374237B2 (en) * | 2001-03-02 | 2013-02-12 | Dolby Laboratories Licensing Corporation | High precision encoding and decoding of video images |
JP2002374531A (ja) | 2001-06-15 | 2002-12-26 | Victor Co Of Japan Ltd | 復号装置 |
US7082450B2 (en) * | 2001-08-30 | 2006-07-25 | Nokia Corporation | Implementation of a transform and of a subsequent quantization |
US6909753B2 (en) * | 2001-12-05 | 2005-06-21 | Koninklijke Philips Electronics, N.V. | Combined MPEG-4 FGS and modulation algorithm for wireless video transmission |
US7007055B2 (en) * | 2002-03-12 | 2006-02-28 | Intel Corporation | Method of performing NxM Discrete Cosine Transform |
US20030215011A1 (en) | 2002-05-17 | 2003-11-20 | General Instrument Corporation | Method and apparatus for transcoding compressed video bitstreams |
US7379956B2 (en) * | 2002-07-14 | 2008-05-27 | Apple Inc. | Encoding and decoding data arrays |
KR100376060B1 (en) * | 2002-10-25 | 2003-03-17 | Humax Co Ltd | Method and system for re-setting image size using inverse discrete cosine transform |
US7792891B2 (en) * | 2002-12-11 | 2010-09-07 | Nvidia Corporation | Forward discrete cosine transform engine |
CN1326397C (zh) * | 2003-06-02 | 2007-07-11 | 杭州高特信息技术有限公司 | 一种dct快速变换结构 |
TWI224931B (en) | 2003-07-04 | 2004-12-01 | Mediatek Inc | Scalable system for inverse discrete cosine transform and method thereof |
TWI257054B (en) * | 2003-09-03 | 2006-06-21 | Mediatek Inc | Rapid and low cost of inverse discrete cosine transform system and method thereof |
JP2007507183A (ja) | 2003-09-24 | 2007-03-22 | テキサス インスツルメンツ インコーポレイテッド | 8×8変換及び量子化 |
GB0323038D0 (en) * | 2003-10-02 | 2003-11-05 | Koninkl Philips Electronics Nv | Method and apparatus for improved inverse transform calculation |
JP3951036B2 (ja) | 2003-11-27 | 2007-08-01 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 動的小数点方式、動的小数点演算方法、並びに2次元逆離散コサイン変換方法及びその装置 |
US20050196055A1 (en) * | 2004-03-04 | 2005-09-08 | Sheng Zhong | Method and system for codifying signals that ensure high fidelity reconstruction |
US7730116B2 (en) * | 2004-12-14 | 2010-06-01 | Stmicroelectronics, Inc. | Method and system for fast implementation of an approximation of a discrete cosine transform |
US8606023B2 (en) * | 2006-06-26 | 2013-12-10 | Qualcomm Incorporated | Reduction of errors during computation of inverse discrete cosine transform |
US8571340B2 (en) * | 2006-06-26 | 2013-10-29 | Qualcomm Incorporated | Efficient fixed-point approximations of forward and inverse discrete cosine transforms |
US8300698B2 (en) * | 2006-10-23 | 2012-10-30 | Qualcomm Incorporated | Signalling of maximum dynamic range of inverse discrete cosine transform |
-
2007
- 2007-06-22 US US11/767,452 patent/US8606023B2/en not_active Expired - Fee Related
- 2007-06-22 US US11/767,444 patent/US8385424B2/en active Active
- 2007-06-25 JP JP2009518495A patent/JP5086343B2/ja not_active Expired - Fee Related
- 2007-06-25 CN CN200780021734.6A patent/CN102007489B/zh not_active Expired - Fee Related
- 2007-06-25 KR KR1020087031503A patent/KR101013344B1/ko not_active IP Right Cessation
- 2007-06-25 EP EP07784535A patent/EP2035958A2/en not_active Withdrawn
- 2007-06-25 WO PCT/US2007/072039 patent/WO2008002881A2/en active Application Filing
- 2007-06-25 CA CA2653692A patent/CA2653692C/en not_active Expired - Fee Related
- 2007-06-26 TW TW096123075A patent/TWI373255B/zh not_active IP Right Cessation
- 2007-06-26 CN CN200780023784.8A patent/CN102016829B/zh active Active
- 2007-06-26 KR KR1020087031691A patent/KR100982156B1/ko active IP Right Grant
- 2007-06-26 WO PCT/US2007/072088 patent/WO2008002897A2/en active Application Filing
- 2007-06-26 EP EP07799026.5A patent/EP2035959B1/en active Active
- 2007-06-26 TW TW096123078A patent/TWI382767B/zh not_active IP Right Cessation
- 2007-06-26 CA CA2653693A patent/CA2653693C/en not_active Expired - Fee Related
- 2007-06-26 JP JP2009518500A patent/JP5269782B2/ja not_active Expired - Fee Related
- 2007-06-26 BR BRPI0712984-0A patent/BRPI0712984A2/pt not_active IP Right Cessation
-
2013
- 2013-03-11 JP JP2013048219A patent/JP5661836B2/ja not_active Expired - Fee Related
-
2014
- 2014-06-18 IN IN1239MUN2014 patent/IN2014MN01239A/en unknown
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5086343B2 (ja) | 逆離散コサイン変換計算における誤差低減 | |
KR100963458B1 (ko) | 순이산 및 역이산 코사인 변환의 효율적인 고정 소수점 근사 | |
RU2439682C2 (ru) | Уменьшение ошибок во время вычисления обратного дискретного косинусного преобразования | |
JP2005327298A (ja) | 動画像コーデック変換の高速実装 | |
KR100963459B1 (ko) | 순이산 및 역이산 코사인 변환의 효율적인 고정 소수점 근사 | |
JP2005502285A (ja) | 連続する画像を符号化する方法および装置 | |
RU2496139C2 (ru) | Эффективные аппроксимации с фиксированной запятой прямого и обратного дискретных косинусных преобразований | |
JP2005354307A (ja) | 逆量子化器及びこれを用いた画像復号化装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120214 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120509 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120516 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120614 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120621 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120807 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120906 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5086343 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150914 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |