JP5079297B2 - Method for fabricating compound semiconductor laser - Google Patents

Description

本発明は、ストライプ状のリッジ部位を有する化合物半導体レーザの作製方法に関する。   The present invention relates to a method for manufacturing a compound semiconductor laser having a striped ridge portion.

リッジストライプ型の導波路構造を設けた化合物半導体レーザは、化合物半導体からなる積層構造の上層部に形成されたリッジ部位と、この積層構造の上面に形成され、前記リッジ部位の上面部に相当する部分に開口部が設けられている絶縁性保護層と、当該絶縁性保護層の上面に前記開口部を埋める形で形成された電極と、を備えてなることが一般的である。この場合、絶縁性保護層に設ける開口部は、正確にリッジ部位の上面部に設けられる必要があり、そのためのさまざまな手法が提案されている。その一例を、図５に示す（例えば特許文献１参照）。図５（ａ）〜（ｉ）は、従来の窒化ガリウム系化合物半導体レーザの作製工程フローを示す図である。   The compound semiconductor laser provided with the ridge stripe type waveguide structure is formed on the upper layer portion of the laminated structure made of the compound semiconductor, and formed on the upper surface of the laminated structure, and corresponds to the upper surface portion of the ridge portion. In general, an insulating protective layer having an opening at a portion thereof and an electrode formed so as to fill the opening on the upper surface of the insulating protective layer are generally provided. In this case, the opening provided in the insulating protective layer needs to be accurately provided in the upper surface of the ridge region, and various techniques have been proposed. An example is shown in FIG. 5 (see, for example, Patent Document 1). FIGS. 5A to 5I are diagrams showing a manufacturing process flow of a conventional gallium nitride compound semiconductor laser.

まず、図５（ａ）に示すように、サファイア基板１上にＧａＮバッファ層２を形成し、このＧａＮバッファ層２上にＧａＮ系半導体層（例えばＧａＮ層）３を形成する。   First, as shown in FIG. 5A, a GaN buffer layer 2 is formed on a sapphire substrate 1, and a GaN-based semiconductor layer (for example, GaN layer) 3 is formed on the GaN buffer layer 2.

次に、図５（ｂ）に示すようにＧａＮ系半導体層３上にＳｉＯ₂からなる第一のマスク層４をＣＶＤ法、電子ビーム蒸着法、スパッタ蒸着法等の方法により堆積する。さらに、ＺｒＯ₂からなる第二のマスク層５を電子ビーム蒸着法やスパッタ蒸着法等の方法により堆積する。その後、酸素雰囲気下で３００℃以上８００℃以下の温度で熱処理を行う。この熱処理により、第二のマスク層５は後述の通り、フッ化アンモニウム溶液にエッチングされないようになる。 Next, as shown in FIG. 5B, a first mask layer 4 made of SiO ₂ is deposited on the GaN-based semiconductor layer 3 by a method such as CVD, electron beam evaporation, or sputtering. Further, a second mask layer 5 made of ZrO _{2 is} deposited by a method such as electron beam vapor deposition or sputtering vapor deposition. Thereafter, heat treatment is performed at a temperature of 300 ° C. to 800 ° C. in an oxygen atmosphere. This heat treatment prevents the second mask layer 5 from being etched into the ammonium fluoride solution, as will be described later.

次に、第二のマスク層５上にレジストを塗布し、光リソグラフィーにより図５（ｃ）のようにストライプ状のパターンを有するレジストマスク６を形成する。さらに、図５（ｄ）に示すようにレジストマスク６をマスクとして反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により第二のマスク層５をエッチングし、レジストマスク６のストライプ状のパターンが転写されることで第二のマスク部５ａを得る。続けて、同様にレジストマスク６をマスクとして第一のマスク層４をエッチングし、第一のマスク部４ａが得られる。その後、レジストマスク６を除去し、図５（ｅ）のような第二のマスク部５ａと第一のマスク部４ａよりなる積層マスク部８が形成される。   Next, a resist is applied on the second mask layer 5, and a resist mask 6 having a stripe pattern as shown in FIG. 5C is formed by photolithography. Further, as shown in FIG. 5D, the second mask layer 5 is etched by reactive ion etching (RIE) using the resist mask 6 as a mask, and the stripe pattern of the resist mask 6 is transferred. Thus, the second mask portion 5a is obtained. Subsequently, the first mask layer 4 is similarly etched using the resist mask 6 as a mask to obtain the first mask portion 4a. Thereafter, the resist mask 6 is removed, and a laminated mask portion 8 composed of the second mask portion 5a and the first mask portion 4a as shown in FIG. 5E is formed.

次に、この積層マスク部８をマスクとして、塩素ガスを含むエッチングガスを用いたドライエッチングによりＧａＮ系半導体層３をエッチングしリッジ部位３ａが形成される（図５（ｆ）参照）。ここでドライエッチングの手法としては電子サイクロトロン共鳴反応性イオンエッチング（ＥＣＲ−ＲＩＢＥ：Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ−Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｂｅａｍ Ｅｔｃｈｉｎｇ）や誘導結合プラズマ反応性イオンエッチング（ＩＣＰ−ＲＩＥ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ−Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）を用いることができる。   Next, using this laminated mask portion 8 as a mask, the GaN-based semiconductor layer 3 is etched by dry etching using an etching gas containing chlorine gas to form a ridge portion 3a (see FIG. 5F). Here, as a dry etching method, electron cyclotron resonance reactive ion etching (ECR-RIBE) or inductively coupled plasma reactive ion etching (ICP-RIE) is used. Can be used.

次に、第一のマスク部４ａの側壁部をフッ化アンモニウム溶液によるエッチングによって後退させて、図５（ｇ）のように第二のマスク部と５ａとリッジ部位３ａとの間に窪み部（以後、ネック部位と記述する）８５が形成される。上述したように、第二のマスク部５ａ（ＺｒＯ₂）は酸素雰囲気下で熱処理を施してあり、その効果によりフッ化アンモニウム溶液に対してエッチングされず、第一のマスク部４ａのみが選択的にエッチングされる。 Next, the side wall portion of the first mask portion 4a is retracted by etching with an ammonium fluoride solution, and a recessed portion (between the second mask portion 5a and the ridge portion 3a (see FIG. 5G) Hereinafter, 85 is described). As described above, the second mask portion 5a (ZrO ₂ ) is heat-treated in an oxygen atmosphere, and is not etched with respect to the ammonium fluoride solution due to its effect, and only the first mask portion 4a is selective. Is etched.

次に、図５（ｈ）に示すように、ＺｒＯ₂からなる絶縁層７ａ、７ｂを電子ビーム蒸着法やスパッタ蒸着法等により堆積する。この時、ネック部位８５にはＺｒＯ₂は堆積されない。これは、以下の理由による。先ず、電子ビーム蒸着法やスパッタ蒸着法などは、一般的に、堆積対象である試料の略垂直上方に蒸着源（堆積物のもととなるもの）が設置され、当該ターゲットから堆積物がチャンバ内に飛散され、試料に到達する堆積物は、ターゲットから前記試料へ方向性を持って飛散してきたものだけが堆積される。すなわち飛散した堆積物は、拡散性を持たないため、蒸着源方向から試料を観察したときに隠れている表面域には到達（堆積）しないという特徴を持つためである。したがって、第二のマスク部５ａ上面と側面とに絶縁層７ｂが、ＧａＮ系半導体層３のリッジ部位３ａの側面および、リッジ部位３ａの上面を除いたＧａＮ系半導体層３の上面に絶縁層７ａがそれぞれ形成されることになる。 Next, as shown in FIG. 5H, insulating layers 7a and 7b made of ZrO ₂ are deposited by an electron beam evaporation method, a sputtering evaporation method, or the like. At this time, ZrO ₂ is not deposited on the neck portion 85. This is due to the following reason. First, in an electron beam vapor deposition method, a sputter vapor deposition method, and the like, generally, an evaporation source (a source of the deposit) is installed substantially vertically above a sample to be deposited, and the deposit is transferred from the target to a chamber. Only deposits scattered in the direction from the target to the sample are deposited. That is, the scattered deposit does not have diffusibility, and therefore has a feature that it does not reach (deposit) the surface area hidden when the sample is observed from the vapor deposition source direction. Therefore, the insulating layer 7b is formed on the upper surface and the side surface of the second mask portion 5a, and the insulating layer 7a is formed on the side surface of the ridge portion 3a of the GaN-based semiconductor layer 3 and the upper surface of the GaN-based semiconductor layer 3 excluding the upper surface of the ridge portion 3a. Will be formed respectively.

次に、図５（ｉ）に示すように、フッ化アンモニウム溶液に浸けることにより、積層マスク部８と、当該積層マスク部８の上面と側面に形成された絶縁層７ｂと、が一緒に除去（リフトオフ）され、リッジ部位３ａの上面が露出した形状が得られる。   Next, as shown in FIG. 5I, by immersing in an ammonium fluoride solution, the laminated mask portion 8 and the insulating layer 7b formed on the upper surface and side surfaces of the laminated mask portion 8 are removed together. (Lift off) and a shape in which the upper surface of the ridge portion 3a is exposed is obtained.

以上のような作製方法を用いれば、化合物半導体の積層構造のリッジ部位の上面に絶縁性保護層の開口部が設けられた構造を得ることが可能となる。
特開２００４−１１９７７２号公報 By using the manufacturing method as described above, it is possible to obtain a structure in which the opening of the insulating protective layer is provided on the upper surface of the ridge portion of the laminated structure of the compound semiconductor.
Japanese Patent Laid-Open No. 2004-119772

しかしながら、このような作製方法では、以下に示す問題点があった。それは、図５（ｈ）に示すようにＺｒＯ₂からなる絶縁層７ａ、７ｂを電子ビーム蒸着法やスパッタ蒸着法等により堆積する際に、巨視的には、ネック部位８５にはＺｒＯ₂は堆積されないが、微視的には、粒状のＺｒＯ₂が、リッジ部位３ａの上面における第一のマスク部４ａに被覆されていない領域に付着してしまう点である。リッジ部位３ａの上面は、後の工程を経て、電流注入領域となる。しかし上述のように粒状のＺｒＯ₂によって被覆された領域は、本来のリッジ部位３ａの上面の面積を減少させ、結果的に電流注入領域の実効的な面積が減少することとなる。また粒状のＺｒＯ₂の付着は、量的にも、場所的にも制御が困難であるために、電流注入量域の実効的な面積のばらつきを生じさせることとなる。これらのことが半導体レーザの駆動電流と駆動電圧が上昇したり、ばらつきが発生したりする原因となってきた。 However, such a manufacturing method has the following problems. It insulating layer 7a composed of ZrO ₂ as shown in FIG. 5 (h), and 7b in depositing by electron beam evaporation method or sputter deposition method, or the like, macroscopically, ZrO ₂ in the neck portion 85 is deposited However, microscopically, the granular ZrO ₂ adheres to a region of the upper surface of the ridge portion 3a that is not covered with the first mask portion 4a. The upper surface of the ridge portion 3a becomes a current injection region through a later process. However, as described above, the region covered with the granular ZrO ₂ reduces the area of the upper surface of the original ridge portion 3a, and as a result, the effective area of the current injection region decreases. Further, the adhesion of granular ZrO ₂ is difficult to control both in terms of quantity and location, and therefore causes variation in the effective area of the current injection amount region. These have caused the drive current and drive voltage of the semiconductor laser to increase and cause variations.

しかも、現在では、半導体レーザの高出力化に伴い、リッジ部位の設計線幅は、１．２ミクロン程度まで細くなる傾向があり、リッジ部位の上面の付着物が与える影響は更に大きくなっている。   Moreover, at present, with the increase in the output of the semiconductor laser, the design line width of the ridge portion tends to be reduced to about 1.2 microns, and the influence of the deposit on the upper surface of the ridge portion is further increased. .

そこで本発明は、上記の問題に鑑みてなされたものであり、電流注入領域の実効的な面積の減少やばらつきが生じない化合物半導体レーザの作製方法を提供することを目的とする。   Accordingly, the present invention has been made in view of the above problems, and an object of the present invention is to provide a method for manufacturing a compound semiconductor laser in which the effective area reduction and variation of the current injection region do not occur.

上記目的を達成するため、本発明によるストライプ状のリッジ部位を有する化合物半導体レーザの作製方法は、複数の化合物半導体層が積層して形成される積層基板の上面全域に、第一のマスク層と、第二のマスク層と、第三のマスク層と、を順に設ける第１の工程と、第三のマスク層の上面に、ストライプ状のパターンを有するレジストマスクを設ける第２の工程と、そのレジストマスクをマスクとして、第三のマスク層、第二のマスク層、第一のマスク層を順にエッチングして、積層基板の上面に前記パターンを有する第一のマスク部、第二のマスク部、第三のマスク部からなる積層マスク部を形成する第３の工程と、積層マスク部をマスクとして積層基板を所定深さまでエッチングして、積層基板に前記パターンを有するリッジ部位を形成する第４の工程と、積層マスク部のうちの第二のマスク部を選択的に側面から所定の深さまでエッチングして、第一のマスク部と第三のマスク部の間に窪み部を形成する第５の工程と、積層基板の上面と、リッジ部位の側面と、第三のマスク部の上面及び側面と、第一のマスク部の側面と、に絶縁層を形成する第６の工程と、積層マスク部を除去することで、積層基板の上面とリッジ部位の側面と第一のマスク部の側面以外に形成された絶縁層を離脱させて、リッジ部位の上面に絶縁層の開口部を形成する第７の工程と、当該開口部に電極を設ける第８の工程と、を含む。   In order to achieve the above object, a method of manufacturing a compound semiconductor laser having a striped ridge portion according to the present invention includes a first mask layer and an entire upper surface of a laminated substrate formed by laminating a plurality of compound semiconductor layers. A first step of sequentially providing a second mask layer and a third mask layer; a second step of providing a resist mask having a stripe pattern on the upper surface of the third mask layer; Using the resist mask as a mask, the third mask layer, the second mask layer, and the first mask layer are sequentially etched, and the first mask portion having the pattern on the upper surface of the laminated substrate, the second mask portion, A third step of forming a laminated mask portion comprising a third mask portion; and etching the laminated substrate to a predetermined depth using the laminated mask portion as a mask to form a ridge portion having the pattern on the laminated substrate. And etching the second mask part of the laminated mask part selectively from the side surface to a predetermined depth to form a recess part between the first mask part and the third mask part. 5th process to form, 6th process of forming an insulating layer in the upper surface of a laminated substrate, the side surface of a ridge part, the upper surface and side surface of a 3rd mask part, and the side surface of a 1st mask part Then, by removing the laminated mask portion, the insulating layer formed on the upper surface of the laminated substrate, the side surface of the ridge portion, and the side surface of the first mask portion is separated, and the opening portion of the insulating layer is formed on the upper surface of the ridge portion. And a seventh step of forming an electrode in the opening.

このような方法によると、リッジ部位の上面に絶縁物が付着する（乗る）ことがないため、上述の電流注入領域の実効的な面積の減少やばらつきが生じない。   According to such a method, since the insulator does not adhere (climb) on the upper surface of the ridge portion, the effective area reduction or variation of the current injection region does not occur.

また、前記第３の工程と前記第５の工程におけるエッチングがドライエッチングであっても良い。その場合、その第５の工程において、ドライエッチングによって積層マスク部の側面、及び、積層基板のリッジ部位の側面と、に付着した反応性生物を除去する工程を含む事が望ましい。   Further, the etching in the third step and the fifth step may be dry etching. In that case, it is desirable that the fifth step includes a step of removing reactive organisms attached to the side surface of the laminated mask portion and the side surface of the ridge portion of the laminated substrate by dry etching.

このような方法によると、ドライエッチングはウェットエッチングに比べて異方性が高く、所定の設計線幅を有したリッジ部位の作製が可能となる。また、ここでのドライエッチングによって形成された反応性生物を除去することで、その後の工程の正確性を向上させることができる。   According to such a method, dry etching has higher anisotropy than wet etching, and a ridge portion having a predetermined design line width can be produced. Moreover, the accuracy of subsequent processes can be improved by removing the reactive organisms formed by the dry etching here.

また、前記第一のマスク層の層厚が、５０〜５００オングストロームであることが望ましい。   The first mask layer preferably has a thickness of 50 to 500 angstroms.

このような構成によると、第一のマスク層の堆積時にピンホール（貫通孔）が生じる事は無く、マスク層としての機能を十分に果たすことが可能となる。また後述するように、第一のマスク層に隣接して形成される余分な絶縁層の突起を小さくすることが可能となる。   According to such a configuration, pinholes (through holes) do not occur when the first mask layer is deposited, and the function as the mask layer can be sufficiently achieved. In addition, as will be described later, it is possible to reduce the protrusion of an extra insulating layer formed adjacent to the first mask layer.

また、前記第一のマスク層と前記第三のマスク層の材質が、前記第二のマスク層の材質と異なることが望ましい。   The material of the first mask layer and the third mask layer is preferably different from the material of the second mask layer.

このような構成によると、それぞれのマスク層に対するエッチャント（ドライエッチングの場合はエッチングガス、ウェットエッチングの場合はエッチング溶液）が異なり、したがって、それぞれのマスク層を選択的にエッチングすることが可能となる。   According to such a configuration, the etchant for each mask layer (etching gas in the case of dry etching, etching solution in the case of wet etching) is different, and therefore each mask layer can be selectively etched. .

また、前記第一のマスク層と前記第三のマスク層がＳｉＯ₂又はＳｉ₃Ｎ₄であって、前記第二のマスク層がＡｌであっても良い。 The first mask layer and the third mask layer may be SiO ₂ or Si ₃ N ₄ , and the second mask layer may be Al.

このような構成によると、第一のマスク層及び第三のマスク層のエッチャントがＣＦ₄やＣＨＦ₃といったフッ素系エッチングガスとすることが可能となり、第二のマスク層のエッチャントはＣｌ₂やＳｉＣｌ₄といった塩素系ガスとすることが可能となる。したがって、第一のマスク層及び第三のマスク層と、第二のマスク層とを、それぞれ選択的にエッチングすることが可能となる。 According to such a configuration, the etchant of the first mask layer and the third mask layer can be a fluorine-based etching gas such as CF ₄ or CHF _3, and the etchant of the second mask layer can be Cl ₂ or SiCl. It becomes possible to use a chlorine-based gas such as ₄ . Accordingly, the first mask layer, the third mask layer, and the second mask layer can be selectively etched.

本発明のストライプ状のリッジ部位を有する化合物半導体レーザの作製方法によれば、リッジ部位の上面に、絶縁物を堆積させないことが可能となり、レーザ素子の駆動電流や駆動電圧にばらつきや損失が生じない。   According to the method for manufacturing a compound semiconductor laser having a striped ridge portion of the present invention, it is possible to prevent an insulator from being deposited on the upper surface of the ridge portion, resulting in variations and losses in the drive current and drive voltage of the laser element. Absent.

以下に、本発明の実施形態について図面を参照しながら詳述する。先ず、本発明の第１実施形態である化合物半導体レーザについて説明する。図１は本発明の第１実施形態であるアルミニウムガリウムインジウムリン（ＡｌＧａＩｎＰ）系化合物半導体レーザの作製工程フローの各工程毎における断面図である。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. First, the compound semiconductor laser which is 1st Embodiment of this invention is demonstrated. FIG. 1 is a cross-sectional view for each step of a manufacturing process flow of an aluminum gallium indium phosphide (AlGaInP) compound semiconductor laser according to the first embodiment of the present invention.

先ず、ＡｌＧａＩｎＰ系半導体レーザはｎ型ＧａＡｓ基板上（図示せず）に、有機金属気相成長（ＭＯＣＶＤ）法、分子線エピタキシャル成長（ＭＢＥ）法などの結晶成長法により、ｎ型ＧａＡｓバッファ層、ｎ型Ａｌ_XＧａ_YＩｎ_1-X-YＰ（０＜Ｘ＜１、０＜Ｙ＜１、Ｘ＋Ｙ＜１、以下、ＡｌＧａＩｎＰと略称する）クラッド層、ＡｌＧａＩｎＰ障壁層とＧａＩｎＰ井戸層とによって構成される多重量子井戸活性層、ｐ型ＡｌＧａＩｎＰクラッド層、ｐ型ＧａＡｓコンタクト層を順次形成した化合物半導体の積層構造（以下、積層基板と記述することもある）１０を形成する。 First, an AlGaInP semiconductor laser is formed on an n-type GaAs substrate (not shown) by crystal growth methods such as metal organic chemical vapor deposition (MOCVD) and molecular beam epitaxy (MBE). Type Al _X Ga _Y In _1-XY P (0 <X <1, 0 <Y <1, X + Y <1, hereinafter abbreviated as AlGaInP) cladding layer, an AlGaInP barrier layer and a GaInP well layer A compound semiconductor laminated structure (hereinafter also referred to as a laminated substrate) 10 in which a quantum well active layer, a p-type AlGaInP cladding layer, and a p-type GaAs contact layer are sequentially formed is formed.

次に、図１（ａ）に示す様に、この積層基板１０の上面全域に厚さ２００オングストロームのＳｉＯ₂よりなる第一のマスク層１１を、次に厚さ３０００オングストロームのＡｌよりなる第二のマスク層２１を、更に、厚さ２０００オングストロームのＳｉＯ₂よりなる第三のマスク層３１を、電子ビーム蒸着法により形成する。 Next, as shown in FIG. 1A, a first mask layer 11 made of SiO ₂ having a thickness of 200 angstroms is formed on the entire upper surface of the laminated substrate 10, and then a _second mask made of Al having a thickness of 3000 angstroms. Further, a third mask layer 31 made of SiO _{2 having} a thickness of 2000 angstroms is formed by electron beam evaporation.

次に第三のマスク層３１の上面全域にレジストマスク層を設け、そのレジストマスク層をフォトリソグラフィによりパターニングし、ストライプ状のパターンを有するレジストマスク７１が形成される。（図１（ｂ）参照）   Next, a resist mask layer is provided over the entire upper surface of the third mask layer 31, and the resist mask layer is patterned by photolithography to form a resist mask 71 having a stripe pattern. (See Fig. 1 (b))

次に、形成したレジストマスク７１をマスクとして、反応性イオンエッチング法により、第三のマスク層３１、第二のマスク層２１、第一のマスク層１１を順次エッチングして第三のマスク部３１ａ、第二のマスク部２１ａ、第一のマスク部１１ａ、が形成される。ここでのエッチングによって、ストライプ状にエッチングされた領域の積層基板１０の表面が露出される。また、この第一、第二、第三のマスク部１１ａ、２１ａ、３１ａを合わせて積層マスク部４１と呼ぶことにする。次にレジストマスク７１を除去し、図１（ｃ）に示した構造が得られる。ここで第一及び第三のマスク層１１、３１であるＳｉＯ₂のエッチングにはＣＦ₄やＣＨＦ₃などのフッ素系エッチングガスを、また、第二のマスク層２１であるＡｌのエッチングには、Ｃｌ₂やＳｉＣｌ₄などの塩素系エッチングガスを、それぞれ用いる。また、レジストマスク７１の除去には、アセトンなどの有機溶剤を用いて溶解する。 Next, the third mask layer 31, the second mask layer 21, and the first mask layer 11 are sequentially etched by reactive ion etching using the formed resist mask 71 as a mask to form a third mask portion 31 a. The second mask portion 21a and the first mask portion 11a are formed. By the etching here, the surface of the multilayer substrate 10 in the region etched in the stripe shape is exposed. The first, second, and third mask portions 11a, 21a, and 31a are collectively referred to as a laminated mask portion 41. Next, the resist mask 71 is removed, and the structure shown in FIG. Here, a fluorine-based etching gas such as CF ₄ or CHF ₃ is used for etching the SiO ₂ that is the first and third mask layers 11 and 31, and an Al that is the second mask layer 21 is etched. A chlorine-based etching gas such as Cl ₂ or SiCl _{4 is} used. The resist mask 71 is removed by using an organic solvent such as acetone.

次に、上記の積層マスク部４１をマスクとして、積層基板１０をｐ型ＡｌＧａＩｎＰクラッド層の途中までエッチングし、図１（ｄ）に示したようなリッジ部位１０ａが形成される。この場合のエッチングガスとしては、例えばＣｌ₂、ＳｉＣｌ₄、ＢＣｌ₃などの塩素系ガスを用いる。本実施形態の如く、ドライエッチングによりストライプ状のパターンを有するリッジ部位１０ａを形成する場合、積層基板１０、積層マスク部４１、及びエッチングガスのそれぞれの構成元素が、エッチング中に相互に反応して、図１（ｄ）に示すように反応生成物９１がエッチング側面であるリッジ部位１０ａの側面及び積層マスク部４１の側面に付着して残る事が多い。この反応生成物９１が積層マスク部４１の側面に残った状態では、次に説明する第二のマスク部２１ａのウェットエッチング工程において、正常なエッチングがなされない危険性がある。そのため、この積層マスク部４１の側面に残った反応性生物９１を除去する必要がある。この場合では、５０ｗｔ％のフッ化水素酸と４０ｗｔ％のフッ化アンモニウム水溶液を、重量比率で１：５０の割合で混合して液温１５℃に保持した溶液中で１０秒間エッチングする事により、反応生成物９１を完全に除去する事ができる。 Next, using the laminated mask portion 41 as a mask, the laminated substrate 10 is etched partway through the p-type AlGaInP cladding layer to form a ridge portion 10a as shown in FIG. As an etching gas in this case, for example, a chlorine-based gas such as Cl ₂ , SiCl ₄ , or BCl ₃ is used. When the ridge portion 10a having a stripe pattern is formed by dry etching as in the present embodiment, the constituent elements of the laminated substrate 10, the laminated mask portion 41, and the etching gas react with each other during the etching. As shown in FIG. 1 (d), the reaction product 91 often remains attached to the side surface of the ridge portion 10 a that is the etching side surface and the side surface of the laminated mask portion 41. When the reaction product 91 remains on the side surface of the laminated mask portion 41, there is a risk that normal etching is not performed in the wet etching process of the second mask portion 21a described below. Therefore, it is necessary to remove the reactive organism 91 remaining on the side surface of the laminated mask portion 41. In this case, 50 wt% hydrofluoric acid and 40 wt% ammonium fluoride aqueous solution are mixed at a weight ratio of 1:50 and etched in a solution kept at a liquid temperature of 15 ° C. for 10 seconds, The reaction product 91 can be completely removed.

次に、液温４０℃の８５％リン酸中に６０秒浸ける事により、第二のマスク部２１のみを選択的にエッチングし、図１（ｅ）に示したように、積層マスク部４１の側壁部、すなわち、第一、第二、及び、第三のマスク部の側面からなる面に、第二のマスク部の側面部分を凹部とした窪み部（以後、ネック部位と記述する）８１を有する形状が得られる。この場合、先述の反応生成物９１が残った状態であると、第二マスク部２１ａのエッチング速度に場所によるばらつきが生じ、ネック部位８１の形状再現性が得られない。   Next, by immersing in 85% phosphoric acid at a liquid temperature of 40 ° C. for 60 seconds, only the second mask portion 21 is selectively etched, and as shown in FIG. On the side wall portion, that is, the surface composed of the side surfaces of the first, second, and third mask portions, a hollow portion (hereinafter referred to as a neck portion) 81 having a side portion of the second mask portion as a recess is provided. The shape which has is obtained. In this case, if the above-described reaction product 91 remains, the etching rate of the second mask portion 21a varies depending on the location, and the shape reproducibility of the neck portion 81 cannot be obtained.

次に、図１（ｆ）に示すように、試料の略垂直上方から層厚３５００オングストロームのＺｒＯ₂よりなる絶縁層６１を、電子ビーム蒸着法により堆積する。この場合、上述のように、ネック部位８１には、蒸着源より飛んできたＺｒＯ₂が到達しにくいため、第二のマスク部２１ａの側面部位を中心に、絶縁層６１が形成されない部分が生じる。ただし、第一のマスク部１１ａの上部などにも、多少のＺｒＯ₂微粒子６１ａ等が付着するのは実質的に不可避である。もしも第一のマスク部１１ａがない作製方法を用いた場合、ＺｒＯ₂微粒子６１ａ等がリッジ部位１０ａの上面に付着してしまい、完成した半導体レーザ素子に電流を注入する際の障害となってしまう。第一のマスク部１１ａは、この現象を回避するためにリッジ部位１０ａの上面を保護する機能を有している。 Next, as shown in FIG. 1 (f), an insulating layer 61 made of ZrO _{2 having a} layer thickness of 3500 angstroms is deposited by electron beam evaporation from substantially vertically above the sample. In this case, as described above, since the ZrO ₂ flying from the vapor deposition source is difficult to reach the neck portion 81, there is a portion where the insulating layer 61 is not formed around the side portion of the second mask portion 21a. . However, it is inevitable that some ZrO ₂ fine particles 61a and the like adhere to the upper portion of the first mask portion 11a. If the manufacturing method without the first mask portion 11a is used, the ZrO ₂ fine particles 61a and the like adhere to the upper surface of the ridge portion 10a, which becomes an obstacle to injecting current into the completed semiconductor laser device. . The first mask portion 11a has a function of protecting the upper surface of the ridge portion 10a in order to avoid this phenomenon.

引き続き、液温２０℃の１０％フッ酸中に６０秒浸ける事により、積層マスク部４１と、その積層マスク部４１の表面に形成された絶縁層６１ｃと、が一緒に除去（リフトオフ）され、図１（ｇ）に示したように、リッジ部位１０ａの表面が露出した構造が得られる。従って、第一のマスク部１１ａの上部に付着したＺｒＯ₂微粒子６１ａも、第一のマスク部１１ａが溶出される際、同時に取り除かれる。ただし、この際、リッジ部位１０ａの上面の両端に、第一のマスク部１１ａの厚みに相当する高さを有する絶縁層６１の突起６１ｂが残留する。この突起６１ｂは、その後の工程の途中で折れて破片がリッジ部位１０ａの上面に付着する事がある。このため、できるだけ突起６１ｂの高さを低くし、その危険性が実用上問題ない範囲に抑える必要がある。即ち、突起６１ｂの高さを決める第一のマスク部１１ａの厚みが薄い方が望ましい。より具体的には、５００オングストローム以下とする事が望ましい。ただし、５０オングストロームを下回ると、成膜方法や成膜条件によっては、膜中に生じる微小なピンホール（貫通孔）により上述のリッジ部位１０ａの上面を保護する機能が損なわれるため、望ましくない。 Subsequently, by immersing in 10% hydrofluoric acid at a liquid temperature of 20 ° C. for 60 seconds, the laminated mask portion 41 and the insulating layer 61c formed on the surface of the laminated mask portion 41 are removed together (lifted off). As shown in FIG. 1G, a structure in which the surface of the ridge portion 10a is exposed is obtained. Accordingly, the ZrO ₂ fine particles 61a adhering to the upper portion of the first mask portion 11a are also removed simultaneously when the first mask portion 11a is eluted. However, at this time, the protrusions 61b of the insulating layer 61 having a height corresponding to the thickness of the first mask portion 11a remain at both ends of the upper surface of the ridge portion 10a. The protrusion 61b may be broken during the subsequent process, and a fragment may adhere to the upper surface of the ridge portion 10a. For this reason, it is necessary to make the height of the protrusion 61b as low as possible, and to limit the risk to a range where there is no practical problem. That is, it is desirable that the thickness of the first mask portion 11a that determines the height of the protrusion 61b is thin. More specifically, it is desirable to set it to 500 angstroms or less. However, if the thickness is less than 50 angstroms, the function of protecting the upper surface of the above-described ridge portion 10a by a minute pin hole (through hole) generated in the film is not desirable depending on the film forming method and film forming conditions.

次に、絶縁層６１と、リッジ部位１０ａの表面にｐ側電極５１を形成して、図１（ｈ）の構造が得られる。以降、積層基板１０の裏面を研削・研磨してウエハの厚みを１００ミクロン程度に薄く加工し、裏面にｎ側電極を形成した後、ウエハを分割して、ＡｌＧａＩｎＰ系化合物半導体レーザが得られる。   Next, the p-side electrode 51 is formed on the surface of the insulating layer 61 and the ridge portion 10a to obtain the structure of FIG. Thereafter, the back surface of the multilayer substrate 10 is ground and polished to reduce the thickness of the wafer to about 100 microns, an n-side electrode is formed on the back surface, and then the wafer is divided to obtain an AlGaInP-based compound semiconductor laser.

以上のような作製方法により、第一のマスク部１１ａがＺｒＯ₂からなる絶縁層のリッジ部位１０ａ上面への堆積を防ぐことができるため、上述した、電流注入領域の実行面積のばらつきや減少を防ぐことが可能となる。その結果、レーザとしての出力信頼性が向上することとなる。 The manufacturing method as described above can prevent the first mask portion 11a from being deposited on the upper surface of the ridge portion 10a of the insulating layer made of ZrO _2. It becomes possible to prevent. As a result, the output reliability as a laser is improved.

なお、以上の作製方法において反応生成物９１は、積層基板１０をｐ型ＡｌＧａＩｎＰクラッド層の途中までエッチングする際に生じたものであるが、第二のマスク層２１または第一のマスク層１１を反応性イオンエッチング法によりエッチングする際にも、エッチング条件によっては、反応生成物が被エッチング物の側面に形成される場合がある。この場合においても同様に、５０ｗｔ％のフッ化水素酸と４０ｗｔ％のフッ化アンモニウム水溶液を、重量比率で１：５０の割合で混合した溶液で処理する事により、除去する事が可能である。   In the above manufacturing method, the reaction product 91 is generated when the laminated substrate 10 is etched to the middle of the p-type AlGaInP cladding layer, but the second mask layer 21 or the first mask layer 11 is removed. When etching is performed by the reactive ion etching method, a reaction product may be formed on the side surface of the object to be etched depending on the etching conditions. In this case as well, it can be removed by treating with a solution in which 50 wt% hydrofluoric acid and 40 wt% ammonium fluoride aqueous solution are mixed at a weight ratio of 1:50.

また、以上の作製方法においては、積層マスク部４１を形成した後、レジストマスク７１を除去しているが、レジストマスク７１の除去は、別のタイミングで行なっても構わない。例えば、第三のマスク層３１をエッチングした直後であったり、第二のマスク層２１をエッチングした直後であったり、積層基板１０をｐ型ＡｌＧａＩｎＰクラッド層の途中までエッチングした直後であっても良い。ただし、第二のマスク層２１をエッチングした直後にレジストマスク７１を除去する場合、第一のマスク層１１をエッチングする際に、第一のマスク層１１と同じＳｉＯ₂よりなる、第三のマスク層３１も同時にエッチングされる事となる点に注意が必要である。この場合は、本実施の形態のごとく、第一のマスク層１１の厚みが、第三のマスク層３１のそれに比べて例えば1／１０程度と十分薄い場合にのみ可能である。また、除去工程を特に設けず、液温２０℃の１０％フッ酸中に６０秒浸ける事により、積層マスク部４１と、絶縁層６１ｃとを除去（リフトオフ）する際に、一緒に除去する形としても特に問題はない。 In the above manufacturing method, the resist mask 71 is removed after the stacked mask portion 41 is formed. However, the resist mask 71 may be removed at another timing. For example, it may be immediately after the third mask layer 31 is etched, just after the second mask layer 21 is etched, or just after the laminated substrate 10 is etched partway through the p-type AlGaInP cladding layer. . However, when the resist mask 71 is removed immediately after the second mask layer 21 is etched, the third mask made of the same SiO ₂ as the first mask layer 11 when the first mask layer 11 is etched. Note that layer 31 will also be etched at the same time. In this case, as in the present embodiment, it is possible only when the thickness of the first mask layer 11 is sufficiently thin, for example, about 1/10 as compared with that of the third mask layer 31. Further, there is no particular removal step, and the layer mask part 41 and the insulating layer 61c are removed together (lifted off) by being immersed in 10% hydrofluoric acid at a liquid temperature of 20 ° C. for 60 seconds. There is no particular problem.

また、以上の作製方法においては、積層マスク部４１をマスクとして、積層基板１０をｐ型ＡｌＧａＩｎＰクラッド層の途中までエッチングした後に、ネック部位８１を形成したが、この工程は、順番が逆になっても構わない。   Further, in the above manufacturing method, the neck portion 81 is formed after the laminated substrate 10 is etched halfway through the p-type AlGaInP clad layer using the laminated mask portion 41 as a mask, but this order is reversed. It doesn't matter.

以上、説明した図１（ａ）〜（ｈ）に示す本発明の第一の実施形態においては、化合物半導体からなる積層基板１０をエッチングすることでリッジ部位１０ａを形成し、その後に、第二のマスク部２１をエッチングしてネック部位８１が形成された。しかし、これらの工程の順序を入れ替える事により、第１実施形態と同様の効果を保ちつつも、より少ない工程数で化合物半導体レーザ素子を作製する事ができる。これを次の第２実施形態で説明する。   As described above, in the first embodiment of the present invention shown in FIGS. 1A to 1H, the ridge portion 10a is formed by etching the laminated substrate 10 made of a compound semiconductor, and then the second The mask portion 21 was etched to form a neck portion 81. However, by switching the order of these steps, the compound semiconductor laser device can be manufactured with a smaller number of steps while maintaining the same effect as in the first embodiment. This will be described in the next second embodiment.

次に、本発明の第２実施形態について、図２を参照しながら説明する。図２は、本発明の第２実施形態による、アルミニウムガリウムインジウムリン（ＡｌＧａＩｎＰ）系化合物半導体レーザの作製工程フローの各工程毎における断面図である。まずＡｌＧａＩｎＰ系化合物半導体レーザは、ｎ型ＧａＡｓ基板上（図示せず）に、有機金属気相成長（ＭＯＣＶＤ）法、分子線エピタキシャル成長（ＭＢＥ）法などの結晶成長法により、ｎ型ＧａＡｓバッファ層、ｎ型Ａｌ_XＧａ_YＩｎ_1-X-YＰ（０＜Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ≦１、以下、ＡｌＧａＩｎＰと略称する）クラッド層、ＡｌＧａＩｎＰ障壁層とＧａＩｎＰ井戸層とによって構成される多重量子井戸活性層、ｐ型ＡｌＧａＩｎＰクラッド層、ｐ型ＧａＡｓコンタクト層を順次形成した化合物半導体の積層構造（以下、積層基板と記述することもある）２０を形成する。 Next, a second embodiment of the present invention will be described with reference to FIG. FIG. 2 is a cross-sectional view for each step of the manufacturing process flow of the aluminum gallium indium phosphide (AlGaInP) based compound semiconductor laser according to the second embodiment of the present invention. First, an AlGaInP-based compound semiconductor laser has an n-type GaAs buffer layer formed on a n-type GaAs substrate (not shown) by a crystal growth method such as metal organic chemical vapor deposition (MOCVD) or molecular beam epitaxial growth (MBE). n-type Al _X Ga _Y In _1-XY P (0 <X ≦ 1, 0 ≦ Y ≦ 1, X + Y ≦ 1, hereinafter abbreviated as AlGaInP) cladding layer, AlGaInP barrier layer and GaInP well layer A compound semiconductor laminated structure (hereinafter also referred to as a laminated substrate) 20 in which a multiple quantum well active layer, a p-type AlGaInP cladding layer, and a p-type GaAs contact layer are sequentially formed is formed.

次に、図２（ａ）に示す様に、この積層基板２０の表面に厚さ２００オングストロームのＳｉＯ₂よりなる第一のマスク層１２を、次に厚さ３０００オングストロームのＡｌよりなる第二のマスク層２２を、更に、厚さ２０００オングストロームのＳｉＯ₂よりなる第三のマスク層３２を、電子ビーム蒸着法により形成する。 Next, as shown in FIG. 2A, a first mask layer 12 made of SiO ₂ having a thickness of 200 angstroms is formed on the surface of the laminated substrate 20, and then a _second mask made of Al having a thickness of 3000 angstroms. A mask layer 22 and a third mask layer 32 made of SiO _{2 having} a thickness of 2000 angstroms are formed by electron beam evaporation.

次に第三のマスク層３２の上面全域にレジストマスク層を設け、そのレジストマスク層をフォトリソグラフィによりパターニングし、ストライプ状のパターンを有するレジストマスク７２が形成される。（図２（ａ）参照）   Next, a resist mask layer is provided over the entire upper surface of the third mask layer 32, and the resist mask layer is patterned by photolithography to form a resist mask 72 having a stripe pattern. (See Fig. 2 (a))

次に、形成したレジストマスク７２をマスクとして、ＣＦ₄やＣＨＦ₃などのフッ素系エッチングガスを用いた反応性イオンエッチング法により、第三のマスク層３２を、第二のマスク層２２が露出するまでエッチングして、第三のマスク部３２ａが形成され、図２（ｂ）の形状が得られる。 Next, using the formed resist mask 72 as a mask, the second mask layer 22 is exposed from the third mask layer 32 by a reactive ion etching method using a fluorine-based etching gas such as CF ₄ or CHF _3. The third mask portion 32a is formed by etching until the shape of FIG. 2B is obtained.

次に、液温４０℃の８５％リン酸中に６０秒浸ける事により、第二のマスク層２２をエッチングして第一のマスク層１２が露出されるが、このようなウェットエッチングは、ドライエッチング法と異なり等方性が強いため、第二のマスク層２２の第三のマスク部３２ａの直下の部分までエッチングが進行し、第二のマスク部２２ａが形成されると同時に、窪み部（以後、ネック部位と記述する）８２が形成される（図２（ｃ）参照）。   Next, by immersing in 85% phosphoric acid at a liquid temperature of 40 ° C. for 60 seconds, the second mask layer 22 is etched and the first mask layer 12 is exposed. Since the isotropic property is strong unlike the etching method, the etching proceeds to a portion immediately below the third mask portion 32a of the second mask layer 22 to form the second mask portion 22a, and at the same time, the recess portion ( Hereinafter, a neck portion 82 is formed (see FIG. 2C).

次に、再びＣＦ₄やＣＨＦ₃などのフッ素系エッチングガスを用いた反応性イオンエッチング法により、第一のマスク層１２をエッチングして積層基板２０の表面を露出させ、第一のマスク部１２ａが得られる。その後、レジストマスク７２を除去し、図２（ｄ）に示した構造が得られる。また、この第一〜第三のマスク部１２ａ、２２ａ、３２ａを合わせて積層マスク部４２と呼ぶことにする。この場合、反応性イオンエッチング法の異方性を利用する事で、図２（ｄ）の如く第三のマスク部３２ａと同じ幅で第一のマスク部１２ａを残す事が可能である。ただしこのエッチングの際に、エッチング条件によっては反応生成物がネック部位８２に付着する事がある。完全にネック部位８２が反応生成物で埋まってしまうと、あとの工程でリッジ部位２０ａ上の絶縁層６２を積層マスク部４２と一緒に除去する（リフトオフする）際に問題となる。しかし、第１実施形態で示したように、第一のマスク層３２の厚みをたかだか５００オングストロームとすると、ネック部位８２が埋まる十分前に、前記ドライエッチングを終了する事ができるため、問題はない。 Next, the first mask layer 12 is etched again by a reactive ion etching method using a fluorine-based etching gas such as CF ₄ or CHF ₃ to expose the surface of the multilayer substrate 20, and the first mask portion 12a Is obtained. Thereafter, the resist mask 72 is removed, and the structure shown in FIG. The first to third mask portions 12a, 22a, and 32a are collectively referred to as a laminated mask portion 42. In this case, by utilizing the anisotropy of the reactive ion etching method, it is possible to leave the first mask portion 12a with the same width as the third mask portion 32a as shown in FIG. However, during this etching, a reaction product may adhere to the neck portion 82 depending on the etching conditions. If the neck portion 82 is completely filled with the reaction product, there will be a problem when the insulating layer 62 on the ridge portion 20a is removed together with the stacked mask portion 42 (lifted off) in a later step. However, as shown in the first embodiment, when the thickness of the first mask layer 32 is at most 500 angstroms, there is no problem because the dry etching can be completed sufficiently before the neck portion 82 is filled. .

次に、積層マスク部４２をマスクとして、積層基板２０を、ｐ型ＡｌＧａＩｎＰクラッド層の途中までエッチングし、図２（ｅ）に示したようなリッジ部位２０ａが形成される。更にそのエッチングによってエッチング側面に生成した反応生成物９２を除去して図２（ｆ）の構造が得られた後に、図２（ｇ）に示すように図２（ｆ）の構造の上面全域に、層厚３５００オングストロームのＺｒＯ₂よりなる絶縁層６２を、電子ビーム蒸着法により形成する。その後ｐ側電極を形成する工程は、第１実施形態の場合と同じであるため、説明および図示は省略する。 Next, using the laminated mask portion 42 as a mask, the laminated substrate 20 is etched partway through the p-type AlGaInP cladding layer to form a ridge portion 20a as shown in FIG. Further, after the reaction product 92 generated on the etching side surface by the etching is removed to obtain the structure of FIG. 2 (f), as shown in FIG. 2 (g), the entire upper surface of the structure of FIG. An insulating layer 62 made of ZrO _{2 having} a layer thickness of 3500 angstroms is formed by electron beam evaporation. The process of forming the p-side electrode thereafter is the same as in the case of the first embodiment, and thus description and illustration are omitted.

以上の作製方法によれば、第二のマスク層２２をパターニングし第二のマスク部２２ａが得られる工程と、ネック部位８２を設ける工程と、を同時に行う事ができるため、第１実施形態の場合と比べ、より少ない工程数で製造が可能となる。   According to the above manufacturing method, the step of patterning the second mask layer 22 to obtain the second mask portion 22a and the step of providing the neck portion 82 can be performed simultaneously. Compared to the case, manufacturing is possible with a smaller number of steps.

また、第１実施形態のプロセスでは、第一のマスク層１１のエッチングを、フッ素系エッチングガスを用いた反応性イオンエッチング法により行なっているが、その際、第二のマスク部２１ａの側面がフッ化アルミニウムに改質される事がある。このフッ化アルミニウム層は、通常、リッジ部位１０ａを形成する際のドライエッチングで生じた反応生成物９１を除去する際に同時に除去されるが、例えばリッジ部位１０ａの高さが１．５ミクロンを超える高さなどの場合は、そのドライエッチング中に、イオン衝突や紫外線照射などによって、試料表面の温度が高くなった場合、前記フッ化アルミニウムの完全な除去が困難となる事がある。その場合は、第二のマスク層２１をリン酸溶液で処理してネック部位８１を設けようとしても、ほとんどエッチングが進行しない。このような場合には、本実施形態の如く、第二のマスク層２２をパターニングする工程とネック部位８２を設ける工程とを同時に処理する事で、この問題を回避する事が可能である。   In the process of the first embodiment, the etching of the first mask layer 11 is performed by a reactive ion etching method using a fluorine-based etching gas. At this time, the side surface of the second mask portion 21a is May be modified to aluminum fluoride. This aluminum fluoride layer is usually removed at the same time when the reaction product 91 generated by dry etching in forming the ridge portion 10a is removed. For example, the height of the ridge portion 10a is 1.5 microns. In the case of a height exceeding the above, when the temperature of the sample surface becomes high due to ion collision or ultraviolet irradiation during the dry etching, it may be difficult to completely remove the aluminum fluoride. In that case, even if the second mask layer 21 is treated with a phosphoric acid solution to provide the neck portion 81, the etching hardly proceeds. In such a case, this problem can be avoided by simultaneously processing the step of patterning the second mask layer 22 and the step of providing the neck portion 82 as in this embodiment.

また、このように、ネック部位８２を設けた後にリッジ部位２０ａを塩素系ガスを用いたドライエッチング法により形成する場合、更に積層基板２０が本実施形態のようにＩｎを含む場合は、特に、後の工程で第一のマスク部１２ａとなる第一のマスク層１２の存在が重要である。というのは、第一のマスク部１２ａが積層基板２０の表面を保護していない場合、リッジ部位２０ａの上面にＩｎのハロゲン化物を含む反応生成物９２が乗ってしまう現象が顕著となり、しかも、Ｉｎのハロゲン化物は沸点が高く、脱離が困難であるためである。   Further, in this way, when the ridge portion 20a is formed by the dry etching method using a chlorine-based gas after the neck portion 82 is provided, particularly when the laminated substrate 20 contains In as in the present embodiment, The presence of the first mask layer 12 that becomes the first mask portion 12a in a later process is important. This is because, when the first mask portion 12a does not protect the surface of the multilayer substrate 20, the phenomenon that the reaction product 92 containing the halide of In is on the upper surface of the ridge portion 20a becomes remarkable, This is because the halide of In has a high boiling point and is difficult to desorb.

また、以上の作製方法において反応生成物９２は、積層基板２０をｐ型ＡｌＧａＩｎＰクラッド層の途中までエッチングする際に生じたものであるが、第一のマスク層１２を反応性イオンエッチング法によりエッチングする際にも、エッチング条件によっては、反応生成物が被エッチング物の側面に形成される場合がある。この場合においても同様に、５０ｗｔ％のフッ化水素酸と４０ｗｔ％のフッ化アンモニウム水溶液を、重量比率で１：５０の割合で混合した溶液で処理する事により、除去する事が可能である。   In the above manufacturing method, the reaction product 92 is generated when the laminated substrate 20 is etched halfway through the p-type AlGaInP cladding layer. The first mask layer 12 is etched by the reactive ion etching method. In this case, depending on the etching conditions, a reaction product may be formed on the side surface of the object to be etched. In this case as well, it can be removed by treating with a solution in which 50 wt% hydrofluoric acid and 40 wt% ammonium fluoride aqueous solution are mixed at a weight ratio of 1:50.

また、以上の作製方法においては、積層マスク部４２を形成した後、レジストマスク７２を除去しているが、レジストマスク７２の除去は、別のタイミングで行なっても構わない。例えば、第三のマスク層３２をエッチングした直後であったり、第二のマスク層２２をエッチングした直後であったり、積層基板２０をｐ型ＡｌＧａＩｎＰクラッド層の途中までエッチングした直後であっても良い。ただし、第二のマスク層２２をエッチングした直後にレジストマスク７２を除去する場合、第一のマスク層１２をエッチングする際に、第一のマスク層１２と同じＳｉＯ₂よりなる、第三のマスク層３２も同時にエッチングされる事となる点に注意が必要である。この場合は、本実施の形態のごとく、第一のマスク層１２の厚みが、第三のマスク層３２のそれに比べて例えば1／１０程度と十分薄い場合にのみ可能である。また、除去工程を特に設けず、積層マスク部４２と、絶縁層６２とを除去（リフトオフ）する際に、一緒に除去する形としても特に問題はない。 In the above manufacturing method, the resist mask 72 is removed after the stacked mask portion 42 is formed. However, the resist mask 72 may be removed at another timing. For example, it may be immediately after etching the third mask layer 32, immediately after etching the second mask layer 22, or immediately after etching the laminated substrate 20 to the middle of the p-type AlGaInP cladding layer. . However, when the resist mask 72 is removed immediately after the second mask layer 22 is etched, the third mask made of the same SiO ₂ as the first mask layer 12 when the first mask layer 12 is etched. Note that layer 32 will also be etched at the same time. In this case, as in the present embodiment, it is possible only when the thickness of the first mask layer 12 is sufficiently thin, for example, about 1/10 as compared with that of the third mask layer 32. Further, there is no particular problem even if the removal process is not particularly provided and the stacked mask portion 42 and the insulating layer 62 are removed (lifted off) together.

以上説明した本発明の第１及び第２実施形態では、積層基板にストライプ状のリッジ部位を形成し、続いて絶縁層を被せた後に、ｐ側電極を形成している。この場合、基板上に化合物半導体からなる積層構造（積層基板）を形成した後、一旦、その表面が第一のマスク層で被覆される事となる。しかしながら、第一のマスク層が形成される際の前記表面に与える物理的ダメージや、除去される際に発生する界面準位（未結合手や原子欠陥などによる電気的トラップ）の影響で、コンタクト抵抗が上昇し、レーザ素子の駆動電圧の上昇を招く場合がある。このような懸念がある場合、化合物半導体からなる積層構造（積層基板）を形成した後に、まずｐ側コンタクト電極を形成することで、このような懸念を払拭する事も可能である。次にその場合の実施形態を説明する。   In the first and second embodiments of the present invention described above, the stripe-shaped ridge portion is formed on the laminated substrate, and then the p-side electrode is formed after covering the insulating layer. In this case, after a laminated structure (laminated substrate) made of a compound semiconductor is formed on the substrate, the surface is once covered with the first mask layer. However, due to the physical damage given to the surface when the first mask layer is formed and the influence of interface states (electric traps due to dangling bonds and atomic defects) generated when the first mask layer is removed, the contact In some cases, the resistance rises and the drive voltage of the laser element increases. When there is such a concern, it is possible to eliminate such a concern by first forming a p-side contact electrode after forming a laminated structure (laminated substrate) made of a compound semiconductor. Next, an embodiment in that case will be described.

図３は、本発明の第３実施形態による、窒化ガリウム系化合物半導体レーザの作製工程フローの各工程毎における断面図である。先ず、ｎ型ＧａＮ基板上（図示せず）に、低温成長によるアンドープＧａＮバッファ層、ｎ型ＧａＮコンタクト層、ｎ型Ａｌ_0.1Ｇａ_0.9Ｎクラッド層、ｎ型ＧａＮ光ガイド、Ｉｎ_0.05Ｇａ_0.95Ｎ障壁層とＩｎ_0.15Ｇａ_0.85Ｎ井戸層とを３周期重ねた量子井戸構造の活性層、ｐ型Ａｌ_0.2Ｇａ_0.8Ｎキャリアブロック層、ｐ型ＧａＮ光ガイド層、ｐ型Ａｌ_0.1Ｇａ_0.9Ｎクラッド層、及びｐ型ＧａＮコンタクト層を順次積層して得られた窒化ガリウム系化合物半導体積層構造（以下、積層基板と呼ぶこともある）３０の表面に、電子ビーム蒸着法により厚さ１５０オングストロームのＰｄよりなるｐ側コンタクト電極層４３を形成する。更にその上部に、厚さ２００オングストロームのＳｉ₃Ｎ₄よりなる第一のマスク層１３を、次に厚さ３０００オングストロームのＡｌよりなる第二のマスク層２３を、更に、厚さ２０００オングストロームのＳｉ₃Ｎ₄よりなる第三のマスク層３３を、電子ビーム蒸着法により形成して、図３（ａ）の形状が得られる。 FIG. 3 is a cross-sectional view for each step of the manufacturing process flow of the gallium nitride compound semiconductor laser according to the third embodiment of the present invention. First, on an n-type GaN substrate (not shown), an undoped GaN buffer layer, an n-type GaN contact layer, an n-type Al _0.1 Ga _0.9 N cladding layer, an n-type GaN light guide, an In _0.05 Ga _0.95 N barrier formed by low temperature growth. An active layer having a quantum well structure in which a layer and an In _0.15 Ga _0.85 N well layer are stacked three periods, a p-type Al _0.2 Ga _0.8 N carrier block layer, a p-type GaN light guide layer, a p-type Al _0.1 Ga _0.9 N cladding layer, And a gallium nitride compound semiconductor multilayer structure (hereinafter also referred to as a multilayer substrate) 30 obtained by sequentially laminating a p-type GaN contact layer and made of Pd having a thickness of 150 angstroms by electron beam evaporation. A p-side contact electrode layer 43 is formed. Further, a first mask layer 13 made of Si ₃ N ₄ having a thickness of 200 Å is formed thereon, a second mask layer 23 made of Al having a thickness of 3000 Å, and a Si mask having a thickness of 2000 Å. _{A third} mask layer 33 made of ₃ N ₄ is formed by an electron beam evaporation method to obtain the shape of FIG.

次に第三のマスク層３３の上面全域にレジストマスク層を設け、そのレジストマスク層をフォトリソグラフィによりパターニングし、ストライプ状のパターンを有するレジストマスク７３が形成される（図３（ｂ）参照）。   Next, a resist mask layer is provided over the entire upper surface of the third mask layer 33, and the resist mask layer is patterned by photolithography to form a resist mask 73 having a stripe pattern (see FIG. 3B). .

次に、形成したレジストマスク７３をマスクとして、反応性イオンエッチング法により、第三のマスク層３３、第二のマスク層２３、第一のマスク層１３、ｐ側コンタクト電極層４３を順次エッチングして、第三のマスク部３３ａ、第二のマスク部２３ａ、第一のマスク部１３ａ、ｐ側コンタクト電極部４３ａが形成される。前記エッチングによって当該エッチングされた領域の積層基板３０の表面が露出される。また、この第一〜第三のマスク部１３ａ、２３ａ、３３ａ、を合わせて積層マスク部５３と呼ぶことにする。次に、レジストマスク７３を除去し、図３（ｃ）に示した構造が得られる。ここで、第一及び第三のマスク層であるＳｉ₃Ｎ₄のエッチングにはＣＦ₄やＣＨＦ₃などのフッ素系エッチングガスを、また、第二のマスク層であるＡｌのエッチングには、Ｃｌ₂、ＳｉＣｌ₄またＢＣｌ₃などの塩素系エッチングガスを用いる。また、ｐ側コンタクト電極層４３であるＰｄのエッチングにはＡｒを用いてスパッタリングする。また、レジストマスク７３の除去には、アセトンなどの有機溶剤を用いて溶解する。 Next, the third mask layer 33, the second mask layer 23, the first mask layer 13, and the p-side contact electrode layer 43 are sequentially etched by reactive ion etching using the formed resist mask 73 as a mask. Thus, the third mask portion 33a, the second mask portion 23a, the first mask portion 13a, and the p-side contact electrode portion 43a are formed. The surface of the laminated substrate 30 in the etched region is exposed by the etching. The first to third mask portions 13a, 23a, and 33a are collectively referred to as a laminated mask portion 53. Next, the resist mask 73 is removed, and the structure shown in FIG. Here, a fluorine-based etching gas such as CF ₄ or CHF ₃ is used for etching Si ₃ N ₄ as the first and third mask layers, and Cl is used for etching Al as the second mask layer. ₂ , chlorine-based etching gas such as SiCl ₄ or BCl ₃ is used. Further, for etching Pd which is the p-side contact electrode layer 43, sputtering is performed using Ar. The resist mask 73 is removed by using an organic solvent such as acetone.

レジストマスク７３の除去に引き続き、積層マスク部５３をマスクとしてやはり反応性イオンエッチング法により、積層基板３０を、上部クラッド層の途中までエッチングし、図３（ｄ）に示すようにリッジ部位３０ａが形成される。この場合のプロセスガスは、Ｃｌ₂、ＳｉＣｌ₄、ＢＣｌ₃などの塩素系ガスを使用する。 Subsequent to the removal of the resist mask 73, the laminated substrate 30 is etched to the middle of the upper cladding layer by the reactive ion etching method using the laminated mask portion 53 as a mask, and the ridge portion 30a is formed as shown in FIG. It is formed. In this case, a chlorine-based gas such as Cl ₂ , SiCl ₄ , or BCl ₃ is used as the process gas.

次に、液温１０℃の６０％塩酸中に２０秒浸ける事により、第二のマスク部２３ａのみを選択的にエッチングし、図３（ｅ）に示したように、積層マスク部５３中に窪み部（以後、ネック部位と記述する）８３を有する形状が得られる。   Next, by immersing in 60% hydrochloric acid at a liquid temperature of 10 ° C. for 20 seconds, only the second mask portion 23a is selectively etched, and as shown in FIG. A shape having a depression (hereinafter referred to as a neck portion) 83 is obtained.

次に、図３（ｆ）に示したように、上面全域に層厚３５００オングストロームのＺｒＯ₂よりなる絶縁層６３が、電子ビーム蒸着法により形成される。 Next, as shown in FIG. 3F, an insulating layer 63 made of ZrO ₂ having a layer thickness of 3500 angstroms is formed over the entire upper surface by electron beam evaporation.

引き続き、５０ｗｔ％のフッ化水素酸と４０ｗｔ％のフッ化アンモニウム水溶液を、重量比率で１：５０の割合で混合して液温２０℃に保持した溶液中に６０秒浸ける事により、積層マスク部５３と、当該積層マスク部５３の表面と側面に形成された絶縁層６３と、が一緒に除去され、図３（ｇ）に示すように、ｐ側コンタクト電極部４３ａの表面が露出した構造が得られる。第一のマスク部１３ａの上に乗り上げた絶縁膜６３も、第一のマスク部１３ａが溶出される際、同時に取り除かれる。その後ｐ側電極を形成する工程以降は、上述の第１実施形態の場合と同じであるため、説明及び図示は省略する。   Subsequently, the laminated mask part is obtained by immersing 60 wt% hydrofluoric acid and 40 wt% ammonium fluoride aqueous solution in a weight ratio of 1:50 and immersing in a solution kept at a liquid temperature of 20 ° C. for 60 seconds. 53 and the insulating layer 63 formed on the surface and side surfaces of the laminated mask portion 53 are removed together, and a structure in which the surface of the p-side contact electrode portion 43a is exposed as shown in FIG. can get. The insulating film 63 riding on the first mask portion 13a is also removed simultaneously when the first mask portion 13a is eluted. The subsequent steps for forming the p-side electrode are the same as those in the first embodiment described above, and thus the description and illustration are omitted.

本実施形態の作製方法によれば、ｐ側コンタクト電極層４３を形成する前には、何ら、窒化ガリウム系化合物半導体積層構造（積層基板）３０を被覆する工程が含まれておらず、リッジ部位３０ａの上面（ｐ側コンタクト電極部４３ａとの界面）に損傷を与える工程が少ない。よって、第１実施形態の製造方法により作製した窒化ガリウム系化合物半導体レーザ素子よりもコンタクト抵抗を抑えることが可能となり、動作電流５０ｍＡでの室温連続発振動作において、約０．５ボルト程度低い電圧を実現できた。   According to the manufacturing method of the present embodiment, before the p-side contact electrode layer 43 is formed, there is no step of covering the gallium nitride compound semiconductor multilayer structure (laminated substrate) 30, and the ridge portion There are few steps to damage the upper surface of 30a (interface with the p-side contact electrode portion 43a). Therefore, the contact resistance can be suppressed as compared with the gallium nitride compound semiconductor laser device manufactured by the manufacturing method of the first embodiment, and a voltage lower by about 0.5 V is obtained in room temperature continuous oscillation operation at an operating current of 50 mA. Realized.

なお、ドライエッチングの反応生成物（本実施形態では図示しない）が被エッチング対象物のエッチング側面に形成されることやその反応性生物が除去可能なこと、及び、レジストマスクを除去するタイミングが、本実施形態の作成方法に記載しているタイミングに限らないことについては、いずれも本発明の第１及び第２実施形態と同様であるのは言うまでもない。   It should be noted that the reaction product of dry etching (not shown in the present embodiment) is formed on the etching side surface of the object to be etched, the reactive organisms can be removed, and the timing of removing the resist mask is Needless to say, the timings described in the creation method of the present embodiment are not limited to those described in the first and second embodiments of the present invention.

ここまで説明してきた、本発明の第１、第２、及び第３実施形態においては、リッジ部位のみを残して、積層基板をドライエッチング法によりエッチングしたが、リッジ部位以外を全てエッチングする必要はなく、リッジ部位の近傍のみをエッチングしても良い。   In the first, second, and third embodiments of the present invention described so far, the laminated substrate is etched by the dry etching method while leaving only the ridge portion, but it is necessary to etch all the portions other than the ridge portion. Alternatively, only the vicinity of the ridge portion may be etched.

リッジ部位のみを残してエッチングした場合、表面から突出しているリッジ部位が、後の工程で破損する危険性がある。他方、リッジ部位の近傍のみエッチングした場合は、リッジ部のみが突出するわけではないので、後の工程での破損の危険性を、大幅に減じることが可能となり、信頼性の向上にもつながる。そこで次に、リッジ部位の近傍のみエッチングした場合について説明する。   When etching is performed leaving only the ridge portion, the ridge portion protruding from the surface may be damaged in a later process. On the other hand, when only the vicinity of the ridge portion is etched, only the ridge portion does not protrude, so that the risk of breakage in a later process can be greatly reduced, leading to improved reliability. Therefore, a case where only the vicinity of the ridge portion is etched will be described.

図４は、本発明の第４実施形態による、窒化ガリウム系化合物半導体レーザの作製工程フローを示す各工程毎における断面図である。ｎ型ＧａＮ基板上に、低温成長によるアンドープＧａＮバッファ層、ｎ型ＧａＮコンタクト層、ｎ型Ａｌ_0.1Ｇａ_0.9Ｎクラッド層、ｎ型ＧａＮ光ガイド、Ｉｎ_0.05Ｇａ_0.95Ｎ障壁層とＩｎ_0.15Ｇａ_0.85Ｎ井戸層とを３周期重ねた量子井戸構造の活性層、ｐ型Ａｌ_0.2Ｇａ_0.8Ｎキャリアブロック層、ｐ型ＧａＮ光ガイド層、ｐ型Ａｌ_0.1Ｇａ_0.9Ｎクラッド層、及びｐ型ＧａＮコンタクト層を順次積層して得られた窒化ガリウム系化合物半導体積層構造（以下、積層基板と記述することもある）４０の表面に、電子ビーム蒸着法により厚さ１５０オングストロームのＰｄよりなるｐ側コンタクト電極層４４を形成する。この際、ｐ側コンタクト電極層４４は、本発明の第３実施形態で紹介したように積層基板４０の上面全域に形成するのではなく、図４（ａ）に示したように、後にリッジ部位４０ａを形成する領域とその近傍にのみ形成する。例えば、リッジ部位が１．５ミクロン幅であれば、ｐ側コンタクト電極層４４はリッジ部位４０ａ形成位置を中心に、全幅１０〜２０ミクロン程度で形成する。一旦、厚さ１５０オングストロームのＰｄを積層基板４０の上面全域に形成したのち、ｐ側コンタクト電極層４４の設計線幅を有するレジストマスクをフォトグラフィにより形成し、そのレジストマスクに被覆された領域以外の領域を、硝酸と塩酸と水の混合溶液にてエッチングすることで、そのレジストマスクのパターンが転写され、所望の幅を有したｐ側コンタクト電極層４４が形成される。その後、レジストマスクを有機溶剤で除去する。 FIG. 4 is a cross-sectional view of each process showing a manufacturing process flow of a gallium nitride compound semiconductor laser according to the fourth embodiment of the present invention. On an n-type GaN substrate, an undoped GaN buffer layer, an n-type GaN contact layer, an n-type Al _0.1 Ga _0.9 N cladding layer, an n-type GaN light guide, an In _0.05 Ga _0.95 N barrier layer and an In _0.15 Ga _0.85 N An active layer having a quantum well structure in which three well layers are stacked, a p-type Al _0.2 Ga _0.8 N carrier block layer, a p-type GaN light guide layer, a p-type Al _0.1 Ga _0.9 N cladding layer, and a p-type GaN contact layer A p-side contact electrode layer 44 made of Pd and having a thickness of 150 angstroms is formed on the surface of a gallium nitride compound semiconductor multilayer structure (hereinafter also referred to as a multilayer substrate) 40 obtained by sequentially laminating by electron beam evaporation. Form. At this time, the p-side contact electrode layer 44 is not formed over the entire upper surface of the multilayer substrate 40 as introduced in the third embodiment of the present invention, but as shown in FIG. It is formed only in the region where 40a is formed and in the vicinity thereof. For example, if the ridge portion is 1.5 microns wide, the p-side contact electrode layer 44 is formed with a total width of about 10 to 20 microns centering on the position where the ridge portion 40a is formed. Once Pd having a thickness of 150 angstroms is formed over the entire upper surface of the laminated substrate 40, a resist mask having the design line width of the p-side contact electrode layer 44 is formed by photolithography, and the region other than the region covered with the resist mask is formed. By etching this region with a mixed solution of nitric acid, hydrochloric acid and water, the resist mask pattern is transferred, and the p-side contact electrode layer 44 having a desired width is formed. Thereafter, the resist mask is removed with an organic solvent.

次に、上面全域（ｐ側コンタクト電極層４４の上面と当該ｐ側コンタクト電極層４４によって被覆されていない積層基板４０の上面）に、厚さ２００オングストロームのＳｉ₃Ｎ₄よりなる第一のマスク層１４を、次に厚さ３０００オングストロームのＡｌよりなる第二のマスク層２４を、更に、厚さ２０００オングストロームのＳｉ₃Ｎ₄よりなる第三のマスク層３４を、電子ビーム蒸着法により形成して、図４（ｂ）の形状が得られる。 Next, a first mask made of Si ₃ N ₄ having a thickness of 200 angstroms is formed on the entire upper surface (the upper surface of the p-side contact electrode layer 44 and the upper surface of the laminated substrate 40 not covered with the p-side contact electrode layer 44). Then, a layer 14 is formed, and a second mask layer 24 made of Al having a thickness of 3000 Å and a third mask layer 34 made of Si ₃ N _{4 having} a thickness of 2000 Å are formed by electron beam evaporation. Thus, the shape of FIG. 4B is obtained.

次に図４（ｃ）に示した通り、第三のマスク層３４の上に、リッジ部位４０ａを形成するためのストライプ状のレジストマスク７４ａを、上面視においてｐ側コンタクト電極層４４形成領域内に位置するように形成する。また、同時にレジストマスク７４ａの両側に、当該レジストマスク７４ａから所定の間隔を有し、且つ、上面視において、ｐ側コンタクト電極層４４形成領域外に位置するようにレジストマスク７４ｂを形成する。この場合の各レジストマスク７４ａ、７４ｂの形成方法は上記と同様にフォトリソグラフィによって形成される。   Next, as shown in FIG. 4C, a striped resist mask 74a for forming the ridge portion 40a is formed on the third mask layer 34 in the p-side contact electrode layer 44 formation region when viewed from above. It forms so that it may be located in. At the same time, the resist mask 74b is formed on both sides of the resist mask 74a so as to have a predetermined distance from the resist mask 74a and to be located outside the p-side contact electrode layer 44 formation region when viewed from above. In this case, the resist masks 74a and 74b are formed by photolithography in the same manner as described above.

次に、形成したレジストマスク７４ａ、７４ｂをマスクとして、反応性イオンエッチング法により、第三のマスク層３４、第二のマスク層２４、第一のマスク層１４、ｐ側コンタクト電極層４４を順次エッチングして、第三のマスク部３４ａ、３４ｂ、第二のマスク部２４ａ、２４ｂ、第一のマスク部１４ａ、１４ｂ、ｐ側コンタクト電極部４４ａが形成される。このときエッチングされた領域の積層基板４０の表面は露出することになる。また、このｐ側コンタクト電極部４４ａの上に位置するの第一、第二及び第三のマスク部１４ａ、２４ａ、３４ａを合わせて積層マスク部５４ａと呼ぶことにする。同様に、積層マスク部５４ａを除いた第一、第二及び第三のマスク部１４ｂ、２４ｂ、３４ｂを合わせて積層マスク部５４ｂと呼ぶことにする。次にレジストマスク７４ａ、７４ｂを除去し、図４（ｄ）に示した構造が得られる。ここで、第一及び第三のマスク層であるＳｉ₃Ｎ₄のエッチングにはＣＦ₄やＣＨＦ₃などのフッ素系エッチングガスを、また、第二のマスク層であるＡｌのエッチングには、Ｃｌ₂やＳｉＣｌ₄などの塩素系エッチングガスを、用いる。また、ｐ側コンタクト電極層４４であるＰｄのエッチングにはＡｒを用いたスパッタリングを行う。また、レジストマスク７４ａ、７４ｂの除去には、アセトンなどの有機溶剤を用いて溶解する。 Next, the third mask layer 34, the second mask layer 24, the first mask layer 14, and the p-side contact electrode layer 44 are sequentially formed by reactive ion etching using the formed resist masks 74a and 74b as a mask. Etching forms third mask portions 34a and 34b, second mask portions 24a and 24b, first mask portions 14a and 14b, and p-side contact electrode portion 44a. At this time, the surface of the laminated substrate 40 in the etched region is exposed. The first, second and third mask portions 14a, 24a and 34a located on the p-side contact electrode portion 44a are collectively referred to as a laminated mask portion 54a. Similarly, the first, second, and third mask portions 14b, 24b, and 34b excluding the laminated mask portion 54a are collectively referred to as a laminated mask portion 54b. Next, the resist masks 74a and 74b are removed, and the structure shown in FIG. 4D is obtained. Here, a fluorine-based etching gas such as CF ₄ or CHF ₃ is used for etching Si ₃ N ₄ as the first and third mask layers, and Cl is used for etching Al as the second mask layer. A chlorine-based etching gas such as ₂ or SiCl ₄ is used. Moreover, sputtering using Ar is performed for etching Pd which is the p-side contact electrode layer 44. The resist masks 74a and 74b are removed by using an organic solvent such as acetone.

レジストマスク７４ａ、７４ｂの除去に引き続き、やはり反応性イオンエッチング法により、積層マスク部５４ａ、５４ｂをマスクとして、積層基板４０を、上部クラッド層の途中までエッチングし、図４（ｅ）に示したようにリッジ部位４０ａが形成される。この場合のエッチングガスは、Ｃｌ₂、ＳｉＣｌ₄、ＢＣｌ₃などの塩素系ガスを使用する。上述の第３実施形態の場合と異なり、積層マスク部５４ｂが存在するため、積層基板４０がエッチングされるのは、リッジ部位４０ａの両脇の部分のみとなる。 Subsequent to the removal of the resist masks 74a and 74b, the laminated substrate 40 is etched partway through the upper cladding layer by the reactive ion etching method using the laminated mask portions 54a and 54b as a mask, as shown in FIG. Thus, the ridge portion 40a is formed. In this case, a chlorine-based gas such as Cl ₂ , SiCl ₄ , or BCl ₃ is used as the etching gas. Unlike the case of the above-described third embodiment, since the laminated mask portion 54b exists, the laminated substrate 40 is etched only on both sides of the ridge portion 40a.

次に、リッジ部位４０ａ及びその直上にある積層マスク部５４ａを完全に覆うよう、リッジ部位保護用レジストマスク７５を、図４（ｆ）に示したように形成する。次に、リッジ部位保護用レジストマスク７５によって保護されていない領域に形成されている積層マスク部５４ｂを、５０ｗｔ％のフッ化水素酸と４０ｗｔ％のフッ化アンモニウム水溶液を、重量比率で１：５０の割合で混合して２０℃に保持した溶液中に９０秒間浸ける事で、完全に除去し、その後、リッジ部位保護用レジストマスク７５を有機溶剤で除去する事で、図４（ｇ）に示した形状が得られる。   Next, a ridge portion protecting resist mask 75 is formed as shown in FIG. 4F so as to completely cover the ridge portion 40a and the laminated mask portion 54a immediately above the ridge portion 40a. Next, the laminated mask portion 54b formed in the region not protected by the ridge portion protecting resist mask 75 is prepared by using 50 wt% hydrofluoric acid and 40 wt% ammonium fluoride aqueous solution in a weight ratio of 1:50. As shown in FIG. 4 (g), the film is completely removed by immersing it in a solution maintained at 20 ° C. for 90 seconds, and then the resist mask 75 for protecting the ridge portion is removed with an organic solvent. A different shape is obtained.

次に、液温４０℃の８５％リン酸中に６０秒浸ける事により、第二のマスク層２４のみを選択的にエッチングし、図４（ｈ）に示したように、積層マスク部５４ａ中にネック部位８４を有する形状が得られる。   Next, by immersing in 85% phosphoric acid at a liquid temperature of 40 ° C. for 60 seconds, only the second mask layer 24 is selectively etched, and as shown in FIG. A shape having a neck portion 84 is obtained.

その後、本実施形態の上面全域に、層厚３５００オングストロームのＺｒＯ₂よりなる絶縁層を形成し、リッジ部位４０ａの上の積層マスク部５４ａと絶縁層を除去し、更に上部にｐ側電極を形成し、基板裏面を研削、研磨してｎ側電極を形成した後に分割するが、これらの工程は、上述の第１実施形態の場合と同様であるため、説明及び図示を省略する。 Thereafter, an insulating layer made of ZrO ₂ having a thickness of 3500 angstroms is formed on the entire upper surface of the present embodiment, the laminated mask portion 54a and the insulating layer on the ridge portion 40a are removed, and a p-side electrode is formed on the upper portion. Then, the back surface of the substrate is ground and polished to form the n-side electrode and then divided. However, these steps are the same as those in the first embodiment described above, and thus description and illustration are omitted.

本実施形態の作製方法によれば、積層基板４０の上面における凸部がリッジ部位４０ａ以外にも存在することとなるため、リッジ部位４０のみが凸部として存在する場合に比べて、当該リッジ部位４０ａが破損しにくくなり、歩留りや信頼性の向上につながる。   According to the manufacturing method of the present embodiment, since the convex portion on the upper surface of the multilayer substrate 40 exists in addition to the ridge portion 40a, the ridge portion is compared with the case where only the ridge portion 40 exists as the convex portion. 40a is less likely to break, leading to improved yield and reliability.

なお、ドライエッチングの反応生成物（本実施形態では図示しない）が被エッチング対象物のエッチング側面に形成されることやその反応性生物が除去可能なこと、及び、レジストマスクを除去するタイミングが、本実施形態の作成方法に記載しているタイミングに限らないことについては、いずれも本発明の第１及び第２実施形態と同様であるのは言うまでもない。   It should be noted that the reaction product of dry etching (not shown in the present embodiment) is formed on the etching side surface of the object to be etched, the reactive organisms can be removed, and the timing of removing the resist mask is Needless to say, the timings described in the creation method of the present embodiment are not limited to those described in the first and second embodiments of the present invention.

以上述べた、本発明の第４実施形態においては、第３実施形態を踏襲して、積層基板を形成後、最初にコンタクト電極を形成したが、第１実施形態、第２実施形態と同様、絶縁層を形成した後にｐ側電極を形成する製造方法でも、同様に、リッジ部位の両脇のみが掘り込まれた構造を作製できるのは言うまでもない。また、第２実施形態のように、第二のマスク層のエッチングをウェットエッチングで行い、ネック部位を同時に形成する作製方法も適用可能である事も自明である。   In the fourth embodiment of the present invention described above, following the third embodiment, the contact electrode is formed first after forming the multilayer substrate, but as in the first embodiment and the second embodiment, Needless to say, the manufacturing method in which the p-side electrode is formed after the insulating layer is formed can also produce a structure in which only both sides of the ridge portion are dug. Further, as in the second embodiment, it is obvious that a manufacturing method in which the second mask layer is etched by wet etching and the neck portion is formed at the same time can be applied.

以上、本発明を、実施形態に基づき詳述してきたが、本発明の内容は、ここに挙げた実施の形態に書かれた内容に限定されるものではない。次に、本願発明の技術的思想に基づく、変形を例示する。   As described above, the present invention has been described in detail based on the embodiment, but the content of the present invention is not limited to the content described in the embodiment described here. Next, modifications based on the technical idea of the present invention will be exemplified.

本発明における化合物半導体からなる積層構造（積層基板）は、ＡｌＧａＩｎＰ系半導体ないし、窒化ガリウム系半導体であったが、例えばＺｎ-Ｓｅ系などのＩＩ−ＶＩ族半導体や、ＩｎＰ系半導体、ＧａＡｓ系半導体においても同様に適用可能である。   The laminated structure (laminated substrate) made of a compound semiconductor in the present invention is an AlGaInP-based semiconductor or a gallium nitride-based semiconductor. For example, a II-VI group semiconductor such as a Zn-Se-based semiconductor, an InP-based semiconductor, or a GaAs-based semiconductor The same applies to.

また、本願の第３及び第４実施形態で使用したｐ側コンタクト電極層４３、４４は、層厚５００オングストロームのＰｄであったが、Ｎｉ、Ｔｉなどでも良い。また、これらの上に、Ａｕ，Ｍｏなど、別の金属が積層された構造であっても良い。また、厚みが正確に本実施形態の通りでなくとも良い。   The p-side contact electrode layers 43 and 44 used in the third and fourth embodiments of the present application are Pd having a layer thickness of 500 angstroms, but may be Ni, Ti, or the like. Further, a structure in which another metal such as Au or Mo is laminated thereon may be used. Further, the thickness may not be exactly as in the present embodiment.

また、第一のマスク層、第二のマスク層、第三のマスク層及び絶縁層と、それらをそれぞれ選択的にエッチングして退行させるためのエッチャント（以下、「第二のマスク層のエッチャント」などとそれぞれ呼称する。）と、及び絶縁層を形成した後にウェットエッチング法により積層マスク部を除去する（リフトオフする）際に使用するエッチャント（以下、「リフトオフする際のエッチャント」などと呼称する。）と、の組み合わせは、本願の実施形態で使用したもの以外でも、以下の条件１）〜６）を同時に満たす組み合わせであれば、同様に適用可能である。以下にその条件１）〜６）を示す。   The first mask layer, the second mask layer, the third mask layer, and the insulating layer, and an etchant for selectively retreating them (hereinafter referred to as “etchant of the second mask layer”). And an etchant used when the laminated mask portion is removed (lifted off) by a wet etching method after forming an insulating layer (hereinafter referred to as “an etchant for liftoff”). ) And the combinations other than those used in the embodiment of the present application are applicable in the same manner as long as the combinations satisfy the following conditions 1) to 6). The conditions 1) to 6) are shown below.

１）第一のマスク層は、第二のマスク層のエッチャントには、実質的にエッチングされない。   1) The first mask layer is not substantially etched by the etchant of the second mask layer.

２）第二のマスク層は、第一、及び第三のマスク層に十分な密着性があり、第二のマスク層のエッチャントによりエッチングされる。   2) The second mask layer has sufficient adhesion to the first and third mask layers and is etched by the etchant of the second mask layer.

３）第三のマスク層は、第二のマスク層のエッチャントには、実質的にエッチングされず、かつ、積層マスク部を除去する（リフトオフする）際のエッチャントには容易にエッチングされる。   3) The third mask layer is not substantially etched by the etchant of the second mask layer, and is easily etched by the etchant when removing (lifting off) the laminated mask portion.

４）絶縁層は、積層基板に対して十分な密着性を有する絶縁物であって、マスク層を除去する際のエッチャントには、実質的にエッチングされない。   4) The insulating layer is an insulator having sufficient adhesion to the laminated substrate, and is not substantially etched by the etchant used for removing the mask layer.

５）第二のマスク層のエッチャントは、積層基板、第一のマスク層、及び第三のマスク層を実質的にエッチングせず、第二のマスク層のみを選択的にエッチングできる。   5) The etchant of the second mask layer can selectively etch only the second mask layer without substantially etching the laminated substrate, the first mask layer, and the third mask layer.

６）リフトオフする際のエッチャントは、第一のマスク層を容易にエッチングでき、同時に、積層基板、及び絶縁層を実質的にエッチングしない。   6) The etchant for lift-off can easily etch the first mask layer, and at the same time does not substantially etch the laminated substrate and the insulating layer.

これら条件１）〜６）を満たす材料の具体的な組み合わせの例を図６にまとめる。   Examples of specific combinations of materials satisfying these conditions 1) to 6) are summarized in FIG.

また、第一のマスク層、第二のマスク層、第三のマスク層、および絶縁層の厚みは、実施形態の記述中に例示した厚みに限定されるものではない。また、その形成方法についても、実施形態の記述中に例示した電子ビーム蒸着法によらずとも、スパッタリング法、プラズマＣＶＤ法などによるものでも良い。   Moreover, the thickness of a 1st mask layer, a 2nd mask layer, a 3rd mask layer, and an insulating layer is not limited to the thickness illustrated in description of embodiment. In addition, the formation method may be a sputtering method, a plasma CVD method, or the like, instead of the electron beam evaporation method exemplified in the description of the embodiment.

また、本発明の実施形態で使用したドライエッチング法は、反応性イオンエッチング法であったが、反応性イオンビームエッチング法や、誘導結合プラズマエッチング法、ＥＣＲプラズマエッチング法などでも、同様のプロセスガスの使用により、本願の実施形態に示したものと同様なエッチングが可能である。   The dry etching method used in the embodiment of the present invention is a reactive ion etching method, but the same process gas can be used for a reactive ion beam etching method, an inductively coupled plasma etching method, an ECR plasma etching method, or the like. By using this, etching similar to that shown in the embodiment of the present application is possible.

本発明の第１実施形態の作製工程フローを示す断面図である。It is sectional drawing which shows the preparation process flow of 1st Embodiment of this invention. 本発明の第２実施形態の作製工程フローを示す断面図である。It is sectional drawing which shows the preparation process flow of 2nd Embodiment of this invention. 本発明の第３実施形態の作製工程フローを示す断面図である。It is sectional drawing which shows the preparation process flow of 3rd Embodiment of this invention. 本発明の第４実施形態の作製工程フローを示す断面図である。It is sectional drawing which shows the preparation process flow of 4th Embodiment of this invention. 従来の化合物半導体レーザの作製工程フローを示す断面図である。It is sectional drawing which shows the manufacturing process flow of the conventional compound semiconductor laser. マスク層及び絶縁層の材料とエッチャント溶液の組み合わせ例をまとめた図である。It is the figure which put together the example of the combination of the material of a mask layer and an insulating layer, and an etchant solution.

符号の説明Explanation of symbols

１ サファイア基板
２ ＧａＮバッファ層
３ ＧａＮ系半導体層
３ａ リッジ部位
４ 第一のマスク層
４ａ 第一のマスク部
５ 第二のマスク層
５ａ 第二のマスク部
６ レジストマスク
７ａ 絶縁層
７ｂ 絶縁層
８ 積層マスク部
８５ ネック部位
１０ 積層基板
１０ａ リッジ部位
１１ 第一のマスク層
１１ａ 第一のマスク部
２１ 第二のマスク層
２１ａ 第二のマスク部
３１ 第三のマスク層
３１ａ 第三のマスク部
４１ 積層マスク部
５１ ｐ側電極
６１ 絶縁層
６１ａ ＺｒＯ₂微粒子
６１ｂ 突起
６１ｃ 絶縁層
７１ レジストマスク
８１ ネック部位
９１ 反応生成物 DESCRIPTION OF SYMBOLS 1 Sapphire substrate 2 GaN buffer layer 3 GaN-type semiconductor layer 3a Ridge part 4 1st mask layer 4a 1st mask part 5 2nd mask layer 5a 2nd mask part 6 Resist mask 7a Insulating layer 7b Insulating layer 8 Lamination | stacking Mask part 85 Neck part 10 Multilayer substrate 10a Ridge part 11 First mask layer 11a First mask part 21 Second mask layer 21a Second mask part 31 Third mask layer 31a Third mask part 41 Multilayer mask Part 51 P-side electrode 61 Insulating layer 61a ZrO ₂ fine particles 61b Protrusion 61c Insulating layer 71 Resist mask 81 Neck part 91 Reaction product

Claims (9)

ストライプ状のリッジ部位を有する化合物半導体レーザの作製方法において、
複数の化合物半導体層が積層して形成される積層基板の上面全域に、コンタクト電極層を設ける第１の工程と、
前記コンタクト電極層の上面全域に、第一のマスク層と、第二のマスク層と、第三のマスク層と、を順に設ける第２の工程と、
前記第三のマスク層の上面に、ストライプ状のパターンを有するレジストマスクを設ける第３の工程と、
第三のマスク層、第二のマスク層、第一のマスク層、を順にエッチングして、前記積層基板の上面に、前記パターンを有する、第一のマスク部と第二のマスク部と第三のマスク部と、からなる積層マスク部を形成する第４の工程と、
コンタクト電極層をエッチングして、前記パターンを有するコンタクト電極部を形成する第５の工程と、
前記積層マスク部をマスクとして積層基板を所定の深さまでエッチングし、積層基板に、前記パターンを有するリッジ部位を形成する第６の工程と、
前記積層マスク部のうち、第二のマスク部を選択的に側面から所定の深さまでエッチングして、第一のマスク部と第三のマスク部の間に窪み部を形成する第７の工程と、
前記積層基板の上面と、前記リッジ部位の側面と、第三のマスク部の上面と、前記第三のマスク部の側面と、第一のマスク部の側面と、コンタクト電極部の側面と、に絶縁層を形成する第８の工程と、
前記積層マスク部を除去することで、前記積層基板の上面と前記リッジ部位の側面とコンタクト電極部の側面と前記第一のマスク部の側面以外に形成された絶縁層を離脱させて、前記コンタクト電極部の上面に前記絶縁層の開口部を形成する第９の工程と、
を含む事を特徴とする化合物半導体レーザの作製方法。 In a method for producing a compound semiconductor laser having a striped ridge portion,
A first step of providing a contact electrode layer over the entire upper surface of a multilayer substrate formed by laminating a plurality of compound semiconductor layers;
A second step of sequentially providing a first mask layer, a second mask layer, and a third mask layer over the entire upper surface of the contact electrode layer;
A third step of providing a resist mask having a stripe pattern on the upper surface of the third mask layer;
A third mask layer, a second mask layer, and a first mask layer are etched in order, and the first mask portion, the second mask portion, and the third have the pattern on the upper surface of the laminated substrate. A fourth step of forming a laminated mask portion comprising:
Etching a contact electrode layer to form a contact electrode portion having the pattern;
Etching the laminated substrate to a predetermined depth using the laminated mask portion as a mask, and forming a ridge portion having the pattern on the laminated substrate;
A seventh step of selectively etching the second mask portion of the laminated mask portion from the side surface to a predetermined depth to form a recess portion between the first mask portion and the third mask portion; ,
To the top surface of the multilayer substrate, the side surface of the ridge portion, the top surface of the third mask portion, the side surface of the third mask portion, the side surface of the first mask portion, and the side surface of the contact electrode portion An eighth step of forming an insulating layer;
By removing the laminated mask portion, the insulating layer formed other than the upper surface of the laminated substrate, the side surface of the ridge portion, the side surface of the contact electrode portion, and the side surface of the first mask portion is separated, and the contact A ninth step of forming an opening of the insulating layer on the upper surface of the electrode portion;
A method for producing a compound semiconductor laser, comprising: 前記第４の工程と前記第５の工程と前記６の工程のうち、少なくとも１つの工程におけるエッチングがドライエッチングであって、
当該ドライエッチングによってエッチング側面に付着した反応生成物を、除去する工程を有することを特徴とする請求項１に記載の化合物半導体レーザの作製方法。 Etching in at least one of the fourth step, the fifth step and the sixth step is dry etching,
The method for producing a compound semiconductor laser according to claim 1 , further comprising a step of removing a reaction product attached to an etching side surface by the dry etching. 前記第６の工程におけるエッチングがドライエッチングであって、前記積層基板は、前記ドライエッチングされる深さまでに存在する化合物半導体層のうちの少なくとも一層がＩｎを含んでなることを特徴とする請求項１または２に記載の化合物半導体レーザの作製方法。 The etching in the sixth step is dry etching, and in the laminated substrate, at least one of the compound semiconductor layers existing up to the depth to be dry-etched contains In. 3. A method for producing a compound semiconductor laser according to 1 or 2 . ストライプ状のリッジ部位を有する化合物半導体レーザの作製方法において、
複数の化合物半導体層が積層して形成される積層基板の上面全域に、コンタクト電極層を設ける第１の工程と、
前記コンタクト電極層の上面全域に、第一のマスク層と、第二のマスク層と、第三のマスク層と、を順に設ける第２の工程と、
前記第三のマスク層の上面に、ストライプ状のパターンを有するレジストマスクを設ける第３の工程と、
前記レジストマスクをマスクとして、前記第三のマスク層をエッチングし、前記パターンを有する第三のマスク部を形成する第４の工程と、
前記第三のマスク部をマスクとして、第二のマスク層を、選択的に等方性エッチングし、前記第三のマスク部の幅より狭い幅の第二のマスク部を形成する第５の工程と、
第一のマスク層をエッチングし、前記積層基板の上面に、第一のマスク部、第二のマスク部、第三のマスク部からなる積層マスク部を形成する第６の工程と、
コンタクト電極層をエッチングし、前記パターンを有するコンタクト電極部を形成する第７の工程と、
前記積層マスク部をマスクとして積層基板を所定の深さまでエッチングし、積層基板に前記パターンを有するリッジ部位を形成する第８の工程と、
前記積層基板の上面と、前記リッジ部位の側面と、第三のマスク部の上面と、前記第三のマスク部の側面と、第一のマスク部の側面と、コンタクト電極部の側面と、に絶縁層を形成する第９の工程と、
前記積層マスク部を除去することで、前記積層基板の上面とリッジ部位の側面とコンタクト電極部の側面と前記第一のマスク部の側面以外に形成された絶縁層を離脱させて、前記コンタクト電極部の上面に前記絶縁層の開口部を形成する第１０の工程と、
を含むことを特徴とする化合物半導体レーザの作製方法。 In a method for producing a compound semiconductor laser having a striped ridge portion,
A first step of providing a contact electrode layer over the entire upper surface of a multilayer substrate formed by laminating a plurality of compound semiconductor layers;
A second step of sequentially providing a first mask layer, a second mask layer, and a third mask layer over the entire upper surface of the contact electrode layer;
A third step of providing a resist mask having a stripe pattern on the upper surface of the third mask layer;
Using the resist mask as a mask, etching the third mask layer to form a third mask portion having the pattern; and
Fifth step of forming a second mask portion having a width narrower than the width of the third mask portion by selectively isotropically etching the second mask layer using the third mask portion as a mask. When,
A sixth step of etching the first mask layer to form a laminated mask portion including a first mask portion, a second mask portion, and a third mask portion on the upper surface of the laminated substrate;
A seventh step of etching the contact electrode layer to form a contact electrode portion having the pattern;
An eighth step of etching the laminated substrate to a predetermined depth using the laminated mask portion as a mask to form a ridge portion having the pattern on the laminated substrate;
To the top surface of the multilayer substrate, the side surface of the ridge portion, the top surface of the third mask portion, the side surface of the third mask portion, the side surface of the first mask portion, and the side surface of the contact electrode portion A ninth step of forming an insulating layer;
By removing the laminated mask part, the insulating layer formed on the laminated substrate other than the upper surface, the side surface of the ridge part, the side surface of the contact electrode part, and the side surface of the first mask part is separated, and the contact electrode A tenth step of forming an opening of the insulating layer on the upper surface of the portion;
A method for producing a compound semiconductor laser comprising: 前記第４の工程と前記第６の工程と前記第７の工程と前記第８の工程のうち、少なくとも１つの工程におけるエッチングがドライエッチングであって、
当該ドライエッチングによってエッチング側面に付着した反応生成物を、除去する工程を有することを特徴とする請求項４に記載の化合物半導体レーザの作製方法。 Etching in at least one of the fourth step, the sixth step, the seventh step, and the eighth step is dry etching,
5. The method for producing a compound semiconductor laser according to claim 4 , further comprising a step of removing a reaction product attached to the etching side surface by the dry etching. 前記第８の工程におけるエッチングがドライエッチングであって、前記積層基板は、前記ドライエッチングされる深さまでに存在する化合物半導体層のうちの少なくとも一層がＩｎを含んでなることを特徴とする請求項４または５に記載の化合物半導体レーザの作製方法。 The etching in the eighth step is dry etching, and in the stacked substrate, at least one of the compound semiconductor layers existing up to the depth to be dry-etched contains In. 6. A method for producing a compound semiconductor laser according to 4 or 5 . 前記第一のマスク層の層厚が、５０〜５００オングストロームである事を特徴とする請求項１〜６のいずれかに記載の化合物半導体レーザの作製方法。 The layer thickness of the first mask layer, a method for manufacturing a compound semiconductor laser according to any one of claims 1 to 6, characterized in that 50 to 500 Angstroms. 前記第一のマスク層と前記第三のマスク層の材質が、前記第二のマスク層の材質と異なる事を特徴とする請求項１〜７のいずれかに記載の化合物半導体レーザの作製方法。 The material of the first mask layer and the third mask layer, a method for manufacturing a compound semiconductor laser according to any one of claims 1 to 7, characterized in that different from the material of the second mask layer. 前記第一のマスク層と前記第三のマスク層がＳｉＯ₂又はＳｉ₃Ｎ₄であって、
前記第二のマスク層がＡｌである事を特徴とする請求項１〜８のいずれかに記載の化合物半導体レーザの作製方法。 The first mask layer and the third mask layer are SiO ₂ or Si ₃ N ₄ ,
Compound semiconductor laser manufacturing method of according to any one of claims 1 to 8, wherein said second mask layer and wherein the is Al.

Images