JP5078363B2

JP5078363B2 - 表示装置

Info

Publication number: JP5078363B2
Application number: JP2007003022A
Authority: JP
Inventors: 光明納
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2006-01-13
Filing date: 2007-01-11
Publication date: 2012-11-21
Anticipated expiration: 2027-01-11
Also published as: JP2007213042A

Description

本発明は、表示装置に関する。特に発光素子を含み、アクティブマトリクス型表示装置における画素の走査線またはデータ線を駆動する回路構成に関する。

近年、テレビジョン、コンピュータのモニタ、モバイル用端末等を主な用途として、薄型ディスプレイの需要が急速に広がり、更なる開発が進められている。薄型ディスプレイとしては、液晶表示装置（ＬＣＤ）や発光素子を具備した表示装置があり、特に発光素子を用いたアクティブマトリクス型ディスプレイは、既存のＬＣＤが持つ薄型、軽量、高画質等の利点と併せて、応答速度が速い、視野特性が広い等の特徴を有しているため、次世代ディスプレイとして期待されている。

発光素子を用いたアクティブマトリクス型ディスプレイにおいて、もっとも基本的な画素構成として図１１（Ａ）に示す構成が挙げられる（例えば、特許文献１参照）。図１１（Ａ）において、画素は、発光素子２４０４への電流の供給を制御する駆動トランジスタ２４０２、画素が走査線２４０５により選択された時に、データ線２４０６の電位を駆動トランジスタ２４０２のゲートノードＧに取り込むスイッチトランジスタ２４０１及びノードＧの電位を保持する保持容量２４０３を有す。また、保持容量２４０３の一方の電極および駆動トランジスタ２４０２のソース電極またはドレイン電極は電流供給線２４０７に接続している。駆動トランジスタ２４０２のソース電極またはドレイン電極の他方は発光素子２４０４を介して対向電極２４０８に接続している。図１１（Ｂ）は、走査線２４０５、データ線２４０６及びノードＧにおける信号タイミングの例である。

また、階調を表現する方法として、アナログ駆動とデジタル駆動がある。アナログ駆動では駆動用トランジスタのゲートにアナログ電圧を供給し、発光素子へ供給する電流値をアナログ的に変化させる。一方、デジタル駆動は、駆動用トランジスタのゲートに、発光素子を発光させるかどうかの２値の信号を供給し、発光素子が発光する時は一定の輝度で発光し、発光時間を時間的に制御することで階調を表現している。
特許第３６２０５３８号公報

走査線及びデータ線は、画素部の周辺の一辺にそれぞれ配置した走査線駆動回路及び信号線駆動回路で駆動することが多い。しかし、画素数や画面サイズ或いは駆動方法にもよるが、走査線及びデータ線の配線抵抗や寄生容量等により、画素部の一辺に沿って配置した走査線駆動回路及び信号線駆動回路では正常に駆動できない場合がある。

そこで、走査線駆動回路及び信号線駆動回路のそれぞれについて、画素部を挟んで対向して配置させ、両側から駆動する方式がある。しかし、駆動回路を両側に配置すると、レイアウト面積の増大や消費電力の増大に繋がることになる。

本発明は、表示装置に、走査線駆動回路と、該走査線駆動回路よりも回路規模や消費電力が小さい走査線補助回路を設けることを要旨とする。本発明において、走査線補助回路とは、少なくともスイッチング素子を有し、走査線の選択パルス或いは走査線駆動回路の信号を用いて前記スイッチング素子を制御することにより、走査線を前記スイッチング素子を介して固定電位を有する電源線に接続するように動作する回路を指す。スイッチング素子としては、トランジスタ等を適用する。走査線駆動回路により走査線の電位が切り替わる時、走査線補助回路は走査線が前記電源線に接続されるように動作し、当該走査線を両側から駆動する。走査線補助回路の構成は１つに限定されず、走査線の電位の反転電位を利用した構成など、走査線を両側から駆動する機能を有する構成を適用することができる。

本発明の一つの形態は、走査線駆動回路と、一端が前記走査線駆動回路に接続された走査線と、前記走査線の他端に接続され、少なくとも１つのスイッチング素子を有する走査線補助回路とを有する表示装置である。前記走査線補助回路は、前記走査線駆動回路により前記走査線の信号電位が変化するとき、スイッチング素子を制御することで、前記走査線を前記スイッチング素子を介して固定電位を有する電源線と導通させる。

また、本発明の別の形態は、第１の走査線駆動回路と、第２の走査線駆動回路と、一端が前記第１の走査線駆動回路に接続された第１の走査線と、一端が前記第２の走査線駆動回路に接続された第２の走査線と、前記第１の走査線の他端に接続され、少なくとも１つのスイッチング素子を有する走査線補助回路とを有する表示装置である。前記走査線補助回路は、前記第１の走査線駆動回路により前記第１の走査線の信号電位が変化するとき、前記第１の走査線の信号電位の反転電位と、前記第２の走査線駆動回路により供給された前記第２の走査線の信号電位とにより前記スイッチング素子を制御し、前記第１の走査線を前記スイッチング素子を介して固定電位を有する電源線と導通させる。

走査線補助回路を設けることで、走査線を両側から駆動するのと同等の能力で駆動することができる。画素部の両側に同じ走査線駆動回路を配置するより、回路規模が小さくなり、レイアウト面積や消費電力を低減することが可能となる。

本発明の走査線補助回路を付加した構成の例を図１（Ａ）に示す。画素部の画素回路は、４つのトランジスタと１つのキャパシタで構成されるタイプで、１フレームは図１（Ｂ）のように、リセット期間、選択期間、発光期間を有する。また、当該画素回路には、第１の走査線１０７、第２の走査線１０８、データ線１０９及び電流供給線１１０が接続される。ここでは、１画素のみ図示しているが、表示装置の画素部は実際には行方向と列方向にマトリクス状に複数の画素が配置されている。

画素１００は選択トランジスタ１０１、リセットトランジスタ１０２、スイッチトランジスタ１０３、駆動トランジスタ１０４、保持容量１０５、発光素子１０６、対向電極１１１から成り、データ線１０９、電流供給線１１０、第１の走査線１０７、及び、第２の走査線１０８と接続される。また、第１の走査線１０７は第１の走査線駆動回路１１６と、第２の走査線１０８は第２の走査線駆動回路１１７と接続される。

走査線補助回路１１９は、第１の走査線１０７を駆動する第１の走査線駆動回路１１６に対して画素部１１８を介して反対側に配置される。

第１の走査線１０７の一方の端は第１の走査線駆動回路１１６に接続され、他方の端は走査線補助回路１１９のインバータ１１２の入力部に接続される。インバータ１１２の入力部とＧＮＤ１１５間に、スイッチング素子として第１のｎチャネル型トランジスタ１１３及び第２のｎチャネル型トランジスタ１１４が直列に接続され、第１のｎチャネル型トランジスタ１１３のゲートはインバータ１１２の出力部と接続され、第２のｎチャネル型トランジスタ１１４のゲートは第２の走査線１０８が出力される第２の走査線駆動回路１１７の出力部と接続される。

図１（Ａ）は、第１の走査線１０７、第２の走査線１０８、データ線１０９及び電流供給線１１０を備え、且つ発光素子１０６とその発光を制御する素子とを有する画素１００を備えた表示装置を示している。画素部１１８はその画素１００を複数個配列して構成されている。第１の走査線１０７は、一端が第１の走査線駆動回路１１６に接続され、他端が走査線補助回路１１９に接続され、これらの回路によって電位が制御されている。第２の走査線１０８は一端が第２の走査線駆動回路１１７に接続され、走査線補助回路１１９に信号電位を供給している。画素部１１８には、電流供給線１１０と発光素子１０６の間に直列に接続される駆動トランジスタ１０４と、駆動トランジスタ１０４のゲート電極と電流供給線１１０との間に接続される保持容量１０５と、第１の走査線１０７とゲート電極が接続し、保持容量１０５に電流供給線１１０の電位を供給するように接続されるリセットトランジスタ１０２と、第２の走査線１０８とゲート電極が接続し、リセットトランジスタ１０２と保持容量１０５との間に接続されるスイッチトランジスタ１０３と、データ線１０９とゲート電極が接続し、スイッチトランジスタ１０３と第１の走査線１０７との間に直列に挿入される選択トランジスタ１０１と、を有している。走査線補助回路１１９は、第１の走査線１０７の他端に接続され、第１の走査線駆動回路１１６により第１の走査線１０７の信号電位が変化するとき、該信号電位の反転電位と、第２の走査線駆動回路１１７が第２の走査線１０８に供給する信号電位とにより、第１の走査線１０７をＧＮＤ１１５と導通させ、且つ駆動トランジスタ１０４のゲート電極をＧＮＤ１１５と導通するように動作する。なお、図１（Ａ）において、ＧＮＤ１１５を所望の固定電位を有する電源線に置き換えることも可能である。

図１（Ｂ）にタイミングチャートを示す。以下、括弧内に電位の例を示す。リセット期間に第１の走査線１０７、及び第２の走査線１０８が高電位（１０Ｖ）（以下、「”Ｈ”レベル」ともいう）になり、リセットトランジスタ１０２、及び、スイッチトランジスタ１０３がオンし、駆動トランジスタ１０４のゲート電極が電流供給線１１０の電位（８Ｖ）になり、駆動トランジスタ１０４はオフする。

ここで、リセット期間に映像信号に応じて全列のデータ線の電位が確定するが、すべて発光状態の信号とすると全列のデータ線がすべて”Ｈ”レベル（３Ｖ）となる。選択期間に移ると、第１の走査線１０７が低電位（０Ｖ）（以下、「”Ｌ”レベル」ともいう）となり、Ｘ行のすべての画素の保持容量１０５の”Ｈ”レベル（８Ｖ）を”Ｌ”レベル（０Ｖ）に下げることになる。

この時、インバータ１１２の出力が”Ｈ”レベル（１０Ｖ）となり第１のｎチャネル型トランジスタ１１３がオンし、また、第２の走査線１０８も”Ｈ”レベル（１０Ｖ）で第２のｎチャネル型トランジスタ１１４もオンしているため、第１の走査線１０７は第１の走査線駆動回路１１６と走査線補助回路１１９との両側からＧＮＤ１１５に電流を引くことができる。第１の走査線１０７を両側から駆動することで、片側だけの駆動より確実に所定の電位にすることができる。

仮に、画素がＸ方向に７２０（２４０×ＲＧＢ）画素あるとし、１画素あたりの保持容量が１００ｆＦとすると、Ｘ方向の一行あたりの保持容量の合計は７２ｐＦとなる。この容量を第１の走査線の片側だけで駆動すると、第１の走査線１０７の配線抵抗や第１の走査線駆動回路１１６のバッファ、電流供給線１１０の抵抗などの負担が大きく、所定時間に決まった電位にすることが困難になる。これを、第１の走査線１０７を駆動する第１の走査線駆動回路１１６とは画素部１１８を介して反対側に走査線補助回路１１９を配置して、第１の走査線１０７を両側から駆動することで、駆動能力を大幅に向上することができる。また、走査線補助回路１１９の制御は、第１の走査線１０７と第２の走査線１０８の選択パルスを用いればよく、小規模な回路で大きな効果を得ることができる。

また、走査線補助回路１１９の構成は、図１（Ａ）の構成に限定されるものではない。第１のｎチャネル型トランジスタ１１３と第２のｎチャネル型トランジスタ１１４のゲートの接続先を入れ替えることや同じ機能を有する回路に変形しても良い。

また、走査線補助回路１１９に接続される画素回路は、図１（Ａ）の構成に限定されるものではなく、他の構成の画素回路を設けてもよい。

なお、本明細書において接続とは、特に記載のない限り電気的な接続を意味する。

以下、本発明の実施例について、図面を用いて詳細に説明する。なお、本発明は、多くの異なる態様で実施することができる。すなわち、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細をさまざまに変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施例の記載内容に限定して解釈されるものではない。

本実施例に係る表示装置の断面構造について図２を参照して説明する。ここでは図１（Ａ）で説明した、選択トランジスタ２１２、駆動トランジスタ２１３、発光素子２１４を含む表示装置の断面構造について説明する。

絶縁表面を有する基板２０１には、ガラス基板、石英基板、ステンレス基板等を用いることができる。また、作製工程における処理温度に耐え得るのであれば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のプラスチックやアクリル等の可撓性を有する合成樹脂からなる基板を用いることができる。

まず、基板２０１上に下地膜を形成する。下地膜には、酸化珪素や、窒化珪素、窒化酸化珪素などの絶縁膜を用いることができる。次に、下地膜上に非晶質半導体膜を形成する。非晶質半導体膜の膜厚は２５〜１００ｎｍとする。また非晶質半導体は珪素だけではなくシリコンゲルマニウムも用いることができる。続いて、必要に応じて非晶質半導体膜を結晶化し、結晶性半導体膜２０２を形成する。結晶化する方法は、加熱炉を用いた加熱処理、レーザ照射、若しくはランプから発する光の照射、またはそれらを組み合わせて用いることができる。例えば、非晶質半導体膜に金属元素を添加し、加熱炉を用いた加熱処理を行うことによって結晶性半導体膜を形成する。このように、金属元素を添加することにより、低温で結晶化できるため好適である。

なお、結晶性半導体で形成される薄膜トランジスタ（ＴＦＴ）は、非晶質半導体で形成されたＴＦＴよりも電界効果移動度が高く、オン電流が大きいため、表示装置に用いるトランジスタとしてより適している。

次に、結晶性半導体膜２０２を所定の形状にパターニングする。次に、ゲート絶縁膜として機能する絶縁膜を形成する。絶縁膜は、半導体膜を覆うように、厚さを１０ｎｍ〜１５０ｎｍとして形成される。例えば、酸化窒化珪素膜、酸化珪素膜等を用いることができ、単層構造または積層構造としてもよい。

次に、ゲート絶縁膜を介して、ゲート電極として機能する導電膜を形成する。ゲート電極は、単層であっても積層であってもよいが、ここでは導電膜（２０３Ａ、２０３Ｂ）を積層して形成する。導電膜２０３Ａ、２０３Ｂは、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、またはこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。例えば、導電膜２０３Ａとして膜厚１０ｎｍ〜５０ｎｍの窒化タンタル膜を形成し、導電膜２０３Ｂとして膜厚２００ｎｍ〜４００ｎｍのタングステン膜を形成する。

次に、ゲート電極をマスクとして結晶性半導体膜２０２に不純物元素を添加して、不純物領域を形成する。このとき、高濃度不純物領域に加えて、低濃度不純物領域を形成してもよい。低濃度不純物領域は、ＬＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄＤｒａｉｎ）領域と呼ばれる。

次に、層間絶縁膜２０６として機能する第１絶縁膜２０４、第２絶縁膜２０５を形成する。第１絶縁膜２０４は、窒素を有する絶縁膜であることが好適であり、ここでは、プラズマＣＶＤ法により５０ｎｍ〜１００ｎｍの窒化珪素膜を用いて形成する。第２絶縁膜２０５は、有機材料または無機材料を用いて形成することが好適である。有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテン、シロキサンを用いることができる。シロキサンとは、シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。無機材料としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）（ｘ、ｙは自然数）等の酸素、または窒素を有する絶縁膜を用いることができる。なお、有機材料からなる膜は、平坦性が良好な一方で、有機材料により、水分や酸素が吸収されてしまう。これを防止するため、有機材料からなる絶縁膜上に、無機材料を有する絶縁膜を形成するとよい。

次に、層間絶縁膜２０６にコンタクトホールを形成した後、トランジスタのソース配線及びドレイン配線として機能する導電膜２０７を形成する。導電膜２０７は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）若しくはシリコン（Ｓｉ）の元素からなる膜またはこれらの元素を用いた合金膜を用いることができる。例えば、チタン膜、窒化チタン膜、チタンとアルミニウムの合金膜、又はチタン膜の積層膜を形成する。

次に、導電膜２０７を覆うように第３絶縁膜２０８を形成する。第３絶縁膜２０８は、層間絶縁膜２０６で示した材料を用いることができる。次に、第３絶縁膜２０８に設けられた開口部に画素電極２０９（第１の電極ともいう）を形成する。開口部において、画素電極２０９の段差被覆性を高めるため、開口部端面に、複数の曲率半径を有するように丸みを帯びさせるとよい。

画素電極２０９の材料としては、仕事関数の大きい（仕事関数４．０ｅＶ以上）金属、合金、電気伝導性化合物、及びこれらの混合物などの導電性材料を用いることが好ましい。導電性材料の具体例としては、酸化タングステンを含むインジウム酸化物（ＩＷＯ）、酸化タングステンを含むインジウム亜鉛酸化物（ＩＷＺＯ）、酸化チタンを含むインジウム酸化物（ＩＴｉＯ）、酸化チタンを含むインジウム錫酸化物（ＩＴＴｉＯ）などを用いることができる。勿論、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を添加したインジウム錫酸化物（ＩＴＳＯ）なども用いることができる。

導電性材料の組成比例は次の通りである。酸化タングステンを含むインジウム酸化物の組成比は、酸化タングステン１ｗｔ％、インジウム酸化物９９ｗｔ％とすればよい。酸化タングステンを含むインジウム亜鉛酸化物の組成比は、酸化タングステン１ｗｔ％、酸化亜鉛０．５ｗｔ％、インジウム酸化物９８．５ｗｔ％とすればよい。酸化チタンを含むインジウム酸化物は、酸化チタン１ｗｔ％〜５ｗｔ％、インジウム酸化物９９ｗｔ％〜９５ｗｔ％とすればよい。インジウム錫酸化物（ＩＴＯ）の組成比は、酸化錫１０ｗｔ％、インジウム酸化物９０ｗｔ％とすればよい。インジウム亜鉛酸化物（ＩＺＯ）の組成比は、酸化亜鉛１１ｗｔ％、インジウム酸化物８９ｗｔ％とすればよい。酸化チタンを含むインジウム錫酸化物の組成比は、酸化チタン５ｗｔ％、酸化錫１０ｗｔ％、インジウム酸化物８５ｗｔ％とすればよい。上記組成比は例であり、適宜その組成比の割合は設定すればよい。

次に、蒸着法、またはインクジェット法により、発光層２１０を形成する。発光層２１０は、有機材料、または無機材料を有し、電子注入層（ＥＩＬ）、電子輸送層（ＥＴＬ）、発光層（ＥＭＬ）、正孔輸送層（ＨＴＬ）、正孔注入層（ＨＩＬ）等を適宜組み合わせて構成される。なお各層の境目は必ずしも明確である必要はなく、互いの層を構成している材料が一部混合し、界面が不明瞭になっている場合もある。

なお、発光層は、正孔注入輸送層、発光層、電子注入輸送層など、機能の異なる複数の層を用いて構成することが好ましい。

なお、正孔注入輸送層は、ホール輸送性の有機化合物材料と、その有機化合物材料に対して電子受容性を示す無機化合物材料とを含む複合材料で形成することが好ましい。このような構成とすることで、本来内在的なキャリアをほとんど有さない有機化合物に多くのホールキャリアが発生し、極めて優れたホール注入性及び輸送性が得られる。この効果により、従来よりも駆動電圧を低くすることができる。また、駆動電圧の上昇を招くことなく正孔注入輸送層を厚くすることができるため、ゴミ等に起因する発光素子の短絡も抑制することができる。

なお、ホール輸送性の有機化合物材料としては、例えば、銅フタロシアニン（略称：ＣｕＰｃ）、バナジルフタロシアニン（略称：ＶＯＰｃ）、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニルアミノ）トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］トリフェニルアミン（略称：ＭＴＤＡＴＡ）、１，３，５−トリス［Ｎ，Ｎ−ジ（ｍ−トリル）アミノ］ベンゼン（略称：ｍ−ＭＴＤＡＢ）、Ｎ，Ｎ’−ジフェニル−Ｎ，Ｎ’−ビス（３−メチルフェニル）−１，１’−ビフェニル−４，４’−ジアミン（略称：ＴＰＤ）、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＮＰＢ）、４，４’−ビス｛Ｎ−［４−ジ（ｍ−トリル）アミノ］フェニル−Ｎ−フェニルアミノ｝ビフェニル（略称：ＤＮＴＰＤ）、４，４’，４’’−トリス（Ｎ−カルバゾリル）トリフェニルアミン（略称：ＴＣＴＡ）などが挙げられるが、これらに限定されることはない。

なお、電子受容性を示す無機化合物材料としては、酸化チタン、酸化ジルコニウム、酸化バナジウム、酸化モリブデン、酸化タングステン、酸化レニウム、酸化ルテニウム、酸化亜鉛などが挙げられる。特に酸化バナジウム、酸化モリブデン、酸化タングステン、酸化レニウムは真空蒸着が可能で扱いやすいため、好適である。

なお、電子注入輸送層には、電子輸送性の有機化合物材料を用いて形成する。具体的には、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ_３）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ_３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ_２）、ビス（２−メチル−８−キノリノラト）（４−フェニルフェノラト）アルミニウム（略称：ＢＡｌｑ）、ビス［２−（２’−ヒドロキシフェニル）ベンズオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）_２）、ビス［２−（２’−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）_２）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）、１，３−ビス［５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、２，２’，２’’−（１，３，５−ベンゼントリイル）−トリス（１−フェニル−１Ｈ−ベンゾイミダゾール）（略称：ＴＰＢＩ）、３−（４−ビフェニリル）−４−フェニル−５−（４−ｔｅｒｔ−ブチルフェニル）−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ビフェニリル）−４−（４−エチルフェニル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）などが挙げられるが、これらに限定されることはない。

なお、発光層には、９，１０−ジ（２−ナフチル）アントラセン（略称：ＤＮＡ）、９，１０−ジ（２−ナフチル）−２−ｔｅｒｔ−ブチルアントラセン（略称：ｔ−ＢｕＤＮＡ）、４，４’−ビス（２，２−ジフェニルビニル）ビフェニル（略称：ＤＰＶＢｉ）、クマリン３０、クマリン６、クマリン５４５、クマリン５４５Ｔ、ペリレン、ルブレン、ペリフランテン、２，５，８，１１−テトラ（ｔｅｒｔ−ブチル）ペリレン（略称：ＴＢＰ）、９，１０−ジフェニルアントラセン（略称：ＤＰＡ）、５，１２−ジフェニルテトラセン、４−（ジシアノメチレン）−２−メチル−［ｐ−（ジメチルアミノ）スチリル］−４Ｈ−ピラン（略称：ＤＣＭ１）、４−（ジシアノメチレン）−２−メチル−６−［２−（ジュロリジン−９−イル）エテニル］−４Ｈ−ピラン（略称：ＤＣＭ２）、４−（ジシアノメチレン）−２，６−ビス［ｐ−（ジメチルアミノ）スチリル］−４Ｈ−ピラン（略称：ＢｉｓＤＣＭ）等が挙げられる。また、ビス［２−（４’，６’−ジフルオロフェニル）ピリジナト−Ｎ，Ｃ^２’］イリジウム（ピコリナート）（略称：ＦＩｒｐｉｃ）、ビス｛２−［３’，５’−ビス（トリフルオロメチル）フェニル］ピリジナト−Ｎ，Ｃ^２’｝イリジウム（ピコリナート）（略称：Ｉｒ（ＣＦ_３ｐｐｙ）_２（ｐｉｃ））、トリス（２−フェニルピリジナト−Ｎ，Ｃ^２’）イリジウム（略称：Ｉｒ（ｐｐｙ）_３）、ビス（２−フェニルピリジナト−Ｎ，Ｃ^２’）イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｐｐｙ）_２（ａｃａｃ））、ビス［２−（２’−チエニル）ピリジナト−Ｎ，Ｃ^３’］イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｔｈｐ）_２（ａｃａｃ））、ビス（２−フェニルキノリナト−Ｎ，Ｃ^２’）イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｐｑ）_２（ａｃａｃ））、ビス［２−（２’−ベンゾチエニル）ピリジナト−Ｎ，Ｃ^３’］イリジウム（アセチルアセトナート）（略称：Ｉｒ（ｂｔｐ）_２（ａｃａｃ））などの燐光を放出できる化合物を用いることもできる。

また、発光層は、一重項励起発光材料の他、金属錯体などを含む三重項励起発光材料を用いても良い。例えば、赤色の発光性の画素、緑色の発光性の画素及び青色の発光性の画素のうち、輝度半減時間が比較的短い赤色の発光性の画素を三重項励起発光材料で形成し、他を一重項励起発光材料で形成する。三重項励起発光材料は発光効率が良いので、同じ輝度を得るのに消費電力が少なくて済むという特徴がある。すなわち、赤色画素に適用した場合、発光素子に流す電流量が少なくて済むので、信頼性を向上させることができる。低消費電力化として、赤色の発光性の画素と緑色の発光性の画素とを三重項励起発光材料で形成し、青色の発光性の画素を一重項励起発光材料で形成しても良い。人間の視感度が高い緑色の発光素子も三重項励起発光材料で形成することで、より低消費電力化を図ることができる。

発光層は、発光波長帯の異なる発光層を画素毎に形成して、カラー表示を行う構成としても良い。典型的には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を形成する。この場合にも、画素の光放射側にその発光波長帯の光を透過するフィルタを設けた構成とすることで、色純度の向上や、画素部の鏡面化（映り込み）の防止を図ることができる。フィルタを設けることで、従来必要であるとされていた円偏光板などを省略することが可能となり、発光層から放射される光の損失を無くすことができる。さらに、斜方から画素部（表示画面）を見た場合に起こる色調の変化を低減することができる。

その他に、発光層の形成に用いることができる高分子系の電界発光材料は、ポリパラフェニレンビニレン系、ポリパラフェニレン系、ポリチオフェン系、ポリフルオレン系が挙げられる。

また、発光層として無機材料を用いても良い。無機材料としては、硫化亜鉛（ＺｎＳ）などの化合物半導体にマンガン（Ｍｎ）や希土類（Ｅｕ、Ｃｅなど）を不純物として添加したものを適用できる。これらの不純物は発光中心イオンと呼ばれ、このイオン内の電子遷移により発光が得られる。また、硫化亜鉛（ＺｎＳ）などの化合物半導体に、アクセプタ元素としてＣｕ、Ａｇ、Ａｕなどを、ドナー元素としてＦ、Ｃｌ、Ｂｒなどを添加して、アクセプタとドナー間の遷移により発光を得るものを適用することができる。また、より発光効率を向上させるために、ＧａＡｓを添加しても良い。発光層は、１００〜１０００ｎｍ（好ましくは、３００〜６００ｎｍ）の厚さで設ければ良い。このような発光層と電極（陽極及び陰極）との間には、発光効率を高めるために誘電体層を設ける。誘電体層としては、チタン酸バリウム（ＢａＴｉＯ_３）などを適用することができる。誘電体層は５０ｎｍ〜５００ｎｍ（好ましくは、１００ｎｍ〜２００ｎｍ）の厚さで設ける。

いずれにしても、発光層の層構造は変化しうるものであり、特定の正孔または電子注入輸送層や発光層を備えていない代わりに、もっぱらこの目的用の電極層を備えたり、発光性の材料を分散させて備えたりする変形は、発光素子としての目的を達成し得る範囲において許容されうるものである。

また、封止基板にカラーフィルタ（着色層）を形成してもよい。カラーフィルタ（着色層）は、蒸着法や液滴吐出法によって形成することができ、カラーフィルタ（着色層）を用いると、高精細な表示を行うこともできる。カラーフィルタ（着色層）により、各ＲＧＢの発光スペクトルにおいてブロードなピークを鋭くなるように補正できるからである。

また、単色の発光を示す材料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行うことができる。カラーフィルタ（着色層）や色変換層は、例えば第２の基板（封止基板）に形成し、基板へ貼り合わせればよい。

そして、スパッタリング法、または蒸着法により、対向電極（第２の電極ともいう）２１１を形成する。画素電極２０９と対向電極２１１は、一方が陽極となり、他方が陰極となる。

陰極材料としては、仕事関数の小さい（仕事関数３．８ｅＶ以下）金属、合金、電気伝導性化合物、及びこれらの混合物などを用いることが好ましい。陰極材料の具体例としては、元素周期表の１族または２族に属する元素、すなわちＬｉやＣｓ等のアルカリ金属、及びＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、及びこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ）や化合物（ＬｉＦ、ＣｓＦ、ＣａＦ_２）の他、希土類金属を含む遷移金属を用いて形成することができる。但し、陰極は透光性を有する必要があるため、これら金属、またはこれら金属を含む合金を非常に薄く形成し、ＩＴＯ等の金属（合金を含む）との積層により形成する。

その後、対向電極２１１を覆うように、窒化珪素膜やＤＬＣ（ＤｉａｍｏｎｄＬｉｋｅＣａｒｂｏｎ）膜からなる保護膜を設けてもよい。上記工程を経て、本発明の表示装置が完成する。

本実施例では、本発明の画素構成を用いたアクティブマトリクス型ディスプレイの一例を図３に示し説明する。

アクティブマトリクス型ディスプレイは、トランジスタや配線が形成された基板２０１、配線部を外部回路と接続するフレキシブル配線基板２１７、発光素子及び該発光素子を封止する対向基板２１５を有する。

基板２０１はマトリクス状に配置された複数の画素から成る画素部１１８、信号線駆動回路１２０、第１の走査線駆動回路１１６、第２の走査線駆動回路１１７、走査線補助回路（図示せず）、各種電源及び信号を入力するフレキシブル配線基板２１７と接続されるフレキシブル配線基板接続部２１６を有する。

信号線駆動回路１２０はシフトレジスタ、ラッチ、レベルシフタ及びバッファ等の回路を有し、各列のデータ線にデータを出力する。また、第１の走査線駆動回路１１６及び第２の走査線駆動回路１１７は、シフトレジスタ、レベルシフタ及びバッファ等の回路を有している。

走査線駆動回路により選択パルスが出力されたタイミングで各画素へ書き込まれたデータ信号に応じて、発光素子の発光が制御される。

なお、上記駆動回路以外に、マイクロプロセッサやコントローラなどの回路を基板２０１に一体形成してもよい。そうすると、接続する外部回路（ＩＣ）の個数が減少し、軽量、薄型がさらに図れるため、携帯端末などには特に有効である。

なお、本明細書中では図３に示すように、フレキシブル配線基板まで取り付けられ、発光素子にＥＬ素子を用いたパネルのことを本明細書では表示モジュールという。

本実施例は、実施例１と自由に組み合わせることができる。

本実施例では、電流供給線の電位を制御することで、環境温度の変化と経時劣化に起因した発光素子の電流値の変動による輝度のバラツキ等の影響を抑制できる構成について述べる。

発光素子は、周囲の温度変化により、その抵抗値（内部抵抗値）が変化する性質を有する。具体的には、室温を通常の温度としたとき、周囲の温度が通常よりも高くなると抵抗値が低下し、周囲の温度が通常よりも低くなると抵抗値が上昇する。そのため、周囲の温度が高くなると電流値が増加して所望の輝度よりも高い輝度となり、温度が低くなると同じ電圧を印加した場合、電流値が低下して所望の輝度よりも低い輝度となる。また、発光素子は、経時的にその電流値が減少する性質を有する。具体的には、発光時間及び非発光時間が累積すると発光素子の劣化に伴い抵抗値が上昇する。そのため、発光時間及び非発光時間が累積すると同じ電圧を印加した場合、電流値が低下して所望の輝度より低い輝度となる。

上述した発光素子が有する性質により、環境温度の変化や、経時劣化が生じると、輝度にバラツキが生じてしまう。本実施例の表示装置は、電流供給線の電位を制御することで、環境温度の変化と経時劣化に起因した発光素子の電流値の変動を抑制することができる。

図４にそのような表示装置の回路構成を示す。画素には、図１（Ａ）で示した画素回路が配置されており、図１（Ａ）と同様の説明については省略する。図４では図１（Ａ）と共通する要素には同じ符号を付け、その説明は省略する。

この表示装置は、第１の走査線駆動回路１１６、第２の走査線駆動回路１１７及び映像信号を供給する信号線駆動回路１２０の他に、モニタ用回路を備えている。画素は、第１の走査線１０７にゲートが接続するリセットトランジスタ１０２と、第２の走査線１０８にゲートが接続するスイッチトランジスタ１０３が設けられている。このような画素構成の場合、電流供給線１１０と対向電極１１１の電位が固定されていると、発光素子１０６に電流が流れ続けていると、特性が劣化する。また、発光素子１０６は、周囲の温度変化によって特性が変わってくる。

具体的には、発光素子１０６に電流が流れ続けていると、電圧電流特性がシフトしてくる。つまり、発光素子１０６の抵抗値が高くなって、同じ電圧を加えていても、流れる電流値が小さくなってしまう。また、同じ大きさの電流が流れていても、発光効率が低下し、輝度が低くなってしまう。温度特性としては、周囲の温度が下がると、発光素子１０６の電圧電流特性がシフトし、発光素子１０６の抵抗値が高くなってしまう。

そこで、モニタ用回路を用いて、上述のような劣化や変動の影響を抑制する。本実施例では、電流供給線１１０の電位を制御することにより、発光素子１０６の経時劣化や周囲の温度変化による電流値の変動を抑制する。

第１のモニタ用電源線１２１と第２のモニタ用電源線１２５の間には、モニタ用電流源１２２、モニタ用発光素子１２４、が接続されている。そして、モニタ用電流源１２２とモニタ用発光素子１２４との接点には、モニタ用発光素子の電圧を出力するためのサンプリング回路１２３の入力端子が接続されている。サンプリング回路１２３の出力端子には、電流供給線１１０が接続されている。したがって、電流供給線１１０の電位は、サンプリング回路１２３の出力によって制御される。

次に、モニタ用回路の動作について述べる。まず、モニタ用電流源１２２は、最も高い輝度（高い諧調数）で発光素子１０６を発光させる場合に必要な電流を発光素子１０６に流す。この時の電流値をＩｍａｘとする。

すると、モニタ用発光素子１２４の両端には、Ｉｍａｘを流すのに必要な大きさの電圧が加わる。仮に、モニタ用発光素子１２４の電圧電流特性が経時劣化や周囲の温度変化などによって変わったとしても、それに応じて、モニタ用発光素子１２４の両端の電圧も変化し、最適な大きさになる。よって、モニタ用発光素子１２４の変動（劣化や温度変化など）の影響を抑制することができる。

サンプリング回路１２３の入力端子には、モニタ用発光素子１２４にかかる電圧が入力されている。したがって、サンプリング回路１２３の出力端子、つまり、電流供給線１１０の電位は、モニタ用回路によって補正されることになり、その結果、発光素子１０６の経時劣化や周囲の温度変化による電流値の変動は抑制される。

なお、サンプリング回路１２３は、入力電流に応じた電圧を出力する回路であれば良い。例えば電圧フォロワ回路も増幅回路を適用することができる。その他にも、オペアンプを用いても良い。これらは、バイポーラトランジスタ、ＭＯＳトランジスタのいずれか若しくは複数を組み合わせて、回路を構成すればよい。

なお、モニタ用発光素子１２４は、画素の発光素子１０６と同時に、同じ製造方法で、同じ基板上に作成されることが望ましい。モニタ用発光素子と、画素に配置されている発光素子とを同じ工程で作製することにより、電気的な特性を揃えることができる。

なお、画素に配置されている発光素子１０６には電流を流さない期間が頻繁に生じるため、発光素子１０６の劣化は進まないが、モニタ用発光素子１２４に連続的に電流を流し続けていると、モニタ用発光素子１２４は劣化が大きく進み抵抗が高くなる。そのため、サンプリング回路１２３は補正が強くかかり、大きな電圧を出力する。その結果、電流供給線１１０の電位が高くなり、発光素子１０６に必要以上の輝度で発光させてしまう。そこで、実際の画素での劣化度合いに合わせるようにしてもよい。例えば、平均的に画面全体の点灯率が３０％であれば、３０％の輝度に相当するような期間だけ、モニタ用発光素子１２４に電流を流すようにしてもよい。そのとき、モニタ用発光素子１２４に電流が流れない期間が生じてしまうが、サンプリング回路１２３の出力端子からは、変わりなく電圧が供給されているようにする必要がある。そのような電圧の供給を実現するためには、サンプリング回路１２３の入力端子に保持容量を設け、モニタ用発光素子１２４に電流を流していた時の電位を保持するようにすればよい。

なお、最も高い階調数のものに合わせてモニタ用回路を動作させると、サンプリング回路１２３に補正が強くかかり、大きな電圧を出力させてしまうが、それによって画素での焼き付き（画素ごとの劣化度合いのばらつきによる輝度むら）が目立たなくなるため、最も明るい階調数のものに合わせてモニタ用回路を動作させることが望ましい。

本実施例においては、駆動トランジスタ１０４は線形領域で動作させることがさらに好適である。線形領域で動作させることで駆動トランジスタ１０４は、概ねスイッチとして動作する。そのため、駆動トランジスタ１０４の経時劣化や周囲の温度変化などによる特性の変動の影響が出にくくすることができる。線形領域のみで動作させる場合は、発光素子１０６に電流が流れるかどうかをデジタル的に制御することが多い。その場合、多階調化をはかるため、時間階調方式や面積階調方式などを組み合わせることが好適である。

また、画素部において駆動トランジスタのゲート電極に印加されるオンとオフの電位と、データ線の電位とを別に設定することができるので、データ線の電位の最大振幅を低く設定することが可能となる。それにより消費電力を大幅に抑えた表示装置を提供することが可能となり、消費電力を大幅に抑えた電子機器を提供することができる。

本実施例は、実施例１及び２と自由に組み合わせることができる。

本実施例は、本発明に係る電子機器の態様を図５、図６、図７（Ａ）〜図７（Ｂ）、図８（Ａ）〜図８（Ｂ）、図９、図１０（Ａ）〜図１０（Ｅ）に示す。

図５は表示パネル２００と、回路基板３００を組み合わせた表示モジュールを示している。回路基板３００には、コントロール回路３０４や信号分割回路３０５などが形成されており、フレキシブル配線基板２１７によって表示パネル２００と電気的に接続されている。

この表示パネル２００には、複数の画素が設けられた画素部１１８と、第１の走査線駆動回路１１６、第２の走査線駆動回路１１７、走査線補助回路１１９、画素にビデオ信号を供給する信号線駆動回路１２０を備えている。この表示パネル２００の構成は、実施例１〜３と同等なものを適用することができる。

図６は、テレビジョン装置の主要な構成を示すブロック図である。送受信回路３０１は映像信号と音声信号を受信する。映像信号は、映像信号増幅回路３０２と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路３０３と、その変換された信号をドライバＩＣの入力仕様に変換するためのコントロール回路３０４とにより処理される。コントロール回路３０４は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路３０５を設け、入力デジタル信号をｍ個に分割して供給する構成としても良い。

送受信回路３０１で受信した信号のうち、音声信号は音声信号増幅回路３０６に送られ、そこから出力される信号は音声信号処理回路３０７を経てスピーカー３１０に供給される。制御回路３０８は受信局（受信周波数）や音量の制御情報を入力部３０９から受け、送受信回路３０１や音声信号処理回路３０７に信号を送出する。

図７（Ａ）に示すように、表示モジュールを筐体４０１に組みこんで、テレビジョン装置を完成させることができる。表示モジュールにより、表示パネル２００が形成される。また、スピーカー３１０、入力部３０９などが適宜備えられている。

また図７（Ｂ）に、ワイヤレスでディスプレイのみを持ち運び可能なテレビジョン装置を示す。筐体４０２にはバッテリ及び信号受信器が内蔵されており、そのバッテリで表示パネル２００やスピーカー３１０を駆動させる。バッテリは充電器４０３で繰り返し充電が可能となっている。また、充電器４０３は映像信号を送受信することが可能で、その映像信号をディスプレイの信号受信器に送信することができる。筐体４０２は入力部３０９によって制御する。また、図７（Ｂ）に示す装置は、入力部３０９を操作することによって、筐体４０２から充電器４０３に信号を送ることも可能であるため映像音声双方向通信装置とも言える。また、入力部３０９を操作することによって、筐体４０２から充電器４０３に信号を送り、さらに充電器４０３が送信できる信号を他の電子機器に受信させることによって、他の電子機器の通信制御も可能であり、汎用遠隔制御装置とも言える。本発明は表示パネル２００に適用することができる。

図５、図６、図７（Ａ）〜図７（Ｂ）に示すテレビジョン装置は本発明に係る構成を備えることにより、画素部において駆動トランジスタのゲート電極に印加されるオンとオフの電位と、データ線の電位とを別に設定することができる。従って、データ線の電位の最大振幅を低く設定することが可能となる。それにより消費電力を大幅に抑えた表示装置を提供することが可能となり、消費電力を大幅に抑えた商品を顧客に提供することができる。

勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。

図８（Ａ）は表示パネル２００と回路基板５００を組み合わせた表示モジュールを示している。表示パネル２００は、複数の画素が設けられた画素部１１８と、第１の走査線駆動回路１１６、第２の走査線駆動回路１１７と、選択された画素にビデオ信号を供給する信号線駆動回路１２０を備えている。

回路基板５００には、コントローラ５０４、マイクロプロセッサ５０３（ＭＰＵ）、メモリ５０６、電源回路５０７、音声信号処理回路５０５及び送受信回路５０２などが備えられている。回路基板５００と表示パネル２００は、フレキシブル配線基板２１７（ＦＰＣ）により接続されている。フレキシブル配線基板２１７には、保持容量、バッファ回路などを設け、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることを防ぐ構成としても良い。また、コントローラ５０４、音声信号処理回路５０５、メモリ５０６、マイクロプロセッサ５０３、電源回路５０７などは、ＣＯＧ（ＣｈｉｐＯｎＧｌａｓｓ）方式を用いて表示パネル２００に実装することもできる。ＣＯＧ方式により、回路基板５００の規模を縮小することができる。

回路基板５００に備えられたインターフェース５０８を介して、各種制御信号の入出力が行われる。また、アンテナとの間の信号の送受信を行うためのアンテナ用ポート５０１が、回路基板５００に設けられている。

図８（Ｂ）は、図８（Ａ）に示した表示モジュールのブロック図を示す。この表示モジュールは、メモリ５０６としてＶＲＡＭ５１３、ＤＲＡＭ５１４、フラッシュメモリ５１５などが含まれている。ＶＲＡＭ５１３にはパネルに表示する画像のデータが、ＤＲＡＭ５１４には画像データまたは音声データが、フラッシュメモリ５１５には各種プログラムが記憶されている。

電源回路５０７は、表示パネル２００、コントローラ５０４、マイクロプロセッサ５０３、音声信号処理回路５０５、メモリ５０６、送受信回路５０２を動作させる電力を供給する。またパネルの仕様によっては、電源回路５０７に電流源が備えられている場合もある。

マイクロプロセッサ５０３は、制御信号生成回路５１６、デコーダ５１７、レジスタ５１８、演算回路５１９、ＲＡＭ５２０、マイクロプロセッサ５０３用のインターフェース５２１などを有している。インターフェース５２１を介してマイクロプロセッサ５０３に入力された各種信号は、一旦レジスタ５１８に保持された後、演算回路５１９、デコーダ５１７などに入力される。演算回路５１９では入力された信号に基づき演算を行い、各種命令を送る場所を指定する。一方デコーダ５１７に入力された信号はデコードされ、制御信号生成回路５１６に入力される。制御信号生成回路５１６は入力された信号に基づき、各種命令を含む信号を生成し、演算回路５１９において指定された場所、具体的にはメモリ５０６、送受信回路５０２、音声信号処理回路５０５、コントローラ５０４などに送る。

メモリ５０６、送受信回路５０２、音声信号処理回路５０５、コントローラ５０４は、それぞれ受けた命令に従って動作する。以下その動作について簡単に説明する。

入力手段５１２から入力された信号は、インターフェース５０８を介して回路基板５００に実装されたマイクロプロセッサ５０３に送られる。制御信号生成回路５１６は、ポインティングデバイスやキーボードなどの入力手段５１２から送られてきた信号に従い、ＶＲＡＭ５１３に格納してある画像データを所定のフォーマットに変換し、コントローラ５０４に送付する。

コントローラ５０４は、パネルの仕様に合わせてマイクロプロセッサ５０３から送られてきた画像データを含む信号にデータ処理を施し、表示パネル２００に供給する。またコントローラ５０４は、電源回路５０７から入力された電源電圧やマイクロプロセッサ５０３から入力された各種信号をもとに、Ｈｓｙｎｃ信号、Ｖｓｙｎｃ信号、クロック信号ＣＬＫ、交流電圧（ＡＣＣｏｎｔ）、切り替え信号Ｌ／Ｒを生成し、表示パネル２００に供給する。

送受信回路５０２では、アンテナ５１１において電波として送受信される信号が処理されており、具体的にはアイソレータ、バンドパスフィルタ、ＶＣＯ（ＶｏｌｔａｇｅＣｏｎｔｒｏｌｌｅｄＯｓｃｉｌｌａｔｏｒ）、ＬＰＦ（ＬｏｗＰａｓｓＦｉｌｔｅｒ）、カプラ、バランなどの高周波回路を含んでいる。送受信回路５０２において送受信される信号のうち音声情報を含む信号が、マイクロプロセッサ５０３からの命令に従って、音声信号処理回路５０５に送られる。

マイクロプロセッサ５０３の命令に従って送られてきた音声情報を含む信号は、音声信号処理回路５０５において音声信号に復調され、スピーカー５１０に送られる。またマイクロフォン５０９から送られてきた音声信号は、音声信号処理回路５０５において変調され、マイクロプロセッサ５０３からの命令に従って、送受信回路５０２に送られる。

コントローラ５０４、マイクロプロセッサ５０３、電源回路５０７、音声信号処理回路５０５、メモリ５０６を、本実施例のパッケージとして実装することができる。本実施例は、アイソレータ、バンドパスフィルタ、ＶＣＯ（ＶｏｌｔａｇｅＣｏｎｔｒｏｌｌｅｄＯｓｃｉｌｌａｔｏｒ）、ＬＰＦ（ＬｏｗＰａｓｓＦｉｌｔｅｒ）、カプラ、バランなどの高周波回路以外であれば、どのような回路にも応用することができる。

図９は、図８（Ａ）〜図８（Ｂ）に示す表示モジュールを含む携帯電話機の一態様を示している。表示パネル２００はハウジング６０４に脱着自在に組み込まれる。ハウジング６０４は表示パネル２００のサイズに合わせて、形状や寸法を適宜変更することができる。表示パネル２００を固定したハウジング６０４は回路基板５００に嵌着され表示モジュールとして組み立てられる。

表示パネル２００はフレキシブル配線基板２１７を介して回路基板５００に接続される。回路基板５００には、送受信回路、マイクロプロセッサ及びコントローラなどを含む信号処理回路の他にスピーカー５１０、マイクロフォン５０９などが実装されている。このような表示モジュールと、入力手段５１２、バッテリ６０３、アンテナ５１１を組み合わせ、筐体６０１、６０２に収納する。表示パネル２００の画素部は筐体６０１に形成された開口窓から視認できように配置する。

本実施例に係る携帯電話機は、その機能や用途に応じてさまざまな態様に変容し得る。例えば、表示パネルを複数備えた構成や、筐体を適宜複数に分割して蝶番により開閉式とした構成としてもよい。

図９の携帯電話機において、表示パネル２００は実施例１で説明したものと同様の画素をマトリクス状に配列して構成されている。当該表示パネルは、画素内において駆動トランジスタのゲート電極に印加されるオンとオフの電位と、データ線の電位とを別に設定することができる。従って、データ線の電位の最大振幅を低く設定することが可能となり、消費電力を大幅に抑えることができる。このような特徴により、携帯電話機において、電源回路を大幅に削減、若しくは縮小することができるので、筐体６０１の小型軽量化を図ることが可能である。本発明に係る携帯電話機は、低消費電力、小型軽量化が図られているので、それにより携帯性の向上した製品を顧客に提供することができる。

図１０（Ａ）はテレビジョン装置であり、筐体７０１、支持台７０２、表示パネル２００などによって構成されている。このテレビジョン装置において、表示パネル２００は実施例１で説明したものと同様の画素をマトリクス状に配列して構成されている。当該表示パネルは、画素内において駆動トランジスタのゲート電極に印加されるオンとオフの電位と、データ線の電位とを別に設定することができる。従って、データ線の電位の最大振幅を低く設定することが可能となり、消費電力を大幅に抑えることができる。このような特徴により、テレビジョン装置において、電源回路を大幅に削減、若しくは縮小することができる。そのため、筐体７０１の小型軽量化を図ることが可能である。本発明に係るテレビジョン装置は、低消費電力、小型軽量化が図られているので、それにより住環境に適合した製品を顧客に提供することができる。

図１０（Ｂ）はコンピュータであり、本体７０３、筐体７０４、表示パネル２００、キーボード７０５、外部接続ポート７０６、ポインティングマウス７０８等を含む。このコンピュータにおいて、表示パネル２００は実施例１で説明したものと同様の画素をマトリクス状に配列して構成されている。当該表示パネルは、画素内において駆動トランジスタのゲート電極に印加されるオンとオフの電位と、データ線の電位とを別に設定することができる。従って、データ線の電位の最大振幅を低く設定することが可能となり、消費電力を大幅に抑えることができる。このような特徴により、コンピュータにおいて、電源回路を大幅に削減、若しくは縮小することができるので、本体７０３や筐体７０４の小型軽量化を図ることが可能である。本発明に係るコンピュータは、低消費電力、小型軽量化が図られているので、それにより利便性の高い製品を顧客に提供することができる。

図１０（Ｃ）は携帯可能なコンピュータであり、本体７０９、表示パネル２００、スイッチ７１０、操作キー７１２、赤外線ポート７１１等を含む。この携帯可能なコンピュータにおいて、表示パネル２００は実施例１で説明したものと同様の画素をマトリクス状に配列して構成されている。当該表示パネルは、画素内において駆動トランジスタのゲート電極に印加されるオンとオフの電位と、データ線の電位とを別に設定することができる。従って、データ線の電位の最大振幅を低く設定することが可能となり、消費電力を大幅に抑えることができる。このような特徴により、携帯可能なコンピュータにおいて、電源回路を大幅に削減、若しくは縮小することができるので、本体７０９の小型軽量化を図ることが可能である。本発明に係る携帯可能なコンピュータは、低消費電力、小型軽量化が図られているので、それにより利便性の高い製品を顧客に提供することができる。

図１０（Ｄ）は携帯型のゲーム機であり、筐体７１３、表示パネル２００、スピーカー部７１４、操作キー７１５、記録媒体挿入部７１６等を含む。この携帯型のゲーム機において、表示パネル２００は実施例１で説明したものと同様の画素をマトリクス状に配列して構成されている。当該表示パネルは、画素内において駆動トランジスタのゲート電極に印加されるオンとオフの電位と、データ線の電位とを別に設定することができる。従って、データ線の電位の最大振幅を低く設定することが可能となり、消費電力を大幅に抑えることができる。このような特徴により、携帯型のゲーム機において、電源回路を大幅に削減、若しくは縮小することができるので、筐体７１３の小型軽量化を図ることが可能である。本発明に係る携帯型のゲーム機は、低消費電力、小型軽量化が図られているので、それにより利便性の高い製品を顧客に提供することができる。

図１０（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体７１７、筐体７１８、表示パネル２００ａ、表示パネル２００ｂ、記録媒体（ＤＶＤ等）読込部７１９、操作キー７２０、スピーカー部７２１等を含む。表示パネル２００ａは主として画像情報を表示し、表示パネル２００ｂは主として文字情報を表示する。この画像再生装置において、表示パネル２００ａ、表示パネル２００ｂは実施例１で説明したものと同様の画素をマトリクス状に配列して構成されている。当該表示パネルは、画素内において駆動トランジスタのゲート電極に印加されるオンとオフの電位と、データ線の電位とを別に設定することができる。従って、データ線の電位の最大振幅を低く設定することが可能となり、消費電力を大幅に抑えることができる。このような特徴により、画像再生装置において、電源回路を大幅に削減、若しくは縮小することができるので、本体７１７や筐体７１８の小型軽量化を図ることが可能である。本発明に係る画像再生装置は、低消費電力、小型軽量化が図られているので、利便性の高い製品を顧客に提供することができる。

これらの電子機器に使われる表示パネルは、大きさや強度、または使用目的に応じて、ガラス基板だけでなく耐熱性のプラスチック基板を用いることも可能である。それによってよりいっそうの軽量化を図ることができる。

なお、本実施例に示した例はごく一例であり、これらの用途に限定するものではないことを付記する。

また本実施例は、実施例１〜３の構成と自由に組み合わせて実施することが可能である。

（Ａ）実施の形態で参照する表示装置の回路図。（Ｂ）タイミングチャートを示す図。実施例１で参照する表示装置の断面図。実施例２で参照する表示装置の斜視図。実施例３で参照する表示装置の回路図。実施例４で参照する電子機器の図。実施例４で参照する電子機器の図。実施例４で参照する電子機器の図。実施例４で参照する電子機器の図。実施例４で参照する電子機器の図。実施例４で参照する電子機器の図。従来例を示す図。

符号の説明

１００画素
１０１選択トランジスタ
１０２リセットトランジスタ
１０３スイッチトランジスタ
１０４駆動トランジスタ
１０５保持容量
１０６発光素子
１０７第１の走査線
１０８第２の走査線
１０９データ線
１１０電流供給線
１１１対向電極
１１２インバータ
１１３第１のｎチャネル型トランジスタ
１１４第２のｎチャネル型トランジスタ
１１５ＧＮＤ
１１６第１の走査線駆動回路
１１７第２の走査線駆動回路
１１８画素部
１１９走査線補助回路
１２０信号線駆動回路
１２１第１のモニタ用電源線
１２２モニタ用電流源
１２３サンプリング回路
１２４モニタ用発光素子
１２５第２のモニタ用電源線
２００表示パネル
２００ａ表示パネル
２００ｂ表示パネル
２０１基板
２０２結晶性半導体膜
２０３Ａ導電膜
２０３Ｂ導電膜
２０４第１絶縁膜
２０５第２絶縁膜
２０６層間絶縁膜
２０７導電膜
２０８第３絶縁膜
２０９画素電極
２１０発光層
２１１対向電極
２１２選択トランジスタ
２１３駆動トランジスタ
２１４発光素子
２１５対向基板
２１６フレキシブル配線基板接続部
２１７フレキシブル配線基板
３００回路基板
３０１送受信回路
３０２映像信号増幅回路
３０３映像信号処理回路
３０４コントロール回路
３０５信号分割回路
３０６音声信号増幅回路
３０７音声信号処理回路
３０８制御回路
３０９入力部
３１０スピーカー
４０１筐体
４０２筐体
４０３充電器
５００回路基板
５０１アンテナ用ポート
５０２送受信回路
５０３マイクロプロセッサ
５０４コントローラ
５０５音声信号処理回路
５０６メモリ
５０７電源回路
５０８インターフェース
５０９マイクロフォン
５１０スピーカー
５１１アンテナ
５１２入力手段
５１３ＶＲＡＭ
５１４ＤＲＡＭ
５１５フラッシュメモリ
５１６制御信号生成回路
５１７デコーダ
５１８レジスタ
５１９演算回路
５２０ＲＡＭ
５２１インターフェース
６０１筐体
６０２筐体
６０３バッテリ
６０４ハウジング
７０１筐体
７０２支持台
７０３本体
７０４筐体
７０５キーボード
７０６外部接続ポート
７０８ポインティングマウス
７０９本体
７１０スイッチ
７１１赤外線ポート
７１２操作キー
７１３筐体
７１４スピーカー部
７１５操作キー
７１６記録媒体挿入部
７１７本体
７１８筐体
７１９記録媒体読込部
７２０操作キー
７２１スピーカー部
２４０１スイッチトランジスタ
２４０２駆動トランジスタ
２４０３保持容量
２４０４発光素子
２４０５走査線
２４０６データ線
２４０７電流供給線
２４０８対向電極

Claims

電源線と、
一端が第１の走査線駆動回路に接続された第１の走査線と、
一端が第２の走査線駆動回路に接続された第２の走査線と、
前記第１の走査線の他端に接続され、少なくとも１つのスイッチング素子を有する走査線補助回路と、を有し、
前記第１の走査線の信号電位と、前記第２の走査線駆動回路により供給される前記第２の走査線の信号電位とにより前記スイッチング素子を制御することで、前記スイッチング素子を介して前記電源線と前記第１の走査線を導通させることを特徴とする表示装置。
電源線と、
一端が第１の走査線駆動回路に接続された第１の走査線と、
一端が第２の走査線駆動回路に接続された第２の走査線と、
前記第１の走査線の他端に接続され、少なくとも１つのスイッチング素子を有する走査線補助回路と、
電流供給線と発光素子の間に直列に接続された駆動トランジスタと、
一方の電極が前記駆動トランジスタのゲート電極と接続され、他方の電極が前記電流供給線と接続された保持容量と、
前記第１の走査線とゲート電極が接続され、前記電流供給線とソース電極又はドレイン電極の一方の電極が接続されたリセットトランジスタと、
前記第２の走査線とゲート電極が接続され、前記リセットトランジスタの他方の電極と前記保持容量の一方の電極との間に接続されたスイッチトランジスタと、
データ線とゲート電極が接続され、前記スイッチトランジスタと前記第１の走査線との間に直列に挿入された選択トランジスタと、を有し、
前記第１の走査線の信号電位と、前記第２の走査線駆動回路により供給される前記第２の走査線の信号電位とにより前記スイッチング素子を制御することで、前記スイッチング素子を介して前記電源線と前記第１の走査線を導通させ、且つ前記駆動トランジスタのゲート電位を前記電源線の電位と等しくすることを特徴とする表示装置。
電源線と、
第１の走査線駆動回路と、
第２の走査線駆動回路と、
第１の走査線と、
第２の走査線と、
第１のトランジスタと、
第２のトランジスタと、
インバータと、を有し、
前記第１の走査線の一端は、前記第１の走査線駆動回路に接続され、
前記第１の走査線の他端は、前記インバータの入力端子に接続され、
前記第２の走査線の一端は、前記第２の走査線駆動回路に接続され、
前記第１のトランジスタのゲート電極は、前記インバータの出力端子に接続され、
前記第１のトランジスタのソース電極またはドレイン電極の一方は、前記第１の走査線の他端に接続され、
前記第２のトランジスタのゲート電極は、前記第２の走査線の一端または前記第２の走査線駆動回路に接続され、
前記第２のトランジスタのソース電極またはドレイン電極の一方は、前記第１のトランジスタのソース電極またはドレイン電極の他方に接続され、
前記第２のトランジスタのソース電極またはドレイン電極の他方は、前記電源線に接続されていることを特徴とする表示装置。
電源線と、
第１の走査線駆動回路と、
第２の走査線駆動回路と、
第１の走査線と、
第２の走査線と、
第１のトランジスタと、
第２のトランジスタと、
インバータと、を有し、
前記第１の走査線の一端は、前記第１の走査線駆動回路に接続され、
前記第１の走査線の他端は、前記インバータの入力端子に接続され、
前記第２の走査線の一端は、前記第２の走査線駆動回路に接続され、
前記第１のトランジスタのゲート電極は、前記第２の走査線の一端または前記第２の走査線駆動回路に接続され、
前記第１のトランジスタのソース電極またはドレイン電極の一方は、前記第１の走査線の他端に接続され、
前記第２のトランジスタのゲート電極は、前記インバータの出力端子に接続され、
前記第２のトランジスタのソース電極またはドレイン電極の一方は、前記第１のトランジスタのソース電極またはドレイン電極の他方に接続され、
前記第２のトランジスタのソース電極またはドレイン電極の他方は、前記電源線に接続されていることを特徴とする表示装置。
電源線と、
一端が第１の走査線駆動回路に接続された第１の走査線と、
一端が第２の走査線駆動回路に接続された第２の走査線と、
前記第１の走査線の他端に接続され、少なくとも１つのスイッチング素子を有する走査線補助回路と、
電流供給線と発光素子の間に直列に接続された駆動トランジスタと、
データ線とゲート電極が接続され、前記第１の走査線とソース電極又はドレイン電極の一方が接続された選択トランジスタと、
前記第２の走査線とゲート電極が接続され、前記選択トランジスタのソース又はドレインの他方と前記駆動トランジスタのゲートとの間に接続されたスイッチトランジスタと、を有し、
前記第１の走査線の信号電位と、前記第２の走査線駆動回路により供給される前記第２の走査線の信号電位とにより前記スイッチング素子を制御することで、前記スイッチング素子を介して前記電源線と前記第１の走査線を導通させ、且つ前記駆動トランジスタのゲート電位を前記電源線の電位と等しくすることを特徴とする表示装置。
請求項１乃至請求項５のいずれか一項において、
前記第１の走査線駆動回路により供給される信号電位と前記電源線の電位は等しいことを特徴とする表示装置。