JP5077180B2

JP5077180B2 - Multilayer capacitor

Info

Publication number: JP5077180B2
Application number: JP2008264125A
Authority: JP
Inventors: 正明富樫; 崇青木
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2008-10-10
Filing date: 2008-10-10
Publication date: 2012-11-21
Anticipated expiration: 2028-10-10
Also published as: JP2010093193A

Description

本発明は、積層コンデンサに関する。 The present invention relates to a multilayer capacitor.

従来、等価直列抵抗（ＥＳＲ：EquivalentSeries Resistance）を増加させて電源の電圧振動を抑制することで種々の用途に適用可能とした積層コンデンサが知られている（例えば、下記特許文献１参照）。この積層コンデンサは、直方体形状を呈しており、互いに対向する一対の主面と、互いに対向する第１及び第２の側面と、互いに対向する第３及び第４の側面とを有する積層体と、第１の側面に配置された第１の端子電極と、第２の側面に配置された第２の端子電極と、第３の側面に配置された第１の連結用電極と、第４の側面に配置された第２の連結用電極とを備える。積層体は、誘電体層を介在させて第１〜第４の内部電極を交互に積層させて形成されている。 2. Description of the Related Art Conventionally, there has been known a multilayer capacitor that can be applied to various applications by increasing equivalent series resistance (ESR) and suppressing voltage oscillation of a power source (for example, see Patent Document 1 below). The multilayer capacitor has a rectangular parallelepiped shape, and has a pair of main surfaces facing each other, first and second side surfaces facing each other, and third and fourth side surfaces facing each other, The first terminal electrode disposed on the first side surface, the second terminal electrode disposed on the second side surface, the first connection electrode disposed on the third side surface, and the fourth side surface And a second connecting electrode. The laminate is formed by alternately laminating first to fourth internal electrodes with a dielectric layer interposed therebetween.

第１の内部電極には、第１の側面に一端部が露出するように延びて第１の端子電極に接続される端子用突出部と、第３の側面に一端部が露出するように延びて第１の連結電極に接続される接続用突出部とがそれぞれ一体的に設けられている（下記特許文献１の図１０参照）。第２の内部電極には、第２の側面に一端部が露出するように第２の端子電極に接続される端子用突出部と、第４の側面に一端部が露出するように延びて第２の連結電極に接続される接続用突出部とが一体的に設けられている（同図参照）。第３の内部電極には、第３の側面に一端部が露出するように延びて第１の連結電極に接続される接続用突出部が一体的に設けられている（同図参照）。第４の内部電極には、第４の側面に一端部が露出するように延びて第２の連結電極に接続される接続用突出部が一体的に設けられている（同図参照）。そのため、電流は、第１の端子電極、第１の内部電極、第１の連結電極及び第３の内部電極の順に流れ、第１の内部電極と第３の内部電極とが同極性として機能することとなる。また、電流は、第４の内部電極、第２の連結電極、第２の内部電極及び第２の端子電極の順に流れ、第２の内部電極と第４の内部電極とが同極性として機能することとなる。これにより、積層コンデンサ内における電流の流路の増加がもたらされ、これに伴い積層コンデンサのＥＳＲが増加することとなる。このようにＥＳＲを増加させることでインピーダンスを大きくでき、共振周波数を中心とした広周波帯域にわたってインピーダンス変動を小さくすることができる。
特開２００３−１６８６２０号公報 The first internal electrode extends so that one end portion is exposed on the first side surface and is connected to the first terminal electrode, and extends so that one end portion is exposed on the third side surface. And a connecting protrusion connected to the first connecting electrode (see FIG. 10 of Patent Document 1 below). The second internal electrode includes a terminal protruding portion connected to the second terminal electrode so that one end portion is exposed on the second side surface, and an end portion extending so that the one end portion is exposed on the fourth side surface. The connecting protrusions connected to the two connecting electrodes are integrally provided (see the figure). The third internal electrode is integrally provided with a connecting protrusion that is connected to the first connecting electrode by extending so that one end is exposed on the third side surface (see the same drawing). The fourth internal electrode is integrally provided with a connecting protrusion that is connected to the second coupling electrode so as to be exposed at one end on the fourth side surface (see the same figure). Therefore, the current flows in the order of the first terminal electrode, the first internal electrode, the first connection electrode, and the third internal electrode, and the first internal electrode and the third internal electrode function as the same polarity. It will be. Further, the current flows in the order of the fourth internal electrode, the second connection electrode, the second internal electrode, and the second terminal electrode, and the second internal electrode and the fourth internal electrode function as the same polarity. It will be. As a result, an increase in the flow path of the current in the multilayer capacitor is brought about, and the ESR of the multilayer capacitor is increased accordingly. Thus, by increasing the ESR, the impedance can be increased, and the impedance fluctuation can be reduced over a wide frequency band centered on the resonance frequency.
JP 2003-168620 A

しかしながら、上記特許文献１のような従来の積層コンデンサでは、ＥＳＲを増加させて共振周波数を大きくしても、共振周波数の近傍において依然としてインピーダンスが低下してしまう場合があった（図３の破線ｂ参照）。 However, in the conventional multilayer capacitor as in Patent Document 1, even if the ESR is increased to increase the resonance frequency, the impedance may still decrease in the vicinity of the resonance frequency (the broken line b in FIG. 3). reference).

そこで、本発明は、共振周波数の近傍におけるインピーダンスの低下を抑制することが可能な積層コンデンサを提供することを目的とする。 Therefore, an object of the present invention is to provide a multilayer capacitor capable of suppressing a decrease in impedance in the vicinity of a resonance frequency.

本発明者等は、共振周波数の近傍においてインピーダンスが低下してしまう原因について、鋭意研究を行った。その結果、以下の知見を得た。 The inventors of the present invention have intensively studied the cause of the impedance decreasing near the resonance frequency. As a result, the following knowledge was obtained.

上記特許文献１に記載された積層コンデンサでは、第１の端子電極と接続される接続用突出部が一体的に設けられた第１の内部電極と、第２の端子電極と接続される接続用突出部が一体的に設けられた第２の内部電極とが、誘電体層を介して隣り合っていた。すなわち、異極となる第１の内部電極と第２の内部電極とが、誘電体層を介して隣り合っていた。そのため、第１の内部電極と第２の内部電極との間に静電容量が発生していた。 In the multilayer capacitor described in Patent Document 1, the first internal electrode integrally provided with the connecting protrusion connected to the first terminal electrode and the connection connected to the second terminal electrode are provided. The second internal electrode provided integrally with the protruding portion was adjacent to each other through the dielectric layer. That is, the first internal electrode and the second internal electrode having different polarities are adjacent to each other via the dielectric layer. For this reason, a capacitance is generated between the first internal electrode and the second internal electrode.

ところで、電流は、第１の内部電極においては、端子用突出部、第１の内部電極及び接続用突出部の順に流れ、第２の内部電極においては、接続用突出部、第２の内部電極及び端子用突出部の順に流れる。そのため、積層コンデンサの抵抗成分は、第１の内部電極においては、電流が流れる端子用突出部、第１の内部電極及び接続用突出部の間に発生し、第２の内部電極においては、端子用突出部、第２の内部電極及び接続用突出部の間に発生する。従って、積層コンデンサの等価回路においては、第１の内部電極のうち端子用突出部と接続用突出部とは反対側の部分と、第２の内部電極のうち、端子用突出部と接続用突出部との間の部分との間に発生する静電容量（寄生容量ともいう）Ｃｐが、積層コンデンサの抵抗成分ＥＳＲに並列に接続されることとなる（図４参照）。そして、本発明者等は、当該寄生容量Ｃｐが大きいほど共振周波数の近傍におけるインピーダンスが低下してしまうことを見出し、この知見に基づいて本発明を完成させるに至った。 By the way, the current flows in the order of the terminal protruding portion, the first internal electrode, and the connecting protruding portion in the first internal electrode, and in the second internal electrode, the connecting protruding portion and the second internal electrode. And the terminal protrusion. Therefore, the resistance component of the multilayer capacitor is generated between the terminal protruding portion through which current flows, the first internal electrode, and the connecting protruding portion in the first internal electrode, and in the second internal electrode, the terminal Occurs between the projecting portion, the second internal electrode and the connecting projecting portion. Therefore, in the equivalent circuit of the multilayer capacitor, the terminal projecting portion and the connection projecting portion of the second internal electrode, and the portion on the opposite side of the terminal projecting portion and the connecting projecting portion of the first internal electrode. Capacitance (also referred to as parasitic capacitance) Cp generated between the part and the part is connected in parallel to the resistance component ESR of the multilayer capacitor (see FIG. 4). The inventors have found that the impedance near the resonance frequency decreases as the parasitic capacitance Cp increases, and the present invention has been completed based on this finding.

すなわち、本発明に係る積層コンデンサは、第１〜第３の誘電体層を少なくとも有する複数の誘電体層が積層された素体と、素体の外表面に配置された第１及び第２の端子電極と、素体の外表面に配置された第１及び第２の連結用電極と、素体の内部に配置された第１〜第４の内部電極とを備え、第１及び第４の内部電極は、互いに離間した状態で第１の誘電体層上に配置され、第２の内部電極は、第２の誘電体層上に配置され、第３の内部電極は、第３の誘電体層上に配置されており、第１の内部電極には、第１の端子電極と接続される第１の端子用接続部と、第１の連結用電極と接続される第１の連結用接続部とが一体的に設けられ、第２の内部電極には、第２の端子電極と接続される第２の端子用接続部と、第２の連結用電極と接続される第２の連結用接続部とが一体的に設けられ、第３の内部電極には、第１の連結用電極と接続される第３の連結用接続部が一体的に設けられ、第４の内部電極には、第２の連結用電極と接続される第４の連結用接続部が一体的に設けられ、第３の内部電極は、複数の誘電体層の積層方向において第１及び第４の内部電極と隣り合っており、第１及び第４の内部電極と第３の内部電極とは、複数の誘電体層の積層方向から見て互いに重なり合っていることを特徴とする。 That is, the multilayer capacitor according to the present invention includes an element body in which a plurality of dielectric layers having at least first to third dielectric layers are laminated, and first and second elements disposed on the outer surface of the element body. Comprising a terminal electrode, first and second connecting electrodes disposed on the outer surface of the element body, and first to fourth inner electrodes disposed inside the element body. The internal electrode is disposed on the first dielectric layer in a state of being separated from each other, the second internal electrode is disposed on the second dielectric layer, and the third internal electrode is formed on the third dielectric layer. The first internal electrode is connected to the first terminal electrode, and the first connection connection is connected to the first connection electrode. And the second internal electrode connected to the second terminal connection portion connected to the second terminal electrode and the second connection electrode. A second connecting connection portion is integrally provided, and the third internal electrode is integrally provided with a third connecting connection portion connected to the first connecting electrode. The fourth internal connection electrode is integrally provided with a fourth connection portion that is connected to the second connection electrode, and the third internal electrode includes the first and first connection layers in the stacking direction of the plurality of dielectric layers. 4, the first and fourth internal electrodes and the third internal electrode overlap each other when viewed from the stacking direction of the plurality of dielectric layers.

本発明に係る積層コンデンサでは、第１の内部電極に、第１の端子電極と接続される第１の端子用接続部及び第１の連結用電極と接続される第１の連結用接続部が一体的に設けられ、第３の内部電極に、第１の連結用電極と接続される第３の連結用接続部が一体的に設けられており、互いに同極である第１の内部電極と第３の内部電極とが、複数の誘電体層の積層方向において隣り合っていると共に、複数の誘電体層の積層方向から見て互いに重なり合っている。そのため、電流が流れた場合に積層コンデンサの抵抗成分ＥＳＲ（図４参照）が生じる第１の内部電極が、第３の内部電極と隣り合う側において、異極と隣接して対向しなくなることから、積層コンデンサの抵抗成分に並列に接続される寄生容量Ｃｐ（図４参照）が小さくなる。その結果、図３において実線で示されるように、共振周波数の近傍におけるインピーダンスの低下を抑制することが可能となり、共振周波数の近傍を含む広域帯にわたってインピーダンスの変動が抑制されることとなる。 In the multilayer capacitor according to the present invention, the first internal electrode includes a first terminal connection portion connected to the first terminal electrode and a first connection connection portion connected to the first connection electrode. The third internal connection electrode is provided integrally with the third internal connection electrode connected to the first connection electrode, and the first internal electrode and the first internal electrode are of the same polarity. The third internal electrodes are adjacent to each other in the stacking direction of the plurality of dielectric layers and overlap each other when viewed from the stacking direction of the plurality of dielectric layers. Therefore, the first internal electrode in which the resistance component ESR (see FIG. 4) of the multilayer capacitor is generated when a current flows is not adjacent to the opposite electrode on the side adjacent to the third internal electrode. The parasitic capacitance Cp (see FIG. 4) connected in parallel to the resistance component of the multilayer capacitor is reduced. As a result, as shown by a solid line in FIG. 3, it is possible to suppress a decrease in impedance in the vicinity of the resonance frequency, and to suppress a variation in impedance over a wide band including the vicinity of the resonance frequency.

また、本発明に係る積層コンデンサでは、第１の内部電極に、第１の端子電極と接続される第１の端子用接続部及び第１の連結用電極と接続される第１の連結用接続部が一体的に設けられ、第４の内部電極に、第２の連結用電極と接続される第４の連結用接続部が一体的に設けられており、第１及び第４の内部電極が第１の誘電体層に配置されている。そのため、互いに異極である第１の内部電極と第４の内部電極とが共に同一の誘電体層上に配置されることとなる。その結果、素体を構成する誘電体層の積層数が減るので、積層コンデンサの小型化を図ることが可能となる。 Moreover, in the multilayer capacitor according to the present invention, the first connection for connection to the first internal electrode, the first terminal connection connected to the first terminal electrode, and the first connection electrode. Are integrally provided, and the fourth internal electrode is integrally provided with a fourth connection portion connected to the second connection electrode, and the first and fourth internal electrodes are Arranged in the first dielectric layer. Therefore, the first internal electrode and the fourth internal electrode having different polarities are both disposed on the same dielectric layer. As a result, since the number of dielectric layers constituting the element body is reduced, the multilayer capacitor can be miniaturized.

さらに、本発明に係る積層コンデンサでは、第３の内部電極に、第１の連結用電極と接続される第３の連結用接続部が一体的に設けられ、第４の内部電極に、第２の連結用電極と接続される第４の連結用接続部が一体的に設けられており、互いに異極である第３の内部電極と第４の内部電極とが、複数の誘電体層の積層方向から見て互いに重なり合っている。そのため、電流が流れた場合に積層コンデンサの抵抗成分ＥＳＲ（図４参照）が生じない第３の内部電極と第４の内部電極との間において、積層コンデンサの容量成分Ｃ（図４参照）が生じることとなる。その結果、上記のように、互いに異極である第１の内部電極と第４の内部電極とが共に同一の誘電体層上に配置されていることと相俟って、積層コンデンサの小型化を図りつつ、積層コンデンサの全体としての静電容量を大きくすることが可能となる。これにより、図３において二点鎖線ｃ２で示されるように、低周波帯域全体にわたってインピーダンスを低下させることが可能となる。 Further, in the multilayer capacitor according to the present invention, the third internal connection is integrally provided with the third internal electrode, and the third internal connection is connected to the first internal connection electrode. A fourth connecting connection portion connected to the connecting electrode is integrally provided, and a third internal electrode and a fourth internal electrode having different polarities are laminated with a plurality of dielectric layers. They overlap each other when viewed from the direction. Therefore, the capacitance component C (see FIG. 4) of the multilayer capacitor is between the third internal electrode and the fourth internal electrode where the resistance component ESR (see FIG. 4) of the multilayer capacitor does not occur when current flows. Will occur. As a result, as described above, in combination with the fact that the first internal electrode and the fourth internal electrode having different polarities are arranged on the same dielectric layer, the size of the multilayer capacitor can be reduced. It is possible to increase the capacitance of the multilayer capacitor as a whole. As a result, as indicated by a two-dot chain line c2 in FIG. 3, the impedance can be lowered over the entire low frequency band.

好ましくは、素体の内部に配置された第５の内部電極を備え、第５の内部電極には、第１の連結用電極と接続される第５の連結用接続部が一体的に設けられ、第５の内部電極は、複数の誘電体層の積層方向において第１の内部電極と隣り合っており、第１の内部電極と第５の内部電極とは、複数の誘電体層の積層方向から見て互いに重なり合っている。このようにすると、電流が流れた場合に積層コンデンサの抵抗成分ＥＳＲ（図４参照）が生じる第１の内部電極が、第５の内部電極と隣り合う側において、異極と隣接して対向しなくなることから、積層コンデンサの抵抗成分に並列に接続される寄生容量Ｃｐ（図４参照）をより小さくすることが可能となる。 Preferably, a fifth internal electrode disposed inside the element body is provided, and the fifth internal electrode is integrally provided with a fifth connection portion connected to the first connection electrode. The fifth internal electrode is adjacent to the first internal electrode in the stacking direction of the plurality of dielectric layers, and the first internal electrode and the fifth internal electrode are stacked in the stacking direction of the plurality of dielectric layers. Viewed from above. In this way, the first internal electrode in which the resistance component ESR (see FIG. 4) of the multilayer capacitor when the current flows is adjacent to the opposite electrode on the side adjacent to the fifth internal electrode. As a result, the parasitic capacitance Cp (see FIG. 4) connected in parallel with the resistance component of the multilayer capacitor can be further reduced.

より好ましくは、第２の内部電極と第５の内部電極とは、互いに離間した状態で第２の誘電体層上に配置されている。このようにすると、互いに異極である第２の内部電極と第５の内部電極とが共に同一の誘電体層上に配置されることとなる。その結果、素体を構成する誘電体層の積層数が減るので、積層コンデンサの小型化を図ることが可能となる。 More preferably, the second internal electrode and the fifth internal electrode are disposed on the second dielectric layer in a state of being separated from each other. If it does in this way, the 2nd internal electrode and the 5th internal electrode which are mutually different polarities will be arranged on the same dielectric layer. As a result, since the number of dielectric layers constituting the element body is reduced, the multilayer capacitor can be miniaturized.

好ましくは、素体の内部に配置された第５及び第６の内部電極を備え、複数の誘電体層は、第４の誘電体層を有し、第２の内部電極と第５の内部電極とは、互いに離間した状態で第２の誘電体層上に配置され、第６の内部電極は、第４の誘電体層上に配置され、第５の内部電極には、第１の連結用電極と接続される第５の連結用接続部が一体的に設けられ、第６の内部電極には、第２の連結用電極と接続される第６の連結用接続部が一体的に設けられ、第６の内部電極は、複数の誘電体層の積層方向において第２及び第５の内部電極と隣り合っており、第２及び第５の内部電極と第６の内部電極とは、複数の誘電体層の積層方向から見て互いに重なり合っている。このようにすると、電流が流れた場合に積層コンデンサの抵抗成分ＥＳＲ（図４参照）が生じる第２の内部電極が、第６の内部電極と隣り合う側において、異極と隣接して対向しなくなることから、積層コンデンサの抵抗成分に並列に接続される寄生容量Ｃｐ（図４参照）が小さくなる。その結果、図３において実線で示されるように、共振周波数の近傍におけるインピーダンスの低下を抑制することが可能となり、共振周波数の近傍を含む広域帯にわたってインピーダンスの変動が抑制されることとなる。また、このようにすると、互いに異極である第２の内部電極と第５の内部電極とが共に同一の誘電体層上に配置されることとなる。その結果、素体を構成する誘電体層の積層数が減るので、積層コンデンサの小型化を図ることが可能となる。さらに、このようにすると、電流が流れた場合に積層コンデンサの抵抗成分ＥＳＲ（図４参照）が生じない第２の内部電極と第６の内部電極との間において、積層コンデンサの容量成分Ｃ（図４参照）が生じることとなる。その結果、上記のように、互いに異極である第２の内部電極と第５の内部電極とが共に同一の誘電体層上に配置されていることと相俟って、積層コンデンサの小型化を図りつつ、積層コンデンサの全体としての静電容量を大きくすることが可能となる。これにより、図３において二点鎖線ｃ２で示されるように、低周波帯域全体にわたってインピーダンスを低下させることが可能となる。 Preferably, the substrate includes fifth and sixth internal electrodes arranged inside the element body, the plurality of dielectric layers include a fourth dielectric layer, and the second internal electrode and the fifth internal electrode Is arranged on the second dielectric layer in a state of being separated from each other, the sixth internal electrode is arranged on the fourth dielectric layer, and the fifth internal electrode is connected to the first coupling layer. A fifth connecting connection portion connected to the electrode is integrally provided, and a sixth connecting connection portion connected to the second connecting electrode is integrally provided on the sixth internal electrode. The sixth internal electrode is adjacent to the second and fifth internal electrodes in the stacking direction of the plurality of dielectric layers, and the second and fifth internal electrodes and the sixth internal electrode include a plurality of The dielectric layers overlap each other when viewed from the stacking direction. In this way, the second internal electrode in which the resistance component ESR of the multilayer capacitor (see FIG. 4) occurs when a current flows is adjacent to the opposite electrode on the side adjacent to the sixth internal electrode. As a result, the parasitic capacitance Cp (see FIG. 4) connected in parallel to the resistance component of the multilayer capacitor is reduced. As a result, as shown by a solid line in FIG. 3, it is possible to suppress a decrease in impedance in the vicinity of the resonance frequency, and to suppress a variation in impedance over a wide band including the vicinity of the resonance frequency. In this case, the second internal electrode and the fifth internal electrode having different polarities are both disposed on the same dielectric layer. As a result, since the number of dielectric layers constituting the element body is reduced, the multilayer capacitor can be miniaturized. Further, in this way, when the current flows, the resistance component ESR (see FIG. 4) of the multilayer capacitor does not occur between the second internal electrode and the sixth internal electrode. (See FIG. 4). As a result, as described above, in combination with the fact that the second internal electrode and the fifth internal electrode having different polarities are both disposed on the same dielectric layer, the size of the multilayer capacitor can be reduced. It is possible to increase the capacitance of the multilayer capacitor as a whole. As a result, as indicated by a two-dot chain line c2 in FIG. 3, the impedance can be lowered over the entire low frequency band.

より好ましくは、素体の内部に配置された第７及び第８の内部電極を備え、複数の誘電体層は、第５及び第６の誘電体層を有し、第７の内部電極は、第５の誘電体層上に配置され、第８の内部電極は、第６の誘電体層上に配置され、第７の内部電極には、第１の連結用電極と接続される第７の連結用接続部が一体的に設けられ、第８の内部電極には、第２の連結用電極と接続される第８の連結用接続部が一体的に設けられ、第７の内部電極は、複数の誘電体層の積層方向において第１の内部電極と隣り合っており、第８の内部電極は、複数の誘電体層の積層方向において第２の内部電極と隣り合っており、第１の内部電極と第７の内部電極とは、複数の誘電体層の積層方向から見て互いに重なり合っており、第２の内部電極と第８の内部電極とは、複数の誘電体層の積層方向から見て互いに重なり合っている。このようにすると、電流が流れた場合に積層コンデンサの抵抗成分ＥＳＲ（図４参照）が生じる第１の内部電極が、第７の内部電極と隣り合う側において、異極と隣接して対向しなくなることから、積層コンデンサの抵抗成分に並列に接続される寄生容量Ｃｐ（図４参照）をより小さくすることが可能となる。また、このようにすると、電流が流れた場合に積層コンデンサの抵抗成分ＥＳＲ（図４参照）が生じる第２の内部電極が、第８の内部電極と隣り合う側において、異極と隣接して対向しなくなることから、積層コンデンサの抵抗成分に並列に接続される寄生容量Ｃｐ（図４参照）をより小さくすることが可能となる。 More preferably, the device includes seventh and eighth internal electrodes disposed inside the element body, the plurality of dielectric layers include fifth and sixth dielectric layers, and the seventh internal electrode includes: The seventh internal electrode is disposed on the fifth dielectric layer, the eighth internal electrode is disposed on the sixth dielectric layer, and the seventh internal electrode is connected to the first coupling electrode. The connection part for connection is provided integrally, the eighth internal electrode is provided with the eighth connection part for connection connected to the second connection electrode, and the seventh internal electrode is The eighth internal electrode is adjacent to the second internal electrode in the stacking direction of the plurality of dielectric layers, and the eighth internal electrode is adjacent to the second internal electrode in the stacking direction of the plurality of dielectric layers. The internal electrode and the seventh internal electrode overlap each other when viewed from the stacking direction of the plurality of dielectric layers, and the second internal electrode and the eighth internal electrode They are overlap each other when viewed from the laminate direction of the plurality of dielectric layers. In this way, the first internal electrode in which the resistance component ESR (see FIG. 4) of the multilayer capacitor when the current flows is adjacent to the opposite electrode on the side adjacent to the seventh internal electrode. As a result, the parasitic capacitance Cp (see FIG. 4) connected in parallel with the resistance component of the multilayer capacitor can be further reduced. Further, in this case, the second internal electrode in which the resistance component ESR (see FIG. 4) of the multilayer capacitor is generated when a current flows is adjacent to the different polarity on the side adjacent to the eighth internal electrode. Since they do not face each other, the parasitic capacitance Cp (see FIG. 4) connected in parallel to the resistance component of the multilayer capacitor can be further reduced.

好ましくは、第１の内部電極は、第１の連結用接続部が設けられている部分よりも第１の端子用接続部寄りの第１の端子側領域を有し、第２の内部電極は、第２の連結用接続部が設けられている部分よりも第２の端子用接続部寄りの第２の端子側領域を有しており、第１及び第２の端子側領域には複数の開口部がそれぞれ設けられている。 Preferably, the first internal electrode has a first terminal side region closer to the first terminal connection portion than the portion where the first connection connection portion is provided, and the second internal electrode is , Having a second terminal side region closer to the second terminal connection portion than the portion where the second connecting connection portion is provided, and the first and second terminal side regions have a plurality of Each opening is provided.

より好ましくは、複数の開口部はメッシュ状に配置されている。 More preferably, the plurality of openings are arranged in a mesh shape.

ところで、第１の内部電極とその異極との対向面積や、第２の内部電極とその異極との対向面積を小さくするためには、第１及び第２の内部電極を、例えば、細い１本の線状とすることも考えられる。しかしながら、この場合、細い１本の線状部分に電流が集中して流れることとなり、等価直列インダクタンス（ＥＳＬ：Equivalent Series Inductance）が増大してしまう。そして、ＥＳＬは、積層コンデンサの等価回路において静電容量Ｃと直列に接続されており（図４参照）、コンデンサの急速な充放電を妨げるように作用するので、ＥＳＬが増大すると、回路の高速化が抑制されてしまう。しかしながら、上記のように、メッシュ状（網目状）となるように複数の開口部を第１及び第２の内部電極に設けるようにすると、第１及び第２内部電極において電流が分散して流れるようになるので、ＥＳＬの低減を図れることとなる。その結果、図３において一点鎖線ｃ１で示されるように、高周波帯域全体にわたってインピーダンスを低下させることが可能となる。また、第１及び第２の端子側領域に複数の開口部がそれぞれ設けられているので、複数の誘電体層の積層方向から見たときの第１の内部電極とその異極との対向面積が小さくなっており、複数の誘電体層の積層方向から見たときの第２の内部電極とその異極との対向面積が小さくなっている。そのため、第１及び第２の内部電極が、異極からの磁束による影響を受けにくくなり、積層コンデンサの抵抗成分に並列に接続される寄生容量Ｃｐ（図４参照）が小さくなる。その結果、図３において実線ａで示されるように、共振周波数の近傍におけるインピーダンスの低下を抑制することが可能となり、共振周波数の近傍を含む広域帯にわたってインピーダンス変動が抑制されることとなる。 By the way, in order to reduce the opposing area between the first internal electrode and its different polarity, and the opposing area between the second internal electrode and its different polarity, the first and second internal electrodes are made thin, for example. It is also conceivable to use one line. However, in this case, current concentrates on one thin linear portion, and an equivalent series inductance (ESL) increases. The ESL is connected in series with the capacitance C in the equivalent circuit of the multilayer capacitor (see FIG. 4), and acts to prevent rapid charge / discharge of the capacitor. Will be suppressed. However, as described above, when a plurality of openings are provided in the first and second internal electrodes so as to have a mesh shape (mesh shape), current flows in the first and second internal electrodes in a distributed manner. As a result, the ESL can be reduced. As a result, as indicated by a one-dot chain line c1 in FIG. 3, the impedance can be reduced over the entire high frequency band. In addition, since the plurality of openings are respectively provided in the first and second terminal side regions, the facing area between the first internal electrode and its different polarity when viewed from the stacking direction of the plurality of dielectric layers. , And the facing area between the second internal electrode and its different polarity when viewed from the stacking direction of the plurality of dielectric layers is small. Therefore, the first and second internal electrodes are not easily affected by magnetic fluxes from different poles, and the parasitic capacitance Cp (see FIG. 4) connected in parallel to the resistance component of the multilayer capacitor is reduced. As a result, as indicated by a solid line a in FIG. 3, it is possible to suppress a decrease in impedance in the vicinity of the resonance frequency, and impedance fluctuation is suppressed over a wide band including the vicinity of the resonance frequency.

本発明によれば、共振周波数の近傍におけるインピーダンスの低下を抑制することが可能な積層コンデンサを提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the multilayer capacitor which can suppress the fall of the impedance in the vicinity of the resonant frequency can be provided.

本発明に係る積層コンデンサ１の好適な実施形態について、図面を参照して説明する。なお、説明において、同一要素又は同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。 A preferred embodiment of a multilayer capacitor 1 according to the present invention will be described with reference to the drawings. In the description, the same reference numerals are used for the same elements or elements having the same function, and a duplicate description is omitted.

図１及び図２を参照して、本実施形態に係る積層コンデンサ１の構成について説明する。積層コンデンサ１は、直方体形状の誘電体素体（素体）１０と、内部電極１２Ａ（第２の内部電極），１２Ｂ（第１の内部電極），１４Ａ（第４の内部電極、第８の内部電極），１４Ｂ（第５の内部電極、第７の内部電極），１６Ａ（第６の内部電極），１６Ｂ（第３の内部電極）と、端子電極１８Ａ（第１の端子電極），１８Ｂ（第２の端子電極）と、連結用電極２０Ａ（第１の連結用電極），２０Ｂ（第２の連結用電極）とを備える。 A configuration of the multilayer capacitor 1 according to the present embodiment will be described with reference to FIGS. 1 and 2. The multilayer capacitor 1 includes a rectangular parallelepiped dielectric body (element body) 10, internal electrodes 12A (second internal electrodes), 12B (first internal electrodes), and 14A (fourth internal electrodes, eighth electrodes). Internal electrode), 14B (fifth internal electrode, seventh internal electrode), 16A (sixth internal electrode), 16B (third internal electrode), and terminal electrode 18A (first terminal electrode), 18B (Second terminal electrode) and connecting electrodes 20A (first connecting electrodes) and 20B (second connecting electrodes).

誘電体素体１０は、互いに対向する主面１０ａ，１０ｂと、互いに対向する側面１０ｃ，１０ｄと、互いに対向する側面１０ｅ，１０ｆとを有する。なお、本実施形態においては、主面１０ａ又は主面１０ｂが、回路基板（図示せず）の主面と対向する実装面とされている。 Dielectric body 10 has main surfaces 10a and 10b facing each other, side surfaces 10c and 10d facing each other, and side surfaces 10e and 10f facing each other. In the present embodiment, the main surface 10a or the main surface 10b is a mounting surface that faces the main surface of a circuit board (not shown).

側面１０ｃ，１０ｄは、主面１０ａ，１０ｂ及び側面１０ｅ，１０ｆを連結するように延びている。側面１０ｅ，１０ｆは、主面１０ａ，１０ｂ及び側面１０ｃ，１０ｄを連結するように延びている。本実施形態においては、誘電体素体１０の長手方向の長さを例えば１．０ｍｍ程度、幅を例えば０．５ｍｍ程度、厚みを例えば０．５ｍｍ程度に設定することができる。なお、誘電体素体１０は、通常、焼成後にバレル研磨されるので、誘電体素体１０の稜部は、所定の大きさの曲率を有する曲面状を呈している（図示せず）。 The side surfaces 10c and 10d extend so as to connect the main surfaces 10a and 10b and the side surfaces 10e and 10f. The side surfaces 10e and 10f extend so as to connect the main surfaces 10a and 10b and the side surfaces 10c and 10d. In the present embodiment, the length of the dielectric body 10 in the longitudinal direction can be set, for example, to about 1.0 mm, the width, for example, about 0.5 mm, and the thickness, for example, about 0.5 mm. Since dielectric body 10 is usually barrel-polished after firing, the ridge portion of dielectric body 10 has a curved surface shape having a predetermined curvature (not shown).

誘電体素体１０は、図２に示されるように、矩形状を呈する誘電体層Ａ１０〜Ａ１８がこの順に積層されて構成されている。すなわち、誘電体層Ａ１０の上面が誘電体素体１０の主面１０ａを構成し、誘電体層Ａ１８の下面が誘電体素体１０の主面１０ｂを構成することとなり、主面１０ａ，１０ｂの対向方向（以下、対向方向と称する）は本実施形態において誘電体素体１０（誘電体層Ａ１０〜Ａ１８）の積層方向（以下、積層方向と称する）に一致する。 As shown in FIG. 2, the dielectric body 10 is configured by laminating rectangular dielectric layers A <b> 10 to A <b> 18 in this order. That is, the upper surface of the dielectric layer A10 constitutes the main surface 10a of the dielectric element body 10, and the lower surface of the dielectric layer A18 constitutes the main surface 10b of the dielectric element body 10, and the main surfaces 10a, 10b The facing direction (hereinafter referred to as the facing direction) corresponds to the stacking direction (hereinafter referred to as the stacking direction) of the dielectric body 10 (dielectric layers A10 to A18) in the present embodiment.

誘電体層Ａ１０〜Ａ１８は、電気絶縁性を有する絶縁体として機能する。誘電体層Ａ１０〜Ａ１８は、例えば、チタン酸バリウムやチタン酸ストロンチウムに希土類元素を添加した誘電性セラミック材料で形成することができる。実際の誘電体素体１０は、焼成により、各誘電体層Ａ１０〜Ａ１８の境界が視認できない程度に一体化されている。 The dielectric layers A10 to A18 function as an insulator having electrical insulation. The dielectric layers A10 to A18 can be formed of, for example, a dielectric ceramic material obtained by adding a rare earth element to barium titanate or strontium titanate. The actual dielectric body 10 is integrated by firing so that the boundaries between the dielectric layers A10 to A18 cannot be visually recognized.

誘電体層Ａ１１，Ａ１７のそれぞれの表面には、矩形状の内部電極１２Ａ，１４Ｂが互いに離間した状態で形成されている。内部電極１２Ａは、誘電体層Ａ１１，Ａ１７のうち側面１０ｃ寄りの領域（本実施形態においては、誘電体層Ａ１１，Ａ１７の長手方向における中央よりも側面１０ｃ側の領域）に配置されており、内部電極１４Ｂは、誘電体層Ａ１１，Ａ１７のうち側面１０ｄ寄りの領域（本実施形態においては、誘電体層Ａ１１，Ａ１７の長手方向における中央よりも側面１０ｄ側の領域）に配置されている。 On the respective surfaces of the dielectric layers A11 and A17, rectangular internal electrodes 12A and 14B are formed in a state of being separated from each other. The internal electrode 12A is disposed in a region near the side surface 10c of the dielectric layers A11 and A17 (in this embodiment, a region closer to the side surface 10c than the center in the longitudinal direction of the dielectric layers A11 and A17). The internal electrode 14B is disposed in a region near the side surface 10d of the dielectric layers A11 and A17 (in this embodiment, a region closer to the side surface 10d than the center in the longitudinal direction of the dielectric layers A11 and A17).

内部電極１２Ａには、側面１０ｃ側の短辺に端子用接続部２２Ａ（第２の端子用接続部）が一体的に設けられている。端子用接続部２２Ａは、内部電極１２Ａと同じ幅で誘電体層Ａ１１，Ａ１７の端子電極１８Ａが形成される側の縁に引き出され、その端部が側面１０ｃに露出している。また、内部電極１２Ａには、側面１０ｄ側で且つ側面１０ｅ側の隅部に連結用接続部２４Ａ（第２の連結用接続部）が一体的に設けられている。連結用接続部２４Ａは、内部電極１２Ａに対して十分小さな幅で誘電体層Ａ１１，Ａ１７の連結用電極２０Ａが形成される側の縁に引き出され、その端部が側面１０ｅに露出している。 The internal electrode 12A is integrally provided with a terminal connection portion 22A (second terminal connection portion) on the short side on the side surface 10c side. The terminal connection portion 22A has the same width as the internal electrode 12A and is drawn out to the edge of the dielectric layers A11 and A17 on the side where the terminal electrode 18A is formed, and its end portion is exposed to the side surface 10c. The internal electrode 12A is integrally provided with a connecting portion 24A (second connecting portion) at the corner on the side surface 10d side and the side surface 10e side. The connecting portion 24A is drawn out to the edge of the dielectric layers A11 and A17 on the side where the connecting electrode 20A is formed with a sufficiently small width with respect to the internal electrode 12A, and its end is exposed to the side surface 10e. .

内部電極１４Ｂには、側面１０ｃ側で且つ側面１０ｆ側の隅部に連結用接続部２６Ｂ（第５の連結用接続部）が一体的に設けられている。連結用接続部２６Ｂは、内部電極１４Ｂに対して十分小さな幅で誘電体層Ａ１１，Ａ１７の連結用電極２０Ｂが形成される側の縁に引き出され、その端部が側面１０ｆに露出している。 The internal electrode 14B is integrally provided with a connecting portion 26B (fifth connecting portion) at the corner on the side surface 10c side and the side surface 10f side. The connecting portion 26B is drawn out to the edge of the dielectric layers A11 and A17 on the side where the connecting electrode 20B is formed with a sufficiently small width with respect to the internal electrode 14B, and the end portion is exposed to the side surface 10f. .

誘電体層Ａ１２，Ａ１８のそれぞれの表面には、矩形状の内部電極１２Ｂ，１４Ａが互いに離間した状態で形成されている。内部電極１２Ｂは、誘電体層Ａ１２，Ａ１８のうち側面１０ｄ寄りの領域（本実施形態においては、誘電体層Ａ１１，Ａ１７の長手方向における中央よりも側面１０ｄ側の領域）に配置されており、内部電極１４Ａは、誘電体層Ａ１２，Ａ１８のうち側面１０ｃ寄りの領域（本実施形態においては、誘電体層Ａ１２，Ａ１８の長手方向における中央よりも側面１０ｃ側の領域）に配置されている。 On the surfaces of the dielectric layers A12 and A18, rectangular internal electrodes 12B and 14A are formed in a state of being separated from each other. The internal electrode 12B is disposed in a region near the side surface 10d of the dielectric layers A12 and A18 (in this embodiment, a region closer to the side surface 10d than the center in the longitudinal direction of the dielectric layers A11 and A17), The internal electrode 14A is disposed in a region closer to the side surface 10c of the dielectric layers A12 and A18 (in this embodiment, a region closer to the side surface 10c than the center in the longitudinal direction of the dielectric layers A12 and A18).

内部電極１２Ｂには、側面１０ｄ側の短辺に端子用接続部２２Ｂ（第１の端子用接続部）が一体的に設けられている。端子用接続部２２Ｂは、内部電極１２Ｂと同じ幅で誘電体層Ａ１２，Ａ１８の端子電極１８Ｂが形成される側の縁に引き出され、その端部が側面１０ｄに露出している。また、内部電極１２Ｂには、側面１０ｃ側で且つ側面１０ｆ側の隅部に連結用接続部２４Ｂ（第１の連結用接続部）が一体的に設けられている。連結用接続部２４Ｂは、内部電極１２Ｂに対して十分小さな幅で誘電体層Ａ１２，Ａ１８の連結用電極２０Ｂが形成される側の縁に引き出され、その端部が側面１０ｆに露出している。 The internal electrode 12B is integrally provided with a terminal connection portion 22B (first terminal connection portion) on the short side on the side surface 10d side. The terminal connection portion 22B has the same width as the internal electrode 12B, and is drawn out to the edge of the dielectric layers A12 and A18 on the side where the terminal electrode 18B is formed, and the end portion is exposed to the side surface 10d. The internal electrode 12B is integrally provided with a connecting portion 24B (first connecting portion) at the corner on the side surface 10c side and the side surface 10f side. The connecting portion 24B is drawn to the edge of the dielectric layers A12 and A18 on the side where the connecting electrode 20B is formed with a sufficiently small width with respect to the internal electrode 12B, and the end portion is exposed to the side surface 10f. .

内部電極１４Ａには、側面１０ｄ側で且つ側面１０ｅ側の隅部に連結用接続部２６Ａ（第４の連結用接続部）が一体的に設けられている。連結用接続部２６Ａは、内部電極１４Ａに対して十分小さな幅で誘電体層Ａ１２，Ａ１８の連結用電極２０Ａが形成される側の縁に引き出され、その端部が側面１０ｅに露出している。 The internal electrode 14A is integrally provided with a connecting portion 26A (fourth connecting portion) on the side surface 10d side and on the corner portion on the side surface 10e side. The connecting portion 26A is drawn out to the edge of the dielectric layers A12 and A18 on the side where the connecting electrode 20A is formed with a sufficiently small width with respect to the internal electrode 14A, and its end is exposed to the side surface 10e. .

誘電体層Ａ１３，Ａ１５のそれぞれの表面には、矩形状の内部電極１６Ｂが形成されている。内部電極１６Ｂは、側面１０ｃ，１０ｄの対向方向に延在している。内部電極１６Ｂには、側面１０ｆ側の長辺の中央部に連結用接続部２８Ｂ（第３の連結用接続部）が一体的に設けられている。連結用接続部２８Ｂは、内部電極１６Ｂに対して十分小さな幅で誘電体層Ａ１３，Ａ１５の連結用電極２０Ｂが形成される側の縁に引き出され、その端部が側面１０ｆに露出している。 A rectangular internal electrode 16B is formed on each surface of the dielectric layers A13 and A15. The internal electrode 16B extends in the opposing direction of the side surfaces 10c and 10d. The internal electrode 16B is integrally provided with a connecting portion 28B (third connecting portion) for connection at the center of the long side on the side surface 10f side. The connection portion 28B is drawn to the edge of the dielectric layers A13 and A15 on the side where the connection electrode 20B is formed with a sufficiently small width with respect to the internal electrode 16B, and the end portion is exposed to the side surface 10f. .

誘電体層Ａ１４，Ａ１６のそれぞれの表面には、矩形状の内部電極１６Ａが形成されている。内部電極１６Ａは、側面１０ｃ，１０ｄの対向方向に延在している。内部電極１６Ａには、側面１０ｅ側の長辺の中央部に連結用接続部２８Ａ（第６の連結用接続部）が一体的に設けられている。連結用接続部２８Ａは、内部電極１６Ａに対して十分小さな幅で誘電体層Ａ１４，Ａ１６の連結用電極２０Ａが形成される側の縁に引き出され、その端部が側面１０ｅに露出している。 A rectangular internal electrode 16A is formed on each surface of the dielectric layers A14 and A16. The internal electrode 16A extends in the opposing direction of the side surfaces 10c and 10d. The internal electrode 16A is integrally provided with a connecting portion 28A (sixth connecting portion) at the center of the long side on the side surface 10e side. The connection portion 28A is drawn out to the edge of the dielectric layers A14 and A16 on the side where the connection electrode 20A is formed with a sufficiently small width with respect to the internal electrode 16A, and the end portion is exposed to the side surface 10e. .

内部電極１２Ａ，１２Ｂ，１４Ａ，１４Ｂ，１６Ａ，１６Ｂは、いずれも誘電体素体１０の内部に配置されており、誘電体層Ａ１１〜Ａ１７を介して内部電極１２Ａ，１４Ｂ、内部電極１２Ｂ，１４Ａ、内部電極１６Ｂ、内部電極１６Ａ、内部電極１６Ｂ、内部電極１６Ａ、内部電極１２Ａ，１４Ｂ及び内部電極１２Ｂ，１４Ａの順で積層されている。すなわち、各内部電極１２Ａ，１２Ｂ，１４Ａ，１４Ｂ，１６Ａ，１６Ｂは、積層方向（主面１０ａ，１０ｂの対向方向）において隣り合う内部電極同士が誘電体層Ａ１１〜Ａ１８の厚みの分だけ互いに離間した状態で、誘電体素体１０の内部に配置されている。 The internal electrodes 12A, 12B, 14A, 14B, 16A, and 16B are all disposed inside the dielectric body 10, and the internal electrodes 12A and 14B and the internal electrodes 12B and 14A are disposed via the dielectric layers A11 to A17. The internal electrode 16B, the internal electrode 16A, the internal electrode 16B, the internal electrode 16A, the internal electrodes 12A and 14B, and the internal electrodes 12B and 14A are stacked in this order. That is, the internal electrodes 12A, 12B, 14A, 14B, 16A, and 16B are separated from each other by the thickness of the dielectric layers A11 to A18 in the adjacent stacking direction (opposite direction of the main surfaces 10a and 10b). In this state, it is disposed inside the dielectric body 10.

内部電極１２Ａ，１４Ａ，１６Ａ，１６Ｂは、いずれも積層方向から見て互いに重なり合っている。より詳しくは、内部電極１２Ａと、内部電極１４Ａと、内部電極１６Ａのうち誘電体層の長手方向における中央よりも側面１０ｃ側の領域と、内部電極１６Ｂのうち誘電体層の長手方向における中央よりも側面１０ｃ側の領域とは、いずれも積層方向から見て互いに重なり合っている。 The internal electrodes 12A, 14A, 16A, and 16B all overlap each other when viewed from the stacking direction. More specifically, the internal electrode 12A, the internal electrode 14A, the region of the internal electrode 16A that is closer to the side surface 10c than the center in the longitudinal direction of the dielectric layer, and the center of the internal electrode 16B in the longitudinal direction of the dielectric layer. Also, the region on the side surface 10c side overlaps each other when viewed from the stacking direction.

また、内部電極１２Ｂ，１４Ｂ，１６Ａ，１６Ｂは、いずれも積層方向から見て互いに重なり合っている。より詳しくは、内部電極１２Ｂと、内部電極１４Ｂと、内部電極１６Ａのうち誘電体層の長手方向における中央よりも側面１０ｄ側の領域と、内部電極１６Ｂのうち誘電体層の長手方向における中央よりも側面１０ｄ側の領域とは、いずれも積層方向から見て互いに重なり合っている。 The internal electrodes 12B, 14B, 16A, and 16B all overlap each other when viewed from the stacking direction. More specifically, the internal electrode 12B, the internal electrode 14B, the region of the internal electrode 16A closer to the side surface 10d than the center in the longitudinal direction of the dielectric layer, and the center of the internal electrode 16B in the longitudinal direction of the dielectric layer. Also, the region on the side surface 10d side overlaps each other when viewed from the stacking direction.

一方、内部電極１２Ａと内部電極１２Ｂとは、積層方向から見て互いに重なり合っていない。また、内部電極１４Ａと内部電極１４Ｂとは、積層方向から見て互いに重なり合っていない。 On the other hand, the internal electrode 12A and the internal electrode 12B do not overlap each other when viewed from the stacking direction. Further, the internal electrode 14A and the internal electrode 14B do not overlap each other when viewed from the stacking direction.

従って、積層方向から見たときの内部電極１６Ａ，１６Ｂの対向面積及び内部電極１６Ａ，１６Ｂのそれぞれの間隔（すなわち、誘電体層Ａ１３〜Ａ１５の厚み）、積層方向から見たときの内部電極１４Ａと内部電極１６Ｂとの対向面積及び内部電極１４Ａ，１６Ｂの間隔（すなわち、誘電体層Ａ１２の厚み）、並びに、積層方向から見たときの内部電極１４Ｂと内部電極１６Ａとの対向面積及び内部電極１４Ｂ，１６Ａの間隔（すなわち、誘電体層Ａ１６の厚み）によって、積層コンデンサ１の静電容量が規定される。 Therefore, the facing area of the internal electrodes 16A and 16B when viewed from the stacking direction, the distance between the internal electrodes 16A and 16B (that is, the thickness of the dielectric layers A13 to A15), and the internal electrode 14A when viewed from the stacking direction. And the interval between the internal electrodes 14A and 16B (that is, the thickness of the dielectric layer A12), the opposing area between the internal electrode 14B and the internal electrode 16A when viewed from the stacking direction, and the internal electrode The capacitance of the multilayer capacitor 1 is defined by the distance between 14B and 16A (that is, the thickness of the dielectric layer A16).

内部電極１２Ａ，１２Ｂ，１４Ａ，１４Ｂ，１６Ａ，１６Ｂは、例えばＡｇやＮｉ等の導電性材料からなる。内部電極１２Ａ，１２Ｂ，１４Ａ，１４Ｂ，１６Ａ，１６Ｂは、上記導電性材料を含む導電性ペーストの焼結体として構成されている。 The internal electrodes 12A, 12B, 14A, 14B, 16A, and 16B are made of a conductive material such as Ag or Ni. The internal electrodes 12A, 12B, 14A, 14B, 16A, and 16B are configured as a sintered body of a conductive paste containing the conductive material.

端子電極１８Ａは、誘電体素体１０の側面１０ｃを覆うと共にこの側面１０ｃと隣り合う主面１０ａ，１０ｂ及び側面１０ｅ，１０ｆに回り込むように形成されている。つまり、端子電極１８Ａは、側面１０ｃと、主面１０ａ，１０ｂ及び側面１０ｅ，１０ｆのうち側面１０ｃ寄りの部分とに配置されている。端子電極１８Ａは、側面１０ｃに端部が露出している端子用接続部２２Ａと物理的且つ電気的に接続される。これにより、端子電極１８Ａと内部電極１２Ａとが電気的に接続されることとなる。 The terminal electrode 18A covers the side surface 10c of the dielectric element body 10 and is formed so as to go around the main surfaces 10a and 10b and the side surfaces 10e and 10f adjacent to the side surface 10c. That is, the terminal electrode 18A is disposed on the side surface 10c and the main surfaces 10a and 10b and the side surfaces 10e and 10f near the side surface 10c. The terminal electrode 18A is physically and electrically connected to the terminal connection portion 22A whose end is exposed on the side surface 10c. Thereby, the terminal electrode 18A and the internal electrode 12A are electrically connected.

端子電極１８Ｂは、誘電体素体１０の側面１０ｄを覆うと共にこの側面１０ｄと隣り合う主面１０ａ，１０ｂ及び側面１０ｅ，１０ｆに回り込むように形成されている。つまり、端子電極１８Ｂは、側面１０ｄと、主面１０ａ，１０ｂ及び側面１０ｅ，１０ｆのうち側面１０ｄ寄りの部分とに配置されている。端子電極１８Ｂは、側面１０ｄに端部が露出している端子用接続部２２Ｂと物理的且つ電気的に接続される。これにより、端子電極１８Ｂと内部電極１２Ｂとが電気的に接続されることとなる。 The terminal electrode 18B covers the side surface 10d of the dielectric element body 10 and is formed to wrap around the main surfaces 10a, 10b and the side surfaces 10e, 10f adjacent to the side surface 10d. In other words, the terminal electrode 18B is arranged on the side surface 10d and the main surfaces 10a and 10b and the side surfaces 10e and 10f near the side surface 10d. The terminal electrode 18B is physically and electrically connected to the terminal connection portion 22B whose end is exposed on the side surface 10d. Thereby, the terminal electrode 18B and the internal electrode 12B are electrically connected.

連結用電極２０Ａは、矩形状を呈しており、誘電体素体１０の側面１０ｅを覆うと共にこの側面１０ｅと隣り合う主面１０ａ，１０ｂに回り込むように形成されている。つまり、連結用電極２０Ａは、側面１０ｅと、主面１０ａ，１０ｂのうち側面１０ｅ寄りの部分とに配置されている。連結用電極２０Ａは、側面１０ｅに端部が露出している連結用接続部２４Ａ，２６Ａ，２８Ａと物理的且つ電気的に接続される。これにより、内部電極１２Ａと内部電極１４Ａと内部電極１６Ａとが、連結用電極２０Ａを介して互いに電気的に接続されることとなる。すなわち、内部電極１２Ａと内部電極１４Ａと内部電極１６Ａとは同極となる。 The connecting electrode 20A has a rectangular shape and is formed so as to cover the side surface 10e of the dielectric element body 10 and wrap around the main surfaces 10a and 10b adjacent to the side surface 10e. That is, the connecting electrode 20A is disposed on the side surface 10e and the portion of the main surfaces 10a and 10b near the side surface 10e. The connecting electrode 20A is physically and electrically connected to the connecting portions 24A, 26A, and 28A whose ends are exposed on the side surface 10e. Thereby, the internal electrode 12A, the internal electrode 14A, and the internal electrode 16A are electrically connected to each other through the connection electrode 20A. That is, the internal electrode 12A, the internal electrode 14A, and the internal electrode 16A have the same polarity.

連結用電極２０Ｂは、矩形状を呈しており、誘電体素体１０の側面１０ｆを覆うと共にこの側面１０ｆと隣り合う主面１０ａ，１０ｂに回り込むように形成されている。つまり、連結用電極２０Ｂは、側面１０ｆと、主面１０ａ，１０ｂのうち側面１０ｆ寄りの部分とに配置されている。連結用電極２０Ｂは、側面１０ｆに端部が露出している連結用接続部２４Ｂ，２６Ｂ，２８Ｂと物理的且つ電気的に接続される。これにより、内部電極１２Ｂと内部電極１４Ｂと内部電極１６Ｂとが、連結用電極２０Ｂを介して互いに電気的に接続されることとなる。すなわち、内部電極１２Ｂと内部電極１４Ｂと内部電極１６Ｂとは同極となる。 The connecting electrode 20B has a rectangular shape and is formed so as to cover the side surface 10f of the dielectric body 10 and to wrap around the main surfaces 10a and 10b adjacent to the side surface 10f. That is, the connecting electrode 20B is disposed on the side surface 10f and the main surface 10a, 10b near the side surface 10f. The connection electrode 20B is physically and electrically connected to the connection portions 24B, 26B, and 28B whose ends are exposed on the side surface 10f. Thereby, the internal electrode 12B, the internal electrode 14B, and the internal electrode 16B are electrically connected to each other through the connection electrode 20B. That is, the internal electrode 12B, the internal electrode 14B, and the internal electrode 16B have the same polarity.

端子電極１８Ａ，１８Ｂ及び連結用電極２０Ａ，２０Ｂは、例えば導電性金属粉末及びガラスフリットを含む導電性ペーストを誘電体素体１０の外表面の塗布し、焼き付けることによって形成される。必要に応じて、焼き付けられた端子電極１８Ａ，１８Ｂ及び連結用電極２０Ａ，２０Ｂの上にめっき層が形成されることもある。 The terminal electrodes 18A and 18B and the connecting electrodes 20A and 20B are formed by applying and baking a conductive paste containing conductive metal powder and glass frit, for example, on the outer surface of the dielectric body 10. If necessary, a plating layer may be formed on the baked terminal electrodes 18A and 18B and the coupling electrodes 20A and 20B.

以上のような本実施形態においては、内部電極１２Ａに、端子電極１８Ａと接続される端子用接続部２２Ａ及び連結用電極２０Ａと接続される連結用接続部２４Ａが一体的に設けられ、内部電極１６Ａに、連結用電極２０Ａと接続される連結用接続部２８Ａが一体的に設けられており、互いに同極である内部電極１２Ａと内部電極１６Ａとが、誘電体層Ａ１６を介して隣り合っていると共に、複数の誘電体層の積層方向から見て互いに重なり合っている。そのため、電流が流れた場合に積層コンデンサ１の抵抗成分ＥＳＲ（図４参照）が生じる内部電極１２Ａが、誘電体層Ａ１６上の内部電極１６Ａと隣り合う側において、異極（誘電体層Ａ１５上の内部電極１６Ｂ等）と隣接して対向しなくなることから、積層コンデンサの抵抗成分に並列に接続される寄生容量Ｃｐ（図４参照）が小さくなる。また、内部電極１２Ｂに、端子電極１８Ｂと接続される端子用接続部２２Ｂ及び連結用電極２０Ｂと接続される連結用接続部２４Ｂが一体的に設けられ、内部電極１６Ｂに、連結用電極２０Ｂと接続される連結用接続部２８Ｂが一体的に設けられており、互いに同極である内部電極１２Ｂと内部電極１６Ｂとが、誘電体層Ａ１２を介して隣り合っていると共に、複数の誘電体層の積層方向から見て互いに重なり合っている。そのため、電流が流れた場合に積層コンデンサ１の抵抗成分ＥＳＲ（図４参照）が生じる内部電極１２Ｂが、誘電体層Ａ１６上の内部電極１６Ａと隣り合う側において、異極（誘電体層Ａ１４上の内部電極１６Ａ等）と隣接して対向しなくなることから、積層コンデンサの抵抗成分に並列に接続される寄生容量Ｃｐ（図４参照）が小さくなる。また、内部電極１４Ａに、連結用電極２０Ａと接続される連結用接続部２６Ａが一体的に設けられており、互いに同極である内部電極１２Ａと内部電極１４Ａとが、誘電体層Ａ１７を介して隣り合っていると共に、複数の誘電体層の積層方向から見て互いに重なり合っている。そのため、電流が流れた場合に積層コンデンサ１の抵抗成分ＥＳＲ（図４参照）が生じる内部電極１２Ａが、誘電体層Ａ１８上の内部電極１４Ａと隣り合う側において、異極と隣接して対向しなくなることから、積層コンデンサの抵抗成分に並列に接続される寄生容量Ｃｐ（図４参照）が小さくなる。また、内部電極１４Ｂに、連結用電極２０Ｂと接続される連結用接続部２６Ｂが一体的に設けられており、互いに同極である内部電極１２Ｂと内部電極１４Ｂとが、誘電体層Ａ１１を介して隣り合っていると共に、複数の誘電体層の積層方向から見て互いに重なり合っている。そのため、電流が流れた場合に積層コンデンサ１の抵抗成分ＥＳＲ（図４参照）が生じる内部電極１２Ｂが、誘電体層Ａ１１上の内部電極１４Ｂと隣り合う側において、異極と隣接して対向しなくなることから、積層コンデンサの抵抗成分に並列に接続される寄生容量Ｃｐ（図４参照）が小さくなる。その結果、図３において実線で示されるように、共振周波数の近傍におけるインピーダンスの低下を抑制することが可能となり、共振周波数の近傍を含む広域帯にわたってインピーダンスの変動が抑制されることとなる。 In the present embodiment as described above, the internal electrode 12A is integrally provided with the terminal connection portion 22A connected to the terminal electrode 18A and the connection portion 24A connected to the connection electrode 20A. 16A is integrally provided with a connecting portion 28A for connecting to the connecting electrode 20A, and the internal electrode 12A and the internal electrode 16A having the same polarity are adjacent to each other via the dielectric layer A16. And overlap each other when viewed from the stacking direction of the plurality of dielectric layers. Therefore, the internal electrode 12A in which the resistance component ESR (see FIG. 4) of the multilayer capacitor 1 when the current flows is different from the internal electrode 16A on the dielectric layer A16 on the side adjacent to the internal electrode 16A (on the dielectric layer A15). In this case, the parasitic capacitance Cp (see FIG. 4) connected in parallel to the resistance component of the multilayer capacitor is reduced. The internal electrode 12B is integrally provided with a terminal connection portion 22B connected to the terminal electrode 18B and a connection connection portion 24B connected to the connection electrode 20B, and the internal electrode 16B is connected to the connection electrode 20B. The connecting connection portion 28B to be connected is integrally provided, and the internal electrode 12B and the internal electrode 16B having the same polarity are adjacent to each other via the dielectric layer A12, and a plurality of dielectric layers As seen from the stacking direction, the two layers overlap each other. Therefore, the internal electrode 12B that generates the resistance component ESR (see FIG. 4) of the multilayer capacitor 1 when a current flows is on the side adjacent to the internal electrode 16A on the dielectric layer A16 (on the dielectric layer A14). In this case, the parasitic capacitance Cp (see FIG. 4) connected in parallel to the resistance component of the multilayer capacitor is reduced. Further, the connection electrode 26A connected to the connection electrode 20A is integrally provided on the internal electrode 14A, and the internal electrode 12A and the internal electrode 14A having the same polarity are connected to each other via the dielectric layer A17. Are adjacent to each other and overlap each other when viewed from the stacking direction of the plurality of dielectric layers. Therefore, the internal electrode 12A in which the resistance component ESR (see FIG. 4) of the multilayer capacitor 1 when a current flows is adjacent to the opposite electrode on the side adjacent to the internal electrode 14A on the dielectric layer A18. As a result, the parasitic capacitance Cp (see FIG. 4) connected in parallel to the resistance component of the multilayer capacitor is reduced. In addition, the connection electrode 26B connected to the connection electrode 20B is integrally provided on the internal electrode 14B, and the internal electrode 12B and the internal electrode 14B having the same polarity are connected to each other via the dielectric layer A11. Are adjacent to each other and overlap each other when viewed from the stacking direction of the plurality of dielectric layers. Therefore, the internal electrode 12B that generates the resistance component ESR (see FIG. 4) of the multilayer capacitor 1 when a current flows is adjacent to the opposite electrode on the side adjacent to the internal electrode 14B on the dielectric layer A11. As a result, the parasitic capacitance Cp (see FIG. 4) connected in parallel to the resistance component of the multilayer capacitor is reduced. As a result, as shown by a solid line in FIG. 3, it is possible to suppress a decrease in impedance in the vicinity of the resonance frequency, and to suppress a variation in impedance over a wide band including the vicinity of the resonance frequency.

また、本実施形態においては、内部電極１２Ａに、端子電極１８Ａと接続される端子用接続部２２Ａ及び連結用電極２０Ａと接続される連結用接続部２４Ａが一体的に設けられ、内部電極１４Ｂに、連結用電極２０Ｂと接続される連結用接続部２６Ｂが一体的に設けられており、内部電極１２Ａ，１４Ｂが誘電体層Ａ１１，Ａ１７にそれぞれ配置されている。また、内部電極１２Ｂに、端子電極１８Ｂと接続される端子用接続部２２Ｂ及び連結用電極２０Ｂと接続される連結用接続部２４Ｂが一体的に設けられ、内部電極１４Ａに、連結用電極２０Ａと接続される連結用接続部２６Ａが一体的に設けられており、内部電極１２Ｂ，１４Ａが誘電体層Ａ１２，Ａ１８にそれぞれ配置されている。そのため、互いに異極である内部電極１２Ａと内部電極１４Ｂとが共に同一の誘電体層上に配置され、互いに異極である内部電極１２Ｂと内部電極１４Ａとが共に同一の誘電体層上に配置されることとなる。その結果、素体を構成する誘電体層の積層数が減るので、積層コンデンサ１の小型化を図ることが可能となる。 In the present embodiment, the internal electrode 12A is integrally provided with a terminal connection portion 22A connected to the terminal electrode 18A and a connection portion 24A connected to the connection electrode 20A. The connecting connection portion 26B connected to the connecting electrode 20B is integrally provided, and the internal electrodes 12A and 14B are disposed on the dielectric layers A11 and A17, respectively. The internal electrode 12B is integrally provided with a terminal connection portion 22B connected to the terminal electrode 18B and a connection connection portion 24B connected to the connection electrode 20B, and the internal electrode 14A is connected to the connection electrode 20A. The connecting connection portion 26A to be connected is integrally provided, and the internal electrodes 12B and 14A are disposed on the dielectric layers A12 and A18, respectively. Therefore, the internal electrode 12A and the internal electrode 14B having different polarities are both arranged on the same dielectric layer, and the internal electrode 12B and the internal electrode 14A having different polarities are both arranged on the same dielectric layer. Will be. As a result, since the number of dielectric layers constituting the element body is reduced, the multilayer capacitor 1 can be miniaturized.

また、本実施形態においては、内部電極１４Ａに、連結用電極２０Ａと接続される連結用接続部２６Ａが一体的に設けられ、内部電極１６Ｂに、連結用電極２０Ｂと接続される連結用接続部２８Ｂが一体的に設けられており、互いに異極である内部電極１４Ａと内部電極１６Ｂとが、複数の誘電体層の積層方向から見て互いに重なり合っている。また、内部電極１４Ｂに、連結用電極２０Ｂと接続される連結用接続部２６Ｂが一体的に設けられ、内部電極１６Ａに、連結用電極２０Ａと接続される連結用接続部２８Ａが一体的に設けられており、互いに異極である内部電極１４Ｂと内部電極１６Ａとが、複数の誘電体層の積層方向から見て互いに重なり合っている。そのため、電流が流れた場合に積層コンデンサ１の抵抗成分ＥＳＲ（図４参照）が生じない内部電極１４Ａと内部電極１６Ｂとの間において積層コンデンサ１の容量成分Ｃ（図４参照）が生じ、内部電極１４Ｂと内部電極１６Ａとの間において積層コンデンサ１の容量成分Ｃ（図４参照）が生じることとなる。その結果、上記のように、互いに異極である内部電極１４Ａと内部電極１６Ｂとが共に同一の誘電体層Ａ１２上に配置されており、互いに異極である内部電極１４Ｂと内部電極１６Ａとが共に同一の誘電体層Ａ１７上に配置されていることと相俟って、積層コンデンサ１の小型化を図りつつ、積層コンデンサ１の全体としての静電容量を大きくすることが可能となる。これにより、図３において二点鎖線ｃ２で示されるように、低周波帯域全体にわたってインピーダンスを低下させることが可能となる。 In the present embodiment, the connecting electrode 26A connected to the connecting electrode 20A is integrally provided on the internal electrode 14A, and the connecting electrode connected to the connecting electrode 20B is connected to the internal electrode 16B. 28B is integrally provided, and the internal electrode 14A and the internal electrode 16B having different polarities overlap each other when viewed from the stacking direction of the plurality of dielectric layers. The internal electrode 14B is integrally provided with a connection portion 26B for connection to the connection electrode 20B, and the internal electrode 16A is integrally provided with a connection portion 28A for connection to the connection electrode 20A. The internal electrodes 14B and the internal electrodes 16A having different polarities overlap each other when viewed from the stacking direction of the plurality of dielectric layers. Therefore, when the current flows, the resistance component ESR (see FIG. 4) of the multilayer capacitor 1 does not occur, and the capacitance component C (see FIG. 4) of the multilayer capacitor 1 occurs between the internal electrode 14A and the internal electrode 16B. A capacitance component C (see FIG. 4) of the multilayer capacitor 1 is generated between the electrode 14B and the internal electrode 16A. As a result, as described above, the internal electrode 14A and the internal electrode 16B having different polarities are arranged on the same dielectric layer A12, and the internal electrode 14B and the internal electrode 16A having different polarities are arranged. Together with the fact that both are disposed on the same dielectric layer A17, it is possible to increase the overall capacitance of the multilayer capacitor 1 while reducing the size of the multilayer capacitor 1. As a result, as indicated by a two-dot chain line c2 in FIG. 3, the impedance can be lowered over the entire low frequency band.

以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記した実施形態に限定されるものではない。例えば、本実施形態では、同一の誘電体層上に位置する内部電極１２Ａ，１４Ｂと同一の誘電体層上に位置する内部電極１２Ｂ，１４Ａとが、誘電体素体１０の内部に二組配置されていたが、図５及び図６に示されるように、誘電体素体１０の内部に一組の内部電極１２Ａ，１２Ｂが配置されていてもよく、また、三組以上の内部電極１２Ａ，１２Ｂが配置されていてもよい（図示せず）。 Although the preferred embodiments of the present invention have been described in detail above, the present invention is not limited to the above-described embodiments. For example, in this embodiment, two sets of internal electrodes 12A and 14B positioned on the same dielectric layer and two internal electrodes 12B and 14A positioned on the same dielectric layer are arranged inside the dielectric body 10. However, as shown in FIGS. 5 and 6, a set of internal electrodes 12A and 12B may be disposed inside the dielectric body 10, and three or more sets of internal electrodes 12A, 12B, 12B may be arranged (not shown).

また、図６に示されるように、一組の内部電極１２Ａ，１４Ｂと内部電極１２Ｂ，１４Ａとの間に内部電極１６Ａ，１６Ｂが配置されていてもよい。 Further, as shown in FIG. 6, the internal electrodes 16A and 16B may be disposed between the pair of internal electrodes 12A and 14B and the internal electrodes 12B and 14A.

なお、図５において、誘電体素体１０は、誘電体層Ａ１０〜Ａ１６がこの順に積層されることで構成されており、内部電極１２Ａ，１２Ｂ，１４Ａ，１４Ｂ，１６Ａ，１６Ｂは、誘電体素体１０の内部において、誘電体層Ａ１１〜Ａ１５を介して内部電極１２Ａ，１４Ｂ、内部電極１２Ｂ，１４Ａ、内部電極１６Ｂ、内部電極１６Ａ、内部電極１６Ｂ及び内部電極１６Ａの順で積層されている。また、図６において、誘電体素体１０は、誘電体層Ａ１０，Ａ１１，Ａ１４，Ａ１３，Ａ１６，Ａ１５，Ａ１２がこの順に積層されることで構成されており、内部電極１２Ａ，１２Ｂ，１４Ａ，１４Ｂ，１６Ａ，１６Ｂは、誘電体素体１０の内部において、誘電体層Ａ１１，Ａ１４，Ａ１３，Ａ１６，Ａ１５を介して内部電極１２Ａ，１４Ｂ、内部電極１６Ａ、内部電極１６Ｂ、内部電極１６Ａ、内部電極１６Ｂ及び内部電極１２Ｂ，１４Ａの順で積層されている。 In FIG. 5, the dielectric body 10 is configured by laminating dielectric layers A10 to A16 in this order, and the internal electrodes 12A, 12B, 14A, 14B, 16A, and 16B are formed of dielectric bodies. In the body 10, the internal electrodes 12A and 14B, the internal electrodes 12B and 14A, the internal electrode 16B, the internal electrode 16A, the internal electrode 16B, and the internal electrode 16A are stacked in this order via the dielectric layers A11 to A15. In FIG. 6, the dielectric body 10 is configured by laminating dielectric layers A10, A11, A14, A13, A16, A15, A12 in this order, and the internal electrodes 12A, 12B, 14A, 14B, 16A, 16B are internal electrodes 12A, 14B, internal electrodes 16A, internal electrodes 16B, internal electrodes 16A, internals through dielectric layers A11, A14, A13, A16, A15 inside the dielectric body 10. The electrode 16B and the internal electrodes 12B and 14A are stacked in this order.

ところで、主面１０ａからの内部電極１２Ａまでの直線距離と、主面１０ｂから内部電極１２Ｂまでの直線距離とが異なっていると、主面１０ａを実装面として積層コンデンサ１を回路基板に実装した場合と主面１０ｂを実装面として積層コンデンサ１を回路基板に実装した場合とで電流が流れる経路が変わってしまい、回路基板への積層コンデンサ１の実装状態によっては高周波特性が変わってしまうことが起こりうる。しかしながら、図６に示されるように、主面１０ａからの内部電極１２Ａまでの直線距離と、主面１０ｂから内部電極１２Ｂまでの直線距離とが略同一であると、すなわち、誘電体層Ａ１０の厚みと誘電体層Ａ１２の厚みとが略等しいと、高周波特性が変わってしまう虞がほとんどなくなるため好ましい。なお、積層コンデンサは工業製品であり、ある程度の範囲での誤差が生じるものであるから、ここでいう「略同一」には、工業製品における誤差範囲内での同一性も含まれる。 When the linear distance from the main surface 10a to the internal electrode 12A is different from the linear distance from the main surface 10b to the internal electrode 12B, the multilayer capacitor 1 is mounted on the circuit board using the main surface 10a as a mounting surface. The path through which the current flows is different between the case where the multilayer capacitor 1 is mounted on the circuit board with the main surface 10b as the mounting surface, and the high frequency characteristics may change depending on the mounting state of the multilayer capacitor 1 on the circuit board. It can happen. However, as shown in FIG. 6, if the linear distance from the main surface 10a to the internal electrode 12A and the linear distance from the main surface 10b to the internal electrode 12B are substantially the same, that is, the dielectric layer A10 It is preferable that the thickness and the thickness of the dielectric layer A12 are substantially equal because there is almost no possibility that the high-frequency characteristics are changed. Since the multilayer capacitor is an industrial product and an error occurs within a certain range, the “substantially the same” here includes the identity within the error range of the industrial product.

また、例えば図７に示されるように、内部電極１２Ａ，１２Ｂ、１４Ａ，１４Ｂを種々の形状に変更することができるのは勿論である。 For example, as shown in FIG. 7, the internal electrodes 12A, 12B, 14A, and 14B can be changed to various shapes.

なお、図７において、内部電極１２Ａは、矩形状を呈しており、誘電体層Ａ１１，Ａ１７の長手方向における中央よりも側面１０ｃ側の領域で且つ誘電体Ａ１１，Ａ１７の短手方向における中央よりも側面１０ｅ側の領域にそれぞれ配置されている。内部電極１２Ｂは、矩形状を呈しており、誘電体層Ａ１２，Ａ１８の長手方向における中央よりも側面１０ｄ側の領域で且つ誘電体Ａ１２，Ａ１８の短手方向における中央よりも側面１０ｆ側の領域にそれぞれ配置されている。内部電極１４Ａは、Ｌ字形状を呈しており、誘電体層Ａ１２，Ａ１８の長手方向における中央よりも側面１０ｃ側の領域及び誘電体Ａ１２，Ａ１８の短手方向における中央よりも側面１０ｅ側の領域にわたってそれぞれ配置されている。内部電極１４Ｂは、Ｌ字形状を呈しており、誘電体層Ａ１１，Ａ１７の長手方向における中央よりも側面１０ｄ側の領域及び誘電体Ａ１１，Ａ１７の短手方向における中央よりも側面１０ｆ側の領域にわたってそれぞれ配置されている。 In FIG. 7, the internal electrode 12A has a rectangular shape, is a region closer to the side surface 10c than the center in the longitudinal direction of the dielectric layers A11 and A17, and from the center in the short direction of the dielectrics A11 and A17. Are also arranged in the region on the side surface 10e side. The internal electrode 12B has a rectangular shape, is a region closer to the side surface 10d than the center in the longitudinal direction of the dielectric layers A12, A18, and a region closer to the side surface 10f than the center in the short direction of the dielectrics A12, A18. Respectively. The internal electrode 14A has an L shape, and is a region closer to the side surface 10c than the center in the longitudinal direction of the dielectric layers A12 and A18 and a region closer to the side surface 10e than the center in the short direction of the dielectrics A12 and A18. Are arranged respectively. The internal electrode 14B has an L shape and is a region closer to the side surface 10d than the center in the longitudinal direction of the dielectric layers A11 and A17 and a region closer to the side surface 10f than the center in the short direction of the dielectrics A11 and A17. Are arranged respectively.

内部電極１４Ａのうち誘電体層Ａ１２，Ａ１８の長手方向における中央よりも側面１０ｄ側の領域で且つ誘電体層Ａ１２，Ａ１８の短手方向における中央よりも側面１０ｅ側の領域に位置する部分と、内部電極１４Ｂのうち誘電体層Ａ１１，Ａ１７の長手方向における中央よりも側面１０ｄ側の領域で且つ誘電体層Ａ１１，Ａ１７の短手方向における中央よりも側面１０ｅ側の領域に位置する部分とは、積層方向から見て互いに重なり合っている。内部電極１４Ａのうち誘電体層Ａ１２，Ａ１８の長手方向における中央よりも側面１０ｃ側の領域で且つ誘電体層Ａ１２，Ａ１８の短手方向における中央よりも側面１０ｆ側の領域に位置する部分と、内部電極１４Ｂのうち誘電体層Ａ１１，Ａ１７の長手方向における中央よりも側面１０ｃ側の領域で且つ誘電体層Ａ１１，Ａ１７の短手方向における中央よりも側面１０ｆ側の領域に位置する部分とは、積層方向から見て互いに重なり合っている。そのため、内部電極１２Ａ，１２Ｂ、１４Ａ，１４Ｂを図７に示される形状とした場合、内部電極１４Ａと内部電極１４Ｂとの間においても積層コンデンサ１の容量成分が生じることとなる。その結果、積層コンデンサ１の全体としての静電容量をさらに大きくすることが可能となる。 A portion of the internal electrode 14A located in the region on the side surface 10d side from the center in the longitudinal direction of the dielectric layers A12, A18 and in the region on the side surface 10e side from the center in the short direction of the dielectric layers A12, A18; What is the portion of the internal electrode 14B located in the region on the side surface 10d side from the center in the longitudinal direction of the dielectric layers A11, A17 and in the region on the side surface 10e side from the center in the short direction of the dielectric layers A11, A17? They overlap each other when viewed from the stacking direction. A portion of the internal electrode 14A located in the region on the side surface 10c side from the center in the longitudinal direction of the dielectric layers A12, A18 and in the region on the side surface 10f side from the center in the short direction of the dielectric layers A12, A18; What is the portion of the internal electrode 14B located in the region on the side surface 10c side from the center in the longitudinal direction of the dielectric layers A11 and A17 and in the region on the side surface 10f side from the center in the short direction of the dielectric layers A11 and A17? They overlap each other when viewed from the stacking direction. Therefore, when the internal electrodes 12A, 12B, 14A, and 14B have the shape shown in FIG. 7, a capacitance component of the multilayer capacitor 1 is generated between the internal electrode 14A and the internal electrode 14B. As a result, the overall capacitance of the multilayer capacitor 1 can be further increased.

また、図８に示されるように、内部電極１２Ａに、正方形状を呈する開口部３０Ａを複数設け、内部電極１２Ｂに、正方形状を呈する開口部３０Ｂを複数設けるようにしてもよい。これらの開口部３０Ａ，３０Ｂは、内部電極１２Ａ，１２Ｂにおいて４行×４列となるように、すなわちメッシュ状（網目状）となるようにそれぞれ配置されている。なお、開口部３０Ａ，３０Ｂを多角形状（三角形状や四角形状等）、円形状、楕円形状、長孔状といった種々の形状としてもよい。 Further, as shown in FIG. 8, the internal electrode 12A may be provided with a plurality of square openings 30A, and the internal electrode 12B may be provided with a plurality of square openings 30B. The openings 30A and 30B are arranged so as to be 4 rows × 4 columns in the internal electrodes 12A and 12B, that is, in a mesh shape (mesh shape). The openings 30A and 30B may have various shapes such as a polygonal shape (triangular shape, quadrangular shape, etc.), a circular shape, an elliptical shape, and a long hole shape.

また、内部電極１６Ａ，１６Ｂの数及び誘電体層の数を適宜所望の数とするようにしてもよい。 Further, the number of internal electrodes 16A and 16B and the number of dielectric layers may be appropriately set as desired.

図１は、本実施形態に係る積層コンデンサを示す斜視図である。FIG. 1 is a perspective view showing the multilayer capacitor in accordance with this embodiment. 図２は、本実施形態に係る積層コンデンサを構成する誘電体素体を示す分解斜視図である。FIG. 2 is an exploded perspective view showing a dielectric body constituting the multilayer capacitor in accordance with the present embodiment. 図３は、本実施形態に係る積層コンデンサ及び従来の積層コンデンサのインピーダンス特性を示す図である。FIG. 3 is a diagram illustrating impedance characteristics of the multilayer capacitor according to the present embodiment and the conventional multilayer capacitor. 図４は、積層コンデンサの等価回路を示す図である。FIG. 4 is a diagram showing an equivalent circuit of the multilayer capacitor. 図５は、本実施形態に係る積層コンデンサを構成する誘電体素体の他の例（第１の例）を示す分解斜視図である。FIG. 5 is an exploded perspective view showing another example (first example) of the dielectric body constituting the multilayer capacitor in accordance with the present embodiment. 図６は、本実施形態に係る積層コンデンサを構成する誘電体素体の他の例（第２の例）を示す分解斜視図である。FIG. 6 is an exploded perspective view showing another example (second example) of the dielectric body constituting the multilayer capacitor in accordance with the present embodiment. 図７は、本実施形態に係る積層コンデンサを構成する誘電体素体の他の例（第３の例）を示す分解斜視図である。FIG. 7 is an exploded perspective view showing another example (third example) of the dielectric body constituting the multilayer capacitor in accordance with the present embodiment. 図８は、本実施形態に係る積層コンデンサを構成する誘電体素体の他の例（第４の例）を示す分解斜視図である。FIG. 8 is an exploded perspective view showing another example (fourth example) of the dielectric body constituting the multilayer capacitor in accordance with the present embodiment.

符号の説明Explanation of symbols

１…積層コンデンサ、１０…誘電体素体（素体）、１２Ａ…内部電極（第２の内部電極）、１２Ｂ…内部電極（第１の内部電極）、１４Ａ…内部電極（第４の内部電極、第８の内部電極）、１４Ｂ…内部電極（第５の内部電極、第７の内部電極）、１６Ａ…内部電極（第６の内部電極）、１６Ｂ…内部電極（第３の内部電極）、１８Ａ…端子電極（第１の端子電極）、１８Ｂ…端子電極（第２の端子電極）、２０Ａ…連結用電極（第１の連結用電極）、２０Ｂ…連結用電極（第２の連結用電極）、２２Ａ…端子用接続部（第２の端子用接続部）、２２Ｂ…端子用接続部（第１の端子用接続部）、２４Ａ…連結用接続部（第２の連結用接続部）、２４Ｂ…連結用接続部（第１の連結用接続部）、２６Ａ…連結用接続部（第４の連結用接続部）、２６Ｂ…連結用接続部（第５の連結用接続部）、２８Ａ…連結用接続部（第６の連結用接続部）、２８Ｂ…連結用接続部（第３の連結用接続部）、３０Ａ，３０Ｂ…開口部。 DESCRIPTION OF SYMBOLS 1 ... Multilayer capacitor, 10 ... Dielectric body (element body), 12A ... Internal electrode (2nd internal electrode), 12B ... Internal electrode (1st internal electrode), 14A ... Internal electrode (4th internal electrode) , Eighth internal electrode), 14B ... internal electrode (fifth internal electrode, seventh internal electrode), 16A ... internal electrode (sixth internal electrode), 16B ... internal electrode (third internal electrode), 18A ... Terminal electrode (first terminal electrode), 18B ... Terminal electrode (second terminal electrode), 20A ... Connection electrode (first connection electrode), 20B ... Connection electrode (second connection electrode) ), 22A... Terminal connection (second terminal connection), 22B... Terminal connection (first terminal connection), 24A... Connection (second connection). 24B ... connection for connection (first connection for connection), 26A ... connection for connection (fourth connection for connection), 6B: Connection for connection (fifth connection for connection), 28A: Connection for connection (sixth connection for connection), 28B ... Connection for connection (third connection for connection), 30A, 30B ... Opening.

Claims

第１〜第３の誘電体層を少なくとも有する複数の誘電体層が積層された素体と、
前記素体の外表面に配置された第１及び第２の端子電極と、
前記素体の外表面に配置された第１及び第２の連結用電極と、
前記素体の内部に配置された第１〜第４の内部電極とを備え、
前記第１及び第４の内部電極は、互いに離間した状態で前記第１の誘電体層上に配置され、
前記第２の内部電極は、前記第２の誘電体層上に配置され、
前記第３の内部電極は、前記第３の誘電体層上に配置されており、
前記第１の内部電極には、前記第１の端子電極と接続される第１の端子用接続部と、前記第１の連結用電極と接続される第１の連結用接続部とが一体的に設けられ、
前記第２の内部電極には、前記第２の端子電極と接続される第２の端子用接続部と、前記第２の連結用電極と接続される第２の連結用接続部とが一体的に設けられ、
前記第３の内部電極には、前記第１の連結用電極と接続される第３の連結用接続部が一体的に設けられ、
前記第４の内部電極には、前記第２の連結用電極と接続される第４の連結用接続部が一体的に設けられ、
前記第１及び第４の内部電極と前記第３の内部電極とは、前記複数の誘電体層の積層方向において隣り合っていると共に、前記積層方向から見て互いに重なり合っており、
前記第１の内部電極と前記第２の内部電極とは、前記積層方向において隣り合っていると共に、前記積層方向から見て互いに重なり合っていないことを特徴とする積層コンデンサ。 An element body in which a plurality of dielectric layers having at least first to third dielectric layers are stacked;
First and second terminal electrodes disposed on the outer surface of the element body;
First and second connection electrodes disposed on the outer surface of the element body;
Comprising first to fourth internal electrodes disposed inside the element body;
The first and fourth internal electrodes are disposed on the first dielectric layer in a state of being separated from each other,
The second internal electrode is disposed on the second dielectric layer;
The third internal electrode is disposed on the third dielectric layer;
The first internal electrode is integrally formed with a first terminal connection portion connected to the first terminal electrode and a first connection connection portion connected to the first connection electrode. Provided in
The second internal electrode is integrally formed with a second terminal connection portion connected to the second terminal electrode and a second connection connection portion connected to the second connection electrode. Provided in
The third internal electrode is integrally provided with a third connection for connection that is connected to the first connection electrode,
The fourth internal electrode is integrally provided with a fourth connecting connection portion connected to the second connecting electrode,
Wherein the first and fourth inner electrode and the third internal electrodes, with which adjacent in the stacking direction of the plurality of dielectric layers, which overlap each other when viewed from the laminating direction,
The multilayer capacitor, wherein the first internal electrode and the second internal electrode are adjacent to each other in the stacking direction and do not overlap each other when viewed from the stacking direction .

前記素体の内部に配置された第５の内部電極を備え、
前記第５の内部電極には、前記第１の連結用電極と接続される第５の連結用接続部が一体的に設けられ、
前記第５の内部電極は、前記積層方向において前記第１の内部電極と隣り合っており、
前記第１の内部電極と前記第５の内部電極とは、前記積層方向から見て互いに重なり合っていることを特徴とする、請求項１に記載された積層コンデンサ。 A fifth internal electrode disposed inside the element body;
The fifth internal electrode is integrally provided with a fifth connecting portion connected to the first connecting electrode,
It said fifth internal electrodes are adjacent to the said first internal electrodes before miracle layer direction,
Wherein the first internal electrode and the fifth internal electrodes before is characterized in that overlap each other when viewed from miracle layer direction, the multilayer capacitor of claim 1.

前記第２の内部電極と前記第５の内部電極とは、互いに離間した状態で前記第２の誘電体層上に配置されていることを特徴とする、請求項２に記載された積層コンデンサ。 The multilayer capacitor according to claim 2, wherein the second internal electrode and the fifth internal electrode are disposed on the second dielectric layer in a state of being separated from each other.

前記第１の内部電極は、前記第１の連結用接続部が設けられている部分よりも前記第１の端子用接続部寄りの第１の端子側領域を有し、
前記第２の内部電極は、前記第２の連結用接続部が設けられている部分よりも前記第２の端子用接続部寄りの第２の端子側領域を有しており、
前記第１及び第２の端子側領域には複数の開口部がそれぞれ設けられていることを特徴とする、請求項１〜３のいずれか一項に記載された積層コンデンサ。 The first internal electrode has a first terminal side region closer to the first terminal connection portion than a portion where the first connection connection portion is provided,
The second internal electrode has a second terminal side region closer to the second terminal connection portion than a portion where the second connecting connection portion is provided,
Wherein the first and second terminal-side region, wherein a plurality of openings are provided, a multilayer capacitor according to any one of claims 1-3.

前記複数の開口部はメッシュ状に配置されていることを特徴とする、請求項４に記載された積層コンデンサ。 The multilayer capacitor according to claim 4 , wherein the plurality of openings are arranged in a mesh shape.

前記素体の内部に配置された第６〜第９の内部電極を備え、  Comprising sixth to ninth internal electrodes arranged inside the element body;
前記複数の誘電体層は、第４〜第６の誘電体層を有し、  The plurality of dielectric layers have fourth to sixth dielectric layers,
前記第６及び第９の内部電極は、互いに離間した状態で前記第５の誘電体層上に配置され、  The sixth and ninth internal electrodes are disposed on the fifth dielectric layer in a state of being separated from each other,
前記第６の内部電極は、前記第６の誘電体層上に配置され、  The sixth internal electrode is disposed on the sixth dielectric layer;
前記第８の内部電極は、前記第４の誘電体層上に配置され、  The eighth internal electrode is disposed on the fourth dielectric layer;
前記第６の内部電極には、前記第２の端子電極と接続される第３の端子用接続部と、前記第２の連結用電極と接続される第６の連結用接続部とが一体的に設けられ、  The sixth internal electrode is integrally formed with a third terminal connecting portion connected to the second terminal electrode and a sixth connecting connecting portion connected to the second connecting electrode. Provided in
前記第７の内部電極には、前記第１の端子電極と接続される第４の端子用接続部と、前記第１の連結用電極と接続される第７の連結用接続部が一体的に設けられ、  The seventh internal electrode is integrally provided with a fourth terminal connection portion connected to the first terminal electrode and a seventh connection portion connected to the first connection electrode. Provided,
前記第８の内部電極には、前記第２の連結用電極と接続される第８の連結用接続部とが一体的に設けられ、  The eighth internal electrode is integrally provided with an eighth connection portion connected to the second connection electrode,
前記第９の内部電極には、前記第１の連結用電極と接続される第９の連結用接続部とが一体的に設けられ、  The ninth internal electrode is integrally provided with a ninth connection portion connected to the first connection electrode,
前記第６及び第９の内部電極と前記第８の内部電極とは、前記積層方向において隣り合っていると共に、前記積層方向から見て互いに重なり合っており、  The sixth and ninth internal electrodes and the eighth internal electrode are adjacent to each other in the stacking direction and overlap each other when viewed from the stacking direction,
前記第６の内部電極と前記第７の内部電極とは、前記積層方向において隣り合っていると共に、前記積層方向から見て互いに重なり合っていないことを特徴とする、請求項１〜５のいずれか一項に記載された積層コンデンサ。  The sixth internal electrode and the seventh internal electrode are adjacent to each other in the stacking direction and do not overlap each other when viewed from the stacking direction. The multilayer capacitor described in one item.

前記素体の内部に配置された第１０の内部電極を備え、  A tenth internal electrode disposed inside the element body;
前記第１０の内部電極には、前記第２の連結用電極と接続される第１０の連結用接続部が一体的に設けられ、  The tenth internal electrode is integrally provided with a tenth connecting portion connected to the second connecting electrode,
前記第１０の内部電極は、前記積層方向において前記第６の内部電極と隣り合っており、  The tenth internal electrode is adjacent to the sixth internal electrode in the stacking direction;
前記第６の内部電極と前記第１０の内部電極とは、前記積層方向から見て互いに重なり合っていることを特徴とする、請求項６に記載された積層コンデンサ。  The multilayer capacitor according to claim 6, wherein the sixth internal electrode and the tenth internal electrode overlap each other when viewed from the multilayer direction.

前記第７の内部電極と前記第１０の内部電極とは、互いに離間した状態で前記第６の誘電体層上に配置されていることを特徴とする、請求項７に記載された積層コンデンサ。 The multilayer capacitor according to claim 7, wherein the seventh internal electrode and the tenth internal electrode are disposed on the sixth dielectric layer in a state of being separated from each other.

前記第６の内部電極は、前記第２の連結用接続部が設けられている部分よりも前記第２の端子用接続部寄りの第３の端子側領域を有し、  The sixth internal electrode has a third terminal side region closer to the second terminal connection portion than a portion where the second connection connection portion is provided,
前記第７の内部電極は、前記第１の連結用接続部が設けられている部分よりも前記第１の端子用接続部寄りの第４の端子側領域を有しており、  The seventh internal electrode has a fourth terminal side region closer to the first terminal connection portion than a portion where the first connection connection portion is provided,
前記第３及び第４の端子側領域には複数の開口部がそれぞれ設けられていることを特徴とする、請求項６〜８のいずれか一項に記載された積層コンデンサ。  The multilayer capacitor according to claim 6, wherein a plurality of openings are provided in each of the third and fourth terminal side regions.

前記複数の開口部はメッシュ状に配置されていることを特徴とする、請求項９に記載された積層コンデンサ。 The multilayer capacitor according to claim 9, wherein the plurality of openings are arranged in a mesh shape.

第１〜第４の誘電体層を少なくとも有する複数の誘電体層が積層された素体と、  An element body in which a plurality of dielectric layers having at least first to fourth dielectric layers are stacked;
前記素体の外表面に配置された第１及び第２の端子電極と、  First and second terminal electrodes disposed on the outer surface of the element body;
前記素体の外表面に配置された第１及び第２の連結用電極と、  First and second connection electrodes disposed on the outer surface of the element body;
前記素体の内部に配置された第１〜第６の内部電極とを備え、  Comprising first to sixth internal electrodes disposed inside the element body;
前記第１〜第４の誘電体層は、前記複数の誘電体層の積層方向においてこの順に並んでおり、  The first to fourth dielectric layers are arranged in this order in the stacking direction of the plurality of dielectric layers,
前記第１及び第４の内部電極は、互いに離間した状態で前記第１の誘電体層上に配置され、  The first and fourth internal electrodes are disposed on the first dielectric layer in a state of being separated from each other,
前記第２及び第６の内部電極は、互いに離間した状態で前記第４の誘電体層上に配置され、  The second and sixth internal electrodes are disposed on the fourth dielectric layer in a state of being separated from each other,
前記第３の内部電極は、前記第２の誘電体層上に配置されており、  The third internal electrode is disposed on the second dielectric layer;
前記第５の内部電極は、前記第３の誘電体層上に配置されており、  The fifth internal electrode is disposed on the third dielectric layer;
前記第１の内部電極には、前記第１の端子電極と接続される第１の端子用接続部と、前記第１の連結用電極と接続される第１の連結用接続部とが一体的に設けられ、  The first internal electrode is integrally formed with a first terminal connection portion connected to the first terminal electrode and a first connection connection portion connected to the first connection electrode. Provided in
前記第２の内部電極には、前記第２の端子電極と接続される第２の端子用接続部と、前記第２の連結用電極と接続される第２の連結用接続部とが一体的に設けられ、  The second internal electrode is integrally formed with a second terminal connection portion connected to the second terminal electrode and a second connection connection portion connected to the second connection electrode. Provided in
前記第３の内部電極には、前記第１の連結用電極と接続される第３の連結用接続部が一体的に設けられ、  The third internal electrode is integrally provided with a third connection for connection that is connected to the first connection electrode,
前記第４の内部電極には、前記第２の連結用電極と接続される第４の連結用接続部が一体的に設けられ、  The fourth internal electrode is integrally provided with a fourth connecting connection portion connected to the second connecting electrode,
前記第５の内部電極には、前記第２の連結用電極と接続される第５の連結用接続部が一体的に設けられ、  The fifth internal electrode is integrally provided with a fifth connecting portion connected to the second connecting electrode,
前記第６の内部電極には、前記第１の連結用電極と接続される第６の連結用接続部が一体的に設けられ、  The sixth internal electrode is integrally provided with a sixth connection portion connected to the first connection electrode,
前記第１及び第４の内部電極と前記第３の内部電極とは、前記複数の誘電体層の積層方向において隣り合っていると共に、前記積層方向から見て互いに重なり合っており、  The first and fourth internal electrodes and the third internal electrode are adjacent to each other in the stacking direction of the plurality of dielectric layers and overlap each other when viewed from the stacking direction.
前記第２及び第６の内部電極と前記第５の内部電極とは、前記複数の誘電体層の積層方向において隣り合っていると共に、前記積層方向から見て互いに重なり合っており、  The second and sixth internal electrodes and the fifth internal electrode are adjacent to each other in the stacking direction of the plurality of dielectric layers, and overlap each other when viewed from the stacking direction,
前記第１の内部電極と前記第２の内部電極とは、前記積層方向から見て互いに重なり合っていないことを特徴とする積層コンデンサ。  The multilayer capacitor, wherein the first internal electrode and the second internal electrode do not overlap each other when viewed from the stacking direction.

前記第１の内部電極は、前記第１の連結用接続部が設けられている部分よりも前記第１の端子用接続部寄りの第１の端子側領域を有し、  The first internal electrode has a first terminal side region closer to the first terminal connection portion than a portion where the first connection connection portion is provided,
前記第２の内部電極は、前記第２の連結用接続部が設けられている部分よりも前記第２の端子用接続部寄りの第２の端子側領域を有しており、  The second internal electrode has a second terminal side region closer to the second terminal connection portion than a portion where the second connecting connection portion is provided,
前記第１及び第２の端子側領域には複数の開口部がそれぞれ設けられていることを特徴とする、請求項１１に記載された積層コンデンサ。  The multilayer capacitor according to claim 11, wherein a plurality of openings are respectively provided in the first and second terminal side regions.

前記複数の開口部はメッシュ状に配置されていることを特徴とする、請求項１２に記載された積層コンデンサ。 The multilayer capacitor according to claim 12, wherein the plurality of openings are arranged in a mesh shape.