JP5077010B2 - システムlsiの電力見積方法及びそれに使用する設計済みブロックの電力ライブラリの生成方法。 - Google Patents
システムlsiの電力見積方法及びそれに使用する設計済みブロックの電力ライブラリの生成方法。 Download PDFInfo
- Publication number
- JP5077010B2 JP5077010B2 JP2008080360A JP2008080360A JP5077010B2 JP 5077010 B2 JP5077010 B2 JP 5077010B2 JP 2008080360 A JP2008080360 A JP 2008080360A JP 2008080360 A JP2008080360 A JP 2008080360A JP 5077010 B2 JP5077010 B2 JP 5077010B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- data
- block
- fluctuation range
- power fluctuation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
図1は,本実施の形態におけるLSIの電力見積のフローチャート図である。システムLSI10には,1チップ内に複数の回路マクロCPU,BUS,IP1,IP2が埋め込まれている。回路マクロIP1,IP2は,例えばCPUからの命令に応答して対応する機能を実行する周辺マクロである。バスBUSは,CPUと周辺マクロIP1,IP2とを接続するコマンドバスとデータバスとを有する。回路マクロCPU,BUS,IP1,IP2は,過去に設計済であり,少なくともレジスタトランスファレベル(RTL)で記述済のIP資産が形成されている。このようなシステムLSI10の設計の初期段階では,C言語やハードウエア記述言語(例えばビヘイビアレベルのHDL)などの高級言語による記述で実装する機能を規定する。
図2は,本実施の形態における設計済回路マクロの電力ライブラリの生成方法を示すフローチャート図である。設計済の回路マクロは,少なくともレジスタトランスファレベル(RTL)で記述済のIP資産が形成されている。このRTL記述データを論理合成することでゲートレベルのネットリストを生成することができる。そして,ゲートレベルのネットリストであれば各ノードの変化とノードの容量に基づいて精度の高い電力変動データを求めることができる。したがって,設計済回路マクロについては,ある程度高い精度で電力変動データを求めておくことができる。
図15は,図1のシステムLSIのシミュレーション工程S1のフローチャート図である。システムLSI10は,例えばC言語で機能を記述されている。C言語のような高級言語は,所定の条件を満たす場合に実行すべき機能を命令文で記述する。図15の例では,所定の条件としてCOND1,COND2が,命令文としてCOMa,COMb,COMc,COMdがそれぞれ記述されている。
S1:システムLSIのシミュレーション
12:動作データ
S2:電力見積工程
14:電力ライブラリ
16:電力結果
Claims (2)
- C言語またはハードウエア記述言語で機能記述されたLSIデータの電力見積方法において,
前記LSIデータは複数のブロックを有する設計済み回路マクロのデータを有し,
コンピュータが,当該LSIデータの論理シミュレーションを実行し,前記LSIデータに含まれる複数の命令の実行に対応する前記回路マクロ内のブロックの動作モード履歴を出力するLSIシミュレーション工程と,
コンピュータが,前記回路マクロ内の複数のブロックのうち少なくとも一部のブロックについて動作モード毎の第1の電力変動範囲データと残りのブロックについての第2の電力変動範囲データとを有する電力ライブラリを参照し,前記動作モード履歴に対応する電力変動範囲を抽出し当該抽出した電力変動の範囲を累積して前記LSIデータの電力変動の範囲を生成する電力見積工程とを有し,
さらに,前記設計済み回路マクロの電力ライブラリの生成を,
コンピュータが,前記回路マクロを,クロックに同期して動作するレジスタと当該レジスタの出力信号に応答して動作する組み合わせ回路とからなるブロックに分割し,各ブロックの制御信号を抽出する回路マクロの構造分析工程と,
コンピュータが,前記ブロックについてランダム入力パターンに対する消費電力の前記第2の電力変動範囲データを求める第1の電力計算工程と,
コンピュータが,前記回路マクロ内の複数のブロックの電力変動範囲データを累積して前記回路マクロの電力変動範囲が許容誤差範囲内か否か確認する電力誤差評価工程と,
コンピュータが,前記電力変動範囲が許容誤差範囲外の場合に前記電力変動範囲が大きいブロックの順に評価ブロックを選択し,当該選択された評価ブロックについて入力シナリオを実行するシミュレーションを行い,シミュレーションにより取得される前記評価ブロック内のノードの波形データから,特定の制御信号パターンからなる動作モードデータを抽出するシナリオ解析工程と,
コンピュータが,前記評価ブロックについて前記動作モードに対応する制御信号パターンの制約の下にランダム入力パターンに対する消費電力の前記第1の電力変動範囲データを求める第2の電力計算工程とを有し,
前記電力誤差評価工程で前記動作モード別の前記第1電力変動範囲データと前記第2の電力変動範囲データとを累積して前記回路マクロの電力変動範囲が許容誤差範囲内か否かを確認し,前記許容誤差範囲内になるまで次の評価ブロックの前記シナリオ解析工程と前記第2の電力計算工程と電力誤差評価工程とを繰り返すことで行うLSIデータの電力見積方法。 - 設計済み回路マクロの電力ライブラリの生成方法において,
コンピュータが,前記回路マクロを,クロックに同期して動作するレジスタと当該レジスタの出力信号に応答して動作する組み合わせ回路とからなるブロックに分割し,各ブロックの制御信号を抽出する回路マクロの構造分析工程と,
コンピュータが,前記ブロックについてランダム入力パターンに対する消費電力の第2の電力変動範囲データを求める第1の電力計算工程と,
コンピュータが,前記回路マクロ内の複数のブロックの前記第2の電力変動範囲データを累積して前記回路マクロの電力変動範囲が許容誤差範囲内か否か確認する電力誤差評価工程と,
コンピュータが,前記電力変動範囲が許容誤差範囲外の場合に前記電力変動範囲が大きいブロックの順に評価ブロックを選択し,当該選択された評価ブロックについて入力シナリオを実行するシミュレーションを行い,シミュレーションにより取得される前記評価ブロック内のノードの波形データから,特定の制御信号パターンからなる動作モードデータを抽出するシナリオ解析工程と,
コンピュータが,前記評価ブロックについて前記動作モードに対応する制御信号パターンの制約の下にランダム入力パターンに対する消費電力の第1の電力変動範囲データを求める第2の電力計算工程とを有し,
前記電力誤差評価工程で前記動作モード別の前記第1の電力変動範囲データと前記第2の電力変動範囲データとを累積して前記回路マクロの電力変動範囲が許容誤差範囲内か否かを確認し,前記許容誤差範囲内になるまで次の評価ブロックの前記シナリオ解析工程と前記第2の電力計算工程と電力誤差評価工程とを繰り返す電力ライブラリの生成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008080360A JP5077010B2 (ja) | 2008-03-26 | 2008-03-26 | システムlsiの電力見積方法及びそれに使用する設計済みブロックの電力ライブラリの生成方法。 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008080360A JP5077010B2 (ja) | 2008-03-26 | 2008-03-26 | システムlsiの電力見積方法及びそれに使用する設計済みブロックの電力ライブラリの生成方法。 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009237700A JP2009237700A (ja) | 2009-10-15 |
JP5077010B2 true JP5077010B2 (ja) | 2012-11-21 |
Family
ID=41251603
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008080360A Expired - Fee Related JP5077010B2 (ja) | 2008-03-26 | 2008-03-26 | システムlsiの電力見積方法及びそれに使用する設計済みブロックの電力ライブラリの生成方法。 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5077010B2 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0682136B2 (ja) * | 1988-11-16 | 1994-10-19 | 三菱電機株式会社 | 消費電流見積り方法 |
JP3913180B2 (ja) * | 1994-08-03 | 2007-05-09 | 松下電器産業株式会社 | 半導体集積回路の設計方法 |
JP3604742B2 (ja) * | 1994-09-02 | 2004-12-22 | 株式会社ルネサステクノロジ | 回路検証用シミュレーション装置 |
JPH09282341A (ja) * | 1996-04-10 | 1997-10-31 | Oki Electric Ind Co Ltd | Lsiのレイアウト設計方法および設計装置 |
JP4077899B2 (ja) * | 1997-03-13 | 2008-04-23 | 株式会社日立製作所 | 論理回路の論理動作制御方法と半導体論理回路の消費電力制御方法及び算出方法及び半導体論理回路 |
JP2002108958A (ja) * | 2000-09-26 | 2002-04-12 | Toshiba Corp | 回路設計システム、回路設計方法および回路設計プログラムを格納したコンピュータ読取り可能な記録媒体 |
JP2005346227A (ja) * | 2004-06-01 | 2005-12-15 | Ricoh Co Ltd | 消費電力見積もりを行う設計支援システムおよびその方法、ならびにそのプログラム |
JP2006146345A (ja) * | 2004-11-16 | 2006-06-08 | Matsushita Electric Ind Co Ltd | 半導体集積回路の設計方法及びその設計装置 |
-
2008
- 2008-03-26 JP JP2008080360A patent/JP5077010B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009237700A (ja) | 2009-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4634269B2 (ja) | クロストークを考慮したタイミング分析のためのシステム、方法及び論理装置 | |
US8095354B2 (en) | Power consumption peak estimation program for LSI and device therefor | |
Su et al. | Performance optimization using variable-latency design style | |
US20070276645A1 (en) | Power modelling in circuit designs | |
US20030208730A1 (en) | Method for verifying properties of a circuit model | |
US20130091483A1 (en) | Automatic flow of megacell generation | |
US7216318B1 (en) | Method and system for false path analysis | |
CN112818621B (zh) | 用于预测软ip部件的性能、功率和面积表现的***和方法 | |
Peng et al. | Crosstalk-and process variations-aware high-quality tests for small-delay defects | |
US7475367B2 (en) | Memory power models related to access information and methods thereof | |
Gayathri et al. | RTL synthesis of case study using design compiler | |
EP4018350A1 (en) | Glitch power analysis with register transistor level vectors | |
TW202139049A (zh) | 用於設計上下文感知電路的方法 | |
JP2008299464A (ja) | 消費電力計算方法、消費電力計算プログラムおよび消費電力計算装置 | |
Chou et al. | Average-case technology mapping of asynchronous burst-mode circuits | |
JP5077010B2 (ja) | システムlsiの電力見積方法及びそれに使用する設計済みブロックの電力ライブラリの生成方法。 | |
US20050278664A1 (en) | Predicting power consumption for a chip | |
US11657198B2 (en) | Verification of hardware design for data transformation component | |
JPWO2011074029A1 (ja) | 集積回路消費電力計算装置,処理方法およびプログラム | |
Herbstritt et al. | On SAT-based bounded invariant checking of blackbox designs | |
KR102545302B1 (ko) | Cmos 기반 디지털 회로의 설계 및 검증 과정 자동화 프레임워크 | |
CN113688587B (zh) | 一种电路布图的生成方法、装置、计算机设备及存储介质 | |
US11624777B2 (en) | Slew-load characterization | |
JP2005129054A (ja) | 回路設計方法 | |
Wang et al. | A novel criticality computation method in statistical timing analysis |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120313 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120731 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120813 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150907 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |