JP5075728B2 - ウェハ基板を位置合わせするための方法、複数のアライメントターゲット、及びアライメントシステム - Google Patents
ウェハ基板を位置合わせするための方法、複数のアライメントターゲット、及びアライメントシステム Download PDFInfo
- Publication number
- JP5075728B2 JP5075728B2 JP2008117022A JP2008117022A JP5075728B2 JP 5075728 B2 JP5075728 B2 JP 5075728B2 JP 2008117022 A JP2008117022 A JP 2008117022A JP 2008117022 A JP2008117022 A JP 2008117022A JP 5075728 B2 JP5075728 B2 JP 5075728B2
- Authority
- JP
- Japan
- Prior art keywords
- alignment
- target
- targets
- wafer substrate
- comb
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/708—Mark formation
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
−1つまたはそれ以上のサブターゲットを、アライメントターゲット上に形成するステップと、;これによってアライメントターゲットはジオメトリデザインを有する
−アライメントシステムを1つまたはそれ以上のサブターゲットの全てに対してアライメントするステップと:
−プロセスをキャラクタライズするためと、アライメントシステムのアライメント量を計算するためのアルゴリズムを用いるステップを含んでいる。
本発明は、半導体デバイスの非対称性プロセスに対するモデル化、予測、補償等のためにデザインされるウエハターゲット内の幾何学的変化に用いられる技法に関している。以下では本発明が非対称性プロセスに関連して説明されているけれども、しかしながら本発明は対称性プロセスに使用することも可能である。
図1は、本発明に利用可能な半導体の製造に用いられるアライメントシステムを表わしたブロック回路図である。この図1に示されているアライメントシステムは、アライメントマーク若しくはアライメントターゲットの類似エッジ対に適合する。このアライメントシステムは、ルイス・マーコヤらによって発明されたタイトル名「二方向でのライン幅感応式ウエハターゲット検出」の米国特許第5,966,215号明細書に記載されているものであり、その全体が参考として取り入れられている。次にこのアライメントシステムを図1に基づいて簡単に説明する。
本発明のジオメトリ変更技術には、異なるデザインのサブセクションからなるアライメントターゲットが含まれている。本発明によるターゲットジオメトリは、ここでは櫛形構造で表わされている。しかしながら本発明のターゲットジオメトリは、櫛形構造に限定されるのではなく、従って図面での描写に櫛形構造が用いられているのは本発明の限定を意味するものではない。あくまでも例示としての本発明の櫛形構造部(アライメントターゲットの1つのエッジとして表わされている)は、図2に示されている。
本発明によるターゲットデザインは、複数の点で利点をもたらす。一つは、ラインに変わる“エッジ”の利用によって、大きなジオメトリに係わるエラーを乗り越えられる。もう一つは、隣接する構造部の選択的なセグメント化によって、選択された“エッジ”の信号の1つの増加だけでなく、非対称性プロセスの作用の選択的調整が可能となる。これらの本発明の技術は、さらに図10に基づいて以下で述べる。本発明のアライメントターゲットは、左右のエッジを別々にデザインでき、種々異なるラインタイプのライン位置を相互に依存することなく測定するのに十分である。このプロセスを定める支援は比較的容易である。図10に示されている複数のターゲットデザインは、45°の照明角度による処理でデザインされているが、90°の角度照明も使用できる。ここでは、サブターゲットの全てのエッジが別々に測定可能であり、プロセスオフセットを定めるためにハイブリッドターゲットは必要ない(とはいえハイブリッドターゲットは使用から除外できない)。
位相格子検出器は、ターゲットの左右のエッジに別々には働かないが、本発明の既述してきたターゲットからはまだ利点がもたらされる。第1のプロセスとして適切にデザインされたターゲットはプロセス作用を補償する格子に使用できるということが知られている。この構想は、さらに図11Aに関連して表わされている。図11Aは、プロセスアライメントオフセットに対する誘導ないし補正に利用できるアライメントターゲットの例を表わしている。この図11Aに示されているターゲット例は、シングルグレーチングにもマルチグレーチングにも利用可能である。マルチグレーチングは、何らかの生じ得るプロセス作用の測定を基準として1つまたは複数のグレーチングを利用できる利点をもたらす。
本発明は、アライメントターゲットのデザイン化を含み、ここではターゲットの外側垂直線(またはエッジ)の幅が、堆積における変化の測定とそれに応じたアライメントの補正のために変更されている。ここではターゲットジオメトリの外側垂直線の幅変更に対するデザイン化によって、非対称に生じた堆積が検出されモデル化される。ここで重要なことは、“櫛形形状部”がそれ自体でこのことを実施する可能性があることである。拡張には広範囲な値が必要とされ、その上で作用がより良好に予測される。本発明の基準となるターゲットデザインは、図12に示されている。
図13には、半導体デバイスの製造におけるプロセスエラーのモデル化、予測、識別を行うために本発明によるターゲットのデザイン化に用いられる実施例が表わされている。この図13のフローチャートは、本発明の限定を意味するものではなく、あくまでも本発明の実施例を説明するためのものである。図13のフローチャートは、ステップ1302で開始される。ここでは専用の“TAG”ターゲットデザインが全てのプロセスレベルに対して用いられる。ステップ1304では、アライメントシステムがターゲットの全てのサブターゲットに対してアライメント(位置合わせ)を実施する。最後にステップ1306において、プロセスのキャラクタライズとアライメントの計算のためにプロプラエタリアルゴリズムが使用される。
104 レチクル
106 光学系
108 半導体ウエハ
110 X−Yステージ
112 ウエハアライメントマーク
114 検出器
116 類似エッジセレクタ
118 信号アナライザ
Claims (15)
- ウェハ基板に形成された複数のアライメントターゲットを用いて前記ウェハ基板を位置合わせするための方法であって、
前記複数のアライメントターゲットの一部は、前記アライメントターゲットのセンターラインと検出信号のセンターラインとの差分が前記アライメントターゲットの位置に応じて異なるように互いに異なる幾何学構造を有している、方法。 - 前記複数のアライメントターゲットの一部は、前記差分が前記アライメントターゲットの位置に応じて異なるように互いに異なる表面積を有している、請求項1に記載の方法。
- 前記幾何学構造は、チェス盤状構造、ヘリングボーン状構造又は櫛形構造のうち何れかである、請求項1又は請求項2に記載の方法。
- 前記ウェハ基板の製造プロセスは堆積プロセスである、請求項1乃至請求項3のうち何れか1項に記載の方法。
- 前記ウェハ基板の製造プロセスは化学的機械研磨プロセスである、請求項1乃至請求項3のうち何れか1項に記載の方法。
- 前記複数のアライメントターゲットの一部は、前記化学機械研磨プロセスに対する抵抗が前記アライメントターゲットの位置に応じて異なる、請求項5に記載の方法。
- ウェハ基板に形成された複数のアライメントターゲットを用いて前記ウェハ基板を位置合わせするための複数のアライメントターゲットであって、
前記複数のアライメントターゲットの一部は、前記アライメントターゲットのセンターラインと検出信号のセンターラインとの差分が前記アライメントターゲットの位置に応じて異なるように互いに異なる幾何学構造を有している、複数のアライメントターゲット。 - 前記複数のアライメントターゲットの一部は、前記差分が前記アライメントターゲットの位置に応じて異なるように互いに異なる表面積を有している、請求項7に記載の複数のアライメントターゲット。
- 前記幾何学構造は、チェス盤状構造、ヘリングボーン状構造又は櫛形構造のうち何れかである、請求項7又は請求項8に記載の複数のアライメントターゲット。
- 前記ウェハ基板の製造プロセスは堆積プロセスである、請求項7乃至請求項9のうち何れか1項に記載の複数のアライメントターゲット。
- 前記ウェハ基板の製造プロセスは化学的機械研磨プロセスである、請求項7乃至請求項9のうち何れか1項に記載の複数のアライメントターゲット。
- 前記複数のアライメントターゲットの一部は、前記化学機械研磨プロセスに対する抵抗が前記アライメントターゲットの位置に応じて異なる、請求項11に記載の複数のアライメントターゲット。
- ウェハ基板に形成された複数のアライメントターゲットからの信号を検出して前記ウェハ基板を位置合わせするための信号アナライザを備えるアライメントシステムであって、
前記複数のアライメントターゲットの一部は、前記アライメントターゲットのセンターラインと検出信号のセンターラインとの差分が前記アライメントターゲットの位置に応じて異なるように互いに異なる幾何学構造を有している、アライメントシステム。 - 前記複数のアライメントターゲットの一部は、前記差分が前記アライメントターゲットの位置に応じて異なるように互いに異なる表面積を有している、請求項13に記載のアライメントシステム。
- 前記幾何学構造は、チェス盤状構造、ヘリングボーン状構造又は櫛形構造のうち何れかである、請求項13又は請求項14に記載のアライメントシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/696,355 US7112890B2 (en) | 2003-10-30 | 2003-10-30 | Tunable alignment geometry |
US10/696355 | 2003-10-30 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004318447A Division JP4755818B2 (ja) | 2003-10-30 | 2004-11-01 | 調整可能なアライメントジオメトリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008227528A JP2008227528A (ja) | 2008-09-25 |
JP5075728B2 true JP5075728B2 (ja) | 2012-11-21 |
Family
ID=34550110
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004318447A Expired - Fee Related JP4755818B2 (ja) | 2003-10-30 | 2004-11-01 | 調整可能なアライメントジオメトリ |
JP2008117022A Expired - Fee Related JP5075728B2 (ja) | 2003-10-30 | 2008-04-28 | ウェハ基板を位置合わせするための方法、複数のアライメントターゲット、及びアライメントシステム |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004318447A Expired - Fee Related JP4755818B2 (ja) | 2003-10-30 | 2004-11-01 | 調整可能なアライメントジオメトリ |
Country Status (2)
Country | Link |
---|---|
US (3) | US7112890B2 (ja) |
JP (2) | JP4755818B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7112890B2 (en) * | 2003-10-30 | 2006-09-26 | Asml Holding N.V. | Tunable alignment geometry |
US7297972B2 (en) * | 2005-08-26 | 2007-11-20 | Electro Scientific Industries, Inc. | Methods and systems for positioning a laser beam spot relative to a semiconductor integrated circuit using a processing target as a metrology target |
US7315038B2 (en) * | 2005-08-26 | 2008-01-01 | Electro Scientific Industries, Inc. | Methods and systems for positioning a laser beam spot relative to a semiconductor integrated circuit using a processing target as an alignment target |
US8722179B2 (en) * | 2006-12-12 | 2014-05-13 | Asml Netherlands B.V. | Substrate comprising a mark |
EP2131243B1 (en) * | 2008-06-02 | 2015-07-01 | ASML Netherlands B.V. | Lithographic apparatus and method for calibrating a stage position |
CN102422226B (zh) * | 2009-05-11 | 2014-04-09 | Asml荷兰有限公司 | 确定重叠误差的方法 |
US9163935B2 (en) * | 2011-12-12 | 2015-10-20 | Asml Netherlands B.V. | Device manufacturing method and associated lithographic apparatus, inspection apparatus, and lithographic processing cell |
EP3224676A1 (en) * | 2014-11-26 | 2017-10-04 | ASML Netherlands B.V. | Metrology method, computer product and system |
US9766554B2 (en) | 2015-03-16 | 2017-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for estimating focus and dose of an exposure process |
KR102424805B1 (ko) * | 2016-01-11 | 2022-07-22 | 케이엘에이 코포레이션 | 핫 스폿 및 프로세스 창 모니터링 |
CN110375648A (zh) * | 2019-08-05 | 2019-10-25 | 华南农业大学 | 棋盘格靶标辅助的单台相机实现的空间点三维坐标测量方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH035753A (ja) | 1989-06-01 | 1991-01-11 | Fujitsu Ltd | 薄膜パターンの形成方法 |
JP2830462B2 (ja) * | 1990-11-20 | 1998-12-02 | キヤノン株式会社 | 位置合わせ装置、露光装置、及びそれらを用いた半導体素子の製造方法 |
JPH0766113A (ja) | 1993-08-31 | 1995-03-10 | Sanyo Electric Co Ltd | レチクル及び位置合わせ用バーニアの形成方法 |
JPH07226365A (ja) | 1994-02-14 | 1995-08-22 | Matsushita Electric Ind Co Ltd | ステージ精度測定方法 |
JPH0922861A (ja) | 1995-07-06 | 1997-01-21 | Citizen Watch Co Ltd | 半導体装置およびその製造方法 |
US5920396A (en) * | 1996-10-16 | 1999-07-06 | Svg Lithography Systems, Inc. | Line width insensitive wafer target detection |
JPH1183406A (ja) | 1997-09-01 | 1999-03-26 | Fujitsu Ltd | 位置ずれ読み取りバーニア |
JPH11102061A (ja) | 1997-09-26 | 1999-04-13 | Matsushita Electron Corp | 投影露光用フォトマスクパターン、投影露光用フォトマスク、焦点位置検出方法、焦点位置制御方法および半導体装置の製造方法 |
US6465322B2 (en) * | 1998-01-15 | 2002-10-15 | Koninklijke Philips Electronics N.V. | Semiconductor processing methods and structures for determining alignment during semiconductor wafer processing |
JPH11251218A (ja) * | 1998-03-02 | 1999-09-17 | Nikon Corp | 位置検出方法及び装置、並びに該装置を備えた露光装置 |
JP4846888B2 (ja) * | 1998-12-01 | 2011-12-28 | キヤノン株式会社 | 位置合わせ方法 |
JP3442007B2 (ja) * | 1999-09-03 | 2003-09-02 | 沖電気工業株式会社 | ステッパレンズの収差測定パターンおよびステッパレンズの収差特性評価方法 |
JP4323636B2 (ja) * | 1999-09-21 | 2009-09-02 | キヤノン株式会社 | 位置計測方法及び位置計測装置 |
US6493065B2 (en) * | 2000-05-30 | 2002-12-10 | Canon Kabushiki Kaisha | Alignment system and alignment method in exposure apparatus |
US6486954B1 (en) * | 2000-09-01 | 2002-11-26 | Kla-Tencor Technologies Corporation | Overlay alignment measurement mark |
JP3953355B2 (ja) | 2002-04-12 | 2007-08-08 | Necエレクトロニクス株式会社 | 画像処理アライメント方法及び半導体装置の製造方法 |
US20030227625A1 (en) * | 2002-06-06 | 2003-12-11 | Heisley Dave Alan | Wafer alignment device and method |
US20040066517A1 (en) * | 2002-09-05 | 2004-04-08 | Hsu-Ting Huang | Interferometry-based method and apparatus for overlay metrology |
US6803668B2 (en) * | 2002-11-22 | 2004-10-12 | International Business Machines Corporation | Process-robust alignment mark structure for semiconductor wafers |
US7112890B2 (en) * | 2003-10-30 | 2006-09-26 | Asml Holding N.V. | Tunable alignment geometry |
-
2003
- 2003-10-30 US US10/696,355 patent/US7112890B2/en not_active Expired - Fee Related
-
2004
- 2004-11-01 JP JP2004318447A patent/JP4755818B2/ja not_active Expired - Fee Related
-
2006
- 2006-09-07 US US11/516,748 patent/US7534637B2/en not_active Expired - Fee Related
-
2008
- 2008-04-28 JP JP2008117022A patent/JP5075728B2/ja not_active Expired - Fee Related
-
2009
- 2009-04-14 US US12/423,463 patent/US7838310B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7838310B2 (en) | 2010-11-23 |
US7112890B2 (en) | 2006-09-26 |
US20070004053A1 (en) | 2007-01-04 |
JP2005136428A (ja) | 2005-05-26 |
US7534637B2 (en) | 2009-05-19 |
JP2008227528A (ja) | 2008-09-25 |
JP4755818B2 (ja) | 2011-08-24 |
US20090201505A1 (en) | 2009-08-13 |
US20050096779A1 (en) | 2005-05-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5075728B2 (ja) | ウェハ基板を位置合わせするための方法、複数のアライメントターゲット、及びアライメントシステム | |
KR100249414B1 (ko) | 상관기능을 이용한 오버레이 측정 방법 | |
US6884552B2 (en) | Focus masking structures, focus patterns and measurements thereof | |
US6549648B1 (en) | Method for determining a position of a structural element on a substrate | |
US7468331B2 (en) | Angled elongated features for improved alignment process integration | |
JP2008503897A (ja) | 位置合わせ処理プロセスの改良された統合を提供する細長い構造物 | |
WO2012001918A1 (ja) | 溶接狙い位置計測装置 | |
EP0947828B1 (en) | Method and apparatus for improved inspection measurements | |
EP1441258B1 (en) | Alignment method and overlay inspection method | |
TWI553815B (zh) | 重疊標記及其應用 | |
KR100392744B1 (ko) | 반도체 장치, 그 제조에 이용하는 포토마스크, 및 그 중첩정밀도 향상 방법 | |
JP4116117B2 (ja) | 光リソグラフィー用アライメント方法および装置 | |
US7858271B2 (en) | Method of measuring dimension of pattern and method of forming pattern | |
JP3248580B2 (ja) | 重ね合わせ精度測定マークおよび重ね合わせ精度測定方法 | |
JPWO2020074412A5 (ja) | ||
JP2866353B2 (ja) | 位相反転マスクの位相誤差検出方法 | |
CN116344511B (zh) | 对准标记版图及其操作方法 | |
KR100457223B1 (ko) | 정렬 마크로 이용 가능한 중첩도 측정 패턴 형성방법 | |
EP4372468A1 (en) | A method for optimizing a parameter applied in a semiconductor fabrication process including a lithography step | |
WO2001098835A1 (en) | Method for determining overlay measurement uncertainty | |
JP2007080915A (ja) | 重ね合わせ精度測定マーク | |
KR100583950B1 (ko) | 결함인식기준을 설정하기 위한 기준패턴을 갖는 기준마스크, 그 제조 방법, 그것을 사용하여 결함인식기준을 설정하는 방법 및 그것을 사용하여 결함을 검사하는 방법 | |
JP3111996B2 (ja) | 半導体装置の製造方法 | |
JPH097929A (ja) | 露光装置用位置合せ装置及び位置合わせ方法 | |
JP2000100701A (ja) | パターンの疎密差評価方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111020 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120816 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120827 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |