JP5072146B2 - Variable capacitance diode and manufacturing method thereof - Google Patents
Variable capacitance diode and manufacturing method thereof Download PDFInfo
- Publication number
- JP5072146B2 JP5072146B2 JP2001153604A JP2001153604A JP5072146B2 JP 5072146 B2 JP5072146 B2 JP 5072146B2 JP 2001153604 A JP2001153604 A JP 2001153604A JP 2001153604 A JP2001153604 A JP 2001153604A JP 5072146 B2 JP5072146 B2 JP 5072146B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- type impurity
- layer
- polysilicon layer
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、可変容量ダイオード、特に、高周波回路に用いられるディスクリートの可変容量ダイオードに関する。
【０００２】
【従来の技術】
可変容量ダイオードは、逆バイアス電圧を印加したときのｐｎ接合の空乏層がコンデンサとして働くことを利用するダイオードである。可変容量ダイオードの空乏層の容量は、逆バイアスの大きさを変更することにより調節される。このような空乏層の容量の変化を利用して、可変容量ダイオードを同調・周波数逓倍・周波数変換・自動周波数制御などに利用している。
【０００３】
ディスクリートの可変容量ダイオードは、例えば、ｎ型半導体基板上にｎ型エピタキシャル層を形成し、ｎ型エピタキシャル層の表面に酸化膜を形成する。次に、酸化膜上からｎ型エピタキシャル層にｎ型不純物を高濃度にイオン注入し、その後アニールしてｎ+拡散層を形成する。ｎ+拡散層を形成した後、酸化膜上からｎ型エピタキシャル層にｐ型不純物を高濃度にイオン注入し、その後アニールしてｎ型エピタキシャル層の表面にｎ+拡散層と重なるようにｐ+拡散層を形成する。このようにｐｎ接合を形成した後、酸化膜をエッチングしてｐ+拡散層の一部を露出させ、ｐ+拡散層に電気的に接続されるようにアノード電極を形成する。そして最後に、ｎ型半導体基板の裏面にカソード電極を形成する。
【０００４】
【発明が解決しようとする課題】
可変容量ダイオードの容量電圧変化率を高くするためには、ｐ型及びｎ型の不純物濃度の分布を急峻にする必要があり、また、高周波特性を向上させるには、ｐ型及びｎ型の不純物濃度を低くする必要がある。上述したような、酸化膜を介してｎ+拡散層を形成した後にｐ+拡散層を形成してｐｎ接合を形成する方法では、ｐ+拡散層を浅く形成することに限界があり、それに応じてｎ+拡散層も浅くすることができない。したがって、従来の製造方法では、ｐ+拡散層及びｎ+拡散層を深く形成する必要があり、不純物濃度を低くすること及び不純物濃度分布を急峻にすることに限界がある。その結果、可変容量ダイオードの容量電圧変化率及び高周波特性をこれ以上向上させることが困難である。
【０００５】
本発明の目的は、可変容量ダイオードのｐｎ接合を浅く形成して、不純物濃度の分布を急峻にするとともに不純物濃度を低くすることである。
【０００６】
第１発明に係る可変容量ダイオードの製造方法は、半導体基板上に可変容量ダイオードを製造する方法であって、以下の工程を含んでいる。即ち、
前記半導体基板の表面に第１導電型エピタキシャル層を形成する工程と、
前記第１導電型エピタキシャル層上に第１ポリシリコン層を形成する工程と、
前記第１ポリシリコン層に第１導電型不純物を高濃度にイオン注入する工程と、
前記第１ポリシリコン層を熱酸化して前記第１導電型不純物を拡散させて第１導電型不純物拡散層を形成する工程と、
前記第１ポリシリコン層を熱酸化して第１熱酸化膜を形成した後、第１熱酸化膜の一部をエッチングして前記第１導電型エピタキシャル層を露出する工程と、
前記第１導電型エピタキシャル層及び第１熱酸化膜の表面に第２ポリシリコン層を形成する工程と、
前記第２ポリシリコン層に第２導電型不純物をイオン注入する工程と、
前記第２ポリシリコン層を熱酸化して前記第２導電型不純物を拡散させて前記第１導電型不純物拡散層よりも広くかつ浅い第２導電型不純物拡散層を形成する工程と、
前記第２ポリシリコン層を熱酸化して第２熱酸化膜を形成した後、第２熱酸化膜の一部をエッチングして前記第１導電型エピタキシャル層を露出する工程と、
前記第１導電型エピタキシャル層の表面に第１電極を形成する工程と、
前記半導体基板の裏面に第２電極を形成する工程と、
を含んでいる。
【０００７】
第１発明に係る可変容量ダイオードの製造方法では、第１ポリシリコン層上から第１導電型不純物を注入した後に熱処理をして、ｎ型エピタキシャル層表面に第１導電型不純物拡散領域を形成する。その後、第２ポリシリコン層上から第２導電型不純物を注入した後に熱処理をして、ｎ型エピタキシャル層表面に第１導電型不純物拡散領域に重なるように第２導電型不純物拡散領域を形成する。また第１及び第２ポリシリコン層は、それぞれ不純物が注入された後に熱酸化され、電極が形成される領域がエッチングにより取り除かれる。第１発明に係る可変容量ダイオードによれば、従来のように酸化膜を介して不純物を注入するのではなく、ポリシリコン層に不純物を注入した後に熱処理を施して不純物拡散領域を形成するので、第１導電型エピタキシャル層には不純物が深く侵入せず、ｐ型及びｎ型の不純物拡散領域を浅く形成できる。不純物拡散領域を浅く形成することができるので、不純物濃度を低減でき、不純物拡散領域の濃度分布を急峻にすることができる。また、不純物が注入されたポリシリコン層を熱酸化し、電極が形成される部分を取り除くので、電極からみた不純物拡散領域はさらに浅くなる。
【０００８】
第２発明に係る可変容量ダイオードの製造方法は、半導体基板上に可変容量ダイオードを製造する方法であって、以下の工程を含んでいる。即ち、
半導体基板上に可変容量ダイオードを製造する方法であって、
前記半導体基板の表面に第１導電型エピタキシャル層を形成する工程と、
前記第１導電型エピタキシャル層上に第１ポリシリコン層を形成する工程と、
前記第１ポリシリコン層に第１導電型不純物を高濃度にイオン注入する工程と、
前記第１ポリシリコン層を熱酸化して前記第１導電型不純物を拡散させて第１導電型不純物拡散層を形成する工程と、
前記第１ポリシリコン層を熱酸化して第１熱酸化膜を形成した後、第１熱酸化膜の一部をエッチングして前記第１導電型エピタキシャル層を露出する工程と、
前記第１導電型エピタキシャル層及び第１熱酸化膜表面に第２ポリシリコン層を形成する工程と、
前記第２ポリシリコン層に第２導電型不純物をイオン注入する工程と、
前記第２ポリシリコン層表面に第１電極を形成する工程と、
前記半導体基板の裏面に第２電極を形成する工程と、
を含み、
前記第２導電型不純物が注入された前記第２ポリシリコン層は、前記第２導電型不純物をイオン注入する工程の後のいずれかの工程によって前記第２導電型不純物を拡散されて前記第１導電型不純物拡散層よりも広くかつ浅い第２導電型不純物拡散層が形成される。
【０００９】
第２発明に係る可変容量ダイオードの製造方法では、第２ポリシリコン層をエッチングせずに、第２ポリシリコン層表面に第１電極を形成する。第１電極の下に第２ポリシリコン層を残すので、その分だけ第１発明の場合よりも不純物拡散領域が厚くなるが、この場合も、ポリシリコン層を形成した後に不純物を注入するので、従来より不純物拡散領域を浅く形成できる。これにより、不純物濃度を低減でき、不純物拡散領域の濃度分布を急峻にすることができる。
【００１０】
第３発明に係る可変容量ダイオードは、
前記半導体基板の表面に形成された第１導電型エピタキシャル層と、
前記第１導電型エピタキシャル層上に形成された第１ポリシリコン層に第１導電型不純物を高濃度にイオン注入して、かつ前記第１ポリシリコン層を熱酸化して前記第１導電型不純物を拡散させることによって、前記第１導電型エピタキシャル層に形成された第１導電型不純物拡散領域と、
前記第１導電型不純物拡散領域上に形成された第２ポリシリコン層に第２導電型不純物を高濃度にイオン注入して、かつ前記第２ポリシリコン層を熱酸化して前記第２導電型不純物を拡散させることによって、前記第１導電型エピタキシャル層の表面に前記第１導電型不純物拡散領域に重なるように、前記第１導電型不純物拡散層よりも広くかつ浅く形成された第２導電型不純物拡散領域と、
前記第２導電型不純物拡散領域を露出する第１開口部を有し、前記第１ポリシリコン層を熱酸化することによって形成された第１ポリシリコン熱酸化膜と、
前記第１開口部内に位置する前記第２導電型不純物拡散領域を露出する第２開口部を有し、前記第２ポリシリコン層を熱酸化することによって形成された第２ポリシリコン熱酸化膜と、
前記第２導電型不純物拡散領域及び前記第２ポリシリコン酸化膜の表面に形成される第１電極と、
前記半導体基板の裏面に形成される第２電極と、
を備えている。
【００１１】
第３発明に係る可変容量ダイオードでは、ポリシリコン層上から不純物を注入して第１及び第２不純物拡散領域を形成する。そのため、不純物が第１導電型エピタキシャル層に深く入りこまず、第１及び第２不純物拡散領域を浅く形成することができる。これにより、不純物濃度を低減し、不純物濃度の分布を急峻にすることができる。また、ポリシリコン層は、熱酸化され、電極が形成される部分が取り除かれるので、電極からみた不純物拡散領域はさらに浅い。
【００１２】
第４発明に係る可変容量ダイオードは、
前記半導体基板の表面に形成された第１導電型エピタキシャル層と、
前記第１導電型エピタキシャル層上に形成された第１ポリシリコン層に第１導電型不純物を高濃度にイオン注入して、かつ前記第１ポリシリコン層を熱酸化して前記第１導電型不純物を拡散させることによって、前記第１導電型エピタキシャル層に形成された第１導電型不純物拡散領域と、
前記第１導電型不純物拡散領域上に形成された第２ポリシリコン層に第２導電型不純物を高濃度にイオン注入して、前記イオン注入後のいずれかの工程により前記第２導電型不純物を拡散されることによって、前記第１導電型不純物拡散領域に重なるように、前記第１導電型不純物拡散層よりも広くかつ浅く形成された第２導電型不純物拡散領域と、
前記第２導電型不純物拡散領域を露出する開口部を有し、前記第１ポリシリコン層を熱酸化することによって形成された第１ポリシリコン熱酸化膜と、
前記第２導電型不純物拡散領域を露出する前記開口部を覆うように前記第１ポリシリコン熱酸化膜上に形成されている前記第２ポリシリコン層の表面上に形成される第１電極と、
前記半導体基板の裏面に形成される第２電極と、
を備えている。
【００１３】
第４発明に係る可変容量ダイオードでは、ポリシリコン層上から不純物を注入することにより第１及び第２不純物拡散領域を形成する。そのため、不純物が第１導電型エピタキシャル層に深く入りこまず、第１及び第２不純物拡散領域を浅く形成することができる。この可変容量ダイオードは、第２発明において述べたと同様に、第１電極の下にポリシリコン層を残すので、その分だけ第３発明の場合よりも不純物拡散領域が厚くなるが、この場合も、ポリシリコン層を形成した後に不純物を注入するので、従来より不純物拡散領域を浅く形成することができる。これにより、不純物濃度を低減でき、不純物濃度の分布を急峻にすることができる。
【００１４】
【発明の実施の形態】
〔構成〕
図１は、本発明の一実施形態例に係る可変容量ダイオードを示した断面構造図である。この可変容量ダイオードは、ｎ型半導体基板１と、ｎ型半導体基板１上にエピタキシャル成長によって形成されたｎ型エピタキシャル層２と、ｎ型エピタキシャル層２の所定領域にｎ型不純物が高濃度に注入されたｎ+拡散層３と、ｎ+拡散層３に重なるようにｎ型エピタキシャル層２の表面に形成されたｐ+拡散層４と、ｐ+拡散層４の所定領域に開口部を有するように形成された熱酸化膜５と、熱酸化膜５と同じパターンに開口部を有するように熱酸化膜５の表面に形成された第１ポリシリコン熱酸化膜６と、熱酸化膜５及び第１ポリシリコン熱酸化膜６の開口部を介してｐ+拡散層４及び第１ポリシリコン熱酸化膜６表面に形成され、ｐ+拡散層４の一部を露出するように形成される第２ポリシリコン熱酸化膜７と、露出されたｐ+拡散層４に電気的に接続されるようにＡｌＳｉにより形成される可変容量ダイオードのアノード電極８と、第２ポリシリコン熱酸化膜７及びアノード電極８の一部を覆うように形成される保護膜９と、ｎ型半導体基板１の裏面にＡｕ、Ａｇ等により形成される可変容量ダイオードのカソード電極１０とを備えている。
【００１５】
〔製造プロセス〕
図２から図７は、図１に示した可変容量ダイオードの製造プロセスを説明するための断面構成図である。以下、図２〜図７及び図１を参照して、本実施形態例の可変容量ダイオードの製造プロセスについて説明する。
【００１６】
まず、図２に示すように、１０19〜５×１０19ａｔｏｍｓ／ｃｍ3のＡｓを含むｎ型半導体基板１にＳｉをエピタキシャル成長させ、ｎ型エピタキシャル層２を形成する。
【００１７】
次に、図３に示すように、ｎ型エピタキシャル層２の表面を熱酸化させて熱酸化膜５を形成し、フォトレジストパターンを形成後にエッチングすることによりｎ+拡散層３を形成すべき位置に開口部１１を形成する。
【００１８】
レジストを剥離した後、図４に示すように、ｎ型エピタキシャル層２及び熱酸化膜５の表面上にポリシリコンを積層して第１ポリシリコン層６’を形成する。次に、第１ポリシリコン層６’にＡｓを１０16〜１０18ａｔｏｍｓ／ｃｍ3の濃度でイオン注入した後、第１ポリシリコン層６’を熱酸化することにより、Ａｓを拡散させて図５に示すようなｎ+拡散層３を形成する。ｎ+拡散層３を形成した後、第１ポリシリコン層６’を熱酸化することにより形成した第１ポリシリコン熱酸化膜６及び熱酸化膜５を、図５に示すように、同じパターンにエッチングする。
【００１９】
次に、図６に示すように、ｎ型エピタキシャル層２及び第１ポリシリコン熱酸化膜６の表面上にポリシリコンを積層し、第２ポリシリコン層７’を形成する。次に、第２ポリシリコン層７’にＢを１０19〜１０20ａｔｏｍｓ／ｃｍ3の濃度でイオン注入し、第２ポリシリコン層７’を熱酸化することにより、図７に示すように、ｎ型エピタキシャル層２の表面にｎ+拡散層３よりも広いｐ+拡散層４を形成する。ｐ+拡散層４を形成した後、第２ポリシリコン層７’が熱酸化されて形成された第２ポリシリコン熱酸化膜７をエッチングして、アノード電極８を形成するべき領域に開口部１２を形成し、ｐ+拡散層４の表面を露出させる。
【００２０】
その後、第２ポリシリコン熱酸化膜７の表面上及び開口部１２を介してｐ+拡散層４の表面上に、ＡｌＳｉのターゲットを用いてＡｌＳｉをスパッタリングにより堆積させる。その後ＡｌＳｉ上にフォトレジストパターンを形成してＡｌＳｉをエッチングすることにより、図１に示すようにＰ+拡散層４の上部のみアノード電極８を形成する。その後、第２ポリシリコン酸化膜７及びアノード電極８上にＣＶＤによりＳｉ3Ｎ4などの保護膜９を形成する。保護膜９上にフォトレジストパターンを形成後、保護膜９をエッチングすることにより、アノード電極８の一部を露出する。最後にｎ型半導体基板１の裏面を研磨後、ＡｕやＡｇを蒸着させてカソード電極１０を形成する。
【００２１】
図８は、従来の可変容量ダイオードと本発明の可変容量ダイオードのｐｎ接合の不純物濃度の分布を示す模式図である。縦軸は不純物濃度であり、横軸はｎ型エピタキシャル層２の表面からの深さｘｊである。図８（ａ）は、従来の可変容量ダイオードの場合であり、ｎ型エピタキシャル層の表面上に酸化膜を形成後、この酸化膜を介して不純物をイオン注入した場合の不純物濃度の分布を示している。一方、図８（ｂ）は、本実施形態例による可変容量ダイオードの場合であり、上述したように、ｎ型エピタキシャル層２上のポリシリコン層６’，７’を介して不純物をイオン注入した場合の不純物濃度を示している。
【００２２】
従来の酸化膜を介してイオンを注入する方法によれば、同図（ａ）に示すように、ｐ+拡散層を１μｍより浅く形成することができない。そのため、ｎ+拡散層３も、予め２μｍの深さに形成している。一方、本実施形態例のようにポリシリコン層６’，７’を形成した後に不純物をイオン注入する方法によれば、不純物がｎ型エピタキシャル層２に深く侵入せず、ｐ+拡散層４を０．５μｍ、すなわち従来の半分の厚さに形成できる。そのため、ｎ+拡散層３も従来の半分程度の深さである１μｍに形成されている。ｐ+拡散層４及びｎ+拡散層３を浅く形成できるので、ｐ型及びｎ型両方の不純物濃度を低減することができ、ｐ型及びｎ型両方の不純物濃度の分布を急峻にすることができる。また、不純物が注入されたポリシリコン層６’，７’を熱酸化し、電極が形成される部分を取り除くので、電極からみたｎ+拡散層３及びｐ+拡散層４はさらに浅くなる。
【００２３】
このようにｐｎ接合を浅く形成でき、不純物濃度の分布を急峻にすることができるので、本実施形態例の可変容量ダイオードでは、図９に示すように、逆バイアス電圧に対する空乏層容量の変化の比（電圧容量変化率）を大きくすることができる。
【００２４】
本実施形態例によれば、不純物拡散層を浅く形成できるので、ｎ型エピタキシャル層２を薄くすることができ、アノード電極８とカソード電極１０との間の直列抵抗を低くすることができる。また、ｐ型及びｎ型の不純物濃度を下げることができ、キャリアの移動が速くなり、可変容量ダイオードの高周波特性を改善することができる。
【００２５】
〔他の実施形態例〕
上記実施形態例では、図７に示すように、第２ポリシリコン層７’を熱酸化して第２ポリシリコン熱酸化膜７を形成し、その後第２ポリシリコン熱酸化膜７の一部をエッチングして開口部１２を形成したが、熱酸化せずに図１０に示すように第２ポリシリコン層７’の表面にアノード電極８を形成してもよい。この場合、第２ポリシリコン層７’もｐ+拡散層として残るが、第２ポリシリコン層７’とｐ+拡散層４とを合わせた深さは、従来のｐ+拡散層よりも浅くなる。
【００２６】
【発明の効果】
本発明によれば、第１導電型エピタキシャル層の表面上にポリシリコン層を形成した後に、ポリシリコン層に不純物をイオン注入するので、不純物拡散領域を浅く形成することができる。これにより、不純物濃度を低減でき、不純物濃度の分布を急峻にすることができる。この結果、可変容量ダイオードの電圧容量変化率及び高周波特性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態例に係る可変容量ダイオードを示した断面構造図。
【図２】その製造工程を説明する図（その１）。
【図３】その製造工程を説明する図（その２）。
【図４】その製造工程を説明する図（その３）。
【図５】その製造工程を説明する図（その４）。
【図６】その製造工程を説明する図（その５）。
【図７】その製造工程を説明する図（その６）。
【図８】不純物拡散領域の深さと濃度分布を示す模式図。
【図９】電圧容量変化率を示す模式図。
【図１０】他の実施形態例に係る可変容量ダイオードを示した断面構造図。
【符号の説明】
１ ｎ型半導体基板
２ ｎ型エピタキシャル層
３ ｎ+拡散層
４ ｐ+拡散層
５ 熱酸化膜
６’ 第１ポリシリコン層
６ 第１ポリシリコン熱酸化膜
７’ 第２ポリシリコン層
７ 第２ポリシリコン熱酸化膜
８ アノード電極
９ 保護膜
１０ カソード電極
１１，１２ 開口部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a variable capacitance diode, and more particularly to a discrete variable capacitance diode used in a high frequency circuit.
[0002]
[Prior art]
The variable capacitance diode is a diode that utilizes the depletion layer of the pn junction as a capacitor when a reverse bias voltage is applied. The capacitance of the depletion layer of the variable capacitance diode is adjusted by changing the magnitude of the reverse bias. By utilizing such a change in capacitance of the depletion layer, variable capacitance diodes are used for tuning, frequency multiplication, frequency conversion, automatic frequency control, and the like.
[0003]
In the discrete variable capacitance diode, for example, an n-type epitaxial layer is formed on an n-type semiconductor substrate, and an oxide film is formed on the surface of the n-type epitaxial layer. Next, n-type impurities are ion-implanted at a high concentration from above the oxide film into the n-type epitaxial layer, and then annealed to form an n + diffusion layer. After forming the n + diffusion layer, so as to overlap from the oxide film p-type impurity ions are implanted at a high concentration in the n-type epitaxial layer, and then annealed n + diffused layer on the surface of the n-type epitaxial layer p + A diffusion layer is formed. After forming such a pn junction, an oxide film is etched to expose part of the p + diffusion layer, to form the anode electrode to be electrically connected to the p + diffusion layer. Finally, a cathode electrode is formed on the back surface of the n-type semiconductor substrate.
[0004]
[Problems to be solved by the invention]
In order to increase the capacitance voltage change rate of the variable capacitance diode, it is necessary to make the distribution of the p-type and n-type impurity concentrations steep, and to improve the high-frequency characteristics, the p-type and n-type impurities The concentration needs to be lowered. In the method of forming the pn junction by forming the p + diffusion layer after forming the n + diffusion layer through the oxide film as described above, there is a limit to forming the p + diffusion layer shallowly, and accordingly, Therefore, the n + diffusion layer cannot be made shallow. Therefore, in the conventional manufacturing method, it is necessary to form the p + diffusion layer and the n + diffusion layer deeply, and there is a limit to reducing the impurity concentration and making the impurity concentration distribution steep. As a result, it is difficult to further improve the capacitance voltage change rate and high frequency characteristics of the variable capacitance diode.
[0005]
An object of the present invention is to form a shallow pn junction of a variable capacitance diode to make the impurity concentration distribution steep and lower the impurity concentration.
[0006]
A variable capacitance diode manufacturing method according to a first aspect of the present invention is a method of manufacturing a variable capacitance diode on a semiconductor substrate, and includes the following steps. That is,
Forming a first conductivity type epitaxial layer on a surface of the semiconductor substrate;
Forming a first polysilicon layer on the first conductivity type epitaxial layer;
Ion-implanting a first conductivity type impurity in the first polysilicon layer at a high concentration;
Thermally oxidizing the first polysilicon layer to diffuse the first conductivity type impurity to form a first conductivity type impurity diffusion layer;
Forming a first thermal oxide film by thermally oxidizing the first polysilicon layer, and then etching a part of the first thermal oxide film to expose the first conductivity type epitaxial layer;
Forming a second polysilicon layer on surfaces of the first conductivity type epitaxial layer and the first thermal oxide film;
A step of a second conductivity type impurity is ion-implanted into the second polysilicon layer,
Thermally oxidizing the second polysilicon layer to diffuse the second conductivity type impurity to form a second conductivity type impurity diffusion layer wider and shallower than the first conductivity type impurity diffusion layer;
Forming a second thermal oxide film by thermally oxidizing the second polysilicon layer, and then etching a part of the second thermal oxide film to expose the first conductivity type epitaxial layer;
Forming a first electrode on a surface of the first conductivity type epitaxial layer;
Forming a second electrode on the back surface of the semiconductor substrate;
Is included.
[0007]
In the variable capacitance diode manufacturing method according to the first aspect of the present invention, the first conductivity type impurity is implanted from the first polysilicon layer and then heat treated to form the first conductivity type impurity diffusion region on the surface of the n type epitaxial layer. . Thereafter, a second conductivity type impurity diffusion region is formed on the surface of the n type epitaxial layer so as to overlap the first conductivity type impurity diffusion region by injecting a second conductivity type impurity from above the second polysilicon layer. . The first and second polysilicon layers are each thermally oxidized after the impurities are implanted, and the region where the electrode is formed is removed by etching. According to the variable capacitance diode according to the first aspect of the present invention, the impurity diffusion region is formed by injecting the impurity into the polysilicon layer and then performing the heat treatment instead of injecting the impurity through the oxide film as in the prior art. Impurities do not penetrate deeply into the first conductivity type epitaxial layer, and p-type and n-type impurity diffusion regions can be formed shallowly. Since the impurity diffusion region can be formed shallowly, the impurity concentration can be reduced and the concentration distribution of the impurity diffusion region can be made steep. In addition, since the polysilicon layer into which the impurity is implanted is thermally oxidized to remove the portion where the electrode is formed, the impurity diffusion region viewed from the electrode is further shallowed.
[0008]
A variable capacitance diode manufacturing method according to a second invention is a method of manufacturing a variable capacitance diode on a semiconductor substrate, and includes the following steps. That is,
A method of manufacturing a variable capacitance diode on a semiconductor substrate,
Forming a first conductivity type epitaxial layer on a surface of the semiconductor substrate;
Forming a first polysilicon layer on the first conductivity type epitaxial layer;
Ion-implanting a first conductivity type impurity in the first polysilicon layer at a high concentration;
Thermally oxidizing the first polysilicon layer to diffuse the first conductivity type impurity to form a first conductivity type impurity diffusion layer;
Forming a first thermal oxide film by thermally oxidizing the first polysilicon layer, and then etching a part of the first thermal oxide film to expose the first conductivity type epitaxial layer;
Forming a second polysilicon layer on the surface of the first conductivity type epitaxial layer and the first thermal oxide film;
A step of a second conductivity type impurity is ion-implanted into the second polysilicon layer,
Forming a first electrode on the surface of the second polysilicon layer;
Forming a second electrode on the back surface of the semiconductor substrate;
Only including,
The second polysilicon layer implanted with the second conductivity type impurity is diffused with the second conductivity type impurity by any step after the step of ion implanting the second conductivity type impurity. A second conductivity type impurity diffusion layer wider and shallower than the conductivity type impurity diffusion layer is formed .
[0009]
In the variable capacitance diode manufacturing method according to the second aspect of the present invention, the first electrode is formed on the surface of the second polysilicon layer without etching the second polysilicon layer. Since the second polysilicon layer is left under the first electrode, the impurity diffusion region becomes thicker than that in the case of the first invention. In this case as well, since the impurity is implanted after the polysilicon layer is formed, The impurity diffusion region can be formed shallower than before. Thereby, the impurity concentration can be reduced, and the concentration distribution in the impurity diffusion region can be made steep.
[0010]
The variable capacitance diode according to the third invention is:
A first conductivity type epitaxial layer formed on a surface of the semiconductor substrate;
First the first conductivity type impurity into the polysilicon layer by ion implantation at a high concentration, and the said first polysilicon layer is thermally oxidized first conductivity type impurity formed on the first conductive type epitaxial layer A first conductivity type impurity diffusion region formed in the first conductivity type epitaxial layer,
Second second conductivity type impurity into the polysilicon layer by ion implantation at a high concentration, and the second polysilicon layer is thermally oxidized the second conductivity type formed on said first conductivity type impurity diffusion region By diffusing impurities, the second conductivity type is formed wider and shallower than the first conductivity type impurity diffusion layer so as to overlap the first conductivity type impurity diffusion region on the surface of the first conductivity type epitaxial layer. An impurity diffusion region;
A first polysilicon thermal oxide film having a first opening exposing the second conductivity type impurity diffusion region and formed by thermally oxidizing the first polysilicon layer;
A second polysilicon thermal oxide film having a second opening exposing the second conductivity type impurity diffusion region located in the first opening and formed by thermally oxidizing the second polysilicon layer; ,
A first electrode formed on a surface of the second conductivity type impurity diffusion region and the second polysilicon oxide film;
A second electrode formed on the back surface of the semiconductor substrate;
It has.
[0011]
In the variable capacitance diode according to the third aspect of the invention, the first and second impurity diffusion regions are formed by implanting impurities from the polysilicon layer. Therefore, the impurities do not penetrate deeply into the first conductivity type epitaxial layer, and the first and second impurity diffusion regions can be formed shallowly. Thereby, the impurity concentration can be reduced and the distribution of the impurity concentration can be made steep. Further, since the polysilicon layer is thermally oxidized and a portion where the electrode is formed is removed, the impurity diffusion region viewed from the electrode is further shallow.
[0012]
A variable capacitance diode according to a fourth invention is
A first conductivity type epitaxial layer formed on a surface of the semiconductor substrate;
First the first conductivity type impurity into the polysilicon layer by ion implantation at a high concentration, and the said first polysilicon layer is thermally oxidized first conductivity type impurity formed on the first conductive type epitaxial layer A first conductivity type impurity diffusion region formed in the first conductivity type epitaxial layer,
The second conductivity type impurity is ion-implanted at a high concentration in the second polysilicon layer formed on said first conductivity type impurity diffusion region, the second conductivity type impurities by any of the steps after the ion implantation by Rukoto diffused, and the like overlap the first conductivity type impurity diffusion region, the wider than the first conductivity type impurity diffusion layer and shallower formed second conductivity type impurity diffusion regions,
A first polysilicon thermal oxide film having an opening exposing the second conductivity type impurity diffusion region and formed by thermally oxidizing the first polysilicon layer;
A first electrode formed on a surface of the second polysilicon layer formed on the first polysilicon thermal oxide film so as to cover the opening exposing the second conductivity type impurity diffusion region;
A second electrode formed on the back surface of the semiconductor substrate;
It has.
[0013]
In the variable capacitance diode according to the fourth aspect of the invention, the first and second impurity diffusion regions are formed by implanting impurities from the polysilicon layer. Therefore, the impurities do not penetrate deeply into the first conductivity type epitaxial layer, and the first and second impurity diffusion regions can be formed shallowly. As described in the second invention, this variable capacitance diode leaves a polysilicon layer under the first electrode, so that the impurity diffusion region becomes thicker than in the case of the third invention. Since the impurity is implanted after the polysilicon layer is formed, the impurity diffusion region can be formed shallower than in the prior art. Thereby, the impurity concentration can be reduced and the distribution of the impurity concentration can be made steep.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
〔Constitution〕
FIG. 1 is a cross-sectional structure diagram showing a variable capacitance diode according to an embodiment of the present invention. This variable capacitance diode has an n-type semiconductor substrate 1, an n-type epitaxial layer 2 formed by epitaxial growth on the n-type semiconductor substrate 1, and an n-type impurity implanted in a predetermined region of the n-type epitaxial layer 2 at a high concentration. N + diffusion layer 3, p + diffusion layer 4 formed on the surface of n-type epitaxial layer 2 so as to overlap n + diffusion layer 3, and an opening in a predetermined region of p + diffusion layer 4 The formed thermal oxide film 5, the first polysilicon thermal oxide film 6 formed on the surface of the thermal oxide film 5 so as to have an opening in the same pattern as the thermal oxide film 5, the thermal oxide film 5 and the first A second poly is formed on the surface of the p + diffusion layer 4 and the first polysilicon thermal oxide film 6 through the opening of the polysilicon thermal oxide film 6 so as to expose a part of the p + diffusion layer 4. a silicon thermal oxide film 7, the exposed p + diffusion layer An anode electrode 8 of a variable capacitance diode formed of AlSi so as to be electrically connected to the protective layer 9, a protective film 9 formed so as to cover a part of the second polysilicon thermal oxide film 7 and the anode electrode 8, On the back surface of the n-type semiconductor substrate 1, a cathode electrode 10 of a variable capacitance diode formed of Au, Ag or the like is provided.
[0015]
[Manufacturing process]
2 to 7 are cross-sectional configuration diagrams for explaining a manufacturing process of the variable capacitance diode shown in FIG. Hereinafter, with reference to FIGS. 2 to 7 and FIG. 1, a manufacturing process of the variable capacitance diode of the present embodiment will be described.
[0016]
First, as shown in FIG. 2, Si is epitaxially grown on an n-type semiconductor substrate 1 containing As of 10 19 to 5 × 10 19 atoms / cm 3 to form an n-type epitaxial layer 2.
[0017]
Next, as shown in FIG. 3, the surface of the n-type epitaxial layer 2 is thermally oxidized to form a thermal oxide film 5, and a photoresist pattern is formed and then etched to be etched to form the n + diffusion layer 3. An opening 11 is formed in the substrate.
[0018]
After the resist is removed, as shown in FIG. 4, polysilicon is laminated on the surfaces of the n-type epitaxial layer 2 and the thermal oxide film 5 to form a first polysilicon layer 6 ′. Next, As is ion-implanted into the first polysilicon layer 6 ′ at a concentration of 10 16 to 10 18 atoms / cm 3 , the first polysilicon layer 6 ′ is thermally oxidized to diffuse As. An n + diffusion layer 3 as shown in FIG. After the n + diffusion layer 3 is formed, the first polysilicon thermal oxide film 6 and the thermal oxide film 5 formed by thermally oxidizing the first polysilicon layer 6 ′ are formed in the same pattern as shown in FIG. Etch.
[0019]
Next, as shown in FIG. 6, polysilicon is stacked on the surfaces of the n-type epitaxial layer 2 and the first polysilicon thermal oxide film 6 to form a second polysilicon layer 7 ′. Next, B is ion-implanted into the second polysilicon layer 7 ′ at a concentration of 10 19 to 10 20 atoms / cm 3 , and the second polysilicon layer 7 ′ is thermally oxidized, as shown in FIG. A p + diffusion layer 4 wider than the n + diffusion layer 3 is formed on the surface of the n-type epitaxial layer 2. After forming the p + diffusion layer 4, the second polysilicon thermal oxide film 7 formed by thermally oxidizing the second polysilicon layer 7 ′ is etched to open the opening 12 in the region where the anode electrode 8 is to be formed. And the surface of the p + diffusion layer 4 is exposed.
[0020]
Thereafter, AlSi is deposited on the surface of the second polysilicon thermal oxide film 7 and on the surface of the p + diffusion layer 4 through the opening 12 by sputtering using an AlSi target. Thereafter, a photoresist pattern is formed on the AlSi, and the AlSi is etched, whereby the anode electrode 8 is formed only on the P + diffusion layer 4 as shown in FIG. Thereafter, a protective film 9 such as Si 3 N 4 is formed on the second polysilicon oxide film 7 and the anode electrode 8 by CVD. After forming a photoresist pattern on the protective film 9, the protective film 9 is etched to expose a part of the anode electrode 8. Finally, the back surface of the n-type semiconductor substrate 1 is polished, and Au or Ag is deposited to form the cathode electrode 10.
[0021]
FIG. 8 is a schematic diagram showing the impurity concentration distribution of the pn junction of the conventional variable capacitance diode and the variable capacitance diode of the present invention. The vertical axis represents the impurity concentration, and the horizontal axis represents the depth xj from the surface of the n-type epitaxial layer 2. FIG. 8A shows a case of a conventional variable capacitance diode, and shows an impurity concentration distribution when an impurity film is ion-implanted through the oxide film after an oxide film is formed on the surface of the n-type epitaxial layer. ing. On the other hand, FIG. 8B shows the case of the variable capacitance diode according to the present embodiment. As described above, impurities are ion-implanted through the polysilicon layers 6 ′ and 7 ′ on the n-type epitaxial layer 2. The impurity concentration in the case is shown.
[0022]
According to the conventional method of implanting ions through an oxide film, the p + diffusion layer cannot be formed shallower than 1 μm, as shown in FIG. Therefore, the n + diffusion layer 3 is also formed in advance to a depth of 2 μm. On the other hand, according to the method in which the impurities are ion-implanted after forming the polysilicon layers 6 ′ and 7 ′ as in this embodiment, the impurities do not penetrate deeply into the n-type epitaxial layer 2 and the p + diffusion layer 4 is formed. It can be formed to a thickness of 0.5 μm, that is, half of the conventional thickness. Therefore, the n + diffusion layer 3 is also formed to 1 μm, which is about half the depth of the conventional one. Since the p + diffusion layer 4 and the n + diffusion layer 3 can be formed shallowly, both the p-type and n-type impurity concentrations can be reduced, and the distribution of both the p-type and n-type impurity concentrations can be made steep. it can. Further, the polysilicon layers 6 'and 7' implanted with the impurities are thermally oxidized to remove the portion where the electrode is formed, so that the n + diffusion layer 3 and the p + diffusion layer 4 viewed from the electrode become shallower.
[0023]
As described above, since the pn junction can be formed shallowly and the distribution of impurity concentration can be made steep, in the variable capacitance diode of the present embodiment, as shown in FIG. The ratio (voltage capacity change rate) can be increased.
[0024]
According to this embodiment, since the impurity diffusion layer can be formed shallowly, the n-type epitaxial layer 2 can be thinned, and the series resistance between the anode electrode 8 and the cathode electrode 10 can be lowered. In addition, the p-type and n-type impurity concentrations can be reduced, the carrier can move faster, and the high-frequency characteristics of the variable capacitance diode can be improved.
[0025]
[Other Embodiments]
In the above embodiment, as shown in FIG. 7, the second polysilicon layer 7 ′ is thermally oxidized to form the second polysilicon thermal oxide film 7, and then a part of the second polysilicon thermal oxide film 7 is formed. Although the opening 12 is formed by etching, the anode electrode 8 may be formed on the surface of the second polysilicon layer 7 ′ without thermal oxidation as shown in FIG. In this case, the second polysilicon layer 7 ′ also remains as the p + diffusion layer, but the combined depth of the second polysilicon layer 7 ′ and the p + diffusion layer 4 is shallower than the conventional p + diffusion layer. .
[0026]
【Effect of the invention】
According to the present invention, after the polysilicon layer is formed on the surface of the first conductivity type epitaxial layer, impurities are ion-implanted into the polysilicon layer, so that the impurity diffusion region can be formed shallowly. Thereby, the impurity concentration can be reduced and the distribution of the impurity concentration can be made steep. As a result, it is possible to improve the voltage capacity change rate and high frequency characteristics of the variable capacitance diode.
[Brief description of the drawings]
FIG. 1 is a sectional structural view showing a variable capacitance diode according to an embodiment of the present invention.
FIG. 2 is a diagram for explaining the manufacturing process (No. 1);
FIG. 3 is a diagram for explaining the manufacturing process (No. 2).
FIG. 4 is a diagram for explaining the manufacturing process (No. 3);
FIG. 5 is a diagram for explaining the manufacturing process (part 4);
FIG. 6 is a diagram for explaining the manufacturing process (part 5);
FIG. 7 is a view for explaining the manufacturing process (No. 6).
FIG. 8 is a schematic diagram showing the depth and concentration distribution of an impurity diffusion region.
FIG. 9 is a schematic diagram showing a voltage capacity change rate.
FIG. 10 is a sectional structural view showing a variable capacitance diode according to another embodiment.
[Explanation of symbols]
1 n-type semiconductor substrate 2 n-type epitaxial layer 3 n + diffusion layer 4 p + diffusion layer 5 thermal oxide film 6 ′ first polysilicon layer 6 first polysilicon thermal oxide film 7 ′ second polysilicon layer 7 second poly Silicon thermal oxide film 8 Anode electrode 9 Protective film 10 Cathode electrodes 11, 12 Opening
Claims (4)
前記半導体基板の表面に第１導電型エピタキシャル層を形成する工程と、
前記第１導電型エピタキシャル層上に第１ポリシリコン層を形成する工程と、
前記第１ポリシリコン層に第１導電型不純物を高濃度にイオン注入する工程と、
前記第１ポリシリコン層を熱酸化して前記第１導電型不純物を拡散させて第１導電型不純物拡散層を形成する工程と、
前記第１ポリシリコン層を熱酸化して第１熱酸化膜を形成した後、第１熱酸化膜の一部をエッチングして前記第１導電型エピタキシャル層を露出する工程と、
前記第１導電型エピタキシャル層及び第１熱酸化膜の表面に第２ポリシリコン層を形成する工程と、
前記第２ポリシリコン層に第２導電型不純物をイオン注入する工程と、
前記第２ポリシリコン層を熱酸化して前記第２導電型不純物を拡散させて前記第１導電型不純物拡散層よりも広くかつ浅い第２導電型不純物拡散層を形成する工程と、
前記第２ポリシリコン層を熱酸化して第２熱酸化膜を形成した後、第２熱酸化膜の一部をエッチングして前記第１導電型エピタキシャル層を露出する工程と、
前記第１導電型エピタキシャル層の表面に第１電極を形成する工程と、
前記半導体基板の裏面に第２電極を形成する工程と、
を含む可変容量ダイオードの製造方法。A method of manufacturing a variable capacitance diode on a semiconductor substrate,
Forming a first conductivity type epitaxial layer on a surface of the semiconductor substrate;
Forming a first polysilicon layer on the first conductivity type epitaxial layer;
Ion-implanting a first conductivity type impurity in the first polysilicon layer at a high concentration;
Thermally oxidizing the first polysilicon layer to diffuse the first conductivity type impurity to form a first conductivity type impurity diffusion layer;
Forming a first thermal oxide film by thermally oxidizing the first polysilicon layer, and then etching a part of the first thermal oxide film to expose the first conductivity type epitaxial layer;
Forming a second polysilicon layer on surfaces of the first conductivity type epitaxial layer and the first thermal oxide film;
A step of a second conductivity type impurity is ion-implanted into the second polysilicon layer,
Thermally oxidizing the second polysilicon layer to diffuse the second conductivity type impurity to form a second conductivity type impurity diffusion layer wider and shallower than the first conductivity type impurity diffusion layer;
Forming a second thermal oxide film by thermally oxidizing the second polysilicon layer, and then etching a part of the second thermal oxide film to expose the first conductivity type epitaxial layer;
Forming a first electrode on a surface of the first conductivity type epitaxial layer;
Forming a second electrode on the back surface of the semiconductor substrate;
A method of manufacturing a variable capacitance diode.
前記半導体基板の表面に第１導電型エピタキシャル層を形成する工程と、
前記第１導電型エピタキシャル層上に第１ポリシリコン層を形成する工程と、
前記第１ポリシリコン層に第１導電型不純物を高濃度にイオン注入する工程と、
前記第１ポリシリコン層を熱酸化して前記第１導電型不純物を拡散させて第１導電型不純物拡散層を形成する工程と、
前記第１ポリシリコン層を熱酸化して第１熱酸化膜を形成した後、第１熱酸化膜の一部をエッチングして前記第１導電型エピタキシャル層を露出する工程と、
前記第１導電型エピタキシャル層及び第１熱酸化膜表面に第２ポリシリコン層を形成する工程と、
前記第２ポリシリコン層に第２導電型不純物をイオン注入する工程と、
前記第２ポリシリコン層表面に第１電極を形成する工程と、
前記半導体基板の裏面に第２電極を形成する工程と、
を含み、
前記第２導電型不純物が注入された前記第２ポリシリコン層は、前記第２導電型不純物をイオン注入する工程の後のいずれかの工程によって前記第２導電型不純物を拡散されて前記第１導電型不純物拡散層よりも広くかつ浅い第２導電型不純物拡散層が形成される、可変容量ダイオードの製造方法。A method of manufacturing a variable capacitance diode on a semiconductor substrate,
Forming a first conductivity type epitaxial layer on a surface of the semiconductor substrate;
Forming a first polysilicon layer on the first conductivity type epitaxial layer;
Ion-implanting a first conductivity type impurity in the first polysilicon layer at a high concentration;
Thermally oxidizing the first polysilicon layer to diffuse the first conductivity type impurity to form a first conductivity type impurity diffusion layer;
Forming a first thermal oxide film by thermally oxidizing the first polysilicon layer, and then etching a part of the first thermal oxide film to expose the first conductivity type epitaxial layer;
Forming a second polysilicon layer on the surface of the first conductivity type epitaxial layer and the first thermal oxide film;
A step of a second conductivity type impurity is ion-implanted into the second polysilicon layer,
Forming a first electrode on the surface of the second polysilicon layer;
Forming a second electrode on the back surface of the semiconductor substrate;
Only including,
The second polysilicon layer implanted with the second conductivity type impurity is diffused with the second conductivity type impurity by any step after the step of ion implanting the second conductivity type impurity. A method of manufacturing a variable capacitance diode, wherein a second conductivity type impurity diffusion layer wider and shallower than the conductivity type impurity diffusion layer is formed .
前記半導体基板の表面に形成された第１導電型エピタキシャル層と、
前記第１導電型エピタキシャル層上に形成された第１ポリシリコン層に第１導電型不純物を高濃度にイオン注入して、かつ前記第１ポリシリコン層を熱酸化して前記第１導電型不純物を拡散させることによって、前記第１導電型エピタキシャル層に形成された第１導電型不純物拡散領域と、
前記第１導電型不純物拡散領域上に形成された第２ポリシリコン層に第２導電型不純物を高濃度にイオン注入して、かつ前記第２ポリシリコン層を熱酸化して前記第２導電型不純物を拡散させることによって、前記第１導電型エピタキシャル層の表面に前記第１導電型不純物拡散領域に重なるように、前記第１導電型不純物拡散層よりも広くかつ浅く形成された第２導電型不純物拡散領域と、
前記第２導電型不純物拡散領域を露出する第１開口部を有し、前記第１ポリシリコン層を熱酸化することによって形成された第１ポリシリコン熱酸化膜と、
前記第１開口部内に位置する前記第２導電型不純物拡散領域を露出する第２開口部を有し、前記第２ポリシリコン層を熱酸化することによって形成された第２ポリシリコン熱酸化膜と、
前記第２導電型不純物拡散領域及び前記第２ポリシリコン酸化膜の表面に形成される第１電極と、
前記半導体基板の裏面に形成される第２電極と、
を備える可変容量ダイオード。A variable capacitance diode formed on a semiconductor substrate,
A first conductivity type epitaxial layer formed on a surface of the semiconductor substrate;
First the first conductivity type impurity into the polysilicon layer by ion implantation at a high concentration, and the said first polysilicon layer is thermally oxidized first conductivity type impurity formed on the first conductive type epitaxial layer A first conductivity type impurity diffusion region formed in the first conductivity type epitaxial layer,
Second second conductivity type impurity into the polysilicon layer by ion implantation at a high concentration, and the second polysilicon layer is thermally oxidized the second conductivity type formed on said first conductivity type impurity diffusion region By diffusing impurities, the second conductivity type is formed wider and shallower than the first conductivity type impurity diffusion layer so as to overlap the first conductivity type impurity diffusion region on the surface of the first conductivity type epitaxial layer. An impurity diffusion region;
A first polysilicon thermal oxide film having a first opening exposing the second conductivity type impurity diffusion region and formed by thermally oxidizing the first polysilicon layer;
A second polysilicon thermal oxide film having a second opening exposing the second conductivity type impurity diffusion region located in the first opening and formed by thermally oxidizing the second polysilicon layer; ,
A first electrode formed on a surface of the second conductivity type impurity diffusion region and the second polysilicon oxide film;
A second electrode formed on the back surface of the semiconductor substrate;
A variable capacitance diode.
前記半導体基板の表面に形成された第１導電型エピタキシャル層と、
前記第１導電型エピタキシャル層上に形成された第１ポリシリコン層に第１導電型不純物を高濃度にイオン注入して、かつ前記第１ポリシリコン層を熱酸化して前記第１導電型不純物を拡散させることによって、前記第１導電型エピタキシャル層に形成された第１導電型不純物拡散領域と、
前記第１導電型不純物拡散領域上に形成された第２ポリシリコン層に第２導電型不純物を高濃度にイオン注入して、前記イオン注入後のいずれかの工程により前記第２導電型不純物を拡散されることによって、前記第１導電型不純物拡散領域に重なるように、前記第１導電型不純物拡散層よりも広くかつ浅く形成された第２導電型不純物拡散領域と、
前記第２導電型不純物拡散領域を露出する開口部を有し、前記第１ポリシリコン層を熱酸化することによって形成された第１ポリシリコン熱酸化膜と、
前記第２導電型不純物拡散領域を露出する前記開口部を覆うように前記第１ポリシリコン熱酸化膜上に形成されている前記第２ポリシリコン層の表面上に形成される第１電極と、
前記半導体基板の裏面に形成される第２電極と、
を備える可変容量ダイオード。A variable capacitance diode formed on a semiconductor substrate,
A first conductivity type epitaxial layer formed on a surface of the semiconductor substrate;
First the first conductivity type impurity into the polysilicon layer by ion implantation at a high concentration, and the said first polysilicon layer is thermally oxidized first conductivity type impurity formed on the first conductive type epitaxial layer A first conductivity type impurity diffusion region formed in the first conductivity type epitaxial layer,
The second conductivity type impurity is ion-implanted at a high concentration in the second polysilicon layer formed on said first conductivity type impurity diffusion region, the second conductivity type impurities by any of the steps after the ion implantation by Rukoto diffused, and the like overlap the first conductivity type impurity diffusion region, the wider than the first conductivity type impurity diffusion layer and shallower formed second conductivity type impurity diffusion regions,
A first polysilicon thermal oxide film having an opening exposing the second conductivity type impurity diffusion region and formed by thermally oxidizing the first polysilicon layer;
A first electrode formed on a surface of the second polysilicon layer formed on the first polysilicon thermal oxide film so as to cover the opening exposing the second conductivity type impurity diffusion region;
A second electrode formed on the back surface of the semiconductor substrate;
A variable capacitance diode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001153604A JP5072146B2 (en) | 2001-05-23 | 2001-05-23 | Variable capacitance diode and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001153604A JP5072146B2 (en) | 2001-05-23 | 2001-05-23 | Variable capacitance diode and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002353470A JP2002353470A (en) | 2002-12-06 |
| JP5072146B2 true JP5072146B2 (en) | 2012-11-14 |
Family
ID=18998096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001153604A Expired - Fee Related JP5072146B2 (en) | 2001-05-23 | 2001-05-23 | Variable capacitance diode and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5072146B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5168765B2 (en) * | 2005-08-26 | 2013-03-27 | 富士電機株式会社 | Manufacturing method of vertical Zener diode and vertical Zener diode |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60169135A (en) * | 1984-02-13 | 1985-09-02 | Rohm Co Ltd | Formation of polysilicon electrode |
| JPH02201971A (en) * | 1989-01-30 | 1990-08-10 | Toko Inc | Variable capacitance diode element and manufacture thereof |
| JPH04177770A (en) * | 1990-11-09 | 1992-06-24 | Nec Corp | Variable capacitance diode and its manufacture |
| JP2755135B2 (en) * | 1993-11-25 | 1998-05-20 | 日本電気株式会社 | Variable capacitance device and semiconductor integrated circuit device having the variable capacitance device |
-
2001
- 2001-05-23 JP JP2001153604A patent/JP5072146B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002353470A (en) | 2002-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5405790A (en) | Method of forming a semiconductor structure having MOS, bipolar, and varactor devices | |
| JPH06112493A (en) | Method for manufacture of power mos transistor by longitudinal current and transistor manufactured by said method | |
| US4717678A (en) | Method of forming self-aligned P contact | |
| KR970011641B1 (en) | Semiconductor device and method of manufacturing the same | |
| EP0233202A1 (en) | Fabricating a semiconductor device with buried oxide. | |
| JP5072146B2 (en) | Variable capacitance diode and manufacturing method thereof | |
| US5569613A (en) | Method of making bipolar junction transistor | |
| US5013672A (en) | Manufacturing process for high-frequency bipolar transistors | |
| JP4623923B2 (en) | Junction FET and manufacturing method thereof | |
| JP2003258219A (en) | Method for manufacturing optical semiconductor integrated circuit device | |
| JP2859400B2 (en) | Manufacturing method of gate turn-off thyristor | |
| JP2852241B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0523495B2 (en) | ||
| JPH0778833A (en) | Bipolar transistor and its manufacture | |
| JP2745946B2 (en) | Method for manufacturing semiconductor integrated circuit | |
| JPH04287978A (en) | Varactor diode | |
| JPS6361789B2 (en) | ||
| JPH025429A (en) | Manufacture of lateral pnp transistor | |
| JPS584454B2 (en) | hand tai souchi no seizou houhou | |
| JPH04177840A (en) | Semiconductor integrated circuit | |
| JPH08102469A (en) | Bipolar transistor | |
| JPH05267317A (en) | Semiconductor device and its manufacture | |
| JPH06181215A (en) | Semiconductor integrated circuit | |
| JPH0613393A (en) | Manufacture of semiconductor device | |
| JPH02168627A (en) | Semiconductor device and its manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080508 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120508 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120814 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120821 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |