JP5070508B2 - 遊技機 - Google Patents
遊技機 Download PDFInfo
- Publication number
- JP5070508B2 JP5070508B2 JP2005376051A JP2005376051A JP5070508B2 JP 5070508 B2 JP5070508 B2 JP 5070508B2 JP 2005376051 A JP2005376051 A JP 2005376051A JP 2005376051 A JP2005376051 A JP 2005376051A JP 5070508 B2 JP5070508 B2 JP 5070508B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- control circuit
- signal
- rom
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Description
本発明は、遊技機に関し、特に、遊技機の演出用記憶回路の記憶容量を容易に変更することができる技術に関する。
遊技機、例えば、パチンコ機では、遊技演出を行うための遊技演出装置、遊技演出装置を制御する演出制御回路及び演出用記憶回路が設けられている。例えば、装飾図柄の表示によって演出を行う表示装置（装飾図柄表示装置）、表示制御回路及び表示制御用記憶回路、残像によって演出を行う回転表示体、回転表示体制御回路及び回転表示体制御用記憶回路等が設けられている。
表示制御回路は、副制御回路から出力される表示コマンド信号と、表示制御用記憶回路に記憶されている情報に基づいて、表示装置を制御する表示制御信号を出力する。回転表示体制御回路は、副制御回路から出力される回転表示体コマンド信号と、回転表示体制御用記憶回路に記憶されている情報に基づいて、回転表示体のモータや発光器（例えば、ＬＥＤ）を制御する回転表示体制御信号を出力する。
また、演出用制御回路と演出用記憶回路は、演出用制御基板に配設されている。例えば、表示制御回路と表示制御用記憶回路は表示制御基板に配設され、回転表示体制御回路と回転表示体制御用記憶回路は回転表示体制御基板に配設されている。
表示制御回路は、副制御回路から出力される表示コマンド信号と、表示制御用記憶回路に記憶されている情報に基づいて、表示装置を制御する表示制御信号を出力する。回転表示体制御回路は、副制御回路から出力される回転表示体コマンド信号と、回転表示体制御用記憶回路に記憶されている情報に基づいて、回転表示体のモータや発光器（例えば、ＬＥＤ）を制御する回転表示体制御信号を出力する。
また、演出用制御回路と演出用記憶回路は、演出用制御基板に配設されている。例えば、表示制御回路と表示制御用記憶回路は表示制御基板に配設され、回転表示体制御回路と回転表示体制御用記憶回路は回転表示体制御基板に配設されている。
演出用制御基板の一般的な構成を図５に示す。図５に示す演出用制御基板１５０には、演出用制御回路１５１、演出用記憶回路、アドレスデコーダ１５７が配設されている。図５では、演出用記憶回路として、ＲＯＭ（１）１５２、ＲＯＭ（２）１５３、ＲＯＭ（３）１５４が配設されている。
演出用制御回路１５１は、ＲＯＭ（１）１５２〜ＲＯＭ（３）１５４のアドレスを示すｘビットのアドレス信号を出力する、ｘ個のアドレス信号出力端子Ａｏ１〜Ａｏｘを有している。ｘ個のアドレス信号出力端子Ａｏ１〜Ａｏｘのうち、下位のｒ個のアドレス信号出力端子Ａｏ１〜Ａｏｒは、配線パターンａ１〜ａｒを介して、ＲＯＭ（１）１５２〜ＲＯＭ（３）１５４のアドレス信号入力端子Ａｉ１〜Ａｉｒに接続されている。そして、ｘ個のアドレス信号のうち、ｒ個を越える上位ｓ個のアドレス信号出力端子Ａｏ（ｒ＋１）〜Ａｏｘは、配線パターンａ（ｒ＋１）〜ａｘを介して、アドレスデコーダ１５７のアドレス信号入力端子ＡＤｉ１〜ＡＤｉｓに接続されている。ｒやｓの値は、ＲＯＭ（１）１５２〜ＲＯＭ（３）の記憶容量によって決定される。
アドレスデコーダ１５７は、アドレス信号入力端子ＡＤｉ１〜ＡＤｉｓに入力される、アドレス信号の上位ｓビットの信号に基づいて、アドレス信号出力端子Ａｏ１〜Ａｏｒから出力されるアドレス信号がＲＯＭ（１）１５２〜ＲＯＭ（３）１５４のいずれのアドレスを示しているかを判別する。そして、判別結果に基づいて、ＲＯＭ（１）１５２〜ＲＯＭ（３）１５４に対応する選択信号出力端子ＣＳｏ１〜ＣＳｏ３から、配線パターンを介して、ＲＯＭ（１）１５２〜ＲＯＭ（３）１５４の選択信号入力端子ＣＳｉに選択信号を出力する。
また、演出用制御回路１５１は、ＲＯＭ（１）１５２〜ＲＯＭ（３）１５４に記憶されている情報を読み出す場合には、読出信号出力端子Ｒｏから、ＲＯＭ（１）１５２〜ＲＯＭ（３）１５４の読出信号入力端子Ｒｉに読出信号を出力する。
ＲＯＭ（１）１５２〜ＲＯＭ（３）１５４は、選択信号入力端子ＣＳｉに選択信号が入力され、読出信号入力端子Ｒｉに読出信号が入力されると、アドレス信号入力端子Ａｉ１〜Ａｉｒに入力されるアドレス信号で示されるアドレスに記憶されている情報（ｍビット）を、ｍ個の情報出力端子Ｄｏ１〜Ｄｏｍから出力する。これにより、演出用制御回路１５１は、アドレス信号で示されるアドレスに記憶されている情報を、情報入力端子Ｄｉ１〜Ｄｉｍ、配線パターンｄ１〜ｄｍ、情報出力端子Ｄｏ１〜Ｄｏｍを介して、ＲＯＭ（１）１５２〜ＲＯＭ（３）１５４から読み出す。
演出用制御回路１５１は、ＲＯＭ（１）１５２〜ＲＯＭ（３）１５４のアドレスを示すｘビットのアドレス信号を出力する、ｘ個のアドレス信号出力端子Ａｏ１〜Ａｏｘを有している。ｘ個のアドレス信号出力端子Ａｏ１〜Ａｏｘのうち、下位のｒ個のアドレス信号出力端子Ａｏ１〜Ａｏｒは、配線パターンａ１〜ａｒを介して、ＲＯＭ（１）１５２〜ＲＯＭ（３）１５４のアドレス信号入力端子Ａｉ１〜Ａｉｒに接続されている。そして、ｘ個のアドレス信号のうち、ｒ個を越える上位ｓ個のアドレス信号出力端子Ａｏ（ｒ＋１）〜Ａｏｘは、配線パターンａ（ｒ＋１）〜ａｘを介して、アドレスデコーダ１５７のアドレス信号入力端子ＡＤｉ１〜ＡＤｉｓに接続されている。ｒやｓの値は、ＲＯＭ（１）１５２〜ＲＯＭ（３）の記憶容量によって決定される。
アドレスデコーダ１５７は、アドレス信号入力端子ＡＤｉ１〜ＡＤｉｓに入力される、アドレス信号の上位ｓビットの信号に基づいて、アドレス信号出力端子Ａｏ１〜Ａｏｒから出力されるアドレス信号がＲＯＭ（１）１５２〜ＲＯＭ（３）１５４のいずれのアドレスを示しているかを判別する。そして、判別結果に基づいて、ＲＯＭ（１）１５２〜ＲＯＭ（３）１５４に対応する選択信号出力端子ＣＳｏ１〜ＣＳｏ３から、配線パターンを介して、ＲＯＭ（１）１５２〜ＲＯＭ（３）１５４の選択信号入力端子ＣＳｉに選択信号を出力する。
また、演出用制御回路１５１は、ＲＯＭ（１）１５２〜ＲＯＭ（３）１５４に記憶されている情報を読み出す場合には、読出信号出力端子Ｒｏから、ＲＯＭ（１）１５２〜ＲＯＭ（３）１５４の読出信号入力端子Ｒｉに読出信号を出力する。
ＲＯＭ（１）１５２〜ＲＯＭ（３）１５４は、選択信号入力端子ＣＳｉに選択信号が入力され、読出信号入力端子Ｒｉに読出信号が入力されると、アドレス信号入力端子Ａｉ１〜Ａｉｒに入力されるアドレス信号で示されるアドレスに記憶されている情報（ｍビット）を、ｍ個の情報出力端子Ｄｏ１〜Ｄｏｍから出力する。これにより、演出用制御回路１５１は、アドレス信号で示されるアドレスに記憶されている情報を、情報入力端子Ｄｉ１〜Ｄｉｍ、配線パターンｄ１〜ｄｍ、情報出力端子Ｄｏ１〜Ｄｏｍを介して、ＲＯＭ（１）１５２〜ＲＯＭ（３）１５４から読み出す。
ところで、演出用記憶回路としては、演出仕様に応じた記憶容量を有する記憶回路が用いられる。演出用記憶回路の記憶容量を変更する場合、情報出力端子の数（記憶される情報のビット数）は同じであるが、アドレス信号入力端子の数（アドレス信号のビット数）が記憶容量に応じた数を有する演出用記憶回路が用いられることが多い。
遊技機では、不正防止のために、制御回路や記憶回路等の端子を空き端子とすることが許されない。
このため、演出仕様に応じて演出用記憶回路の記憶容量を変更するために、アドレス信号入力端子の数が異なる演出用記憶回路を用いる場合には、演出用記憶回路のアドレス信号入力端子の数と同じ数のアドレス信号入力端子を有する演出用記憶回路を用いる必要がある。また、配線パターンも変更する必要がある。すなわち、演出仕様に応じて、演出用制御基板を作り変える必要がある。
近年、資源の節約に対する要望が高まっている。そこで、演出用制御基板の再利用を可能とし、省資源化を図るために、特許文献１に記載されている遊技機が提案されている。（特許文献１参照）
特許文献１に記載の遊技機では、図６に示すように、演出用制御基板２５０とＲＯＭ基盤３００が設けられている。演出用制御基板２５０には演出用制御回路２５１が配設され、ＲＯＭ基板３００には、アドレスデコーダ３５７とＲＯＭ（１）３５１〜ＲＯＭ（３）３５３が配設されている。また、演出用制御基板２５０とＲＯＭ基板３００には、互いに接続されるコネクタＣ１〜Ｃ３とＲ１〜Ｒ３が配設されている。
遊技機では、不正防止のために、制御回路や記憶回路等の端子を空き端子とすることが許されない。
このため、演出仕様に応じて演出用記憶回路の記憶容量を変更するために、アドレス信号入力端子の数が異なる演出用記憶回路を用いる場合には、演出用記憶回路のアドレス信号入力端子の数と同じ数のアドレス信号入力端子を有する演出用記憶回路を用いる必要がある。また、配線パターンも変更する必要がある。すなわち、演出仕様に応じて、演出用制御基板を作り変える必要がある。
近年、資源の節約に対する要望が高まっている。そこで、演出用制御基板の再利用を可能とし、省資源化を図るために、特許文献１に記載されている遊技機が提案されている。（特許文献１参照）
特許文献１に記載の遊技機では、図６に示すように、演出用制御基板２５０とＲＯＭ基盤３００が設けられている。演出用制御基板２５０には演出用制御回路２５１が配設され、ＲＯＭ基板３００には、アドレスデコーダ３５７とＲＯＭ（１）３５１〜ＲＯＭ（３）３５３が配設されている。また、演出用制御基板２５０とＲＯＭ基板３００には、互いに接続されるコネクタＣ１〜Ｃ３とＲ１〜Ｒ３が配設されている。
演出用制御回路２５１は、ＲＯＭ（１）３５１〜ＲＯＭ（３）３５３のアドレスを示すｘビットのアドレス信号を出力するｘ個のアドレス信号出力端子Ａｏ１〜Ａｏｘを有している。アドレス信号出力端子Ａｏ１〜Ａｏｘは、配線パターンａ１〜ａｘを介してコネクタＣ２に接続されている。
また、演出用制御回路２５１は、ＲＯＭ（１）３５１〜ＲＯＭ（３）３５３に記憶されているｍビットの情報が入力されるｍ個の情報入力端子Ｄｉ１〜Ｄｉｍを有している。情報入力端子Ｄｉ１〜Ｄｉｍは、配線パターンｄ１〜ｄｍを介してコネクタＣ１に接続されている。
また、演出用制御回路２５１は、演出用記憶回路に記憶されている情報を読み出すための読出信号を出力する読出信号出力端子Ｒｏ、演出用記憶回路に情報を書き込むための書込信号を出力する書込信号出力端子Ｗｏを有している。読出信号出力端子Ｒｏ、書込信号出力端子Ｗｏは、コネクタＣ３、Ｃ４に接続されている。
演出用制御基板２５０のコネクタＣ１〜Ｃ３は、ＲＯＭ基板３００のコネクタＲ１〜Ｒ３が接続される。
ＲＯＭ基板３００のコネクタＲ１のｍ個の端子は、配線パターンｅ１〜ｅｍを介して、ＲＯＭ（１）３５１〜ＲＯＭ（３）３５３のｍ個の情報出力端子Ｄｏ１〜Ｄｏｍに接続されている。
ＲＯＭ基板３００のコネクタＲ２のｘ個の端子のうち、アドレス信号の下位のｒビットの信号が入力されるｒ個の端子は、配線パターンｂ１〜ｂｒを介して、ＲＯＭ（１）３５１〜ＲＯＭ（３）３５３のアドレス信号入力端子Ａｉ１〜Ａｉｒに接続されている。そして、コネクタＲ２のｘ個の端子のうち、アドレス信号の上位ｓビットの信号が入力されるｓ個の端子は、配線パターンｂ（ｒ＋１）〜ｂｘを介して、アドレスデコーダ３５７のアドレス信号入力端子ＡＤｉ１〜ＡＤｉｓに接続されている。
アドレスデコーダ３５７は、アドレス信号入力端子ＡＤｉ１〜ＡＤｉｓに入力される、アドレス信号の上位ｓビットの信号に基づいて、アドレス信号出力端子Ａｏ１〜Ａｏｒから出力されるアドレス信号がＲＯＭ（１）３５１〜ＲＯＭ（３）３５３のいずれのアドレスを示しているかを判別する。そして、判別結果に基づいて、ＲＯＭ（１）３５１〜ＲＯＭ（３）３５３に対応する選択信号出力端子ＣＳｏ１〜ＣＳｏ３から、配線パターンを介して、ＲＯＭ（１）３５１〜ＲＯＭ（３）３５３の選択信号入力端子ＣＳｉに選択信号を出力する。
あるいは、アドレスデコーダ３５７は、アドレス信号入力端子ＡＤｉ１〜ＡＤｉｓに入力される、アドレス信号の上位ｓビットの信号を無効化するように構成される。例えば、演出用制御回路２５１のｘ個のアドレス信号出力端子Ａｏ１〜Ａｏｘから出力されるｘビットのアドレス信号のうち、ＲＯＭ（１）３５１〜ＲＯＭ（３）３５３のアドレス信号入力端子の数を超えるビット数の信号を無効化するように構成される。
また、演出用制御回路２５１は、ＲＯＭ（１）３５１〜ＲＯＭ（３）３５３に記憶されているｍビットの情報が入力されるｍ個の情報入力端子Ｄｉ１〜Ｄｉｍを有している。情報入力端子Ｄｉ１〜Ｄｉｍは、配線パターンｄ１〜ｄｍを介してコネクタＣ１に接続されている。
また、演出用制御回路２５１は、演出用記憶回路に記憶されている情報を読み出すための読出信号を出力する読出信号出力端子Ｒｏ、演出用記憶回路に情報を書き込むための書込信号を出力する書込信号出力端子Ｗｏを有している。読出信号出力端子Ｒｏ、書込信号出力端子Ｗｏは、コネクタＣ３、Ｃ４に接続されている。
演出用制御基板２５０のコネクタＣ１〜Ｃ３は、ＲＯＭ基板３００のコネクタＲ１〜Ｒ３が接続される。
ＲＯＭ基板３００のコネクタＲ１のｍ個の端子は、配線パターンｅ１〜ｅｍを介して、ＲＯＭ（１）３５１〜ＲＯＭ（３）３５３のｍ個の情報出力端子Ｄｏ１〜Ｄｏｍに接続されている。
ＲＯＭ基板３００のコネクタＲ２のｘ個の端子のうち、アドレス信号の下位のｒビットの信号が入力されるｒ個の端子は、配線パターンｂ１〜ｂｒを介して、ＲＯＭ（１）３５１〜ＲＯＭ（３）３５３のアドレス信号入力端子Ａｉ１〜Ａｉｒに接続されている。そして、コネクタＲ２のｘ個の端子のうち、アドレス信号の上位ｓビットの信号が入力されるｓ個の端子は、配線パターンｂ（ｒ＋１）〜ｂｘを介して、アドレスデコーダ３５７のアドレス信号入力端子ＡＤｉ１〜ＡＤｉｓに接続されている。
アドレスデコーダ３５７は、アドレス信号入力端子ＡＤｉ１〜ＡＤｉｓに入力される、アドレス信号の上位ｓビットの信号に基づいて、アドレス信号出力端子Ａｏ１〜Ａｏｒから出力されるアドレス信号がＲＯＭ（１）３５１〜ＲＯＭ（３）３５３のいずれのアドレスを示しているかを判別する。そして、判別結果に基づいて、ＲＯＭ（１）３５１〜ＲＯＭ（３）３５３に対応する選択信号出力端子ＣＳｏ１〜ＣＳｏ３から、配線パターンを介して、ＲＯＭ（１）３５１〜ＲＯＭ（３）３５３の選択信号入力端子ＣＳｉに選択信号を出力する。
あるいは、アドレスデコーダ３５７は、アドレス信号入力端子ＡＤｉ１〜ＡＤｉｓに入力される、アドレス信号の上位ｓビットの信号を無効化するように構成される。例えば、演出用制御回路２５１のｘ個のアドレス信号出力端子Ａｏ１〜Ａｏｘから出力されるｘビットのアドレス信号のうち、ＲＯＭ（１）３５１〜ＲＯＭ（３）３５３のアドレス信号入力端子の数を超えるビット数の信号を無効化するように構成される。
特許文献１に記載の遊技機では、演出用制御回路２５１のアドレス信号出力端子Ａｏ１〜Ａｏｘから出力されるｘビットのアドレス信号のうち、ＲＯＭ（１）３５１〜ＲＯＭ（３）３５３のアドレス信号入力端子の数を超えるビット数の信号は、アドレスデコーダ３５７によって、選択信号に変換され、あるいは、無効化される。これにより、コネクタＲ２の端子の数、したがって、コネクタＣ２の端子の数を変更する必要がなくなる。
このため、ＲＯＭ（１）３５１〜ＲＯＭ（３）３５３として、アドレス信号入力端子の数が異なるＲＯＭを用いる場合には、ＲＯＭ基板３００を交換するだけでよく、演出用制御回路２５１が配設されている演出用制御基板２５０を再利用することができる。
特開２００４−２６１４９６号公報
このため、ＲＯＭ（１）３５１〜ＲＯＭ（３）３５３として、アドレス信号入力端子の数が異なるＲＯＭを用いる場合には、ＲＯＭ基板３００を交換するだけでよく、演出用制御回路２５１が配設されている演出用制御基板２５０を再利用することができる。
特許文献１に記載の遊技機では、空き端子が発生するのを防止しながら、演出用制御回路２５１が配設されている演出用制御基板２５０を再利用することができる。
しかしながら、特許文献１に記載の遊技機では、演出用制御回路２５１のアドレス信号出力端子Ａｏ１〜ＡｏｘにコネクタＣ２を介して接続される、ＲＯＭ基板３００のコネクタＲ２の端子のうち、ＲＯＭ（１）３５１〜ＲＯＭ（３）３５３のアドレス信号入力端子の数を超える端子の数は、ＲＯＭ（１）３５１〜ＲＯＭ（３）３５３の記憶容量によって変わる。すなわち、コネクタＲ２の端子とＲＯＭ（１）３５１〜ＲＯＭ（３）３５３及びアドレスデコーダ３５７のアドレス信号入力端子を接続する配線パターンは、ＲＯＭ（１）３５１〜ＲＯＭ（３）３５３の記憶容量（アドレス信号入力端子の数）に応じて変わる。このため、記憶容量の異なるＲＯＭを用いる場合には、ＲＯＭのアドレス信号入力端子の数に応じた配線パターンを有するＲＯＭ基板３００を作り変える必要があり、また、アドレスデコーダ３５７の設定も変更する必要がある。
本発明は、このような点に鑑みて創案されたものであり、部品の再利用をより促進しながら、記憶容量が異なる演出用記憶回路を用いることができる遊技機を提供することを目的とする。
しかしながら、特許文献１に記載の遊技機では、演出用制御回路２５１のアドレス信号出力端子Ａｏ１〜ＡｏｘにコネクタＣ２を介して接続される、ＲＯＭ基板３００のコネクタＲ２の端子のうち、ＲＯＭ（１）３５１〜ＲＯＭ（３）３５３のアドレス信号入力端子の数を超える端子の数は、ＲＯＭ（１）３５１〜ＲＯＭ（３）３５３の記憶容量によって変わる。すなわち、コネクタＲ２の端子とＲＯＭ（１）３５１〜ＲＯＭ（３）３５３及びアドレスデコーダ３５７のアドレス信号入力端子を接続する配線パターンは、ＲＯＭ（１）３５１〜ＲＯＭ（３）３５３の記憶容量（アドレス信号入力端子の数）に応じて変わる。このため、記憶容量の異なるＲＯＭを用いる場合には、ＲＯＭのアドレス信号入力端子の数に応じた配線パターンを有するＲＯＭ基板３００を作り変える必要があり、また、アドレスデコーダ３５７の設定も変更する必要がある。
本発明は、このような点に鑑みて創案されたものであり、部品の再利用をより促進しながら、記憶容量が異なる演出用記憶回路を用いることができる遊技機を提供することを目的とする。
前記課題を解決するための本発明の第１発明は、
遊技演出を行う遊技演出装置と、演出用記憶回路と、前記演出用記憶回路に記憶されている情報に基づいて、前記遊技演出装置を制御する演出制御信号を出力する演出用制御回路と、前記演出用記憶回路及び前記演出用制御回路が配設されている演出用制御基板を備える遊技機であって、
前記演出用制御回路は、前記演出用記憶回路の最大記憶容量に対応する数のアドレス信号出力端子と、情報入力端子及び選択信号出力端子を有し、
前記演出用記憶回路は、前記演出用制御回路のアドレス信号出力端子、情報入力端子及び選択信号出力端子に接続され、前記演出用制御回路のアドレス信号出力端子、情報入力端子及び選択信号出力端子と同じ数のアドレス信号入力端子、情報出力端子及び選択信号入力端子を有し、前記アドレス信号入力端子のうち、当該演出用記憶回路の記憶容量に対応する数を超えるアドレス信号入力端子が内部無接続端子に設定されており、
前記演出用制御回路は、第１のアドレス空間を管理する第１のモードと、記憶容量が前記第１のアドレス空間と異なる第２のアドレス空間を管理する第２のモードに設定可能であり、前記第１のモードでは、前記第１のアドレス空間の記憶容量に対応するビット数のアドレス信号を前記アドレス信号出力端子から出力し、前記第２のモードでは、前記第２のアドレス空間の記憶容量に対応するビット数のアドレス信号を前記アドレス信号出力端子から出力することを特徴とする遊技機である。
遊技演出装置としては、例えば、回転表示体、液晶表示装置等の表示装置、ＬＥＤ等の発光器、スピーカ等の音発生器が用いられる。また、演出用制御回路としては、回転表示体制御回路、表示制御回路、ランプ制御回路、音制御回路、副制御回路等が用いられる。また、演出用制御基板としては、回転表示体制御基板、表示制御基板、ランプ制御基板、音制御基板、副制御基板等が用いられる。
本発明の「遊技演出装置を制御する演出制御信号を出力する演出用制御回路」には、遊技演出装置を直接制御する演出用制御回路だけでなく、下流側に接続されている他の演出用制御回路を用いて遊技演出装置を間接的に制御する演出用制御回路も含まれる。
「演出用記憶回路」は、演出用制御回路がアクセス可能な記憶回路を意味し、例えば、遊技演出装置を制御するためのプログラム（例えば、制御プログラム）や制御データ等の情報（記憶情報）が各アドレスに記憶されているＲＯＭが対応する。
演出用記憶回路は、集積回路として構成され、例えば、選択信号入力端子に選択信号が入力されると、アドレス信号入力端子に入力されるアドレス信号で示されるアドレスに記憶されている情報を情報出力端子から出力する。
演出用制御回路は、集積回路として形成され、演出用記憶回路のアドレスを示すアドレス信号をアドレス信号出力端子から出力するとともに、選択信号出力端子から選択信号を出力し、アドレス信号で示されるアドレスに記憶されている情報を情報入力端子（記憶情報入力端子）から入力する（演出用記憶回路から読み出す）。
演出用記憶回路としては、記憶容量は異なっているが、演出用制御回路のアドレス信号出力端子、情報入力端子、選択信号出力端子の数と同じ数のアドレス信号入力端子、情報出力端子、選択信号入力端子が同じ配置パターンで配置されており、記憶容量に対応する数を越えるアドレス信号入力端子が内部無接続端子（ノンコネクション端子）として設定されている記憶回路の中から選択された記憶回路が用いられる。
第１のアドレス空間と第２のアドレス空間のうち、記憶容量が小さい方のアドレス空間が、記憶容量が大きい方のアドレス空間に包含されるように、第１のアドレス空間と第２のアドレス空間を設定するのが好ましい。なお、演出用制御回路は、３以上のアドレス空間を管理可能に構成されていてもよい。演出用制御回路を第１のモードあるいは第２のモードに設定する方法としては、種々の方法を用いることができる。
選択信号としては、例えば、演出用記憶回路を選択する時に「Ｌ」レベルを有し、選択しない時に「Ｈ」レベルを有する選択信号が用いられる。演出用記憶回路を選択するか否かは、例えば、アドレス信号で示されるアドレスが各モードで管理するアドレス空間に含まれるか否かを判別する方法を用いることができる。
演出用制御回路は、これ以外にも、読出信号出力端子からの読出信号の出力処理、書込信号出力端子からの書込信号の出力処理、入力信号入力端子からの入力信号の入力処理、出力信号出力端子からの出力信号の出力処理等を行うことができる。
本発明では、演出用制御回路として、アドレス信号出力端子、情報入力端子及び選択信号出力端子の数を変えることなく、記憶容量が異なるアドレス空間を管理することができる演出用制御回路を用いている。これにより、記憶容量が異なる演出用記憶回路を容易に用いることができる。
本発明の技術は、パチンコ機等の種々の遊技機に適用することができる。
遊技演出を行う遊技演出装置と、演出用記憶回路と、前記演出用記憶回路に記憶されている情報に基づいて、前記遊技演出装置を制御する演出制御信号を出力する演出用制御回路と、前記演出用記憶回路及び前記演出用制御回路が配設されている演出用制御基板を備える遊技機であって、
前記演出用制御回路は、前記演出用記憶回路の最大記憶容量に対応する数のアドレス信号出力端子と、情報入力端子及び選択信号出力端子を有し、
前記演出用記憶回路は、前記演出用制御回路のアドレス信号出力端子、情報入力端子及び選択信号出力端子に接続され、前記演出用制御回路のアドレス信号出力端子、情報入力端子及び選択信号出力端子と同じ数のアドレス信号入力端子、情報出力端子及び選択信号入力端子を有し、前記アドレス信号入力端子のうち、当該演出用記憶回路の記憶容量に対応する数を超えるアドレス信号入力端子が内部無接続端子に設定されており、
前記演出用制御回路は、第１のアドレス空間を管理する第１のモードと、記憶容量が前記第１のアドレス空間と異なる第２のアドレス空間を管理する第２のモードに設定可能であり、前記第１のモードでは、前記第１のアドレス空間の記憶容量に対応するビット数のアドレス信号を前記アドレス信号出力端子から出力し、前記第２のモードでは、前記第２のアドレス空間の記憶容量に対応するビット数のアドレス信号を前記アドレス信号出力端子から出力することを特徴とする遊技機である。
遊技演出装置としては、例えば、回転表示体、液晶表示装置等の表示装置、ＬＥＤ等の発光器、スピーカ等の音発生器が用いられる。また、演出用制御回路としては、回転表示体制御回路、表示制御回路、ランプ制御回路、音制御回路、副制御回路等が用いられる。また、演出用制御基板としては、回転表示体制御基板、表示制御基板、ランプ制御基板、音制御基板、副制御基板等が用いられる。
本発明の「遊技演出装置を制御する演出制御信号を出力する演出用制御回路」には、遊技演出装置を直接制御する演出用制御回路だけでなく、下流側に接続されている他の演出用制御回路を用いて遊技演出装置を間接的に制御する演出用制御回路も含まれる。
「演出用記憶回路」は、演出用制御回路がアクセス可能な記憶回路を意味し、例えば、遊技演出装置を制御するためのプログラム（例えば、制御プログラム）や制御データ等の情報（記憶情報）が各アドレスに記憶されているＲＯＭが対応する。
演出用記憶回路は、集積回路として構成され、例えば、選択信号入力端子に選択信号が入力されると、アドレス信号入力端子に入力されるアドレス信号で示されるアドレスに記憶されている情報を情報出力端子から出力する。
演出用制御回路は、集積回路として形成され、演出用記憶回路のアドレスを示すアドレス信号をアドレス信号出力端子から出力するとともに、選択信号出力端子から選択信号を出力し、アドレス信号で示されるアドレスに記憶されている情報を情報入力端子（記憶情報入力端子）から入力する（演出用記憶回路から読み出す）。
演出用記憶回路としては、記憶容量は異なっているが、演出用制御回路のアドレス信号出力端子、情報入力端子、選択信号出力端子の数と同じ数のアドレス信号入力端子、情報出力端子、選択信号入力端子が同じ配置パターンで配置されており、記憶容量に対応する数を越えるアドレス信号入力端子が内部無接続端子（ノンコネクション端子）として設定されている記憶回路の中から選択された記憶回路が用いられる。
第１のアドレス空間と第２のアドレス空間のうち、記憶容量が小さい方のアドレス空間が、記憶容量が大きい方のアドレス空間に包含されるように、第１のアドレス空間と第２のアドレス空間を設定するのが好ましい。なお、演出用制御回路は、３以上のアドレス空間を管理可能に構成されていてもよい。演出用制御回路を第１のモードあるいは第２のモードに設定する方法としては、種々の方法を用いることができる。
選択信号としては、例えば、演出用記憶回路を選択する時に「Ｌ」レベルを有し、選択しない時に「Ｈ」レベルを有する選択信号が用いられる。演出用記憶回路を選択するか否かは、例えば、アドレス信号で示されるアドレスが各モードで管理するアドレス空間に含まれるか否かを判別する方法を用いることができる。
演出用制御回路は、これ以外にも、読出信号出力端子からの読出信号の出力処理、書込信号出力端子からの書込信号の出力処理、入力信号入力端子からの入力信号の入力処理、出力信号出力端子からの出力信号の出力処理等を行うことができる。
本発明では、演出用制御回路として、アドレス信号出力端子、情報入力端子及び選択信号出力端子の数を変えることなく、記憶容量が異なるアドレス空間を管理することができる演出用制御回路を用いている。これにより、記憶容量が異なる演出用記憶回路を容易に用いることができる。
本発明の技術は、パチンコ機等の種々の遊技機に適用することができる。
請求項１に記載の遊技機を用いれば、演出仕様に応じて異なる記憶容量の演出用記憶回路を用いる場合、演出用記憶回路を交換するのみでよく、演出用制御回路や配線パターンが配設されている演出用制御基板を再利用することができる。したがって、部品の再利用をより促進しながら、異なる記憶容量を有する演出用記憶回路を用いることができる。
以下に、本発明の実施の形態を、図面を参照して説明する。
本発明の一実施の形態の概略構成図を図１に示す。本実施の形態は、本発明を、表示装置、スピーカ、発光器、回転表示体を遊技演出装置として用いているパチンコ機として構成したものである。
図１に示すパチンコ機は、主制御基板１０、副制御基板２０、表示制御基板３０、回転表示体制御基板５０等を備えている。
主制御基板１０には、主制御回路１１、ＲＯＭ１２、ＲＡＭ１３、表示装置駆動装置１４等が配設されている。通常、主制御回路１１、ＲＯＭ１２とＲＡＭ１３は、制御用ＩＣとして一体的に構成される。
主制御回路１１には、種々の入力信号が入力される。例えば、始動入賞球検出装置から出力される、遊技球が始動入賞装置に入球したことを示す始動入賞球検出信号、特別入賞球検出装置から出力される、遊技球が特別入賞口に入球したことを示す特別入賞球検出信号、大入賞球検出装置から出力される、遊技球が大入賞装置に入球したことを示す大入賞球検出信号、入賞球検出装置から出力される、遊技球が入賞口に入球したことを示す入賞球検出信号等が入力される。
主制御回路１１は、入力信号と、ＲＯＭ１２に書き込まれている情報（例えば、制御プログラムや各種の乱数発生プログラム等のプログラムや制御データ等の記憶情報）やＲＡＭ１３に書き込まれている情報（作業データ等の記憶情報）に基づいて主制御信号を出力する。
例えば、始動入賞球検出信号が入力されると、抽選手段により抽選を行い、抽選の結果が当たりであるか否か（抽選結果）を判定するとともに、抽選結果を報知する演出表示時間を判定する。そして、判定した抽選結果を示す抽選結果情報や演出表示時間を示す演出表示時間情報を含む主コマンド信号を主制御信号として副制御回路２１に出力する。また、判定した抽選結果と演出表示時間に基づいて、特別図柄表示装置１４を制御する表示装置制御信号を主制御信号として表示装置駆動装置１３に出力する。また、抽選結果が当たりである場合には、抽選結果の演出が行われた後、大入賞口を開閉する大入賞口開閉部材を駆動する大入賞口開閉部材駆動回路に開閉部材制御信号を出力し、遊技者に有利な大当たり遊技状態を発生させる。同時に、大当たり遊技状態に対応する演出を行うことを指示する主コマンド信号を主制御信号として副制御回路２１に出力する。
特別図柄表示装置１４としては、処理負担が軽いＬＥＤ等により構成される表示装置が用いられる。
また、大当たり遊技状態は所定数のラウンドにより構成され、主制御回路１１は、ラウンド中に特別入賞球検出信号が入力されると、次のラウンドを開始する。
また、主制御回路１１は、大入賞球検出信号あるいは入賞球検出信号が入力されると、それぞれに対応する数の賞球数を示す主コマンド信号を主制御信号として賞球制御回路（図示省略）に出力する。
本発明の一実施の形態の概略構成図を図１に示す。本実施の形態は、本発明を、表示装置、スピーカ、発光器、回転表示体を遊技演出装置として用いているパチンコ機として構成したものである。
図１に示すパチンコ機は、主制御基板１０、副制御基板２０、表示制御基板３０、回転表示体制御基板５０等を備えている。
主制御基板１０には、主制御回路１１、ＲＯＭ１２、ＲＡＭ１３、表示装置駆動装置１４等が配設されている。通常、主制御回路１１、ＲＯＭ１２とＲＡＭ１３は、制御用ＩＣとして一体的に構成される。
主制御回路１１には、種々の入力信号が入力される。例えば、始動入賞球検出装置から出力される、遊技球が始動入賞装置に入球したことを示す始動入賞球検出信号、特別入賞球検出装置から出力される、遊技球が特別入賞口に入球したことを示す特別入賞球検出信号、大入賞球検出装置から出力される、遊技球が大入賞装置に入球したことを示す大入賞球検出信号、入賞球検出装置から出力される、遊技球が入賞口に入球したことを示す入賞球検出信号等が入力される。
主制御回路１１は、入力信号と、ＲＯＭ１２に書き込まれている情報（例えば、制御プログラムや各種の乱数発生プログラム等のプログラムや制御データ等の記憶情報）やＲＡＭ１３に書き込まれている情報（作業データ等の記憶情報）に基づいて主制御信号を出力する。
例えば、始動入賞球検出信号が入力されると、抽選手段により抽選を行い、抽選の結果が当たりであるか否か（抽選結果）を判定するとともに、抽選結果を報知する演出表示時間を判定する。そして、判定した抽選結果を示す抽選結果情報や演出表示時間を示す演出表示時間情報を含む主コマンド信号を主制御信号として副制御回路２１に出力する。また、判定した抽選結果と演出表示時間に基づいて、特別図柄表示装置１４を制御する表示装置制御信号を主制御信号として表示装置駆動装置１３に出力する。また、抽選結果が当たりである場合には、抽選結果の演出が行われた後、大入賞口を開閉する大入賞口開閉部材を駆動する大入賞口開閉部材駆動回路に開閉部材制御信号を出力し、遊技者に有利な大当たり遊技状態を発生させる。同時に、大当たり遊技状態に対応する演出を行うことを指示する主コマンド信号を主制御信号として副制御回路２１に出力する。
特別図柄表示装置１４としては、処理負担が軽いＬＥＤ等により構成される表示装置が用いられる。
また、大当たり遊技状態は所定数のラウンドにより構成され、主制御回路１１は、ラウンド中に特別入賞球検出信号が入力されると、次のラウンドを開始する。
また、主制御回路１１は、大入賞球検出信号あるいは入賞球検出信号が入力されると、それぞれに対応する数の賞球数を示す主コマンド信号を主制御信号として賞球制御回路（図示省略）に出力する。
副制御基板２０には、副制御回路２１、ＲＯＭ２２、ＲＡＭ２３、音源ＩＣ２４、ランプ駆動回路２６等が配設されている。
副制御回路２１は、主制御回路１１から出力される主制御信号（抽選結果情報や変動表示時間情報を示す主コマンド信号等）と、ＲＯＭ２２に書き込まれている情報（例えば、制御プログラムや各種の乱数発生プログラム等のプログラムや制御データ等の記憶情報）やＲＡＭ２３に書き込まれている情報（作業データ等の記憶情報）に基づいて、副制御信号を出力する。
例えば、抽選結果情報及び変動表示時間情報に基づいて、装飾図柄表示装置３９に表示する変動パターンや変動表示停止時に表示する装飾図柄等を決定し、決定した変動パターンを示す変動パターン情報や装飾図柄を示す図柄情報等を含む表示コマンド信号（副コマンド信号）を副制御信号として表示制御回路３１に出力する。
また、決定した変動パターンに応じた音による演出を行うために、決定した変動パターンを示す変動パターン情報を含む音コマンド信号（副コマンド信号）を副制御信号として音源ＩＣ２４に出力する。音源ＩＣ２４は、音制御回路と音制御用記憶回路を有しており、入力された音コマンド信号（副コマンド信号）と、音制御用記憶回路に記憶されている情報に基づいてスピーカ２５に音駆動信号を出力し、スピーカ２５から変動パターンに対応した音を発生させる。
また、決定した変動パターンに応じた光による演出を行うために、決定した変動パターンに応じたランプ制御信号を副制御信号としてランプ駆動回路２６に出力する。ランプ駆動回路２６は、入力されたランプ制御信号に基づいてランプ２７にランプ駆動信号を出力し、ランプ２７を変動パターンに対応させて点灯あるいは消灯する。ランプ２７としては、例えば、ＬＥＤが用いられる。
また、決定した変動パターンに応じた表示演出を行うために、決定した変動パターンに応じた回転表示体コマンド信号（副コマンド信号）を副制御信号として回転表示体制御回路５１に出力する。
なお、装飾図柄表示装置３７の装飾図柄の変動表示時間は、主制御回路１１で判定された、特別図柄表示装置１４の変動表示時間と一致する。したがって、特別図柄表示装置１４による特別図柄の変動表示の開始時点及び終了時点と、装飾図柄表示装置３７に表示される装飾図柄の変動表示の開始時点及び終了時点は一致する。
副制御回路２１は、主制御回路１１から出力される主制御信号（抽選結果情報や変動表示時間情報を示す主コマンド信号等）と、ＲＯＭ２２に書き込まれている情報（例えば、制御プログラムや各種の乱数発生プログラム等のプログラムや制御データ等の記憶情報）やＲＡＭ２３に書き込まれている情報（作業データ等の記憶情報）に基づいて、副制御信号を出力する。
例えば、抽選結果情報及び変動表示時間情報に基づいて、装飾図柄表示装置３９に表示する変動パターンや変動表示停止時に表示する装飾図柄等を決定し、決定した変動パターンを示す変動パターン情報や装飾図柄を示す図柄情報等を含む表示コマンド信号（副コマンド信号）を副制御信号として表示制御回路３１に出力する。
また、決定した変動パターンに応じた音による演出を行うために、決定した変動パターンを示す変動パターン情報を含む音コマンド信号（副コマンド信号）を副制御信号として音源ＩＣ２４に出力する。音源ＩＣ２４は、音制御回路と音制御用記憶回路を有しており、入力された音コマンド信号（副コマンド信号）と、音制御用記憶回路に記憶されている情報に基づいてスピーカ２５に音駆動信号を出力し、スピーカ２５から変動パターンに対応した音を発生させる。
また、決定した変動パターンに応じた光による演出を行うために、決定した変動パターンに応じたランプ制御信号を副制御信号としてランプ駆動回路２６に出力する。ランプ駆動回路２６は、入力されたランプ制御信号に基づいてランプ２７にランプ駆動信号を出力し、ランプ２７を変動パターンに対応させて点灯あるいは消灯する。ランプ２７としては、例えば、ＬＥＤが用いられる。
また、決定した変動パターンに応じた表示演出を行うために、決定した変動パターンに応じた回転表示体コマンド信号（副コマンド信号）を副制御信号として回転表示体制御回路５１に出力する。
なお、装飾図柄表示装置３７の装飾図柄の変動表示時間は、主制御回路１１で判定された、特別図柄表示装置１４の変動表示時間と一致する。したがって、特別図柄表示装置１４による特別図柄の変動表示の開始時点及び終了時点と、装飾図柄表示装置３７に表示される装飾図柄の変動表示の開始時点及び終了時点は一致する。
表示制御基板３０には、表示制御回路３１、ＲＯＭ３２、ＲＡＭ３３、表示装置駆動装置３４等が配設されている。
表示装置駆動装置３４は、ＶＤＰ(Video Display Processor)３５、装飾図柄画像情報、キャラクタ画像情報、背景画像情報等が記憶されているＲＯＭ（キャラクタＲＯＭ）３６、装飾図柄表示装置の表示画面用のビットマップデータを記憶するＲＡＭ３７、表示画面のビットマップデータに基づいて装飾図柄表示装置３９を駆動する表示装置駆動回路３８を有している。
表示制御回路３１は、副制御回路２１から出力された副制御信号、例えば、図柄情報や変動パターン情報等を含む表示コマンド信号（副コマンド信号）と、ＲＯＭ３２に記憶されている情報（例えば、装飾図柄表示装置３９に所定の変動パターンを表示させるための制御プログラム等の記憶情報）やＲＡＭ３３に記憶されている情報（例えば、作業データ等の記憶情報）に基づいて、表示制御信号をＶＤＰ３５に出力する。
ＶＤＰ３５は、入力された表示制御信号に基づいて、ＲＯＭ３６から所定の図柄画像情報、キャラクタ画像情報や背景画像情報等を読み出し、読み出した各画像情報を、大きさや配設位置を調整しながら合成することによって表示画面に対応するビットマップデータを作成し、ＲＡＭ３７に書き込む。そして、ＲＡＭ３７に書き込まれているビットマップデータに基づいて、表示制御信号を表示装置駆動回路３８に出力し、装飾図柄表示装置３９に所定の画像情報を表示させる。
装飾図柄表示装置３９としては、種々の演出表示を行うことができる液晶表示装置等が用いられる。
表示装置駆動装置３４は、ＶＤＰ(Video Display Processor)３５、装飾図柄画像情報、キャラクタ画像情報、背景画像情報等が記憶されているＲＯＭ（キャラクタＲＯＭ）３６、装飾図柄表示装置の表示画面用のビットマップデータを記憶するＲＡＭ３７、表示画面のビットマップデータに基づいて装飾図柄表示装置３９を駆動する表示装置駆動回路３８を有している。
表示制御回路３１は、副制御回路２１から出力された副制御信号、例えば、図柄情報や変動パターン情報等を含む表示コマンド信号（副コマンド信号）と、ＲＯＭ３２に記憶されている情報（例えば、装飾図柄表示装置３９に所定の変動パターンを表示させるための制御プログラム等の記憶情報）やＲＡＭ３３に記憶されている情報（例えば、作業データ等の記憶情報）に基づいて、表示制御信号をＶＤＰ３５に出力する。
ＶＤＰ３５は、入力された表示制御信号に基づいて、ＲＯＭ３６から所定の図柄画像情報、キャラクタ画像情報や背景画像情報等を読み出し、読み出した各画像情報を、大きさや配設位置を調整しながら合成することによって表示画面に対応するビットマップデータを作成し、ＲＡＭ３７に書き込む。そして、ＲＡＭ３７に書き込まれているビットマップデータに基づいて、表示制御信号を表示装置駆動回路３８に出力し、装飾図柄表示装置３９に所定の画像情報を表示させる。
装飾図柄表示装置３９としては、種々の演出表示を行うことができる液晶表示装置等が用いられる。
回転表示体制御基板５０には、回転表示体制御回路５１、ＲＯＭ５２、ＲＡＭ５３、モータ駆動回路５４、ＬＥＤ駆動回路５５等が配設されている。
回転表示体制御回路５１は、副制御回路２１から出力される副制御信号、例えば、変動パターンを示す変動パターン情報を含む回転表示体コマンド信号（副コマンド信号）と、ＲＯＭ５２に書き込まれている情報（例えば、回転体６１を所定の回転パターンで回転させるための制御プログラムやＬＥＤを所定の点灯パターンで点灯させるための制御プログラム等の記憶情報）やＲＡＭ５３に書き込まれている情報等に基づいて、モータ駆動回路５４及びＬＥＤ駆動回路５５にモータ制御信号及びＬＥＤ制御信号を出力する。
モータ駆動回路５４は、回転表示体制御回路５１から出力されるモータ制御信号に基づいて、回転表示体６０の駆動モータ６３にモータ駆動信号を出力する。
ＬＥＤ駆動回路５５は、回転表示体制御回路５１から出力されるＬＥＤ制御信号に基づいて、回転表示体６０の回転体６１に設けられているＬＥＤ６２にＬＥＤ駆動信号を出力する。
回転表示体制御回路５１は、副制御回路２１から出力される副制御信号、例えば、変動パターンを示す変動パターン情報を含む回転表示体コマンド信号（副コマンド信号）と、ＲＯＭ５２に書き込まれている情報（例えば、回転体６１を所定の回転パターンで回転させるための制御プログラムやＬＥＤを所定の点灯パターンで点灯させるための制御プログラム等の記憶情報）やＲＡＭ５３に書き込まれている情報等に基づいて、モータ駆動回路５４及びＬＥＤ駆動回路５５にモータ制御信号及びＬＥＤ制御信号を出力する。
モータ駆動回路５４は、回転表示体制御回路５１から出力されるモータ制御信号に基づいて、回転表示体６０の駆動モータ６３にモータ駆動信号を出力する。
ＬＥＤ駆動回路５５は、回転表示体制御回路５１から出力されるＬＥＤ制御信号に基づいて、回転表示体６０の回転体６１に設けられているＬＥＤ６２にＬＥＤ駆動信号を出力する。
本実施の形態で用いられている回転表示体６０の斜視図を図２に示す。
回転表示体６０は、駆動モータ６３と、駆動モータ６３の回転軸が内蔵された本体６４と、駆動モータ６３の回転軸の先端部に装着された回転体６１と、本体６４に取り付けられる取付部材６５を有している。
本体６４には、回転表示体制御基板５０からのモータ駆動信号やＬＥＤ駆動信号を中継する中継基板が設けられている。
回転体６１は、横長の直方体状を有し、開口部を有する箱型に形成されたケース６６と、ケース６６の開口部を覆うカバー６７により構成されている。そして、ケース６６とカバー６７により形成された空間部には、多色発光可能なＬＥＤ６２が配設されている。カバー６７は、回転体６１内に配設されているＬＥＤ６２の点灯状態を視認することができる程度の透明性を有している。
ＬＥＤ６２への電源の供給は、駆動モータ６３の回転軸に取り付けられたスリップリングと、本体６４の内部に設けられたカーボンブラシとの摺動によって行われる。また、ＬＥＤ６２へのＬＥＤ駆動信号は、本体６４の内部に設けられた発光器（例えば赤外線ＬＥＤ）と、駆動モータ６３の回転軸に取り付けられた受光器を介して伝達される。
駆動モータ６３を駆動することによって回転体６１を高速で回転させるとともに、回転体６１内に配設されているＬＥＤ６２を所定のパターン（発光時間、回転方向に対する発光位置、発光色等）を制御することによって、残像による表示演出が行われる。
回転表示体６０は、駆動モータ６３と、駆動モータ６３の回転軸が内蔵された本体６４と、駆動モータ６３の回転軸の先端部に装着された回転体６１と、本体６４に取り付けられる取付部材６５を有している。
本体６４には、回転表示体制御基板５０からのモータ駆動信号やＬＥＤ駆動信号を中継する中継基板が設けられている。
回転体６１は、横長の直方体状を有し、開口部を有する箱型に形成されたケース６６と、ケース６６の開口部を覆うカバー６７により構成されている。そして、ケース６６とカバー６７により形成された空間部には、多色発光可能なＬＥＤ６２が配設されている。カバー６７は、回転体６１内に配設されているＬＥＤ６２の点灯状態を視認することができる程度の透明性を有している。
ＬＥＤ６２への電源の供給は、駆動モータ６３の回転軸に取り付けられたスリップリングと、本体６４の内部に設けられたカーボンブラシとの摺動によって行われる。また、ＬＥＤ６２へのＬＥＤ駆動信号は、本体６４の内部に設けられた発光器（例えば赤外線ＬＥＤ）と、駆動モータ６３の回転軸に取り付けられた受光器を介して伝達される。
駆動モータ６３を駆動することによって回転体６１を高速で回転させるとともに、回転体６１内に配設されているＬＥＤ６２を所定のパターン（発光時間、回転方向に対する発光位置、発光色等）を制御することによって、残像による表示演出が行われる。
回転体６１の、回転方向側の側面には、複数の通気孔６８が設けられている。この通気孔６８により、回転体６１が回転すると、通気孔６８から空気が流入して回転体６１内部の空気が循環する。これにより、回転体６１の内部に設けられている、ＬＥＤ６２等の発熱体が冷却され、回転体６１の内部の温度上昇が抑えられる。
回転表示体６０は、取付部材６５に形成された取付孔６５ａに挿入されたネジによって、遊技機の遊技盤の背面側に取り付けられる。この時、回転体６１内に配設されているＬＥＤの点灯状態を、遊技盤の正面側から、遊技機で遊技を行っている遊技者が視認することができるように回転表示体６０が取り付けられる。例えば、遊技領域を有する遊技盤の中央部に設けられるセンターユニットの正面右上部に、遊技盤の前面に平行な平面内で回転体６１が回転するように取り付けられる。
回転表示体６０は、取付部材６５に形成された取付孔６５ａに挿入されたネジによって、遊技機の遊技盤の背面側に取り付けられる。この時、回転体６１内に配設されているＬＥＤの点灯状態を、遊技盤の正面側から、遊技機で遊技を行っている遊技者が視認することができるように回転表示体６０が取り付けられる。例えば、遊技領域を有する遊技盤の中央部に設けられるセンターユニットの正面右上部に、遊技盤の前面に平行な平面内で回転体６１が回転するように取り付けられる。
次に、本実施の形態の動作を説明する。
主制御回路１１は、遊技球が始動入賞装置に入球し、始動入賞球検出信号が入力されると、当たり判定用乱数を読み取り、読み取った当たり判定用乱数が当たり値と一致するか否かを判定する（抽選手段により抽選を行う）。また、変動表示時間判定用乱数を読み取る。そして、特別図柄表示装置１５に表示装置駆動装置１４を介して表示装置駆動信号を出力し、特別図柄を用いて抽選結果を表示する。例えば、当たり判定用乱数が当たり値と一致する場合（抽選結果が当たりである場合）には、特別図柄表示装置１５に、特別図柄を、変動表示時間判定用乱数に対応する変動表示時間変動表示させた後、当たり特別図柄を停止表示させる。一方、当たり利判定用乱数が当たり値と一致しない場合（抽選結果がはずれである場合）には、特別図柄表示装置１５に、特別図柄を、変動表示時間判定用乱数に対応する変動表示時間変動表示させた後、はずれ特別図柄を表示させる。なお、抽選によって、当たり特別図柄やはずれ特別図柄を決定するように構成してもよい。
主制御回路１１は、遊技球が始動入賞装置に入球し、始動入賞球検出信号が入力されると、当たり判定用乱数を読み取り、読み取った当たり判定用乱数が当たり値と一致するか否かを判定する（抽選手段により抽選を行う）。また、変動表示時間判定用乱数を読み取る。そして、特別図柄表示装置１５に表示装置駆動装置１４を介して表示装置駆動信号を出力し、特別図柄を用いて抽選結果を表示する。例えば、当たり判定用乱数が当たり値と一致する場合（抽選結果が当たりである場合）には、特別図柄表示装置１５に、特別図柄を、変動表示時間判定用乱数に対応する変動表示時間変動表示させた後、当たり特別図柄を停止表示させる。一方、当たり利判定用乱数が当たり値と一致しない場合（抽選結果がはずれである場合）には、特別図柄表示装置１５に、特別図柄を、変動表示時間判定用乱数に対応する変動表示時間変動表示させた後、はずれ特別図柄を表示させる。なお、抽選によって、当たり特別図柄やはずれ特別図柄を決定するように構成してもよい。
さらに、主制御回路１１は、抽選結果と変動表示時間（当たり判定用乱数と変動表示時間判定用乱数）を示す主コマンド信号を主制御信号として副制御回路２１に出力する。
また、主制御回路１１は、当たり判定用乱数が当たり値と一致した場合（抽選結果が当たりである場合）には、変動表示時間経過後、大入賞口を開閉する大入賞口開閉部材を開制御する制御信号を出力し、大入賞口開閉部材を所定時間開制御する。
そして、この所定時間内に、遊技球が特別入賞口に入球して特別入賞球検出信号が入力されると、大当たり遊技状態となり、大入賞口開閉部材を開制御する制御信号を出力する。大入賞口開閉部材は、設定時間経過した時あるいは大入賞口に所定数の遊技球が入球した時に閉制御される（ラウンドを実行する）。また、特別入賞球検出信号が入力される毎に、大入賞口開閉部材を開制御するラウンドが、所定数のラウンド数に達するまで実行される。なお、ラウンドの途中で特別入賞球検出信号が入力されると、次のラウンドに進む。
さらに、特別入賞球検出信号が入力されて大当たり遊技状態が開始されると、大当たり遊技状態の開始を示す主コマンド信号を主制御信号として副制御回路２１に出力する。
また、主制御回路１１は、始動入賞装置、大入賞装置、入賞装置等の入賞装置に遊技球が入球したことを示す入賞球検出信号が入力されると、入賞装置に対応した数の遊技球を払い出すことを指示する主コマンド信号を主制御信号として賞球制御回路（図示省略）に出力する。
なお、主制御回路１１は、これ以外の種々の制御を行う。
また、主制御回路１１は、当たり判定用乱数が当たり値と一致した場合（抽選結果が当たりである場合）には、変動表示時間経過後、大入賞口を開閉する大入賞口開閉部材を開制御する制御信号を出力し、大入賞口開閉部材を所定時間開制御する。
そして、この所定時間内に、遊技球が特別入賞口に入球して特別入賞球検出信号が入力されると、大当たり遊技状態となり、大入賞口開閉部材を開制御する制御信号を出力する。大入賞口開閉部材は、設定時間経過した時あるいは大入賞口に所定数の遊技球が入球した時に閉制御される（ラウンドを実行する）。また、特別入賞球検出信号が入力される毎に、大入賞口開閉部材を開制御するラウンドが、所定数のラウンド数に達するまで実行される。なお、ラウンドの途中で特別入賞球検出信号が入力されると、次のラウンドに進む。
さらに、特別入賞球検出信号が入力されて大当たり遊技状態が開始されると、大当たり遊技状態の開始を示す主コマンド信号を主制御信号として副制御回路２１に出力する。
また、主制御回路１１は、始動入賞装置、大入賞装置、入賞装置等の入賞装置に遊技球が入球したことを示す入賞球検出信号が入力されると、入賞装置に対応した数の遊技球を払い出すことを指示する主コマンド信号を主制御信号として賞球制御回路（図示省略）に出力する。
なお、主制御回路１１は、これ以外の種々の制御を行う。
副制御回路２１は、主制御回路１１から主制御信号として出力される主コマンド信号に基づいて種々の制御を実行する。
例えば、主制御回路１１から出力された主コマンド信号が、抽選結果が当たりであることを示している場合（当たり判定用乱数が当たり値と一致する場合）には、当たり図柄用乱数を読み取るとともに、主コマンド信号で示される変動表示時間（変動表示時間判定用乱数で示される変動表示時間）に対応する当たり図柄変動パターン用乱数を読み取る。そして、読み取った当たり図柄用乱数と当たり図柄変動パターン用乱数により、装飾図柄表示装置３７に表示する装飾図柄と変動パターンを決定する。一方、主コマンド信号が、抽選結果がはずれであることを示している場合（当たり判定用乱数が当たり値と一致しない場合）には、はずれ図柄判定用乱数を読み取るとともに、主コマンド信号で示される変動表示時間に対応するはずれ図柄変動パターン用乱数を読み取る。そして、読み取ったはずれ図柄用乱数とはずれ図柄変動パターン用乱数により、装飾図柄表示装置３７に表示する装飾図柄と変動パターンを決定する。
そして、決定した装飾図柄（当たり図柄あるいははずれ図柄）を示す図柄情報と変動パターン（当たり図柄変動パターンあるいははずれ図柄変動パターン）を示す変動パターン情報を含む表示コマンド信号（副コマンド信号）を副制御信号として表示制御回路３１に出力する。
例えば、主制御回路１１から出力された主コマンド信号が、抽選結果が当たりであることを示している場合（当たり判定用乱数が当たり値と一致する場合）には、当たり図柄用乱数を読み取るとともに、主コマンド信号で示される変動表示時間（変動表示時間判定用乱数で示される変動表示時間）に対応する当たり図柄変動パターン用乱数を読み取る。そして、読み取った当たり図柄用乱数と当たり図柄変動パターン用乱数により、装飾図柄表示装置３７に表示する装飾図柄と変動パターンを決定する。一方、主コマンド信号が、抽選結果がはずれであることを示している場合（当たり判定用乱数が当たり値と一致しない場合）には、はずれ図柄判定用乱数を読み取るとともに、主コマンド信号で示される変動表示時間に対応するはずれ図柄変動パターン用乱数を読み取る。そして、読み取ったはずれ図柄用乱数とはずれ図柄変動パターン用乱数により、装飾図柄表示装置３７に表示する装飾図柄と変動パターンを決定する。
そして、決定した装飾図柄（当たり図柄あるいははずれ図柄）を示す図柄情報と変動パターン（当たり図柄変動パターンあるいははずれ図柄変動パターン）を示す変動パターン情報を含む表示コマンド信号（副コマンド信号）を副制御信号として表示制御回路３１に出力する。
また、副制御回路２１は、決定した変動パターンに対応する音の演出や特別遊技状態発生時における音の演出を行うための音コマンド信号（副コマンド信号）を副制御信号として音源ＩＣ２４に出力する。例えば、決定した変動パターンを示す変動パターン情報を含む音コマンド信号を副制御信号として音源ＩＣ２４に出力する。
音源ＩＣ２４（音制御回路と音制御用記憶回路を含む）は、入力された副制御信号に基づいて、スピーカ２４を駆動する音駆動信号を出力する。
また、副制御回路２１は、決定した変動パターンに対応する光の演出や特別遊技状態発生時における光の演出を行うためのランプ制御信号を副制御信号としてランプ駆動回路２６に出力する。
ランプ駆動回路２６は、入力された副制御信号に基づいて、ランプ２７を駆動するランプ駆動信号を出力する。
また、副制御回路２１は、決定した変動パターンに対応する表示演出や特別遊技状態発生時における表示演出を行うための回転表示体コマンド信号（副コマンド信号）を副制御信号として回転表示体制御回路５１に出力する。例えば、変動パターンを示す変動パターン情報を含む回転表示体コマンド信号を副制御信号として回転表示体制御回路５１に出力する。
音源ＩＣ２４（音制御回路と音制御用記憶回路を含む）は、入力された副制御信号に基づいて、スピーカ２４を駆動する音駆動信号を出力する。
また、副制御回路２１は、決定した変動パターンに対応する光の演出や特別遊技状態発生時における光の演出を行うためのランプ制御信号を副制御信号としてランプ駆動回路２６に出力する。
ランプ駆動回路２６は、入力された副制御信号に基づいて、ランプ２７を駆動するランプ駆動信号を出力する。
また、副制御回路２１は、決定した変動パターンに対応する表示演出や特別遊技状態発生時における表示演出を行うための回転表示体コマンド信号（副コマンド信号）を副制御信号として回転表示体制御回路５１に出力する。例えば、変動パターンを示す変動パターン情報を含む回転表示体コマンド信号を副制御信号として回転表示体制御回路５１に出力する。
表示制御回路３１は、副制御回路２１から出力された表示コマンド信号（副コマンド信号）で示される装飾図柄や変動パターンを表示するための表示制御信号をＶＤＰ３５に出力する。
ＶＤＰ３５は、入力された表示制御信号に基づいて、ＲＯＭ３６から画像情報を読み出し、読み出した各画像情報を、大きさや配設位置を調整しながら合成することによって表示画面に対応するビットマップデータを作成し、ＲＡＭ３７に書き込む。そして、ＲＡＭ３７に書き込まれているビットマップデータに基づいて、制御信号を表示装置駆動回路３８に出力する。表示装置駆動回路３８は、入力された制御信号に基づいて表示駆動信号を装飾図柄表示装置３９に出力する。
ＶＤＰ３５は、入力された表示制御信号に基づいて、ＲＯＭ３６から画像情報を読み出し、読み出した各画像情報を、大きさや配設位置を調整しながら合成することによって表示画面に対応するビットマップデータを作成し、ＲＡＭ３７に書き込む。そして、ＲＡＭ３７に書き込まれているビットマップデータに基づいて、制御信号を表示装置駆動回路３８に出力する。表示装置駆動回路３８は、入力された制御信号に基づいて表示駆動信号を装飾図柄表示装置３９に出力する。
回転表示体制御回路５１は、副制御回路２１から出力された回転表示体コマンド信号（副コマンド信号）に含まれている変動パターンと、ＲＯＭ５２に記憶されている情報に基づいて、駆動モータ６３を変動パターンに対応した回転パターンで制御するためのモータ制御信号をモータ駆動回路５４に出力し、また、ＬＥＤ６２を変動パターンに対応した点灯パターンで点灯させるためのＬＥＤ制御信号をＬＥＤ駆動回路５５に出力する。
モータ駆動回路５４は、入力されたモータ制御信号に基づいてモータ駆動信号を回転表示体６０の駆動モータ６３に出力する。駆動モータの制御方法としては、適宜の制御方法を用いることができる。
ＬＥＤ駆動回路５５は、入力されたＬＥＤ制御信号に基づいてＬＥＤ駆動信号を回転表示体６０のＬＥＤ６２に出力する。
これにより、残像による表示演出を行うことができる。
モータ駆動回路５４は、入力されたモータ制御信号に基づいてモータ駆動信号を回転表示体６０の駆動モータ６３に出力する。駆動モータの制御方法としては、適宜の制御方法を用いることができる。
ＬＥＤ駆動回路５５は、入力されたＬＥＤ制御信号に基づいてＬＥＤ駆動信号を回転表示体６０のＬＥＤ６２に出力する。
これにより、残像による表示演出を行うことができる。
本実施の形態では、回転表示体６０、ランプ（光発光器）２５、スピーカ（音発生器）２５、表示装置３９等が本発明の「遊技演出装置」に対応し、回転表示体制御回路５１、音源ＩＣ２４に設けられている音制御回路、表示制御回路３１、副制御回路２１等が本発明の「演出用制御回路」に対応し、ＲＯＭ５２、ＲＡＭ５３、ＲＯＭ３２、ＲＡＭ３３、ＲＯＭ２２、ＲＡＭ２３、音源ＩＣ２４に設けられている音制御用記憶回路等が本発明の「演出用記憶回路」に対応し、回転表示体制御基板５０、表示制御基板３０、副制御基板２０等が本発明の「演出用制御基板」に対応する。
次に、回転表示体制御基板５０に配設されている回路の接続状態を図３により説明する。
図３では、回転表示体制御基板５０に、回転表示体制御回路５１、ＲＯＭ５２や配線パターン等が配設されている。なお、ＲＡＭ５３は、回転表示体制御回路５１に内蔵されている。ＲＯＭ５２には、情報（例えば、プログラムや制御データ等の記憶情報）が各アドレスに記憶されている。
図３は、回転表示体制御回路５１により、ＲＯＭ５２に記憶されている情報を管理する場合について示している。
回転表示体制御回路５１やＲＯＭ５２は、集積回路として形成されている。
図３では、回転表示体制御基板５０に、回転表示体制御回路５１、ＲＯＭ５２や配線パターン等が配設されている。なお、ＲＡＭ５３は、回転表示体制御回路５１に内蔵されている。ＲＯＭ５２には、情報（例えば、プログラムや制御データ等の記憶情報）が各アドレスに記憶されている。
図３は、回転表示体制御回路５１により、ＲＯＭ５２に記憶されている情報を管理する場合について示している。
回転表示体制御回路５１やＲＯＭ５２は、集積回路として形成されている。
回転表示体６０の演出仕様が変更されると、演出仕様に応じた記憶容量を有するＲＯＭ５２が用いられる。
ここで、ＲＯＭ５２の記憶容量が異なる場合であっても、ＲＯＭ５２に記憶される情報としては、同じビット数のデータにより構成される情報が用いられる。例えば、８ビットの情報が記憶される。
一方、ＲＯＭ５２の記憶容量が異なる場合には、アドレス範囲が異なる。このため、ＲＯＭ５２に記憶されている情報を管理する（読み出す）ために必要なアドレス信号のビット数は、ＲＯＭ５２の記憶容量によって異なる。例えば、ＲＯＭ５２の記憶容量が小さい場合には、ＲＯＭ５２の記憶容量が大きい場合より少ないビット数のアドレス信号を用いることができる。記憶容量に応じた数のアドレス信号入力端子を有するＲＯＭを用いる場合には、空き端子が発生するのを防止するために、使用するＲＯＭのアドレス信号入力端子の数に応じて配線パターンを変更する必要がある。
ここで、ＲＯＭ５２の記憶容量が異なる場合であっても、ＲＯＭ５２に記憶される情報としては、同じビット数のデータにより構成される情報が用いられる。例えば、８ビットの情報が記憶される。
一方、ＲＯＭ５２の記憶容量が異なる場合には、アドレス範囲が異なる。このため、ＲＯＭ５２に記憶されている情報を管理する（読み出す）ために必要なアドレス信号のビット数は、ＲＯＭ５２の記憶容量によって異なる。例えば、ＲＯＭ５２の記憶容量が小さい場合には、ＲＯＭ５２の記憶容量が大きい場合より少ないビット数のアドレス信号を用いることができる。記憶容量に応じた数のアドレス信号入力端子を有するＲＯＭを用いる場合には、空き端子が発生するのを防止するために、使用するＲＯＭのアドレス信号入力端子の数に応じて配線パターンを変更する必要がある。
ところで、同じ数の複数の端子を有しているが、記憶容量が異なる複数のＲＯＭが知られている。複数の端子には、各種の端子（例えば、アドレス信号入力端子や情報出力端子等）が含まれている。これらのＲＯＭでは、同じ数の各種の端子が、同じ配置パターンで配置されている。このようなＲＯＭとしては、例えば、株式会社ルネサス テクノロジの「Ｍ５９ＰＷ０３２」（４Ｍバイト（３２Ｍビット））、「Ｍ５９ＰＷ０６４」（８Ｍバイト（６４Ｍビット））が知られている。
これらのＲＯＭでは、情報を構成するデータの数（ビット数）等は、ＲＯＭの記憶容量に関係なく同じであるものとして設計されている。すなわち、情報出力端子等は、集積回路内で内部接続されている。
一方、情報が記憶されているアドレスを示すアドレス信号を構成するデータの数（ビット数）は、ＲＯＭの記憶容量に応じて変更されるように設計されている。すなわち、これらのＲＯＭには、最大記憶容量に対応する数（最大記憶容量を有するアドレス空間に記憶されている情報のアドレスを示すアドレス信号を構成するのに必要な数）のアドレス信号入力端子が設けられている。そして、アドレス信号入力端子のうち、記憶容量に対応する数のアドレス信号入力端子は、集積回路内で内部接続され、記憶容量に対応する数を越えるアドレス信号入力端子は、内部無接続端子（ノンコネクション端子）として設定されている。内部無接続端子に設定されると、形式的には端子が設けられているが、集積回路内では他の回路と接続されない。
これらのＲＯＭでは、情報を構成するデータの数（ビット数）等は、ＲＯＭの記憶容量に関係なく同じであるものとして設計されている。すなわち、情報出力端子等は、集積回路内で内部接続されている。
一方、情報が記憶されているアドレスを示すアドレス信号を構成するデータの数（ビット数）は、ＲＯＭの記憶容量に応じて変更されるように設計されている。すなわち、これらのＲＯＭには、最大記憶容量に対応する数（最大記憶容量を有するアドレス空間に記憶されている情報のアドレスを示すアドレス信号を構成するのに必要な数）のアドレス信号入力端子が設けられている。そして、アドレス信号入力端子のうち、記憶容量に対応する数のアドレス信号入力端子は、集積回路内で内部接続され、記憶容量に対応する数を越えるアドレス信号入力端子は、内部無接続端子（ノンコネクション端子）として設定されている。内部無接続端子に設定されると、形式的には端子が設けられているが、集積回路内では他の回路と接続されない。
例えば、４Ｍバイト、８Ｍバイトの記憶容量を有するＲＯＭが用意される場合には、最大記憶容量は８Ｍバイトに設定される。そして、これらのＲＯＭには、８Ｍバイトに対応する数、例えば、ｘ個のアドレス信号入力端子が設けられる。前記したＲＯＭ「Ｍ５９ＰＷ０３２」、「Ｍ５９ＰＷ０６４」では、２２個のアドレス信号入力端子が設けられている。
そして、８Ｍバイトの記憶容量を有するＲＯＭでは、ｘ個のアドレス信号入力端子の全てが、集積回路内で内部接続されている。この場合、１番目〜ｘ番目のｘ個のアドレス信号入力端子からｘビットのアドレス信号が入力される。
４Ｍバイトの記憶容量を有するＲＯＭでは、ｘ個のアドレス信号入力端子のうち、４Ｍバイトの記憶容量に対応する数、例えば、ｙ個（ｙ＜ｘ）のアドレス信号入力端子は、集積回路内で内部接続され、４Ｍバイトの記憶容量に対応する数を越えるアドレス信号入力端子、すなわち、（ｙ＋１）番目〜ｘ番目のアドレス信号入力端子は、内部無接続端子として設定されている。この場合、１番目〜ｙ番目のｙ個のアドレス信号入力端子からｙビットのアドレス信号が入力される。
前記したＲＯＭ「Ｍ５９ＰＷ０３２」では、２２個のアドレス信号入力端子のうち、２２番目のアドレス信号入力端子が内部無接続端子として設定されている。
そして、８Ｍバイトの記憶容量を有するＲＯＭでは、ｘ個のアドレス信号入力端子の全てが、集積回路内で内部接続されている。この場合、１番目〜ｘ番目のｘ個のアドレス信号入力端子からｘビットのアドレス信号が入力される。
４Ｍバイトの記憶容量を有するＲＯＭでは、ｘ個のアドレス信号入力端子のうち、４Ｍバイトの記憶容量に対応する数、例えば、ｙ個（ｙ＜ｘ）のアドレス信号入力端子は、集積回路内で内部接続され、４Ｍバイトの記憶容量に対応する数を越えるアドレス信号入力端子、すなわち、（ｙ＋１）番目〜ｘ番目のアドレス信号入力端子は、内部無接続端子として設定されている。この場合、１番目〜ｙ番目のｙ個のアドレス信号入力端子からｙビットのアドレス信号が入力される。
前記したＲＯＭ「Ｍ５９ＰＷ０３２」では、２２個のアドレス信号入力端子のうち、２２番目のアドレス信号入力端子が内部無接続端子として設定されている。
以上のような構成のＲＯＭでは、各ＲＯＭの複数の端子の数及び複数の端子の配置パターンが同じである。このため、回転表示体制御回路５１の情報入力端子、アドレス信号出力端子及び選択信号出力端子の数と、各ＲＯＭの情報出力端子、アドレス信号入力端子及び選択信号入力端子の数を一致させておくことにより、これらのＲＯＭの中から選択したＲＯＭをＲＯＭ５２として回転表示体制御基板５０に配設する場合、回転表示体制御基板５０に配設されている回転表示体制御回路５１や配線パターンを変更する必要はない。
本実施の形態では、このような構成のＲＯＭの中から選択したＲＯＭを用いることにより、演出仕様に応じて記憶容量が異なるＲＯＭ５２を用いる場合に、ＲＯＭ５２を交換するのみで、回転表示体制御基板５０に配設されている回転表示体制御回路５１や配線パターンを変更することなく対応することができる技術を提案する。
本実施の形態では、このような構成のＲＯＭの中から選択したＲＯＭを用いることにより、演出仕様に応じて記憶容量が異なるＲＯＭ５２を用いる場合に、ＲＯＭ５２を交換するのみで、回転表示体制御基板５０に配設されている回転表示体制御回路５１や配線パターンを変更することなく対応することができる技術を提案する。
以下に、回転表示体制御基板５０の構成を、図３により具体的に説明する。
回転表示体制御回路５１は、集積回路として構成されている。
回転表示体制御回路５１には、ｍ個の情報入力端子Ｄｉ１〜Ｄｉｍ、ｘ個のアドレス信号出力端子Ａｏ１〜Ａｏｘ、１個の選択信号出力端子ＣＳｏ、１個の読出信号出力端子Ｒｏ、１個の書込信号出力端子Ｗｏ、ｅ個の入力信号入力端子ＩＮ1〜ＩＮｅ、ｆ個の出力信号出力端子ＯＵＴ１〜ＯＵＴｆが設けられている。なお、各個数は適宜変更可能である。
情報入力端子Ｄｉ１〜Ｄｉｍには、ＲＯ５２に、アドレス信号で示されるアドレスに記憶されている情報（ｍビット）が入力される（ＲＯＭ５２から情報を読み出す）。情報としては、例えば、８ビットの情報が用いられる。
アドレス信号出力端子Ａｏ１〜Ａｏｘには、ＲＯＭ５２のアドレスを示すアドレス信号（最大ｘビット）が出力される。アドレス信号の最大ビット数ｘは、例えば、ＲＯＭ５２として用いることができる複数のＲＯＭの記憶容量の中の最大記憶容量によって決定される。
選択信号出力端子ＣＳｏからは、アドレス信号出力端子Ａｏ１〜Ａｏｘから出力されるアドレス信号で示されるアドレスがＲＯＭ５２のアドレスを指示している場合（アドレスが、ＲＯＭ５２の記憶容量に対応する記憶容量を有するアドレス空間に含まれる場合）に、ＲＯＭ５２を選択することを示す選択信号が出力される。選択信号出力端子ＣＳｏから出力される選択信号については後述する。
読出信号出力端子（Ｒ端子）Ｒｏには、ＲＯＭ５２から情報を読み出す際に、情報の読み出しであることを示す読出信号、例えば、「Ｈ」レベルの読出信号が出力される。
書込信号出力端子（Ｗ端子）Ｗｏには、演出用記憶回路に情報を書き込む際に、情報の書き込みであることを示す書込信号、例えば、「Ｈ」レベルの書込信号が出力される。
入力信号入力端子ＩＮ１〜ＩＮｅには、入力信号、例えば、副制御回路１１から出力される回転表示体コマンド信号が入力される。
出力信号出力端子ＯＵＴ１〜ＯＵＴｆからは、出力信号、例えば、モータ駆動回路５４へのモータ制御信号やＬＥＤ駆動回路５５へのＬＥＤ制御信号が出力される。
入力信号入力端子の数や出力信号出力端子の数は、入力信号や出力信号の数やビット数等に応じて決定される。
回転表示体制御回路５１は、集積回路として構成されている。
回転表示体制御回路５１には、ｍ個の情報入力端子Ｄｉ１〜Ｄｉｍ、ｘ個のアドレス信号出力端子Ａｏ１〜Ａｏｘ、１個の選択信号出力端子ＣＳｏ、１個の読出信号出力端子Ｒｏ、１個の書込信号出力端子Ｗｏ、ｅ個の入力信号入力端子ＩＮ1〜ＩＮｅ、ｆ個の出力信号出力端子ＯＵＴ１〜ＯＵＴｆが設けられている。なお、各個数は適宜変更可能である。
情報入力端子Ｄｉ１〜Ｄｉｍには、ＲＯ５２に、アドレス信号で示されるアドレスに記憶されている情報（ｍビット）が入力される（ＲＯＭ５２から情報を読み出す）。情報としては、例えば、８ビットの情報が用いられる。
アドレス信号出力端子Ａｏ１〜Ａｏｘには、ＲＯＭ５２のアドレスを示すアドレス信号（最大ｘビット）が出力される。アドレス信号の最大ビット数ｘは、例えば、ＲＯＭ５２として用いることができる複数のＲＯＭの記憶容量の中の最大記憶容量によって決定される。
選択信号出力端子ＣＳｏからは、アドレス信号出力端子Ａｏ１〜Ａｏｘから出力されるアドレス信号で示されるアドレスがＲＯＭ５２のアドレスを指示している場合（アドレスが、ＲＯＭ５２の記憶容量に対応する記憶容量を有するアドレス空間に含まれる場合）に、ＲＯＭ５２を選択することを示す選択信号が出力される。選択信号出力端子ＣＳｏから出力される選択信号については後述する。
読出信号出力端子（Ｒ端子）Ｒｏには、ＲＯＭ５２から情報を読み出す際に、情報の読み出しであることを示す読出信号、例えば、「Ｈ」レベルの読出信号が出力される。
書込信号出力端子（Ｗ端子）Ｗｏには、演出用記憶回路に情報を書き込む際に、情報の書き込みであることを示す書込信号、例えば、「Ｈ」レベルの書込信号が出力される。
入力信号入力端子ＩＮ１〜ＩＮｅには、入力信号、例えば、副制御回路１１から出力される回転表示体コマンド信号が入力される。
出力信号出力端子ＯＵＴ１〜ＯＵＴｆからは、出力信号、例えば、モータ駆動回路５４へのモータ制御信号やＬＥＤ駆動回路５５へのＬＥＤ制御信号が出力される。
入力信号入力端子の数や出力信号出力端子の数は、入力信号や出力信号の数やビット数等に応じて決定される。
ＲＯＭ５２は、集積回路として構成されている。
ＲＯＭ５２としては、前述した構成のＲＯＭの中から選択したＲＯＭが用いられている。すなわち、記憶容量は異なっているが、回転表示体制御基板５０に配設される回転表示体制御回路５１の情報入力端子、アドレス信号出力端子及び選択信号出力端子の数と同じ数の情報出力端子、アドレス信号入力端子及び選択信号入力端子、この場合、ｍ個の情報出力端子、ｘ個のアドレス信号入力端子及び１個の選択信号入力端子を含む複数の端子を有している複数のＲＯＭの中から選択されたＲＯＭが用いられている。
これらの複数のＲＯＭでは、複数の端子の数は同じであり、複数の端子は同じ配置パターンで配置されている。「同じ配置パターンで配置されている」という記載は、同じ位置に同じ種類の端子が配置されている態様を意味する。また、各ＲＯＭでは、ｍ個のアドレス信号入力端子のうち、自己の記憶容量に対応する数を越えるアドレス信号入力端子は、内部無接続端子（ノンコネクション端子）として設定されている。
また、ＲＯＭ５２には、１個の読出信号入力端子Ｒｉが設けられている。
ＲＯＭ５２としては、前述した構成のＲＯＭの中から選択したＲＯＭが用いられている。すなわち、記憶容量は異なっているが、回転表示体制御基板５０に配設される回転表示体制御回路５１の情報入力端子、アドレス信号出力端子及び選択信号出力端子の数と同じ数の情報出力端子、アドレス信号入力端子及び選択信号入力端子、この場合、ｍ個の情報出力端子、ｘ個のアドレス信号入力端子及び１個の選択信号入力端子を含む複数の端子を有している複数のＲＯＭの中から選択されたＲＯＭが用いられている。
これらの複数のＲＯＭでは、複数の端子の数は同じであり、複数の端子は同じ配置パターンで配置されている。「同じ配置パターンで配置されている」という記載は、同じ位置に同じ種類の端子が配置されている態様を意味する。また、各ＲＯＭでは、ｍ個のアドレス信号入力端子のうち、自己の記憶容量に対応する数を越えるアドレス信号入力端子は、内部無接続端子（ノンコネクション端子）として設定されている。
また、ＲＯＭ５２には、１個の読出信号入力端子Ｒｉが設けられている。
回転表示体制御回路５１のｍ個の情報入力端子Ｄｉ１〜Ｄｉｍ５１は、回転表示体制御基板５０に配設されているｍ本の配線パターンｄ１〜ｄｍを介して、ＲＯＭ５２のｍ個の情報出力端子Ｄｏ１〜Ｄｏｍに接続される。
回転表示体制御回路５１のｘ個のアドレス信号出力端子Ａｏ１〜Ａｏｘは、回転表示体制御基板５０に配設されているｘ本の配線パターンａ１〜ａｘを介して、ＲＯＭ５２のｘ個のアドレス信号入力端子Ａｉ１〜Ａｉｘに接続される。
回転表示体制御回路５１の１個の選択信号出力端子ＣＳｏは、回転表示体制御基板５０に配設されている１本の配線パターンｓ１を介して、ＲＯＭ５２の選択信号入力端子ＣＳｉに接続される。
また、回転表示体制御回路５１の読出信号出力端子Ｒｏは、回転表示体制御基板５０に配設されている配線パターンを介して、ＲＯＭ５２の読出信号入力端子Ｒｉに接続される。
回転表示体制御回路５１のｘ個のアドレス信号出力端子Ａｏ１〜Ａｏｘは、回転表示体制御基板５０に配設されているｘ本の配線パターンａ１〜ａｘを介して、ＲＯＭ５２のｘ個のアドレス信号入力端子Ａｉ１〜Ａｉｘに接続される。
回転表示体制御回路５１の１個の選択信号出力端子ＣＳｏは、回転表示体制御基板５０に配設されている１本の配線パターンｓ１を介して、ＲＯＭ５２の選択信号入力端子ＣＳｉに接続される。
また、回転表示体制御回路５１の読出信号出力端子Ｒｏは、回転表示体制御基板５０に配設されている配線パターンを介して、ＲＯＭ５２の読出信号入力端子Ｒｉに接続される。
回転表示体５１が管理するアドレス空間を図４に示す。なお、図４では、アドレスが１６進数で示されている。
図４に示状態では、回転表示体制御回路５１は、ブロック１のアドレス空間とブロック２のアドレス空間を管理可能である。すなわち、ブロック１のアドレス空間を管理するモード（モード１）と、ブロック２のアドレス空間を管理するモード（モード２）に設定可能である。図４に示すブロック１は、第Ｑ番地（アドレス［Ｃ０００００］）〜第Ｒ番地（アドレス［ＦＦＦＦＦＦ］）により構成される、記憶容量が４Ｍバイト（３２Ｍビット）のアドレス空間である。また、ブロック２は、ブロック１のアドレス空間（第Ｑ番地〜第Ｒ番地）を含む、第Ｐ番地（アドレス［８０００００］）〜第Ｒ番地（アドレス［ＦＦＦＦＦＦ］）により構成される、記憶容量が８Ｍバイト（６４Ｍビット）のアドレス空間である。ブロック１やブロック２のアドレス空間の記憶容量は、例えば、ＲＯＭ５２として用いることができる複数のＲＯＭの記憶容量の中の最大記憶容量に基づいて設定される。
回転表示体制御回路５１をモード１あるいはモード２に設定する方法としては、種々の方法を用いることができる。
図４に示状態では、回転表示体制御回路５１は、ブロック１のアドレス空間とブロック２のアドレス空間を管理可能である。すなわち、ブロック１のアドレス空間を管理するモード（モード１）と、ブロック２のアドレス空間を管理するモード（モード２）に設定可能である。図４に示すブロック１は、第Ｑ番地（アドレス［Ｃ０００００］）〜第Ｒ番地（アドレス［ＦＦＦＦＦＦ］）により構成される、記憶容量が４Ｍバイト（３２Ｍビット）のアドレス空間である。また、ブロック２は、ブロック１のアドレス空間（第Ｑ番地〜第Ｒ番地）を含む、第Ｐ番地（アドレス［８０００００］）〜第Ｒ番地（アドレス［ＦＦＦＦＦＦ］）により構成される、記憶容量が８Ｍバイト（６４Ｍビット）のアドレス空間である。ブロック１やブロック２のアドレス空間の記憶容量は、例えば、ＲＯＭ５２として用いることができる複数のＲＯＭの記憶容量の中の最大記憶容量に基づいて設定される。
回転表示体制御回路５１をモード１あるいはモード２に設定する方法としては、種々の方法を用いることができる。
回転表示体制御回路５１が図４に示す図ロック１あるいはブロック２のアドレス空間を管理する動作は、例えば、以下のように行われる。
回転表示体制御回路５１は、電源投入時に、先ず、第Ｒ番地（アドレス［ＦＦＦＦＦＦ］）にアクセスする。この時、モード１が設定されている場合には、ブロック１の先頭番地である第Ｑ番地（アドレス［Ｃ０００００］）をアクセスする。一方、モード２が設定されている場合には、ブロック２の先頭番地である第Ｐ番地（アドレス［８０００００］）をアクセスする。
回転表示体制御回路５１は、電源投入時に、先ず、第Ｒ番地（アドレス［ＦＦＦＦＦＦ］）にアクセスする。この時、モード１が設定されている場合には、ブロック１の先頭番地である第Ｑ番地（アドレス［Ｃ０００００］）をアクセスする。一方、モード２が設定されている場合には、ブロック２の先頭番地である第Ｐ番地（アドレス［８０００００］）をアクセスする。
回転表示体制御回路５１は、各モードでは、各モードで管理するアドレス空間の記憶容量に対応するアドレス信号をアドレス信号出力端子Ａｏ１〜Ａｏｘから出力する。
すなわち、モード１では、モード１で管理するブロック１のアドレス空間の記憶容量（４Ｍバイト）に対応するビット数のアドレス信号をアドレス信号出力端子Ａｏ１〜Ａｏｘから出力する。例えば、４Ｍバイトの記憶容量に対応するｙビット（ｙ＜ｘ）のアドレス信号をアドレス信号出力端子Ａｏ１〜Ａｏｙから出力する。この場合、ｘ個のアドレス信号出力端子のうち、ｙ個を越える（ｙ＋１）番目〜ｘ番目のアドレス信号出力端子Ａｏ（ｙ＋１）〜Ａｏｘにはデータが出力されない。前記したＲＯＭ「Ｍ５９ＰＷ０３２」が用いられる場合には、２２個のアドレス信号出力端子のうち、１番目〜２１番目のアドレス信号出力端子から２１ビットのアドレス信号が出力され、２２番目のアドレス信号入力端子からはデータが出力されない。
また、モード２では、モード２で管理するブロック２のアドレス空間の記憶容量（８Ｍバイト）に対応するビット数のアドレス信号をアドレス信号出力端子Ａｏ１〜Ａｏｘ出力する。例えば、８Ｍバイトの記憶容量に対応するｘビットのアドレス信号をアドレス信号出力端子Ａｏ１〜Ａｏｘから出力する。この場合、ｘ個のアドレス信号出力端子全てが用いられる。前記したＲＯＭ「Ｍ５９ＰＷ０６４」が用いられる場合には、２２個のアドレス信号出力端子から２２ビットのアドレス信号が出力される。
すなわち、モード１では、モード１で管理するブロック１のアドレス空間の記憶容量（４Ｍバイト）に対応するビット数のアドレス信号をアドレス信号出力端子Ａｏ１〜Ａｏｘから出力する。例えば、４Ｍバイトの記憶容量に対応するｙビット（ｙ＜ｘ）のアドレス信号をアドレス信号出力端子Ａｏ１〜Ａｏｙから出力する。この場合、ｘ個のアドレス信号出力端子のうち、ｙ個を越える（ｙ＋１）番目〜ｘ番目のアドレス信号出力端子Ａｏ（ｙ＋１）〜Ａｏｘにはデータが出力されない。前記したＲＯＭ「Ｍ５９ＰＷ０３２」が用いられる場合には、２２個のアドレス信号出力端子のうち、１番目〜２１番目のアドレス信号出力端子から２１ビットのアドレス信号が出力され、２２番目のアドレス信号入力端子からはデータが出力されない。
また、モード２では、モード２で管理するブロック２のアドレス空間の記憶容量（８Ｍバイト）に対応するビット数のアドレス信号をアドレス信号出力端子Ａｏ１〜Ａｏｘ出力する。例えば、８Ｍバイトの記憶容量に対応するｘビットのアドレス信号をアドレス信号出力端子Ａｏ１〜Ａｏｘから出力する。この場合、ｘ個のアドレス信号出力端子全てが用いられる。前記したＲＯＭ「Ｍ５９ＰＷ０６４」が用いられる場合には、２２個のアドレス信号出力端子から２２ビットのアドレス信号が出力される。
また、回転表示体制御回路５１は、各モードでは、各モードで管理するアドレス空間に含まれるアドレスを示すアドレス信号をアドレス信号出力端子から出力するとともに、ＲＯＭ５２を選択することを示す選択信号を選択信号出力端子ＣＳｏから出力する。
本実施の形態では、モード１では、第Ｑ番地（アドレス［Ｃ０００００］〜第Ｒ番地（アドレス［ＦＦＦＦＦＦ］）により構成されるブロック１のアドレス空間に含まれるアドレスを示すアドレス信号をアドレス信号出力端子から出力する時に、選択信号出力端子ＣＳｏから選択信号ＣＳ１（例えば、「Ｌ」レベルの選択信号）を出力する。また、モード２では、第Ｐ番地（アドレス［８０００００］）〜第Ｒ番地（アドレス［ＦＦＦＦＦＦ］）により構成されるブロック２のアドレス空間に含まれるアドレスを示すアドレス信号をアドレス信号出力端子から出力する時に、選択信号出力端子ＣＳｏから選択信号ＣＳ２（例えば、「Ｌ」レベルの選択信号）を出力する。
選択信号を出力する方法としては、典型的には、アドレス信号出力端子から出力するアドレス信号で示されるアドレスを選択信号に変換するアドレスデコーダが用いられる。
ここで、図４に示すように、ブロック２のアドレス空間のアドレスが、１６進数のアドレス［８０００００］〜［ＦＦＦＦＦＦ］により構成される場合には、最上位のビット（例えば、ｘ番目のビット）のデータが「１」である。すなわち、モード２に設定されている場合には、アドレス信号の最上位のデータを、アドレス信号で示されるアドレスがブロック２のアドレス空間に含まれるか否かを示す信号として用いることができる。例えば、ｘビットのデータが「１」である場合には、アドレス信号がブロック２のアドレス空間に含まれていることが示され、ｘビットのデータが「０」である場合には、アドレス信号がブロック２のアドレス空間に含まれていないことが示される。
そこで、本実施の形態では、回転表示体制御回路５１に、モード１に設定されている場合には、アドレス信号出力端子Ａｏ１〜Ａｏｘから出力するアドレス信号がブロック１のアドレスに含まれるか否かを判別し、ブロック１のアドレスに含まれていれば、選択信号出力端子ＣＳｏから、選択することを示す選択信号を出力し、モード２に設定されている場合には、アドレス信号出力端子Ａｏ１〜Ａｏｘから出力するアドレス信号の特定のビット（例えば、最上位のｘビット）のデータを反転したデータを選択信号出力端子ＣＳｏから出力する選択信号出力手段を設けている。なお、特定のビットの位置は適宜選択可能であり、また、特定のビットのデータを選択信号出力端子ＣＳｏから出力することもできる。
前記したＲＯＭでは、２２番目のアドレス信号出力端子から出力されるデータ（アドレス信号の第２２ビットのデータ）を反転したデータを、選択信号出力端子から出力している。
本実施の形態では、モード１では、第Ｑ番地（アドレス［Ｃ０００００］〜第Ｒ番地（アドレス［ＦＦＦＦＦＦ］）により構成されるブロック１のアドレス空間に含まれるアドレスを示すアドレス信号をアドレス信号出力端子から出力する時に、選択信号出力端子ＣＳｏから選択信号ＣＳ１（例えば、「Ｌ」レベルの選択信号）を出力する。また、モード２では、第Ｐ番地（アドレス［８０００００］）〜第Ｒ番地（アドレス［ＦＦＦＦＦＦ］）により構成されるブロック２のアドレス空間に含まれるアドレスを示すアドレス信号をアドレス信号出力端子から出力する時に、選択信号出力端子ＣＳｏから選択信号ＣＳ２（例えば、「Ｌ」レベルの選択信号）を出力する。
選択信号を出力する方法としては、典型的には、アドレス信号出力端子から出力するアドレス信号で示されるアドレスを選択信号に変換するアドレスデコーダが用いられる。
ここで、図４に示すように、ブロック２のアドレス空間のアドレスが、１６進数のアドレス［８０００００］〜［ＦＦＦＦＦＦ］により構成される場合には、最上位のビット（例えば、ｘ番目のビット）のデータが「１」である。すなわち、モード２に設定されている場合には、アドレス信号の最上位のデータを、アドレス信号で示されるアドレスがブロック２のアドレス空間に含まれるか否かを示す信号として用いることができる。例えば、ｘビットのデータが「１」である場合には、アドレス信号がブロック２のアドレス空間に含まれていることが示され、ｘビットのデータが「０」である場合には、アドレス信号がブロック２のアドレス空間に含まれていないことが示される。
そこで、本実施の形態では、回転表示体制御回路５１に、モード１に設定されている場合には、アドレス信号出力端子Ａｏ１〜Ａｏｘから出力するアドレス信号がブロック１のアドレスに含まれるか否かを判別し、ブロック１のアドレスに含まれていれば、選択信号出力端子ＣＳｏから、選択することを示す選択信号を出力し、モード２に設定されている場合には、アドレス信号出力端子Ａｏ１〜Ａｏｘから出力するアドレス信号の特定のビット（例えば、最上位のｘビット）のデータを反転したデータを選択信号出力端子ＣＳｏから出力する選択信号出力手段を設けている。なお、特定のビットの位置は適宜選択可能であり、また、特定のビットのデータを選択信号出力端子ＣＳｏから出力することもできる。
前記したＲＯＭでは、２２番目のアドレス信号出力端子から出力されるデータ（アドレス信号の第２２ビットのデータ）を反転したデータを、選択信号出力端子から出力している。
以上のように構成されている回転表示体制御回路５１及びＲＯＭ５２は、以下のように動作する。
ＲＯＭ５２として、ｍ個の情報出力端子、ｘ個のアドレス信号入力端子、１個の選択信号入力端子を備え、第Ｐ番地（アドレス［８０００００］）〜第Ｒ番地（アドレス［ＦＦＦＦＦＦ］）により構成される、記憶容量が８Ｍバイト（６４Ｍビット）であるＲＯＭが用いられ、回転表示体制御回路５１がモード２に設定されている場合について説明する。
この場合には、８Ｍバイト（６４Ｍビット）の記憶容量を有するＲＯＭ５２は、ｘ個のアドレス信号入力端子Ａｉ１〜Ａｉｘが内部接続されている。これにより、ｘ個のアドレス信号入力端子Ａｉ１〜Ａｉｘからｘビットのアドレス信号が入力される。このｘビットのアドレス信号によって、第Ｐ番地（アドレス［８０００００］）〜第Ｒ番地（アドレス［ＦＦＦＦＦ］）の範囲内のアドレスが指定される。
そして、回転表示体制御回路５１は、モード２で管理するアドレス空間（ブロック２）の記憶容量８Ｍバイト（６４Ｍビット）に対応するビット数のアドレス信号をアドレス信号出力端子から出力する。例えば、ｘビットのアドレス信号を、ｘ個のアドレス信号出力端子Ａｏ１〜Ａｏｘから出力する。
また、回転表示体制御回路５１の選択信号出力手段は、アドレス信号出力端子Ａｏ１〜Ａｏｘから出力するアドレス信号の特定のビットのデータ、例えば、アドレス信号出力端子Ａｏｘから出力されるxビットのデータを反転したデータを、選択信号出力端子ＣＳｏから出力する。
ＲＯＭ５２は、選択信号入力端子ＣＳｉに入力される選択信号が「Ｌ」レベルである場合に、アドレス信号入力端子Ａｉ１〜Ａｉｘに入力されるアドレス信号で示されるアドレスに記憶されている情報を情報出力端子Ｄｏ１〜Ｄｏｍから出力する。
ＲＯＭ５２として、ｍ個の情報出力端子、ｘ個のアドレス信号入力端子、１個の選択信号入力端子を備え、第Ｐ番地（アドレス［８０００００］）〜第Ｒ番地（アドレス［ＦＦＦＦＦＦ］）により構成される、記憶容量が８Ｍバイト（６４Ｍビット）であるＲＯＭが用いられ、回転表示体制御回路５１がモード２に設定されている場合について説明する。
この場合には、８Ｍバイト（６４Ｍビット）の記憶容量を有するＲＯＭ５２は、ｘ個のアドレス信号入力端子Ａｉ１〜Ａｉｘが内部接続されている。これにより、ｘ個のアドレス信号入力端子Ａｉ１〜Ａｉｘからｘビットのアドレス信号が入力される。このｘビットのアドレス信号によって、第Ｐ番地（アドレス［８０００００］）〜第Ｒ番地（アドレス［ＦＦＦＦＦ］）の範囲内のアドレスが指定される。
そして、回転表示体制御回路５１は、モード２で管理するアドレス空間（ブロック２）の記憶容量８Ｍバイト（６４Ｍビット）に対応するビット数のアドレス信号をアドレス信号出力端子から出力する。例えば、ｘビットのアドレス信号を、ｘ個のアドレス信号出力端子Ａｏ１〜Ａｏｘから出力する。
また、回転表示体制御回路５１の選択信号出力手段は、アドレス信号出力端子Ａｏ１〜Ａｏｘから出力するアドレス信号の特定のビットのデータ、例えば、アドレス信号出力端子Ａｏｘから出力されるxビットのデータを反転したデータを、選択信号出力端子ＣＳｏから出力する。
ＲＯＭ５２は、選択信号入力端子ＣＳｉに入力される選択信号が「Ｌ」レベルである場合に、アドレス信号入力端子Ａｉ１〜Ａｉｘに入力されるアドレス信号で示されるアドレスに記憶されている情報を情報出力端子Ｄｏ１〜Ｄｏｍから出力する。
次に、ＲＯＭ５２として、ｍ個の情報出力端子、ｘ個のアドレス信号入力端子、１個の選択信号入力端子を備え、第Ｑ番地（アドレス［Ｃ０００００］）〜第Ｒ番地（アドレス［ＦＦＦＦＦＦ］）により構成される、記憶容量が４Ｍバイト（３２Ｍビット）３２ＭであるＲＯＭが用いられ、回転表示体制御回路５１がモード１に設定されている場合について説明する。
この場合には、４Ｍバイト（３２Ｍビット）の記憶容量を有するＲＯＭ５２は、ｘ個のアドレス信号入力端子Ａｉ１〜Ａｉｘのうち、４Ｍバイト（３２Ｍビット）の記憶容量に対応する数、例えば、ｙ個（ｙ＜ｘ）のアドレス信号入力端子Ａｉ１〜Ａｉｙが内部接続され、ｙ個を越えるアドレス信号入力端子Ａｉ（ｙ＋１）〜Ａｉｘが内部無接続端子（ノンコネクション端子）として設定されている。これにより、ｙ個のアドレス信号入力端子Ａｉ１〜Ａｉｙからｙビットのアドレス信号が入力される。このｙビットのアドレス信号によって、第Ｑ番地〜第Ｒ番地の範囲内のアドレスが指定される。
そして、回転表示体制御回路５１は、モード１で管理するアドレス空間（ブロック１）の記憶容量４Ｍバイト（３２Ｍビット）に対応するビット数のアドレス信号をアドレス信号出力端子から出力する。例えば、ｙビットのアドレス信号を、ｙ個のアドレス信号出力端子Ａｏ１〜Ａｏｙから出力する。モード１では、アドレス信号出力端子Ａｏ（ｙ＋１）〜Ａｏｘは使用されない。
また、回転表示体制御回路５１の選択信号出力手段は、アドレス信号出力端子Ａｏ１〜Ａｏｙから出力するアドレス信号がブロック１のアドレス空間に含まれているか否かを判別し、ブロック１のアドレス空間に含まれている場合には、ＲＯＭ５２を選択する選択信号、例えば、「Ｌ」レベルの選択信号を選択信号出力端子ＣＳｏから出力する。
ＲＯＭ５２は、選択信号入力端子ＣＳｉに入力される選択信号が「Ｌ」レベルである場合に、アドレス信号入力端子Ａｉ１〜Ａｏｙに入力されるアドレス信号で示されるアドレスに記憶されている情報を情報出力端子Ｄｏ１〜Ｄｏｍから出力する。
この場合には、４Ｍバイト（３２Ｍビット）の記憶容量を有するＲＯＭ５２は、ｘ個のアドレス信号入力端子Ａｉ１〜Ａｉｘのうち、４Ｍバイト（３２Ｍビット）の記憶容量に対応する数、例えば、ｙ個（ｙ＜ｘ）のアドレス信号入力端子Ａｉ１〜Ａｉｙが内部接続され、ｙ個を越えるアドレス信号入力端子Ａｉ（ｙ＋１）〜Ａｉｘが内部無接続端子（ノンコネクション端子）として設定されている。これにより、ｙ個のアドレス信号入力端子Ａｉ１〜Ａｉｙからｙビットのアドレス信号が入力される。このｙビットのアドレス信号によって、第Ｑ番地〜第Ｒ番地の範囲内のアドレスが指定される。
そして、回転表示体制御回路５１は、モード１で管理するアドレス空間（ブロック１）の記憶容量４Ｍバイト（３２Ｍビット）に対応するビット数のアドレス信号をアドレス信号出力端子から出力する。例えば、ｙビットのアドレス信号を、ｙ個のアドレス信号出力端子Ａｏ１〜Ａｏｙから出力する。モード１では、アドレス信号出力端子Ａｏ（ｙ＋１）〜Ａｏｘは使用されない。
また、回転表示体制御回路５１の選択信号出力手段は、アドレス信号出力端子Ａｏ１〜Ａｏｙから出力するアドレス信号がブロック１のアドレス空間に含まれているか否かを判別し、ブロック１のアドレス空間に含まれている場合には、ＲＯＭ５２を選択する選択信号、例えば、「Ｌ」レベルの選択信号を選択信号出力端子ＣＳｏから出力する。
ＲＯＭ５２は、選択信号入力端子ＣＳｉに入力される選択信号が「Ｌ」レベルである場合に、アドレス信号入力端子Ａｉ１〜Ａｏｙに入力されるアドレス信号で示されるアドレスに記憶されている情報を情報出力端子Ｄｏ１〜Ｄｏｍから出力する。
以上のように、本実施の形態では、回転表示体制御基板５０に配設するＲＯＭ５２として、記憶容量は異なっているが、回転表示体制御回路５１の情報入力端子、アドレス信号出力端子及び選択信号出力端子と同じ数の情報出力端子、アドレス信号入力端子及び選択信号入力端子を含む同じ数の複数の端子を有するとともに、当該複数の端子が同じ配置パターンで配置されており、記憶容量に対応する数を越えるアドレス信号入力端子が内部無接続端子（ノンコネクション端子）として設定されている複数の記憶回路の中から選択したＲＯＭを用いている。
また、回転表示体制御回路５１として、少なくとも、第１のアドレス空間を管理するモードと第２のアドレス空間を管理するモードに設定可能であり、各モードにおいて、各モードで管理するアドレス空間の記憶容量に応じたビット数のアドレス信号を出力するとともに、ＲＯＭ５２を選択することを示す選択信号を出力する制御回路を用いている。
これにより、演出仕様に応じてＲＯＭ５２の記憶容量を変更する場合、ＲＯＭ５２のみを交換すればよく、回転表示体制御基板５０に配設される回転表示体制御回路５１、回転表示体制御基板５０に配設されている配線パターン（例えば、配線パターンａ１〜ａｘ）が変更する必要がない。すなわち、ＲＯＭ５２を除く回転表示体制御基板５０を再利用することができる。
また、回転表示体制御回路５１やＲＯＭ５２の端子に空き端子が発生することもない。
したがって、部品の再利用を促進しながら、演出仕様に応じて異なる記憶容量のＲＯＭ５２を用いることができる。
また、回転表示体制御回路５１として、少なくとも、第１のアドレス空間を管理するモードと第２のアドレス空間を管理するモードに設定可能であり、各モードにおいて、各モードで管理するアドレス空間の記憶容量に応じたビット数のアドレス信号を出力するとともに、ＲＯＭ５２を選択することを示す選択信号を出力する制御回路を用いている。
これにより、演出仕様に応じてＲＯＭ５２の記憶容量を変更する場合、ＲＯＭ５２のみを交換すればよく、回転表示体制御基板５０に配設される回転表示体制御回路５１、回転表示体制御基板５０に配設されている配線パターン（例えば、配線パターンａ１〜ａｘ）が変更する必要がない。すなわち、ＲＯＭ５２を除く回転表示体制御基板５０を再利用することができる。
また、回転表示体制御回路５１やＲＯＭ５２の端子に空き端子が発生することもない。
したがって、部品の再利用を促進しながら、演出仕様に応じて異なる記憶容量のＲＯＭ５２を用いることができる。
本発明は、実施の形態で説明した構成に限定されず、種々の変更、追加、削除が可能である。
例えば、回転表示体用記憶回路として読み出しが可能なＲＯＭを用いた場合について説明したが、読み出し及び書き込みが可能な記憶回路を回転表示体用記憶回路として用いることもできる。この場合には、回転表示体制御回路の読出信号出力端子及び書込信号出力端子は、回転表示体用記憶回路の読出信号入力端子及び書込信号入力端子に接続される。また、回転表示体制御回路の情報入力端子及び回転表示体用記憶回路の情報出力端子を、情報の入力及び出力が可能な情報入出力端子として用いる。回転表示体記憶回路から情報を読み出す場合には、前述した方法が用いられる、回転表示体用記憶回路に情報を書き込む場合には、回転表示体制御回路５１のアドレス信号出力端子から回転表示体用記憶回路のアドレス信号入力端子にアドレス信号を出力するとともに、回転表示体制御回路の書込信号出力端子から回転表示体用記憶回路の書込信号入力端子に書込信号を出力し、また、選択信号出力端子ＣＳｏから、記憶回路を選択することを示す選択信号を出力する。これにより、回転表示体制御回路の情報入出力端子から回転表示体用記憶回路の情報入出力端子に出力された情報が回転表示体用記憶回路に書き込まれる（記憶される）。
回転表示体制御回路により１つの演出用記憶回路を管理する場合について説明したが、本発明の技術は、演出用制御回路により複数の演出用記憶回路を管理する場合にも用いることができる。
回転表示体制御回路により回転表示用記憶回路を管理する場合について説明したが、本発明の技術は、表示制御回路により表示用記憶回路を管理する場合、副制御回路により副制御用記憶回路を管理する場合、ランプ制御回路によりランプ用記憶回路を管理する場合、音制御回路により音用記憶回路を管理する場合にも用いることができる。
演出用制御回路で管理する各演出用記憶回路のアドレス空間のアドレス数（番地数）や数記憶容量、アドレス空間の数等は、適宜選択することができる。
また、パチンコ機について説明したが、本発明は、パチンコ機以外の種々の遊技機として構成することができる。遊技演出装置は、遊技機によって変更される。
例えば、回転表示体用記憶回路として読み出しが可能なＲＯＭを用いた場合について説明したが、読み出し及び書き込みが可能な記憶回路を回転表示体用記憶回路として用いることもできる。この場合には、回転表示体制御回路の読出信号出力端子及び書込信号出力端子は、回転表示体用記憶回路の読出信号入力端子及び書込信号入力端子に接続される。また、回転表示体制御回路の情報入力端子及び回転表示体用記憶回路の情報出力端子を、情報の入力及び出力が可能な情報入出力端子として用いる。回転表示体記憶回路から情報を読み出す場合には、前述した方法が用いられる、回転表示体用記憶回路に情報を書き込む場合には、回転表示体制御回路５１のアドレス信号出力端子から回転表示体用記憶回路のアドレス信号入力端子にアドレス信号を出力するとともに、回転表示体制御回路の書込信号出力端子から回転表示体用記憶回路の書込信号入力端子に書込信号を出力し、また、選択信号出力端子ＣＳｏから、記憶回路を選択することを示す選択信号を出力する。これにより、回転表示体制御回路の情報入出力端子から回転表示体用記憶回路の情報入出力端子に出力された情報が回転表示体用記憶回路に書き込まれる（記憶される）。
回転表示体制御回路により１つの演出用記憶回路を管理する場合について説明したが、本発明の技術は、演出用制御回路により複数の演出用記憶回路を管理する場合にも用いることができる。
回転表示体制御回路により回転表示用記憶回路を管理する場合について説明したが、本発明の技術は、表示制御回路により表示用記憶回路を管理する場合、副制御回路により副制御用記憶回路を管理する場合、ランプ制御回路によりランプ用記憶回路を管理する場合、音制御回路により音用記憶回路を管理する場合にも用いることができる。
演出用制御回路で管理する各演出用記憶回路のアドレス空間のアドレス数（番地数）や数記憶容量、アドレス空間の数等は、適宜選択することができる。
また、パチンコ機について説明したが、本発明は、パチンコ機以外の種々の遊技機として構成することができる。遊技演出装置は、遊技機によって変更される。
本発明は、以下のように構成することもできる。
すなわち、「（態様１）主制御回路と、副制御回路と、遊技演出装置と、演出用記憶回路と、演出用制御回路と、前記演出用記憶回路及び前記演出用制御回路が配設されている演出用制御基板を備え、前記主制御回路は、遊技状態に基づいて主制御信号を出力し、前記副制御回路は、前記主制御回路から出力される主制御信号に基づいて副制御信号を出力し、前記演出用制御回路は、前記副制御回路から出力される副制御信号と前記演出用記憶回路に記憶されている情報に基づいて、前記遊技演出装置を制御する演出制御信号を出力する遊技機であって、
前記演出用制御回路は、アドレス信号出力端子と、情報入力端子及び選択信号出力端子を有し、
前記演出用記憶回路は、前記演出用制御回路のアドレス信号出力端子、情報入力端子及び選択信号出力端子に接続されるアドレス信号入力端子、情報出力端子及び選択信号入力端子を有し、
前記演出用制御回路は、第１のアドレス空間を管理する第１のモードと、第２のアドレス空間を管理する第２のモードに設定可能であり、第１のモードでは、第１のアドレス空間の記憶容量に対応するビット数のアドレス信号を前記アドレス信号出力端子から出力するとともに、前記演出用記憶回路を選択することを示す選択信号を前記選択信号出力端子から出力し、第２のモードでは、第２のアドレス空間の記憶容量に対応するビット数のアドレス信号を前記アドレス信号出力端子から出力するとともに、前記演出用記憶回路を選択することを示す選択信号を前記選択信号出力端子から出力し、
前記演出用記憶回路は、記憶容量は異なっているが、前記演出用制御回路の情報入力端子、アドレス信号入力端子及び選択信号出力端子と同じ数の情報出力端子、アドレス信号入力端子及び選択信号入力端子を含む同じ数の複数の端子を有するとともに、当該複数の端子が同じ配置パターンで配置されており、記憶容量に対応する数を越えるアドレス信号入力端子が内部無接続端子に設定されている複数の記憶回路の中から選択された記憶回路が用いられている、
ことを特徴とする遊技機。」として構成することができる。
本発明は、主制御回路と、副制御回路と、遊技演出装置と、演出用記憶回路と、演出用制御回路を備えている。演出用制御回路と演出用記憶回路は、演出用制御基板に配設されている。演出用制御基板には、各回路を接続する端子や配線パターンも配設されている。主制御回路は、遊技状態に基づいて主制御信号を出力する。副制御回路は、主制御回路から出力される主制御信号に基づいて副制御信号を出力する。演出用制御回路は、副制御回路から出力される副制御信号と演出用記憶回路に記憶されている情報(記憶情報)に基づいて遊技演出装置を制御する演出制御信号を出力する。
遊技演出装置としては、例えば、回転表示体、表示装置、ＬＥＤ等のランプ（発光器）、スピーカ等の音発生装置が用いられる。また、演出用制御回路としては、回転表示体制御回路、表示制御回路、ランプ制御回路、音制御回路、副制御回路等が用いられる。
演出用制御回路は、アドレス信号出力端子、情報入力端子と選択信号出力端子等を有している。演出用制御回路は、少なくとも、第１のアドレス空間を管理する第１のモードと、第２のアドレス空間を管理する第２のモードに設定可能に構成されている。
演出用制御回路は、各モードでは、各モードで管理するアドレス空間の記憶容量に応じたアドレス信号、すなわち、記憶容量に応じたビット数のアドレス信号をアドレス信号出力端子から出力する。また、各モードで管理するアドレス空間（第１あるいは第２のアドレス空間）に含まれるアドレスを示すアドレス信号をアドレス信号出力端子から出力する時に、選択信号出力端子から選択信号を出力する。
演出用記憶回路は、アドレス信号入力端子、情報出力端子と選択信号入力端子を有している。演出用記憶回路は、演出用記憶回路を選択することを示す選択信号が選択信号入力端子に入力されると、アドレス信号入力端子に入力されるアドレス信号で示されるアドレスに記憶されている情報を情報出力端子から読み出し可能となる（出力する）。
ここで、演出用制御回路のアドレス信号出力端子、情報入力端子及び選択信号出力端子は、演出用記憶回路のアドレス信号入力端子、情報出力端子及び選択信号入力端子に接続される。演出用記憶回路としては、記憶容量は異なっているが、演出用制御回路のアドレス信号出力端子、情報入力端子、選択信号出力端子の数と同じ数のアドレス信号入力端子、情報出力端子、選択信号入力端子を含む同じ数の複数の端子を有するとともに、当該複数の端子が同じ配置パターンで配置されており、記憶容量に対応する数を越えるアドレス信号入力端子が内部無接続端子（ノンコネクション端子）として設定されている記憶回路の中から選択された記憶回路が用いられる。
「複数の端子が同じ配置パターンで配置されている」という記載は、同じ位置に同じ種類の端子が配置されている態様を意味する。
内部無接続端子（ノンコネクション端子）として設定されているアドレス信号入力端子は、形式的に端子が存在するだけで、集積回路の内部で他の回路と接続されていない。すなわち、演出用記憶回路には、アドレス信号入力端子のうち、内部無接続端子として設定されていない端子からアドレス信号が入力される。
態様１の遊技機を用いれば、部品の再利用を促進しながら、演出仕様等に応じて、空き端子を発生させることなく、演出用記憶回路の容量を簡単に変更することができる。
すなわち、「（態様１）主制御回路と、副制御回路と、遊技演出装置と、演出用記憶回路と、演出用制御回路と、前記演出用記憶回路及び前記演出用制御回路が配設されている演出用制御基板を備え、前記主制御回路は、遊技状態に基づいて主制御信号を出力し、前記副制御回路は、前記主制御回路から出力される主制御信号に基づいて副制御信号を出力し、前記演出用制御回路は、前記副制御回路から出力される副制御信号と前記演出用記憶回路に記憶されている情報に基づいて、前記遊技演出装置を制御する演出制御信号を出力する遊技機であって、
前記演出用制御回路は、アドレス信号出力端子と、情報入力端子及び選択信号出力端子を有し、
前記演出用記憶回路は、前記演出用制御回路のアドレス信号出力端子、情報入力端子及び選択信号出力端子に接続されるアドレス信号入力端子、情報出力端子及び選択信号入力端子を有し、
前記演出用制御回路は、第１のアドレス空間を管理する第１のモードと、第２のアドレス空間を管理する第２のモードに設定可能であり、第１のモードでは、第１のアドレス空間の記憶容量に対応するビット数のアドレス信号を前記アドレス信号出力端子から出力するとともに、前記演出用記憶回路を選択することを示す選択信号を前記選択信号出力端子から出力し、第２のモードでは、第２のアドレス空間の記憶容量に対応するビット数のアドレス信号を前記アドレス信号出力端子から出力するとともに、前記演出用記憶回路を選択することを示す選択信号を前記選択信号出力端子から出力し、
前記演出用記憶回路は、記憶容量は異なっているが、前記演出用制御回路の情報入力端子、アドレス信号入力端子及び選択信号出力端子と同じ数の情報出力端子、アドレス信号入力端子及び選択信号入力端子を含む同じ数の複数の端子を有するとともに、当該複数の端子が同じ配置パターンで配置されており、記憶容量に対応する数を越えるアドレス信号入力端子が内部無接続端子に設定されている複数の記憶回路の中から選択された記憶回路が用いられている、
ことを特徴とする遊技機。」として構成することができる。
本発明は、主制御回路と、副制御回路と、遊技演出装置と、演出用記憶回路と、演出用制御回路を備えている。演出用制御回路と演出用記憶回路は、演出用制御基板に配設されている。演出用制御基板には、各回路を接続する端子や配線パターンも配設されている。主制御回路は、遊技状態に基づいて主制御信号を出力する。副制御回路は、主制御回路から出力される主制御信号に基づいて副制御信号を出力する。演出用制御回路は、副制御回路から出力される副制御信号と演出用記憶回路に記憶されている情報(記憶情報)に基づいて遊技演出装置を制御する演出制御信号を出力する。
遊技演出装置としては、例えば、回転表示体、表示装置、ＬＥＤ等のランプ（発光器）、スピーカ等の音発生装置が用いられる。また、演出用制御回路としては、回転表示体制御回路、表示制御回路、ランプ制御回路、音制御回路、副制御回路等が用いられる。
演出用制御回路は、アドレス信号出力端子、情報入力端子と選択信号出力端子等を有している。演出用制御回路は、少なくとも、第１のアドレス空間を管理する第１のモードと、第２のアドレス空間を管理する第２のモードに設定可能に構成されている。
演出用制御回路は、各モードでは、各モードで管理するアドレス空間の記憶容量に応じたアドレス信号、すなわち、記憶容量に応じたビット数のアドレス信号をアドレス信号出力端子から出力する。また、各モードで管理するアドレス空間（第１あるいは第２のアドレス空間）に含まれるアドレスを示すアドレス信号をアドレス信号出力端子から出力する時に、選択信号出力端子から選択信号を出力する。
演出用記憶回路は、アドレス信号入力端子、情報出力端子と選択信号入力端子を有している。演出用記憶回路は、演出用記憶回路を選択することを示す選択信号が選択信号入力端子に入力されると、アドレス信号入力端子に入力されるアドレス信号で示されるアドレスに記憶されている情報を情報出力端子から読み出し可能となる（出力する）。
ここで、演出用制御回路のアドレス信号出力端子、情報入力端子及び選択信号出力端子は、演出用記憶回路のアドレス信号入力端子、情報出力端子及び選択信号入力端子に接続される。演出用記憶回路としては、記憶容量は異なっているが、演出用制御回路のアドレス信号出力端子、情報入力端子、選択信号出力端子の数と同じ数のアドレス信号入力端子、情報出力端子、選択信号入力端子を含む同じ数の複数の端子を有するとともに、当該複数の端子が同じ配置パターンで配置されており、記憶容量に対応する数を越えるアドレス信号入力端子が内部無接続端子（ノンコネクション端子）として設定されている記憶回路の中から選択された記憶回路が用いられる。
「複数の端子が同じ配置パターンで配置されている」という記載は、同じ位置に同じ種類の端子が配置されている態様を意味する。
内部無接続端子（ノンコネクション端子）として設定されているアドレス信号入力端子は、形式的に端子が存在するだけで、集積回路の内部で他の回路と接続されていない。すなわち、演出用記憶回路には、アドレス信号入力端子のうち、内部無接続端子として設定されていない端子からアドレス信号が入力される。
態様１の遊技機を用いれば、部品の再利用を促進しながら、演出仕様等に応じて、空き端子を発生させることなく、演出用記憶回路の容量を簡単に変更することができる。
あるいは、「（態様２）請求項１または態様１の遊技機であって、前記演出用制御回路は、第１のモードあるいは第２のモードの少なくとも一方では、前記アドレス信号出力端子から出力するアドレス信号を構成する少なくとも１つのビットのデータあるいは当該データを反転した反転データを選択信号として前記選択信号出力端子から出力することを特徴とする遊技機。」として構成することができる。
本発明では、第１あるいは第２のモードの少なくとも一方では、アドレス信号出力端子から出力するアドレス信号を構成する少なくとも１つのビットのデータを用いて選択信号を生成する。少なくとも１つのビットのデータから選択信号を生成する方法としては、少なくとも１つのデータを選択信号とする方法や、少なくとも１つのデータを反転したデータを選択信号とする方法を用いることができる。
本発明は、第１のアドレス空間と第２のアドレス空間の一方が他方に含まれている場合に好適に用いることができる。
態様２の遊技機を用いれば、選択信号を簡単に生成することができる。
本発明では、第１あるいは第２のモードの少なくとも一方では、アドレス信号出力端子から出力するアドレス信号を構成する少なくとも１つのビットのデータを用いて選択信号を生成する。少なくとも１つのビットのデータから選択信号を生成する方法としては、少なくとも１つのデータを選択信号とする方法や、少なくとも１つのデータを反転したデータを選択信号とする方法を用いることができる。
本発明は、第１のアドレス空間と第２のアドレス空間の一方が他方に含まれている場合に好適に用いることができる。
態様２の遊技機を用いれば、選択信号を簡単に生成することができる。
あるいは、「（態様３）請求項１、態様１または２のいずれかの遊技機であって、前記演出用記憶回路は、ＲＯＭであることを特徴とする遊技機。」として構成することができる。
本発明では、演出用記憶回路としてＲＯＭ（読出専用記憶回路）を用いている。
表示装置に画像を表示する表示演出の変更は頻繁に行われる。また、表示演出を変更する場合、表示装置に画像を表示する画像データを記憶するＲＯＭの記憶容量が大きく変わる。このため、少なくとも画像データを記憶するＲＯＭを演出用記憶回路として用いることにより、より高い効果を期待することができる。
態様３の遊技機を用いれば、遊技演出装置を制御するための情報が記憶されているＲＯＭの記憶容量を容易に変更することができる。
本発明では、演出用記憶回路としてＲＯＭ（読出専用記憶回路）を用いている。
表示装置に画像を表示する表示演出の変更は頻繁に行われる。また、表示演出を変更する場合、表示装置に画像を表示する画像データを記憶するＲＯＭの記憶容量が大きく変わる。このため、少なくとも画像データを記憶するＲＯＭを演出用記憶回路として用いることにより、より高い効果を期待することができる。
態様３の遊技機を用いれば、遊技演出装置を制御するための情報が記憶されているＲＯＭの記憶容量を容易に変更することができる。
あるいは、「（態様４）請求項１、態様1〜３のいずれかの遊技機であって、前記遊技演出装置として、発光器と、前記発光器を回転させるモータとを備える回転表示体が用いられ、前記演出用制御回路は、前記回転表示体のモータを制御するモータ制御信号及び発光器を制御する発光器制御信号を演出制御信号として出力することを特徴とする遊技機。」として構成することができる。
本発明では、遊技演出装置として、発光器とモータを備える回転表示体が用いられ、演出用制御回路として、回転表示体制御回路が用いられ、演出用記憶回路として、回転表示体用記憶回路が用いられている。
態様４の遊技機を用いれば、演出仕様に応じて、記憶容量が異なる回転表示体用記憶回を用いることができる。
本発明では、遊技演出装置として、発光器とモータを備える回転表示体が用いられ、演出用制御回路として、回転表示体制御回路が用いられ、演出用記憶回路として、回転表示体用記憶回路が用いられている。
態様４の遊技機を用いれば、演出仕様に応じて、記憶容量が異なる回転表示体用記憶回を用いることができる。
１０ 主制御基板
１１ 主制御回路
１２、２２、３２、３６、５２ ＲＯＭ
１３、２３、３３、３７、５３ ＲＡＭ
１４、３４ 表示装置駆動装置
１５ 特別図柄表示装置
２０ 副制御基板
２１ 副制御回路
２４ 音源ＩＣ
２５ スピーカ（音発生器）
２６ ランプ駆動回路
２７ ランプ（光発生手段）
３０ 表示制御基板
３１ 表示制御回路
３８ 表示装置駆動回路
３９ 装飾図柄表示装置
５０ 回転表示体制御基板
５１ 回転表示体制御回路
５４ モータ駆動回路
５５ ＬＥＤ駆動回路
５６ 論理和回路（ＯＲ回路）
６０ 回転表示体
６１ 回転体
６２ ＬＥＤ
６３ 駆動モータ
１１ 主制御回路
１２、２２、３２、３６、５２ ＲＯＭ
１３、２３、３３、３７、５３ ＲＡＭ
１４、３４ 表示装置駆動装置
１５ 特別図柄表示装置
２０ 副制御基板
２１ 副制御回路
２４ 音源ＩＣ
２５ スピーカ（音発生器）
２６ ランプ駆動回路
２７ ランプ（光発生手段）
３０ 表示制御基板
３１ 表示制御回路
３８ 表示装置駆動回路
３９ 装飾図柄表示装置
５０ 回転表示体制御基板
５１ 回転表示体制御回路
５４ モータ駆動回路
５５ ＬＥＤ駆動回路
５６ 論理和回路（ＯＲ回路）
６０ 回転表示体
６１ 回転体
６２ ＬＥＤ
６３ 駆動モータ
Claims (1)
- 遊技演出を行う遊技演出装置と、演出用記憶回路と、前記演出用記憶回路に記憶されている情報に基づいて、前記遊技演出装置を制御する演出制御信号を出力する演出用制御回路と、前記演出用記憶回路及び前記演出用制御回路が配設されている演出用制御基板を備える遊技機であって、
前記演出用制御回路は、前記演出用記憶回路の最大記憶容量に対応する数のアドレス信号出力端子と、情報入力端子及び選択信号出力端子を有し、
前記演出用記憶回路は、前記演出用制御回路のアドレス信号出力端子、情報入力端子及び選択信号出力端子に接続され、前記演出用制御回路のアドレス信号出力端子、情報入力端子及び選択信号出力端子と同じ数のアドレス信号入力端子、情報出力端子及び選択信号入力端子を有し、前記アドレス信号入力端子のうち、当該演出用記憶回路の記憶容量に対応する数を超えるアドレス信号入力端子が内部無接続端子に設定されており、
前記演出用制御回路は、第１のアドレス空間を管理する第１のモードと、記憶容量が前記第１のアドレス空間と異なる第２のアドレス空間を管理する第２のモードに設定可能であり、前記第１のモードでは、前記第１のアドレス空間の記憶容量に対応するビット数のアドレス信号を前記アドレス信号出力端子から出力し、前記第２のモードでは、前記第２のアドレス空間の記憶容量に対応するビット数のアドレス信号を前記アドレス信号出力端子から出力することを特徴とする遊技機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005376051A JP5070508B2 (ja) | 2005-12-27 | 2005-12-27 | 遊技機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005376051A JP5070508B2 (ja) | 2005-12-27 | 2005-12-27 | 遊技機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007175212A JP2007175212A (ja) | 2007-07-12 |
| JP5070508B2 true JP5070508B2 (ja) | 2012-11-14 |
Family
ID=38300993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005376051A Expired - Fee Related JP5070508B2 (ja) | 2005-12-27 | 2005-12-27 | 遊技機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5070508B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9322046B2 (en) | 2010-11-01 | 2016-04-26 | 3M Innovative Properties Company | Biological sterilization indicator |
| JP5785266B2 (ja) | 2010-11-01 | 2015-09-24 | スリーエム イノベイティブ プロパティズ カンパニー | 生物学的滅菌インジケーター及びその使用方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05127983A (ja) * | 1991-11-05 | 1993-05-25 | Mitsubishi Denki Eng Kk | 半導体集積回路 |
| JP2003325907A (ja) * | 2002-05-17 | 2003-11-18 | Daikoku Denki Co Ltd | 遊技機の制御装置 |
-
2005
- 2005-12-27 JP JP2005376051A patent/JP5070508B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007175212A (ja) | 2007-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5346714B2 (ja) | 遊技機 | |
| JP5258094B2 (ja) | ハード乱数監視装置及びそれが組み込まれた遊技機 | |
| JP3002985B1 (ja) | 遊技用装置 | |
| JPH1033769A (ja) | 遊技機 | |
| JP5070508B2 (ja) | 遊技機 | |
| JP5070507B2 (ja) | 遊技機 | |
| JP5128298B2 (ja) | 遊技機 | |
| JP4562441B2 (ja) | 遊技機 | |
| JPH05293245A (ja) | 遊技装置 | |
| JP4504992B2 (ja) | 遊技機 | |
| JP3850976B2 (ja) | 遊技機 | |
| JP2000070460A (ja) | 遊技機 | |
| JP2007143589A (ja) | 遊技機 | |
| JP4217597B2 (ja) | 遊技機 | |
| JP7384583B2 (ja) | 遊技機 | |
| JP3873606B2 (ja) | 遊技装置 | |
| JP4201038B2 (ja) | 遊技機 | |
| JP3979438B2 (ja) | 遊技装置 | |
| JP6701123B2 (ja) | 遊技機 | |
| JP2008079753A (ja) | 遊技機 | |
| JP5456866B2 (ja) | 遊技機 | |
| JP2021137384A (ja) | 遊技機 | |
| JP2021137386A (ja) | 遊技機 | |
| JP3915838B2 (ja) | 遊技装置 | |
| JP3915837B2 (ja) | 遊技装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081223 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090319 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110826 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111024 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120628 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120720 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5070508 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |