JP5068936B2 - Manufacturing method of multilayer piezoelectric element - Google Patents
Manufacturing method of multilayer piezoelectric element Download PDFInfo
- Publication number
- JP5068936B2 JP5068936B2 JP2005049341A JP2005049341A JP5068936B2 JP 5068936 B2 JP5068936 B2 JP 5068936B2 JP 2005049341 A JP2005049341 A JP 2005049341A JP 2005049341 A JP2005049341 A JP 2005049341A JP 5068936 B2 JP5068936 B2 JP 5068936B2
- Authority
- JP
- Japan
- Prior art keywords
- laminated
- stacked
- electrode
- stacking
- internal electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Fuel-Injection Apparatus (AREA)
- General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)
Description
本発明は、例えば燃料噴射装置等に用いられる積層型圧電素子に関するものである。 The present invention relates to a laminated piezoelectric element used in, for example, a fuel injection device.
従来の積層型圧電素子としては、例えば特許文献1に記載されているように、複数の圧電セラミック層と複数の内部電極層とを交互に積層してなる駆動部と、この駆動部の側面に設けられた側面電極とを備えたものが知られている。
例えば自動車エンジン用の燃料噴射装置は、厳しい環境下で使用されるものである。このため、燃料噴射装置に用いられる積層型圧電素子としては、高い信頼性が要求される。ところで、積層型圧電素子の積層体に積層方向に延びるクラックが発生すると、異極の内部電極同士がショートし、素子の絶縁破壊等を引き起こすことがある。しかし、上記従来技術においては、そのような積層方向に生じるクラックについては何ら考慮がなされていない。 For example, a fuel injection device for an automobile engine is used in a severe environment. For this reason, high reliability is required for the multilayer piezoelectric element used in the fuel injection device. By the way, when a crack extending in the stacking direction is generated in the stacked body of the stacked piezoelectric element, internal electrodes having different polarities may be short-circuited to cause breakdown of the element. However, in the above prior art, no consideration is given to such a crack generated in the stacking direction.
本発明の目的は、積層体の積層方向に延びるクラックの発生を防止することができる積層型圧電素子を提供することである。 An object of the present invention is to provide a multilayer piezoelectric element capable of preventing the occurrence of cracks extending in the stacking direction of a multilayer body.
本発明者らは、積層体に生じるクラックについて鋭意研究を重ねた末、積層体の積層方向に直交する方向に沿った同一極の内部電極同士の位置ずれ(積層ずれ)が積層体の積層方向に延びるクラックの発生に影響を与えていることを見出した。そして、更に検討を重ねて試行錯誤を繰り返した結果、内部電極同士の積層ずれの最適範囲を見つけ出した。本発明は、このような知見に基づいて成されたものである。 The inventors of the present invention have made extensive studies on the cracks generated in the laminated body, and as a result, the positional deviation (stacking deviation) between the internal electrodes of the same pole along the direction orthogonal to the lamination direction of the laminated body is the lamination direction of the laminated body. It has been found that it has an effect on the occurrence of cracks extending in the area. As a result of further examination and repeated trial and error, the optimum range of misalignment between internal electrodes was found. The present invention has been made based on such knowledge.
即ち、本発明は、第1内部電極と第2内部電極とが圧電体を介して交互に複数ずつ積層されてなる構造を有する積層体を備えた積層型圧電素子であって、第1内部電極と第2内部電極とが圧電体を介して交互に積層されてなる複数の積層ブロックを積み上げ、その後に各積層ブロックを焼成して形成されており、積層ブロックは、第1内部電極及び第2内部電極が積層器により機械的に位置合わせされた状態で積層されることによって形成されており、互いに異なる各積層ブロックにおける第1内部電極同士の積層方向に直交する方向のずれ及び第2内部電極同士の積層方向に直交する方向のずれが何れも60μm以下となっていることを特徴とするものである。 That is, the present invention is a multilayer piezoelectric element including a multilayer body having a structure in which a plurality of first internal electrodes and second internal electrodes are alternately stacked via a piezoelectric body. And the second internal electrode are formed by stacking a plurality of laminated blocks that are alternately laminated via piezoelectric bodies, and then firing each laminated block. The laminated block includes the first internal electrode and the second internal electrode. The internal electrodes are formed by being laminated in a mechanically aligned state by a laminator, and the first internal electrodes in different laminated blocks are displaced in the direction perpendicular to the laminating direction and the second internal electrodes. Any deviation in the direction perpendicular to the stacking direction is 60 μm or less.
例えば燃料噴射装置に用いられる積層型圧電素子では、大きな変位量を必要とするため、積層体の積層数が多くなる。このため、そのような多層の積層型圧電素子を得る場合には、第1内部電極と第2内部電極とが圧電体を介して交互に積層されてなる積層ブロックを複数作製し、これらの積層ブロックを更に積み重ねるといった手法を採用するのが好適である。各積層ブロックは、積層数を必要以上に多くしなくて済むため、市販の積層器を使って作ることができる。積層器を用いた圧電体の積層では、各層の位置合わせを機械的に行うため、一つの積層ブロック内において第1内部電極同士のずれ及び第2内部電極同士のずれは殆ど生じない。このため、上記のような内部電極同士のずれ量の規定は、各積層ブロックの間でのみ行えば良いことになる。そこで、上記のように互いに異なる各積層ブロックにおける第1内部電極同士のずれ及び第2内部電極同士のずれの範囲を規定することにより、積層体にかかる積層方向の引っ張り応力の集中が低減されるため、積層体にクラック自体が入りにくくなる。これにより、積層体に積層方向のクラックが生じることを防止できる。 For example, a laminated piezoelectric element used in a fuel injection device requires a large amount of displacement, and thus the number of laminated bodies increases. For this reason, in order to obtain such a multilayer laminated piezoelectric element, a plurality of laminated blocks in which the first internal electrodes and the second internal electrodes are alternately laminated via the piezoelectric body are manufactured. It is preferable to adopt a method of further stacking blocks. Each laminated block can be made using a commercially available laminator because it is not necessary to increase the number of laminated layers more than necessary. In the stacking of the piezoelectric bodies using the stacker, since the alignment of each layer is performed mechanically, the shift between the first internal electrodes and the shift between the second internal electrodes hardly occur in one stack block. For this reason, it is only necessary to define the amount of deviation between the internal electrodes as described above between the stacked blocks. Therefore, by defining a first internal electrode displacement及beauty range shift between the second internal electrodes between the different respective lamination blocks as described above, it is reduced concentration in the stacking direction of the tensile stress applied to the laminate Therefore, it becomes difficult for cracks to enter the laminate. Thereby, it can prevent that the crack of a lamination direction arises in a laminated body.
好ましくは、積層体は、第1内部電極同士の積層方向に直交する方向のずれ及び第2内部電極同士の積層方向に直交する方向のずれが何れも30μm以下となっている。これにより、積層体にかかる積層方向の引っ張り応力の集中がより低減されるため、積層体に積層方向のクラックが生じることを一層防止できる。 Preferably, the laminate, are I Do the following direction deviation both 30μm orthogonal to the stacking direction of displacement及beauty second internal electrodes to each other in the direction perpendicular to the stacking direction between the first internal electrode. Thereby, since concentration of tensile stress in the stacking direction applied to the stacked body is further reduced, it is possible to further prevent the stack from cracking in the stacking direction.
本発明によれば、積層体の積層方向に延びるクラックの発生が防止されるので、第1内部電極と第2内部電極との電気的ショートによる積層型圧電素子の絶縁破壊を回避することができる。これにより、積層型圧電素子の信頼性及び耐久性を向上させることが可能となる。 According to the present invention, since the generation of cracks extending in the stacking direction of the stacked body is prevented, the dielectric breakdown of the stacked piezoelectric element due to an electrical short between the first internal electrode and the second internal electrode can be avoided. . Thereby, the reliability and durability of the multilayer piezoelectric element can be improved.
以下、本発明に係わる積層型圧電素子の好適な実施形態について、図面を参照して詳細に説明する。 DESCRIPTION OF EMBODIMENTS Hereinafter, preferred embodiments of a multilayer piezoelectric element according to the present invention will be described in detail with reference to the drawings.
図1は、本発明に係わる積層型圧電素子の一実施形態を示す概略斜視図であり、図2は、その積層型圧電素子の側面図である。各図において、本実施形態の積層型圧電素子1は、例えば自動車に搭載されるエンジンのインジェクタ(燃料噴射装置)に用いられるものである。
FIG. 1 is a schematic perspective view showing an embodiment of a multilayer piezoelectric element according to the present invention, and FIG. 2 is a side view of the multilayer piezoelectric element. In each figure, the multilayer
積層型圧電素子1は、多角柱状(ここでは四角柱状)の積層体2を備えている。積層体2は、圧電体3を介して内部電極4Aと内部電極4Bとが交互に複数ずつ積層されてなる積層ブロック5を複数有している。積層体2は、これらの積層ブロック5を積み重ね、更に複数の圧電体3からなる上蓋部6と下蓋部7とで上下から挟み込むように構成されている。圧電体3は、例えばPZT(チタン酸ジルコン酸鉛)を主成分とする圧電セラミック材料で形成されている。内部電極4A,4Bは、Ag,Pdを主成分とする導電材料で形成されている。
The multilayer
積層体2の上面及び下面の寸法は、例えば7mm×7mm程度である。積層体2の高さは、例えば30mm程度である。このうち、各積層ブロック5の厚さは、例えば2〜3mm程度であり、上蓋部6及び下蓋部7の厚さは、各々例えば1mm程度である。また、圧電体3の厚さは、1層当たり80〜100μm程度であり、内部電極4A,4Bの厚さは、例えば0.5〜5.0μm程度である。
The dimensions of the upper surface and the lower surface of the
積層体2は、互いに対向する側面2a,2bを有している。これらの側面2a,2bの対向方向は、積層体2の積層方向に対して直交している。内部電極4Aは、積層体2の側面2bよりも内側から側面2aに露出するように形成され、内部電極4Bは、積層体2の側面2aよりも内側から側面2bに露出するように形成されている。これにより、内部電極4A,4Bの一部が互いに重なり合うこととなる。圧電体3において、積層体2の積層方向に隣り合う内部電極4A,4Bに挟まれる部分は、内部電極4A,4Bに電圧を印加したときに積層体2の積層方向に伸縮動作(変位)する圧電活性部3aである。圧電体3における他の部分は、内部電極4A,4Bに電圧を印加しても伸縮動作しない領域である。
The
積層ブロック5の内部電極4Aと異なる積層ブロック5の内部電極4Aとのずれ(積層体2の側面2a,2bの対向方向のずれ)Dは、60μm以下、好ましくは30μm以下である(図3参照)。また、積層ブロック5の内部電極4Bと異なる積層ブロック5の内部電極4Bとの同方向のずれについても同様である。この内部電極4A同士のずれ量及び内部電極4B同士のずれ量については、後で詳述する。なお、内部電極4Aから側面2bまでの長さLは、ほぼ0.5mm程度である(図3参照)。また、内部電極4Bから側面2aまでの長さについても同様である。
The deviation D between the
積層体2の側面2aには、各内部電極4Aと電気的に接続された外部電極8Aが設けられ、積層体2の側面2bには、各内部電極4Bと電気的に接続された外部電極8Bが設けられている。
An
外部電極8A,8Bは、積層体2の側面2a,2bの一部を覆うように積層体2の積層方向に延在する電極部9と、これらの電極部9の外側に配置された矩形波状の電極部10とからなっている。電極部10は、積層体2の積層方向に対して伸縮性(柔軟性)をもつように電極部9にスポット的に接合されている。これにより、各内部電極4A同士の電気的接続及び各内部電極4B同士の電気的接続を確保しつつ、圧電体3の伸縮動作の阻害を抑えることができる。なお、電極部9,10同士の接合は、半田付け、溶接、導電性接着剤等により行う。電極部9は、例えばAg、Au及びCuのいずれかを主成分とする導電材料で形成されている。電極部10は、例えばCu及びその合金、Ni及びその合金、ベリリウム銅等で形成されている。
The
このような積層型圧電素子1において、外部電極8A,8B間に所定の電圧を印加すると、外部電極8A,8Bと接続された内部電極4A,4B間に電圧が印加されることになる。これにより、内部電極4A,4Bに挟まれた圧電体3(圧電活性部3a)に電界が生じ、この圧電活性部3aが伸縮し、これに伴って積層体2が積層方向に変位する。
In such a laminated
次に、上述した積層型圧電素子1を製造する方法について図4により説明する。まず、PZT等を主成分としたセラミック粉体を用意し、これに有機バインダ及び有機溶剤等を混合したペーストを作製する。そして、例えばドクターブレード法によって上記ペーストをキャリアフィルム上に塗布することにより、上記の圧電体3となるセラミックグリーンシートを形成する(手順101)。
Next, a method for manufacturing the multilayer
続いて、グリーンシートに上記の内部電極4Aとなる電極パターンを形成すると共に、別のグリーンシートに上記の内部電極4Bとなる電極パターンを形成する(手順102)。このとき、例えばAg:Pd=7:3の比率で構成された導電材料と有機バインダ及び有機溶剤等とを混合したペーストを作製した後、例えばスクリーン印刷法によりグリーンシート上に電極パターンを印刷する。
Subsequently, an electrode pattern to be the
続いて、電極パターンが形成されたグリーンシートを所定の枚数だけ積層することで、上記の積層ブロック5となるグリーン積層ブロックを複数作製する(手順103)。このグリーン積層ブロックの作製は、専用の積層器を用いて行う。この場合には、各グリーンシート同士の位置合わせが機械的に行われる事になるため、上記の内部電極4Aとなる電極パターン同士の積層ずれ及び上記の内部電極4Bとなる電極パターン同士の積層ずれは、殆ど生じない。また、図示されていないが、電極パターンが形成されていないグリーンシートを所定の枚数だけ積層することで、上記の上蓋部6及び下蓋部7となるグリーン蓋体を形成する。
Subsequently, by stacking a predetermined number of green sheets on which electrode patterns are formed, a plurality of green laminated blocks serving as the
そして、グリーン積層ブロックを、加熱しながら所定の圧力(例えば30MPa)で積層方向にプレスする(手順104)。このとき、加熱温度は、例えば70℃程度であり、加熱時間は、例えば10秒程度である。 Then, the green laminated block is pressed in the lamination direction at a predetermined pressure (for example, 30 MPa) while being heated (procedure 104). At this time, the heating temperature is, for example, about 70 ° C., and the heating time is, for example, about 10 seconds.
続いて、複数のグリーン積層ブロックと上下のグリーン蓋体とを積層することで、グリーン積層体を作製する(手順105)。このとき、各グリーン積層ブロックと上下のグリーン蓋体とを手動で整列させながら積み重ねる。 Then, a green laminated body is produced by laminating a plurality of green laminated blocks and upper and lower green lids (procedure 105). At this time, the green laminated blocks and the upper and lower green lids are stacked while being manually aligned.
そして、グリーン積層体を、加熱しながら所定の圧力(例えば100MPa)で積層方向にプレスする(手順106)。このとき、加熱温度は、例えば80℃程度であり、加熱時間は、例えば20分程度である。続いて、ダイヤモンドブレード等を用いてプレス後のグリーン積層体を所定の寸法に切断する(手順107)。 Then, the green laminated body is pressed in the laminating direction at a predetermined pressure (for example, 100 MPa) while being heated (procedure 106). At this time, the heating temperature is, for example, about 80 ° C., and the heating time is, for example, about 20 minutes. Subsequently, the pressed green laminate is cut into a predetermined size using a diamond blade or the like (procedure 107).
続いて、切断後のグリーン積層体をセッターに載せ、当該グリーン積層体の脱脂(脱バインダ)を所定の温度(例えば400℃程度)で行う(手順108)。そして、脱脂後のグリーン積層体が載置されたセッターを密閉こう鉢内に入れ、当該グリーン積層体の焼成を行い、焼結体を得る(手順109)。このとき、焼成温度は、例えば1100℃程度であり、焼成時間は、例えば2時間程度である。その後、図示されていないが、焼結体の研磨を行うことで、所定の寸法を有する上記の積層体2が得られる。
Subsequently, the cut green laminate is placed on a setter, and degreasing (debinding) of the green laminate is performed at a predetermined temperature (for example, about 400 ° C.) (procedure 108). Then, the setter on which the degreased green laminate is placed is placed in a closed mortar, and the green laminate is fired to obtain a sintered body (procedure 109). At this time, the firing temperature is, for example, about 1100 ° C., and the firing time is, for example, about 2 hours. Then, although not shown in figure, the said
続いて、積層体2の側面2aに外部電極8Aを形成すると共に、積層体2の側面2bに外部電極8Bを形成する(手順110)。具体的には、まず例えばAgを主成分とする導電ペーストを積層体2の側面2a,2bにスクリーン印刷した後、焼付処理等を行うことで、側面2a,2bに電極部9を形成する。そして、波状に延びる電極部10を、例えば半田付けにより電極部9と接合する。なお、電極部10は、例えばベリリウム銅からなる板材を矩形波形状に加工し、ニッケルめっきとスズめっきとを施すことによって得られる。
Subsequently, the
最後に、例えば温度120℃の環境下で、圧電体3の厚みに対する電界強度が2kV/mmとなるように所定の電圧を例えば3分間印加することにより、分極処理を行う(手順111)。これにより、積層型圧電素子1が完成する。
Finally, a polarization treatment is performed by applying a predetermined voltage, for example, for 3 minutes so that the electric field strength with respect to the thickness of the
ところで、上述した製法によって得られた積層型圧電素子1のスクリーニングを実施すると、図5に示すように、積層体2にクラックCが発生していることがある。なお、図5は、スクリーニング条件として、周波数200Hzの矩形波電圧200Vを内部電極4A,4Bに5分間印加して、積層型圧電素子1を変位動作させた後の状態を示したものである。
By the way, when screening of the multilayer
この図では、異なる積層ブロック5の内部電極4B同士がずれている。つまり、各積層ブロック5同士の積層ずれが起きている。また、互いに積層ずれが生じている各積層ブロック5の境界部付近にクラックCが入り、そのクラックCが更に積層体2の積層方向に延びている。また、クラックCは、積層ずれが生じている積層ブロック5における積層方向の中央部付近にも入っている。なお、このようなクラックCの発生は、積層体2の高さが20mm以上、積層体2の上面の一辺が10mm以下である場合に、特に顕著であることが分かった。
In this figure, the
このように積層体にクラックが入る原因を究明すべく、有限要素法によるシミュレーションを行った。具体的には、図6に示すように、積層ブロック単位で積層ずれがあると仮定した場合に、積層体を変位動作させた時に積層体に加わる積層方向の引っ張り応力についての解析を行った。なお、図6において、点線Pは、互いに積層ずれを起こしている各積層ブロックの境界を表す線であり、1点鎖線Qは、各積層ブロックにおける同極の内部電極の端を結んだ線である。また、図中のハッチング部Rは、積層体に加わる積層方向の引っ張り応力が強い部分を示している。 In order to investigate the cause of the cracks in the laminate, a simulation by the finite element method was performed. Specifically, as shown in FIG. 6, when it was assumed that there was a stacking deviation in units of stacking blocks, an analysis was performed on the tensile stress in the stacking direction applied to the stack when the stack was displaced. In FIG. 6, the dotted line P is a line that represents the boundary between the stacked blocks that are misaligned with each other, and the alternate long and short dash line Q is a line that connects the ends of the internal electrodes of the same polarity in each stacked block. is there. A hatched portion R in the figure indicates a portion where the tensile stress in the stacking direction applied to the stacked body is strong.
この解析結果から、互いに積層ずれを起こしている各積層ブロックの境界部付近と、積層ずれを起こしている積層ブロックにおける積層方向の中央部付近とに、積層方向の引っ張り応力が集中していることが分かる。つまり、各積層ブロック同士の積層ずれがあるときに、積層方向の引っ張り応力が集中している箇所は、上記のクラックの発生位置(図5参照)とほぼ一致している。 From this analysis result, the tensile stress in the stacking direction is concentrated near the boundary between the stacked blocks causing misalignment to each other and near the center in the stacking direction of the stacked blocks causing misalignment. I understand. That is, when there is a stacking deviation between the stacked blocks, the location where the tensile stress in the stacking direction is concentrated substantially coincides with the crack generation position (see FIG. 5).
以上のことから、積層体2において各積層ブロック5同士の積層ずれが大きいと、内部電極4A,4Bに電圧を印加して積層体2を変位動作させたときに、各積層ブロック5の境界部付近に積層方向の引っ張り応力が集中するため、その部分から積層体2にクラックが入りやすくなると思われる。そして、更に積層体2の変位動作が繰り返し行われると、そのクラックが積層体2の積層方向に延びていくと考えられる。このような積層体2の積層方向のクラックが発生すると、積層体2に若干含まれる水分等を介して内部電極4A,4B間に電流が流れ、内部電極4A,4Bのショート不良を引き起こし、積層型圧電素子1の絶縁破壊が発生してしまう。
From the above, when the stacking deviation between the
そこで、上述したスクリーニングによって、各積層ブロック同士の積層ずれ量と素子の良品率(絶縁破壊が起こらなかった確率)との関係について調べた。その結果を図7に示す。同図に示す結果から、各積層ブロック同士の積層ずれ、つまり各積層ブロックの同一極の内部電極同士の位置ずれがクラックの発生に影響し、ひいては素子の品質に影響を及ぼすことが明らかとなった。図7から分かるように、各積層ブロック同士の積層ずれが60μm以下のときは、素子の良品率が約90%以上であり、各積層ブロック同士の積層ずれが30μm以下のときは、素子の良品率が約96%以上である。 Therefore, the above-described screening was used to examine the relationship between the amount of misalignment between the laminated blocks and the non-defective product ratio (probability that dielectric breakdown did not occur). The result is shown in FIG. From the results shown in the figure, it is clear that the stacking misalignment between the stacked blocks, that is, the positional shift between the internal electrodes of the same pole of each stacked block affects the generation of cracks and thus the quality of the element. It was. As can be seen from FIG. 7, when the stacking deviation between the stacked blocks is 60 μm or less, the non-defective product ratio is about 90% or more, and when the stacking shift between the stacked blocks is 30 μm or less, the device is non-defective. The rate is about 96% or more.
従って、各積層ブロック5同士の積層ずれは、前述したように60μm以下、好ましくは30μm以下とする。これを満足するためには、積層型圧電素子1の製造工程において積層体2を作製する際に、例えば画像処理等を用いて各グリーン積層ブロック同士の位置合わせを精密に行う。
Accordingly, the stacking deviation between the
このように各積層ブロック5同士の積層ずれ量を規定することより、内部電極4A,4Bに電圧を印加して積層体2を変位動作させたときに、各積層ブロック5の境界部付近にかかる積層方向の引っ張り応力が抑えられ、当該箇所にクラックが入りにくくなる。これにより、積層体2に積層方向に延びるクラックが入ることが防止されるため、内部電極4A,4Bが電気的にショートして積層型圧電素子1の絶縁破壊を引き起こすことを回避できる。従って、積層型圧電素子1が自動車等といった厳しい環境下で使用される場合であっても、積層型圧電素子1の信頼性を向上させることができる。
By defining the stacking deviation amount between the
なお、本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態では、圧電体3及び内部電極4A,4Bを有する複数の積層ブロック5を積み重ねることで、積層体2を形成する構成としたが、そのような積層ブロック5を作製せずに、例えば内部電極4Aが形成された圧電体3と内部電極4Bが形成された圧電体3とを1つずつ積層して積層体2を形成しても良い。この場合には、各内部電極4A同士のずれ及び各内部電極4B同士のずれを60μm以下とする。
The present invention is not limited to the above embodiment. For example, in the above-described embodiment, the
1…積層型圧電素子、2…積層体、3…圧電体、4A…内部電極(第1内部電極)、4B…内部電極(第2内部電極)、5…積層ブロック、D…異なる積層ブロック5の内部電極4A同士のずれ量。
DESCRIPTION OF
Claims (2)
前記積層体を、前記第1内部電極と前記第2内部電極となる電極パターンが形成されたグリーンシートが積層されてなるグリーン積層ブロックを複数積み上げ、その後に前記各グリーン積層ブロックを焼成し、前記第1内部電極と前記第2内部電極とが前記圧電体を介して交互に積層されてなる複数の積層ブロックにより形成し、
前記グリーン積層ブロックを、前記第1内部電極及び前記第2内部電極となる前記電極パターンを積層器により機械的に位置合わせされた状態で積層することによって形成し、
互いに異なる前記各積層ブロックにおける前記第1内部電極同士の積層方向に直交する方向のずれ及び前記第2内部電極同士の積層方向に直交する方向のずれを何れも60μm以下とし、
前記ずれは、前記積層ブロック内での同極の内部電極の前記積層方向に直交する方向の端を結んだ線と、他の前記積層ブロック内での前記線との間隔であることを特徴とする積層型圧電素子の製造方法。 A method for manufacturing a laminated piezoelectric element comprising a laminate having a structure in which a plurality of first internal electrodes and second internal electrodes are alternately laminated via piezoelectric bodies,
It said laminate stacking a plurality of the green multilayer block first internal electrode and the green sheet electrode pattern serving as the second internal electrodes are formed are laminated, and then firing the respective green laminate block, wherein The first internal electrode and the second internal electrode are formed by a plurality of stacked blocks that are alternately stacked via the piezoelectric body,
The green laminated block formed by Rukoto be stacked while being mechanically aligned by laminator said electrode pattern to be the first inner electrode and the second internal electrode,
Said different and less than the first internal electrode direction deviation perpendicular to the stacking direction of and between said second both the internal electrode direction of displacement perpendicular to the stacking direction between 60μm in each laminated block each other,
The deviation is an interval between a line connecting ends of the internal electrodes of the same polarity in the stacked block in a direction perpendicular to the stacking direction and the line in another stacked block. A method for manufacturing a laminated piezoelectric element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005049341A JP5068936B2 (en) | 2005-02-24 | 2005-02-24 | Manufacturing method of multilayer piezoelectric element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005049341A JP5068936B2 (en) | 2005-02-24 | 2005-02-24 | Manufacturing method of multilayer piezoelectric element |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006237246A JP2006237246A (en) | 2006-09-07 |
JP5068936B2 true JP5068936B2 (en) | 2012-11-07 |
Family
ID=37044574
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005049341A Active JP5068936B2 (en) | 2005-02-24 | 2005-02-24 | Manufacturing method of multilayer piezoelectric element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5068936B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4911066B2 (en) | 2007-02-26 | 2012-04-04 | 株式会社デンソー | Multilayer piezoelectric element |
JP5141046B2 (en) * | 2007-02-27 | 2013-02-13 | Tdk株式会社 | Multilayer piezoelectric element |
DE102008007202A1 (en) | 2008-02-01 | 2009-08-06 | Robert Bosch Gmbh | Piezo actuator module for use with piezo injector, has piezo actuator that is enclosed with coating made of resin material and metal cover, where oxidation gas is inserted or introduced in area |
JP5672884B2 (en) * | 2010-09-15 | 2015-02-18 | 株式会社村田製作所 | Piezoelectric vibration element and manufacturing method thereof |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11297581A (en) * | 1998-04-15 | 1999-10-29 | Dainippon Printing Co Ltd | Method and device for manufacturing multilayer electronic component |
JP2003205511A (en) * | 2001-11-07 | 2003-07-22 | Denso Corp | Method for manufacturing ceramic laminate |
JP2005005680A (en) * | 2003-05-21 | 2005-01-06 | Denso Corp | Piezoelectric actuator |
-
2005
- 2005-02-24 JP JP2005049341A patent/JP5068936B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006237246A (en) | 2006-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4358220B2 (en) | Multilayer piezoelectric element | |
JP4967239B2 (en) | Multilayer piezoelectric element | |
JP4843948B2 (en) | Multilayer piezoelectric element | |
JP5087914B2 (en) | Multilayer piezoelectric element | |
US7323807B2 (en) | Multilayer electronic component | |
JP5068936B2 (en) | Manufacturing method of multilayer piezoelectric element | |
JP5141046B2 (en) | Multilayer piezoelectric element | |
JP5200331B2 (en) | Multilayer piezoelectric element | |
JP2007019420A (en) | Stacked piezoelectric element | |
US11189777B2 (en) | Multilayer piezoelectric element and vibrating device | |
JP5194333B2 (en) | Piezoelectric element and piezoelectric device | |
JP4581744B2 (en) | Ceramic element | |
JP2004274029A (en) | Piezoelectric actuator | |
JP6708961B2 (en) | Piezoelectric element | |
JP5087822B2 (en) | Piezoelectric element | |
JP4373904B2 (en) | Multilayer piezoelectric element | |
JP5205689B2 (en) | Multilayer piezoelectric element | |
KR102083992B1 (en) | Electronic component | |
JP2018006684A (en) | Piezoelectric element | |
JP2007266468A (en) | Laminated piezoelectric element | |
JP4335118B2 (en) | Multilayer piezoelectric element | |
JP5066785B2 (en) | Piezoelectric element | |
JP4497032B2 (en) | Electronic components | |
JP4724385B2 (en) | Laminated electronic components and laminated intermediates | |
JP4262211B2 (en) | Piezoelectric element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090310 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090312 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091106 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110303 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110310 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110805 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120713 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120816 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150824 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5068936 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |