JP5066628B2 - 磁気検出装置 - Google Patents

Description

本発明は、高分解能磁気エンコーダ等に用いられる磁気検出装置に関する。

図１０は、従来の高分解能磁気エンコーダに使用される磁気検出装置（磁気センサ）の信号処理回路図及び出力波形図である。

図１０（ａ）に示すように、複数の磁気検出素子Ｒ１〜Ｒ１２によりブリッジ回路が構成されている。このうち、複数の磁気検出素子Ｒ１〜Ｒ６が直列に接続され、複数の磁気検出素子Ｒ１〜Ｒ６を同数ずつに分ける中間点からの出力電圧が差動増幅器（差動アンプ）１に入力される。また複数の磁気検出素子Ｒ７〜Ｒ１２が直列に接続され、複数の磁気検出素子Ｒ７〜Ｒ１２を同数ずつに分ける中間点からの出力電圧が差動増幅器１に入力される。

また図１０（ｂ）に示す波形図ａは、差動増幅器１からの出力波形を示す。図１０（ａ）に示すように差動増幅器１の出力側には二股に分かれて一方に基準電圧Ｖ０よりも高い閾値電圧ＶＴＨを持つシュミットトリガ型のコンパレータ２が接続され、他方に基準電圧Ｖ０よりも低い閾値電圧ＶＴＬを持つシュミットトリガ型のコンパレータ３が接続されている。コンパレータ２では、閾値電圧ＶＴＨよりも高い出力電圧に対してパルス信号を出力する（図１０（ｂ）の波形図ｂ）。また、コンパレータ３では、閾値電圧ＶＴＬよりも低い出力電圧に対してパルス信号を出力する（図１０（ｂ）の波形図ｃ）。

そして、図１０（ａ）に示すように、コンパレータ２，３の出力側には、ＯＲ回路４が接続される。ＯＲ回路４では、コンパレータ２にて生成されたパルス信号と、コンパレータ３にて生成されたパルス信号とが合成され、図１０（ｂ）の波形図ｄに示すパルス信号が得られる。

図１０（ａ）に示す回路構成のブリッジ回路では、高い検出精度を得るために、ブリッジ回路からの出力電圧を一旦、差動増幅器１にて差動増幅させて一つの出力波形に成形し直し、続いて、シュミットトリガ型のコンパレータ２，３を用いて、パルス波形を生成しており、回路構成が複雑且つ大型化する問題があった。

特許文献１に記載された発明には、入力端子と中間点（出力点）との間、及び中間点とグランド端子との間に、夫々、複数の磁気検出素子が直列に接続された回路構成が開示されている。なお特許文献１に記載された発明には、［００３０］欄に「この電圧変化はアンプやコンパレータ（図示しない）により矩形波信号に変換され、・・・」と記載されている。

また特許文献２に記載された磁気ロータリーエンコーダには、複数の磁気検出素子を備えたブリッジ回路と、３つの差動増幅器と３つのコンパレータとを備えた電気回路が開示されている。

いずれにしても特許文献に記載された発明では、従来と同様に、回路構成が複雑且つ大型化する問題を解決することは出来なかった。

特開２００１−１７４２８６号公報 特開平４−３６６１３号公報

そこで本発明は上記従来の課題を解決するためのものであり、特に、従来に比べて回路構成をコンパクトにでき、優れた検出精度を得ることが出来る磁気検出装置を提供することを目的とする。

本発明における磁気検出装置は、
外部磁界に対して電気特性が変化する磁気検出素子が複数設けられてブリッジ回路が構成されており、
前記ブリッジ回路の各直列回路の中間点には夫々、２つの出力部が設けられており、一方の直列回路の入力端子側に設けられた第１の出力部とグランド端子側に設けられた第２の出力部の間、及び他方の直列回路の入力端子側に設けられた第３の出力部とグランド端子側に設けられた第４の出力部との間には、夫々、抵抗部が接続されており、前記第１の出力部と前記第４の出力部とが第１のコンパレータに接続され、前記第２の出力部と前記第３の出力部とが第２のコンパレータに接続されていることを特徴とするものである。

具体的には、前記ブリッジ回路を構成する第１の直列回路には、第１の検出部及び第２の検出部を構成する各磁気検出素子が直列に接続されており、前記第１の検出部は入力端子に接続され、前記第２の検出部はグランド端子に接続され、前記第１の検出部と前記第２の検出部の間には第１の抵抗部が接続されており、前記第１の検出部と前記第１の抵抗部の間に前記第１の出力部が設けられると共に、前記第２の検出部と前記第１の抵抗部の間に前記第２の出力部が設けられており、
前記ブリッジ回路を構成する第２の直列回路には、前記第１の検出部とともに抵抗値変化する第４の検出部及び前記第２の検出部とともに抵抗値変化する第３の検出部が設けられ、前記第３の検出部及び前記第４の検出部を構成する各磁気検出素子が直列に接続されており、前記第３の検出部は前記入力端子に接続され、前記第４の検出部はグランド端子に接続され、前記第３の検出部と前記第４の検出部の間には第２の抵抗部が接続されており、前記第３の検出部と前記第２の抵抗部の間に前記第３の出力部が設けられると共に、前記第４の検出部と前記第２の抵抗部の間に前記第４の出力部が設けられている構成に出来る。

本発明では、ブリッジ回路の各直列回路の中間位置に第１の抵抗部、及び第２の抵抗部を接続することで、各抵抗部よりも入力端子側に設けられた第１の出力部及び第３の出力部からの出力電圧の基準電圧を、前記抵抗部が設けられていない従来構成での基準電圧よりも高電圧側にシフト調整でき、また、各抵抗部よりもグランド端子側に設けられた第２の出力部及び第４の出力部からの出力電圧の基準電圧を、前記抵抗部が設けられていない従来構成での基準電圧よりも低電圧側にシフト調整できる。よって、同じコンパレータに接続される第１の出力部と第４の出力部からの夫々の出力電圧の基準電圧間に予め電位差を生じさせることができ、同様に、同じコンパレータに接続される第２の出力部と第３の出力部からの夫々の出力電圧の基準電圧間に予め電位差を生じさせることができる。この結果、信号処理回路の初段にて信号のシングルエンド化のために差動増幅器等を用いなくても、各出力部と各コンパレータとを接続することで各コンパレータにて夫々、高精度にパルス信号を生成でき、従来に比べてコンパクトな回路構成で、優れた検出精度を得ることが可能である。

また本発明では、前記第１の抵抗部及び前記第２の抵抗部は、夫々、複数の磁気検出素子が直列接続された構成であり、前記第１の抵抗部を構成する各磁気検出素子は、前記第１の検出部及び前記第２の検出部を構成する各磁気検出素子と対応して抵抗値変化するように配列されており、前記第２の抵抗部を構成する各磁気検出素子は、前記第３の検出部及び前記第４の検出部を構成する各磁気検出素子と対応して抵抗値変化するように配列されていることが好ましい。

このように第１の抵抗部及び第２の抵抗部も全て磁気検出素子で構成し、しかも第１の抵抗部及び第２の抵抗部を構成する各磁気検出素子を直列に接続したことで、各磁気検出素子の抵抗値や温度特性のばらつきを小さくできる。しかも、スレッショルド電圧をほぼ一定にすることが出来る。すなわち、第１の抵抗部及び第２の抵抗部を固定抵抗とした場合に比べて、効果的にスレッショルド電圧を一定にできる。なお、ここで、スレッショルド電圧とは、第１の出力部と第２の出力部間の電圧差、あるいは第３の出力部と第４の出力部間の電位差で求めたものをいう。そして、このように定めたスレッショルド電圧をほぼ一定にすることが出来ることで、各コンパレータにて高精度にパルス信号を生成でき、動作安定性を向上させることができる。

あるいは本発明では、前記第１の抵抗部及び前記第２の抵抗部は、夫々、複数の磁気検出素子が並列接続された構成であり、前記第１の抵抗部を構成する各磁気検出素子は、前記第１の検出部及び前記第２の検出部を構成する各磁気検出素子と対応して抵抗値変化するように配列されており、前記第２の抵抗部を構成する各磁気検出素子は、前記第３の検出部及び前記第４の検出部を構成する各磁気検出素子と対応して抵抗値変化するように配列されていることが好ましい。

このように第１の抵抗部及び第２の抵抗部も全て磁気検出素子で構成し、しかも第１の抵抗部及び第２の抵抗部を構成する各磁気検出素子を並列に接続したことで、各磁気検出素子の抵抗値や温度特性のばらつきを小さくできる。しかも、前述のように定めたスレッショルド電圧をほぼ一定にすることが出来る。これにより、各コンパレータにて高精度にパルス信号を生成でき、動作安定性を向上させることができる。また、抵抗部を構成する複数の磁気検出素子を直列接続するより並列接続した場合では、直列接続の場合よりも各磁気検出素子に必要とされる抵抗値の設定値が大きくなるため、各磁気検出素子の構成を容易化できる。

上記構成において本発明では、前記第１の検出部と前記第２の検出部を構成する前記磁気検出素子は、相対移動方向にＮ極とＳ極とが交互に配列された前記外部磁界を生じる着磁面に対し、前記相対移動方向に間隔を空けて配列されており、
前記第３の検出部を構成する前記磁気検出素子は、前記第２の検出部を構成する前記磁気検出素子と前記相対移動方向に対して直交する方向に間隔を空けて対向配置されており、前記第４の検出部を構成する前記磁気検出素子は、前記第１の検出部を構成する前記磁気検出素子と前記相対移動方向に対して直交する方向に間隔を空けて対向配置されており、
前記第１の抵抗部を構成する各磁気検出素子は、前記第１の検出部及び前記第２の検出部を構成する各磁気検出素子と前記相対移動方向に対して直交する方向に間隔を空けて対向配置されており、
前記第２の抵抗部を構成する各磁気検出素子は、前記第３の検出部及び前記第４の検出部を構成する各磁気検出素子と前記相対移動方向に対して直交する方向に間隔を空けて対向配置されていることが好ましい。これにより、より効果的に、検出精度に優れ、良好な動作安定性を有する磁気検出装置を構成できる。

また本発明では、前記第１の検出部、前記第２の検出部、前記第３の検出部及び前記第４の検出部を構成する前記磁気検出素子は夫々複数で且つ同数ずつ設けられ、
前記第１の検出部を構成する各磁気検出素子と、前記第２の検出部を構成する各磁気検出素子とが前記相対移動方向に向けて交互に且つ磁極幅内に収まるように配列され、
前記第３の検出部を構成する各磁気検出素子と、前記第４の検出部を構成する各磁気検出素子とが前記相対移動方向に向けて交互に且つ磁極幅内に収まるように配列されていることが好ましい。これにより高分解能の磁気エンコーダ等に適用可能な磁気検出装置を構成することができる。

また本発明では、前記第１の抵抗部及び前記第２の抵抗部は、夫々、固定抵抗で構成されていてもよい。このように抵抗部を固定抵抗とすることにより、配線の引き回しを容易にすることができる。

本発明の磁気検出装置によれば、従来に比べて、コンパクトな回路構成で、優れた検出精度を得ることが可能である。

本実施形態の磁気エンコーダの平面図、 図１に示す磁気エンコーダの断面図、 図３（ａ）は、第１の実施形態における磁気検出装置（磁気センサ）の回路構成図、図３（ｂ）は、図３（ａ）の電気回路の各位置での出力波形図（模式図）、 第１の実施形態におけるａ１、ａ４、ａ４−ａ１及びａ１−ａ２の各出力波形図（シミュレーション図）、 第１の実施形態における磁気検出装置の配置構成図及び磁石との関係を示す模式図、 図６（ａ）は、第２の実施形態における磁気検出装置（磁気センサ）の回路構成図、図６（ｂ）は、第２の実施形態におけるａ１、ａ４、ａ４−ａ１及びａ１−ａ２の各出力波形図（シミュレーション図）、 第２の実施形態における磁気検出装置の配置構成図、 図８（ａ）は、第３の実施形態における磁気検出装置（磁気センサ）の回路構成図、図８（ｂ）は、第３の実施形態におけるａ１、ａ４、ａ４−ａ１及びａ１−ａ２の各出力波形図（シミュレーション図）、 第３の実施形態における磁気検出装置の配置構成図、 従来における磁気検出装置の信号処理回路図及び出力波形図。

図１は、本実施形態の磁気エンコーダの平面図、図２は、図１に示す磁気エンコーダの断面図、図３（ａ）は、第１の実施形態における磁気検出装置（磁気センサ）の回路構成図、図３（ｂ）は、図３（ａ）の電気回路の各位置での出力波形図（模式図）、図４は、第１の実施形態におけるａ１、ａ４、ａ４−ａ１及びａ１−ａ２の各出力波形図（シミュレーション図）、図５は、第１の実施形態の磁気検出装置の配置構成図及び磁石との関係を示す模式図、である。なお磁石１１は図１に示すようにこの実施形態ではリング状であるが、図５では、磁石１１の着磁面を平面上に展開して磁気センサを構成する磁気検出素子との位置関係を示している。

本実施形態における磁気エンコーダ１０は、回転角度、回転方向又は回転速度等を検出する装置である。磁気エンコーダ１０は、磁石（磁界発生部材）１１、磁石１１を回転自在に支持する回転体１２、回転体１２を回転自在に支持する筐体９、磁気検出素子及び集積回路を備える磁気検出装置（磁気センサ）２０とを有して構成される。

例えば磁石１１はリング状であり、その内面側に回転体１２の外周面が固定されている。磁石１１の外周面１１Ａには、Ｎ極及びＳ極からなる複数の磁極が等角度間隔で交互に着磁されている。

磁石１１と回転体１２は、筐体９に設けられた円形状の凹部９Ａ内に配置されている。図２に示すように、筐体９の中心には、貫通孔９ａが形成されている。そして回転体１２の中心に設けられた回転軸１２ａが前記貫通孔９ａに挿通されている。

磁石１１は、回転体１２の回転軸１２ａを軸中心として、凹部９Ａ内で反時計方向ｒａ１、及び時計方向ｒａ２に回転自在に支持されている。

筐体９には、凹部９Ａの一部を外周方向に切り欠いた切欠き部９ｂが形成されている。磁気検出装置２０は、切欠き部９ｂ内に固定され、磁石１１の外周面１１Ａと対向している。

図３（ａ）や図５に示すように磁気検出装置２０には複数の磁気検出素子Ｒ１１〜Ｒ２２が設けられる。各磁気検出素子は例えばＧＭＲ素子（巨大磁気抵抗効果素子）であり、反強磁性層／固定磁性層／非磁性層／フリー磁性層の基本積層構成を備える。例えば固定磁性層の磁化は磁石１１の回転方向に対する接線方向に固定されている。なお、全ての磁気検出素子Ｒ１１〜Ｒ２２における固定磁性層の磁化の向きは、同じ方向を向いている。

図５に示すように各磁気検出素子Ｒ１１〜Ｒ２２は、磁石１１の回転接線方向（相対移動方向；Ｘ方向）に向けて一列に配列されている。図３（ａ）及び図５に示すように、電源電圧の印加端子である入力端子Ｖｄｄと第１の出力部ａ１との間には、磁気検出素子Ｒ１１，Ｒ１２，Ｒ１３が直列に接続されて第１の検出部２１が形成されている。また、図３（ａ）及び図５に示すように、グランド端子ＧＮＤと第２の出力部ａ２との間には、磁気検出素子Ｒ１４，Ｒ１５，Ｒ１６が直列に接続されて第２の検出部２２が形成されている。図５に示すように、第１の検出部２１を構成する磁気検出素子Ｒ１１，Ｒ１２，Ｒ１３と、第２の検出部２２を構成する磁気検出素子Ｒ１４，Ｒ１５，Ｒ１６は、磁石１１の相対移動方向（Ｘ方向）に向けて交互に配列されている。

また、図３（ａ）及び図５に示すように、入力端子Ｖｄｄと第３の出力部ａ３との間には、磁気検出素子Ｒ１７，Ｒ１８，Ｒ１９が直列に接続されて第３の検出部２３が形成されている。また、図３（ａ）及び図５に示すように、グランド端子ＧＮＤと第４の出力部ａ４との間には、磁気検出素子Ｒ２０，Ｒ２１，Ｒ２２が直列に接続されて第４の検出部２４が形成されている。図５に示すように、第３の検出部２３を構成する磁気検出素子Ｒ１７，Ｒ１８，Ｒ１９と、第４の検出部２４を構成する磁気検出素子Ｒ２０，Ｒ２１，Ｒ２２は、相対移動方向（Ｘ方向）に向けて交互に配列されている。

図５に示すように、第１の検出部２１を構成する各磁気検出素子Ｒ１１〜Ｒ１３と、第４の検出部２４を構成する各磁気検出素子Ｒ２０〜Ｒ２２とは、相対移動方向（図示Ｘ方向）に対して直交する方向（Ｙ方向）に対向配置されている。

また図５に示すように、第２の検出部２２を構成する各磁気検出素子Ｒ１４〜Ｒ１６と、第３の検出部２３を構成する各磁気検出素子Ｒ１７〜Ｒ１９とは、相対移動方向（図示Ｘ方向）に対して直交する方向（Ｙ方向）に対向配置されている。

図５に示すように、磁気検出装置２０に設けられた全ての磁気検出素子Ｒ１１〜Ｒ２２が、磁石１１のＮ極（又はＳ極）の１極の範囲内に収まるように配置されている。図５では、各検出部２１〜２４の夫々において、各検出部２１〜２４を構成する複数の磁気検出素子間が、λ／３ピッチ（λは磁極幅）であり、第１の検出部２１（第３の検出部２３）を構成する各磁気検出素子と第２の検出部２２（第４の検出部２４）を構成する各磁気検出素子間が、λ／６ピッチとなっている。

各磁気検出素子Ｒ１１〜Ｒ２２は同じ層構成で且つ同じ平面形状を備えて形成され、各磁気検出素子Ｒ１１〜Ｒ２２の抵抗値は略同一となっている。また各磁気検出素子Ｒ１１〜Ｒ２２は抵抗値を大きくするためにミアンダ形状で形成されていることが好適である。

以上により複数の磁気検出素子Ｒ１１〜Ｒ２２から成るブリッジ回路２７が構成される。図３（ａ）に示すように、ブリッジ回路２７の第１の直列回路２８には第１の検出部２１及び第２の検出部２２を構成する各磁気検出素子Ｒ１１〜Ｒ１６が直列に接続されており、これら磁気検出素子Ｒ１１〜Ｒ１６を同数に分ける中間点に２つの出力部ａ１，ａ２が設けられる。そして本実施形態では図３（ａ）及び図５に示すように、第１の出力部ａ１と第２の出力部ａ２の間に第１の抵抗部２５が接続されている。また図３（ａ）に示すように、ブリッジ回路２７の第２の直列回路２９には第３の検出部２３及び第４の検出部２４を構成する各磁気検出素子Ｒ１７〜Ｒ２２が直列に接続されており、これら磁気検出素子Ｒ１７〜Ｒ２２を同数に分ける中間点に２つの出力部ａ３，ａ４が設けられる。そして本実施形態では図３（ａ）及び図５に示すように、第３の出力部ａ３と第４の出力部ａ４の間に第２の抵抗部２６が接続されている。

この実施形態では、第１の抵抗部２５及び第２の抵抗部２６は固定抵抗（磁石１１からの外部磁界により抵抗値が変化しない抵抗）である。

そして本実施形態では、図３（ａ）に示すように、第１の出力部ａ１と第４の出力部ａ４とが第１のコンパレータ３０に直接、接続されている。また図３（ａ）に示すように、第２の出力部ａ２と第３の出力部ａ３とが第２のコンパレータ３１に直接、接続されている。コンパレータ３０，３１には標準的なオペアンプを使用できる。

図３（ａ）に示すように、第１のコンパレータ３０の出力側と第２のコンパレータ３１の出力側はＯＲ回路３２に接続されている。

今、全ての磁気検出素子Ｒ１１〜Ｒ２２に作用する磁石１１による磁界の向きが同じ（例えば前記固定磁性層の磁化方向とは逆向き）で、全ての磁気検出素子Ｒ１１〜Ｒ２２の抵抗値が同じ初期状態（例えば全ての磁気検出素子Ｒ１１〜Ｒ２２の抵抗値が最大抵抗値）であるとする。この状態から磁石１１が例えば図５のｒａ１方向に回転すると、磁気検出素子Ｒ１３及び磁気検出素子Ｒ２０に作用する磁界の向きが逆向き（例えば前記固定磁性層の磁化方向と同じ向き）に変化する。これに伴って、磁気検出素子Ｒ１３及び磁気検出素子Ｒ２０の抵抗値が例えば低下するように変化すると、第１の出力部ａ１及び第２の出力部ａ２からの出力電圧は初期状態の電圧である基準電圧から磁気検出素子Ｒ１３の抵抗値変化分だけ変化する。また、第３の出力部ａ３及び第４の出力部ａ４からの出力電圧は基準電圧から磁気検出素子Ｒ２０の抵抗値変化分だけ変化する。

さらに磁石１１が回転移動し、磁気検出素子Ｒ１３，Ｒ２０と共に磁気検出素子Ｒ１４，Ｒ１９の抵抗値が例えば低下するように変化すると、第１の検出部２１の合成抵抗値と、第２の検出部２２の合成抵抗値とが同等の抵抗値になる。これにより、第１の出力部ａ１及び第２の出力部ａ２の出力電圧は、初期状態における基準電圧にほぼ戻る。同様に、第３の検出部２３の合成抵抗値と、第４の検出部２４の合成抵抗値とが同等の抵抗値になることで、第３の出力部ａ３及び第４の出力部ａ４の出力電圧は、初期状態における基準電圧にほぼ戻る。

図３（ｂ）には、各出力部ａ１〜ａ４からの出力電圧の波形図が模式図で図示されている。

図３（ｂ）に示すように、第１の出力部ａ１からの出力電圧は、基準電圧Ｖ１よりも高い高出力電圧が３回、基準電圧Ｖ１を介して繰り返し出力される高出力領域ＶＡ１と、基準電圧Ｖ１よりも低い低出力電圧が３回、基準電圧Ｖ１を介して繰り返し出力される低出力領域ＶＢ１とが交互に得られる。ここで、基準電圧Ｖ１は、第１の検出部２１の合成抵抗値と第２の検出部２２の合成抵抗値とが同等の抵抗値となるときに、第１の出力部ａ１から得られる出力電圧のことである。後述する基準電圧Ｖ２〜Ｖ４についても同様である。すなわち、基準電圧Ｖ２は、第１の検出部２１の合成抵抗値と第２の検出部２２の合成抵抗値とが同等の抵抗値となるときの第２の出力部ａ２からの出力電圧である。また、基準電圧Ｖ３，Ｖ４は、第３の検出部２３の合成抵抗値と第４の検出部２４の合成抵抗値とが同等の抵抗値となるときに、それぞれ第３の出力部ａ３と第４の出力部ａ４から得られる出力電圧のことである。

一方、図３（ｂ）に示すように、第４の出力部ａ４からの出力電圧は、基準電圧Ｖ４よりも低い低出力電圧が３回、基準電圧Ｖ４を介して繰り返し出力される低出力領域ＶＢ４と、基準電圧Ｖ４よりも高い高出力電圧が３回、基準電圧Ｖ４を介して繰り返し出力される高出力領域ＶＡ４とが交互に得られる。

図３（ｂ）に示す第１の出力部ａ１での基準電圧Ｖ１は、Ｖｉｎ／２よりも高電圧側にシフトしており、第４の出力部ａ４での基準電圧Ｖ４は、Ｖｉｎ／２よりも低電圧側にシフトしている。なお、Ｖｉｎは、入力端子Ｖｄｄに印加される電源電圧である。したがって、第１の出力部ａ１の基準電圧Ｖ１と、第４の出力部ａ４の基準電圧Ｖ４との間に電位差が生じている。電位差は、Ｒ_fix・Ｖ_in／（６Ｒ_gmr＋Ｒ_fix）である。ここでＲ_fixは、抵抗部２５，２６の抵抗値、Ｒ_gmrは、各磁気検出素子Ｒ１１〜Ｒ２２の抵抗値、Ｖ_inは、入力電圧（電源電圧）である。

図３（ａ）に示す第１のコンパレータ３０では、第４の出力部ａ４からの出力電圧が第１の出力部ａ１からの出力電圧よりも高いとパルス信号（「High」レベルの信号）を生成し、第４の出力部ａ４からの出力電圧が第１の出力部ａ１からの出力電圧よりも低いと「Low」レベルの信号となる。図３（ｂ）には、第１のコンパレータ３０の出力波形図ｂが図示されている。

また図３（ｂ）に示すように、第３の出力部ａ３からの出力電圧は、基準電圧Ｖ３よりも低い低出力電圧が３回、基準電圧Ｖ３を介して繰り返し出力される低出力領域ＶＢ３と、基準電圧Ｖ３よりも高い高出力電圧が３回、基準電圧Ｖ３を介して繰り返し出力される高出力領域ＶＡ３とが交互に得られる。

また、図３（ｂ）に示すように、第２の出力部ａ２からの出力電圧は、基準電圧Ｖ２よりも高い高出力電圧が３回、基準電圧Ｖ２を介して繰り返し出力される高出力領域ＶＡ２と、基準電圧Ｖ２よりも低い低出力電圧が３回、基準電圧Ｖ２を介して繰り返し出力される低出力領域ＶＢ２とが交互に得られる。

図３（ｂ）に示す第３の出力部ａ３での基準電圧Ｖ３は、Ｖｉｎ／２よりも高電圧側にシフトしており、第２の出力部ａ２での基準電圧Ｖ２は、Ｖｉｎ／２よりも低電圧側にシフトしている。したがって、第２の出力部ａ２の基準電圧Ｖ２と、第３の出力部ａ３の基準電圧Ｖ３との間に電位差が生じている。ここで基準電圧Ｖ３と、基準電圧Ｖ１とは略同一であり、基準電圧Ｖ２と基準電圧Ｖ４とは略同一である。

図３（ａ）に示す第２のコンパレータ３１では、第２の出力部ａ２からの出力電圧が第３の出力部ａ３からの出力電圧よりも高いとパルス信号（「High」レベルの信号）を生成し、第２の出力部ａ２からの出力電圧が第３の出力部ａ３からの出力電圧よりも低いと「Low」レベルの信号となる。図３（ｂ）には、第２のコンパレータ３１の出力波形図ｃが図示されている。

そして、図３（ａ）に示すＯＲ回路３２にて、第１のコンパレータ３０により生成されたパルス信号（図３（ｂ）の出力波形図ｂ）と、第２のコンパレータ３１により生成されたパルス信号（図３（ｂ）の出力波形図ｃ）とが合成され、図３（ｂ）の出力波形図ｄに示すように略等間隔にて連続するパルス信号が生成される。

本実施形態では、磁気検出装置２０が磁石１１の１磁極分、相対移動する間に、３パルス分の信号を出力でき、高分解能磁気エンコーダを構成できる。Ｎ極またはＳ極の１極の磁極幅内に収められる磁気検出素子の数を増やせば、更に高分解能を実現することが出来る。

図３（ａ）に示すように本実施形態では、ブリッジ回路２７内に、各検出部２１〜２４を構成する磁気検出素子Ｒ１１〜Ｒ２２とともに、第１の直列回路２８の中間位置に第１の抵抗部２５を設け、第１の抵抗部２５と第１の検出部２１の間に第１の出力部ａ１を設け、第１の抵抗部２５と第２の検出部２２の間に第２の出力部ａ２を設けている。また、第２の直列回路２９の中間位置に第２の抵抗部２６を設け、第２の抵抗部２６と第３の検出部２３の間に第３の出力部ａ３を設け、第２の抵抗部２６と第４の検出部２４との間に第４の出力部ａ４を設けている。このため、第１の出力部ａ１及び第３の出力部ａ３からの出力電圧の基準電圧Ｖ１，Ｖ３を前記第１の抵抗部２５及び第２の抵抗部２６が設けられていない従来構成での基準電圧よりも高電圧側にシフト調整でき、また、第２の出力部ａ２及び第４の出力部ａ４からの出力電圧の基準電圧Ｖ２，Ｖ４を前記第１の抵抗部２５及び第２の抵抗部２６が設けられていない従来構成での基準電圧よりも低電圧側にシフト調整できる。よって、同じコンパレータ３０に接続される第１の出力部ａ１と第４の出力部ａ４からの夫々の出力電圧の基準電圧間に、予めブリッジ回路２７にて電位差を生じさせることが出来る。同様に、同じコンパレータ３１に接続される第２の出力部ａ２と第３の出力部ａ３からの夫々の出力電圧の基準電圧間に、予めブリッジ回路２７にて電位差を生じさせることが出来る。この結果、信号処理回路の初段にて信号のシングルエンド化のために差動増幅器等を用いなくても、各コンパレータ３０，３１にて夫々、高精度にパルス信号を生成でき、従来に比べてコンパクトな回路構成で、優れた検出精度を得ることが可能である。

このように本実施形態では、信号処理回路の初段に差動増幅器の接続が必要ないが、各出力部ａ１〜ａ４と各コンパレータ３０，３１の入力側との間に受動素子等の電気素子が接続されるのを排除するものでない。ただし、図３（ａ）に示すように、本実施形態では、各出力部ａ１〜ａ４と各コンパレータ３０，３１とを直接接続でき、これにより、よりコンパクトで簡単な回路構成に出来る。

図３に示す実施形態では、各出力部ａ１〜ａ４の基準電圧をシフト調整するための抵抗部として固定抵抗を使用した。図４には、第１の出力部ａ１からの出力波形図、第４の出力部ａ４からの出力波形図、第４の出力部ａ４の出力電圧から第１の出力部ａ１の出力電圧を引いた出力波形図、ａ４−ａ１の拡大した出力波形図、スレッショルド電圧の出力波形図の各シミュレーション結果が示されている。なお各磁気検出素子Ｒ１１〜Ｒ２２の平均抵抗値Ｒ_gmr（（Ｒｍａｘ+Ｒｍｉｎ）／２）を７５０Ωとし、第１の抵抗部２５及び第２の抵抗部２６の抵抗値Ｒ_fixを４０Ωとした。また、各シミュレーションにおける入力電圧（電源電圧）Ｖｉｎは３．３Ｖとしている。

ここで、図４に示すスレッショルド電圧とは、第１の出力部ａ１の出力電圧から第２の出力部ａ２の出力電圧を引いて求めたものと定める。なお第３の出力部ａ３の出力電圧から第４の出力部ａ４の出力電圧を引いて求めることも出来る。

図４の上から三段目の出力波形図に示すように、第４の出力部ａ４の基準電圧Ｖ４から第１の出力部ａ１の基準電圧Ｖ１を引いて得られる合成基準電圧（Ｖ４−Ｖ１）は略一定にならず変動する。

これは図４に示すように、前述のように定義したスレッショルド電圧が一定にならず変動するためである。このようにスレッショルド電圧が変動するのは、抵抗部２５，２６が固定抵抗であるが故である。すなわち、基準電圧が得られる各抵抗値の変化時に、各出力部ａ１〜ａ４と入力端子Ｖｄｄ間の抵抗値と、各出力部ａ１〜ａ４とグランド端子ＧＮＤ間の抵抗値との比が一定ではないためである。

このようにスレッショルド電圧が変動するため、第１のコンパレータ３０にて、第４の出力部ａ４からの出力電圧が第１の出力部ａ１からの出力電圧を上回ってパルス信号を生成する際に、パルス信号の生成タイミングがずれたり、パルス幅が変動したり、あるいはチャタリングが生じる等の問題が発生しやすくなる。第２のコンパレータ３１からのパルス出力にも当然同様の問題が生じる。第１のコンパレータ３０及び第２のコンパレータ３１がヒステリシスを持つことである程度改善されるが、スレッショルド電圧が略一定値となるように改良することで、より効果的に動作安定性を向上させることが可能になる。以下、スレッショルド電圧を略一定に出来る構成について説明する。

図６（ａ）は、第２の実施形態における磁気検出装置のブリッジ回路図、図６（ｂ）は、第２の実施形態におけるａ１、ａ４、ａ４−ａ１及びａ１−ａ２の各出力波形図（シミュレーション図）、図７は、第２の実施形態の磁気検出装置における配置構成図である。各図において、図３、図５と同じ符号が付けられた箇所は同じ構成部分である。なお、図７においては、磁石１１を図示省略しているが、第２の実施形態においても、図５と同様に、磁石１１は図示Ｘ方向に沿うように配置されている。

図６、図７に示す実施形態では、第１の検出部２１と第２の検出部２２の間に接続される第１の抵抗部４０は、６個の磁気検出素子Ｒ２３〜Ｒ２８が直列接続されてなる構成である。第１の抵抗部４０に設けられる磁気検出素子Ｒ２３〜Ｒ２８の個数は、第１の検出部２１及び第２の検出部２２を構成する磁気検出素子Ｒ１１〜Ｒ１６の合計数と同じである。また第３の検出部２３と第４の検出部２４の間に接続される第２の抵抗部４１は、６個の磁気検出素子Ｒ２９〜Ｒ３４が直列接続されてなる構成である。第２の抵抗部４１に設けられる磁気検出素子Ｒ２９〜Ｒ３４の個数は、第３の検出部２３及び第４の検出部２４を構成する磁気検出素子Ｒ１７〜Ｒ２２の合計数と同じである。

図７に示すように、第１の抵抗部４０を構成する各磁気検出素子Ｒ２３〜Ｒ２８は、第１の検出部２１及び第２の検出部２２を構成する各磁気検出素子Ｒ１１〜Ｒ１６と相対移動方向（図示Ｘ方向）に対して直交する方向（図示Ｙ方向）に対向配置されている。また図７に示すように第２の抵抗部４１を構成する各磁気検出素子Ｒ２９〜Ｒ３４は、第３の検出部２３及び第４の検出部２４を構成する各磁気検出素子Ｒ１７〜Ｒ２２と相対移動方向（図示Ｘ方向）に対して直交する方向（図示Ｙ方向）に対向配置されている。

検出部２１〜２４を構成する磁気検出素子Ｒ１１〜Ｒ２２、及び、抵抗部４０，４１を構成する磁気検出素子Ｒ２３〜Ｒ３４は、例えば全てＧＭＲ素子である。そして、全てのＧＭＲ素子において、固定磁性層の磁化方向が、磁石１１の回転方向に対する接線方向に沿った同一方向となっている。

今、全ての磁気検出素子Ｒ１１〜Ｒ３４に作用する磁石１１による磁界の向きが同じ（例えば前記固定磁性層の磁化方向とは逆向き）で、検出部２１〜２４を構成する全ての磁気検出素子Ｒ１１〜Ｒ２２の抵抗値、及び抵抗部４０，４１を構成する全ての磁気検出素子Ｒ２３〜Ｒ３４の抵抗値がそれぞれ同じ初期状態（例えば全ての磁気検出素子Ｒ１１〜Ｒ３４の抵抗値が夫々、最大抵抗値）であるとする。ここで、第１の実施形態と同様に、図５に示したと同じ磁石１１が回転して、例えば、図７に示す磁気検出素子Ｒ１３及び磁気検出素子Ｒ２０の抵抗値が変化（低下）すると、同時に、抵抗部４０，４１を構成する磁気検出素子Ｒ２８，Ｒ２９の抵抗値も変化（低下）する。

また、さらに磁石１１が回転し、図７に示す磁気検出素子Ｒ１３，Ｒ２０とともにＲ１４，Ｒ１９の抵抗値が変化すると、同時に、抵抗部４０，４１を構成する磁気検出素子Ｒ２８，Ｒ２９，Ｒ２７，Ｒ３０の抵抗値も変化する。

図７に示す実施形態では、第１の抵抗部４０を構成する各磁気検出素子Ｒ２３〜Ｒ２８は、第１の検出部２１及び第２の検出部２２を構成する各磁気検出素子１１〜Ｒ１６の抵抗値変化に対応して抵抗値変化する。同様に、第２の抵抗部４１を構成する各磁気検出素子Ｒ２９〜Ｒ３４は、第３の検出部２３及び第４の検出部２４を構成する各磁気検出素子１７〜Ｒ２２の抵抗値変化に対応して抵抗値変化する。

図６（ｂ）の波形図は、各磁気検出素子Ｒ１１〜Ｒ２２の平均抵抗値Ｒ_gmrを７５０Ωとし、抵抗部４０，４１を構成する各磁気検出素子Ｒ２３〜Ｒ３４の平均抵抗値Ｒ_gmrを６．７Ωとしたシミュレーション結果である。なお、入力電圧（電源電圧）Ｖｉｎは３．３Ｖである。

各出力部ａ１〜ａ４の基準電圧について考察すると、各検出部２１〜２４の全ての磁気検出素子の抵抗値が同じ状態にある初期状態と、磁気検出装置２０が相対移動方向に相対移動して各検出部２１〜２４の磁気検出素子が夫々等数ずつ抵抗値変化した状態とで、各出力部ａ１〜ａ４から基準電圧が出力される。

すなわち、初期状態から、磁石１１に対して磁気検出装置２０が相対移動して、例えば図７に示す、第１の検出部２１の磁気検出素子Ｒ１３、第２の検出部２２の磁気検出素子Ｒ１４、第３の検出部２３の磁気検出素子Ｒ１９及び第４の検出部２４の磁気検出素子Ｒ２０が夫々１個ずつ抵抗値変化すると、各出力部ａ１〜ａ４からの出力が初期状態と同様の基準電圧に戻る。このとき、各抵抗部４０，４１は６個ある磁気検出素子Ｒ２３〜２８，Ｒ２９〜Ｒ３４のうち、夫々２個の磁気検出素子Ｒ２７，Ｒ２８，Ｒ２９，Ｒ３０が抵抗値変化する。

第１の出力部ａ１からの出力電圧について考察すると、前記出力電圧は、第１の直列回路２８の抵抗値に対する第１の検出部２１の抵抗値の比率に電源電圧である入力電圧Ｖ_inを掛けて求まるが、第１の抵抗部４０を複数の磁気検出素子Ｒ２３〜Ｒ２８を直列接続して図７のように配列したことで、基準電圧Ｖ１となるときの、第１の検出部２１の抵抗値と、第１の抵抗部４０及び第２の検出部２２の合成抵抗値との抵抗値比が常に同じになる。すなわち例えば、第１の検出部２１の抵抗値がＲｘからｋ・Ｒｘに変化すれば、第１の抵抗部４０及び第２の検出部２２の合成抵抗値もＲｙからｋ・Ｒｙに変化する。したがって、第１の出力部ａ１の基準電圧Ｖ１を略一定にすることができる。第２の出力部ａ２、第３の出力部ａ３及び第４検出部からの出力電圧の基準電圧Ｖ２〜Ｖ４も同様である。

このため図６に示すように、前述のように定めたスレッショルド電圧を略一定値にでき、パルス信号の生成タイミングやパルス信号幅を高精度に調整、生成することができ、より効果的に動作安定性を向上させることが可能である。

図８（ａ）は、第３の実施形態における磁気検出装置のブリッジ回路図、図８（ｂ）は、第３の実施形態におけるａ１、ａ４、ａ４−ａ１及びａ１−ａ２の各出力波形図（シミュレーション図）、図９は、第３の実施形態の磁気検出装置における配置構成図である。各図において、図３、図５と同じ符号が付けられた箇所は同じ構成部分である。なお、図９においては、磁石１１を図示省略しているが、この第３の実施形態においても、図５と同様に、磁石１１は図示Ｘ方向に沿うように配置されている。

図８、図９に示す実施形態では、第１の検出部２１と第２の検出部２２の間に接続される第１の抵抗部４２は、６個の磁気検出素子Ｒ３５〜Ｒ４０が並列接続されてなる構成である。第１の抵抗部４２に設けられる磁気検出素子Ｒ３５〜Ｒ４０の個数は、第１の検出部２１及び第２の検出部２２を構成する磁気検出素子Ｒ１１〜Ｒ１６の合計数と同じである。また第３の検出部２３と第４の検出部２４の間に接続される第２の抵抗部４３は、６個の磁気検出素子Ｒ４１〜Ｒ４６が並列接続されてなる構成である。第２の抵抗部４３に設けられる磁気検出素子Ｒ４１〜Ｒ４６の個数は、第３の検出部２３及び第４の検出部２４を構成する磁気検出素子Ｒ１７〜Ｒ２２の合計数と同じである。

図９に示すように、第１の抵抗部４２を構成する各磁気検出素子Ｒ３５〜Ｒ４０は、第１の検出部２１及び第２の検出部２２を構成する各磁気検出素子Ｒ１１〜Ｒ１６と相対移動方向（図示Ｘ方向）に対して直交する方向（図示Ｙ方向）に対向配置されている。また図９に示すように第２の抵抗部４３を構成する各磁気検出素子Ｒ４１〜Ｒ４６は、第３の検出部２３及び第４の検出部２４を構成する各磁気検出素子Ｒ１７〜Ｒ２２と相対移動方向（図示Ｘ方向）に対して直交する方向（図示Ｙ方向）に対向配置されている。

検出部２１〜２４を構成する磁気検出素子Ｒ１１〜Ｒ２２、及び、抵抗部４２，４３を構成する磁気検出素子３５〜Ｒ４６は、例えば全てＧＭＲ素子である。そして、全てのＧＭＲ素子において、固定磁性層の磁化方向が、磁石１１の回転方向に対する接線方向に沿った同一方向となっている。

今、第２の実施形態と同様に、検出部２１〜２４を構成する全ての磁気検出素子Ｒ１１〜Ｒ２２の抵抗値、及び抵抗部４２，４３を構成する全ての磁気検出素子Ｒ３５〜Ｒ４６の抵抗値がそれぞれ同じ初期状態（例えば全ての磁気検出素子Ｒ１１〜Ｒ２２，Ｒ３５〜Ｒ４６の抵抗値が夫々、最大抵抗値）であるとする。ここで、図５に示したと同様の磁石１１が回転して、例えば、図９に示す磁気検出素子Ｒ１３及び磁気検出素子Ｒ２０の抵抗値が変化（低下）すると、同時に、抵抗部４２，４３を構成する磁気検出素子Ｒ３５，Ｒ４１の抵抗値も変化（低下）する。

さらに磁石１１が回転し、図９に示す磁気検出素子Ｒ１３，Ｒ２０とともにＲ１４，Ｒ１９の抵抗値が変化すると、同時に、抵抗部４２，４３を構成する磁気検出素子Ｒ３５，Ｒ３６，Ｒ４１，Ｒ４２の抵抗値も変化する。

図９に示す実施形態では、第１の抵抗部４２を構成する各磁気検出素子Ｒ３５〜Ｒ４０は、第１の検出部２１及び第２の検出部２２を構成する各磁気検出素子Ｒ１１〜Ｒ１６の抵抗値変化に対応して抵抗値変化する。同様に、第２の抵抗部４３を構成する各磁気検出素子Ｒ４１〜Ｒ４６は、第３の検出部２３及び第４の検出部２４を構成する各磁気検出素子Ｒ１７〜Ｒ２２の抵抗値変化に対応して抵抗値変化する。

図８（ｂ）の出力波形は、検出部２１〜２４を構成する各磁気検出素子Ｒ１１〜Ｒ２２の平均抵抗値Ｒ_gmrを７５０Ωとし、抵抗部４２，４３を構成する各磁気検出素子Ｒ３５〜Ｒ４６の平均抵抗値Ｒ_gmrを２４０Ωとしたシミュレーション結果である。なお、入力電圧（電源電圧）Ｖｉｎは３．３Ｖである。

図８（ｂ）に示すように、前述のように定めたスレッショルド電圧は、図６（ｂ）で示した第２の実施形態の構成、すなわち複数の磁気検出素子Ｒ２３〜Ｒ３４を直列接続して各抵抗部４０，４１を形成した場合に比べてややばらつきが見られるものの、図４に示す固定抵抗とした場合に比べて十分に改善できることがわかった。したがって、複数の磁気検出素子Ｒ３５〜Ｒ４６を並列接続して各抵抗部４２，４３を形成した構成でも、検出精度を向上させることができ、動作安定性を向上させることができる。

複数の磁気検出素子Ｒ３５〜Ｒ４６を並列接続して各抵抗部４２，４３を形成した構成は、複数の磁気検出素子Ｒ２３〜Ｒ３４を直列接続して各抵抗部４０，４１を形成した構成に比べて、各磁気検出素子に必要とされる抵抗値を大きくできる。

例えば図４のシミュレーションでは、図３（ａ）の固定抵抗で形成された抵抗部２５，２６の抵抗値Ｒ_fixを４０Ωと設定したが、複数の磁気検出素子を直列接続して抵抗部４０，４１を形成した図６の第２の実施形態では、同等の抵抗値に設定しようとすると、各磁気検出素子Ｒ２３〜Ｒ３４の抵抗値（例えば最大抵抗値）Ｒ_gmrを約６．７Ωに調整することが必要である。このように複数の磁気検出素子を直列接続して抵抗部４０，４１を構成すると各磁気検出素子の抵抗値Ｒ_gmrの設定値が小さくなり、配線抵抗等を考慮すると、各磁気検出素子Ｒ２３〜Ｒ３４のアスペクト条件等に非常に高い精度が要求され、抵抗値Ｒ_gmrの調整が困難になる場合がある。

これに対して、図８のように、複数の磁気検出素子を並列接続して抵抗部４２，４３を形成した実施形態では、各磁気検出素子Ｒ３５〜Ｒ４６の抵抗値（例えば平均抵抗値）Ｒ_gmrを約２４０Ωにできる。このように各磁気検出素子Ｒ３５〜Ｒ４６に必要とされる抵抗値Ｒ_gmrの設定値を大きくできるため、各磁気検出素子Ｒ３５〜Ｒ４６の構成を容易化できる。

また図６及び図８に示す実施形態では、検出部２１〜２４と同様に各抵抗部４０〜４３も全て磁気検出素子で構成したことで、各磁気検出素子の相対的な抵抗値や温度特性のばらつきを小さくできる。

検出部２１〜２４を構成する各磁気検出素子Ｒ１１〜Ｒ２２、及び抵抗部４０〜４３が複数の磁気検出素子にて構成される場合には、各抵抗部４０〜４３の磁気検出素子としてはＡＭＲ素子等も例示できるが、抵抗変化率が大きいＧＭＲ素子あるいはＴＭＲ素子とすることで、出力電圧を大きくでき、検出精度を向上させることが可能である。

上記した実施形態では磁石１１が回転する回転型のエンコーダであるが、例えば磁石１１が棒状で直線移動する形態のエンコーダでもよい。また、磁石が固定で、磁気センサが移動する形態にしてもよい。

上記実施形態では、磁気検出装置２０を磁気エンコーダ１０に使用したが、磁気エンコーダ以外にも適用可能である。

Ｒ１１〜Ｒ４６ 磁気検出素子
Ｖ１〜Ｖ４ 基準電圧
ａ１〜ａ４ 出力部
１０ 磁気エンコーダ
１１ 磁石
１２ 回転体
２０ 磁気検出装置（磁気センサ）
２１〜２４ 検出部
２５、２６、４０、４１、４２、４３ 抵抗部
２７ ブリッジ回路
２８、２９ 直列回路
３０、３１ コンパレータ

Claims (8)

1. 外部磁界に対して電気特性が変化する磁気検出素子が複数設けられてブリッジ回路が構成されており、
   前記ブリッジ回路の各直列回路の中間点には夫々、２つの出力部が設けられており、一方の直列回路の入力端子側に設けられた第１の出力部とグランド端子側に設けられた第２の出力部の間、及び他方の直列回路の入力端子側に設けられた第３の出力部とグランド端子側に設けられた第４の出力部との間には、夫々、抵抗部が接続されており、前記第１の出力部と前記第４の出力部とが第１のコンパレータに接続され、前記第２の出力部と前記第３の出力部とが第２のコンパレータに接続されていることを特徴とする磁気検出装置。
2. 前記ブリッジ回路を構成する第１の直列回路には、第１の検出部及び第２の検出部を構成する各磁気検出素子が直列に接続されており、前記第１の検出部は入力端子に接続され、前記第２の検出部はグランド端子に接続され、前記第１の検出部と前記第２の検出部の間には第１の抵抗部が接続されており、前記第１の検出部と前記第１の抵抗部の間に前記第１の出力部が設けられると共に、前記第２の検出部と前記第１の抵抗部の間に前記第２の出力部が設けられており、
   前記ブリッジ回路を構成する第２の直列回路には、前記第１の検出部とともに抵抗値変化する第４の検出部及び前記第２の検出部とともに抵抗値変化する第３の検出部が設けられ、前記第３の検出部及び前記第４の検出部を構成する各磁気検出素子が直列に接続されており、前記第３の検出部は前記入力端子に接続され、前記第４の検出部はグランド端子に接続され、前記第３の検出部と前記第４の検出部の間には第２の抵抗部が接続されており、前記第３の検出部と前記第２の抵抗部の間に前記第３の出力部が設けられると共に、前記第４の検出部と前記第２の抵抗部の間に前記第４の出力部が設けられている請求項１記載の磁気検出装置。
3. 前記第１の抵抗部及び前記第２の抵抗部は、夫々、複数の磁気検出素子が直列接続された構成であり、前記第１の抵抗部を構成する各磁気検出素子は、前記第１の検出部及び前記第２の検出部を構成する各磁気検出素子と対応して抵抗値変化するように配列されており、前記第２の抵抗部を構成する各磁気検出素子は、前記第３の検出部及び前記第４の検出部を構成する各磁気検出素子と対応して抵抗値変化するように配列されている請求項２記載の磁気検出装置。
4. 前記第１の抵抗部及び前記第２の抵抗部は、夫々、複数の磁気検出素子が並列接続された構成であり、前記第１の抵抗部を構成する各磁気検出素子は、前記第１の検出部及び前記第２の検出部を構成する各磁気検出素子と対応して抵抗値変化するように配列されており、前記第２の抵抗部を構成する各磁気検出素子は、前記第３の検出部及び前記第４の検出部を構成する各磁気検出素子と対応して抵抗値変化するように配列されている請求項２記載の磁気検出装置。
5. 前記第１の検出部と前記第２の検出部を構成する前記磁気検出素子は、相対移動方向にＮ極とＳ極とが交互に配列された前記外部磁界を生じる着磁面に対し、前記相対移動方向に間隔を空けて配列されており、
   前記第３の検出部を構成する前記磁気検出素子は、前記第２の検出部を構成する前記磁気検出素子と前記相対移動方向に対して直交する方向に間隔を空けて対向配置されており、前記第４の検出部を構成する前記磁気検出素子は、前記第１の検出部を構成する前記磁気検出素子と前記相対移動方向に対して直交する方向に間隔を空けて対向配置されており、
   前記第１の抵抗部を構成する各磁気検出素子は、前記第１の検出部及び前記第２の検出部を構成する各磁気検出素子と前記相対移動方向に対して直交する方向に間隔を空けて対向配置されており、
   前記第２の抵抗部を構成する各磁気検出素子は、前記第３の検出部及び前記第４の検出部を構成する各磁気検出素子と前記相対移動方向に対して直交する方向に間隔を空けて対向配置されている請求項２又は３に記載の磁気検出装置。
6. 前記第１の検出部、前記第２の検出部、前記第３の検出部及び前記第４の検出部を構成する前記磁気検出素子は夫々複数で且つ同数ずつ設けられ、
   前記第１の検出部を構成する各磁気検出素子と、前記第２の検出部を構成する各磁気検出素子とが前記相対移動方向に向けて交互に且つ磁極幅内に収まるように配列され、
   前記第３の検出部を構成する各磁気検出素子と、前記第４の検出部を構成する各磁気検出素子とが前記相対移動方向に向けて交互に且つ磁極幅内に収まるように配列されている請求項５記載の磁気検出装置。
7. 前記第１の抵抗部及び前記第２の抵抗部は、夫々、固定抵抗で構成されている請求項２記載の磁気検出装置。
8. 前記各出力部と各コンパレータとが直接、接続されている請求項１ないし７のいずれか１項に記載の磁気検出装置。

Images