JP5056507B2 - ローパスフィルタおよび半導体圧力センサ装置 - Google Patents

Description

本発明は、スイッチトキャパシタ回路で構成されたローパスフィルタおよびそれを組み込んだ半導体圧力センサ装置に関する。

半導体圧力センサは、その小型、高性能性が評価されて自動車エンジンの吸気管、排気管内の圧力検出等、自動車用以外ではガスメータ用途などに幅広く採用されている。一般に半導体圧力センサは応答性が良いため、高速の圧力変動の検出には都合が良い。しかし、高周波成分を除いた平均的圧力変動を検出したいような場合には、この高速応答性が返って逆効果になる。従って、そのような場合には、検出した値をローパスフィルタを通すことによって高周波成分を取り除き、目的とする低周波成分のみを取り出すことが行われている。

特許文献１には、具体的な手段としてスイッチトキャパシタフィルタ（Switched Capacitor filter)を用いたものが開示されている。このローパスフィルタは、１Ｈｚ程度の低いカットオフ周波数が必要とされる場合に、スイッチトキャパシタを構成するキャパシタの容量値を半導体集積回路で実現可能な小さい値に維持し、代わりにクロックパルスの周波数を１．５ｋＨｚ程度まで下げる構成となっている。そして、クロックパルスの周波数を下げることに伴うアナログスイッチの洩れ電流の影響を低減するために、２相クロックパルスのクロックパルスφ１の期間終了後、短い時間間隔をおいてクロックパルスφ２が立ち上がるようにしている。
特開２００４−２８９８０２号公報

特許文献１記載のスイッチトキャパシタフィルタにおいて、電源オンの後出力が安定するまでには、５τ〜６τ（τ：時定数）程度の時間が必要となる。例えばカットオフ周波数ｆｃが１．３Ｈｚの場合、時定数τは１２０ｍｓとなり、出力が安定するまでには少なくとも６００ｍｓ程度必要となる。そのため、システム側で、電源オンから６００ｍｓが経過するよりも早い時点で出力電圧を得て初期補正などの初期化処理を実行すると、正規の値からずれが生じる。

本発明は上記事情に鑑みてなされたもので、その目的は、スイッチトキャパシタ回路で構成されたものにおいて、カットオフ周波数が低い場合であっても、電源オンの後速やかに出力が安定するローパスフィルタおよびそれを組み込んだ半導体圧力センサ装置を提供することにある。

請求項１に記載したローパスフィルタによれば、電源オンから整定化時間が経過した後は、第１相および第２相クロックパルスを互いにオン期間が異なるように２相動作させる。第１相クロックパルスがオン、第２相クロックパルスがオフの状態では、第１のキャパシタに信号入力電圧に応じた電荷が蓄積され、第２のキャパシタの電荷が放電され、第３のキャパシタの電荷が保持される。その後、第１相クロックパルスがオフ、第２相クロックパルスがオンの状態では、第２および第３のキャパシタが並列に接続され、キャパシタ相互間で電荷再分配がなされて第１のキャパシタの電荷が第２および第３のキャパシタに移動する。これら２つの状態を繰り返すことによりローパスフィルタ作用が得られる。

これに対し、電源オンから所定の整定化時間が経過するまでの整定化期間では、フィルタ動作有効化信号をオフして信号入力電圧と基準電圧との短絡を防止した上で、第１相および第２相クロックパルスをともにオンすることにより、各キャパシタ相互の接続ノードを基準電圧に保持する。この整定化期間を経ることにより、信号入力端子から信号出力端子までの間の第２、第３相互接続ノードの電圧および第２、第３キャパシタの電荷状態は、短時間のうちに定常的な状態またはそれに近い状態に整定する。これにより、カットオフ周波数が低い場合であっても、電源オンの後、出力電圧は速やかに定常値またはそれに近い値にまで立ち上がり安定する。

請求項２に記載した手段によれば、タイマ手段により、電源オンから整定化時間を計時する。
請求項３に記載した手段によれば、第１、第２、第３のキャパシタの容量値は、直流ゲインが１倍になるように設定されており、基準電圧は、信号入力電圧の直流レベルに等しい値に設定されている。この場合には、整定化期間が経過してフィルタ動作に移行した時の過渡現象をほぼ完全に抑えることができ、出力電圧をより速く安定させることができる。

請求項４に記載した半導体圧力センサは、ダイアフラムの表面に形成されたピエゾ抵抗素子がブリッジ接続された構成を備えたセンサチップと、ブリッジ回路の出力電圧を増幅する差動増幅回路および増幅された電圧を入力するローパスフィルタを備えた回路チップから構成されている。これにより、センサチップからの出力信号を増幅して高周波成分を取り除き、低周波成分の圧力変動のみを精度よく検出することが可能になる。また、電源オンの後出力電圧が速やかに安定するので、当該半導体圧力センサの出力電圧を入力とするシステム側において、電源オンから短時間で出力電圧を用いた初期化処理等を実行可能となる。

以下、本発明の一実施形態について図面を参照しながら説明する。
本実施形態の半導体圧力センサ装置は、ディーゼルエンジンから排出される粒子状物質（パティキュレート）を捕集するディーゼルパティキュレートフィルタ（ＤＰＦ）を備えた排ガス浄化装置において、捕集されたパティキュレートの量（ＰＭ捕集量）を知るためにＤＰＦの前後差圧を検出する用途、或いは、排気ガス中に含まれるＮＯｘ（窒素酸化物）を低減するために排気ガスを内燃機関の吸気に環流させる排気ガス再循環（ＥＧＲ）装置において、再循環された排ガスの流量を推定するために、排ガス再循環配管に形成されたオリフィスの前後差圧を検出する用途に用いられる。

これらの差圧は排気脈動の影響を受けるため、そのままでは半導体圧力センサ装置の出力電圧が大きく脈動し、検出圧力範囲を広く設定する必要がある。しかし、検出圧力範囲を広げると検出精度が低下する。そこで、本実施形態の半導体圧力センサ装置は、例えば１．３Ｈｚ程度のカットオフ周波数ｆｃを持つローパスフィルタを備え、排気脈動の周波数成分を遮断して出力するようになっている。これにより、絶対精度を高めることができる。

図１は、半導体圧力センサ装置の電気的構成を示している。半導体圧力センサ装置１は、センサチップ２と回路チップ３とから構成されている。図２（ａ）はセンサチップ２の平面図であり、図２（ｂ）は図２（ａ）のＡ−Ａ線に沿う縦断面図である。センサチップ２は、シリコン基板４（半導体基板に相当）の上に形成されている。シリコン基板４は、Ｐ型シリコン基板４ａの上にＮ型エピタキシャル層４ｂを成長させたものである。Ｐ型シリコン基板４ａの中央部は薄肉に形成されており、表層に形成されたＮ型エピタキシャル層４ｂと共に薄肉のダイアフラム５を構成している。

薄肉のダイアフラム５の表層部には、Ｐ型不純物を拡散させることによってピエゾ抵抗素子Ｇ１〜Ｇ４が形成されている。ダイアフラム５に圧力が加わった場合には、ダイアフラム５およびピエゾ抵抗素子Ｇ１〜Ｇ４に歪みが生じる。所定の向きの圧力が加わると、例えばピエゾ抵抗素子Ｇ１、Ｇ２の抵抗は低くなり、ピエゾ抵抗素子Ｇ３、Ｇ４の抵抗は高くなるように形成されている。これらのピエゾ抵抗素子Ｇ１〜Ｇ４は、同じ抵抗変化を生ずるもの同士が隣り合わないようにブリッジ回路６を構成するように接続されている。

ブリッジ回路６におけるピエゾ抵抗素子Ｇ１とＧ３の接続点には、電源電圧Ｖddを供給する電源線７に接続された電流源８から定電流Ｉａが供給され、ピエゾ抵抗素子Ｇ２とＧ４の接続点は電源線９（グランド線）に接地されている。このような回路構成の下でダイアフラム５に所定の向きの圧力が加わると、ピエゾ抵抗素子Ｇ２とＧ３の接続点の電位Ｖp1は下降し、ピエゾ抵抗素子Ｇ１とＧ４の接続点の電位Ｖp2は上昇する。そして、その差電圧（Ｖp2−Ｖp1）は、ダイアフラム５に加えられた圧力にほぼ比例した値となる。

半導体集積回路装置として構成された回路チップ３は、上述の電流源８、差動増幅回路１０、ローパスフィルタ１１、出力回路１２、パワーオンリセット回路１３、タイマ回路１４、発振回路１５、分周回路１６などから構成されている。このうちパワーオンリセット回路１３、タイマ回路１４、発振回路１５および分周回路１６が制御手段に相当する。この回路チップ３は、電源線１７、９を通して供給される電源電圧Ｖｄ（例えば０．７×Ｖcc＝３．５Ｖ）により動作する。また、差動増幅回路１０とローパスフィルタ１１は、電源線９の接地電位Ｖeeに対して、電圧源１８で生成された基準電圧Ｖref（例えば０．３×Ｖcc＝１．５Ｖ）だけバイアスされた状態で動作する。

差動増幅回路１０は、センサチップ２のブリッジ回路６から差電圧（Ｖp2−Ｖp1）を入力し、所定の増幅率（本実施形態では２５倍）で反転増幅する。ブリッジ回路６の出力電圧Ｖp1、Ｖp2は、それぞれ演算増幅器ＯＰ２、ＯＰ３の非反転入力端子に入力されている。演算増幅器ＯＰ２の出力端子（ノードＮ０）と基準電圧Ｖrefの供給ノードＮｒとの間には、抵抗Ｒ１〜Ｒ４が直列に接続されている。抵抗Ｒ１の両端は、演算増幅器ＯＰ２の出力端子と反転入力端子との間にも接続されており、抵抗Ｒ３の両端は、演算増幅器ＯＰ３の出力端子と反転入力端子との間にも接続されている。抵抗Ｒ１〜Ｒ４の抵抗値は、差動増幅回路１０の増幅率が２５倍となるように定められている。

グランド電位を基準とする差動増幅回路１０の出力電圧Ｖo1は（１）式のようになり、ノードＮｒを基準電位とする差動増幅回路１０の出力電圧Ｖd1は、出力電圧Ｖo1に対し（２）式の関係を有する。
Ｖo1＝−２５×（Ｖp2−Ｖp1）＋Ｖref …（１）
Ｖd1＝Ｖo1−Ｖref …（２）

ローパスフィルタ１１は、演算増幅器ＯＰ１と、第１、第２、第３のキャパシタＣ１、Ｃ２、Ｃ３と、第１、第２、第３のアナログスイッチＳ１１、Ｓ１２、Ｓ１３と、第４、第５、第６のアナログスイッチＳ２４、Ｓ２５、Ｓ２６と、第７のアナログスイッチＳ３７から構成されるスイッチトキャパシタフィルタである。第１、第２、第３のアナログスイッチＳ１１、Ｓ１２、Ｓ１３は、２相クロックパルスφ１、φ２のうち第１相クロックパルスφ１がオン（Ｈレベル）の期間中のみ導通し、第４、第５、第６のアナログスイッチＳ２４、Ｓ２５、Ｓ２６は、第２相クロックパルスφ２がオン（Ｈレベル）の期間中のみ導通する。また、第７のアナログスイッチＳ３７は、フィルタ動作有効化信号φ３がオン（Ｈレベル）の期間中のみ導通する。キャパシタＣ１、Ｃ２、Ｃ３の容量値は、ローパスフィルタ１１の直流ゲインが１倍となるように設定されている。

演算増幅器ＯＰ１は、電源線１７、９から供給される単一の電源電圧Ｖｄ（３．５Ｖ）により動作し、その非反転入力端子はノードＮｒに接続されている。上述したように、ノードＮｒには電源電圧Ｖｄの約１／２の基準電圧Ｖref（１．５Ｖ）が印加されている。このような基準電圧Ｖrefを印加するのは、演算増幅器ＯＰ１を単一電源で動作させるためである。演算増幅器ＯＰ１を正、負の２電源で動作させる場合には、基準電圧Ｖrefを０Ｖとして接地電位Ｖeeと同じにすればよい。

第１のアナログスイッチＳ１１はノードＮ０（信号入力端子に相当）とノードＮ１（第１相互接続ノードに相当）との間に、第４のアナログスイッチＳ２４および第７のアナログスイッチＳ３７はノードＮ１と演算増幅器ＯＰ１の非反転入力端子との間に直列に、第１のキャパシタＣ１はノードＮ１とノードＮ２（第２相互接続ノードに相当）との間に、第２のアナログスイッチＳ１２はノードＮ２と演算増幅器ＯＰ１の非反転入力端子との間に、第５のアナログスイッチＳ２５はノードＮ２と演算増幅器ＯＰ１の反転入力端子との間に、第２のキャパシタＣ２はノードＮ２とノードＮ３（第３相互接続ノードに相当）との間に、第３のキャパシタＣ３は演算増幅器ＯＰ１の反転入力端子と出力端子との間に、第３のアナログスイッチＳ１３はノードＮ３と演算増幅器ＯＰ１の非反転入力端子との間に、第６のアナログスイッチＳ２６はノードＮ３と演算増幅器ＯＰ１の出力端子との間にそれぞれ接続されている。

ここで、グランド電位を基準とするローパスフィルタ１１の出力電圧をＶo2とし、ノードＮｒを基準電位とするローパスフィルタ１１の出力電圧をＶd2とする。これら出力電圧Ｖo2とＶd2は、（２）式と同様に（３）式の関係を有する。
Ｖd2＝Ｖo2−Ｖref …（３）

出力回路１２は、ローパスフィルタ１１の出力電圧Ｖo2に対する増幅、オフセット補正およびオフセット温特補償を行うものである。演算増幅器ＯＰ４は、抵抗Ｒ５〜Ｒ９とともに反転増幅回路を構成している。演算増幅器ＯＰ４の反転入力端子は、抵抗Ｒ５を介して上記演算増幅器ＯＰ１の出力端子に接続されており、演算増幅器ＯＰ４の非反転入力端子は、上記演算増幅器ＯＰ１の非反転入力端子に接続されている。演算増幅器ＯＰ４の反転入力端子と出力端子１９との間には抵抗Ｒ６が接続されている。また、演算増幅器ＯＰ４の出力端子と出力端子１９との間には、抵抗Ｒ１０、Ｒ１１およびキャパシタＣ４からなるＴ型フィルタ２０が接続されている。このＴ型フィルタ２０は、出力端子１９から侵入する電磁ノイズを抑制するために設けられている。出力回路１２の増幅率は、抵抗Ｒ５、Ｒ６により定まる。

調整電圧出力回路２１は、オフセット補正電圧およびオフセット温特補償電圧のデジタルデータが格納されたＥＰＲＯＭと、デジタルデータを入力してＤ／Ａ変換するＤ／Ａコンバータとを備えて構成されている。調整電圧出力回路２１の出力端子は、抵抗Ｒ７、Ｒ８、Ｒ９を介して演算増幅器ＯＰ４の反転入力端子に接続されている。

オフセット補正は、センサチップ２が出力する電位差を示す信号のゼロ点のずれ（オフセット）をキャンセルするためのものである。オフセットは、製造ばらつき等によって生じる。そこで、オフセット補正量を予め求めてＥＰＲＯＭに記憶しておき、オペアンプＯＰ４による増幅動作とともにオフセット補正量に相当する電圧を加算または減算している。

オフセット温特補償は、オフセットの温度特性を補償するものである。オフセットは様々な要因に基づいて温度特性を持つ。そこで、オフセットの温度特性を予め求めてＥＰＲＯＭに記憶させておき、オペアンプＯＰ４による増幅動作とともにオフセット温特補償分に相当する電圧を加算または減算している。

パワーオンリセット回路１３は、半導体圧力センサ装置１に電源が投入された時にリセット処理を実行する回路である。タイマ回路１４（タイマ手段に相当）は、パワーオンリセット処理後、直ちにタイマ動作を開始し、電源オンから所定の整定化時間Ｔｓを計時する。分周回路１６は、整定化時間Ｔｓの経過前において、クロックパルスφ１、φ２をＨレベル、フィルタ動作有効化信号φ３をＬレベルとする。そして、整定化時間Ｔｓの経過後において、フィルタ動作有効化信号φ３をＨレベルとし、発振回路１５から出力される原発振クロックを分周して互いにオン期間が異なる上記２相クロックパルスφ１、φ２を出力する。

次に、本実施形態の作用について図３ないし図５も参照しながら説明する。
図３は、半導体圧力センサ装置１に電源が投入された時点からのタイミングチャートである。上から順に電源入切状態、パワーオンリセット信号、クロックパルスφ１、クロックパルスφ２、フィルタ動作有効化信号φ３を示している。フィルタ作用を生じさせる一連のスイッチ切り替えシーケンスは、電源オンから整定化時間Ｔｓが経過した時刻ｔ２以降に示されている。第１相クロックパルスφ１とそれに続く第２相クロックパルスφ２との時間間隔（時刻ｔ４とｔ５、ｔ８とｔ９の各間隔）は、第１相クロックパルスφ１により導通するアナログスイッチＳ１１、Ｓ１２、Ｓ１３と第２相クロックパルスφ２により導通するアナログスイッチＳ２４、Ｓ２５、Ｓ２６とが同時に導通する状態が生じない範囲でできるだけ狭めることが好ましい。

図４は、電源オンから整定化時間Ｔｓが経過した後のローパスフィルタ１１のフィルタ作用説明図である。上から順に（ａ）第１相クロックパルスφ１がオン、第２相クロックパルスφ２がオフである相１の期間、（ｂ）クロックパルスφ１、φ２がともにオフである相２の期間、（ｃ）第１相クロックパルスφ１がオフ、第２相クロックパルスφ２がオンである相３の期間、（ｄ）クロックパルスφ１、φ２がともにオフである相４の期間の回路状態を示している。フィルタ動作有効化信号φ３は全てオンである。クロックパルスφ１、φ２の周波数は、例えば４．５ｋＨｚに設定されている。

図４（ａ）に示す相１においては、キャパシタＣ１には電圧Ｖd1（＝Ｖo1−Ｖref）に応じた電荷が蓄積され、キャパシタＣ２は放電して充電電荷はゼロになる。キャパシタＣ３の電荷は変化しない。図４（ｂ）に示す相２においては、各キャパシタは相１が終了する直前の電荷を維持する。図４（ｃ）に示す相３においては、キャパシタＣ２、Ｃ３は並列接続された状態となり、電荷再分配によりキャパシタＣ１の電荷がキャパシタＣ２、Ｃ３に移動する。図４（ｄ）に示す相４においては、各キャパシタは相３の終了直前の充電電圧を維持する。相１から相４までを実行した後は再び相１に戻る。

図３において、時刻ｔ０に電源が投入されると、パワーオンリセット回路１３は、パワーオンリセット信号をＨレベルにしてパワーオンリセット処理を実行する。時刻ｔ１にパワーオンリセット処理が終了すると、パワーオンリセット信号をＬレベルに戻す。タイマ回路１４は、パワーオンリセット信号がＬレベルに変化した時刻ｔ１から、予め決められた整定化時間Ｔｓが経過するまで計時動作を実行する。１．３Ｈｚのカットオフ周波数ｆｃを持つローパスフィルタ１１の時定数τは１２０ｍｓであるが、整定化時間Ｔｓは、この時定数τに比べて短い時間例えば２ｍｓで十分である。

この整定化期間では、クロックパルスφ１、φ２はともにＨレベルになり、フィルタ動作有効化信号φ３はＬレベルになるので、ローパスフィルタ１１において、アナログスイッチＳ１１、Ｓ１２、Ｓ１３、Ｓ２４、Ｓ２５、Ｓ２６は全てオンとなり、アナログスイッチＳ３７だけがオフとなる。整定化期間の前にキャパシタＣ１、Ｃ２、Ｃ３に電荷が残存していても、整定化期間内にノードＮ２、Ｎ３および演算増幅器ＯＰ１の反転入力端子の電位状態が全て基準電圧Ｖrefとなり、出力電圧Ｖo2は速やかに基準電圧Ｖrefに安定する。なお、アナログスイッチＳ３７は、整定化期間において、差動増幅回路１０の出力電圧Ｖo1と電圧源１８の基準電圧Ｖrefとが競合しないように設けられている。

上述したようなＤＰＦの前後差圧やＥＧＲシステムにおけるオリフィスの前後差圧を検出する用途では、電源オンすなわち車両のキーオンの前は差圧がゼロとなっている。このため、センサチップ２から出力される差電圧（Ｖp2−Ｖp1）もゼロとなっており、ローパスフィルタ１１の入力ノードＮ０は基準電圧Ｖrefに等しくなっている。従って、整定化時間Ｔｓが経過する時刻ｔ２の時点では、ローパスフィルタ１１のノードＮ０〜Ｎ３の電圧およびキャパシタＣ１、Ｃ２、Ｃ３の電荷は、それ以降のフィルタ動作中における定常的な値に等しくなっている。このため、整定化時間Ｔｓが経過した時刻ｔ２以降フィルタ動作を開始しても、ローパスフィルタ１１で過渡現象が生じることはない。出力電圧Ｖo2は、電源オン後２ｍｓ以内に差圧ゼロに相当する１．５Ｖの電圧レベルに達し、その後差圧が発生し始めるとそれに従って差電圧（Ｖp2−Ｖp1）に応じた変化をする。

図５（ａ）は、ローパスフィルタ１１の出力電圧Ｖo2のシミュレーション波形であり、図５（ｂ）は、比較のために示す従来構成のローパスフィルタにおける出力電圧Ｖo2のシミュレーション波形である。カットオフ周波数ｆｃはともに１．３Ｈｚ、時定数τは１２０ｍｓであり、ローパスフィルタ１１の整定化時間Ｔｓは２ｍｓである。従来構成のローパスフィルタでは、電源オン時において、演算増幅器ＯＰ１の入力端子間のオフセット電圧などに起因して出力電圧Ｖo2が１．６５Ｖまで跳ね上がり、キャパシタＣ３に電荷が充電されてしまう。その後、出力電圧Ｖo2は、５τ（６００ｍｓ）程度の時間をかけて徐々に定常値に整定する。これに対し、本実施形態のローパスフィルタ１１では、電源オン後、出力電圧Ｖo2は２ｍｓ以内の極めて短い時間のうちに速やかに定常値にまで立ち上がり安定する。

以上説明したように、本実施形態の半導体圧力センサ装置１はローパスフィルタ１１を備えているので、そのカットオフ周波数ｆｃを１．３Ｈｚ程度に低く設定すれば、ディーゼルエンジンシステムのＤＰＦの前後差圧やＥＧＲシステムにおけるオリフィスの前後差圧の検出に適用した場合に排気脈動成分を除去することができ、その分だけ検出圧力範囲を狭めて絶対精度を高めることができる。

スイッチトキャパシタ回路として構成されたローパスフィルタ１１において、電源オンから整定化時間Ｔｓが経過するまでの期間、ノードＮ２、Ｎ３および出力電圧Ｖo2を基準電圧Ｖrefに固定する。この整定化時間Ｔｓは、ローパスフィルタ１１の時定数τに比べて短い時間で十分である。これにより、カットオフ周波数ｆｃを低く設定しても、電源オン後の整定を早めることができ、出力電圧Ｖo2を速やかに安定化させることができる。

ディーゼルエンジンシステムでは、車両のキーがオンされると、検出圧力に基づいて初期補正などの初期化処理を実行してからエンジンをスタートさせる。本実施形態の半導体圧力センサ装置１を用いれば、正確な検出圧力に基づいて初期化処理を実行することができる。また、ローパスフィルタ１１の直流ゲインは１倍に設定されており、電源オン時に差動増幅回路１０の出力電圧Ｖd1はゼロ（差圧ゼロ）となっている。このような条件の下では、整定化時間Ｔｓの経過後における過渡現象は発生せず、一層安定した状態でフィルタ動作に移行することができる。

相２の期間を短く設定したので、相２の期間中におけるアナログスイッチの洩れ電流による影響を抑えることができる。その結果、ローパスフィルタ１１の低周波領域におけるゲインおよびカットオフ周波数ｆｃの誤差や変動を低減することができる。

なお、本発明は上記し且つ図面に示す実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
ローパスフィルタ１１は、ディーゼルエンジンシステムに限られず、例えばガスメータなど種々の用途に適用できる。

ローパスフィルタ１１の直流ゲインは１倍に限られない。また、電源オン時の差動増幅回路１０の出力電圧Ｖo1は基準電圧Ｖrefと異なっていてもよい。これらの場合には、電源オンから整定化時間Ｔｓが経過した後において過渡現象が生じるが、従来構成と比べれば出力電圧Ｖo2の安定化に要する時間を大幅に短縮することができる。
ブリッジ回路６におけるピエゾ抵抗素子Ｇ１とＧ３の接続点には、電圧源から定電圧を印加してもよい。

本発明の一実施形態を示す半導体圧力センサ装置の電気的構成図 センサチップの平面図と縦断面図 半導体圧力センサ装置に電源が投入された時点からのタイミングチャート ローパスフィルタのフィルタ作用説明図 シミュレーション波形図

符号の説明

１は半導体圧力センサ装置、２はセンサチップ、３は回路チップ、４はシリコン基板（半導体基板）、５はダイアフラム、６はブリッジ回路、１０は差動増幅回路、１１はローパスフィルタ、１４はタイマ回路（タイマ手段）、Ｇ１〜Ｇ４はピエゾ抵抗素子、Ｃ１、Ｃ２、Ｃ３は第１、第２、第３のキャパシタ、Ｓ１１、Ｓ１２、Ｓ１３、Ｓ２４、Ｓ２５、Ｓ２６、Ｓ３７は第１、第２、第３、第４、第５、第６、第７のアナログスイッチ、ＯＰ１は演算増幅器、Ｎ１、Ｎ２、Ｎ３はノード（第１、第２、第３相互接続ノード）、φ１、φ２は第１相、第２相クロックパルス、φ３はフィルタ動作有効化信号である。

Claims (4)

1. 演算増幅器と、第１、第２、第３のキャパシタと、２相クロックパルスの第１相クロックパルスがオンの期間中のみ導通する第１、第２、第３のアナログスイッチと、前記２相クロックパルスの第２相クロックパルスがオンの期間中のみ導通する第４、第５、第６のアナログスイッチと、フィルタ動作有効化信号がオンの期間中のみ導通する第７のアナログスイッチと、電源オンから所定の整定化時間が経過するまでの期間は前記フィルタ動作有効化信号をオフにするとともに前記第１相および第２相クロックパルスをともにオンにし、前記整定化時間が経過した後は前記フィルタ動作有効化信号をオンにするとともに前記第１相および第２相クロックパルスを互いにオン期間が異なるように２相動作させる制御手段とを具備し、
   前記演算増幅器の非反転入力端子に基準電圧が印加され、前記第１のアナログスイッチは信号入力端子と第１相互接続ノードとの間に、前記第４および第７のアナログスイッチは直列の形態で前記第１相互接続ノードと前記演算増幅器の非反転入力端子との間に、前記第１のキャパシタは前記第１相互接続ノードと第２相互接続ノードとの間に、前記第２のアナログスイッチは前記第２相互接続ノードと前記演算増幅器の非反転入力端子との間に、前記第５のアナログスイッチは前記第２相互接続ノードと前記演算増幅器の反転入力端子との間に、前記第２のキャパシタは前記第２相互接続ノードと第３相互接続ノードとの間に、前記第３のキャパシタは前記演算増幅器の反転入力端子と出力端子との間に、前記第３のアナログスイッチは前記第３相互接続ノードと前記演算増幅器の非反転入力端子との間に、前記第６のアナログスイッチは前記第３相互接続ノードと前記演算増幅器の出力端子との間にそれぞれ接続され、前記演算増幅器の出力端子から出力信号を取り出すように構成されていることを特徴とするローパスフィルタ。
2. 電源オンから前記整定化時間を計時するタイマ手段を備えていることを特徴とする請求項１記載のローパスフィルタ。
3. 前記第１、第２、第３のキャパシタの容量値は、直流ゲインが１倍になるように設定されており、
   前記基準電圧は、前記信号入力電圧の直流レベルに等しい値に設定されていることを特徴とする請求項１記載のローパスフィルタ。
4. 半導体基板の一部を薄肉にして形成したダイアフラムの表面に、該ダイアフラムに加わる圧力に応じて所定の向きの抵抗変化を生ずる２つのピエゾ抵抗素子と逆向きの抵抗変化を生ずる２つのピエゾ抵抗素子とが同じ抵抗変化を生ずるもの同士が隣り合わないようにブリッジ接続され、このブリッジ回路に定電流または定電圧が印加されるように構成されたセンサチップと、
   前記ブリッジ回路の出力電圧を増幅する差動増幅回路および増幅された電圧を入力する請求項１ないし３の何れかに記載のローパスフィルタが形成された回路チップとから構成されていることを特徴とする半導体圧力センサ装置。

Images