JP5054019B2 - 高周波数動作においてアプリケーションを分離するのに適したトレンチキャパシタ装置 - Google Patents
高周波数動作においてアプリケーションを分離するのに適したトレンチキャパシタ装置 Download PDFInfo
- Publication number
- JP5054019B2 JP5054019B2 JP2008539563A JP2008539563A JP5054019B2 JP 5054019 B2 JP5054019 B2 JP 5054019B2 JP 2008539563 A JP2008539563 A JP 2008539563A JP 2008539563 A JP2008539563 A JP 2008539563A JP 5054019 B2 JP5054019 B2 JP 5054019B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- capacitor
- capacitor device
- recess
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims description 292
- 239000000758 substrate Substances 0.000 claims description 190
- 238000002161 passivation Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 11
- 238000009826 distribution Methods 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 24
- 230000008901 benefit Effects 0.000 description 14
- 230000001629 suppression Effects 0.000 description 12
- 239000002184 metal Substances 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 7
- 239000011148 porous material Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000004806 packaging method and process Methods 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- YBJHBAHKTGYVGT-ZKWXMUAHSA-N (+)-Biotin Chemical compound N1C(=O)N[C@@H]2[C@H](CCCCC(=O)O)SC[C@@H]21 YBJHBAHKTGYVGT-ZKWXMUAHSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004100 electronic packaging Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005459 micromachining Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- FEPMHVLSLDOMQC-UHFFFAOYSA-N virginiamycin-S1 Natural products CC1OC(=O)C(C=2C=CC=CC=2)NC(=O)C2CC(=O)CCN2C(=O)C(CC=2C=CC=CC=2)N(C)C(=O)C2CCCN2C(=O)C(CC)NC(=O)C1NC(=O)C1=NC=CC=C1O FEPMHVLSLDOMQC-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
Z=1/jωC (1)
で示されるインピーダンスが小さいという利益をもたらすものである。
第1の基板の面と反対側の第2の基板の面とを有する基板を用意する工程と、
キャパシタ領域を含む基板の側方部分において元の基板の厚さから減少した基板の厚さ まで基板を薄くする工程と、
互いに絶縁されている第1及び第2のキャパシタ電極を有し、かつ第1及び第2の基板の面と垂直な平面におけるU字形状の断面分布を有する少なくとも1つの層状構造を製造することによって、基板の所定の側方部分に埋め込まれたキャパシタ領域を形成する工程と、
第1の接触構造を形成し、第2の接触構造を形成する工程と、
基板の薄くした側方部分に電流パス領域を設け、それによって所定のキャパシタ電極の1つを各接触構造に電気的に連結する工程とを有する。
102、202、402、502、802、902、1002、1102、1202、1302 基板
104、106、108、110,112 層状構造
114 基板の最上面
116 基板の底面
118 下方の電極
120 誘電体層
122 上方の電極
124 最上の電極
204 接触構造
204.1 ポート1
204.2 ポート2
206 グラウンド接触
404 第1の基板の面
406 接触構造
408 入力ポート
410 出力ポート
412 接触要素
414 キャパシタ領域
416 基板の底面
418 グラウンド接触
420 グラウンド電位
422 電流パス領域
504、804、904、1004、1104、1204 リセス
506、1106 第1の基板の面
508、510、1108、1110、1208、1210 接触ライン
512、514 側面
516、1116 入力ポート
518、1118 出力ポート
520、820、920、1020、1120、1220、1320 接触要素
522、1022 リセスの底面
524、824、924、1024、1224 キャパシタ領域
526、926 基板の底面
528、928 グラウンド接触
530、830、930、1030、1230、1330 電流パス領域
702 グラウンド電位
1026、1226 グラウンド接触
1028、1228 基板の底面
1034 不動態化層
1128 キャリア接触底面
1136 左面
1138 右面
1140 フリップチップボール
1216、1218、1316、1318 信号ポート
1250 キャリア基板
1252、1254 金属ボール
1256、1258 ビア
1260 集積回路
1262、1264 金属ボール
Claims (17)
- 第1の基板の面(506)及び反対側の第2の基板の面(526)を有する基板(502;802;902;1002;1102;1202;1302)と、
該基板に埋め込まれ、互いと電気的に絶縁されている第1及び第2のキャパシタ電極を有し、かつ前記第1及び第2の基板の面と垂直な平面におけるU字型の断面分布を有する少なくとも1つの層状構造を備え、前記第1及び第2のキャパシタ電極は第1(508、510,516、518、520)及び第2(528)の接触構造にそれぞれ電気的に接続されているキャパシタ領域(524)と、
前記第1のキャパシタ電極(524)と前記第1の接触構造(520;820;928;1020)の間に設けられる層で形成され、該第1のキャパシタ電極から該第1の接触構造まで広がり、かつ電流のためのパスを提供するように構成された電流パス領域(530;830;930;1030)とを備え、
前記基板が、第1の基板の面上に、前記キャパシタ領域(524;824;924;1024;1124;1224)を含む基板の側方部分にリセス(504;804;904;1004;1104;1204)を備え、前記リセスが、第1の接触構造の一部である接触要素(520)を有する底面(522)を有し、それにより、前記キャパシタ領域(524;824;924;1024)及び前記電流パス領域(530;830;930;1030)が、前記接触要素(520)と前記第2の基板の面(526)上の第2の接触構造(526;826;926;1026)との間に配置されていることを特徴とするキャパシタ装置(500;800;900;1000;1100;1200;1300)。 - 前記第1の接触構造に、互いに電気的に接続され、一方が入力として、他方が出力として動作する少なくとも2つの信号ポート(516,518)が設けられ、第2の接触構造がグラウンド接続である請求項1記載のキャパシタ装置。
- リセスした(recessed)基板の側方部分が50ミクロン以下の厚さを有する請求項1記載のキャパシタ装置。
- 前記リセスの側面(512,514)が、前記接触要素(520)と前記第1の基板の面のリセスしていない(unrecessed)部分との間の第1のリセス部分(504)における前記リセスの底面(522)に対し90°以上の角度で、かつ前記接触要素(520)で満たされている第2のリセス部分において90°の角度で傾斜している請求項1記載のキャパシタ装置。
- 前記電流パス領域が、前記第1の基板の面上のリセス(504,804,1204)の底面とキャパシタ領域(524,824,1224)との間の導電性の基板の領域(530,830,1230)によって形成されており、かつ断面分布において、前記U字形状の底面が前記リセスの底面に向いている請求項1記載のキャパシタ装置。
- 前記電流パス領域(1030)が、リセス(1004)の底面を覆い、かつ接触要素(1020)で覆われている不動態化層(1022)によって形成されている請求項1記載のキャパシタ装置。
- 前記電流パス領域(930)が、前記キャパシタ領域(924)と前記第2の基板の面(926)上の前記第2の接触構造(928)との間に配置され、かつ断面分布において、U字形状の底面が第2の基板の面(926)に向いている請求項1記載のキャパシタ装置。
- 前記電流パス領域(530;830;930;1030;1330)の側方へ伸びる部分が前記キャパシタ領域(514;824;924;1230;1330)の側方へ伸びる部分に等しく、かつ前記電流パス領域が、前記基板(502,802,902,1002,1302)の側方に隣接した領域より低い電気抵抗率を有する請求項1記載のキャパシタ装置。
- 前記第1の接触構造の前記信号ポート(508,510)が、前記第1の基板の面(506)上のリセスしていない部分に配置され、かつリセス(504)の底面上の接触要素(520)に接続されている請求項2記載のキャパシタ装置。
- 前記第1の接触構造の信号ポート(1116,1118;1216,1218)が、前記第2の基板の面上に配置され、かつ前記第1から第2の基板の面まで広がる接触ライン(1108,1110)を介してリセス(1104;1204)の底面上の接触要素(1120;1220)に接続されている請求項2記載のキャパシタ装置。
- 少なくとも1つの周波数における信号を処理する半導体装置と、バイパスキャパシタとして請求項1〜10のいずれか1項に記載のキャパシタ装置とを備える広帯域システム。
- 前記キャパシタ装置が複数の接着パッドと相互接続ラインとを備え、前記半導体装置が前記基板の第1の面に組み立てられている請求項11記載の広帯域システム。
- 貫通するビアが、基板を通じて基板の第1から第2の面まで広がり、それにより、前記基板をその第2の面によってキャリアに取り付けることが可能である請求項11又は12記載の広帯域システム。
- 請求項5又は6記載のキャパシタ装置が存在する請求項11、12又は13記載の広帯域システム。
- キャリア基板(1250)と、該キャリア基板上に取り付けられた請求項1記載のキャパシタ装置を備える電子部品(1200)。
- キャパシタ装置を製造する方法であって、
第1の基板の面と反対側の第2の基板の面とを有する基板を用意する工程と、
キャパシタ領域を含む基板の側方部分において元の基板の厚さから減少した基板の厚さ まで基板を薄くする工程と、
互いと絶縁されている第1及び第2のキャパシタ電極を有し、かつ第1及び第2の基板の面と垂直な平面におけるU字形状の断面分布を有する少なくとも1つの層状構造を製造することによって、基板の所定の側方部分に埋め込まれたキャパシタ領域を形成する工程と、
第1の接触構造を形成し、第2の接触構造を形成する工程と、
基板の薄くした側方部分に、前記第1のキャパシタ電極と前記第1の接触構造とは別の層で形成される電流パス領域を設け、それによって所定のキャパシタ電極の1つを各接触構造に電気的に連結する工程とを有する、キャパシタ装置を製造する方法。 - 前記基板を薄くする工程が、底面を有するリセスを第1の基板の面上に形成することを含み、
前記第1の接触構造を形成する工程が、前記リセスの底面上の接触要素を介してその信号ポートを互いに接続することを含み、
前記電流パス領域を設ける工程が、前記リセスの底面上の前記接触要素と前記第2の基板の面上の第2の接触構造との間に前記電流パス領域を設けることを含む請求項16記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP05110471.9 | 2005-11-08 | ||
EP05110471 | 2005-11-08 | ||
PCT/IB2006/054102 WO2007054870A1 (en) | 2005-11-08 | 2006-11-03 | Trench capacitor device suitable for decoupling applications in high-frequency operation |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009515356A JP2009515356A (ja) | 2009-04-09 |
JP5054019B2 true JP5054019B2 (ja) | 2012-10-24 |
Family
ID=37814260
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008539563A Active JP5054019B2 (ja) | 2005-11-08 | 2006-11-03 | 高周波数動作においてアプリケーションを分離するのに適したトレンチキャパシタ装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7839622B2 (ja) |
EP (1) | EP1949419A1 (ja) |
JP (1) | JP5054019B2 (ja) |
CN (1) | CN101305448B (ja) |
TW (1) | TWI416590B (ja) |
WO (1) | WO2007054870A1 (ja) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2145351A1 (en) * | 2007-05-10 | 2010-01-20 | Ipdia | Integration substrate with a ultra-high-density capacitor and a through-substrate via |
US7986184B2 (en) * | 2009-12-18 | 2011-07-26 | Nxp B.V. | Radio frequency amplifier with effective decoupling |
US8492260B2 (en) | 2010-08-30 | 2013-07-23 | Semionductor Components Industries, LLC | Processes of forming an electronic device including a feature in a trench |
US8502340B2 (en) | 2010-12-09 | 2013-08-06 | Tessera, Inc. | High density three-dimensional integrated capacitors |
US8742541B2 (en) | 2010-12-09 | 2014-06-03 | Tessera, Inc. | High density three-dimensional integrated capacitors |
BR112013026489A2 (pt) * | 2011-04-14 | 2016-12-27 | Sage Wise 66 Pty Ltd | caminho de fluxo elétrico, condutor, circuito, dispositivo eletrônico, e, caminho de fluxo elétrico lateral |
US9608130B2 (en) | 2011-12-27 | 2017-03-28 | Maxim Integrated Products, Inc. | Semiconductor device having trench capacitor structure integrated therein |
US9196672B2 (en) | 2012-01-06 | 2015-11-24 | Maxim Integrated Products, Inc. | Semiconductor device having capacitor integrated therein |
TWI489529B (zh) * | 2012-06-01 | 2015-06-21 | Macronix Int Co Ltd | 積體電路電容器及方法 |
US8981533B2 (en) | 2012-09-13 | 2015-03-17 | Semiconductor Components Industries, Llc | Electronic device including a via and a conductive structure, a process of forming the same, and an interposer |
US8969170B2 (en) * | 2013-03-14 | 2015-03-03 | Globalfoundries Inc. | Method of forming a semiconductor structure including a metal-insulator-metal capacitor |
US9882075B2 (en) | 2013-03-15 | 2018-01-30 | Maxim Integrated Products, Inc. | Light sensor with vertical diode junctions |
CN103579305A (zh) * | 2013-09-23 | 2014-02-12 | 瑞昱半导体股份有限公司 | 金属沟渠去耦合电容结构及其形成方法 |
US9412806B2 (en) | 2014-06-13 | 2016-08-09 | Invensas Corporation | Making multilayer 3D capacitors using arrays of upstanding rods or ridges |
WO2016008690A1 (en) * | 2014-07-17 | 2016-01-21 | Koninklijke Philips N.V. | Ultrasound transducer arrangement and assembly, coaxial wire assembly, ultrasound probe and ultrasonic imaging system |
DE102015011718A1 (de) | 2014-09-10 | 2016-03-10 | Infineon Technologies Ag | Gleichrichtervorrichtung und Anordnung von Gleichrichtern |
US9306164B1 (en) | 2015-01-30 | 2016-04-05 | International Business Machines Corporation | Electrode pair fabrication using directed self assembly of diblock copolymers |
US9397038B1 (en) | 2015-02-27 | 2016-07-19 | Invensas Corporation | Microelectronic components with features wrapping around protrusions of conductive vias protruding from through-holes passing through substrates |
US9812354B2 (en) | 2015-05-15 | 2017-11-07 | Semiconductor Components Industries, Llc | Process of forming an electronic device including a material defining a void |
CN108122856B (zh) * | 2016-11-29 | 2021-05-14 | 京瓷株式会社 | 半导体元件搭载基板 |
CN106653568B (zh) * | 2016-12-02 | 2019-04-16 | 昆山纳尔格信息科技有限公司 | 一种低干扰电感结构的制造方法 |
CN106783019B (zh) * | 2016-12-02 | 2018-08-28 | 江苏贺鸿电子有限公司 | 一种低干扰电感结构 |
FR3063387B1 (fr) | 2017-02-24 | 2021-05-21 | Commissariat Energie Atomique | Composant electronique muni d'un transistor et de doigts interdigites pour former au moins une partie d'un composant capacitif au sein du composant electronique |
EP3432360A1 (en) * | 2017-07-17 | 2019-01-23 | Murata Manufacturing Co., Ltd. | Distributed rc termination |
WO2019107130A1 (ja) * | 2017-11-30 | 2019-06-06 | 株式会社村田製作所 | キャパシタ |
US10586844B2 (en) * | 2018-01-23 | 2020-03-10 | Texas Instruments Incorporated | Integrated trench capacitor formed in an epitaxial layer |
KR102068808B1 (ko) * | 2018-01-31 | 2020-01-22 | 삼성전기주식회사 | 커패시터 부품 |
JP7178187B2 (ja) | 2018-06-27 | 2022-11-25 | 太陽誘電株式会社 | トレンチキャパシタ |
US20230018448A1 (en) * | 2021-07-14 | 2023-01-19 | Qualcomm Incorporated | Reduced impedance substrate |
CN114157257A (zh) * | 2021-12-03 | 2022-03-08 | 电子科技大学 | 一种集成lc滤波器及其制造方法 |
WO2023181803A1 (ja) * | 2022-03-23 | 2023-09-28 | 株式会社村田製作所 | 電子部品及び回路装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1221363B (de) * | 1964-04-25 | 1966-07-21 | Telefunken Patent | Verfahren zum Verringern des Bahnwiderstands von Halbleiterbauelementen |
US4224734A (en) | 1979-01-12 | 1980-09-30 | Hewlett-Packard Company | Low electrical and thermal impedance semiconductor component and method of manufacture |
JPS6334974A (ja) * | 1986-07-29 | 1988-02-15 | Mitsubishi Electric Corp | 半導体装置 |
DE4418430C1 (de) * | 1994-05-26 | 1995-05-11 | Siemens Ag | Verfahren zur Herstellung eines Siliziumkondensators |
JPH0897367A (ja) * | 1994-09-27 | 1996-04-12 | Murata Mfg Co Ltd | 半導体装置 |
US5847951A (en) * | 1996-12-16 | 1998-12-08 | Dell Usa, L.P. | Method and apparatus for voltage regulation within an integrated circuit package |
US5939782A (en) * | 1998-03-03 | 1999-08-17 | Sun Microsystems, Inc. | Package construction for integrated circuit chip with bypass capacitor |
US6346743B1 (en) * | 2000-06-30 | 2002-02-12 | Intel Corp. | Embedded capacitor assembly in a package |
JP2002299462A (ja) * | 2001-01-26 | 2002-10-11 | Nokia Mobile Phones Ltd | 半導体装置 |
US6706584B2 (en) * | 2001-06-29 | 2004-03-16 | Intel Corporation | On-die de-coupling capacitor using bumps or bars and method of making same |
US6818469B2 (en) * | 2002-05-27 | 2004-11-16 | Nec Corporation | Thin film capacitor, method for manufacturing the same and printed circuit board incorporating the same |
WO2005088699A1 (en) * | 2004-03-10 | 2005-09-22 | Koninklijke Philips Electronics N.V. | Method of manufacturing an electronic device and a resulting device |
-
2006
- 2006-11-03 WO PCT/IB2006/054102 patent/WO2007054870A1/en active Application Filing
- 2006-11-03 EP EP06821322A patent/EP1949419A1/en not_active Withdrawn
- 2006-11-03 CN CN2006800414284A patent/CN101305448B/zh active Active
- 2006-11-03 JP JP2008539563A patent/JP5054019B2/ja active Active
- 2006-11-03 US US12/092,607 patent/US7839622B2/en active Active
- 2006-11-06 TW TW095141066A patent/TWI416590B/zh active
Also Published As
Publication number | Publication date |
---|---|
EP1949419A1 (en) | 2008-07-30 |
JP2009515356A (ja) | 2009-04-09 |
WO2007054870A1 (en) | 2007-05-18 |
US20080291603A1 (en) | 2008-11-27 |
TW200731328A (en) | 2007-08-16 |
TWI416590B (zh) | 2013-11-21 |
US7839622B2 (en) | 2010-11-23 |
CN101305448A (zh) | 2008-11-12 |
CN101305448B (zh) | 2012-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5054019B2 (ja) | 高周波数動作においてアプリケーションを分離するのに適したトレンチキャパシタ装置 | |
US20230317591A1 (en) | Bonded structures with integrated passive component | |
CN106169913B (zh) | 具有集成电流路径的射频放大器输出电路装置及其制造方法 | |
US7397128B2 (en) | Semiconductor device and method of manufacturing the same | |
US9793340B2 (en) | Capacitor structure | |
US9589927B2 (en) | Packaged RF amplifier devices with grounded isolation structures and methods of manufacture thereof | |
US7960773B2 (en) | Capacitor device and method for manufacturing the same | |
JP5060550B2 (ja) | パワーアンプ・アセンブリ | |
US6535098B1 (en) | Integrated helix coil inductor on silicon | |
EP1143517A2 (en) | Integrated vertical spiral inductor on semiconductor chip material | |
US20070217122A1 (en) | Capacitor | |
US6924725B2 (en) | Coil on a semiconductor substrate and method for its production | |
US20080169883A1 (en) | LC resonant circuit | |
US7911026B2 (en) | Chip carrier with reduced interference signal sensitivity | |
JP2010205941A (ja) | 半導体チップ及び半導体装置 | |
KR100744464B1 (ko) | 집적형 인덕터 및 그 제조방법 | |
US6813138B1 (en) | Embedded microelectronic capacitor equipped with geometrically-centered electrodes and method of fabrication | |
US20220254717A1 (en) | Semiconductor Device And Manufacturing Method Therefor | |
US20060125046A1 (en) | Integrated inductor and method of fabricating the same | |
WO2023181803A1 (ja) | 電子部品及び回路装置 | |
TW200416986A (en) | Structure for bond pad of integrated circuit and the forming method thereof | |
JP2007027518A (ja) | 高周波回路モジュール及び積層型高周波回路モジュール | |
US20060097346A1 (en) | Structure for high quality factor inductor operation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120305 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120312 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120606 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120726 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5054019 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150803 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |