JP5054019B2 - 高周波数動作においてアプリケーションを分離するのに適したトレンチキャパシタ装置 - Google Patents

Description

本発明は、キャパシタ装置、及び信号線とグラウンド接触との間に並列に連結されたキャパシタ装置を備える電子回路に関する。

トレンチキャパシタは、回路構成における、本明細書においてバイパスキャパシタとも称する分離キャパシタとして電子回路に使用されており、該キャパシタは、信号線とグラウンド電位との間に並列に挿入されている。

このような構成において、トレンチキャパシタは、下記式：
Z＝1/jωC (1)
で示されるインピーダンスが小さいという利益をもたらすものである。

ここで、Zはインピーダンスを表し、ωは円振動数であり、信号の振動数fに比例し、ω＝2πfであり、Cはキャパシタンスであり、jは周知の虚数単位の数である。トレンチキャパシタは通常大きなキャパシタンス値を有し、それ故に交流（AC）信号について信号線とグラウンド電位との間にほぼ完全な短絡を示す。方程式（1）は、キャパシタンスが高くなるにつれて、グラウンドへの短絡が良好となることを示す。

図１は、高キャパシタンス値を達成するための既知のトレンチキャパシタ構造１００を示す。このトレンチキャパシタ構造は、非特許文献１に記載されている。図１のトレンチキャパシタ１００は、シリコン基板１０２に埋め込まれており、連結した層状構造のアレイを備え、層状構造１０４〜１１２を断面図にて示す。層状構造は、基板１０２の最上面１１４及び底面１１６と垂直な平面においてU字形状の断面分布の配列からなる。U字形状の層状構造は同一であり、層状構造の相当する層は互いと接続されている。層状構造は、n⁺−シリコン層で形成された第１の下方の電極１１８を備える。このn⁺-層はn^--ドープしたシリコン基板上に存在する。誘電体層１２０は、例えば30nm厚さの酸化物／窒化物／酸化物層の積層であってもよく、該誘電体層１２０は、下方の電極１１８を、n⁺ポリシリコン層から作製される上方の電極１２２から絶縁する。金属の最上の電極１２４が上方の電極１２２上に堆積されている。

U字形状の層状構造１１８〜１１２は、通常、2μmの直径と20〜30μmの深さ１０２を有するポア内で形成することができる。面積に対する典型的なキャパシタンス密度は、25nF/mm²〜75nF/mm²であり、図１に示すキャパシタ装置で達成されるものである。

図２は、信号線とグラウンド電位との間のバイパスキャパシタとして用いられる先行技術のトレンチキャパシタ２０２を有する回路配置２００を概略的に示す。図１のトレンチキャパシタ構造１００は、その大きいキャパシタンスにより、キャパシタ装置２０２にて使用するのに適している。しかしながら、本回路構成においてバイパスキャパシタとして使用するためには、図２において符号２０６が付されているグラウンド接触を基板１０２の底面１１６上にもたらさなければならない。グラウンド接触２０６をグラウンド電位に接続する。キャパシタ装置２０２は、更に、信号線に接続可能である信号入力及び出力について２つのポート２０４．１及び２０４．２を有する接触構造２０４を備える（図示せず）。理論的には、キャパシタ装置２０２が完全な短絡をグラウンドにもたらした場合、ポート１ ２０４．１から入る信号電波は十分に反射される。したがって、ポート２ ２０４．２はポート１ ２０４．１から完全に分離される。

しかしながら、既知のトレンチキャパシタの性能は周波数に依存し、図２の回路構成においてグラウンドに完全な短絡をもたらすものとは言えない。このことを、図３を参照して以下に説明する。図３は、周波数の機能としての先行技術のトレンチキャパシタのS₂₁トランスミッション係数の依存を示す図である。周波数がヘルツ（Hz）で対数目盛でプロットされている。トランスミッション係数S₂₁はdBの単位で示されている。３つの測定した曲線をそれぞれ2.2nF、22nF及び380nFのキャパシタンスを有する３つの異なるトレンチキャパシタについて示す。すべての３つの曲線は、1MHz及び約50MHzの間の周波数の範囲（「範囲１」と付されている）においてトランスミッション係数S₂₁の減少を示す。示されているトランスミッション特性の共振効果が各曲線について見られ、100MHzから1GHzの間に生じ、キャパシタンス値に依存している。

示されている周波数依存は、トレンチキャパシタの自己インダクタンスによるものである。自己共振周波数において、トレンチキャパシタのキャパシタンスC及び自己インダクタンスL_selfは共振状態にある。ここで、キャパシタの動作が最もよい、例えば最大の信号の抑制が生じるが、GHzの範囲内での抑制は、別個のSMD設置キャパシタのものよりはるかに優れている。

下記の表１は、いくつかの先行技術のトレンチキャパシタにおける表面積、キャパシタンス，C、抵抗，R、及び自己インダクタンス，L_selfの値を示す。

表１ n^--基板におけるいくつかの先行技術のトレンチキャパシタにおける表面積、キャパシタンス、抵抗及び自己インダクタンスの比較

F. Roozeboom et. al., "High-Density, Low-Loss MOS Capacitors for Integrated RF Decoupling", Int. J. Microcircuits and Electronic Packaging, 24(3)(2001) pp. 182-196.

しかしながら、工業的には、グラウンドへの接触が正面に存在する。キャパシタ及びインダクタのネットワークを提供するためには、基板の抵抗率が1kΩcm以上のオーダーである高オームの基板を使用する必要がある。基板を介した底面１１６への電流パスは、はるかに大きい抵抗を有し、したがって、あまり適切ではない自己インダクタンスを有する。

しかしながら、広帯域用途への傾向が現在存在している。これは、例えばGSMより広い帯域幅を有するUMTSプロトコルの結果である。また、IEEE 802.16プロトコルによっても奨励されている。さらに、バンドの数が、特に2GHzを超えて、すなわちBluetooth、W-LAN及び他のワイヤレス規格において上昇する。そのような広帯域用途において、自己インダクタンスが低いことが必要である。明らかに、広帯域は共振周波数を超える位置（「範囲２」）を概して含む。ここでは、ポート１ ２０４．１及びポート２ ２０４．２の間の信号抑制はあまり有効ではなく、入射波の有意な量がポート２へ伝送される。自己インダクタンスが高くなるほど、信号抑制が有効でなくなる。また、正面でのグラウンドへの接触を有するトレンチキャパシタは、グラウンドへのパスが長くなりがちであるため適切ではない。

そこで、本発明の目的は、信号線とグラウンド電位との間のバイパスキャパシタとして使用した際に、幅広い範囲の周波数にわたって良好な信号抑制をもたらすキャパシタ装置を提供することにある。

本発明の他の目的は、信号線とグラウンド電位との間のバイパスキャパシタとして使用した際に、幅広い範囲の周波数にわたって良好な信号抑制をもたらすキャパシタ装置を形成する方法を提供することにある。

本発明の第１の態様において、キャパシタ装置が提供され、該キャパシタ装置は、基板を備え、該基板は第１の基板の面と反対側の第２の基板の面とを有する。キャパシタ装置は、更に、第１及び第２の接触構造を有し、第２の接触構造は、第２の基板の面上に存在する。キャパシタ装置のキャパシタ領域は基板に埋め込まれており、互いから電気的に絶縁されている第１及び第２のキャパシタ電極を有し、かつ第１及び第２の基板の面と垂直な平面におけるU字形状の断面分布を有する少なくとも１つの層状構造を含む。第１及び第２のキャパシタ電極は、第１及び第２の接触構造にそれぞれ電気的に接続されている。

本発明のキャパシタ装置において、電流パス領域は、キャパシタ電極の１つから各接触構造まで広がる。電流パス領域は電流のためのパスをもたらすように構成されている。

また、基板は、第１の基板の面上に、キャパシタ領域を含む基板の側方の部分においてリセスを備え、該リセスは、第１の接触構造の一部である接触要素を有する底面を有し、それ故にキャパシタ領域及び電流パス領域が接触要素と第２の接触構造との間に配置されている。

本発明の本態様のキャパシタ装置は、電流パス領域においてインピーダンスの減少を示すという利点を有する。このインピーダンスの減少は、キャパシタ装置の電流パス領域によって引き起こされる低い自己インダクタンスを意味するものである。低い自己インダクタンスによって、例えば本発明のキャパシタ装置を信号線とグラウンド電位との間のバイパスキャパシタとして使用する回路構成において広範囲のスペクトル域にわたって信号抑制の向上がもたらされる。

それに加えて、キャパシタ装置は、IMAPSの論文においてRoozeboomらが述べているような非工業化の構造を効果的に改変したものである。広帯域特性を向上させるために、基板にリセスを設けて、有効な電流パス領域を短縮する。重要なことは、リセスの存在によって、基板の取り扱いが悪影響を受けないことである。このことは、基板の取り扱いが必要な場合、特に、電力増幅器、集積回路、インピーダンス・マッチング・ネットワーク及びフィルターなどの更なる電気装置を有する積層した構成に使用する場合、関連した要件である。

第１の接触構造が第２の基板の面にも存在する工業化構造と比較して、本発明の装置は、第１の接触構造、特にグラウンドへのパスが短縮されるという利点を有する。さらに、該パスが直線かつ直接的であり、それによって寄生的な誘導性及び容量性の相互作用の発生を防ぐ。

本発明の利点は、広帯域用途のための比較的小さいキャパシタンスを有するキャパシタ装置の使用を可能にすることである。先行技術では、広帯域用途に使用するのに充分低い自己インダクタンスに達するために、最も大きいキャパシタンス値を使用することが必要であった。しかしながら、必要とされる広帯域の主要な部分を構成する高周波数においてインピーダンスが既に非常に低いため、実際には、そのような大きい自己キャパシタンス自体は必要ではない。そのような大きいキャパシタを使用することは、より大きいキャパシタがより大きい表面積を必要とし、それ故に小さいものより高価であるので、明らかに商業的に不利益である。例えば、380nFのキャパシタンスを有するトレンチキャパシタは非常に大きく、典型的には、約20mm²のウエハ領域を必要とする。0.102mm²のキャパシタの表面を有する2.2nFのキャパシタと比較すると、これは、約２００倍のコストの増加である。

したがって、本発明のキャパシタ装置の構造は、キャパシタの自己インダクタンス及び抵抗が基板を通る電流パスによって支配されているという一般的な認識に基づく。電流パス領域は、電流パス領域に電気的に接続されている第１の電極と第１の接触構造との間に位置する。電流パスの長さは、電流パス領域によって測られる距離が短いことから、既知のキャパシタ装置構造と比較して強く減少する。後に図１５について示すように、所定のキャパシタ面積において、２つの理由：ａ）基板の厚さにわたるキャパシタの直径の比率で示されるキャパシタのアスペクト比がより小さくなることから、長さ当たりのインダクタンスが減少すること、及びｂ）電流パスの全長が減少することから、キャパシタのインダクタンスはより薄い基板において減少する。

好ましくは、電流パス領域の長さは多くても50ミクロンである。より好ましくは、該長さは、キャパシタ領域の長さと同じオーダーである。最も適しているのは、リセスした（recessed）側方領域における基板の全厚が50ミクロン以下である。これは、電流パス領域が350ミクロンのオーダーである上述した論文の構造に対する主要な改良点となるものである。この範囲において、アスペクト比は、2nFのオーダーの非常に小さいキャパシタンスでさえも、以前は380nFのキャパシタのみで得られたものである自己インダクタンスが4pH以下となるようなものである。したがって、本発明に従う小さいキャパシタは、共振周波数を超える信号抑制に有効に使用することができ、その上、広帯域の信号抑制のためのバイパスキャパシタとして非常に適している。

以下、本発明の第１の態様のキャパシタ装置の好ましい実施態様について説明する。異なる実施態様が本発明を実施する代替方法を形成することが明記されていない限り、当然のことながら、以下に記載されている実施態様の更なる特徴を互いに組み合わせることができる。

好ましい一実施態様において、第１の接触構造には、互いに電気的に接続されており、一方は入力として、もう一方は出力として動作する少なくとも２つの信号ポートが設けられている一方で、第２の接触構造はグラウンド接続である。リセスの底面上の接触要素を介する第１の接触構造の信号ポートの接続は、接触構造においてより大きいインダクタンスを存在させることができることを示す。これは、信号ポートとリセスの底面上の接触要素との間の必要な接続ラインによって引き起こされる。しかしながら、容量性構造の自己インダクタンス自体は非常に小さく、このことは本発明に従う信号抑制のためのキャパシタ装置の使用可能な周波数範囲を広げるのに決め手となることに留意すべきである。接触構造の比較的大きいインダクタンスはそれには貢献しない。

この好ましい実施態様は、信号ポートがキャパシタ領域の近くの基板の面に存在し、グラウンド接続がキャパシタ領域から遠い基板の面に存在するRoozeboomらによる先行技術の構造とは実質的に異なるものである。このような改変は、第１の実施態様において積層ダイアセンブリにおける装置の構成に影響を与える。この第１の実施態様において、後述するように、トレンチキャパシタは基板の第２の面上にそれらの開口を有する。グラウンド接続もこの面に存在する。好ましくは、グラウンド接続は、ラミネート、プリント回路のリードフレームなどのキャリアに直接接続されている。したがって、キャパシタはキャリアに面する面に存在する。

更なる装置の組立のために、第１の面上又は第２の面上のいずれかという２つの主な選択肢が考えられる。更なる装置を第２の面に組み立てる場合、信号ポートに相当する接触構造は第１から第２の面に変更される。これは、他の接触ラインの基板を貫通する接触ビアによって達成することができる。

更なる装置を第１の面に組み立てる場合、そのような基板を貫通する接触ビアは、ボンド・ワイヤ又はその種の他のものを使用する代わりに、キャリアへの更なる装置の連結のためにキャパシタ装置に存在することができる。その結果、第１の面は接触構造の規定のみならず、インダクタなどの他の要素にも用いることができる。第１の面上のコンダクタが比較的大きい寸法を有する場合にも、インダクタを該第１の面に適切に組み入れることができる。これらは、スクリーンプリントされたマスクのみこの第１の面に設け、その後、コンダクタをスパッタリング、電気メッキなどの既知の技術によって設けるという点で、フォトリソフラフィーを用いずに製造することができる。

好ましくは、リセスの側面を、接触要素と第１の基板の面のリセスしていない部分との間の第１のリセス部分におけるリセスの底面に対して90°以上のアングルで傾斜させる。第２のリセス部分において、リセスの側面は好ましくはリセスの底面に対して90°の角度である。この後者の部分は接触要素で満たされている。本実施態様の構造によって、リセスの底面上の接触要素と第２の基板の面上の接触構造との間の距離をさらに減少させることができる。したがって、キャパシタ装置の抵抗率及び自己インダクタンスをさらに減少させることができる。

以下、キャパシタ領域がリセスの下部に形成されている別の実施態様について説明する。

第１の別の実施態様において、電流パス領域は、第１の基板の面上のリセスの底面とキャパシタ領域との間に配置されている導電性基板領域によって形成される。先に述べた断面分布図において、U字形状の底はリセスの底面に向いている。それは、底面として第２の基板の面を示し、基板の最上面として第１の基板の面を示すこの断面図において、キャパシタのトレンチが逆U字形状を有することを意味する。したがって、「U字」の底は、電流パス領域によってリセスの底面から分離されている。この第１の別の実施態様において、トレンチキャパシタは第２の基板の面から製造される。

トレンチの断面分布の正確なU字形状からの変化が可能であることに留意すべきである。U字に類似している長方形形状又は「V字」に類似している形状は実行可能な代替物を形成するものであり、U字形状と言う場合に含まれるものである。他のバリエーションとしては、断面図において正確な直線から逸脱するトレンチの側面が挙げられる。例えば、トレンチの側面は側方方向においてリセスを有することができる。このようなバリエーションのタイプもU字形状と言う場合に含まれるものである。

好ましくは、導電性基板領域は基板の低抵抗率領域である。低抵抗率は、低抵抗の電流パス領域を達成するための必要条件である。基板全体が低い抵抗率を有する場合、電流パス領域の低抵抗率をもたらすことに関して特定の指標は全く必要ではない。しかしながら、基板が高抵抗率の基板である場合、低い抵抗率の電流パス領域を得るために、電流パス領域を、好ましくは適した濃度で適したドーパントを用いてドープする。低抵抗率とは、数ミリオーム*cm〜数オーム*cmの抵抗率の値を指す。高抵抗率の値は典型的には１〜数キロオーム*cmの範囲である。

先の実施態様に代わるものを形成するバリエーションにおいて、電流パス領域を、リセスの底面を覆い、かつ接触要素によって覆われる不動態化層によって形成する。したがって、不動態化層は、先の実施態様と同様に、キャパシタ領域と接触要素との間に配置される。しかしながら、基板材料の代わりに、不動態化層を電流パス領域に用いる。不動態化層は通常は二酸化ケイ素で形成されるが、二酸化ケイ素は絶縁材料であり、小さい抵抗率を有する高周波数の電流パスは、充分に小さい厚さの不動態化層を用いて形成することができる。約10nmの厚さが本目的に適している。この実施態様を、例えば30μm以上の特に長い深さを有するトレンチを用いるか、又は基板を、ポアの長さ及び不動態化層の厚さの合計に等しい、リセスにおける特に低い厚さの値、例えば25〜40μmに薄くすることによって実現することができる。

基板材料においてリセスを用いる第２の別の実施態様において、電流パス領域を、キャパシタ領域と第２の基板の面上の第２の接触構造との間に配置する。断面分布における本実施態様において、U字形状の底は第２の基板の面に向いている。

前記別の実施態様及びそのバリエーションと異なり、本実施態様は、第１の基板の面から、すなわちリセスの底に形成されたトレンチキャパシタを使用する。先に規定した断面図における頂上及び底についての基板の方向を再び参照すると、各トレンチは、基板において直立した「U字」を形成する。したがって、電流パス領域は、トレンチキャパシタの底と基板の底面との間に配置される。

留意すべきことは、リセスの底にトレンチを形成する場合、標準的なエッチング処理をここでは用いることができないので、エッチングによるトレンチキャパシタの形成が本実施態様においてはより複雑であることである。しかしながら、本実施態様の利点は、すべての加工を、前述したように、例えば、ICにおいて、他の回路配置も含む基板の最上面を典型的には形成する第１の基板の面から行うことができることである。

「逆U字」のトレンチ構造を用いる実施態様のバリエーションと同様に、本実施態様のバリエーションにおいて、電流パス領域を不動態化層によって形成する。不動態化層をトレンチの底面と第２の基板の面上の第２の接触構造との間に配置する。このバリエーションは、リセスの下部の逆「U字」のトレンチ配置を用いる先の実施態様について説明したものと同様のものである。

以下、パッケージングの異なる形状を可能にする接触構造を配置する異なる方法を提供する別の実施態様について説明する。

一実施態様において、第１の接触構造の信号ポートを第２の基板の面上に配置する。信号ポートを、第１及び第２の基板の面と垂直である基板の第３及び第４の面に沿って広がる接触ラインを介して、リセスの底面上の接触要素に接続する。本実施態様は、独立型の構成要素を形成するパッケージされた超低インピーダンスのトレンチキャパシタに特に適している。

本実施態様の装置は、同じ（第２の又は底の）基板の面上に該装置の信号ポート及び第２の接触構造を有する。これによって、単一の基板の面上で接触させることができるので、キャパシタのパッケージングがより容易となる。パッケージングの代替物の１つは、例えば、キャリア基板にキャパシタ装置を取り付けることによって達成される。しかしながら、実際には、本実施態様のキャパシタ装置を異なる種類のキャリアに取り付けることができ、それによって異なるシステム・イン・パッケージ技術においてこのキャパシタ構造の利用可能性が拡大される。例えば、キャパシタ装置を、ラジオ周波数（RF）ラミネート、又は低温同時焼成セラミックス（Low-Temperature Cofired Ceramics，LTCC）キャリア基板、又はICウエハ上に取り付けることができる。

第２の基板の面又は基板の底面上に信号ポートを設ける別の方法は、リセスしていない基板の部分において基板を貫通して第１の基板の面から第２の基板の面まで広がる基板を貫通する接触ビアを用いて、接触ラインを介して、信号ポートをリセスの底面上の接触要素に接続することである。好ましくは、本実施態様を、トレンチキャパシタを第２の基板の面上に形成する加工スキームにて使用する。本実施態様のキャパシタ装置の第２の基板の面は、装置の製造中に加工する基板の面として用いることができる。しかしながら、SiPにおけるキャパシタ装置のパッケージングのために、キャリア基板上に装置を取り付ける際に、加工する又は第２の基板の面を底面として用いる。

別の代替の実施態様は、第１の接触構造の信号ポートを、リセスしていない基板の部分における第１の（又は最上の）基板の面上に設置する。本実施態様において、先の２つの実施態様に対して、第１及び第２の接触構造を異なる基板の面上に設置する。しかしながら、第２の基板の面上の信号ポートを用いる他の配置と同様に、信号ポートを、リセスの底面上の接触要素に接続する。

本発明の第２の態様において、電子回路が提供され、該電子回路は、本発明の第１の態様に従うキャパシタ装置、又は該キャパシタ装置の上述した実施態様の１つに従うキャパシタ装置を備える。本発明の第２の態様の電子回路において、キャパシタ装置は信号線とグラウンド接触との間に並列に結合されている。キャパシタ装置は、第１の接触構造を介して信号線に、かつ第２の接触構造を介してグラウンド接触に接続されている。

本発明の本態様の電子回路によって、本発明の第１の態様のキャパシタ装置によってもたらされる利点による、非常に広い周波数範囲にわたる信号抑制の増大が達成される。

本発明の電子回路は、ラジオ周波数のフロント・エンド・モジュールに必要な包括的な機能をもたらす。例えば、本発明の第２の態様の電子回路は、GSM（Global System of Mobile Communication）、Bluetooth又はWLAN（Wireless Local Area Network）基準に従うラジオ周波数信号のための増幅回路であってもよい。12GHzの衛星通信又は24GHzもしくは77GHzの自動車レーダーのようなより高い周波数での用途を実現させるために、本発明の第２の態様の電子回路は、広帯域・ミリメートル波バイパス機能をもたらすことができる。接地及びバイパスをつけることは、波−波の周波数において達成するのに必須であり、かつ非常に複雑であるので、本発明の本態様の電子回路は、波−波の周波数範囲にまで設計及び加工の能力を拡張するのに重要な構成部品である。

本発明の第３の態様において、電子部品が提供される。該電子部品は、キャリア基板と、該キャリア基板に固定された本発明の第１の態様又は本発明の第１の態様のキャパシタ装置の実施態様の１つに従うキャパシタ装置とを備える。本発明の第３の態様の電子部品は、本発明の第１の態様のキャパシタ装置の利点と本発明の第２の態様の電子回路の利点とを合わせ持つ。

本発明の電子部品の一実施態様において、集積回路をキャリア基板とキャパシタ装置との間に配置する。集積回路は、本実施態様においてキャパシタ装置の第２の基板の面上に信号ポートを備える本発明のキャパシタ装置の第１の接触構造の第１及び第２の信号ポートに電気的に連結されている信号ポートを有する。好ましくは、キャパシタ装置は、前述した、基板を貫通する接触ビアを有する実施態様において提供されたものである。

本発明の第４の態様において、キャパシタ装置を製造する方法が提供される。該方法は、
第１の基板の面と反対側の第２の基板の面とを有する基板を用意する工程と、
キャパシタ領域を含む基板の側方部分において元の基板の厚さから減少した基板の厚さ まで基板を薄くする工程と、
互いに絶縁されている第１及び第２のキャパシタ電極を有し、かつ第１及び第２の基板の面と垂直な平面におけるU字形状の断面分布を有する少なくとも１つの層状構造を製造することによって、基板の所定の側方部分に埋め込まれたキャパシタ領域を形成する工程と、
第１の接触構造を形成し、第２の接触構造を形成する工程と、
基板の薄くした側方部分に電流パス領域を設け、それによって所定のキャパシタ電極の１つを各接触構造に電気的に連結する工程とを有する。

以下、本発明の更なる実施態様を図面を参照して説明する。

図１は、先行技術に従うトレンチキャパシタの概略的な三次元断面図である。

図２は、先行技術に従うトレンチキャパシタを使用する、信号線とグラウンド電位との間のバイパスキャパシタ装置として用いたキャパシタ装置の概略図である。

図３は、図２の回路構成における、ポート１にて入射し、ポート２に伝送される信号電波のS₂₁トランスミッション係数の周波数依存性を表す図である。

図４は、先行技術におけるキャパシタ装置の概略図である。

図５は、本発明に従うキャパシタ装置の第１の実施態様の簡略化し、概略した断面図を示す。

図６は、図５のキャパシタ装置の概略平面図である。

図７は、図５及び図６のキャパシタ装置の等価回路図である。

図８は、本発明のキャパシタ装置の第２の実施態様の簡略化し、概略した断面図である。

図９は、本発明のキャパシタ装置の第３の実施態様の簡略化し、概略した断面図である。

図１０は、本発明のキャパシタ装置の第４の実施態様の一部の簡略化し、概略した断面図である。

図１１は、本発明のキャパシタ装置の第５の実施態様の簡略化し、概略した断面図である。

図１２は、本発明に従うキャパシタ装置の第６の実施態様を備える電子部品の概略図である。

図１３は、本発明に従うキャパシタ装置の第７の実施態様の概略図である。

図１４は、図１の先行技術のキャパシタについて、トレンチキャパシタの測定した自己インダクタンスと分析的に予測した自己インダクタンスとの比較を示す図である。

図１５は、キャパシタ装置中のトレンチキャパシタの、電流パス領域の長さにわたるキャパシタの直径の比率として定義されるアスペクト比Aの関数として計算した長さ当たりのインダクタンスκを示す図である。

図４は、先行技術に従うキャパシタ装置４００の概略図である。キャパシタ装置４００は、低抵抗率のシリコン基板４０２で作製される。図４の図において最上面を形成する第１の基板の面４０４上には、入力ポート４０８、出力ポート４１０及び接触要素４１２とともに信号接触構造４０６が設けられている。接触要素は金属電極であり、キャパシタ領域４１４中の多数のトレンチキャパシタの電極層と接続されている。トレンチキャパシタを、本図において多数の長方形として概略的にのみ示す。

図４の図において基板の底面４１６を形成する第２の基板の面上には、第２の接触構造が設けられており、グラウンド電位４２０に接続されている。

図４の先行技術のキャパシタ装置は、一方の面上のポート１ ４０８とポート４１０に接続されている信号線と、他方の面上のグラウンド電位４２０との間のバイパスキャパシタとして用いた場合、キャパシタ装置４００のインピーダンス及び自己インダクタンスによって決定される伝送性能を示す。インピーダンスの値は、キャパシタ範囲４１４とグラウンド接触４１８との間の電流パスの長さによって決定される。20〜30μｍの基板４０２における典型的なトレンチ深さと200〜500μｍの典型的な基板の厚さと仮定すると、基板の厚さに依存して、電流パス領域は少なくとも150μmになり、450μmにさえなる可能性がある。したがって、先行技術のキャパシタ装置４００の電流パス領域４２２は非常に長く、前述したように、高い自己インダクタンスをもたらす。

図５は、本発明に従うキャパシタ装置の第１の実施態様５００の簡略化し、概略した断面図を示す。低抵抗率シリコン基板５０２において、リセス５０４が形成されている。リセスは、例えば基板５０２の最上面５０６からのミクロ機械加工によって製造することができる。図６中のキャパシタ装置５００の平面図に示すように、接触ライン５０８及び５１０が２つの側面５１２及び５１４上にそれぞれ設けられている。接触ライン５０８及び５１０は、入力ポート（又はより一般的に言えばポート１）５１６と出力ポート（又はより一般的に言えばポート２）５１８を接触要素５２０を介して接続している。接触要素５２０は、リセス５０４の底の金属プレートという形を取る。実際には、接続ライン５０８及び５１０は、キャビティの側面５１２及び５１４上に位置する一方で、接触要素５２０は、リセス５０４の底面５２２上に配置されている。入力及び出力のポート５１６、５１８、接触ライン５０８、５１０並びに接触要素５２０は、第１の接触構造を形成する。

リセス５０４によって、リセスしていない部分、例えばポート１ ５１６において見られる元の基板の厚さと比較して、底面５２２（及び接触要素５２０）の下部の基板の厚さが減少している。リセスしていない部分と比較して減少した厚さを二重矢印ｄで示す。厚さｄは最大50μmまでの範囲内である。

キャパシタ領域５２４が、図１を参照して説明したものなどのトレンチキャパシタの配列によって形成される。しかしながら、本キャパシタ装置５００において、トレンチは基板の底面５２６から形成される。トレンチキャパシタは、互いに絶縁された２つの導電層を有し、図５の図における逆U字形状を有する層状構造をそれぞれ含む。相当するトレンチの導電層が接続されて各キャパシタ電極を形成する。電極は、ONO層（酸化物−窒化物−酸化物層の積層）などの絶縁層によって絶縁されている。

キャパシタ電極の１つはグラウンド接触５２８に接続されている。グラウンド５２８は、底面５２６上に設けられた金属メッキであり、図２に示したものに相当する回路構成においてグラウンド電位に接続することができる。

トレンチキャパシタの第２の電極（図示せず）は、電流パス領域５３０を介して接触要素５２０に接続されている。第２電極は、接触要素５２０に最も近接して堆積される導電性トレンチ層によって形成される。したがって、電流パス領域５３０は、電極とリセス５０４の底面上の接触要素５２０との間の距離を埋めるものである。本実施態様において、トレンチ電極層と接触要素５２０との間の電流パス領域の長さは、約15μmとなる。

次に、キャパシタ装置５００の利点を図７を参照して説明する。図７は、図５及び６のキャパシタ装置の等価回路図である。図７は、図２に示す回路配置の等価図を示すが、キャパシタ装置２００の代わりにキャパシタ装置５００を用いている。キャパシタ装置５００は、グラウンド電位７０２に接続されている。図７の等価回路図において、接続ライン５１０及び５１２のインダクタンスが、それぞれL_line1及びL_line2とラベルした記号によって示されている。電流パス領域５３０によるインダクタンスL_capacitorが、それに相当する記号で示されている。トレンチキャパシタ領域５２４が、C_capacitorとラベルしたキャパシタの記号で示されている。等価回路図に示すように、入力及び出力の接続ライン５０８及び５１０は、それぞれ特定のインダクタンスを示す。シリコン基板５０２の内側の、トレンチキャパシタ電極層とリセス５０４の底上の接触要素５２０との間の電流パスも特定のインピーダンスを示す。電流パス領域５３０のインダクタンスL_capacitorは、この距離によって決定される。グラウンドへのパスにおけるこのインダクタンスL_capacitorが、キャパシタの性能を制限するのであって、ラインL_line1及びL_line2のインダクタンスではない。したがって、キャパシタ装置５００のキャパシタのレイアウトは、基板における短い電流パスとキャパシタへのより長い接続ラインを有することによってキャパシタの小さいインダクタンスを選択するものである。しかしながら、キャパシタ自体のインダクタンスは非常に小さいので、キャパシタ装置５００は、有用なより幅広い周波数の範囲を有する。キャパシタ装置５００と以下に説明する実施態様の利点についての更なる詳細を、図１３及び１４を参照して以下に記載する。

図８は、本発明のキャパシタ装置の第２の実施態様８００の簡略化し、概略した断面図である。キャパシタ装置８００の構造は、図５及び６に示したキャパシタ装置５００のものと非常によく似ており、以下、先の実施態様に対する独特の特徴に関してのみ説明する。キャパシタ装置５００と異なり、キャパシタ装置８００は、高抵抗率シリコン基板８０２で作製されている。キャパシタ領域８２４とリセス８０４の底上の接触要素８２０との間の電流パス領域８３０のインピーダンス及び自己インダクタンスはできるかぎり低いものであるべきなので、本実施態様においては電流パス領域８３０をドープして、低抵抗率の電流パスを達成する。このように、高抵抗率の基板を用いていても、キャパシタ装置８００の性能はキャパシタ装置５００のものと同等の利益を有する。

図９は、本発明のキャパシタ装置の第３の実施態様９００の簡略し、概略した断面図である。

この場合も先と同様に、キャパシタ装置９００の構造はキャパシタ装置５００のものと非常に似ている。以下、図５及び６のキャパシタ装置に対して独特な特徴のみ説明する。

図８の実施態様と同様に、キャパシタ装置９００は、高抵抗率の基板９０２で作製される。さらに、接触要素９２０とグラウンド９２８との間でのキャパシタ領域９２４と電流パス領域９３０の配置の順序が逆である。それは、キャパシタ領域９２４のトレンチキャパシタが、接触要素９２０の堆積前にリセス９０４の底から形成されていることを意味する。したがって、キャパシタ領域９２４のトレンチは、本実施態様において直立の「U字」の形状を示す。接触要素９２０は、これらのトレンチにおいて形成される第１の電極層に接続されている。グラウンド電極９２８は、電流パス領域９３０を介してトレンチの第２の電極層に接続されている。電流パス領域９３０は、図８の実施態様と同様に、基板９０２の底面９２６から選択的にドープすることによって達成される低抵抗率の領域である。

本実施態様において、既知の接触マスクを用いる標準的なエッチング処理が本実施態様において利用できないので、トレンチのエッチングはより複雑である。しかしながら、本実施態様の利点は、すべての加工を基板９０２の最上面から行うことができることである。

図１０は、本発明のキャパシタ装置の第４の実施態様１０００の一部の簡略化し、概略した断面図である。図８及び９に示した先の実施態様と同様に、以下の説明は、先の実施態様のものとキャパシタ装置１０００を区別する構造要素に集中したものである。

本実施態様において、電流パス領域１０３０は、接触要素１０２０の形成前にリセス１００４の底面１０２２上に堆積した不動態化層１０３４によって形成されている。不動態化層１０３４は、リセス１００４の側面上にも堆積されている。

さらに、本実施態様において、キャパシタ領域１０２４は、図１０の図において「逆」U字形状を有するトレンチによって形成されている。したがって、トレンチが、基板１００２の底面１０２８から形成されている。これは、図５及び８の実施態様と似ている。しかしながら、キャパシタ領域１０２４のトレンチは、基板において、底からリセス１００４の底の不動態化層にまで広がる。このように、電流パス１００２は、いずれの基板材料も含まない。このように、基板を介する電流パスの長さはさらに減少する。

不動態化層は、典型的には二酸化ケイ素で作製される。不動態化層の厚さは10nmの範囲内である。本実施態様は、低抵抗率又は高抵抗率のシリコン基板１００２において実現することができる。

図示していない別の実施態様において、接触要素１０２０とグラウンド接触１０２６との間の不動態化層及びキャパシタ領域の配置を逆にする。本実施態様において、不動態化層を基板１００２の底面１０２８上に形成する。トレンチを、接触要素１０２０の堆積前に、リセス１００４の底面１０２２から基板１００２の最上面上に形成する。

エッチングによってトレンチの形成を行い、不動態化層１０３４に達した際に終了する。

図１１は、本発明のキャパシタ装置の第５の実施態様１１００の簡略化し、概略した断面図である。本実施態様において、キャパシタ１１００は独立した構成部品を形成する。キャパシタ装置１１００のパッケージングは、キャリア接触底面１１２８上にキャパシタ装置を取り付けるのに適する。リセス１１０４の底面の接触要素１１２０を、入力ポート（又はポート１）１１１６及び出力ポート（又はポート２）１１１８に接続ライン１１０８及び１１１０を介してそれぞれ接続する。しかしながら、図５の実施態様とは異なり、接続ライン１１０８及び１１１０を、最上面１１０６に沿って、かつ左及び右の面１１３６及び１１３８に沿って、それらの各ポート構造１１１６及び１１１８へそれぞれ通す。信号ポート１１１６及び１１１８は、キャパシタ装置１１００をキャリア基板（図示せず）上に取り付けるためのフリップチップボール１１４０を備える。キャパシタ装置１１００は、異なるSiP技術に適用可能であるという利点を有する。例えば、該装置をRFラミネート又はLTCCキャリア基板又はICウエハ上に取り付けることができる。

図１２は、本発明に従うキャパシタ装置の第６の実施態様１２００を備える電子部品の概略図である。図１２に示すパッケージングのスキーマは、金属ボール１２５２及び１２５４を用いてキャリア基板１２５０上に取り付けられたキャパシタ装置１２００を含む。該キャパシタ装置は、リセスしていない基板部分に基板の全厚を貫通して広がるビア１２５６及び１２５８を介して接触ライン１２０８及び１２１０を通していることによって図１１に示すものとは異なる。ビアは、周囲の基板から電気的に絶縁されているが、金属で充填されて、接触要素１２２０と、基板１２０２の底面１２０８上の信号ポート１２１６及び１２１８との間に電気的な接続をもたらす。

金属ボール１２５２及び１２５４を適切な大きさで設けることによって、キャリア基板１２５０とキャパシタ装置１２００との間に、キャリア基板１２５０の最上面とキャパシタ装置１２００の底面１２２８との間の集積回路１２６０を設けるのに充分な空間が存在する。キャパシタ装置１２００の信号ポート１２１６及び１２１８と集積回路１２６０上の信号ポートとの間の接続は、金属ボール１２６２及び１２６４によって達成される。グラウンド接触１２２６は、キャリア基板のグラウンド基準に電気的に接続される。

図１３は、本発明に従うキャパシタ装置の第７の実施態様１３００の概略図である。図１３のキャパシタ装置１３００は、典型的には200〜500μmの元の基板の厚さから約50μmの減少した基板の厚さまで基板全体を薄くするという点で図５〜１２の実施態様とは異なる。接触要素１３２０に接続されている信号ポート１３１６及び１３１８は、単純なワイヤー接触として作製することができる。

それ以外は、本実施態様は図５のものと似ている。しかしながら、キャパシタ及び電流パス領域の形成についての図８〜１０の他の構成を、同様にこのタイプのキャパシタ装置に用いることができる。

図１４は、トレンチキャパシタ装置におけるキャパシタ領域の直径の関数として、トレンチキャパシタ装置の測定した自己インダクタンスと先行技術の分析的に予測した自己インダクタンスとの比較を示す図である。パラメータ「直径」は、キャパシタ装置が、互いの間に与えられた距離を有する多数のポアの円形配列からなるキャパシタ領域を有するという仮定を意味するものである。したがって、この直径は、１のポアのものではなく、キャパシタ領域の全体の側長を指す。ポアは、典型的には約2μmの直径を有するが、典型的には、その何千ものポアが互いに隣接して設置されている。

図１４において、測定した自己インダクタンス値を菱形で示し、計算された自己インダクタンス値を四角で示す。計算は、低抵抗シリコンにおけるグラウンドに対するキャパシタのインダクタンスL_capacitorを与える以下の等式：

に従って行う。

ここで、κ(A)は、長さ当たりのインダクタンスであり、h_substrateは、基板の厚さであり、Aは、基板の厚さにわたるキャパシタ領域の直径の比率によって示されるアスペクト比Aであり、μ₀は、磁界定数である。等式（２）は、グラウンドに対する貫通ビアのインダクタンスの計算から既知である（M.E. Goldfarb, R.A. Pucel, "Modeling Via Hole Grounds in Microstrip", IEEE Microwave and guided wave letters, Vol. 1, No. 6, June 1991）。測定した値と計算した値との比較が示すように、ここでは、図１４に示すように、低抵抗率シリコンにおけるトレンチキャパシタのインダクタンスの計算への適用に成功している。留意すべきことは、四角の全体形状でのポアの配置を仮定した場合に等式の結果が得られることである。

式（２）による測定したインダクタンス値のモデリングの成功は、トレンチキャパシタ装置の基板における電流パスの長さをできる限り短くすることによって自己インダクタンスの減少を達成するという本発明の根底にあるコンセプトを立証するものである。等式（２）によれば、明らかに、インダクタンスは基板の高さ及びアスペクト比Aのみに依存している。

図１５は、キャパシタ装置におけるトレンチキャパシタのアスペクト比の関数として計算した長さ当たりのインダクタンスκを示す図である。この場合も同様に、等式（２）を用いて計算を行った。

図１５に示すように、κ(A)は、アスペクト比が大きい場合はるかに低い。本発明においてこのような有利なコンステレーション（constellation）は、低い基板の厚さ及びキャパシタの大きい直径に相当するものである。したがって、所与のキャパシタ領域について、キャパシタのインダクタンスは、２つの理由：ａ）キャパシタのアスペクト比がより小さくなることにから、κ(A)が減少すること、及びｂ）電流パスの全長が減少することにより、より薄い基板のために減少する。

基板の厚さが減少したことによるインダクタンスの全体の減少は著しく、例えば、300μmから50μmまで基板の高さを減少させると、400μm/400μmのキャパシタにおいて25pHからL=0.7pHまでインダクタンスが減少し、これはインダクタンスの35倍の減少を示すものである。

要するに、本発明は、キャパシタ装置（５００）、キャパシタ装置を備える電子回路、電子部品、及びキャパシタ装置を形成する方法に関する。本発明のキャパシタ装置において、電流パス領域（５３０）が、２つのトレンチキャパシタ電極の１つから各接触構造（５２０）まで広がる。本発明のキャパシタ装置の電流パス領域は、第１及び第２の接触構造を形成する前に、キャパシタ領域を含む基板の側方部分において又は基板の側方に広がる部分の全体にわたって元の基板の厚さから減少した基板の厚さまで基板を薄くすることによって得ることができる。本発明のキャパシタ装置は、電流パス領域におけるインダクタンスの減少を示すという利点を有する。このインピーダンスの減少は、キャパシタ装置の電流パス領域によって引き起こされる低い自己インダクタンス及び自己抵抗を意味するものである。低い自己インダクタンスによって、信号線とグラウンド電位との間のバイパスキャパシタとして本発明のキャパシタ装置を用いる回路構成において広範囲のスペクトル域にわたる信号抑制の向上をもたらす。

図１は、先行技術のトレンチキャパシタの概略的な三次元断面図である。 図２は、先行技術に従うトレンチキャパシタを使用する、信号線とグラウンド電位との間のバイパスキャパシタ装置として用いたキャパシタ装置の概略図である。 図３は、図２の回路配置におけるポート１にて入射し、ポート２に伝送される信号電波のS₂₁トランスミッション係数の周波数依存性を表す図である。 図４は、先行技術におけるキャパシタ装置の概略図である。 図５は、本発明に従うキャパシタ装置の第１の実施態様の簡略化し、概略した断面図を示す。 図６は、図５のキャパシタ装置の概略的な平面図である。 図７は、図５及び図６のキャパシタ装置の等価回路図である。 図８は、本発明のキャパシタ装置の第２の実施態様の簡略化し、概略した断面図である。 図９は、本発明のキャパシタ装置の第３の実施態様の簡略化し、概略した断面図である。 図１０は、本発明のキャパシタ装置の第４の実施態様の一部の簡略化し、概略した断面図である。 図１１は、本発明のキャパシタ装置の第５の実施態様の簡略化し、概略した断面図である。 図１２は、本発明に従うキャパシタ装置の第６の実施態様を備える電子部品の概略図である。 図１３は、本発明に従うキャパシタ装置の第７の実施態様の概略図である。 図１４は、図１の先行技術のキャパシタにおいてトレンチキャパシタの測定した自己インダクタンスと分析的に予測した自己インダクタンスとの比較を示す図である。 図１５は、キャパシタ装置中のトレンチキャパシタの、電流パス領域の長さに対するキャパシタ直径の比率として定義されるアスペクト比Aの関数として計算した長さ当たりのインダクタンスκを示す図である。

符号の説明

１００、２００、３００、４００、５００、８００、９００、１０００、１１００、１２００、１３００ キャパシタ装置
１０２、２０２、４０２、５０２、８０２、９０２、１００２、１１０２、１２０２、１３０２ 基板
１０４、１０６、１０８、１１０，１１２ 層状構造
１１４ 基板の最上面
１１６ 基板の底面
１１８ 下方の電極
１２０ 誘電体層
１２２ 上方の電極
１２４ 最上の電極
２０４ 接触構造
２０４．１ ポート１
２０４．２ ポート２
２０６ グラウンド接触
４０４ 第１の基板の面
４０６ 接触構造
４０８ 入力ポート
４１０ 出力ポート
４１２ 接触要素
４１４ キャパシタ領域
４１６ 基板の底面
４１８ グラウンド接触
４２０ グラウンド電位
４２２ 電流パス領域
５０４、８０４、９０４、１００４、１１０４、１２０４ リセス
５０６、１１０６ 第１の基板の面
５０８、５１０、１１０８、１１１０、１２０８、１２１０ 接触ライン
５１２、５１４ 側面
５１６、１１１６ 入力ポート
５１８、１１１８ 出力ポート
５２０、８２０、９２０、１０２０、１１２０、１２２０、１３２０ 接触要素
５２２、１０２２ リセスの底面
５２４、８２４、９２４、１０２４、１２２４ キャパシタ領域
５２６、９２６ 基板の底面
５２８、９２８ グラウンド接触
５３０、８３０、９３０、１０３０、１２３０、１３３０ 電流パス領域
７０２ グラウンド電位
１０２６、１２２６ グラウンド接触
１０２８、１２２８ 基板の底面
１０３４ 不動態化層
１１２８ キャリア接触底面
１１３６ 左面
１１３８ 右面
１１４０ フリップチップボール
１２１６、１２１８、１３１６、１３１８ 信号ポート
１２５０ キャリア基板
１２５２、１２５４ 金属ボール
１２５６、１２５８ ビア
１２６０ 集積回路
１２６２、１２６４ 金属ボール

Claims (17)

1. 第１の基板の面（５０６）及び反対側の第２の基板の面（５２６）を有する基板（５０２；８０２；９０２；１００２；１１０２；１２０２；１３０２）と、
   該基板に埋め込まれ、互いと電気的に絶縁されている第１及び第２のキャパシタ電極を有し、かつ前記第１及び第２の基板の面と垂直な平面におけるU字型の断面分布を有する少なくとも１つの層状構造を備え、前記第１及び第２のキャパシタ電極は第１（５０８、５１０，５１６、５１８、５２０）及び第２（５２８）の接触構造にそれぞれ電気的に接続されているキャパシタ領域（５２４）と、
   前記第１のキャパシタ電極（５２４）と前記第１の接触構造（５２０；８２０；９２８；１０２０）の間に設けられる層で形成され、該第１のキャパシタ電極から該第１の接触構造まで広がり、かつ電流のためのパスを提供するように構成された電流パス領域（５３０；８３０；９３０；１０３０）とを備え、
   前記基板が、第１の基板の面上に、前記キャパシタ領域（５２４；８２４；９２４；１０２４；１１２４；１２２４）を含む基板の側方部分にリセス（５０４；８０４；９０４；１００４；１１０４；１２０４）を備え、前記リセスが、第１の接触構造の一部である接触要素（５２０）を有する底面（５２２）を有し、それにより、前記キャパシタ領域（５２４；８２４；９２４；１０２４）及び前記電流パス領域（５３０；８３０；９３０；１０３０）が、前記接触要素（５２０）と前記第２の基板の面（５２６）上の第２の接触構造（５２６；８２６；９２６；１０２６）との間に配置されていることを特徴とするキャパシタ装置（５００；８００；９００；１０００；１１００；１２００；１３００）。
2. 前記第１の接触構造に、互いに電気的に接続され、一方が入力として、他方が出力として動作する少なくとも２つの信号ポート（５１６，５１８）が設けられ、第２の接触構造がグラウンド接続である請求項１記載のキャパシタ装置。
3. リセスした（recessed）基板の側方部分が50ミクロン以下の厚さを有する請求項１記載のキャパシタ装置。
4. 前記リセスの側面（５１２，５１４）が、前記接触要素（５２０）と前記第１の基板の面のリセスしていない（unrecessed）部分との間の第１のリセス部分（５０４）における前記リセスの底面（５２２）に対し90°以上の角度で、かつ前記接触要素（５２０）で満たされている第２のリセス部分において90°の角度で傾斜している請求項１記載のキャパシタ装置。
5. 前記電流パス領域が、前記第１の基板の面上のリセス（５０４，８０４，１２０４）の底面とキャパシタ領域（５２４，８２４，１２２４）との間の導電性の基板の領域（５３０，８３０，１２３０）によって形成されており、かつ断面分布において、前記U字形状の底面が前記リセスの底面に向いている請求項１記載のキャパシタ装置。
6. 前記電流パス領域（１０３０）が、リセス（１００４）の底面を覆い、かつ接触要素（１０２０）で覆われている不動態化層（１０２２）によって形成されている請求項１記載のキャパシタ装置。
7. 前記電流パス領域（９３０）が、前記キャパシタ領域（９２４）と前記第２の基板の面（９２６）上の前記第２の接触構造（９２８）との間に配置され、かつ断面分布において、U字形状の底面が第２の基板の面（９２６）に向いている請求項１記載のキャパシタ装置。
8. 前記電流パス領域（５３０；８３０；９３０；１０３０；１３３０）の側方へ伸びる部分が前記キャパシタ領域（５１４；８２４；９２４；１２３０；１３３０）の側方へ伸びる部分に等しく、かつ前記電流パス領域が、前記基板（５０２，８０２，９０２，１００２，１３０２）の側方に隣接した領域より低い電気抵抗率を有する請求項１記載のキャパシタ装置。
9. 前記第１の接触構造の前記信号ポート（５０８，５１０）が、前記第１の基板の面（５０６）上のリセスしていない部分に配置され、かつリセス（５０４）の底面上の接触要素（５２０）に接続されている請求項２記載のキャパシタ装置。
10. 前記第１の接触構造の信号ポート（１１１６，１１１８；１２１６，１２１８）が、前記第２の基板の面上に配置され、かつ前記第１から第２の基板の面まで広がる接触ライン（１１０８，１１１０）を介してリセス（１１０４；１２０４）の底面上の接触要素（１１２０；１２２０）に接続されている請求項２記載のキャパシタ装置。
11. 少なくとも１つの周波数における信号を処理する半導体装置と、バイパスキャパシタとして請求項１〜１０のいずれか１項に記載のキャパシタ装置とを備える広帯域システム。
12. 前記キャパシタ装置が複数の接着パッドと相互接続ラインとを備え、前記半導体装置が前記基板の第１の面に組み立てられている請求項１１記載の広帯域システム。
13. 貫通するビアが、基板を通じて基板の第１から第２の面まで広がり、それにより、前記基板をその第２の面によってキャリアに取り付けることが可能である請求項１１又は１２記載の広帯域システム。
14. 請求項５又は６記載のキャパシタ装置が存在する請求項１１、１２又は１３記載の広帯域システム。
15. キャリア基板（１２５０）と、該キャリア基板上に取り付けられた請求項１記載のキャパシタ装置を備える電子部品（１２００）。
16. キャパシタ装置を製造する方法であって、
    第１の基板の面と反対側の第２の基板の面とを有する基板を用意する工程と、
    キャパシタ領域を含む基板の側方部分において元の基板の厚さから減少した基板の厚さ まで基板を薄くする工程と、
    互いと絶縁されている第１及び第２のキャパシタ電極を有し、かつ第１及び第２の基板の面と垂直な平面におけるU字形状の断面分布を有する少なくとも１つの層状構造を製造することによって、基板の所定の側方部分に埋め込まれたキャパシタ領域を形成する工程と、
    第１の接触構造を形成し、第２の接触構造を形成する工程と、
    基板の薄くした側方部分に、前記第１のキャパシタ電極と前記第１の接触構造とは別の層で形成される電流パス領域を設け、それによって所定のキャパシタ電極の１つを各接触構造に電気的に連結する工程とを有する、キャパシタ装置を製造する方法。
17. 前記基板を薄くする工程が、底面を有するリセスを第１の基板の面上に形成することを含み、
    前記第１の接触構造を形成する工程が、前記リセスの底面上の接触要素を介してその信号ポートを互いに接続することを含み、
    前記電流パス領域を設ける工程が、前記リセスの底面上の前記接触要素と前記第２の基板の面上の第２の接触構造との間に前記電流パス領域を設けることを含む請求項１６記載の方法。

Images