JP5047817B2 - Manufacturing method of spacer - Google Patents
Manufacturing method of spacer Download PDFInfo
- Publication number
- JP5047817B2 JP5047817B2 JP2008007652A JP2008007652A JP5047817B2 JP 5047817 B2 JP5047817 B2 JP 5047817B2 JP 2008007652 A JP2008007652 A JP 2008007652A JP 2008007652 A JP2008007652 A JP 2008007652A JP 5047817 B2 JP5047817 B2 JP 5047817B2
- Authority
- JP
- Japan
- Prior art keywords
- spacer
- electrode
- layer
- substrate
- antistatic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
Description
本発明は、例えば平面型表示装置において使用されるスペーサの製造方法に関する。 The present invention relates to a method for manufacturing a spacer used in, for example, a flat display device.
現在主流の陰極線管（ＣＲＴ）に代わる画像表示装置として、平面型（フラットパネル形式）の表示装置が種々検討されている。このような平面型の表示装置として、液晶表示装置（ＬＣＤ）、エレクトロルミネッセンス表示装置（ＥＬＤ）、プラズマ表示装置（ＰＤＰ）を例示することができる。また、電子放出素子を備えたカソードパネルを組み込んだ平面型表示装置の開発も進められている。ここで、電子放出素子として、冷陰極電界電子放出素子、金属／絶縁膜／金属型素子（ＭＩＭ素子とも呼ばれる）、表面伝導型電子放出素子が知られており、これらの冷陰極電子源から構成された電子放出素子を備えたカソードパネルを組み込んだ平面型表示装置は、高解像度、高速応答性、高輝度のカラー表示、及び、低消費電力の観点から注目を集めている。 As an image display device that can replace the mainstream cathode ray tube (CRT), various types of flat display devices have been studied. Examples of such a flat display device include a liquid crystal display device (LCD), an electroluminescence display device (ELD), and a plasma display device (PDP). In addition, development of a flat display device incorporating a cathode panel equipped with an electron-emitting device is also in progress. Here, as the electron-emitting device, a cold cathode field electron-emitting device, a metal / insulating film / metal-type device (also called MIM device), and a surface conduction electron-emitting device are known. A flat display device incorporating a cathode panel provided with the electron-emitting device is attracting attention from the viewpoint of high resolution, high-speed response, high-luminance color display, and low power consumption.
電子放出素子としての冷陰極電界電子放出素子を組み込んだ平面型表示装置である冷陰極電界電子放出表示装置（以下、表示装置と略称する場合がある）は、一般に、複数の冷陰極電界電子放出素子（以下、電界放出素子と略称する場合がある）を備えたカソードパネルＣＰと、電界放出素子から放出された電子との衝突により励起されて発光する蛍光体領域を有するアノードパネルＡＰとが、高真空に維持された空間を介して対向配置され、カソードパネルＣＰとアノードパネルＡＰとが周縁部において接合部材を介して接合された構成を有する。ここで、カソードパネルＣＰは、２次元マトリクス状に配列された各サブピクセルに対応した電子放出領域を有し、各電子放出領域には、１又は複数の電界放出素子が設けられている。電界放出素子として、スピント型、扁平型、エッジ型、平面型等を挙げることができる。 A cold cathode field emission display device (hereinafter sometimes abbreviated as a display device), which is a flat display device incorporating a cold cathode field electron emission device as an electron emission device, generally has a plurality of cold cathode field electron emission. A cathode panel CP provided with an element (hereinafter sometimes abbreviated as a field emission element) and an anode panel AP having a phosphor region that emits light when excited by collision with electrons emitted from the field emission element; The cathode panel CP and the anode panel AP are arranged to face each other through a space maintained in a high vacuum, and are joined to each other at a peripheral portion via a joining member. Here, the cathode panel CP has electron emission regions corresponding to the sub-pixels arranged in a two-dimensional matrix, and each electron emission region is provided with one or a plurality of field emission elements. Examples of field emission devices include Spindt type, flat type, edge type, and planar type.
一例として、スピント型電界放出素子を有する代表的な表示装置の模式的な一部端面図を図８に示し、カソードパネルＣＰ及びアノードパネルＡＰを分解したときのカソードパネルＣＰとアノードパネルＡＰの一部分の模式的な分解斜視図を図９に示す。この表示装置を構成するスピント型電界放出素子は、支持体１０に形成されたカソード電極１１と、支持体１０及びカソード電極１１上に形成された絶縁層１２と、絶縁層１２上に形成されたゲート電極１３と、ゲート電極１３及び絶縁層１２に設けられた開口部１４（ゲート電極１３に設けられた第１開口部１４Ａ、及び、絶縁層１２に設けられた第２開口部１４Ｂ）と、開口部１４の底部に位置するカソード電極１１上に形成された円錐形の電子放出部１５から構成されている。また、絶縁層１２上には層間絶縁層１６が形成されており、層間絶縁層１６上には収束電極１７が形成されている。
As an example, a schematic partial end view of a typical display device having a Spindt-type field emission device is shown in FIG. 8, and the cathode panel CP and a part of the anode panel AP when the cathode panel CP and the anode panel AP are disassembled are shown in FIG. FIG. 9 shows a schematic exploded perspective view. The Spindt-type field emission device constituting this display device was formed on the
この表示装置において、カソード電極１１は列方向（Ｙ方向）に延びる帯状であり、ゲート電極１３は、Ｙ方向とは異なる行方向（Ｘ方向）に延びる帯状である。一般に、カソード電極１１とゲート電極１３とは、これらの両電極１１，１３の射影像が互いに直交する方向に形成されている。帯状のカソード電極１１と帯状のゲート電極１３とが重複する重複領域が、電子放出領域ＥＡであり、１サブピクセルに相当する。そして、係る電子放出領域ＥＡが、カソードパネルＣＰの有効領域ＥＦ（平面型表示装置としての実用上の機能である表示機能を果たす中央の表示領域であり、無効領域ＮＦが、この有効領域ＥＦの外側に位置し、有効領域ＥＦを額縁状に包囲している）内に、通常、２次元マトリクス状に配列されている。
In this display device, the
一方、アノードパネルＡＰは、基板２０上に所定のパターンを有する蛍光体領域２２（具体的には、赤色発光蛍光体領域２２Ｒ、緑色発光蛍光体領域２２Ｇ、及び、青色発光蛍光体領域２２Ｂ）が形成され、蛍光体領域２２がアノード電極２４で覆われた構造を有する。尚、これらの蛍光体領域２２の間は、カーボン等の光吸収性材料から成る光吸収層（ブラックマトリックス）２３で埋め込まれており、表示画像の色濁り、光学的クロストークの発生を防止している。また、１サブピクセルを構成する蛍光体領域２２のそれぞれは隔壁２１によって囲まれており、隔壁２１の平面形状は格子形状（井桁形状）である。尚、図中、参照番号１４０は行方向（Ｘ方向）に延びるスペーサを表し、参照番号２５はスペーサ保持部を表し、参照番号２６は接合部材を表す。図９においては、隔壁やスペーサの図示を省略した。
On the other hand, the anode panel AP has phosphor regions 22 having a predetermined pattern on the substrate 20 (specifically, a red light-emitting
１サブピクセルは、カソードパネル側の電子放出領域ＥＡと、電子放出領域ＥＡに対向（対面）したアノードパネル側の蛍光体領域２２とによって構成されている。有効領域ＥＦには、画素（ピクセル）が、例えば数十万〜数百万個ものオーダーにて配列されている。カラー表示の表示装置においては、１画素（１ピクセル）は、赤色発光サブピクセル、緑色発光サブピクセル、及び、青色発光サブピクセルの組から構成されている。そして、アノードパネルＡＰとカソードパネルＣＰとを、電子放出領域ＥＡと蛍光体領域２２とが対向するように配置し、周縁部において接合部材２６を介して接合した後、排気し、封止することによって、表示装置を作製することができる。アノードパネルＡＰとカソードパネルＣＰと接合部材２６とによって囲まれた空間は高真空（例えば、１×１０-3Ｐａ以下）となっている。従って、アノードパネルＡＰとカソードパネルＣＰとの間にスペーサ１４０を配置しておかないと、大気圧によって表示装置が損傷を受けてしまう。尚、スペーサ１４０の側面には、通常、例えば、ＣｒＯxから成る帯電防止膜５２，５３が形成されている。また、スペーサ１４０の頂面及び底面には端部電極層５４が形成されている。尚、以上に説明した表示装置における従来のスペーサ１４０の構成、構造については、後に詳しく説明するが、図８に図示した構成、構造とは異なっている。
One subpixel is constituted by an electron emission area EA on the cathode panel side and a phosphor area 22 on the anode panel side facing (facing to) the electron emission area EA. In the effective area EF, pixels (pixels) are arranged on the order of hundreds of thousands to millions, for example. In a display device for color display, one pixel (one pixel) includes a set of a red light emitting subpixel, a green light emitting subpixel, and a blue light emitting subpixel. Then, the anode panel AP and the cathode panel CP are arranged so that the electron emission region EA and the phosphor region 22 are opposed to each other, joined at the peripheral portion via the joining
この表示装置の駆動にあっては、線順次駆動方式が屡々採用されている。ここで、線順次駆動方式とは、マトリクス状に交差する電極群の内の例えばゲート電極１３を走査電極（本数：Ｎ）、カソード電極１１をデータ電極（本数：Ｍ）とし、ゲート電極１３を選択、走査し、カソード電極１１への信号に基づき画像を表示させ、１画面を構成する方法である。そして、このような線順次駆動方式にあっては、各電子放出領域ＥＡからの電子放出は、走査電極の選択時間、所謂走査電極のデューティ（Duty）期間だけ行われる。ここで、デューティ期間は、フレームのリフレッシュ時間（例えば６０Ｈｚの場合１６．７ミリ秒）をＮで除した秒数となる。
In order to drive the display device, a line-sequential driving method is often employed. Here, the line-sequential driving method refers to, for example, the
より具体的には、カソード電極１１には相対的に負電圧がカソード電極制御回路３１から印加され、ゲート電極１３には相対的に正電圧がゲート電極制御回路３２から印加され、アノード電極２４にはゲート電極１３よりも更に高い正電圧がアノード電極制御回路３３から印加される。そして、係る表示装置において表示を行う場合、カソード電極１１にカソード電極制御回路３１からビデオ信号を入力し、ゲート電極１３にゲート電極制御回路３２から走査信号を入力する。カソード電極１１及びゲート電極１３に電圧を印加した際に生ずる電界により、量子トンネル効果に基づき電子放出部１５から電子が放出され、この電子がアノード電極２４に引き付けられ、アノード電極２４を通過して蛍光体領域２２に衝突する。その結果、蛍光体領域２２が励起されて発光し、所望の画像を得ることができる。つまり、この冷陰極電界電子放出表示装置の動作は、基本的に、ゲート電極１３に印加される電圧、及び、カソード電極１１に印加される電圧によって制御される。
More specifically, a relatively negative voltage is applied to the
従来のスペーサ１４０は、例えば、スペーサ基材等の模式的な端面図及び断面図である図１０の（Ａ）〜（Ｄ）、図１１の（Ａ）〜（Ｃ）を参照して以下に説明する方法にて製造される。尚、このようなスペーサの製造方法は、例えば、特表２００３−５２４２８０に開示されている。
The
［工程−１０］
先ず、スペーサ基材５１を、接着層６２を用いて支持基板６１に固定する（図１０の（Ａ）参照）。
[Step-10]
First, the
［工程−２０］
次に、レジスト材料から成る保護膜１００を、スピンコーティング法に基づき全面に形成する（図１０の（Ｂ）参照）。
[Step-20]
Next, a
［工程−３０］
その後、周知の方法に基づき、ＸＹ平面と平行に、保護膜１００、スペーサ基材５１及び接着層６２を切断する（図１０の（Ｃ）参照）。
[Step-30]
Then, based on a well-known method, the
［工程−４０］
次いで、全面に、スパッタリング法に基づき端部電極層５４を形成する（図１０の（Ｄ）参照）。こうして、スペーサ基材５１の頂面５１Ｃ及び底面５１Ｄに端部電極層５４を形成することができる。次いで、ＹＺ平面と平行に、端部電極層５４、保護膜１００、スペーサ基材５１及び接着層６２を切断する。
[Step-40]
Next, an
［工程−５０］
その後、保護膜１００及びその上の端部電極層５４を除去し、更に、スペーサ基材５１を支持基板６１から除去する。こうして、図１１の（Ａ）に示すスペーサ１４０を得ることができる。尚、図１１の（Ａ）〜（Ｃ）において、左側に示す断面図は、ＸＹ平面に沿ってスペーサ１４０を切断したときの断面図であり、右側に示す断面図は、ＹＺ平面に沿ってスペーサ１４０を切断したときの断面図である。
[Step-50]
Thereafter, the
［工程−６０］
次いで、スペーサ基材５１をスパッタリング装置に搬入し、スペーサ基材５１の第１面５１Ａに第１帯電防止膜５２を形成する（図１１の（Ｂ）参照）。
[Step-60]
Next, the
［工程−７０］
次いで、第１帯電防止膜５２が形成されたスペーサ基材５１を、一旦、スパッタリング装置から搬出し、スペーサ基材５１をひっくり返し、再度、スペーサ基材５１をスパッタリング装置に搬入し、スペーサ基材５１の第２面５１Ｂに第２帯電防止膜５３を形成する（図１１の（Ｃ）参照）。
[Step-70]
Next, the
従来のスペーサの製造方法にあっては、上述したとおり、［工程−６０］、［工程−７０］では、１本、１本に分離した状態においてスペーサ１４０に第１帯電防止膜５２、第２帯電防止膜５３を形成するといった煩雑な作業を必要とする。また、第１帯電防止膜５２が形成されたスペーサ基材５１をひっくり返さないと、第２帯電防止膜が第１帯電防止膜上に形成されてしまうといった製造ミスが生じ得る。
In the conventional spacer manufacturing method, as described above, in [Step-60] and [Step-70], the first
従って、本発明の目的は、簡素化され、しかも、製造ミスが生じ難いスペーサの製造方法を提供することにある。 Accordingly, it is an object of the present invention to provide a spacer manufacturing method that is simplified and is less prone to manufacturing errors.
上記の目的を達成するための本発明の第１の態様に係る板状のスペーサの製造方法は、
頂面及び底面がＸＹ平面と平行であり、側面がＸＺ平面と平行である板状のスペーサの製造方法であって、
（Ａ）板状のスペーサ基材の第１面に第１帯電防止膜を形成し、第１帯電防止膜を介してスペーサ基材を支持基板に固定し、
（Ｂ）スペーサ基材及び第１帯電防止膜を含む積層体に、第１の方向に沿って、所定の間隔をもつように、複数の切断溝を形成し、
（Ｃ）第１面と対向する第２面と、第１の方向に沿って形成された複数の切断面とを含む全面に第２帯電防止膜を形成し、
（Ｄ）第２帯電防止膜上に保護膜を形成した後、保護膜、第２帯電防止膜、スペーサ基材及び第１帯電防止膜を含む積層体に、第１の方向と直交する第２の方向に沿って、所定の間隔をもつように、複数の切断溝を形成し、
（Ｅ）保護膜と、第２の方向に沿って形成された複数の切断面とを含む全面に端部電極層を形成し、
（Ｆ）第２帯電防止膜の上にある、保護膜及び端部電極層を除去し、第１帯電防止膜と、支持基板とを分離し、
以て、スペーサ基材の第１面上に第１帯電防止膜を有し、スペーサ基材の第２面及び第１の方向に沿って形成された２つの切断面上に第２帯電防止膜を有し、第２の方向に沿って形成された２つの切断面上に端部電極層を有し、
スペーサ基材の第１面及び第２面が側面とされ、第２の方向に沿って形成された２つの切断面のそれぞれが頂面及び底面とされるスペーサを得る、
各工程から成るスペーサの製造方法である。
In order to achieve the above object, a method for producing a plate-like spacer according to the first aspect of the present invention comprises:
The top surface and the bottom surface are parallel to the XY plane, and the side surface is parallel to the XZ plane.
(A) a first antistatic film is formed on the first surface of the plate-shaped scan pacer substrate to fix the scan spacers substrate to the supporting substrate through the first antistatic layer,
(B) A plurality of cut grooves are formed in the laminate including the spacer base material and the first antistatic film so as to have a predetermined interval along the first direction,
(C) forming a second antistatic film on the entire surface including the second surface facing the first surface and a plurality of cut surfaces formed along the first direction ;
(D) After the protective film is formed on the second antistatic layer, coercive Mamorumaku, second antistatic film, a laminate comprising a scan spacers substrate及beauty first antistatic film, perpendicular to the first direction A plurality of cutting grooves are formed so as to have a predetermined interval along the second direction.
(E) and the protective film, the end electrode layer is formed on the entire surface including a plurality of cut surfaces formed along a second direction,
(F) above the second anti-static film, a protective film and end electrode layer was removed, to separate a first antistatic layer, and a supporting lifting the substrate,
Than Te has a first antistatic layer on the first surface of the scan pacer substrate, a second charge on the second surface and the first formed along the direction of two cut surfaces on the scan pacer substrate An end electrode layer on two cut surfaces formed along the second direction, having a prevention film ;
Obtaining a spacer in which the first surface and the second surface of the spacer substrate are side surfaces, and each of two cut surfaces formed along the second direction is a top surface and a bottom surface ;
A method for producing a formed away pacer from each step.
上記の目的を達成するための本発明の第２の態様に係る板状のスペーサの製造方法は、
頂面及び底面がＸＹ平面と平行であり、側面がＸＺ平面と平行である板状のスペーサの製造方法であって、
（Ａ）板状のスペーサ基材の第１面に第１帯電防止膜を形成し、第１帯電防止膜を介してスペーサ基材を支持基板に固定し、
（Ｂ）第１面と対向する第２面を含む全面に保護膜を形成した後、保護膜、スペーサ基材及び第１帯電防止膜を含む積層体に、第１の方向に沿って、所定の間隔をもつように、複数の切断溝を形成し、
（Ｃ）保護膜と、第１の方向に沿って形成された切断面とを含む全面に端部電極層を形成した後、保護膜及び端部電極層からなる積層体を除去し、
（Ｄ）スペーサ基材、第１帯電防止膜及び支持基板を含み、第１の方向に沿って形成された複数の切断面に端部電極層を有する積層体に、第１の方向と直交する第２の方向に沿って、所定の間隔をもつように、複数の切断溝を形成し、
（Ｅ）第２面と、第１の方向に沿って形成された複数の切断面上にある端部電極層と、第２の方向に沿って形成された複数の切断面とを含む全面に第２帯電防止膜を形成し、
（Ｆ）第１帯電防止膜と、支持基板とを分離し、
以て、スペーサ基材の第１面上に第１帯電防止膜を有し、第２面上に第２帯電防止膜を有し、第１の方向に沿って形成された２つの切断面上に端部電極層及び該端部電極層に積層された第２帯電防止膜を有し、第２の方向に沿って形成された２つの切断面上に第２帯電防止膜を有し、
スペーサ基材の第１面及び第２面が側面とされ、第１の方向に沿って形成された２つの切断面のそれぞれが頂面及び底面とされるスペーサを得る、
各工程から成るスペーサの製造方法である。
In order to achieve the above object, a method for producing a plate-like spacer according to the second aspect of the present invention comprises:
The top surface and the bottom surface are parallel to the XY plane, and the side surface is parallel to the XZ plane.
(A) a first antistatic film is formed on the first surface of the plate-shaped scan pacer substrate to fix the scan spacers substrate to the supporting substrate through the first antistatic layer,
(B) after forming a protective film on the entire surface including the second surface facing the first surface, a protective film, a laminate comprising a spacer base material and the first antistatic layer, along the first direction, A plurality of cutting grooves are formed so as to have a predetermined interval,
(C) a protective layer, after forming the end electrode layer on all surfaces including the cut surface formed along a first direction to remove the stack of the protective film and end electrode layer,
(D) A laminated body including a spacer base material, a first antistatic film, and a supporting substrate, and having end electrode layers on a plurality of cut surfaces formed along the first direction, is orthogonal to the first direction. A plurality of cutting grooves are formed so as to have a predetermined interval along the second direction,
(E) on the entire surface including the second surface, the end electrode layers on the plurality of cut surfaces formed along the first direction, and the plurality of cut surfaces formed along the second direction the second antistatic film is formed,
(F) separating the first antistatic film and the support substrate ;
Than Te has a first antistatic layer on the first surface of the scan pacer substrate, on the second surface has a second antistatic layer, two cut surfaces formed along a first direction It has an end electrode layer and a second antistatic film laminated on the end electrode layer, and has a second antistatic film on two cut surfaces formed along the second direction,
Obtaining a spacer in which the first surface and the second surface of the spacer substrate are side surfaces, and each of two cut surfaces formed along the first direction is a top surface and a bottom surface ;
A method for producing a formed away pacer from each step.
本発明の第１の態様あるいは第２の態様に係るスペーサの製造方法（以下、これらを総称して、単に、『本発明』と呼ぶ場合がある）によって得られるスペーサは、電子を放出する電子放出領域が支持体に複数、形成されて成るカソードパネルと、電子放出領域から放出された電子が衝突する蛍光体領域及びアノード電極が基板に形成されて成るアノードパネルとが、それらの周縁部において接合され、カソードパネルとアノードパネルとによって挟まれた空間が真空に保持される平面型表示装置において使用され、カソードパネルとアノードパネルとの間に配置される。そして、板状のスペーサの高さ方向をＺ方向、厚さ方向をＹ方向、スペーサの軸線方向をＸ方向としたとき、スペーサは、
（ａ）スペーサ基材、及び、
（ｂ）ＸＺ平面と平行なスペーサ基材の第１面（側面）に形成された第１帯電防止膜、及び、第１面と対向する第２面（側面）に形成された第２帯電防止膜、並びに、
（ｃ）ＸＹ平面と平行なスペーサ基材の頂面及び底面に形成された端部電極層、
から構成されている。尚、スペーサ基材の２つの端面はＹＺ平面と平行である。ここで、本発明の第１の態様に係るスペーサの製造方法によって得られるスペーサにあっては、端面にも第２帯電防止膜が形成されている。一方、本発明の第２の態様に係るスペーサの製造方法によって得られるスペーサにあっては、端面、頂面及び底面にも第２帯電防止膜が形成されている。
The spacer obtained by the spacer manufacturing method according to the first aspect or the second aspect of the present invention (hereinafter collectively referred to simply as “the present invention”) is an electron that emits electrons. A cathode panel in which a plurality of emission regions are formed on a support, and an anode panel in which a phosphor region and an anode electrode with which electrons emitted from the electron emission region collide are formed on a substrate are formed at the peripheral portions thereof. The space between the cathode panel and the anode panel that are joined together is used in a flat display device in which a vacuum is maintained, and is disposed between the cathode panel and the anode panel. And when the height direction of the plate-like spacer is the Z direction, the thickness direction is the Y direction, and the axial direction of the spacer is the X direction, the spacer is
(A) a spacer substrate, and
(B) The first antistatic film formed on the first surface (side surface) of the spacer base material parallel to the XZ plane, and the second antistatic film formed on the second surface (side surface) facing the first surface. A membrane, and
(C) end electrode layers formed on the top and bottom surfaces of the spacer substrate parallel to the XY plane,
It is composed of In addition, the two end surfaces of the spacer base material are parallel to the YZ plane. Here, in the spacer obtained by the spacer manufacturing method according to the first aspect of the present invention, the second antistatic film is also formed on the end face. On the other hand, in the spacer obtained by the spacer manufacturing method according to the second aspect of the present invention, the second antistatic film is also formed on the end face, top face and bottom face.
あるいは又、例えば、電子を放出する電子放出領域が支持体に複数、形成されて成るカソードパネルと、電子放出領域から放出された電子が衝突する蛍光体領域及びアノード電極が基板に形成されて成るアノードパネルとが、それらの周縁部において接合され、板状のスペーサがカソードパネルとアノードパネルとの間に配置され、カソードパネルとアノードパネルとによって挟まれた空間が真空に保持された平面型表示装置にあっては、
スペーサの高さ方向をＺ方向、厚さ方向をＹ方向、スペーサの軸線方向をＸ方向としたとき、スペーサは、
（ａ）スペーサ基材、及び、
（ｂ）ＸＺ平面と平行なスペーサ基材の第１面（側面）に形成された第１帯電防止膜、及び、第１面と対向する第２面（側面）に形成された第２帯電防止膜、並びに、
（ｃ）ＸＹ平面と平行なスペーサ基材の頂面及び底面に形成された端部電極層、
から構成されている。尚、スペーサ基材の２つの端面はＹＺ平面と平行である。ここで、本発明の第１の態様に係るスペーサの製造方法によって得られるスペーサにあっては、端面にも第２帯電防止膜が形成されている。一方、本発明の第２の態様に係るスペーサの製造方法によって得られるスペーサにあっては、端面、頂面及び底面にも第２帯電防止膜が形成されている。
Alternatively, for example, a cathode panel in which a plurality of electron emission regions for emitting electrons are formed on a support, and a phosphor region and an anode electrode on which electrons emitted from the electron emission region collide are formed on a substrate. A flat panel display in which the anode panel is joined at the peripheral edge thereof, a plate-like spacer is arranged between the cathode panel and the anode panel, and the space sandwiched between the cathode panel and the anode panel is maintained in a vacuum. In the device,
When the height direction of the spacer is the Z direction, the thickness direction is the Y direction, and the axial direction of the spacer is the X direction, the spacer is
(A) a spacer substrate, and
(B) The first antistatic film formed on the first surface (side surface) of the spacer base material parallel to the XZ plane, and the second antistatic film formed on the second surface (side surface) facing the first surface. A membrane, and
(C) end electrode layers formed on the top and bottom surfaces of the spacer substrate parallel to the XY plane,
It is composed of In addition, the two end surfaces of the spacer base material are parallel to the YZ plane. Here, in the spacer obtained by the spacer manufacturing method according to the first aspect of the present invention, the second antistatic film is also formed on the end face. On the other hand, in the spacer obtained by the spacer manufacturing method according to the second aspect of the present invention, the second antistatic film is also formed on the end face, top face and bottom face.
スペーサ基材の頂面に形成された端部電極層は、アノード電極に接しており、スペーサ基材の底面に形成された端部電極層は、電極、例えば、後述する収束電極に接している。スペーサは、例えば、アノードパネルに設けられた隔壁と隔壁との間に挟み込んで固定すればよく、あるいは又、例えば、アノードパネル及び／又はカソードパネルにスペーサ保持部を形成し、スペーサ保持部によって固定すればよい。 The end electrode layer formed on the top surface of the spacer base material is in contact with the anode electrode, and the end electrode layer formed on the bottom surface of the spacer base material is in contact with an electrode, for example, a focusing electrode described later. . For example, the spacer may be fixed by being sandwiched between partition walls provided in the anode panel, or, for example, a spacer holding portion may be formed on the anode panel and / or the cathode panel and fixed by the spacer holding portion. do it.
本発明において、１列のスペーサは、１本のスペーサから構成されていてもよいし、複数のスペーサから構成されていてもよい。スペーサ基材は、例えばセラミックスやガラス材料から構成することができる。スペーサ基材をセラミックスから構成する場合、セラミックスとして、ムライト等のケイ酸アルミニウム化合物やアルミナ等の酸化アルミニウム、チタン酸バリウム、チタン酸ジルコン酸鉛、ジルコニア（酸化ジルコニウム）、コーディオライト、硼珪酸塩バリウム、珪酸鉄、ガラスセラミックス材料、これらに、酸化チタンや酸化クロム、酸化マグネシウム、酸化鉄、酸化バナジウム、酸化ニッケルを添加したもの等を例示することができるし、例えば、特表２００３−５２４２８０号公報等に記載されている材料を用いることもできる。また、ガラス材料として、高歪点ガラス、低アルカリガラス、無アルカリガラス、ソーダガラス（Ｎａ2Ｏ・ＣａＯ・ＳｉＯ2）、硼珪酸ガラス（Ｎａ2Ｏ・Ｂ2Ｏ3・ＳｉＯ2）、フォルステライト（２ＭｇＯ・ＳｉＯ2）、鉛ガラス（Ｎａ2Ｏ・ＰｂＯ・ＳｉＯ2）、結晶性ガラスを例示することができる。 In the present invention, one row of spacers may be composed of a single spacer or a plurality of spacers. The spacer base material can be made of, for example, ceramics or glass material. When the spacer base material is made of ceramics, the ceramics include aluminum silicate compounds such as mullite, aluminum oxides such as alumina, barium titanate, lead zirconate titanate, zirconia (zirconium oxide), cordiolite, borosilicate barium. , Iron silicate, glass-ceramic materials, titanium oxide, chromium oxide, magnesium oxide, iron oxide, vanadium oxide, nickel oxide added to these, and the like, for example, JP 2003-524280 A The materials described in the above can also be used. Glass materials include high strain point glass, low alkali glass, non-alkali glass, soda glass (Na 2 O · CaO · SiO 2 ), borosilicate glass (Na 2 O · B 2 O 3 · SiO 2 ), Examples thereof include stellite (2MgO · SiO 2 ), lead glass (Na 2 O · PbO · SiO 2 ), and crystalline glass.
スペーサ基材は、例えば、
（ａ）セラミックス粉末を分散質とし、バインダーを添加してグリーンシート用スラリーを調製し、
（ｂ）グリーンシート用スラリーを成形して、グリーンシートを得、その後、
（ｃ）グリーンシートを焼成する、
ことにより製造することができる。
The spacer substrate is, for example,
(A) Using ceramic powder as a dispersoid, adding a binder to prepare a slurry for a green sheet,
(B) A green sheet slurry is formed to obtain a green sheet;
(C) firing the green sheet;
Can be manufactured.
スペーサ基材を構成するセラミックス材料は、グリーンシート用スラリー内のセラミックス粉末が焼結されることにより形成される。グリーンシート用スラリーの分散質となるセラミックス粉末を構成する材料として、上述したセラミックスを挙げることができる。尚、必要に応じて、スラリーに導電性付与材料を分散質として加えてもよい。導電性付与材料は、グリーンシート用スラリー内にあっては、必ずしも導電性を示さなくてもよい。導電性付与材料は、グリーンシートの焼成の際に化学的組成が変化するものであってもよいし、焼成により化学的組成が変化しないものであってもよい。具体的には、グリーンシートを焼成することにより、グリーンシート内の導電性付与材料も焼成されるが、焼成された導電性付与材料が導電性を示すものであればよい。グリーンシート用スラリーの分散質となる導電性付与材料として、例えば、金や白金等の貴金属；モリブデン酸化物、ニオブ酸化物、タングステン酸化物、ニッケル酸化物等の金属酸化物；チタン炭化物、タングステン炭化物、ニッケル炭化物等の金属炭化物；モリブデン酸アンモニウム等の金属塩を挙げることができる。更には、これらの混合物であってもよい。即ち、導電性付与材料は、単一の種類の材料から成る形態であってもよいし、複数の種類の材料から成る形態であってもよい。また、グリーンシート用スラリーに添加されるバインダーを構成する材料として、有機系バインダー材料（例えば、アクリル系エマルジョンやポリビニルアルコール（ＰＶＡ）、ポリエチレングリコール、ポリエチレングリコール）あるいは無機系バインダー材料（例えば、水ガラス）を挙げることができる。 The ceramic material constituting the spacer base material is formed by sintering the ceramic powder in the green sheet slurry. The ceramics mentioned above can be mentioned as a material which comprises the ceramic powder used as the dispersoid of the slurry for green sheets. In addition, you may add electroconductivity imparting material to a slurry as a dispersoid as needed. The conductivity-imparting material does not necessarily need to exhibit conductivity in the slurry for green sheets. The conductivity-imparting material may have a chemical composition that changes when the green sheet is fired, or may have a chemical composition that does not change by firing. Specifically, by firing the green sheet, the conductivity-imparting material in the green sheet is also fired, but it is only necessary that the fired conductivity-imparting material exhibits conductivity. Examples of the conductivity imparting material used as the dispersoid of the slurry for the green sheet include noble metals such as gold and platinum; metal oxides such as molybdenum oxide, niobium oxide, tungsten oxide and nickel oxide; titanium carbide and tungsten carbide. Metal carbides such as nickel carbide; metal salts such as ammonium molybdate. Furthermore, a mixture thereof may be used. That is, the conductivity imparting material may be in the form of a single type of material or in the form of a plurality of types of material. In addition, as a material constituting the binder added to the slurry for the green sheet, an organic binder material (for example, acrylic emulsion, polyvinyl alcohol (PVA), polyethylene glycol, polyethylene glycol) or an inorganic binder material (for example, water glass) ).
第１帯電防止膜、第２帯電防止膜を構成する材料は、その２次電子放出係数が１に近いことが好ましく、第１帯電防止膜、第２帯電防止膜を構成する材料として、ＳｉやＧｅ等の半導体、グラファイト等の半金属、酸化物、ホウ化物、炭化物、硫化物、及び、窒化物等を用いることができる。より具体的には、例えば、グラファイト等の半金属及びＭｏＳｅx等の半金属元素を含む化合物、ＣｒＯx、ＮｄＯx、ＣｒＡｌxＯy、酸化マンガン、ＬａxＢａ2-xＣｕＯ4、ＬａxＹ1-xＣｒＯ3等の酸化物、ＡｌＢx、ＴｉＢx等のホウ化物、ＳｉＣ等の炭化物、ＭｏＳx、ＷＳx等の硫化物、及び、窒化タングステンと窒化ゲルマニウムの化合物、ＢＮ、ＴｉＮ、ＡｌＮ等の窒化物等を挙げることができるし、更には、例えば、特表２００４−５００６８８号公報等に記載されている材料等を用いることもできる。端部電極層を構成する材料については、後述する。第１帯電防止膜、第２帯電防止膜や端部電極層は、単一の種類の材料から成るものであってもよいし、複数の種類の材料から成るものであってもよいし、単層構造であってもよいし、多層構造であってもよい。第１帯電防止膜、第２帯電防止膜のそれぞれを、（第１の金属酸化物，第２の金属酸化物）の混合物から構成することもできる。（第１の金属酸化物，第２の金属酸化物）の組み合わせとして、（クロム酸化物，チタン酸化物）、（クロム酸化物，インジウム酸化物）、（マンガン酸化物，チタン酸化物）、（マンガン酸化物，インジウム酸化物）、（亜鉛酸化物，チタン酸化物）あるいは（亜鉛酸化物，インジウム酸化物）を挙げることができる。第１帯電防止膜、第２帯電防止膜や端部電極層は、電子ビーム蒸着法や熱フィラメント蒸着法を含む真空蒸着法、スパッタリング法、イオンプレーティング法、レーザアブレーション法といった各種物理的気相成長法（ＰＶＤ法）；各種化学的気相成長（ＣＶＤ）法等、周知の方法により形成（成膜）することができる。第１帯電防止膜、第２帯電防止膜や端部電極層は、スペーサ基材上に、直接、設けられていてもよいし、例えば、密着性改善用等の下地膜がスペーサ基材の上に形成されており、下地膜の上に第１帯電防止膜、第２帯電防止膜や端部電極層が形成されていてもよい。 The material constituting the first antistatic film and the second antistatic film preferably has a secondary electron emission coefficient close to 1, and the material constituting the first antistatic film and the second antistatic film may be Si or Semiconductors such as Ge, metalloids such as graphite, oxides, borides, carbides, sulfides, and nitrides can be used. More specifically, for example, compounds containing a metalloid element such as a semi-metal and MoSe x such as graphite, CrO x, NdO x, CrAl x O y, manganese oxide, La x Ba 2-x CuO 4, La x Oxides such as Y 1-x CrO 3 , borides such as AlB x and TiB x , carbides such as SiC, sulfides such as MoS x and WS x , and compounds of tungsten nitride and germanium nitride, BN, TiN, Examples thereof include nitrides such as AlN, and further, for example, materials described in JP-T-2004-500688 can be used. The material constituting the end electrode layer will be described later. The first antistatic film, the second antistatic film and the end electrode layer may be made of a single kind of material, may be made of a plurality of kinds of materials, A layer structure may be sufficient and a multilayer structure may be sufficient. Each of the first antistatic film and the second antistatic film can be composed of a mixture of (first metal oxide, second metal oxide). As combinations of (first metal oxide, second metal oxide), (chromium oxide, titanium oxide), (chromium oxide, indium oxide), (manganese oxide, titanium oxide), ( (Manganese oxide, indium oxide), (zinc oxide, titanium oxide) or (zinc oxide, indium oxide). The first antistatic film, the second antistatic film, and the end electrode layer may be formed by various physical vapor phases such as vacuum deposition including electron beam deposition and hot filament deposition, sputtering, ion plating, and laser ablation. It can be formed (film formation) by a known method such as a growth method (PVD method); various chemical vapor deposition (CVD) methods. The first antistatic film, the second antistatic film, and the end electrode layer may be provided directly on the spacer base material. For example, a base film for improving adhesion or the like is provided on the spacer base material. The first antistatic film, the second antistatic film and the end electrode layer may be formed on the base film.
支持基板は、支持基板が経由する各種のプロセスにおける熱に耐え得る平滑な板状の材料であれば如何なる材料とすることもでき、例えば、ガラス基板、各種ステンレス鋼板、各種セラミックス板、アルミニウム板、高温耐性を有する樹脂製基板を例示することができる。また、支持基板へのスペーサ基材の固定は、具体的には、例えば、支持基板の表面に接着層を形成して接着層によって支持基板へスペーサ基材を固定する方法、ワックスや両面粘着テープを用いて固定する方法、真空吸着法、所謂静電チャックを用いる方法に基づき行うことができる。 The support substrate can be any material as long as it is a smooth plate-like material that can withstand heat in various processes through which the support substrate passes, such as a glass substrate, various stainless steel plates, various ceramic plates, an aluminum plate, A resin substrate having high temperature resistance can be exemplified. In addition, the spacer base material is fixed to the support substrate. Specifically, for example, a method of forming an adhesive layer on the surface of the support substrate and fixing the spacer base material to the support substrate with the adhesive layer, wax or double-sided adhesive tape It can be carried out based on a method of fixing using a method, a vacuum adsorption method, a method using a so-called electrostatic chuck.
保護膜を構成する材料として、具体的には、感光性レジスト材料、熱硬化性樹脂、片面粘着フィルムを例示することができるし、保護膜の形成方法として、スピンコーティング法等の塗布法、ラミネート法を例示することができる。 Specific examples of the material constituting the protective film include a photosensitive resist material, a thermosetting resin, and a single-sided adhesive film. As a method for forming the protective film, a coating method such as a spin coating method, a laminate, etc. The law can be exemplified.
本発明の第１の態様に係るスペーサの製造方法にあっては、工程（Ｂ）において、ＹＺ平面と平行にスペーサ基材及び第１帯電防止膜を切断するが、このとき、更に、厚さ方向に支持基板の一部を切断してもよいし、工程（Ｄ）において、ＸＹ平面と平行に保護膜、第２帯電防止膜、スペーサ基材及び第１帯電防止膜を切断するが、このとき、更に、厚さ方向に支持基板の一部を切断してもよい。本発明の第２の態様に係るスペーサの製造方法にあっては、工程（Ｂ）において、ＸＹ平面と平行に保護膜及びスペーサ基材を切断するが、このとき、更に、厚さ方向に支持基板の一部を切断してもよいし、工程（Ｄ）において、ＹＺ平面と平行にスペーサ基材及び第１帯電防止膜を切断するが、このとき、更に、厚さ方向に支持基板の一部を切断してもよい。 In the spacer manufacturing method according to the first aspect of the present invention, in step (B), the spacer base material and the first antistatic film are cut in parallel to the YZ plane. A part of the support substrate may be cut in the direction, and in the step (D), the protective film, the second antistatic film, the spacer base material, and the first antistatic film are cut in parallel with the XY plane. Sometimes, a part of the support substrate may be cut in the thickness direction. In the manufacturing method of the spacer according to the second aspect of the present invention, in the step (B), the protective film and the spacer base material are cut in parallel with the XY plane. A part of the substrate may be cut, or in step (D), the spacer base material and the first antistatic film are cut in parallel with the YZ plane. The part may be cut.
本発明の第１の態様に係るスペーサの製造方法にあっては工程（Ｆ）において、また、本発明の第２の態様に係るスペーサの製造方法にあっては工程（Ｃ）において、保護膜、及び、その上に形成された端部電極層を除去するが、具体的には、感光性レジストを用いる場合には現像液、剥離液での溶解又は剥離による除去、熱硬化性樹脂を用いる場合にはアセトン等の溶剤を用いた除去、フィルムを用いる場合にはアルカリにて溶解したり物理的に剥がす方法に基づく除去といった、使用する材料に応じた適切な方法を採用すればよい。更には、本発明の第１の態様あるいは第２の態様に係るスペーサの製造方法における工程（Ｆ）にあっては、第１帯電防止膜から支持基板を除去するが、具体的には、接着層やワックスを用いる場合には適切な溶剤による溶解、真空吸着法を採用する場合には大気開放、静電チャックを用いる場合には静電チャックの動作停止、物理的な引き剥がし法といった、使用する材料に応じた適切な方法を採用すればよい。 In the manufacturing method of the spacer according to the first aspect of the present invention, in step (F), and in the manufacturing method of the spacer according to the second aspect of the present invention, in step (C), the protective film And, the end electrode layer formed thereon is removed. Specifically, in the case of using a photosensitive resist, removal by dissolution or peeling with a developer, a peeling solution, or a thermosetting resin is used. In this case, an appropriate method depending on the material to be used may be employed, such as removal using a solvent such as acetone, or removal based on a method of dissolving in an alkali or physically peeling when using a film. Furthermore, in the step (F) in the manufacturing method of the spacer according to the first aspect or the second aspect of the present invention, the support substrate is removed from the first antistatic film. When using layers and waxes, use an appropriate solvent, use the vacuum adsorption method, open to the atmosphere, use an electrostatic chuck, stop electrostatic chuck operation, use physical peeling method, etc. An appropriate method according to the material to be used may be adopted.
平面型表示装置において、カソードパネルを構成する支持体、あるいは又、アノードパネルを構成する基板は、これらの基板が相互に対向する面が絶縁性部材から構成されていればよく、ガラス基板、表面に絶縁被膜が形成されたガラス基板、石英基板、表面に絶縁被膜が形成された石英基板、表面に絶縁被膜が形成された半導体基板を挙げることができるが、製造コスト低減の観点からは、ガラス基板、あるいは、表面に絶縁被膜が形成されたガラス基板を用いることが好ましい。ガラス基板として、高歪点ガラス、低アルカリガラス、ソーダガラス（Ｎａ2Ｏ・ＣａＯ・ＳｉＯ2）、硼珪酸ガラス（Ｎａ2Ｏ・Ｂ2Ｏ3・ＳｉＯ2）、フォルステライト（２ＭｇＯ・ＳｉＯ2）、鉛ガラス（Ｎａ2Ｏ・ＰｂＯ・ＳｉＯ2）、無アルカリガラスを例示することができる。 In a flat panel display device, a substrate that constitutes a cathode panel or a substrate that constitutes an anode panel may be any glass substrate, surface only if the surfaces of these substrates facing each other are composed of insulating members. Examples of the glass substrate, quartz substrate, quartz substrate having an insulating film formed on the surface, and semiconductor substrate having an insulating film formed on the surface include glass substrate from the viewpoint of reducing the manufacturing cost. It is preferable to use a substrate or a glass substrate having an insulating film formed on the surface. As glass substrates, high strain point glass, low alkali glass, soda glass (Na 2 O · CaO · SiO 2 ), borosilicate glass (Na 2 O · B 2 O 3 · SiO 2 ), forsterite (2MgO · SiO 2) ), Lead glass (Na 2 O · PbO · SiO 2 ), and alkali-free glass.
平面型表示装置において、電子放出領域を構成する電子放出素子として、冷陰極電界電子放出素子（以下、電界放出素子と略称する）、金属／絶縁膜／金属型素子（ＭＩＭ素子）、表面伝導型電子放出素子を挙げることができる。また、平面型表示装置として、冷陰極電界電子放出素子を備えた平面型表示装置（冷陰極電界電子放出表示装置）、ＭＩＭ素子が組み込まれた平面型表示装置、表面伝導型電子放出素子が組み込まれた平面型表示装置を挙げることができる。 In a flat display device, cold cathode field emission devices (hereinafter abbreviated as field emission devices), metal / insulating film / metal type devices (MIM devices), surface conduction type are used as electron emission devices constituting electron emission regions. Mention may be made of electron-emitting devices. Further, as a flat display device, a flat display device (cold cathode field electron emission display device) provided with a cold cathode field emission device, a flat display device incorporating an MIM element, and a surface conduction electron emission device are incorporated. And a flat display device.
ここで、平面型表示装置を、冷陰極電界電子放出素子（電界放出素子と略称する）を備えた冷陰極電界電子放出表示装置とする場合、電界放出素子は、
（ａ）支持体上に形成された帯状のカソード電極、
（ｂ）支持体及びカソード電極上に形成された絶縁層、
（ｃ）絶縁層上に形成された帯状のゲート電極、
（ｄ）カソード電極とゲート電極の重複する重複領域に位置するゲート電極及び絶縁層の部分に設けられ、底部にカソード電極が露出した開口部、及び、
（ｅ）開口部の底部に露出したカソード電極上に設けられ、カソード電極及びゲート電極への電圧の印加によって電子放出が制御される電子放出部、
から成る。
Here, in the case where the flat display device is a cold cathode field emission display device including a cold cathode field emission device (abbreviated as field emission device), the field emission device is
(A) a strip-shaped cathode electrode formed on a support;
(B) an insulating layer formed on the support and the cathode electrode;
(C) a strip-shaped gate electrode formed on the insulating layer;
(D) an opening provided in a portion of the gate electrode and the insulating layer located in an overlapping region where the cathode electrode and the gate electrode overlap, and an exposed portion of the cathode electrode at the bottom; and
(E) an electron emission portion provided on the cathode electrode exposed at the bottom of the opening, the electron emission being controlled by application of a voltage to the cathode electrode and the gate electrode;
Consists of.
電界放出素子の型式は特に限定されず、スピント型電界放出素子（円錐形の電子放出部が、開口部の底部に位置するカソード電極の上に設けられた電界放出素子）や、扁平型電界放出素子（略平面の電子放出部が、開口部の底部に位置するカソード電極の上に設けられた電界放出素子）を挙げることができる。カソードパネルにおいて、ゲート電極の射影像とカソード電極の射影像とは直交することが、冷陰極電界電子放出表示装置の構造の簡素化といった観点から好ましい。ここで、ゲート電極は行方向（Ｘ方向）に延び、カソード電極は列方向（Ｙ方向）に延びる構成とすることができる。カソードパネルにおいて、ゲート電極とカソード電極とが重複する重複領域が電子放出領域を構成し、電子放出領域が２次元マトリクス状に配列されており、各電子放出領域には、１又は複数の電界放出素子が設けられている。 The type of the field emission device is not particularly limited, and a Spindt-type field emission device (a field emission device in which a conical electron emission portion is provided on the cathode electrode positioned at the bottom of the opening) or a flat type field emission device An element (a field emission element in which a substantially planar electron emission portion is provided on a cathode electrode positioned at the bottom of an opening) can be given. In the cathode panel, it is preferable that the projected image of the gate electrode and the projected image of the cathode electrode be orthogonal from the viewpoint of simplifying the structure of the cold cathode field emission display. Here, the gate electrode may extend in the row direction (X direction), and the cathode electrode may extend in the column direction (Y direction). In the cathode panel, an overlapping region where the gate electrode and the cathode electrode overlap constitutes an electron emission region, and the electron emission regions are arranged in a two-dimensional matrix, and each electron emission region has one or a plurality of field emission elements. An element is provided.
そして、冷陰極電界電子放出表示装置にあっては、実表示作動時、ゲート電極及びカソード電極に印加された電圧によって生じた強電界が電子放出部に加わる結果、量子トンネル効果により電子放出部から電子が放出される。そして、この電子は、アノードパネルに設けられたアノード電極によってアノードパネルへと引き付けられ、蛍光体領域に衝突する。そして、蛍光体領域への電子の衝突の結果、蛍光体領域が発光し、画像として認識することができる。 In the cold cathode field emission display device, a strong electric field generated by the voltage applied to the gate electrode and the cathode electrode is applied to the electron emission portion during actual display operation. Electrons are emitted. The electrons are attracted to the anode panel by the anode electrode provided on the anode panel, and collide with the phosphor region. As a result of the collision of electrons with the phosphor region, the phosphor region emits light and can be recognized as an image.
冷陰極電界電子放出表示装置において、カソード電極はカソード電極制御回路に接続され、ゲート電極はゲート電極制御回路に接続され、アノード電極はアノード電極制御回路に接続されている。尚、これらの制御回路は周知の回路から構成することができる。実表示作動時、アノード電極制御回路からアノード電極に印加される電圧（アノード電圧）ＶAは、通常、一定であり、例えば、５キロボルト〜１５キロボルトとすることができる。あるいは又、アノードパネルとカソードパネルとの間の距離をｄ0（但し、０．５ｍｍ≦ｄ0≦１０ｍｍ）としたとき、ＶA／ｄ0（単位：キロボルト／ｍｍ）の値は、０．５以上２０以下、好ましくは１以上１０以下、一層好ましくは４以上８以下を満足することが望ましい。冷陰極電界電子放出表示装置の実表示作動時、例えば、カソード電極に印加する電圧ＶC及びゲート電極に印加する電圧ＶGに関しては、階調制御方式として電圧変調方式やパルス幅変調方式を採用することができる。 In the cold cathode field emission display, the cathode electrode is connected to the cathode electrode control circuit, the gate electrode is connected to the gate electrode control circuit, and the anode electrode is connected to the anode electrode control circuit. Note that these control circuits can be constituted by known circuits. During actual display operation, the voltage (anode voltage) V A applied to the anode electrode from the anode electrode control circuit is normally constant, and can be set to, for example, 5 kilovolts to 15 kilovolts. Alternatively, when the distance between the anode panel and the cathode panel is d 0 (where 0.5 mm ≦ d 0 ≦ 10 mm), the value of V A / d 0 (unit: kilovolt / mm) is 0. It is desirable to satisfy 5 or more and 20 or less, preferably 1 or more and 10 or less, and more preferably 4 or more and 8 or less. During actual display operation of the cold cathode field emission display device, for example, with respect to the voltage V C applied to the cathode electrode and the voltage V G applied to the gate electrode, a voltage modulation method or a pulse width modulation method is adopted as a gradation control method. can do.
電界放出素子は、一般に、以下の方法で製造することができる。
（１）支持体上にカソード電極を形成する工程、
（２）全面（支持体及びカソード電極上）に絶縁層を形成する工程、
（３）絶縁層上にゲート電極を形成する工程、
（４）カソード電極とゲート電極との重複領域におけるゲート電極及び絶縁層の部分に開口部を形成し、開口部の底部にカソード電極を露出させる工程、
（５）開口部の底部に位置するカソード電極上に電子放出部を形成する工程。
A field emission device can be generally manufactured by the following method.
(1) forming a cathode electrode on a support;
(2) forming an insulating layer on the entire surface (on the support and the cathode electrode);
(3) forming a gate electrode on the insulating layer;
(4) forming an opening in a portion of the gate electrode and the insulating layer in a region where the cathode electrode and the gate electrode overlap, and exposing the cathode electrode at the bottom of the opening;
(5) A step of forming an electron emission portion on the cathode electrode located at the bottom of the opening.
あるいは又、電界放出素子は、以下の方法で製造することもできる。
（１）支持体上にカソード電極を形成する工程、
（２）カソード電極上に電子放出部を形成する工程、
（３）全面（支持体及び電子放出部上、あるいは、支持体、カソード電極及び電子放出部上）に絶縁層を形成する工程、
（４）絶縁層上にゲート電極を形成する工程、
（５）カソード電極とゲート電極との重複領域におけるゲート電極及び絶縁層の部分に開口部を形成し、開口部の底部に電子放出部を露出させる工程。
Alternatively, the field emission device can be manufactured by the following method.
(1) forming a cathode electrode on a support;
(2) forming an electron emission portion on the cathode electrode;
(3) forming an insulating layer on the entire surface (on the support and the electron emission portion or on the support, the cathode electrode and the electron emission portion);
(4) forming a gate electrode on the insulating layer;
(5) A step of forming an opening in a portion of the gate electrode and the insulating layer in the overlapping region of the cathode electrode and the gate electrode, and exposing the electron emission portion at the bottom of the opening.
収束電極（フォーカス電極）が備えられている場合、ゲート電極及び絶縁層上には更に層間絶縁層が設けられ、層間絶縁層上に収束電極が設けられている構造、あるいは又、ゲート電極の上方に収束電極が設けられている構造とすることができる。ここで、収束電極とは、開口部から放出され、アノード電極へ向かう放出電子の軌道を収束させ、以て、輝度の向上や隣接画素間の光学的クロストークの防止を可能とするための電極である。アノード電極とカソード電極との間の電位差が数キロボルト以上のオーダーであって、アノード電極とカソード電極との間の距離が比較的長い、所謂高電圧タイプの冷陰極電界電子放出表示装置において、収束電極は特に有効である。収束電極には、収束電極制御回路から相対的に負電圧（例えば、０ボルト）が印加される。収束電極は、必ずしも、カソード電極とゲート電極とが重複する重複領域に設けられた電子放出部あるいは電子放出領域のそれぞれを取り囲むように個別に形成されている必要はなく、例えば、電子放出部あるいは電子放出領域の所定の配列方向に沿って延在させてもよいし、電子放出部あるいは電子放出領域の全てを１つの収束電極で取り囲む構成としてもよく（即ち、収束電極を、有効領域の全体を覆う薄い１枚のシート状の構造としてもよく）、これによって、複数の電子放出部あるいは電子放出領域に共通の収束効果を及ぼすことができる。尚、収束電極及び層間絶縁層には、開口部（第３開口部）が設けられている。 When a focusing electrode (focus electrode) is provided, an interlayer insulating layer is further provided on the gate electrode and the insulating layer, and a focusing electrode is provided on the interlayer insulating layer, or above the gate electrode. The focusing electrode may be provided with a focusing electrode. Here, the focusing electrode is an electrode for converging the trajectory of emitted electrons that are emitted from the opening and directed toward the anode electrode, thereby improving the luminance and preventing optical crosstalk between adjacent pixels. It is. In a so-called high voltage type cold cathode field emission display, the potential difference between the anode electrode and the cathode electrode is on the order of several kilovolts or more and the distance between the anode electrode and the cathode electrode is relatively long. The electrode is particularly effective. A relatively negative voltage (for example, 0 volts) is applied to the focusing electrode from the focusing electrode control circuit. The focusing electrode does not necessarily have to be individually formed so as to surround each of the electron emission portion or the electron emission region provided in the overlapping region where the cathode electrode and the gate electrode overlap, for example, the electron emission portion or The electron emission regions may be extended along a predetermined arrangement direction, or the electron emission portion or the electron emission region may be surrounded by a single convergence electrode (that is, the convergence electrode may be formed in the entire effective region). In this case, a single sheet-like structure covering the plurality of electron emission portions or electron emission regions can be provided with a common convergence effect. Note that an opening (third opening) is provided in the focusing electrode and the interlayer insulating layer.
ここで、有効領域とは、平面型表示装置としての実用上の機能である表示機能を果たす中央の表示領域であり、無効領域は、この有効領域の外側に位置し、有効領域を額縁状に包囲している。 Here, the effective area is a central display area that performs a display function that is a practical function as a flat display device, and the ineffective area is located outside the effective area, and the effective area is framed. Besieged.
端部電極層、ゲート電極、カソード電極、収束電極の構成材料として、クロム（Ｃｒ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、鉄（Ｆｅ）、白金（Ｐｔ）、亜鉛（Ｚｎ）等の金属を含む各種金属；これらの金属元素を含む合金（例えばＭｏＷ）あるいは化合物（例えば、ＴｉＷ；ＴｉＮやＷＮ等の窒化物；ＷＳｉ2、ＭｏＳｉ2、ＴｉＳｉ2、ＴａＳｉ2等のシリサイド）；シリコン（Ｓｉ）等の半導体；ダイヤモンド等の炭素薄膜；ＩＴＯ（酸化インジウム−錫）、酸化インジウム、酸化亜鉛等の導電性金属酸化物を例示することができる。端部電極層、ゲート電極やカソード電極、収束電極を、これらの材料の単層構造あるいは積層構造とすることができる。また、これらの電極層や電極の形成方法として、例えば、電子ビーム蒸着法や熱フィラメント蒸着法といった真空蒸着法、スパッタリング法、イオンプレーティング法、レーザアブレーション法を含む各種ＰＶＤ法；各種ＣＶＤ法；スクリーン印刷法；インクジェット印刷法；メタルマスク印刷法；メッキ法（電気メッキ法や無電解メッキ法）；リフトオフ法；ゾル−ゲル法等を挙げることができるし、これらの方法とエッチング法との組合せを挙げることもできる。ここで、形成方法を適切に選択することで、直接、パターニングされた帯状のカソード電極やゲート電極、収束電極を形成することが可能である。 Constituent materials for the end electrode layer, gate electrode, cathode electrode, and focusing electrode include chromium (Cr), aluminum (Al), tungsten (W), niobium (Nb), tantalum (Ta), molybdenum (Mo), copper ( Metals such as Cu), gold (Au), silver (Ag), titanium (Ti), nickel (Ni), cobalt (Co), zirconium (Zr), iron (Fe), platinum (Pt), zinc (Zn) Various metals including these metals; alloys (such as MoW) or compounds (such as TiW; nitrides such as TiN and WN; silicides such as WSi 2 , MoSi 2 , TiSi 2 and TaSi 2 ); silicon (Si And the like; carbon thin films such as diamond; and conductive metal oxides such as ITO (indium oxide-tin), indium oxide, and zinc oxide. The end electrode layer, the gate electrode, the cathode electrode, and the focusing electrode can have a single layer structure or a laminated structure of these materials. In addition, as a method for forming these electrode layers and electrodes, for example, various PVD methods including vacuum deposition methods such as electron beam deposition method and hot filament deposition method, sputtering method, ion plating method, laser ablation method; various CVD methods; Screen printing method; inkjet printing method; metal mask printing method; plating method (electroplating method or electroless plating method); lift-off method; sol-gel method, etc., and combinations of these methods and etching methods Can also be mentioned. Here, by appropriately selecting the formation method, it is possible to directly form a patterned strip-shaped cathode electrode, gate electrode, and focusing electrode.
スピント型電界放出素子にあっては、電子放出部を構成する材料として、モリブデン、モリブデン合金、タングステン、タングステン合金、チタン、チタン合金、ニオブ、ニオブ合金、タンタル、タンタル合金、クロム、クロム合金、及び、不純物を含有するシリコン（ポリシリコンやアモルファスシリコン）から成る群から選択された少なくとも１種類の材料を挙げることができる。スピント型電界放出素子の電子放出部は、スパッタリング法や真空蒸着法といった各種ＰＶＤ法、各種ＣＶＤ法によって形成することができる。 In the Spindt-type field emission device, the material constituting the electron emission portion is molybdenum, molybdenum alloy, tungsten, tungsten alloy, titanium, titanium alloy, niobium, niobium alloy, tantalum, tantalum alloy, chromium, chromium alloy, and And at least one material selected from the group consisting of silicon (polysilicon and amorphous silicon) containing impurities. The electron emission portion of the Spindt-type field emission device can be formed by various PVD methods such as a sputtering method and a vacuum deposition method, and various CVD methods.
扁平型電界放出素子にあっては、電子放出部を構成する材料として、カソード電極を構成する材料よりも仕事関数Φの小さい材料から構成することが好ましく、どのような材料を選択するかは、カソード電極を構成する材料の仕事関数、ゲート電極とカソード電極との間の電位差、要求される放出電子電流密度の大きさ等に基づいて決定すればよい。あるいは又、電子放出部を構成する材料として、係る材料の２次電子利得δがカソード電極を構成する導電性材料の２次電子利得δよりも大きくなるような材料から、適宜、選択してもよい。扁平型電界放出素子にあっては、特に好ましい電子放出部の構成材料として、炭素、より具体的にはアモルファスダイヤモンドやグラファイト、カーボン・ナノチューブ構造体（カーボン・ナノチューブ及び／又はグラファイト・ナノファイバー）、ＺｎＯウィスカー、ＭｇＯウィスカー、ＳｎＯ2ウィスカー、ＭｎＯウィスカー、Ｙ2Ｏ3ウィスカー、ＮｉＯウィスカー、ＩＴＯウィスカー、Ｉｎ2Ｏ3ウィスカー、Ａｌ2Ｏ3ウィスカーを挙げることができる。尚、電子放出部を構成する材料は、必ずしも導電性を備えている必要はない。 In the flat field emission device, it is preferable that the material constituting the electron emission portion is composed of a material having a work function Φ smaller than that of the material constituting the cathode electrode. What is necessary is just to determine based on the work function of the material which comprises a cathode electrode, the electric potential difference between a gate electrode and a cathode electrode, the magnitude | size of the emission electron current density requested | required, etc. Alternatively, the material constituting the electron emission portion may be appropriately selected from materials in which the secondary electron gain δ of the material is larger than the secondary electron gain δ of the conductive material constituting the cathode electrode. Good. In the flat type field emission device, carbon, more specifically, amorphous diamond or graphite, a carbon nanotube structure (carbon nanotube and / or graphite nanofiber), as a particularly preferable constituent material of the electron emission portion, Examples thereof include ZnO whiskers, MgO whiskers, SnO 2 whiskers, MnO whiskers, Y 2 O 3 whiskers, NiO whiskers, ITO whiskers, In 2 O 3 whiskers, and Al 2 O 3 whiskers. In addition, the material which comprises an electron emission part does not necessarily need to be provided with electroconductivity.
第１開口部（ゲート電極に形成された開口部）あるいは第２開口部（絶縁層に形成された開口部）の平面形状（支持体表面と平行な仮想平面で開口部を切断したときの形状）は、円形、楕円形、矩形、多角形、丸みを帯びた矩形、丸みを帯びた多角形等、任意の形状とすることができる。第１開口部の形成は、例えば、異方性エッチング、等方性エッチング、異方性エッチングと等方性エッチングの組合せによって行うことができ、あるいは又、ゲート電極の形成方法に依っては、第１開口部を、直接、形成することもできる。第２開口部の形成も、例えば、異方性エッチング、等方性エッチング、異方性エッチングと等方性エッチングの組合せによって行うことができる。収束電極及び層間絶縁層に設けられた第３開口部の形成も同様の方法で行うことができる。 Planar shape of the first opening (opening formed in the gate electrode) or the second opening (opening formed in the insulating layer) (shape when the opening is cut in a virtual plane parallel to the support surface) ) Can be any shape such as a circle, an ellipse, a rectangle, a polygon, a rounded rectangle, a rounded polygon. The formation of the first opening can be performed by, for example, anisotropic etching, isotropic etching, a combination of anisotropic etching and isotropic etching, or, depending on the method of forming the gate electrode, The first opening can also be formed directly. The second opening can also be formed by, for example, anisotropic etching, isotropic etching, or a combination of anisotropic etching and isotropic etching. The formation of the third opening provided in the focusing electrode and the interlayer insulating layer can be performed in the same manner.
電界放出素子においては、電界放出素子の構造に依存するが、１つの開口部内に１つの電子放出部が存在してもよいし、１つの開口部内に複数の電子放出部が存在してもよいし、ゲート電極に複数の第１開口部を設け、係る第１開口部と連通する１つの第２開口部を絶縁層に設け、絶縁層に設けられた１つの第２開口部内に１又は複数の電子放出部が存在してもよい。 In the field emission device, depending on the structure of the field emission device, one electron emission portion may exist in one opening, or a plurality of electron emission portions may exist in one opening. In addition, a plurality of first openings are provided in the gate electrode, one second opening communicating with the first opening is provided in the insulating layer, and one or more are provided in one second opening provided in the insulating layer. There may be an electron emission portion.
電界放出素子において、カソード電極と電子放出部との間に抵抗体薄膜を形成してもよい。抵抗体薄膜を形成することによって、電界放出素子の動作安定化、電子放出特性の均一化、カソード電極とゲート電極との間のリーク電流の抑制を図ることができる。抵抗体薄膜を構成する材料として、シリコンカーバイド（ＳｉＣ）やＳｉＣＮといったカーボン系抵抗体材料、ＳｉＮ、アモルファスシリコン等の半導体抵抗体材料、酸化ルテニウム（ＲｕＯ2）、酸化タンタル、窒化タンタル等の高融点金属酸化物や高融点金属窒化物を例示することができる。抵抗体薄膜の形成方法として、スパッタリング法、各種ＣＶＤ法や、スクリーン印刷法といった各種印刷法を例示することができる。１つの電子放出部当たりの電気抵抗値は、概ね１×１０5〜１×１０11Ω、好ましくは数ＭΩ〜数十ギガΩとすればよい。 In the field emission device, a resistor thin film may be formed between the cathode electrode and the electron emission portion. By forming the resistor thin film, the operation of the field emission device can be stabilized, the electron emission characteristics can be made uniform, and the leakage current between the cathode electrode and the gate electrode can be suppressed. As a material constituting the resistor thin film, a carbon resistor material such as silicon carbide (SiC) or SiCN, a semiconductor resistor material such as SiN or amorphous silicon, a high melting point such as ruthenium oxide (RuO 2 ), tantalum oxide, or tantalum nitride. Examples thereof include metal oxides and refractory metal nitrides. Examples of the method of forming the resistor thin film include various printing methods such as a sputtering method, various CVD methods, and a screen printing method. The electric resistance value per one electron emitting portion may be about 1 × 10 5 to 1 × 10 11 Ω, preferably several MΩ to several tens of gigaΩ.
絶縁層、層間絶縁層の構成材料として、ＳｉＯ2、ＢＰＳＧ、ＰＳＧ、ＢＳＧ、ＡｓＳＧ、ＰｂＳＧ、ＳｉＯＮ、ＳＯＧ（スピンオングラス）、低融点ガラス、ガラスペーストといったＳｉＯ2系材料；ＳｉＮ系材料；ポリイミド等の絶縁性樹脂を、単独あるいは、適宜、組み合わせて使用することができる。絶縁層、層間絶縁層の形成には、各種ＣＶＤ法、塗布法、スパッタリング法、スクリーン印刷法といった各種印刷法等の公知のプロセスが利用できる。 Insulating layer, as a constituent material of the interlayer insulating layer, SiO 2, BPSG, PSG, BSG, AsSG, PbSG, SiON, SOG ( spin on glass), low-melting glass, SiO 2 based materials such glass paste; SiN-based materials; polyimide These insulating resins can be used alone or in appropriate combination. For forming the insulating layer and the interlayer insulating layer, known processes such as various printing methods such as various CVD methods, coating methods, sputtering methods, and screen printing methods can be used.
平面型表示装置において、アノード電極と蛍光体領域の構成例として、
（１）基板上に、アノード電極を形成し、アノード電極の上に蛍光体領域を形成する構成
（２）基板上に、蛍光体領域を形成し、蛍光体領域上にアノード電極を形成する構成
を挙げることができる。尚、（１）の構成において、蛍光体領域の上に、アノード電極と導通した所謂メタルバック膜を形成してもよい。また、（２）の構成において、アノード電極の上にメタルバック膜を形成してもよい。尚、メタルバック膜をアノード電極と兼ねることもできる。
In the flat display device, as a configuration example of the anode electrode and the phosphor region,
(1) A configuration in which an anode electrode is formed on a substrate and a phosphor region is formed on the anode electrode. (2) A configuration in which a phosphor region is formed on the substrate and an anode electrode is formed on the phosphor region. Can be mentioned. In the configuration (1), a so-called metal back film that is electrically connected to the anode electrode may be formed on the phosphor region. In the configuration (2), a metal back film may be formed on the anode electrode. The metal back film can also serve as the anode electrode.
アノード電極は、全体として１つのアノード電極から構成されていてもよいし、複数のアノード電極ユニットから構成されていてもよい。後者の場合、アノード電極ユニットとアノード電極ユニットとはアノード電極抵抗体層によって電気的に接続されていることが好ましい。アノード電極抵抗体層を構成する材料として、カーボン、シリコンカーバイド（ＳｉＣ）やＳｉＣＮといったカーボン系材料；ＳｉＮ系材料；酸化ルテニウム（ＲｕＯ2）、酸化タンタル、窒化タンタル、酸化クロム、酸化チタン等の高融点金属酸化物や高融点金属窒化物；アモルファスシリコン等の半導体材料；ＩＴＯを挙げることができる。また、ＳｉＣ抵抗膜上に抵抗値の低いカーボン薄膜を積層するといった複数の膜の組み合わせにより、安定した所望のシート抵抗値を実現することも可能である。アノード電極抵抗体層のシート抵抗値として、１×１０-1Ω／□乃至１×１０10Ω／□、好ましくは１×１０3Ω／□乃至１×１０8Ω／□を例示することができる。アノード電極ユニットの数［ＵＮ］は２以上であればよく、例えば、直線上に配列された蛍光体領域の列の総数を［ｕｎ］列としたとき、［ＵＮ］＝［ｕｎ］とし、あるいは、［ｕｎ］＝ｕ・［ＵＮ］（ｕは２以上の整数であり、好ましくは１０≦ｕ≦１００、一層好ましくは２０≦ｕ≦５０）としてもよいし、一定の間隔をもって配置されたスペーサの数に１を加えた数とすることができるし、ピクセルの数あるいはサブピクセルの数と一致した数、あるいは、ピクセルの数あるいはサブピクセルの数の整数分の一とすることもできる。また、各アノード電極ユニットの大きさは、アノード電極ユニットの位置に拘わらず同じとしてもよいし、アノード電極ユニットの位置に依存して異ならせてもよい。全体として１つのアノード電極の上にアノード電極抵抗体層を形成してもよい。このように、アノード電極を有効領域のほぼ全面に亙って形成する代わりに、より小さい面積を有するアノード電極ユニットに分割した形で形成すれば、アノード電極ユニットと電子放出領域との間の静電容量を減少させることができる。その結果、放電の発生を低減することができ、放電に起因したアノード電極や電子放出領域の損傷の発生を効果的に減少させることができる。 The anode electrode may be composed of one anode electrode as a whole, or may be composed of a plurality of anode electrode units. In the latter case, it is preferable that the anode electrode unit and the anode electrode unit are electrically connected by an anode electrode resistor layer. The material constituting the anode electrode resistor layer includes carbon-based materials such as carbon, silicon carbide (SiC), and SiCN; SiN-based materials; ruthenium oxide (RuO 2 ), tantalum oxide, tantalum nitride, chromium oxide, titanium oxide, and the like. Examples thereof include melting point metal oxides and high melting point metal nitrides; semiconductor materials such as amorphous silicon; ITO. It is also possible to realize a stable desired sheet resistance value by combining a plurality of films such as laminating a carbon thin film having a low resistance value on the SiC resistance film. Examples of the sheet resistance value of the anode electrode resistor layer include 1 × 10 −1 Ω / □ to 1 × 10 10 Ω / □, preferably 1 × 10 3 Ω / □ to 1 × 10 8 Ω / □. it can. The number of anode electrode units [UN] may be two or more. For example, when the total number of phosphor regions arranged in a straight line is [un], [UN] = [un], or , [Un] = u · [UN] (u is an integer of 2 or more, preferably 10 ≦ u ≦ 100, more preferably 20 ≦ u ≦ 50), or spacers arranged at a constant interval. The number of pixels can be a number obtained by adding 1, or the number of pixels or the number of subpixels can be matched, or the number of pixels or the number of subpixels can be an integer. The size of each anode electrode unit may be the same regardless of the position of the anode electrode unit, or may vary depending on the position of the anode electrode unit. An anode electrode resistor layer may be formed on one anode electrode as a whole. As described above, if the anode electrode is divided into anode electrode units having a smaller area, instead of being formed over almost the entire effective area, the static electricity between the anode electrode unit and the electron emission area is formed. The electric capacity can be reduced. As a result, the occurrence of discharge can be reduced, and the occurrence of damage to the anode electrode and the electron emission region due to the discharge can be effectively reduced.
アノード電極をアノード電極ユニットから構成する場合であって隔壁（後述する）が形成されている場合、アノード電極ユニットは、各蛍光体領域上から隔壁側面上に亙り形成されている形態とすることができる。尚、アノード電極ユニットは、各蛍光体領域上から隔壁側面の途中まで形成されている形態であってもよい。 When the anode electrode is composed of an anode electrode unit and a partition wall (described later) is formed, the anode electrode unit may be formed so as to extend from each phosphor region to the partition wall side surface. it can. The anode electrode unit may be formed from each phosphor region to the middle of the side wall of the partition wall.
アノード電極（アノード電極ユニットを包含する）は、導電材料層を用いて形成すればよい。導電材料層の形成方法として、例えば、電子ビーム蒸着法や熱フィラメント蒸着法といった真空蒸着法、スパッタリング法、イオンプレーティング法、レーザアブレーション法といった各種ＰＶＤ法；各種ＣＶＤ法；スクリーン印刷法を含む各種印刷法；メタルマスク印刷法；リフトオフ法；ゾル−ゲル法等を挙げることができる。即ち、導電材料層を形成し、リソグラフィ技術及びエッチング技術に基づき、この導電材料層をパターニングしてアノード電極を形成することができる。あるいは又、アノード電極のパターンを有するマスクやスクリーンを介して導電材料を各種ＰＶＤ法や各種印刷法に基づき形成することによって、アノード電極を得ることもできる。尚、アノード電極抵抗体層も、アノード電極と同様の、あるいは、類似した方法で形成することができる。即ち、抵抗体材料からアノード電極抵抗体層を形成し、リソグラフィ技術及びエッチング技術に基づきこのアノード電極抵抗体層をパターニングしてもよいし、あるいは、アノード電極抵抗体層のパターンを有するマスクやスクリーンを介して抵抗体材料の各種ＰＶＤ法や各種印刷法に基づく形成により、アノード電極抵抗体層を得ることができる。基板上（あるいは基板上方）におけるアノード電極の平均厚さ（後述するように隔壁を設ける場合、隔壁の頂面上におけるアノード電極の平均厚さ）として、３×１０-8ｍ（３０ｎｍ）乃至１×１０-6ｍ（１μｍ）、好ましくは５×１０-8ｍ（５０ｎｍ）乃至５×１０-7ｍ（０．５μｍ）を例示することができる。 The anode electrode (including the anode electrode unit) may be formed using a conductive material layer. As a method for forming the conductive material layer, for example, vacuum deposition methods such as electron beam deposition method and hot filament deposition method, various PVD methods such as sputtering method, ion plating method and laser ablation method; various CVD methods; various methods including screen printing method Examples thereof include printing method; metal mask printing method; lift-off method; sol-gel method. That is, a conductive material layer is formed, and based on lithography technology and etching technology, this conductive material layer can be patterned to form an anode electrode. Alternatively, the anode electrode can be obtained by forming a conductive material based on various PVD methods or various printing methods through a mask or screen having an anode electrode pattern. The anode electrode resistor layer can also be formed by the same or similar method as the anode electrode. That is, an anode electrode resistor layer may be formed from a resistor material, and the anode electrode resistor layer may be patterned based on a lithography technique and an etching technique, or a mask or a screen having an anode electrode resistor layer pattern. The anode electrode resistor layer can be obtained by forming the resistor material through various PVD methods and various printing methods. 3 × 10 −8 m (30 nm) to 1 as the average thickness of the anode electrode on the substrate (or above the substrate) (when the partition is provided as described later, the average thickness of the anode electrode on the top surface of the partition) Examples include x10 −6 m (1 μm), preferably 5 × 10 −8 m (50 nm) to 5 × 10 −7 m (0.5 μm).
アノード電極の構成材料として、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タングステン（Ｗ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、金（Ａｕ）、銀（Ａｇ）、チタン（Ｔｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、鉄（Ｆｅ）、白金（Ｐｔ）、亜鉛（Ｚｎ）等の金属；これらの金属元素を含む合金あるいは化合物（例えばＴｉＮ等の窒化物や、ＷＳｉ2、ＭｏＳｉ2、ＴｉＳｉ2、ＴａＳｉ2等のシリサイド）；シリコン（Ｓｉ）等の半導体；ダイヤモンドやグラファイト等の炭素薄膜；ＩＴＯ（酸化インジウム−錫）、酸化インジウム、酸化亜鉛等の導電性金属酸化物を例示することができる。尚、アノード電極抵抗体層を形成する場合、アノード電極抵抗体層の電気抵抗値を変化させない導電材料からアノード電極を構成することが好ましく、例えば、アノード電極抵抗体層をシリコンカーバイド（ＳｉＣ）から構成した場合、アノード電極をモリブデン（Ｍｏ）やアルミニウム（Ａｌ）から構成することが好ましい。 As the constituent material of the anode electrode, aluminum (Al), molybdenum (Mo), chromium (Cr), tungsten (W), niobium (Nb), tantalum (Ta), gold (Au), silver (Ag), titanium (Ti ), Cobalt (Co), zirconium (Zr), iron (Fe), platinum (Pt), zinc (Zn), etc .; alloys or compounds containing these metal elements (for example, nitrides such as TiN, WSi 2 , MoSi 2 , TiSi 2 , TaSi 2, etc.); silicon (Si), semiconductors; diamond, graphite and other carbon thin films; ITO (indium oxide-tin), indium oxide, zinc oxide, etc., conductive metal oxides Can be illustrated. When the anode electrode resistor layer is formed, the anode electrode is preferably made of a conductive material that does not change the electric resistance value of the anode electrode resistor layer. For example, the anode electrode resistor layer is made of silicon carbide (SiC). When comprised, it is preferable to comprise an anode electrode from molybdenum (Mo) or aluminum (Al).
蛍光体領域は、単色の蛍光体粒子から構成されていても、３原色の蛍光体粒子から構成されていてもよい。蛍光体領域の配列様式は、例えば、ドット状である。具体的には、平面型表示装置がカラー表示の場合、蛍光体領域の配置、配列として、デルタ配列、ストライプ配列、ダイアゴナル配列、レクタングル配列を挙げることができる。即ち、直線上に配列された蛍光体領域の１列は、全てが赤色発光蛍光体領域で占められた列、緑色発光蛍光体領域で占められた列、及び、青色発光蛍光体領域で占められた列から構成されていてもよいし、赤色発光蛍光体領域、緑色発光蛍光体領域、及び、青色発光蛍光体領域が順に配置された列から構成されていてもよい。ここで、蛍光体領域とは、アノードパネル上において１つの輝点を生成する蛍光体の領域であると定義する。また、１画素（１ピクセル）は、１つの赤色発光蛍光体領域、１つの緑色発光蛍光体領域、及び、１つの青色発光蛍光体領域の集合から構成され、１サブピクセルは、１つの蛍光体領域（１つの赤色発光蛍光体領域、あるいは、１つの緑色発光蛍光体領域、あるいは、１つの青色発光蛍光体領域）から構成される。尚、隣り合う蛍光体領域の間の隙間がコントラスト向上を目的とした光吸収層（ブラックマトリックス）で埋め込まれていてもよい。 The phosphor region may be composed of monochromatic phosphor particles or may be composed of three primary color phosphor particles. The arrangement pattern of the phosphor regions is, for example, a dot shape. Specifically, when the flat display device is a color display, examples of the arrangement and arrangement of the phosphor regions include a delta arrangement, a stripe arrangement, a diagonal arrangement, and a rectangle arrangement. That is, one row of the phosphor regions arranged in a straight line is occupied by the row occupied by the red light emitting phosphor region, the row occupied by the green light emitting phosphor region, and the blue light emitting phosphor region. May be composed of a row in which a red light-emitting phosphor region, a green light-emitting phosphor region, and a blue light-emitting phosphor region are sequentially arranged. Here, the phosphor region is defined as a phosphor region that generates one bright spot on the anode panel. One pixel (one pixel) is composed of a set of one red light emitting phosphor region, one green light emitting phosphor region, and one blue light emitting phosphor region, and one subpixel is one phosphor. The region is composed of one red light emitting phosphor region, one green light emitting phosphor region, or one blue light emitting phosphor region. A gap between adjacent phosphor regions may be filled with a light absorption layer (black matrix) for the purpose of improving contrast.
蛍光体領域は、発光性結晶粒子から調製された発光性結晶粒子組成物を使用し、例えば、赤色の感光性の発光性結晶粒子組成物（赤色発光蛍光体スラリー）を全面に塗布し、露光、現像して、赤色発光蛍光体領域を形成し、次いで、緑色の感光性の発光性結晶粒子組成物（緑色発光蛍光体スラリー）を全面に塗布し、露光、現像して、緑色発光蛍光体領域を形成し、更に、青色の感光性の発光性結晶粒子組成物（青色発光蛍光体スラリー）を全面に塗布し、露光、現像して、青色発光蛍光体領域を形成する方法にて形成することができる。あるいは又、スクリーン印刷法やインクジェット印刷法、フロート塗布法、沈降塗布法、蛍光体フィルム転写法等により各蛍光体領域を形成してもよい。基板上における蛍光体領域の平均厚さは、限定するものではないが、３μｍ乃至２０μｍ、好ましくは５μｍ乃至１０μｍであることが望ましい。発光性結晶粒子を構成する蛍光体材料としては、従来公知の蛍光体材料の中から、適宜、選択して用いることができる。カラー表示の場合、色純度がＮＴＳＣで規定される３原色に近く、３原色を混合した際の白バランスがとれ、残光時間が短く、３原色の残光時間がほぼ等しくなる蛍光体材料を組み合わせることが好ましい。 For the phosphor region, a luminescent crystal particle composition prepared from luminescent crystal particles is used. For example, a red photosensitive luminescent crystal particle composition (red light-emitting phosphor slurry) is applied to the entire surface and exposed. And developing to form a red light emitting phosphor region, and then applying a green photosensitive luminescent crystal particle composition (green light emitting phosphor slurry) to the entire surface, exposing and developing, and then producing a green light emitting phosphor. A region is formed, and further, a blue photosensitive luminescent crystal particle composition (blue light emitting phosphor slurry) is coated on the entire surface, exposed and developed to form a blue light emitting phosphor region. be able to. Alternatively, each phosphor region may be formed by a screen printing method, an ink jet printing method, a float coating method, a sedimentation coating method, a phosphor film transfer method, or the like. Although the average thickness of the phosphor region on the substrate is not limited, it is desirably 3 μm to 20 μm, preferably 5 μm to 10 μm. The phosphor material constituting the luminescent crystal particles can be appropriately selected from conventionally known phosphor materials. In the case of color display, a phosphor material whose color purity is close to the three primary colors specified by NTSC, white balance is achieved when the three primary colors are mixed, the afterglow time is short, and the afterglow time of the three primary colors is almost equal. It is preferable to combine them.
蛍光体領域からの光を吸収する光吸収層が、隣り合う蛍光体領域の間、あるいは、後述する隔壁と基板との間に形成されていることが、表示画像のコントラスト向上といった観点から好ましい。ここで、光吸収層は、所謂ブラックマトリックスとして機能する。光吸収層を構成する材料として、蛍光体領域からの光を９０％以上吸収する材料を選択することが好ましい。このような材料として、カーボン、金属薄膜（例えば、クロム、ニッケル、アルミニウム、モリブデン等、あるいは、これらの合金）、金属酸化物（例えば、酸化クロム）、金属窒化物（例えば、窒化クロム）、耐熱性有機樹脂、ガラスペースト、黒色顔料や銀等の導電性粒子を含有するガラスペースト等の材料を挙げることができ、具体的には、感光性ポリイミド樹脂、酸化クロムや、酸化クロム／クロム積層膜を例示することができる。尚、酸化クロム／クロム積層膜においては、クロム膜が基板と接する。光吸収層は、例えば、真空蒸着法やスパッタリング法とエッチング法との組合せ、真空蒸着法やスパッタリング法、スピンコーティング法とリフトオフ法との組合せ、各種印刷法、リソグラフィ技術等、使用する材料に依存して、適宜、選択された方法にて形成することができる。 It is preferable from the viewpoint of improving the contrast of the display image that the light absorption layer that absorbs light from the phosphor region is formed between adjacent phosphor regions or between a partition wall and a substrate described later. Here, the light absorption layer functions as a so-called black matrix. As a material constituting the light absorption layer, it is preferable to select a material that absorbs 90% or more of light from the phosphor region. Such materials include carbon, metal thin films (eg, chromium, nickel, aluminum, molybdenum, etc., or alloys thereof), metal oxides (eg, chromium oxide), metal nitrides (eg, chromium nitride), heat resistance Materials such as photosensitive organic resins, glass pastes, glass pastes containing conductive particles such as black pigments and silver, and specifically, photosensitive polyimide resins, chromium oxides, and chromium oxide / chromium laminated films Can be illustrated. In the chromium oxide / chromium laminated film, the chromium film is in contact with the substrate. The light absorption layer depends on the material used, for example, a combination of a vacuum deposition method, a sputtering method and an etching method, a combination of a vacuum deposition method, a sputtering method, a spin coating method and a lift-off method, various printing methods, a lithography technique, etc. Thus, it can be formed by a method selected as appropriate.
蛍光体領域から反跳した電子、あるいは、蛍光体領域から放出された２次電子が他の蛍光体領域に入射し、所謂光学的クロストーク（色濁り）が発生することを防止するために、隔壁を設けることが好ましい。隔壁の形成方法として、スクリーン印刷法、ドライフィルム法、感光法、キャスティング法、サンドブラスト形成法を例示することができる。ここで、スクリーン印刷法とは、隔壁を形成すべき部分に対応するスクリーンの部分に開口が形成されており、スクリーン上の隔壁形成用材料をスキージを用いて開口を通過させ、基板上に隔壁形成用材料層を形成した後、係る隔壁形成用材料層を焼成する方法である。ドライフィルム法とは、基板上に感光性フィルムをラミネートし、露光及び現像によって隔壁形成予定部位の感光性フィルムを除去し、除去によって生じた開口に隔壁形成用材料を埋め込み、焼成する方法である。感光性フィルムは焼成によって燃焼、除去され、開口に埋め込まれた隔壁形成用材料が残り、隔壁となる。感光法とは、基板上に感光性を有する隔壁形成用材料層を形成し、露光及び現像によってこの隔壁形成用材料層をパターニングした後、焼成（硬化）を行う方法である。キャスティング法（型押し成形法）とは、ペースト状とした有機材料あるいは無機材料から成る隔壁形成用材料層を型（キャスト）から基板上に押し出すことで隔壁形成用材料層を形成した後、係る隔壁形成用材料層を焼成する方法である。サンドブラスト形成法とは、例えば、スクリーン印刷やメタルマスク印刷法、ロールコーター、ドクターブレード、ノズル吐出式コーター等を用いて隔壁形成用材料層を基板上に形成し、乾燥させた後、隔壁を形成すべき隔壁形成用材料層の部分をマスク層で被覆し、次いで、露出した隔壁形成用材料層の部分をサンドブラスト法によって除去する方法である。隔壁を形成した後、隔壁を研磨し、隔壁頂面の平坦化を図ってもよい。 In order to prevent an electron recoiled from the phosphor region or a secondary electron emitted from the phosphor region from entering another phosphor region, so-called optical crosstalk (color turbidity) is generated. It is preferable to provide a partition wall. Examples of the partition wall forming method include a screen printing method, a dry film method, a photosensitive method, a casting method, and a sandblast forming method. Here, in the screen printing method, an opening is formed in a portion of the screen corresponding to a portion where a partition is to be formed, and the partition forming material on the screen is passed through the opening using a squeegee, and the partition is formed on the substrate. In this method, after the formation material layer is formed, the partition wall formation material layer is fired. The dry film method is a method of laminating a photosensitive film on a substrate, removing the photosensitive film at the part where the partition wall is to be formed by exposure and development, embedding the partition wall forming material in the opening generated by the removal, and baking. . The photosensitive film is burned and removed by baking, and the partition wall-forming material embedded in the openings remains to form partition walls. The photosensitive method is a method in which a barrier rib-forming material layer having photosensitivity is formed on a substrate, the barrier rib-forming material layer is patterned by exposure and development, and then fired (cured). The casting method (embossing molding method) refers to a method for forming a partition wall forming material layer by extruding a partition wall forming material layer made of a paste-like organic material or inorganic material onto a substrate from a mold (cast). In this method, the partition wall forming material layer is fired. The sand blast forming method is, for example, forming a partition wall forming material layer on a substrate using a screen printing or metal mask printing method, a roll coater, a doctor blade, a nozzle discharge type coater, etc. In this method, the part of the partition wall forming material layer to be covered is covered with a mask layer, and then the exposed part of the partition wall forming material layer is removed by sandblasting. After the partition wall is formed, the partition wall may be polished to flatten the top surface of the partition wall.
隔壁における蛍光体領域を取り囲む部分の平面形状（隔壁側面の射影像の内側輪郭線に相当し、一種の開口領域である）として、矩形形状、円形形状、楕円形状、長円形状、三角形形状、五角形以上の多角形形状、丸みを帯びた三角形形状、丸みを帯びた矩形形状、丸みを帯びた多角形等を例示することができるし、蛍光体領域の二辺と平行に延びる直線状の形状（棒状の形状）を挙げることができる。これらの平面形状（開口領域の平面形状）が２次元マトリクス状に配列されることにより、格子状の隔壁が形成される。この２次元マトリクス状の配列は、例えば井桁様に配列されるものでもよいし、千鳥様に配列されるものでもよい。 As a planar shape of the part surrounding the phosphor region in the partition wall (corresponding to the inner contour line of the projected image of the partition wall side surface and a kind of opening region), a rectangular shape, a circular shape, an elliptical shape, an oval shape, a triangular shape, Examples include pentagonal or more polygonal shapes, rounded triangular shapes, rounded rectangular shapes, rounded polygons, etc., and linear shapes extending parallel to two sides of the phosphor region (Rod-like shape). By arranging these planar shapes (planar shapes of the opening regions) in a two-dimensional matrix, a lattice-like partition is formed. This two-dimensional matrix-like arrangement may be arranged, for example, like a cross or like a zigzag.
隔壁形成用材料として、例えば、感光性ポリイミド樹脂や、酸化コバルト等の金属酸化物により黒色に着色した鉛ガラス、ＳｉＯ2、低融点ガラスペーストを例示することができる。隔壁の表面（頂面及び側面）には、隔壁に電子ビームが衝突して隔壁からガスが放出されることを防止するための保護層（例えば、ＳｉＯ2、ＳｉＯＮ、あるいは、ＡｌＮから成る）を形成してもよい。 Examples of the partition wall forming material include photosensitive polyimide resin, lead glass colored with a metal oxide such as cobalt oxide, SiO 2 , and a low melting point glass paste. A protective layer (for example, made of SiO 2 , SiON, or AlN) is provided on the surface (top surface and side surface) of the partition wall to prevent an electron beam from colliding with the partition wall and releasing gas from the partition wall. It may be formed.
カソードパネルとアノードパネルとを周縁部において接合するが、接合は接着層を接合部材として用いて行ってもよいし、あるいは、棒状あるいはフレーム状（枠状）であってガラスやセラミックス等の絶縁剛性材料から構成された枠体と接着層とから成る接合部材を用いて行ってもよい。枠体と接着層とから成る接合部材を用いる場合には、枠体の高さを、適宜、選択することにより、接着層のみから成る接合部材を使用する場合に比べ、カソードパネルとアノードパネルとの間の対向距離をより長く設定することが可能である。尚、接着層の構成材料としては、Ｂ2Ｏ3−ＰｂＯ系フリットガラスやＳｉＯ2−Ｂ2Ｏ3−ＰｂＯ系フリットガラスといったフリットガラスが一般的であるが、融点が１２０〜４００゜Ｃ程度の所謂低融点金属材料を用いてもよい。係る低融点金属材料としては、Ｉｎ（インジウム：融点１５７゜Ｃ）；インジウム−金系の低融点合金；Ｓｎ80Ａｇ20（融点２２０〜３７０゜Ｃ）、Ｓｎ95Ｃｕ5（融点２２７〜３７０゜Ｃ）等の錫（Ｓｎ）系高温はんだ；Ｐｂ97.5Ａｇ2.5（融点３０４゜Ｃ）、Ｐｂ94.5Ａｇ5.5（融点３０４〜３６５゜Ｃ）、Ｐｂ97.5Ａｇ1.5Ｓｎ1.0（融点３０９゜Ｃ）等の鉛（Ｐｂ）系高温はんだ；Ｚｎ95Ａｌ5（融点３８０゜Ｃ）等の亜鉛（Ｚｎ）系高温はんだ；Ｓｎ5Ｐｂ95（融点３００〜３１４゜Ｃ）、Ｓｎ2Ｐｂ98（融点３１６〜３２２゜Ｃ）等の錫−鉛系標準はんだ；Ａｕ88Ｇａ12（融点３８１゜Ｃ）等のろう材（以上の添字は全て原子％を表す）を例示することができる。 The cathode panel and the anode panel are joined at the peripheral part, but the joining may be performed by using an adhesive layer as a joining member, or a rod-like or frame-like (frame-like) insulating rigidity such as glass or ceramics. You may carry out using the joining member which consists of the frame body comprised from material and an adhesive layer. When using a joining member consisting of a frame and an adhesive layer, the height of the frame is appropriately selected, so that the cathode panel and the anode panel are compared with the case where a joining member consisting only of the adhesive layer is used. It is possible to set the facing distance between the longer. The material constituting the adhesive layer is generally a frit glass such as B 2 O 3 —PbO-based frit glass or SiO 2 —B 2 O 3 —PbO-based frit glass, but has a melting point of about 120 to 400 ° C. These so-called low melting point metal materials may be used. Such low melting point metal materials include In (indium: melting point 157 ° C.); indium-gold based low melting point alloy; Sn 80 Ag 20 (melting point 220 to 370 ° C.), Sn 95 Cu 5 (melting point 227 to 370 ° C.) C) tin (Sn) type high temperature solder such as Pb 97.5 Ag 2.5 (melting point 304 ° C.), Pb 94.5 Ag 5.5 (melting point 304 to 365 ° C.), Pb 97.5 Ag 1.5 Sn 1.0 (melting point 309 ° C.), etc. Lead (Pb) high temperature solder; zinc (Zn) high temperature solder such as Zn 95 Al 5 (melting point 380 ° C.); Sn 5 Pb 95 (melting point 300 to 314 ° C.), Sn 2 Pb 98 (melting point 316 to 322) Tin-lead standard solder such as ° C); brazing material such as Au 88 Ga 12 (melting point 381 ° C) (the above subscripts all represent atomic%).
カソードパネルとアノードパネルと接合部材の三者を接合する場合、三者を同時に接合してもよいし、あるいは、第１段階でカソードパネル又はアノードパネルのいずれか一方と接合部材とを接合し、第２段階でカソードパネル又はアノードパネルの他方と接合部材とを接合してもよい。三者同時接合や第２段階における接合を高真空雰囲気中で行えば、カソードパネルとアノードパネルと接合部材とにより囲まれた空間は、接合と同時に真空となる。あるいは、三者の接合終了後、カソードパネルとアノードパネルと接合部材とによって囲まれた空間を排気し、真空とすることもできる。接合後に排気を行う場合、接合時の雰囲気の圧力は常圧／減圧のいずれであってもよく、また、雰囲気を構成する気体は、窒素ガスや周期律表０族に属するガス（例えばＡｒガス）を含む不活性ガスとすることが好ましいが、大気中で行うこともできる。 When joining the three members of the cathode panel, the anode panel, and the joining member, the three members may be joined at the same time, or in the first stage, either the cathode panel or the anode panel and the joining member are joined, In the second stage, the other of the cathode panel or the anode panel and the joining member may be joined. If the three-party simultaneous bonding or the second stage bonding is performed in a high vacuum atmosphere, the space surrounded by the cathode panel, the anode panel, and the bonding member becomes a vacuum simultaneously with the bonding. Alternatively, after the three members are joined, the space surrounded by the cathode panel, the anode panel, and the joining member can be evacuated to create a vacuum. When exhausting after joining, the atmosphere pressure during joining may be either normal pressure or reduced pressure, and the gas constituting the atmosphere may be nitrogen gas or a gas belonging to Group 0 of the periodic table (for example, Ar gas) ) Is preferable, but it can also be performed in the atmosphere.
排気を行う場合、排気は、カソードパネル及び／又はアノードパネルに予め接続されたチップ管とも呼ばれる排気管を通じて行うことができる。排気管は、典型的にはガラス管、あるいは、低熱膨張率を有する金属や合金［例えば、ニッケル（Ｎｉ）を４２重量％含有した鉄（Ｆｅ）合金や、ニッケル（Ｎｉ）を４２重量％、クロム（Ｃｒ）を６重量％含有した鉄（Ｆｅ）合金］から成る中空管から構成され、カソードパネル及び／又はアノードパネルの無効領域に設けられた貫通部の周囲に、上述のフリットガラス又は低融点金属材料を用いて接合され、空間が所定の真空度に達した後、熱融着によって封じ切られ、あるいは又、圧着することにより封じられる。尚、封じる前に、平面型表示装置全体を一旦加熱してから降温させると、空間に残留ガスを放出させることができ、この残留ガスを排気により空間外へ除去することができるので好適である。 When exhaust is performed, the exhaust can be performed through an exhaust pipe called a tip pipe connected in advance to the cathode panel and / or the anode panel. The exhaust pipe is typically a glass pipe, or a metal or alloy having a low coefficient of thermal expansion [for example, an iron (Fe) alloy containing 42 wt% nickel (Ni), 42 wt% nickel (Ni), A hollow tube made of an iron (Fe) alloy containing 6 wt% chromium (Cr)], and the above-mentioned frit glass or After being joined using a low melting point metal material and the space has reached a predetermined degree of vacuum, it is sealed off by thermal fusion or sealed by crimping. In addition, if the whole flat display device is once heated and then cooled before sealing, it is preferable because residual gas can be released into the space, and this residual gas can be removed out of the space by exhaust. .
本発明において、ピクセル数をＭ×Ｎとしたとき、（Ｍ，Ｎ）として、具体的には、ＶＧＡ（６４０，４８０）、Ｓ−ＶＧＡ（８００，６００）、ＸＧＡ（１０２４，７６８）、ＡＰＲＣ（１１５２，９００）、Ｓ−ＸＧＡ（１２８０，１０２４）、Ｕ−ＸＧＡ（１６００，１２００）、ＨＤ−ＴＶ（１９２０，１０８０）、Ｑ−ＸＧＡ（２０４８，１５３６）の他、（１９２０，１０３５）、（７２０，４８０）、（１２８０，９６０）等、画像表示用解像度の幾つかを例示することができるが、これらの値に限定するものではない。 In the present invention, when the number of pixels is M × N, as (M, N), specifically, VGA (640, 480), S-VGA (800, 600), XGA (1024, 768), APRC (1152,900), S-XGA (1280,1024), U-XGA (1600,1200), HD-TV (1920,1080), Q-XGA (2048,1536), (1920,1035), Some of the image display resolutions such as (720, 480) and (1280, 960) can be exemplified, but are not limited to these values.
本発明にあっては、支持基板に固定された状態でスペーサが形成され、１本、１本に分離した状態においてスペーサを加工することはないので、作業が煩雑になることがないし、スペーサの製造ミスが発生し難い。 In the present invention, the spacer is formed in a state of being fixed to the support substrate, and the spacer is not processed in a state of being separated into one piece and one piece. Manufacturing errors are unlikely to occur.
以下、図面を参照して、実施例に基づき本発明を説明するが、それに先立ち、実施例１〜実施例２における平面型表示装置の共通した概要を、以下、説明する。ここで、実施例１〜実施例２における平面型表示装置は、冷陰極電界電子放出表示装置（以下、表示装置と略称する）である。実施例１〜実施例２における表示装置にあっては、帯状のゲート電極（例えば走査電極）１３は行方向（Ｘ方向）に延び、帯状のカソード電極（例えばデータ電極）１１は列方向（Ｙ方向）に延びている。 Hereinafter, the present invention will be described based on examples with reference to the drawings. Prior to that, a common outline of flat-type display devices in examples 1 to 2 will be described below. Here, the flat display devices in Examples 1 and 2 are cold cathode field emission display devices (hereinafter, abbreviated as display devices). In the display devices according to the first and second embodiments, the strip-shaped gate electrode (for example, scanning electrode) 13 extends in the row direction (X direction), and the strip-shaped cathode electrode (for example, data electrode) 11 extends in the column direction (Y Direction).
実施例における表示装置の模式的な一部端面図は図８に示したと同様であり、カソードパネルＣＰ及びアノードパネルＡＰを分解したときのカソードパネルＣＰとアノードパネルＡＰの一部分の模式的な分解斜視図は図９に示したと同様である。即ち、実施例における表示装置は、支持体１０上に行方向（Ｘ方向）及び列方向（Ｙ方向）に沿って２次元マトリクス状に配列された電子放出領域ＥＡを備えたカソードパネルＣＰと、蛍光体領域２２及びアノード電極２４が設けられたアノードパネルＡＰとが外周部で接合されている。そして、カソードパネルＣＰとアノードパネルＡＰとの間には行方向（Ｘ方向）に沿ってスペーサ４０が配置され、スペーサ４０はスペーサ保持部２５によって保持されており、カソードパネルＣＰとアノードパネルＡＰとによって挟まれた空間が真空に保持されている。
A schematic partial end view of the display device in the embodiment is the same as that shown in FIG. 8, and a schematic exploded perspective view of a part of the cathode panel CP and the anode panel AP when the cathode panel CP and the anode panel AP are disassembled. The figure is similar to that shown in FIG. That is, the display device in the embodiment includes a cathode panel CP including electron emission regions EA arranged in a two-dimensional matrix along the row direction (X direction) and the column direction (Y direction) on the
ここで、実施例における表示装置は、有効領域ＥＦ、及び、有効領域ＥＦを取り囲む無効領域ＮＦを有する。尚、有効領域ＥＦとは、表示装置としての実用上の画像表示機能を果たす略中央に位置する表示領域であり、この有効領域ＥＦは、額縁状に包囲する無効領域ＮＦによって囲まれている。そして、カソードパネルＣＰとアノードパネルＡＰと接合部材２６とによって挟まれた空間は真空（圧力：例えば１０-3Ｐａ以下）に保持されている。カソードパネルＣＰの無効領域ＮＦには、真空排気用の貫通孔（図示せず）が設けられており、この貫通孔には、真空排気後に封じ切られるチップ管とも呼ばれる排気管（図示せず）が取り付けられている。
Here, the display device according to the embodiment includes an effective area EF and an invalid area NF surrounding the effective area EF. The effective area EF is a display area located substantially in the center that performs a practical image display function as a display device. The effective area EF is surrounded by an ineffective area NF that surrounds the frame. The space sandwiched between the cathode panel CP, the anode panel AP, and the joining
実施例において、電子放出領域を構成する電界放出素子は、例えば、スピント型電界放出素子から構成されている。スピント型電界放出素子は、
（ａ）支持体１０上に形成された帯状のカソード電極１１、
（ｂ）支持体１０及びカソード電極１１上に形成された絶縁層１２、
（ｃ）絶縁層１２上に形成された帯状のゲート電極１３、
（ｄ）カソード電極１１とゲート電極１３の重複する重複領域に位置するゲート電極１３及び絶縁層１２の部分に設けられ、底部にカソード電極１１が露出した開口部１４（ゲート電極１３に設けられた第１開口部１４Ａ、及び、絶縁層１２に設けられた第２開口部１４Ｂ）、並びに、
（ｅ）開口部１４の底部に露出したカソード電極１１上に設けられ、カソード電極１１及びゲート電極１３への電圧の印加によって電子放出が制御される電子放出部１５、
から構成されている。ここで、電子放出部１５の形状は円錐形である。また、絶縁層１２上には層間絶縁層１６が形成されており、層間絶縁層１６上には収束電極１７が形成されている。
In the embodiment, the field emission element constituting the electron emission region is constituted by, for example, a Spindt type field emission element. Spindt-type field emission devices
(A) a strip-shaped
(B) an insulating
(C) a strip-shaped
(D) An opening 14 (provided in the gate electrode 13) provided in a portion of the
(E) an
It is composed of Here, the shape of the
実施例の表示装置において、カソード電極１１とゲート電極１３とは、これらの両電極１１，１３の射影像が互いに直交する方向（列方向及び行方向）に各々帯状に形成されており、これらの両電極の射影像が重複する領域（１副画素（サブピクセル）分の領域に相当し、電子放出領域ＥＡである）に、複数の電界放出素子が設けられている。尚、図面の簡素化のため、図８では、各電子放出領域ＥＡにおいて２つの電子放出部１５を図示した。そして、係る電子放出領域ＥＡが、カソードパネルＣＰの有効領域ＥＦ（実際の表示部分として機能する領域）内に、通常、上述したとおり、２次元マトリクス状に配列されている。
In the display device of the embodiment, the
アノードパネルＡＰは、基板２０と、基板２０上に形成され、所定のパターンを有する蛍光体領域２２と、その上に形成されたアノード電極２４から構成されている。１副画素（１サブピクセル）は、電子放出領域ＥＡと、電子放出領域ＥＡに対面したアノードパネル側の蛍光体領域２２とによって構成されている。有効領域ＥＦには、係る副画素が、例えば数十万〜数百万個ものオーダーにて配列されている。尚、蛍光体領域２２と蛍光体領域２２との間の基板２０上には、表示画像の色濁り、光学的クロストークの発生を防止するために、光吸収層（ブラックマトリックス）２３が形成されている。アノード電極２４は、厚さ約０．３μｍのアルミニウム（Ａｌ）から成り、有効領域ＥＦを覆う薄い１枚のシート状であり、蛍光体領域２２を覆う状態で設けられている。図９においては、隔壁やスペーサ、スペーサ保持部の図示を省略した。カラー表示の表示装置の場合には、１画素（１ピクセル）は、１つの赤色発光蛍光体領域２２Ｒ、１つの緑色発光蛍光体領域２２Ｇ、及び、１つの青色発光蛍光体領域２２Ｂの集合から構成されている。各蛍光体領域２２を取り囲む格子状の隔壁２１が基板２０上に形成されている。各蛍光体領域２２は、隔壁２１によって囲まれている。格子状の隔壁２１における蛍光体領域２２を取り囲む部分の平面形状（隔壁側面の射影像の内側輪郭線に相当し、一種の開口領域である）は、矩形形状（長方形）であり、これらの平面形状（開口領域の平面形状）は２次元マトリクス状（より具体的には、井桁）に配列され、格子状の隔壁２１が形成されている。隔壁の一部は、スペーサ保持部２５として機能する。
The anode panel AP includes a
実施例における表示装置において、カソードパネルＣＰとアノードパネルＡＰとの間に、行方向（Ｘ方向）に延びる平板状のスペーサ４０が、複数列、配置されている。また、スペーサ４０とスペーサ４０とによって、数十本乃至数百本のゲート電極１３が挟まれている。スペーサ４０の頂面及び底面はＸＹ平面と平行であり、側面はＸＺ平面と平行であり、端面はＹＺ平面と平行である。スペーサ４０を構成するスペーサ基材５１は、例えば酸化アルミニウム（Ａｌ2Ｏ3）から成り、スペーサ４０の頂面と底面との間の抵抗値は、約１×１０10Ω（約１０ＧΩ）である。また、スペーサ基材５１の側面（第１面５１Ａ及び第２面５１Ｂ）には、例えば、ＲＦスパッタリング法に基づき厚さ４ｎｍの酸化クロム（ＣｒＯx）から成る帯電防止膜（第１帯電防止膜５２及び第２帯電防止膜５３）が形成されている。酸化クロムは、２次電子放出係数が比較的小さく、スペーサ４０が正に帯電するような条件下では、帯電防止膜として非常に好ましい材料である。更には、スペーサ基材５１の頂面５１Ｃ及び底面５１Ｄには、白金（Ｐｔ）から成る端部電極層５４が形成されている。尚、代替的に、端部電極層５４を構成する材料としてニッケル−バナジウム合金を挙げることができる。
In the display device according to the embodiment, a plurality of columns of
実施例における表示装置において、カソード電極１１はカソード電極制御回路３１に接続され、ゲート電極１３はゲート電極制御回路３２に接続され、収束電極が設けられている場合には、収束電極は収束電極制御回路（図示せず）に接続され、アノード電極２４はアノード電極制御回路３３に接続されている。表示装置の実表示作動時、アノード電極制御回路３３からアノード電極２４に印加されるアノード電圧ＶAは、通常、一定であり、例えば、５キロボルト〜１５キロボルト、具体的には、例えば、９キロボルト（例えば、ｄ0＝２．０ｍｍ）とすることができる。一方、表示装置の実表示作動時、カソード電極１１に印加する電圧ＶC及びゲート電極１３に印加する電圧ＶGに関しては、
（１）カソード電極１１に印加する電圧ＶCを一定とし、ゲート電極１３に印加する電圧ＶGを変化させる方式
（２）カソード電極１１に印加する電圧ＶCを変化させ、ゲート電極１３に印加する電圧ＶGを一定とする方式
（３）カソード電極１１に印加する電圧ＶCを変化させ、且つ、ゲート電極１３に印加する電圧ＶGも変化させる方式
のいずれを採用してもよいが、実施例における表示装置においては、上述の（２）の方式を採用する。
In the display device according to the embodiment, the
(1) A method in which the voltage V C applied to the
即ち、表示装置の実表示作動時、カソード電極１１には相対的に負電圧（ＶC）がカソード電極制御回路３１から印加され、ゲート電極１３には相対的に正電圧（ＶG）がゲート電極制御回路３２から印加され、収束電極が設けられている場合には、収束電極には収束電極制御回路から例えば０ボルトが印加され、アノード電極２４にはゲート電極１３よりも更に高い正電圧（アノード電圧ＶA）がアノード電極制御回路３３から印加される。係る表示装置において、線順次駆動方式により画像の表示を行う場合、例えば、カソード電極１１にカソード電極制御回路３１からビデオ信号を入力し、ゲート電極１３にゲート電極制御回路３２から走査信号を入力する。尚、カソード電極１１を走査電極とし、ゲート電極１３をデータ電極とする場合には、カソード電極１１にカソード電極制御回路３１から走査信号を入力し、ゲート電極１３にゲート電極制御回路３２からビデオ信号を入力すればよい。カソード電極１１とゲート電極１３との間に電圧を印加した際に生ずる電界により、量子トンネル効果に基づき電子放出部１５から電子が放出され、この電子がアノード電極２４に引き付けられ、アノード電極２４を通過して蛍光体領域２２に衝突する。その結果、蛍光体領域２２が励起されて発光し、所望の画像を得ることができる。つまり、この表示装置の動作は、基本的に、ゲート電極１３に印加される電圧ＶG、及び、カソード電極１１に印加される電圧ＶCによって制御される。カソード電極１１はカソード電極駆動ドライバによって駆動され、ゲート電極１３はゲート電極駆動ドライバによって駆動される。カソード電極制御回路３１、ゲート電極制御回路３２、アノード電極制御回路３３や駆動ドライバは周知の回路から構成することができる。
That is, during the actual display operation of the display device, a relatively negative voltage (V C ) is applied to the
本発明の第１の態様あるいは第２の態様に係るスペーサの製造方法によって得られるスペーサ４０は、以上に説明した表示装置において、スペーサ保持部２５によって保持された状態で使用される。スペーサ基材５１の頂面５１Ｃに形成された端部電極層５４はアノード電極２４に接しており、スペーサ基材５１の底面５１Ｄに形成された端部電極層５４は収束電極１７に接している。
The
実施例１は、本発明の第１の態様に係るスペーサの製造方法に関する。以下、スペーサ基材等の模式的な端面図及び断面図である図１の（Ａ）〜（Ｄ）、図２の（Ａ）〜（Ｄ）、図３の（Ａ）〜（Ｂ）を参照して、実施例１のスペーサの製造方法を説明する。尚、図１の（Ａ）〜（Ｄ）、図２の（Ａ）、図３の（Ｂ）は、ＸＹ平面に沿った模式的な端面図あるいは断面図であり、図２の（Ｂ）〜（Ｄ）、図３の（Ａ）は、ＹＺ平面に沿った模式的な端面図あるいは断面図である。 Example 1 relates to a spacer manufacturing method according to the first aspect of the present invention. Hereafter, (A)-(D) of FIG. 1 which are typical end views and cross-sectional views of a spacer base material, (A)-(D) of FIG. 2, and (A)-(B) of FIG. A method for manufacturing the spacer of Example 1 will be described with reference to FIG. 1A to 1D, FIG. 2A, and FIG. 3B are schematic end views or cross-sectional views along the XY plane. FIG. (D) and (A) in FIG. 3 are schematic end views or cross-sectional views along the YZ plane.
［工程−１００］
先ず、スペーサ基材５１の第１面５１Ａに第１帯電防止膜５２を形成した後、第１帯電防止膜５２を介して、スペーサ基材５１を支持基板６１に固定する。具体的には、ガラス基板等から成る支持基板６１の表面に、熱硬化性樹脂から成る接着層６２を形成しておく。一方、スペーサ基材５１の第１面５１Ａ上に、スパッタリング法に基づき、厚さ４ｎｍの酸化クロム（ＣｒＯx）から成る第１帯電防止膜５２Ａを形成しておく（図１の（Ａ）参照）。そして、第１帯電防止膜５２Ａと接着層６２とを接触させ、加熱、加圧することによって、第１帯電防止膜５２を介して、スペーサ基材５１を支持基板６１に固定する（図１の（Ｂ）参照）。
[Step-100]
First, after forming the first
［工程−１１０］
次いで、ＹＺ平面と平行に、スペーサ基材５１及び第１帯電防止膜５２を切断して、スペーサ基材５１に端面５１Ｅ，５１Ｆを設ける（図１の（Ｃ）参照）。具体的には、ダイアモンドカッター等を用いて、ＹＺ平面と平行に、スペーサ基材５１及び第１帯電防止膜５２を（場合によっては、更に、接触層６２、及び、厚さ方向に支持基板６１の一部を）切断する。こうして、図１の（Ｃ）に示すように、切断溝７１が形成され、スペーサ基材５１に端面５１Ｅ，５１Ｆが設けられる。
[Step-110]
Next, the
［工程−１２０］
その後、スペーサ基材５１の第１面５１Ａと対向する第２面５１Ｂを含む全面に第２帯電防止膜５３を形成する（図１の（Ｄ）参照）。具体的には、スパッタリング法に基づき、厚さ４ｎｍの酸化クロム（ＣｒＯx）から成る第２帯電防止膜５２Ｂを、全面（具体的には、第２面５１Ｂ上及び切断溝７１の内部）に形成する。
[Step-120]
Thereafter, a second
［工程−１３０］
次いで、全面に保護膜６３を形成した後（図２の（Ａ）及び（Ｂ）参照）、ＸＹ平面と平行に、保護膜６３、第２帯電防止膜５３、スペーサ基材５１及び第１帯電防止膜５２を切断する（図２の（Ｃ）参照）。具体的には、感光性レジスト材料から成る保護膜６３をスピンコーティング法に基づき全面（具体的には、第２帯電防止膜５２Ｂ上及び切断溝７１の内部）に形成し、露光することで感光性レジスト材料から成る保護膜６３を硬化させた後、ＸＹ平面と平行に、ダイアモンドカッター等を用いて、保護膜６３、第２帯電防止膜５３、スペーサ基材５１及び第１帯電防止膜５２を（場合によっては、更に、接触層６２、及び、厚さ方向に支持基板６１の一部を）切断する。こうして、スペーサ基材５１に頂面５１Ｃ及び底面５１Ｄを設けることができ、また、図２の（Ｃ）に示すように、切断溝７２が形成される。尚、図２の（Ｂ）は、図２の（Ａ）の矢印Ｂ−Ｂに沿った模式的な端面図である。
[Step-130]
Next, after the
［工程−１４０］
その後、全面（具体的には、保護膜６３上、保護膜６３で覆われた切断溝７１の内部、及び、切断溝７２の内部）に、白金（Ｐｔ）から成る端部電極層５４を、スパッタリング法にて形成する（図２の（Ｄ）参照）。
[Step-140]
Thereafter, the
［工程−１５０］
次に、保護膜６３、及び、その上に形成された端部電極層５４を除去する。具体的には、保護膜６３を剥離させ得る適切な溶剤中に浸漬することで保護膜６３を第２帯電防止膜５３から剥離すればよい。次いで、第１帯電防止膜５２から支持基板６１を除去する。具体的には、接着層６２を溶解し得る適切な溶剤中に浸漬することで、第１帯電防止膜５２を支持基板６１から剥離すればよい。尚、支持基板６１の外周部に位置するスペーサ基材（あるいはスペーサ）は、支持基板６１の他の部分に位置するスペーサの構成、構造と相違しているので、廃棄する。
[Step-150]
Next, the
こうして、スペーサ基材５１の第１面５１Ａに第１帯電防止膜５２が形成され、スペーサ基材５１の第２面５１Ｂ及び２つの端面５１Ｅ，５１Ｆに第２帯電防止膜５３が形成され、スペーサ基材５１の頂面５１Ｃ及び底面５１Ｄに端部電極層５４が形成されたスペーサ４０を得ることができる（図３の（Ａ）及び（Ｂ）参照）。尚、図面においては、１枚のスペーサ基材５１から１０本のスペーサ４０を得る状態を示したが、１枚のスペーサ基材５１から得られるスペーサ４０の数はこれに限定するものではない。実施例２においても同様である。
Thus, the first
実施例１のスペーサの製造方法にあっては、［工程−１５０］まで、支持基板６１に固定された状態でスペーサ４０が形成され、１本、１本に分離した状態においてスペーサ４０を加工することはないので、作業が煩雑になることがないし、スペーサ４０の製造ミスが発生し難い。
In the spacer manufacturing method of the first embodiment, the
実施例２は、本発明の第２の態様に係るスペーサの製造方法に関する。以下、スペーサ基材等の模式的な端面図及び断面図である図４の（Ａ）〜（Ｃ）、図５の（Ａ）〜（Ｃ）、図６の（Ａ）〜（Ｂ）、図７の（Ａ）〜（Ｂ）を参照して、実施例２のスペーサの製造方法を説明する。尚、図４の（Ａ）〜（Ｃ）、図５の（Ａ）、図６の（Ａ）、図７の（Ａ）は、ＹＺ平面に沿った模式的な端面図あるいは断面図であり、図５の（Ｂ）〜（Ｃ）、図６の（Ｂ）、図７の（Ｂ）は、ＸＹ平面に沿った模式的な端面図あるいは断面図である。 Example 2 relates to a spacer manufacturing method according to the second aspect of the present invention. Hereinafter, (A) to (C) in FIG. 4, (A) to (C) in FIG. 5, (A) to (B) in FIG. With reference to FIGS. 7A to 7B, a manufacturing method of the spacer of Example 2 will be described. 4 (A) to (C), FIG. 5 (A), FIG. 6 (A), and FIG. 7 (A) are schematic end views or sectional views along the YZ plane. 5B to 5C, FIG. 6B, and FIG. 7B are schematic end views or cross-sectional views along the XY plane.
［工程−２００］
先ず、実施例１の［工程−１００］と同様にして、スペーサ基材５１の第１面５１Ａに第１帯電防止膜５２を形成しておく。また、実施例１の［工程−１００］と同様にして、支持基板６１の表面に接着層６２を形成しておく。そして、実施例１の［工程−１００］と同様にして、第１帯電防止膜５２Ａと接着層６２とを接触させ、加熱、加圧することによって、第１帯電防止膜５２を介して、スペーサ基材５１を支持基板６１に固定する。
[Step-200]
First, the first
［工程−２１０］
次いで、全面に保護膜８３を形成した後（図４の（Ａ）参照）、ＸＹ平面と平行に、保護膜８３及びスペーサ基材５１を切断し、以て、スペーサ基材５１に頂面５１Ｃ及び底面５１Ｄを設ける（図４の（Ｂ）参照）。具体的には、感光性レジスト材料から成る保護膜８３をスピンコーティング法に基づき全面（具体的には、第２面５１Ｂ上）に形成し、露光することで感光性レジスト材料から成る保護膜６３を硬化させた後、ＸＹ平面と平行に、ダイアモンドカッター等を用いて、保護膜８３及びスペーサ基材５１を（場合によっては、更に、接触層６２、及び、厚さ方向に支持基板６１の一部を）切断する。こうして、図４の（Ｂ）に示すように、切断溝７２が形成される。
[Step-210]
Next, after the
［工程−２２０］
その後、実施例１の［工程−１４０］と同様にして、全面（具体的には、保護膜８３上及び切断溝７２の内部）に端部電極層５４を形成した後（図４の（Ｃ）参照）、実施例１の［工程−１５０］と同様にして、保護膜８３及びその上の端部電極層５４を除去する（図５の（Ａ）及び（Ｂ）参照）。尚、図５の（Ｂ）は、図５の（Ａ）の矢印Ｂ−Ｂに沿った模式的な端面図である。
[Step-220]
Thereafter, in the same manner as in [Step-140] in Example 1, the
［工程−２３０］
次に、ＹＺ平面と平行に、スペーサ基材５１及び第１帯電防止膜５２を切断して、スペーサ基材５１に端面５１Ｅ，５１Ｆを設ける（図５の（Ｃ）参照）。具体的には、ダイアモンドカッター等を用いて、ＹＺ平面と平行に、スペーサ基材５１及び第１帯電防止膜５２を（場合によっては、更に、接触層６２、及び、厚さ方向に支持基板６１の一部を）切断する。こうして、図５の（Ｃ）に示すように、切断溝７１が形成される。
[Step-230]
Next, the
［工程−２４０］
その後、実施例１の［工程−１２０］と同様にして、スペーサ基材５１の第１面５１Ａと対向する第２面５１Ｂを含む全面（具体的には、第２面５１Ｂ上及び切断溝７１，７２の内部）に第２帯電防止膜５３を形成する（図６の（Ａ）及び（Ｂ）参照）。
[Step-240]
Thereafter, in the same manner as in [Step-120] in Example 1, the entire surface including the
［工程−２５０］
次いで、実施例１の［工程−１５０］と同様にして、第１帯電防止膜５２から支持基板６１を除去する。こうして、スペーサ基材５１の第１面５１Ａに第１帯電防止膜５２が形成され、スペーサ基材５１の第２面５１Ｂ、頂面５１Ｃ、底面５１Ｄ、２つの端面５１Ｅ，５１Ｆに第２帯電防止膜５３が形成され、スペーサ基材５１の頂面５１Ｃ及び底面５１Ｄに端部電極層５４が形成されたスペーサ４０を得ることができる（図７の（Ａ）及び（Ｂ）参照）。尚、支持基板６１の外周部に位置するスペーサ基材（あるいはスペーサ）は、支持基板６１の他の部分に位置するスペーサの構成、構造と相違しているので、廃棄する。
[Step-250]
Next, the
実施例２のスペーサの製造方法にあっても、［工程−２４０］まで、支持基板６１に固定された状態でスペーサ４０が形成され、１本、１本に分離した状態においてスペーサ４０を加工することはないので、作業が煩雑になることがないし、スペーサ４０の製造ミスが発生し難い。
Even in the spacer manufacturing method of the second embodiment, the
以上、本発明を、好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例にて説明した平面型表示装置、カソードパネルやアノードパネル、冷陰極電界電子放出表示装置や冷陰極電界電子放出素子の構成、構造は例示であり、適宜、変更することができる。表示装置においては、専らカラー表示を例にとり説明したが、単色表示とすることもできる。 As mentioned above, although this invention was demonstrated based on the preferable Example, this invention is not limited to these Examples. The configurations and structures of the flat display device, the cathode panel and the anode panel, the cold cathode field emission display device and the cold cathode field emission device described in the embodiments are examples, and can be changed as appropriate. The display device has been described by taking color display as an example, but it may also be a single color display.
電界放出素子においては、専ら１つの開口部に１つの電子放出部が対応する形態を説明したが、電界放出素子の構造に依っては、１つの開口部に複数の電子放出部が対応した形態、あるいは、複数の開口部に１つの電子放出部が対応する形態とすることもできる。あるいは又、ゲート電極に複数の第１開口部を設け、絶縁層に係る複数の第１開口部に連通した第２開口部を設け、１又は複数の電子放出部を設ける形態とすることもできる。 In the field emission device, a mode in which one electron emission portion corresponds to one opening has been described. However, depending on the structure of the field emission device, a mode in which a plurality of electron emission portions correspond to one opening. Alternatively, one electron emission portion may correspond to a plurality of openings. Alternatively, a plurality of first openings may be provided in the gate electrode, a second opening connected to the plurality of first openings related to the insulating layer may be provided, and one or a plurality of electron emission portions may be provided. .
表面伝導型電子放出素子と通称される電子放出素子から電子放出領域を構成することもできる。この表面伝導型電子放出素子は、例えばガラスから成る支持体上に酸化錫（ＳｎＯ2）、金（Ａｕ）、酸化インジウム（Ｉｎ2Ｏ3）／酸化錫（ＳｎＯ2）、カーボン、酸化パラジウム（ＰｄＯ）等の導電材料から成り、微小面積を有し、所定の間隔（ギャップ）を開けて配された一対の電極がマトリクス状に形成されて成る。それぞれの電極の上には炭素薄膜が形成されている。そして、一対の電極の内の一方の電極（例えば、第１電極）に行方向配線が接続され、一対の電極の内の他方の電極（例えば、第２電極）に列方向配線が接続された構成を有する。一対の電極（第１電極及び第２電極）に電圧を印加することによって、ギャップを挟んで向かい合った炭素薄膜に電界が加わり、炭素薄膜から電子が放出される。係る電子をアノードパネル上の蛍光体領域に衝突させることによって、蛍光体領域が励起されて発光し、所望の画像を得ることができる。あるいは又、金属／絶縁膜／金属型素子から電子放出領域を構成することもできる。 The electron emission region can also be constituted by an electron emission element commonly called a surface conduction electron emission element. This surface conduction electron-emitting device is formed on a support made of glass, for example, tin oxide (SnO 2 ), gold (Au), indium oxide (In 2 O 3 ) / tin oxide (SnO 2 ), carbon, palladium oxide ( A pair of electrodes made of a conductive material such as (PdO), having a very small area and arranged with a predetermined gap (gap) are formed in a matrix. A carbon thin film is formed on each electrode. The row direction wiring is connected to one electrode (for example, the first electrode) of the pair of electrodes, and the column direction wiring is connected to the other electrode (for example, the second electrode) of the pair of electrodes. It has a configuration. By applying a voltage to the pair of electrodes (first electrode and second electrode), an electric field is applied to the carbon thin films facing each other across the gap, and electrons are emitted from the carbon thin film. By causing the electrons to collide with the phosphor region on the anode panel, the phosphor region is excited to emit light, and a desired image can be obtained. Alternatively, the electron emission region can be formed from a metal / insulating film / metal type element.
１０・・・支持体、１１・・・カソード電極、１２・・・絶縁層、１３・・・ゲート電極、１４，１４Ａ，１４Ｂ・・・開口部、１５・・・電子放出部、１６・・・層間絶縁層、１７・・・収束電極、２０・・・基板、２１・・・隔壁、２２，２２Ｒ，２２Ｇ，２２Ｂ・・・蛍光体領域、２３・・・光吸収層（ブラックマトリックス）、２４・・・アノード電極、２５・・・スペーサ保持部、２６・・・接合部材、３１・・・カソード電極制御回路、３２・・・ゲート電極制御回路、３３・・・アノード電極制御回路、４０・・・スペーサ、５１・・・スペーサ基材、５１Ａ・・・スペーサ基材の第１面、５１Ｂ・・・スペーサ基材の第２面、５１Ｃ・・・スペーサ基材の頂面、５１Ｄ・・・スペーサ基材の底面、５１Ｅ，５１Ｆ・・・スペーサ基材の端面、５２，５３・・・帯電防止膜、５４・・・端部電極層、６１・・・支持基板、６２・・・接着層、６３，８３・・・保護膜、７１，７２・・・切断溝、ＣＰ・・・カソードパネル、ＡＰ・・・アノードパネル、ＥＡ・・・電子放出領域、ＥＦ・・・有効領域、ＮＦ・・・無効領域
DESCRIPTION OF
Claims (2)
（Ａ）板状のスペーサ基材の第１面に第１帯電防止膜を形成し、前記第１帯電防止膜を介して前記スペーサ基材を支持基板に固定し、
（Ｂ）前記スペーサ基材及び前記第１帯電防止膜を含む積層体に、第１の方向に沿って、所定の間隔をもつように、複数の切断溝を形成し、
（Ｃ）前記第１面と対向する第２面と、前記第１の方向に沿って形成された複数の切断面とを含む全面に第２帯電防止膜を形成し、
（Ｄ）前記第２帯電防止膜上に保護膜を形成した後、前記保護膜、前記第２帯電防止膜、前記スペーサ基材及び前記第１帯電防止膜を含む積層体に、前記第１の方向と直交する第２の方向に沿って、所定の間隔をもつように、複数の切断溝を形成し、
（Ｅ）前記保護膜と、前記第２の方向に沿って形成された複数の切断面とを含む全面に端部電極層を形成し、
（Ｆ）前記第２帯電防止膜の上にある、前記保護膜及び前記端部電極層を除去し、前記第１帯電防止膜と、前記支持基板とを分離し、
以て、前記スペーサ基材の前記第１面上に前記第１帯電防止膜を有し、前記スペーサ基材の前記第２面及び前記第１の方向に沿って形成された２つの切断面上に前記第２帯電防止膜を有し、前記第２の方向に沿って形成された２つの切断面上に前記端部電極層を有し、
前記スペーサ基材の前記第１面及び前記第２面が側面とされ、前記第２の方向に沿って形成された２つの切断面のそれぞれが頂面及び底面とされるスペーサを得る、
各工程から成るスペーサの製造方法。 The top surface and the bottom surface are parallel to the XY plane, and the side surface is parallel to the XZ plane.
(A) a first antistatic film is formed on the first surface of the plate-shaped scan pacer substrate, through said first antistatic layer fixing the scan pacer substrate to a supporting substrate,
(B) forming a plurality of cut grooves in the laminate including the spacer base material and the first antistatic film so as to have a predetermined interval along the first direction;
(C) forming a second antistatic film on the entire surface including the second surface facing the first surface and a plurality of cut surfaces formed along the first direction ;
(D) after forming a protective film on the second antistatic layer, the coercive Mamorumaku, the second antistatic layer, the laminate including the scan pacer substrate及beauty the first antistatic layer, wherein A plurality of cutting grooves are formed so as to have a predetermined interval along a second direction orthogonal to the first direction,
(E) wherein the protective film, the end electrode layer is formed on the entire surface including the second plurality of cutting surfaces formed along the direction of,
Above the (F) the second antistatic layer, said protective film and to remove the end portion electrode layer, separating said first antistatic layer, and the supporting lifting substrate,
Than Te, the scan pacer having said first antistatic layer on the first surface of the substrate, wherein the scan pacer group the second surface and the first direction two cutting formed along the member having said second antistatic layer on the surface, it has the end portion electrode layer on the second of the two, which are formed along the direction cutting surface,
Obtaining a spacer in which the first surface and the second surface of the spacer base material are side surfaces, and each of two cut surfaces formed along the second direction is a top surface and a bottom surface ;
Method for producing a formed away pacer from each step.
（Ａ）板状のスペーサ基材の第１面に第１帯電防止膜を形成し、前記第１帯電防止膜を介して前記スペーサ基材を支持基板に固定し、
（Ｂ）前記第１面と対向する第２面を含む全面に保護膜を形成した後、前記保護膜、前記スペーサ基材及び前記第１帯電防止膜を含む積層体に、第１の方向に沿って、所定の間隔をもつように、複数の切断溝を形成し、
（Ｃ）前記保護膜と、前記第１の方向に沿って形成された切断面とを含む全面に端部電極層を形成した後、前記保護膜及び前記端部電極層からなる積層体を除去し、
（Ｄ）前記スペーサ基材、前記第１帯電防止膜及び前記支持基板を含み、前記第１の方向に沿って形成された複数の切断面に前記端部電極層を有する積層体に、前記第１の方向と直交する第２の方向に沿って、所定の間隔をもつように、複数の切断溝を形成し、
（Ｅ）前記第２面と、前記第１の方向に沿って形成された複数の切断面上にある前記端部電極層と、前記第２の方向に沿って形成された複数の切断面とを含む全面に第２帯電防止膜を形成し、
（Ｆ）前記第１帯電防止膜と、前記支持基板とを分離し、
以て、前記スペーサ基材の前記第１面上に前記第１帯電防止膜を有し、前記第２面上に前記第２帯電防止膜を有し、前記第１の方向に沿って形成された２つの切断面上に前記端部電極層及び該端部電極層に積層された前記第２帯電防止膜を有し、前記第２の方向に沿って形成された２つの切断面上に前記第２帯電防止膜を有し、
前記スペーサ基材の前記第１面及び前記第２面が側面とされ、前記第１の方向に沿って形成された２つの切断面のそれぞれが頂面及び底面とされるスペーサを得る、
各工程から成るスペーサの製造方法。 The top surface and the bottom surface are parallel to the XY plane, and the side surface is parallel to the XZ plane.
(A) a first antistatic film is formed on the first surface of the plate-shaped scan pacer substrate, through said first antistatic layer fixing the scan pacer substrate to a supporting substrate,
(B) after forming a protective film on the entire surface including the second surface facing the first surface, the protective layer, the laminate including the spacer base material and the first antistatic layer, a first direction A plurality of cutting grooves are formed so as to have a predetermined interval along
(C) and the protective layer, after forming the end electrode layer on all surfaces including the said cut surface formed along a first direction, the stack of the protective film and the end electrode layer Remove,
(D) a laminate including the spacer base material, the first antistatic film, and the support substrate, and having the end electrode layer on a plurality of cut surfaces formed along the first direction; Forming a plurality of cutting grooves so as to have a predetermined interval along a second direction orthogonal to the direction of 1;
(E) the second surface, the end electrode layer on the plurality of cut surfaces formed along the first direction, and the plurality of cut surfaces formed along the second direction; the second antistatic film is formed on the entire surface including the,
(F) separating the first antistatic film and the support substrate ;
Than Te has a first antistatic layer on the first side of the scan pacer substrate has a second antistatic layer on the second surface, formed along the first direction On the two cut surfaces formed along the second direction, the end electrode layer and the second antistatic film laminated on the end electrode layer are provided on the two cut surfaces. Having the second antistatic film,
Obtaining a spacer in which the first surface and the second surface of the spacer substrate are side surfaces, and two cut surfaces formed along the first direction are a top surface and a bottom surface, respectively .
Method for producing a formed away pacer from each step.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008007652A JP5047817B2 (en) | 2008-01-17 | 2008-01-17 | Manufacturing method of spacer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008007652A JP5047817B2 (en) | 2008-01-17 | 2008-01-17 | Manufacturing method of spacer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009170281A JP2009170281A (en) | 2009-07-30 |
| JP5047817B2 true JP5047817B2 (en) | 2012-10-10 |
Family
ID=40971226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008007652A Active JP5047817B2 (en) | 2008-01-17 | 2008-01-17 | Manufacturing method of spacer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5047817B2 (en) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3075559B2 (en) * | 1998-05-01 | 2000-08-14 | キヤノン株式会社 | Image forming apparatus manufacturing method and image forming apparatus |
| JP4343717B2 (en) * | 2003-01-22 | 2009-10-14 | キヤノン株式会社 | Method for manufacturing support structure of airtight container and method for manufacturing image display device |
| JP4525595B2 (en) * | 2003-12-03 | 2010-08-18 | コニカミノルタホールディングス株式会社 | Manufacturing method of electron emission source |
| JP2006156305A (en) * | 2004-12-01 | 2006-06-15 | Sony Corp | Patterning method and manufacturing method of field emission element |
| JP4802583B2 (en) * | 2005-07-21 | 2011-10-26 | ソニー株式会社 | Manufacturing method of spacer |
-
2008
- 2008-01-17 JP JP2008007652A patent/JP5047817B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009170281A (en) | 2009-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007311093A (en) | Flat display device and spacer | |
| JP5373289B2 (en) | Processing method of flat display device | |
| JP5066859B2 (en) | Flat panel display | |
| JP5150156B2 (en) | Driving method of flat display device | |
| JP4844042B2 (en) | Flat panel display | |
| JP2008041422A (en) | Flat type display apparatus and spacer | |
| JP5047817B2 (en) | Manufacturing method of spacer | |
| JP5514421B2 (en) | Flat display device and spacer | |
| JP4997202B2 (en) | Flat display device and spacer | |
| JP5345326B2 (en) | Flat panel display | |
| JP5355900B2 (en) | Flat panel display | |
| JP5373344B2 (en) | Flat display device and spacer | |
| JP5097572B2 (en) | Spacer mounting method and flat panel display manufacturing method | |
| JP5150314B2 (en) | Method for manufacturing anode panel and method for forming phosphor region | |
| JP4986896B2 (en) | Method for manufacturing anode panel | |
| JP2007149410A (en) | Flat display device | |
| JP5367343B2 (en) | Cold cathode field emission display | |
| JP5002950B2 (en) | Flat display device, spacer, and manufacturing method thereof | |
| JP4857645B2 (en) | Flat panel display | |
| JP4466496B2 (en) | Spacer and flat display device | |
| JP4736537B2 (en) | Flat panel display | |
| JP2009170280A (en) | Cold cathode field electron emission element manufacturing method and cold cathode field electron emission display device manufacturing method | |
| JP2007193191A (en) | Flat display device and method of driving the same | |
| JP2007109543A (en) | Method for producing flat display device | |
| JP2009224241A (en) | Method of manufacturing anode panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100922 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20101007 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100922 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20101007 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101101 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20101101 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101220 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120312 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120607 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120626 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120718 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150727 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5047817 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |