JP5044299B2 - 半導体チップ積層体の製造方法、接着テープ及びダイシングダイボンディングテープ - Google Patents
半導体チップ積層体の製造方法、接着テープ及びダイシングダイボンディングテープ Download PDFInfo
- Publication number
- JP5044299B2 JP5044299B2 JP2007161392A JP2007161392A JP5044299B2 JP 5044299 B2 JP5044299 B2 JP 5044299B2 JP 2007161392 A JP2007161392 A JP 2007161392A JP 2007161392 A JP2007161392 A JP 2007161392A JP 5044299 B2 JP5044299 B2 JP 5044299B2
- Authority
- JP
- Japan
- Prior art keywords
- adhesive tape
- semiconductor chip
- tape
- adhesive
- dicing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Adhesive Tapes (AREA)
- Die Bonding (AREA)
Description
下記表1に示す各成分を配合し、ホモディスパーにて攪拌を行い、アプリケーターを用いて、離型処理を行ったPETフィルム上に、60μmの厚みになるように塗工した。しかる後、110℃のオーブン中で3分間加熱乾燥を行い、接着テープA及び接着テープB(厚み60μm)を得た。
基板上に第1の半導体チップ(8cm×8cm)を、LE5000(リンテック社製)を介在させて接着し、第1の半導体チップが上面に積層された基板を得た。この第1の半導体チップの上面に設けられたボンディングパット上に、UTC−2000(新川社製)を用いて、金ワイヤー(25μm、田中貴金属社製)の一端を接続した。接続された金ワイヤーの第1の半導体チップ上面からの高さは50μmであった。
接着テープの種類、及び/又は接着テープA3が下面に貼付されている第2の半導体チップをボンディングワイヤーの一部が接着テープA3内に埋め込まれるように積層する際の接着テープの加熱温度を、下記表2に示すようにしたこと以外は実施例1と同様にして、半導体チップ積層体を得た。
(1)溶融粘度及び位相差の測定
硬化前の接着テープA0,接着テープA10,接着テープA23,接着テープA40及び接着テープB0を、それぞれ複数枚熱ラミネーターで積層し、約600μmの厚みの各積層体を得た。
接着テープA0,接着テープA10,接着テープA23,接着テープA40及び接着テープB0をアルミパンの中に10mgはかりとり、これを密封した後、DSC6200(セイコーインスツルメンツ社製)にて、昇温速度3℃/分で、未硬化状態でのDSC測定を行った。−40〜100℃の温度領域において、変曲点の数を読み取り、単一の発熱ピークが観察されるか否かを評価した。
各半導体チップ積層体を樹脂に埋め、ワイヤー部分の断面研磨を行った評価サンプルを作製し、接着テープ内のワイヤーの間、及びワイヤーの下側における空隙の有無を評価した。全く空隙がない場合を「○」、一部空隙がある場合を「△」、全てのワイヤーの周囲に空隙がある場合を「×」とし、結果を下記表2に示す。
1a…上面
2…第2の半導体チップ
2A…第2の半導体チップ
2a…下面
2b…上面
3…接着テープ
3a…上面
3A…硬化された接着テープ
3B…接着テープ
4…基板
4a…上面
5…接着剤層
6a,6b…電気接続端子
7a,7b…ボンディングワイヤー
8a,8b…電気接続端子
11…半導体装置
12…半導体チップ積層体
21…ダイシングダイボンディングテープ
22…離型フィルム
23…非粘着基材テープ
23a…一方面
23b…他方面
24…ダイシングテープ
24a…基材
24b…粘着剤
24c…延長部
31…半導体装置
32…半導体チップ
32a…下面
33a,33b…電気接続端子
34a,34b…ボンディングワイヤー
35a,35b…電気接続端子
51…ステージ
52…半導体ウェーハ
53…ダイシングリング
54…ステージ
Claims (12)
- 第1,第2の半導体チップが接着テープを介して接着され、ボンディングワイヤーの一部が接着テープ内に埋め込まれている半導体チップ積層体の製造方法であって、
ボンディングワイヤーが上面に接続されている第1の半導体チップと、第2の半導体チップと、接着テープとを用意する工程と、
前記接着テープの溶融粘度が300〜3000Pa・s、かつ位相差が45°以上となる温度に前記接着テープを加熱し、前記第1の半導体チップの上面に、前記接着テープを前記ボンディングワイヤーの一部が前記接着テープ内に埋め込まれるように積層する工程と、
前記接着テープの上面に、第2の半導体チップを積層する工程とを備えることを特徴とする、半導体チップ積層体の製造方法。 - 前記第1の半導体チップと、前記第2の半導体チップとが略同一の形状を有する、請求項1に記載の半導体チップ積層体の製造方法。
- 第1,第2の半導体チップが接着テープを介して接着され、ボンディングワイヤーの一部が接着テープ内に埋め込まれている半導体チップ積層体の製造方法であって、
ボンディングワイヤーが上面に接続されている第1の半導体チップを用意する工程と、接着テープが下面に貼付されている第2の半導体チップとを用意する工程と、
前記接着テープの溶融粘度が300〜3000Pa・s、かつ位相差が45°以上となる温度に前記接着テープを加熱し、前記第1の半導体チップの上面に、前記第2の半導体チップを前記接着テープ側から、前記ボンディングワイヤーの一部が前記接着テープ内に埋め込まれるように積層する工程とを備えることを特徴とする、半導体チップ積層体の製造方法。 - 前記接着テープが下面に貼付されている第2の半導体チップを用意する工程が、
前記接着テープと、前記接着テープの片面に直接または間接に積層されたダイシングテープとを有するダイシングダイボンディングテープを用意する工程と、
前記ダイシングダイボンディングテープの前記接着テープに、半導体ウェーハを貼付する工程と、
ダイシングダイボンディングテープが貼付された半導体ウェーハを前記接着テープごとダイシングし、個々の第2の半導体チップに分割する工程と、
ダイシング後に、前記接着テープが下面に貼付された状態で前記第2の半導体チップを取り出す工程とを備えることを特徴とする、請求項3に記載の半導体チップの製造方法。 - 前記第1の半導体チップと、前記第2の半導体チップとが略同一の形状を有する、請求項3または4に記載の半導体チップ積層体の製造方法。
- 請求項1〜5のいずれか1項に記載の半導体チップ積層体の製造方法に用いられる接着テープであって、
前記ボンディングワイヤーの一部が前記接着テープ内に埋め込まれる際の温度における溶融粘度が300〜3000Pa・sであり、かつ位相差が45°以上であることを特徴とする、接着テープ。 - エポキシ樹脂と、高分子ポリマーと、硬化剤とを含有し、前記エポキシ樹脂と前記高分子ポリマーとが未硬化状態で完全相溶しており、未硬化状態でのDSC測定において、−40〜100℃の温度領域に単一の発熱ピークが観察されることを特徴とする、請求項6に記載の接着テープ。
- 前記高分子ポリマーが、エポキシ基と反応可能な官能基を有する、請求項6または7に記載の接着テープ。
- 請求項3〜5のいずれか1項に記載の半導体チップ積層体の製造方法に用いられるダイシングダイボンディングテープであって、
接着テープと、前記接着テープの片面に直接または間接に積層されたダイシングテープとを有し、
前記接着テープは、前記ボンディングワイヤーの一部が前記接着テープ内に埋め込まれる際の温度における溶融粘度が300〜3000Pa・sであり、かつ位相差が45°以上であることを特徴とする、ダイシングダイボンディングテープ。 - 前記接着テープの片面に積層された非粘着基材テープをさらに有し、前記非粘着基材テープの前記接着テープが積層されている面とは反対側の面に前記ダイシングテープが積層されている、請求項9に記載のダイシングダイボンディングテープ。
- 前記接着テープが、エポキシ樹脂と、高分子ポリマーと、硬化剤とを含有し、前記エポキシ樹脂と前記高分子ポリマーとが未硬化状態で完全相溶しており、未硬化状態でのDSC測定において、−40〜100℃の温度領域に単一の発熱ピークが観察されることを特徴とする、請求項9または10に記載のダイシングダイボンディングテープ。
- 前記高分子ポリマーが、エポキシ基と反応可能な官能基を有する、請求項11に記載のダイシングダイボンディングテープ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007161392A JP5044299B2 (ja) | 2007-06-19 | 2007-06-19 | 半導体チップ積層体の製造方法、接着テープ及びダイシングダイボンディングテープ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007161392A JP5044299B2 (ja) | 2007-06-19 | 2007-06-19 | 半導体チップ積層体の製造方法、接着テープ及びダイシングダイボンディングテープ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009004433A JP2009004433A (ja) | 2009-01-08 |
JP5044299B2 true JP5044299B2 (ja) | 2012-10-10 |
Family
ID=40320529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007161392A Active JP5044299B2 (ja) | 2007-06-19 | 2007-06-19 | 半導体チップ積層体の製造方法、接着テープ及びダイシングダイボンディングテープ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5044299B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5115096B2 (ja) * | 2007-08-22 | 2013-01-09 | 住友ベークライト株式会社 | 接着フィルム |
JP5612998B2 (ja) * | 2010-10-06 | 2014-10-22 | 積水化学工業株式会社 | ダイシング−ダイボンディングテープ |
KR101309811B1 (ko) | 2010-10-08 | 2013-10-14 | 제일모직주식회사 | 반도체 패키지용 접착 필름 |
JP5613002B2 (ja) * | 2010-10-14 | 2014-10-22 | 積水化学工業株式会社 | ダイシング−ダイボンディングテープ |
JP5972539B2 (ja) * | 2011-08-10 | 2016-08-17 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置 |
JP5425975B2 (ja) | 2012-06-28 | 2014-02-26 | 日東電工株式会社 | 接着フィルム、半導体装置の製造方法及び半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3637545B2 (ja) * | 1995-06-06 | 2005-04-13 | 大日本インキ化学工業株式会社 | カプセル型トナーの製法 |
JP2004043763A (ja) * | 2001-08-27 | 2004-02-12 | Hitachi Chem Co Ltd | 接着シート並びに半導体装置及びその製造方法 |
US6869650B2 (en) * | 2002-06-11 | 2005-03-22 | Hewlett-Packard Development Company, L.P. | Images printed on porous media and coated with a thermal transfer overcoat |
JP4594777B2 (ja) * | 2005-03-28 | 2010-12-08 | 株式会社東芝 | 積層型電子部品の製造方法 |
-
2007
- 2007-06-19 JP JP2007161392A patent/JP5044299B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009004433A (ja) | 2009-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6135202B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
KR101045262B1 (ko) | 스텔스 다이싱용 반도체용 접착 조성물 및 이를 이용한 접착 필름 | |
JP5736899B2 (ja) | フィルム状接着剤、接着シート及び半導体装置 | |
KR101856914B1 (ko) | 필름상 접착제, 필름상 접착제를 사용한 반도체 패키지 및 그 제조 방법 | |
JP6133542B2 (ja) | フィルム状接着剤、接着シート及び半導体装置 | |
JP5428423B2 (ja) | 半導体装置及びフィルム状接着剤 | |
WO2005117093A1 (ja) | 半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法 | |
KR100831153B1 (ko) | 반도체 조립용 접착 필름 조성물, 이에 의한 접착 필름 및이를 포함하는 다이싱 다이본드 필름 | |
JP5924145B2 (ja) | フィルム状接着剤、接着シート、及び半導体装置の製造方法 | |
KR20080093078A (ko) | 접착시트 및 그 제조방법, 및, 반도체장치의 제조방법 및 반도체장치 | |
JP4950777B2 (ja) | 接着シート、ダイシングダイボンディングテープ及び半導体装置の製造方法 | |
JP5044299B2 (ja) | 半導体チップ積層体の製造方法、接着テープ及びダイシングダイボンディングテープ | |
JP4339927B2 (ja) | 半導体チップの積層方法 | |
JP2013060524A (ja) | フィルム状接着剤、接着シート、半導体装置及びその製造方法 | |
JP2008303386A (ja) | 接着シート及びその製造方法並びに接着シートを用いた半導体装置の製造方法及び半導体装置 | |
JP6191799B1 (ja) | 半導体装置、半導体装置の製造方法及びフィルム状接着剤 | |
JP2008133330A (ja) | 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法 | |
TW201739874A (zh) | 非導電性粘結膜用組合物及包含其的非導電性粘結膜 | |
JP2005307037A (ja) | フィルム状エポキシ樹脂組成物 | |
JP2018014501A (ja) | フィルム状接着剤及びダイシングダイボンディング一体型接着シート | |
TWI774916B (zh) | 半導體裝置的製造方法、膜狀接著劑及接著片 | |
JP5303326B2 (ja) | 接着フィルム、ダイシング−ダイボンディングテープ及び半導体装置の製造方法 | |
JP6443521B2 (ja) | フィルム状接着剤及びダイシングダイボンディング一体型接着シート | |
JP6191800B1 (ja) | フィルム状接着剤及びダイシングダイボンディング一体型接着シート | |
JP2018016673A (ja) | 接着シート、及び半導体装置の製造方法。 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100316 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111021 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120524 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120619 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120713 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5044299 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150720 Year of fee payment: 3 |