JP5043498B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP5043498B2
JP5043498B2 JP2007118003A JP2007118003A JP5043498B2 JP 5043498 B2 JP5043498 B2 JP 5043498B2 JP 2007118003 A JP2007118003 A JP 2007118003A JP 2007118003 A JP2007118003 A JP 2007118003A JP 5043498 B2 JP5043498 B2 JP 5043498B2
Authority
JP
Japan
Prior art keywords
organic chemical
fluoride
layer
hole
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007118003A
Other languages
Japanese (ja)
Other versions
JP2008010833A (en
Inventor
浩斉 牛島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2007118003A priority Critical patent/JP5043498B2/en
Publication of JP2008010833A publication Critical patent/JP2008010833A/en
Application granted granted Critical
Publication of JP5043498B2 publication Critical patent/JP5043498B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置の製造方法に関し、特に半導体素子が形成された基板の上部に素子間をつなぐ配線層を形成するに際して、ＴｉまたはＴａを含有する高融点金属層が金属配線上に設けられた配線構造を有する半導体装置の製造方法に関する。   The present invention relates to a method of manufacturing a semiconductor device, and in particular, when forming a wiring layer that connects elements on a substrate on which a semiconductor element is formed, a refractory metal layer containing Ti or Ta is provided on the metal wiring. The present invention relates to a method for manufacturing a semiconductor device having a wiring structure.

近年、半導体装置の高集積化、高速化に伴って、配線抵抗、配線間容量の低減が求められている。また、多層配線構造の半導体装置においては、アルミニウムや銅などが配線材料として用いられており、この際、絶縁膜中へこれら金属が拡散するのを防止するためにバリアメタル層が設けられている。   In recent years, with the higher integration and higher speed of semiconductor devices, reduction of wiring resistance and inter-wiring capacitance has been demanded. In a semiconductor device having a multilayer wiring structure, aluminum, copper, or the like is used as a wiring material, and at this time, a barrier metal layer is provided to prevent these metals from diffusing into the insulating film. .

特許文献１には、アッシング工程におけるレジストからのフッ素またはフルオロカーボンの活性種の放出を抑制するように、プラズマエッチング工程とアッシング工程との間に有機薬液処理を行うことにより、フッ化炭素を溶解除去する技術が開示されている。   Patent Document 1 discloses that the fluorocarbon is dissolved and removed by performing an organic chemical treatment between the plasma etching process and the ashing process so as to suppress the release of fluorine or fluorocarbon active species from the resist in the ashing process. Techniques to do this are disclosed.

特許文献２は、少なくともシリコンまたは銅を含有するアルミニウム薄膜のパターニングに使用する第１のフォトレジストを除去し、このアルミニウム薄膜上に再度第２のフォトレジストを塗布するレジスト再生工程を含む、半導体集積回路装置の製造方法が開示されている。
特開２００４−２３５３４４号公報 特開平１０−１５４６９４号公報 Patent Document 2 discloses a semiconductor integrated circuit including a resist regeneration process in which a first photoresist used for patterning an aluminum thin film containing at least silicon or copper is removed, and a second photoresist is applied again on the aluminum thin film. A method for manufacturing a circuit device is disclosed.
JP 2004-235344 A JP-A-10-154694

ところで、実際の製造工程においては、仕掛品が多い場合、工程間の待機時間が長くなることがある。特許文献１の製造方法においても、プラズマエッチング工程後の有機薬液処理が終了してから次のアッシング工程までの間、ウェハが長時間放置されるロットがある。この場合、ビア底の金属窒化膜の露出部分が大気中の水分に長時間曝されることにより酸化されてしまう。   By the way, in an actual manufacturing process, when there are many work-in-progress products, the waiting time between processes may become long. Also in the manufacturing method of Patent Document 1, there is a lot in which a wafer is left for a long time from the end of the organic chemical treatment after the plasma etching step to the next ashing step. In this case, the exposed portion of the metal nitride film at the bottom of the via is oxidized by being exposed to moisture in the atmosphere for a long time.

ビア底の金属窒化膜の露出部が酸化されると、このビア孔に、例えばタングステンを埋めてビアを形成したときに、このビアにおける通電時の抵抗（ビア抵抗）が上昇してしまい、得られる半導体装置の信頼性が低下することがある。   If the exposed portion of the metal nitride film at the bottom of the via is oxidized, for example, when a via is formed by filling this via hole with tungsten, the resistance when the via is energized (via resistance) increases, The reliability of the obtained semiconductor device may be reduced.

従来は、ビア底の金属窒化膜の露出部分における酸化を防ぐために、有機薬液処理からアッシング工程までの時間的制約、工程間処理制御等が必要であり、このため生産性の低下につながっていた。   Conventionally, in order to prevent oxidation at the exposed portion of the metal nitride film at the bottom of the via, time constraints from the organic chemical treatment to the ashing process, control between processes, etc. were required, which led to a decrease in productivity. .

一方、ビア底の金属窒化膜表面の酸化膜を還元処理により復元することも考えられる。しかし、ビア底の金属窒化膜表面の酸化膜は、いわゆる錆びた状態であり、その表面の凸凹度合いは、（１）製造ラインの大気中の水分、（２）配線に蓄積されたチャージ量、（３）露出部分のＴｉＦ、ＴｉＯＦの量などに左右され、この凸凹の形態は様々であり、この凸凹の程度が大きい場合には完全な空洞を形成する場合がある。一度酸化されたＴｉを、形状を含め元通りの形態に復元するのは困難である。すなわち、半導体装置の信頼性を上げるためには、ビア底部の酸化が起こらないようにすることが必要である。   On the other hand, it is also conceivable to restore the oxide film on the metal nitride film surface at the bottom of the via by reduction treatment. However, the oxide film on the surface of the metal nitride film at the bottom of the via is in a so-called rusted state, and the degree of unevenness on the surface is (1) moisture in the atmosphere of the production line, (3) Depending on the amount of TiF and TiOF in the exposed portion, the shape of the unevenness varies, and when the unevenness is large, a complete cavity may be formed. It is difficult to restore Ti once oxidized to its original form including shape. That is, in order to increase the reliability of the semiconductor device, it is necessary to prevent oxidation at the bottom of the via.

本発明は上記の課題を鑑みなされたものであり、ビア孔形成のためのエッチングの後の有機薬液処理が終了してからアッシング工程までの間における、時間的制約、工程間処理制御を不要にし、かつビア底の金属窒化膜の酸化を防止する手段を提供するものである。   The present invention has been made in view of the above-described problems, and eliminates time constraints and inter-process control during the period from the completion of the organic chemical treatment after etching for forming via holes to the ashing process. And a means for preventing oxidation of the metal nitride film at the bottom of the via.

即ち、本発明は、基板の上部に金属配線を形成する工程と、
前記金属配線の表面にＴｉまたはＴａを含有する高融点金属層を形成する工程と、
前記高融点金属層を覆うように層間絶縁層を形成する工程と、
前記層間絶縁層を有機フッ化物を含むエッチングガスで選択的にエッチングして、前記高融点金属層が露出する孔を形成する工程と、
前記孔の内部を有機薬液で処理して、前記エッチング工程で生じた、前記孔の内部に存在するＴｉまたはＴａのフッ素化物およびフッ化炭素のうち、前記ＴｉまたはＴａのフッ素化物を除去するとともに、前記フッ化炭素を前記高融点金属層の表面に残す工程と、
前記孔の内部をプラズマ処理して、前記フッ化炭素を除去する工程とを含み、
前記有機薬液が、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）または酢酸ブチルである半導体装置の製造方法、に関する。

That is, the present invention includes a step of forming a metal wiring on the substrate,
Forming a refractory metal layer containing Ti or Ta on the surface of the metal wiring;
Forming an interlayer insulating layer so as to cover the refractory metal layer;
Selectively etching the interlayer insulating layer with an etching gas containing organic fluoride to form a hole exposing the refractory metal layer;
The inside of the hole is treated with an organic chemical solution, and the Ti or Ta fluoride and the fluoride of Ti or Ta existing in the hole, which are generated in the etching step, are removed. Leaving the fluorocarbon on the surface of the refractory metal layer;
Interior and plasma treatment of the hole, viewed including the step of removing the fluorocarbon,
The present invention relates to a method for manufacturing a semiconductor device, wherein the organic chemical liquid is propylene glycol monomethyl ether acetate (PGMEA) or butyl acetate .

本発明は、孔の内部を有機薬液で処理して、エッチング工程で生じた、孔の内部に存在するチタン（Ｔｉ）またはタンタル（Ｔａ）のフッ素化物およびフッ化炭素のうち、ＴｉまたはＴａのフッ素化物を除去するとともに、フッ化炭素を残す工程を含む。これによりＴｉまたはＴａのフッ素化物が除かれ、金属配線の清浄度が高まる。また、疎水性のフッ化炭素が残されることにより、水分の吸着が抑制されて、金属配線の酸化が抑制される。その後、フッ化炭素が除かれて、清浄な金属配線を得ることができ、ビア抵抗の増加が抑制される。   In the present invention, the inside of a hole is treated with an organic chemical solution, and a titanium (Ti) or tantalum (Ta) fluoride and fluorocarbon existing in the inside of the hole, which is generated in an etching process, is made of Ti or Ta. A step of removing the fluoride and leaving the fluorocarbon is included. Thereby, the fluoride of Ti or Ta is removed, and the cleanliness of the metal wiring is increased. In addition, by leaving the hydrophobic fluorocarbon, moisture adsorption is suppressed and oxidation of the metal wiring is suppressed. Thereafter, the fluorocarbon is removed to obtain a clean metal wiring, and an increase in via resistance is suppressed.

本発明によれば、金属配線の酸化を防ぎつつ、金属配線の清浄度を高め、金属配線と接続プラグとの間のビア抵抗の増加を抑制することができる。   ADVANTAGE OF THE INVENTION According to this invention, while preventing the oxidation of metal wiring, the purity of metal wiring can be improved and the increase in via resistance between metal wiring and a connection plug can be suppressed.

以上説明したように、本発明の半導体装置の製造方法は、本発明の有機薬液で処理して、ＴｉまたはＴａのフッ素化物を除去すると共に、フッ化炭素を残すことにより、大気中に長時間放置された場合であってもＴｉｘＯｙまたはＴａｘＯｙの成長が抑制され、それによりビア抵抗の増大を抑え、半導体装置の品質低下を防止する効果がある。 As described above, the semiconductor device manufacturing method of the present invention is treated with the organic chemical solution of the present invention to remove the fluoride of Ti or Ta and leave the fluorocarbon for a long time in the atmosphere. Even if left untreated, the growth of Ti x O y or Ta x O y is suppressed, thereby suppressing the increase in via resistance and preventing the deterioration of the quality of the semiconductor device.

以下、本発明にかかる半導体装置の製造方法の実施形態について、図面を参照しながら詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。   Embodiments of a method for manufacturing a semiconductor device according to the present invention will be described below in detail with reference to the drawings. In the description of the drawings, the same reference numerals are assigned to the same elements, and duplicate descriptions are omitted.

図５は、本実施形態にかかる半導体装置の概略図である。
図５においてシリコン基板１３正面にトランジスタ１４が形成されている。トランジスタ１４を構成する不純物拡散層１６の上部に接してコンタクトプラグ１５が設けられ、さらにコンタクトプラグ１５の上面にＡｌ配線１７が形成されている。Ａｌ配線１９はビアプラグ１８を介してＡｌ配線１７に接続されている。
本実施形態に係る半導体装置の製造方法は、以下の工程を含む：
（ｉ）基板の上部に金属配線を形成する工程、
（ｉｉ）前記金属配線の表面にＴｉまたはＴａを含有する高融点金属層を形成する工程、
（ｉｉｉ）前記高融点金属層を覆うように層間絶縁層を形成する工程、
（ｉｖ）前記層間絶縁層を有機フッ化物で選択的にエッチングして、前記高融点金属層が露出する孔を形成する工程、
（ｖ）前記孔の内部を有機薬液で処理して、前記エッチング工程で生じた、前記孔の内部に存在するＴｉまたはＴａのフッ素化物およびフッ化炭素のうち、前記ＴｉまたはＴａのフッ素化物を除去するとともに、前記フッ化炭素を残す工程、
（ｖｉ）前記孔の内部をプラズマ処理して、前記フッ化炭素を除去する工程。
本実施形態に係る半導体装置の製造方法は、
（ｖｉｉ）前記孔に導電膜を形成し、前記金属配線と接続する接続プラグを形成する工程をさらに含む。以下に、各工程について説明する。 FIG. 5 is a schematic diagram of the semiconductor device according to the present embodiment.
In FIG. 5, a transistor 14 is formed on the front surface of the silicon substrate 13. A contact plug 15 is provided in contact with the upper portion of the impurity diffusion layer 16 constituting the transistor 14, and an Al wiring 17 is formed on the upper surface of the contact plug 15. The Al wiring 19 is connected to the Al wiring 17 through the via plug 18.
The method for manufacturing a semiconductor device according to this embodiment includes the following steps:
(I) forming a metal wiring on the substrate;
(Ii) forming a refractory metal layer containing Ti or Ta on the surface of the metal wiring;
(Iii) forming an interlayer insulating layer so as to cover the refractory metal layer;
(Iv) selectively etching the interlayer insulating layer with an organic fluoride to form a hole in which the refractory metal layer is exposed;
(V) The inside of the hole is treated with an organic chemical solution, and the Ti or Ta fluoride and the fluoride of Ti or Ta existing in the inside of the hole and the fluorocarbon generated in the etching step are removed. Removing and leaving the fluorocarbon;
(Vi) A step of plasma-treating the inside of the hole to remove the fluorocarbon.
The manufacturing method of the semiconductor device according to this embodiment is as follows:
(Vii) The method further includes forming a conductive film in the hole and forming a connection plug connected to the metal wiring. Below, each process is demonstrated.

図１（ａ）に示したように、基板１の上部に層間絶縁層２を形成し、層間絶縁層２の上部には、ＴｉＮ層を介して、アルミニウム（Ａｌ）が主成分である金属配線３を形成し（工程（ｉ））、その表面にＴｉＮ層４を積層する（ＴｉＮ層形成工程、工程（ｉｉ））。なお、この基板１には、素子（不図示）が予め形成されている。続いて、ＴｉＮ層４を覆うように層間絶縁層５を積層する（絶縁層形成工程、工程（ｉｉｉ））。さらに、層間絶縁層５の表面にレジスト６を形成する（レジスト層形成工程）。ここで、金属配線３には、図示しないが、配線材料が層間絶縁層２に拡散するのを抑えるためのバリアメタル層が含まれる。金属配線に用いる金属としては、アルミニウムの他、銅などの貴金属を用いることができる。バリアメタル層の材料としては、ＴｉＮ（上）／Ｔｉ（下）を使用できる。   As shown in FIG. 1A, an interlayer insulating layer 2 is formed on the substrate 1, and a metal wiring mainly composed of aluminum (Al) is formed on the interlayer insulating layer 2 via a TiN layer. 3 is formed (step (i)), and a TiN layer 4 is laminated on the surface (TiN layer forming step, step (ii)). Note that elements (not shown) are formed in advance on the substrate 1. Subsequently, an interlayer insulating layer 5 is laminated so as to cover the TiN layer 4 (insulating layer forming step, step (iii)). Further, a resist 6 is formed on the surface of the interlayer insulating layer 5 (resist layer forming step). Here, although not shown, the metal wiring 3 includes a barrier metal layer for preventing the wiring material from diffusing into the interlayer insulating layer 2. As a metal used for the metal wiring, a noble metal such as copper can be used in addition to aluminum. As the material of the barrier metal layer, TiN (upper) / Ti (lower) can be used.

工程（ｉｉ）で使用されるＴｉまたはＴａを含有する高融点金属層としては、ＴｉＮの他に、ＴｉＮ／Ｔｉ、Ｔｉ、ＴａＮ、ＴａＮ／ＴａおよびＴａを用いることができる。   In addition to TiN, TiN / Ti, Ti, TaN, TaN / Ta and Ta can be used as the refractory metal layer containing Ti or Ta used in the step (ii).

続いて、図１（ｂ）に示したように、レジスト６をパターニング処理して、開口領域７を形成する。引き続き、パターニング後残ったレジスト６をマスクとして、通常のドライエッチングの条件下、例えば並行平板型のプラズマエッチャーを用いて、０〜１００℃程度にて、有機フッ化物を含むエッチングガスを用いて、通常のドライエッチングで印加するパワーを上部電極および下部電極に印加するなどの条件下、層間絶縁層５のプラズマエッチング処理を行って、図１（ｃ）に示したように、孔８を形成する（エッチング工程、工程（ｉｖ））。このエッチング処理は、ＴｉＮ層４が露出したところでストップするようにする。   Subsequently, as shown in FIG. 1B, the resist 6 is patterned to form an opening region 7. Subsequently, using the resist 6 remaining after patterning as a mask, under normal dry etching conditions, for example, using a parallel plate type plasma etcher at about 0 to 100 ° C., using an etching gas containing an organic fluoride, A plasma etching process is performed on the interlayer insulating layer 5 under the condition that power applied by normal dry etching is applied to the upper electrode and the lower electrode, thereby forming the holes 8 as shown in FIG. (Etching step, step (iv)). This etching process is stopped when the TiN layer 4 is exposed.

有機フッ化物としては、ＣｎＦ２ｎ＋２（ｎは整数）で表される化合物を用いることができる。このようなフルオロカーボンとして、Ｃ３Ｆ８、ＣＦ４等が挙げられる。本実施形態においては、ＣＦ４を用いることができる。 As the organic fluoride, a compound represented by CnF 2n + 2 (n is an integer) can be used. Examples of such a fluorocarbon include C 3 F 8 and CF 4 . In this embodiment, CF 4 can be used.

このとき、ビア底となるＴｉＮ層４の露出部９に、炭素（Ｃ）、フッ素（Ｆ）、チタン（Ｔｉ）、酸素（Ｏ）による変質層１０が形成される。   At this time, an altered layer 10 of carbon (C), fluorine (F), titanium (Ti), and oxygen (O) is formed on the exposed portion 9 of the TiN layer 4 serving as the bottom of the via.

続いて、変質層１０を有機薬液で処理する（工程（ｖ））。この工程において、ウェハ表面に例えば塗布装置などを用いて、ウェハを回転させながら、有機薬液（例えばシンナー）を滴下させる。有機薬液滴下後は、ウェハ表面の薬液を振り切るため、３０００ｒｐｍでウェハを回転させる。この工程は、変質層１０に含まれるＴｉＦまたはＴｉＯＦを除去すると共に、ＣＦ系堆積物を残すように調節できる。有機薬液の処理時間およびウェハの回転数は、図３および４に基づいて、ビア抵抗の増加を抑制できる範囲で選択する。   Subsequently, the altered layer 10 is treated with an organic chemical solution (step (v)). In this step, an organic chemical (for example, thinner) is dropped on the wafer surface while rotating the wafer using, for example, a coating apparatus. After dropping the organic chemical droplet, the wafer is rotated at 3000 rpm in order to shake off the chemical on the wafer surface. This process can be adjusted so as to remove TiF or TiOF contained in the altered layer 10 and leave a CF-based deposit. The processing time of the organic chemical solution and the number of rotations of the wafer are selected within a range in which an increase in via resistance can be suppressed based on FIGS.

続いて、高温プラズマ処理を行う（工程（ｖｉ））。ここでは、チャンバー内に酸素ガスを導入して、例えば基板温度を２００度以上にして、且つ、３０秒以上プラズマ処理を行う。並行平板型のプラズマエッチャーの場合、上部電極は任意の電力を、下部電極は例えば５００Ｗ以上の電力を印加して行う。   Subsequently, high temperature plasma treatment is performed (step (vi)). Here, oxygen gas is introduced into the chamber, for example, the substrate temperature is set to 200 ° C. or higher, and plasma treatment is performed for 30 seconds or longer. In the case of a parallel plate type plasma etcher, the upper electrode is applied with an arbitrary electric power, and the lower electrode is applied with an electric power of 500 W or more, for example.

このように高温プラズマ剥離処理を行うことで、ラジカル化した酸素の反応性が高まり、ＣＦ系堆積物およびレジストが除去される（図２（ｄ））。   By performing the high temperature plasma stripping process in this manner, the reactivity of radicalized oxygen is increased, and the CF-based deposit and the resist are removed (FIG. 2 (d)).

さらに、所定の紫外線光源より露光して紫外線処理を行う紫外線処理工程を経ることで、エッチング後にプラスに帯電しやすくなっている金属配線３を除電することができ、（図２（ｅ）〜（ｆ））、この段階での変質層の形成、成長を抑えることができる。   Furthermore, the metal wiring 3 which is easy to be positively charged after etching can be removed by passing through an ultraviolet treatment process in which an ultraviolet ray treatment is performed by exposure from a predetermined ultraviolet light source (FIGS. 2E to 2E). f)) The formation and growth of the altered layer at this stage can be suppressed.

こうしてビア孔を開けた後に、図２（ｇ）に示したように、このビアに窒化チタン成膜などを行って、ＴｉＮ層１１を形成して、ビア形成工程に移り、ビア形成を行う。さらに、ビア孔に金属（タングステン）を充填して、ビアプラグを完成する。   After the via hole is opened in this way, as shown in FIG. 2G, titanium nitride film is formed on the via to form the TiN layer 11, and the process proceeds to the via formation process to form the via. Further, the via hole is filled with metal (tungsten) to complete the via plug.

以下、本実施形態の効果について説明する。   Hereinafter, the effect of this embodiment will be described.

本実施形態では、エッチング後の有機薬液処理により、ＴｉＮ膜４の露出部９の変質層１０が、露出部９が酸化されにくい変質層１２へ変えられる。このため、ウェハが次の工程までの間に長時間放置されたとしても、ＴｉＮ層４の露出部９の酸化を防止することが可能となる。すなわち、プラズマ剥離工程（図２（ｅ））までは、ビア底が、酸化されにくいＣＦ系堆積物で覆われているため、大気中に放置されても酸化が起こらなくなり、ビア抵抗の増大が抑制され、これにより半導体装置の品質低下を防止することができる。   In the present embodiment, the altered layer 10 of the exposed portion 9 of the TiN film 4 is changed to the altered layer 12 in which the exposed portion 9 is hardly oxidized by the organic chemical solution treatment after etching. For this reason, even if the wafer is left for a long time before the next step, it is possible to prevent the exposed portion 9 of the TiN layer 4 from being oxidized. That is, until the plasma stripping step (FIG. 2 (e)), the via bottom is covered with a CF-based deposit that is difficult to oxidize, so that oxidation does not occur even if left in the atmosphere, and the via resistance increases. As a result, it is possible to prevent deterioration of the quality of the semiconductor device.

さらに、本実施形態では、ビア底部のＴｉｘＯｙの成長を抑制することによって、従来必要とされたプラズマ剥離工程までの時間的制約、工程間処理制御が不要となり、生産性が向上するという効果がもたらされる。 Furthermore, in this embodiment, by suppressing the growth of Ti x O y at the bottom of the via, the time restriction until the plasma stripping process and the process control between processes that have been conventionally required become unnecessary, and the productivity is improved. The effect is brought about.

上記のような本実施形態に対し、特許文献１に記載の方法では、アッシング工程におけるレジストからのフッ素あるいは、フルオロカーボンの活性種を抑える（段落００１８）ようにフッ化炭素を除去しているが、ＣＦ系堆積物を残しておかないので、次のアッシング工程までの間、ウェハが大気中に放置されることでビア底が酸化されることが本発明者らにより確認された。   In contrast to this embodiment as described above, in the method described in Patent Document 1, fluorine from the resist in the ashing process or fluorocarbon is removed so as to suppress active species of fluorocarbon (paragraph 0018). The present inventors have confirmed that the via bottom is oxidized by leaving the wafer in the atmosphere until the next ashing step because no CF-based deposit is left.

有機薬液で処理する工程を含む半導体装置の製造方法としては、特許文献２に、シンナーによる第１のフォトレジストの溶解工程を含む半導体集積回路装置の製造方法として記載されている。この方法は、フォトレジストを溶解するに過ぎず、本実施形態で実施しようとするＴｉのフッ素化物を除去するとともにフッ化炭素を残すことは困難であるため、上述の本実施形態の効果は得られない。   As a method for manufacturing a semiconductor device including a step of treating with an organic chemical solution, Patent Document 2 describes a method for manufacturing a semiconductor integrated circuit device including a step of dissolving a first photoresist by a thinner. This method only dissolves the photoresist, and it is difficult to remove the Ti fluoride to be carried out in this embodiment and leave the carbon fluoride, so that the effect of this embodiment described above can be obtained. I can't.

ここで本実施形態の有機薬液について説明する。本実施形態で使用する有機薬液（シンナー）は、ビア開口後に（１）ＴｉＦまたはＴｉＯＦを除去可能、（２）ＴｉＦまたはＴｉＯＦの除去レートよりＣＦ系堆積物の除去レートが遅い、（３）水分を実質的に含まない、という性質を有するため、上記露出したＴｉＮ層４の露出部９が酸化されにくいビア底部の実現が可能である。   Here, the organic chemical | medical solution of this embodiment is demonstrated. The organic chemical solution (thinner) used in this embodiment can remove (1) TiF or TiOF after opening a via, (2) the removal rate of CF-based deposit is slower than the removal rate of TiF or TiOF, and (3) moisture Since the exposed portion 9 of the exposed TiN layer 4 is less likely to be oxidized, it is possible to realize a via bottom portion.

尚、ＣＦ系堆積物が全て除去されるような長い有機薬液処理を行ってしまうと露出部９が大気中の水分と接触してしまうため、上記効果が失われてしまう。有機薬液処理時間は実験等により最適な時間に設定しておく必要があることは言うまでもない。さらに、シンナー自体（３）水分を実質的に含まないため、水分による酸化も起こらない。   In addition, if the long organic chemical | medical solution process which removes all CF type deposits is performed, since the exposed part 9 will contact with the water | moisture content in air | atmosphere, the said effect will be lost. It goes without saying that the organic chemical treatment time needs to be set to an optimum time by experimentation or the like. Further, since the thinner itself (3) does not substantially contain moisture, oxidation due to moisture does not occur.

本実施形態で用いる有機薬液について、「水分を実質的に含まない」とは、有機薬液の含水量が、Ｔｉの酸化を誘導しない量であることを表す。好ましくは、有機薬液の水に対する溶解度（２５℃）は、５ｇ／１００ｇ水以下であり、より好ましくは、３ｇ／１００ｇ水以下である。   Regarding the organic chemical solution used in the present embodiment, “substantially does not contain water” means that the water content of the organic chemical solution is an amount that does not induce oxidation of Ti. Preferably, the solubility (25 degreeC) with respect to the water of an organic chemical | medical solution is 5 g / 100g water or less, More preferably, it is 3 g / 100g water or less.

本実施形態で使用される有機薬液の好ましい例としては、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）または酢酸ブチル等が挙げられる。これらの有機薬液は単独で用いても、複数組み合わせて用いてもよい。このような有機薬液を用いることにより、ＴｉＦまたはＴｉＯＦを除去すると共に、ＣＦ系堆積物を残すことができる。また、これらの有機薬液は、水を実質的に含まないため、ＴｉＮ層の酸化が抑制される。   Preferable examples of the organic chemical used in the present embodiment include propylene glycol monomethyl ether acetate (PGMEA) or butyl acetate. These organic chemicals may be used alone or in combination. By using such an organic chemical, TiF or TiOF can be removed and a CF-based deposit can be left. Moreover, since these organic chemical | medical solutions do not contain water substantially, the oxidation of a TiN layer is suppressed.

以下に、露出したＴｉＮ層が、水分により酸化されてＴｉｘＯｙ（酸化チタン）が形成されるメカニズムを示す。 Hereinafter, a mechanism in which the exposed TiN layer is oxidized by moisture to form Ti x O y (titanium oxide) will be described.

まず、露出したＴｉＮ層４の露出部９を大気中に放置しておくと、Ｔｉが酸化する（錆びる）現象が起こる。これは、鉄を大気中に放置しておくと錆びてしまう現象と同じである。   First, if the exposed portion 9 of the exposed TiN layer 4 is left in the atmosphere, a phenomenon in which Ti is oxidized (rusted) occurs. This is the same phenomenon that iron rusts when left in the atmosphere.

Ｔｉが酸化する（錆びる）過程を化学式で示すと以下のようになる。ここでは、分かりやすくするため、酸化チタンをＴｉＯ２と示す。 The process of Ti oxidizing (rusting) is represented by the following chemical formula. Here, for the sake of clarity, titanium oxide is referred to as TiO 2 .

Ｔｉ＋４Ｈ２Ｏ→Ｔｉ（ＯＨ）４＋２Ｈ２
Ｔｉ（ＯＨ）４→ＴｉＯ２＋２Ｈ２Ｏ
上記化学式は、Ｔｉが水（Ｈ２Ｏ）と反応する過程において、一旦Ｔｉ（ＯＨ）４（水酸化チタン）となり、水分が取れてＴｉＯ２（酸化チタン）になることを示している。即ち、ＴｉｘＯｙの形成には水（水分）が必要である。 Ti + 4H 2 O → Ti (OH) 4 + 2H 2
Ti (OH) 4 → TiO 2 + 2H 2 O
The above chemical formula shows that in the process of Ti reacting with water (H 2 O), it becomes Ti (OH) 4 (titanium hydroxide) once and moisture is removed to become TiO 2 (titanium oxide). That is, water (moisture) is required to form Ti x O y .

次に、別の知見として、Ｔｉがプラスにチャージしていると、
Ｔｉ＋４Ｈ２Ｏ→Ｔｉ（ＯＨ）４＋２Ｈ２
の反応速度が飛躍的に速くなることが知られている。即ち、プラスチャージはＴｉｘＯｙの形成を促進する働きがある。 Next, as another finding, when Ti is positively charged,
Ti + 4H 2 O → Ti (OH) 4 + 2H 2
It is known that the reaction rate of That is, the positive charge has a function of promoting the formation of TixOy.

エッチング工程でプラスにチャージしたイオンをウェハ表面にスパッタすることによってビア孔を形成するので、ＴｉＮ層４を含む配線３全体がプラスに帯電している。よって、エッチング工程（図１（ｃ））後から紫外線光源より露光して紫外線処理を行う紫外線処理工程（図２（ｆ））前までは、配線３全体がプラスに帯電しているので、露出したＴｉＮ層４の露出部９が酸化されやすい状態であると言える。   Since via holes are formed by sputtering positively charged ions in the etching process on the wafer surface, the entire wiring 3 including the TiN layer 4 is positively charged. Therefore, since the entire wiring 3 is positively charged until after the etching process (FIG. 1C) and before the UV treatment process (FIG. 2F) in which the UV light source is exposed to the ultraviolet light and exposed, exposure is performed. It can be said that the exposed portion 9 of the TiN layer 4 is easily oxidized.

さらに、もう一つ別の知見として、ビア底の変質層に含まれるＴｉＦ、ＴｉＯＦ、ＣＦ系堆積物の性質について述べる。   Furthermore, as another finding, the properties of TiF, TiOF, and CF-based deposits contained in the altered layer at the bottom of the via will be described.

まず、ＴｉＦやＴｉＯＦは親水性であり、大気中の水分を吸収する働きがある。特にＴｉＦは、潮解性（大気中の水蒸気を吸収してそれに溶解し水溶液をつくる現象）を有し、大気中の水分を吸収するため、ＴｉｘＯｙの形成を促進する働きがある。 First, TiF and TiOF are hydrophilic and have a function of absorbing moisture in the atmosphere. In particular, TiF has deliquescent properties (a phenomenon in which water vapor in the atmosphere is absorbed and dissolved therein to form an aqueous solution) and absorbs moisture in the air, and thus has a function of promoting the formation of Ti x O y .

これに反し、ＣＦ系堆積物は疎水性であることが知られている。すなわち大気中の水分を寄せ付けない性質があり、ＴｉｘＯｙの形成を抑制する働きがある。すなわち、露出したＴｉＮ層４の露出部９が酸化されにくい変質層の組成は、ＴｉＦやＴｉＯＦが少なく、ＣＦ系堆積物が多いこと、が条件となる。
以上、Ｔｉについて説明したが、Ｔｉの代わりにＴａを用いても良い。 On the other hand, CF deposits are known to be hydrophobic. In other words, it has the property of not attracting moisture in the atmosphere and functions to suppress the formation of Ti x O y . That is, the composition of the altered layer in which the exposed portion 9 of the exposed TiN layer 4 is difficult to be oxidized is required to have a small amount of TiF or TiOF and a large amount of CF-based deposit.
Although Ti has been described above, Ta may be used instead of Ti.

以下に実施例について説明する。本発明は以下の実施例に限定されるものではない。   Examples will be described below. The present invention is not limited to the following examples.

（実施例１）
変質層１０に含まれるＴｉＦまたはＴｉＯＦを除去すると共に、ＣＦ系堆積物を残すことができる有機薬液の処理時間およびウェハの回転数を、以下のようにして得た。 Example 1
TiF or TiOF contained in the altered layer 10 was removed, and the processing time of the organic chemical solution capable of leaving the CF-based deposit and the number of rotations of the wafer were obtained as follows.

図３および４は、有機薬液の処理時間および回転数とビア抵抗との関係を示す図である。これらは以下の条件を用いて得られたものである。
有機薬液：ＰＭシンナー（組成：ＰＧＭＥＡ、水溶解度１ｇ／１００ｇ水（２５℃））
層間絶縁層：ＳｉＯ２（酸化膜）
エッチングガス：ＣＦ４／Ｏ２／Ａｒ混合ガス
金属配線：ＡｌＣｕ（Ｃｕを含むＡｌ）
基板サイズ：８インチ
高融点金属層：ＴｉＮ
実験方法：基板に金属配線を形成し、この金属配線の表面にＴｉＮ層を形成した。このＴｉＮ層の表面に層間絶縁膜を形成し、エッチングガスを用いて選択的にエッチングして孔を形成した。この孔の内部をスピンコートを用いて有機薬液で処理して、孔の内部に存在するＴｉのフッ化物およびフッ化炭素のうち、Ｔｉのフッ化物を除去するとともに、フッ化炭素をＴｉＮ層表面に残した。その後、この孔をプラズマ処理してフッ化炭素を除去し、孔の埋め込みを行って導電膜を形成し、導電膜と金属配線との間の抵抗を測定した。 3 and 4 are diagrams showing the relationship between the processing time and rotation speed of the organic chemical and the via resistance. These were obtained using the following conditions.
Organic chemicals: PM thinner (composition: PGMEA, water solubility 1 g / 100 g water (25 ° C.))
Interlayer insulating layer: SiO 2 (oxide film)
Etching gas: CF 4 / O 2 / Ar mixed gas Metal wiring: AlCu (Al containing Cu)
Substrate size: 8 inches High melting point metal layer: TiN
Experimental method: Metal wiring was formed on the substrate, and a TiN layer was formed on the surface of the metal wiring. An interlayer insulating film was formed on the surface of this TiN layer and selectively etched using an etching gas to form holes. The inside of the hole is treated with an organic chemical solution using spin coating to remove the Ti fluoride from the Ti fluoride and fluorocarbon present in the inside of the hole, and the carbon fluoride is removed from the surface of the TiN layer. Left in. Thereafter, this hole was subjected to plasma treatment to remove carbon fluoride, and the hole was buried to form a conductive film, and the resistance between the conductive film and the metal wiring was measured.

図３の横軸は有機薬液での処理時間（秒）であり、縦軸はビア抵抗の相対値であり、処理時間５秒の場合のビア抵抗値を１とした。図４の横軸は回転数（ｒｐｍ）であり、縦軸はビア抵抗値の相対値であり、回転数５００ｒｐｍの場合のビア抵抗値を１とした。回転数０、５００、１０００および１５００ｒｐｍの場合のビア抵抗相対値の値は、それぞれ、１．９×１０８、１、４．５および１１．７であった。図３において、処理時間が４５秒を越えて長くなると、ＣＦ系堆積物が無くなるためビア抵抗値が上昇することが示された。図４において、回転数が１０００ｒｐｍを越えて高くなるとビア抵抗値が上昇することが示された。 The horizontal axis in FIG. 3 is the processing time (seconds) with the organic chemical solution, the vertical axis is the relative value of the via resistance, and the via resistance value when the processing time is 5 seconds is 1. The horizontal axis in FIG. 4 is the rotation speed (rpm), the vertical axis is the relative value of the via resistance value, and the via resistance value at the rotation speed of 500 rpm is 1. The values of the via resistance relative values at the rotation speeds of 0, 500, 1000, and 1500 rpm were 1.9 × 10 8 , 1, 4.5, and 11.7, respectively. FIG. 3 shows that when the processing time is longer than 45 seconds, the via resistance increases because the CF-based deposit disappears. In FIG. 4, it was shown that the via resistance value increased when the rotational speed increased beyond 1000 rpm.

本実施例において、回転数は、５００〜１０００ｒｐｍ、滴下量は１００ｍｌ／ｍｉｎ程度であり、好ましい滴下時間は、１〜４５秒、より好ましくは１〜１７秒であることが明らかになった。有機薬液滴下後は、ウェハ表面の薬液を振り切るため、３０００ｒｐｍでウェハを回転させた。   In this example, it was revealed that the rotation speed was 500 to 1000 rpm, the dropping amount was about 100 ml / min, and the preferable dropping time was 1 to 45 seconds, more preferably 1 to 17 seconds. After dropping the organic chemical droplet, the wafer was rotated at 3000 rpm in order to shake off the chemical solution on the wafer surface.

（実施例２）
ＸＰＳ分析（Ｘ線光電子分光分析）によりビア底の堆積物成分の組成を、ＰＭシンナー処理（処理時間＝１７秒）前後で比較したところ、組成比率がＴｉＦまたはＴｉＯＦは４２％減少し、ＣＦ系堆積物は２９％減少した。 (Example 2)
Comparing the composition of the deposit component at the bottom of the via by the XPS analysis (X-ray photoelectron spectroscopic analysis) before and after PM thinner treatment (treatment time = 17 seconds), the composition ratio decreased by 42% for TiF or TiOF, and the CF type The deposit was reduced by 29%.

（実施例３）
以下の条件を用いて得られたビアプラグを、ビア抵抗について評価した。
有機薬液：ＰＭシンナー（組成：ＰＧＭＥＡ、水溶解度１ｇ／１００ｇ水（２５℃））
層間絶縁層：ＳｉＯ２（酸化膜）
エッチングガス：ＣＦ４／Ｏ２／Ａｒ混合ガス
金属配線：ＡｌＣｕ（Ｃｕを含むＡｌ）
基板サイズ：８インチ
高融点金属層：ＴｉＮ
実験方法：基板に金属配線を形成し、この金属配線の表面にＴｉＮ層を形成した。このＴｉＮ層の表面に層間絶縁膜を形成し、エッチングガスを用いて選択的にエッチングして孔を形成した。この孔の内部をスピンコートを用いて有機薬液で処理して、孔の内部に存在するＴｉのフッ化物およびフッ化炭素のうち、Ｔｉのフッ化物を除去するとともに、フッ化炭素をＴｉＮ層表面に残した。その後、この孔をプラズマ処理してフッ化炭素を除去し、孔の埋め込みを行って導電膜を形成し、導電膜と金属配線との間の抵抗を測定した。 (Example 3)
Via plugs obtained using the following conditions were evaluated for via resistance.
Organic chemicals: PM thinner (composition: PGMEA, water solubility 1 g / 100 g water (25 ° C.))
Interlayer insulating layer: SiO 2 (oxide film)
Etching gas: CF 4 / O 2 / Ar mixed gas Metal wiring: AlCu (Al containing Cu)
Substrate size: 8 inches High melting point metal layer: TiN
Experimental method: Metal wiring was formed on the substrate, and a TiN layer was formed on the surface of the metal wiring. An interlayer insulating film was formed on the surface of this TiN layer and selectively etched using an etching gas to form holes. The inside of the hole is treated with an organic chemical solution using spin coating to remove the Ti fluoride from the Ti fluoride and fluorocarbon present in the inside of the hole, and the carbon fluoride is removed from the surface of the TiN layer. Left in. Thereafter, this hole was subjected to plasma treatment to remove carbon fluoride, and the hole was buried to form a conductive film, and the resistance between the conductive film and the metal wiring was measured.

（実施例４）
有機薬液として酢酸ブチル（水溶解度２．２ｇ／１００ｇ水）を用いた以外は、実施例３と同様にして、ビアプラグを作成した。 Example 4
A via plug was prepared in the same manner as in Example 3 except that butyl acetate (water solubility: 2.2 g / 100 g water) was used as the organic chemical solution.

（比較例１）
有機薬液での処理を行わなかったこと以外は、実施例３と同様にしてビアプラグを作成した。 (Comparative Example 1)
A via plug was produced in the same manner as in Example 3 except that the treatment with the organic chemical was not performed.

（比較例２）
実施例２の有機薬液の代わりに、ジメチルスルホキシド、ヒドロキシルアミン及び水（１５〜２５％以上含有）を含んだ剥離液を使用した以外は、実施例３と同様にして、ビアプラグを作成した。 (Comparative Example 2)
A via plug was prepared in the same manner as in Example 3 except that a stripping solution containing dimethyl sulfoxide, hydroxylamine and water (containing 15 to 25% or more) was used instead of the organic chemical solution of Example 2.

（比較例３）
実施例２の有機薬液の代わりに、ジメチルスルホキシド、フッ化アンモニウムおよび水（約３０％含有）を含んだ剥離液を使用した以外は、実施例３と同様にして、ビアプラグを作成した。 (Comparative Example 3)
A via plug was prepared in the same manner as in Example 3 except that a stripping solution containing dimethyl sulfoxide, ammonium fluoride and water (containing about 30%) was used instead of the organic chemical solution in Example 2.

（結果）
実施例３、４、および比較例１〜３で得られたウェハ上の１１２点の抵抗値を測定し、平均値を求めた。ビア抵抗値（平均値）の比較を行なうと、実施例３、４の抵抗値に対して比較例１では８倍、比較例２では４倍、比較例３では２倍の抵抗値となった。 (result)
The resistance values at 112 points on the wafers obtained in Examples 3 and 4 and Comparative Examples 1 to 3 were measured, and the average value was obtained. When the via resistance values (average values) were compared, the resistance values in Examples 3 and 4 were 8 times in Comparative Example 1, 4 times in Comparative Example 2, and 2 times in Comparative Example 3. .

図１は、本発明の実施形態の製造方法を示す工程図である。図１では、層間配線である金属配線３が形成された半導体基板上にビアを形成する例を示している。FIG. 1 is a process diagram showing a manufacturing method according to an embodiment of the present invention. FIG. 1 shows an example in which a via is formed on a semiconductor substrate on which a metal wiring 3 that is an interlayer wiring is formed. 図２は、本発明の実施形態の製造方法を示す工程図である。図２では、層間配線である金属配線３が形成された半導体基板上にビアを形成する例を示している。FIG. 2 is a process diagram showing the manufacturing method according to the embodiment of the present invention. FIG. 2 shows an example in which a via is formed on a semiconductor substrate on which a metal wiring 3 that is an interlayer wiring is formed. 図３は、ビア抵抗の相対値を有機薬液の処理時間（秒）の関数として示す。FIG. 3 shows the relative value of the via resistance as a function of the processing time (seconds) of the organic chemical solution. 図４は、ビア抵抗値の相対値をウェハの回転数（ｒｐｍ）の関数として示す。FIG. 4 shows the relative value of the via resistance as a function of the number of wafer rotations (rpm). 図５は、本発明の実施形態に従う、トランジスタ上に適用された配線層の断面図である。FIG. 5 is a cross-sectional view of a wiring layer applied over a transistor according to an embodiment of the present invention.

符号の説明Explanation of symbols

１ 基板
２ 層間絶縁層
３ 金属配線
４ ＴｉＮ層
５ 層間絶縁層
６ レジスト
７ 開口領域
８ 孔
９ 露出部
１０ 変質層
１１ ＴｉＮ層
１２ ＣＦ系堆積物が多く残った変質層
１３ シリコン基板、
１４ トランジスタ
１５ コンタクトプラグ
１６ 不純物拡散層
１７ Ａｌ配線
１８ ビアプラグ
１９ Ａｌ配線 DESCRIPTION OF SYMBOLS 1 Substrate 2 Interlayer insulation layer 3 Metal wiring 4 TiN layer 5 Interlayer insulation layer 6 Resist 7 Open region 8 Hole 9 Exposed portion 10 Alteration layer 11 TiN layer 12 Alteration layer 13 in which a large amount of CF deposit remains
14 Transistor 15 Contact plug 16 Impurity diffusion layer 17 Al wiring 18 Via plug 19 Al wiring

Claims (4)

基板の上部に金属配線を形成する工程と、
前記金属配線の表面にＴｉまたはＴａを含有する高融点金属層を形成する工程と、
前記高融点金属層を覆うように層間絶縁層を形成する工程と、
前記層間絶縁層を、有機フッ化物を含むエッチングガスで選択的にエッチングして、前記高融点金属層が露出する孔を形成する工程と、
前記孔の内部を有機薬液で処理して、前記エッチング工程で生じた、前記孔の内部に存在するＴｉまたはＴａのフッ素化物およびフッ化炭素のうち、前記ＴｉまたはＴａのフッ素化物を除去するとともに、前記フッ化炭素を前記高融点金属層の表面に残す工程と、
前記孔の内部をプラズマ処理して、前記フッ化炭素を除去する工程とを含み、
前記有機薬液が、プロピレングリコールモノメチルエーテルアセテート（ＰＧＭＥＡ）または酢酸ブチルである半導体装置の製造方法。 Forming metal wiring on the top of the substrate;
Forming a refractory metal layer containing Ti or Ta on the surface of the metal wiring;
Forming an interlayer insulating layer so as to cover the refractory metal layer;
Selectively etching the interlayer insulating layer with an etching gas containing an organic fluoride to form a hole exposing the refractory metal layer;
The inside of the hole is treated with an organic chemical solution, and the Ti or Ta fluoride and the fluoride of Ti or Ta existing in the hole, which are generated in the etching step, are removed. Leaving the fluorocarbon on the surface of the refractory metal layer;
Interior and plasma treatment of the hole, viewed including the step of removing the fluorocarbon,
A method of manufacturing a semiconductor device, wherein the organic chemical solution is propylene glycol monomethyl ether acetate (PGMEA) or butyl acetate . 前記孔に導電膜を形成し、前記金属配線と接続する接続プラグを形成する工程をさらに含む、請求項１に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, further comprising forming a conductive film in the hole and forming a connection plug connected to the metal wiring. 前記高融点金属層がＴｉ含有層であり、前記有機薬液はＴｉのフッ素化物を除去可能であり、前記有機薬液のフッ化炭素除去レートは、Ｔｉのフッ素化物の除去レートより遅い、請求項１に記載の半導体装置の製造方法。   The refractory metal layer is a Ti-containing layer, the organic chemical solution is capable of removing Ti fluoride, and the fluorocarbon removal rate of the organic chemical solution is slower than the removal rate of Ti fluoride. The manufacturing method of the semiconductor device as described in any one of Claims 1-3. 前記有機薬液は水分を実質的に含まない、請求項１または３に記載の半導体装置の製造方法。   The method of manufacturing a semiconductor device according to claim 1, wherein the organic chemical liquid does not substantially contain moisture.
JP2007118003A 2006-05-29 2007-04-27 Manufacturing method of semiconductor device Expired - Fee Related JP5043498B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007118003A JP5043498B2 (en) 2006-05-29 2007-04-27 Manufacturing method of semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006147731 2006-05-29
JP2006147731 2006-05-29
JP2007118003A JP5043498B2 (en) 2006-05-29 2007-04-27 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2008010833A JP2008010833A (en) 2008-01-17
JP5043498B2 true JP5043498B2 (en) 2012-10-10

Family

ID=39068714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007118003A Expired - Fee Related JP5043498B2 (en) 2006-05-29 2007-04-27 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP5043498B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3667493B2 (en) * 1997-05-06 2005-07-06 ヤマハ株式会社 Manufacturing method of semiconductor device
JP2003282571A (en) * 2002-03-25 2003-10-03 Toshiba Corp Manufacturing method for semiconductor device

Also Published As

Publication number Publication date
JP2008010833A (en) 2008-01-17

Similar Documents

Publication Publication Date Title
US8080475B2 (en) Removal chemistry for selectively etching metal hard mask
KR100270416B1 (en) Metal selective polymer removing method
US8835326B2 (en) Titanium-nitride removal
KR100862629B1 (en) Semiconductor cleaning solution and a method for forming an interconnect structure by using the same
US8222160B2 (en) Metal containing sacrifice material and method of damascene wiring formation
US20130200040A1 (en) Titanium nitride removal
US20060260646A1 (en) Method to address carbon incorporation in an interpoly oxide
US7510967B2 (en) Method for manufacturing semiconductor device
KR102405631B1 (en) Semiconductor element cleaning solution that suppresses damage to tantalum-containing materials, and cleaning method using same
JP2001189302A (en) Method of dry etching and method of manufacturing semiconductor device
US20030148627A1 (en) Method for removing contamination and method for fabricating semiconductor device
JP2008544524A (en) Avoiding copper delamination in semiconductor devices
US7347951B2 (en) Method of manufacturing electronic device
US7267127B2 (en) Method for manufacturing electronic device
JP5043498B2 (en) Manufacturing method of semiconductor device
JP2010056574A (en) Method of manufacturing semiconductor device
US7977228B2 (en) Methods for the formation of interconnects separated by air gaps
JP2006080263A (en) Cleaning method of electronic device
JPH09213703A (en) Manufacture of semiconductor device
US20100163294A1 (en) Method for forming metal line of semiconductor device
WO2024024987A1 (en) Substrate processing method
TWI778192B (en) Aqueous cleaning solution and method of protecting features on a substrate during etch residue removal
JP2001110895A (en) Formation method for metal wiring
US20040018743A1 (en) Method for removing photoresist after metal layer etching in a semiconductor device
TWI517340B (en) Metal interconnect structure and method of fabricating the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120710

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120712

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees