JP5040913B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5040913B2
JP5040913B2 JP2008509643A JP2008509643A JP5040913B2 JP 5040913 B2 JP5040913 B2 JP 5040913B2 JP 2008509643 A JP2008509643 A JP 2008509643A JP 2008509643 A JP2008509643 A JP 2008509643A JP 5040913 B2 JP5040913 B2 JP 5040913B2
Authority
JP
Japan
Prior art keywords
layer
gate electrode
mask layer
mask
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008509643A
Other languages
English (en)
Other versions
JPWO2007116492A1 (ja
Inventor
博 森岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of JPWO2007116492A1 publication Critical patent/JPWO2007116492A1/ja
Application granted granted Critical
Publication of JP5040913B2 publication Critical patent/JP5040913B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は半導体装置の製造方法に関し、特にリソグラフィ技術を用いた半導体装置の製造方法に関する。
現在の半導体装置の製造においては、リソグラフィにより形成されたレジストパターンをマスクとして、ｐｏｌｙ−Ｓｉ（ポリシリコン）層、ＳｉＯ2（酸化シリコン）層、ＳｉＮ（窒化シリコン）層等の各種の被エッチング層をＲＩＥ（Reactive Ion Etching）によって加工する技術が一般的に用いられている。
ところで、パターンの微細化に伴い、リソグラフィに用いる光源もＫｒＦ（フッ化クリプトン）エキシマレーザ（波長２４８ｎｍ）からＡｒＦ（フッ化アルゴン）エキシマレーザ（波長１９３ｎｍ）へと、より短い波長のものが用いられている。この露光光源の短波長化に応じて、レジスト材料自体も、露光波長の光に対して充分な透過率が得られるように適宜変更されている。
また、リソグラフィ技術においては、露光波長による制限から実現可能な最小寸法が存在する。しかし、ＭＯＳトランジスタのゲート電極やＤＲＡＭのビット線等では、メモリの高密度化のため、この最小寸法以下のパターンが要求される。例えば、ノード９０ｎｍ世代においても、幅１００ｎｍ以下の微細ラインパターンが要求される。
近年、このような微細ラインパターンを実現するためにレジストトリミングと呼ばれる手法を使用することが一般的になっている。この手法においては、レジストパターンは、ＳＯ2（二酸化イオウ）等のプラズマを用いた等方的エッチングによって細められ、限界寸法以下に縮小されている（例えば、特許文献１参照）。
特開２００４−１５２７８４号公報
しかしながら、ＡｒＦエキシマレーザで使用されるレジストはプラズマ耐性が弱く、トリミングによる微細レジストパターン形成が可能であったとしても、パターン寸法が１００ｎｍ以下になると、レジストパターンの機械強度そのものが小さいため、ＲＩＥを行うと、微細レジストパターンの倒れ、エッジラフネスの増大、パターン変形等の問題が生じる。更に、ＲＩＥ中の熱ストレスや帯電による静電気力によっても、同様にレジストパターンの倒れや変形が発生する。
本発明の一観点によれば、導電層上に第１のマスク層を形成する工程と、前記第１のマスク層上に絶縁層を形成する工程と、前記絶縁層上に第２のマスク層を形成する工程と、前記第２のマスク層をパターニングする工程と、パターニング後の前記第２のマスク層を用いて前記絶縁層及び前記第１のマスク層をパターニングする工程と、露出する前記第１のマスク層の側壁を変質させる工程と、変質された前記側壁と共に前記絶縁層を除去する工程と、前記側壁及び前記絶縁層を除去した後に、前記第１のマスク層を用いて前記導電層をパターニングする工程と、を有する半導体装置の製造方法が提供される。
開示の技術により、所望のパターンを形成することのできる半導体装置の製造方法の実現が可能になる。
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
ゲート電極形成の基本原理説明図の一例である。 第１の実施の形態のＣＭＯＳＦＥＴの要部断面図の一例である。 第１の実施の形態のＣＭＯＳＦＥＴ製造の原理説明図の一例である。 ｎＭＯＳ領域及びｐＭＯＳ領域形成工程の要部断面図の一例である。 ｐｏｌｙ−Ｓｉ層形成工程の要部断面図の一例である。 不純物注入工程の要部断面図の一例である。 ハードマスク形成工程の要部断面図の一例である。 ゲート電極形成工程の要部断面図の一例である。 側壁絶縁膜及びソース・ドレイン領域形成工程の要部断面図の一例である。 シリサイド膜形成工程の要部断面図の一例である。 第１の方法によるゲート電極形成工程の原理説明図の一例である。 レジスト層形成工程の要部断面図の一例である。 エッチング工程の要部断面図の一例である。 反射防止層及びレジスト層除去工程の要部断面図の一例である。 ＳｉＮ層表面酸化膜形成工程の要部断面図の一例である。 ハードマスク形成工程の要部断面図の一例である。 ゲート電極形成工程の要部断面図の一例である。 第２の方法によるゲート電極形成工程の原理説明図の一例である。 レジスト層形成工程の要部断面図の一例である。 エッチング工程の要部断面図の一例である。 ＳｉＣ層側面酸化膜形成工程の要部断面図の一例である。 ハードマスク形成工程の要部断面図の一例である。 ゲート電極形成工程の要部断面図の一例である。 第３の方法によるゲート電極形成工程の原理説明図の一例である。 レジスト層形成工程の要部断面図の一例である。 エッチング工程の要部断面図の一例である。 レジスト層及び反射防止層除去工程の要部断面図の一例である。 ＳｉＣ層側面酸化膜形成工程の要部断面図の一例である。 ハードマスク形成工程の要部断面図の一例である。 ゲート電極形成工程の要部断面図の一例である。 第２の実施の形態のＣＭＯＳＦＥＴの要部断面図の一例である。 第２の実施の形態のＣＭＯＳＦＥＴ製造の原理説明図の一例である。 不純物注入工程の要部断面図の一例である。 ソース・ドレイン領域形成工程の要部断面図の一例である。
以下、ゲート電極形成を例に、図面を参照して詳細に説明する。
図１はゲート電極形成の基本原理説明図の一例である。
例えば、ＭＯＳＦＥＴのゲート電極を形成する場合には、先ず、基板上のゲート絶縁膜上にゲート電極材料であるｐｏｌｙ−Ｓｉ等の導電層を形成した後（ステップＳ１）、その上に、第１のマスクとして、後のゲート電極パターニング時のハードマスクとなるＳｉＮ層を形成する（ステップＳ２）。そして、このようにＳｉＮ層を形成した後に、その上に第２のマスクとして、所定膜厚のレジスト層を形成する（ステップＳ３）。
次いで、そのレジスト層をパターニングする（ステップＳ４）。その際は、ゲート電極を形成する位置に、プロセス中の変形や倒れが生じないような幅で、そのレジスト層のパターンを形成する。また、上記ステップＳ３のレジスト層の形成時には、このステップＳ４のパターニング後に、そのような変形等が生じないような膜厚でレジスト層を形成しておく。
次いで、パターニング後のレジスト層をマスクにして、その下のＳｉＮ層をパターニングする（ステップＳ５）。そして、レジスト層を除去した後、露出するＳｉＮ層の少なくとも側面の表層部を変質させ（ステップＳ６）、その表層部を選択的に除去する（ステップＳ７）。ＳｉＮ層の表層部を変質させるためには、例えばその表層部を酸化してそこにＳｉＯＮ（酸窒化シリコン）やＳｉＯ2を形成する方法を用いることができる。その場合、例えばＨＦ（フッ化水素）を用いることにより、その表層部を選択的にエッチングすることができる。尚、表層部の幅は、その変質させる際の条件を適当に設定することにより制御することができる。
このようにしてＳｉＮ層の表層部を除去することにより、そのＳｉＮ層は、その幅が上記ステップＳ４のパターニングで得られるレジスト層の幅よりも小さくなる。この縮小化されたＳｉＮ層をハードマスクとしてその下の導電層をエッチングする（ステップＳ８）。
このように、上記の方法では、レジスト層のパターン幅を最終的に得るべきゲート電極の幅より若干広く形成しておくことができ、そのレジスト層のパターンを用いてＳｉＮ層をパターニングし、さらにそのＳｉＮ層の表層部を変質させてそれを除去することにより、そのＳｉＮ層のパターンの幅を縮小化する。そして、その縮小化されたＳｉＮ層をハードマスクとしてゲート電極のパターニングを行う。したがって、上記の方法を用いることにより、プロセス中のレジスト層の変形等を生じさせることなく、より微細なゲート電極パターンを形成することが可能になる。
尚、ここでは、ＳｉＮ層上にレジスト層を形成するようにしたが、ＳｉＮ層上に反射防止層等の層を形成し、その上にレジスト層を形成するようにしてもよい。
以下、上記のような方法について具体例を挙げて詳細に説明する。ここでは、ＣＭＯＳＦＥＴのゲート電極形成を例に、具体的に説明する。
先ず、第１の実施の形態について説明する。
図２は第１の実施の形態のＣＭＯＳＦＥＴの要部断面図の一例である。
図２に示すＣＭＯＳＦＥＴ１ａは、Ｓｉ（シリコン）基板２にＳＴＩ（Shallow Trench Isolation）３が形成され、ＳＴＩ３により、ｎＭＯＳ領域３０及びｐＭＯＳ領域４０が画定されている。それぞれの領域にはＭＯＳＦＥＴ１０とＭＯＳＦＥＴ２０が形成されている。
ＭＯＳＦＥＴ１０は、Ｓｉ基板２上にゲート絶縁膜１１を介して形成されたゲート電極１２を有し、その外側には側壁絶縁膜１３が形成されている。また、ゲート電極１２両側のＳｉ基板２内には、側壁絶縁膜１３直下に所定導電型のソース・ドレイン・エクステンション領域１４が形成され、さらに側壁絶縁膜１３両側のＳｉ基板２内には、ソース・ドレイン領域１５が形成されている。また、ゲート電極１２の表面にはシリサイド膜１６が形成されている。ソース・ドレイン領域１５に対応する部分にはシリサイド膜１７が形成されている。
ＭＯＳＦＥＴ２０もこれと同様の構造を有しており、Ｓｉ基板２上にゲート絶縁膜２１とゲート電極２２の積層構造を有し、その外側に側壁絶縁膜２３が形成されている。また、Ｓｉ基板２内には、所定領域に所定導電型のソース・ドレイン・エクステンション領域２４及びソース・ドレイン領域２５が形成されている。また、ゲート電極２２の表面にはシリサイド膜２６が形成されている。ソース・ドレイン領域２５に対応する部分にはシリサイド膜２７が形成されている。
図３は第１の実施の形態のＣＭＯＳＦＥＴ製造の原理説明図の一例である。また、図４〜図１０は第１の実施の形態のＣＭＯＳＦＥＴ製造における各工程の要部断面図の一例である。
以下、図３に示す第１の実施の形態のＣＭＯＳＦＥＴ製造の原理を、図４〜図１０に示す第１の実施の形態のＣＭＯＳＦＥＴ製造における各工程と共に詳細に説明する。
図４はｎＭＯＳ領域及びｐＭＯＳ領域形成工程の要部断面図の一例である。
先ず、Ｓｉ基板２にＳＴＩ３によって素子分離を行い、ｎＭＯＳ領域３０及びｐＭＯＳ領域４０を画定する（ステップＳ１０）。
図５はｐｏｌｙ−Ｓｉ層形成工程の要部断面図の一例である。
次に、Ｓｉ基板２上に、熱酸化法により膜厚が１．５ｎｍ程度のゲート絶縁膜４を形成し、このゲート絶縁膜４上に、ＣＶＤ（Chemical Vapor Deposition）により厚さが１２０ｎｍ程度のｐｏｌｙ−Ｓｉ層５を形成する（ステップＳ１１）。
図６は不純物注入工程の要部断面図の一例である。
次に、ｐＭＯＳ領域４０のｐｏｌｙ−Ｓｉ層５上にマスク６ａを形成し、ｎＭＯＳ領域３０のｐｏｌｙ−Ｓｉ層５に不純物を注入するために、Ｐ（リン）イオンを１０ｋｅＶ程度で１×１０15／ｃｍ2程度のドース量で注入する（ステップＳ１２）。尚、注入後、ｐｏｌｙ−Ｓｉ層５中に存在する不純物の活性化アニールをしてもよい。
図７はハードマスク形成工程の要部断面図の一例である。
図６に示すマスク６ａを除去した後、ｐｏｌｙ−Ｓｉ５層上に、ハードマスク７を形成する。このハードマスク７がゲート電極形成用のマスクになる（ステップＳ１３）。この工程の詳細については後述する。
図８はゲート電極形成工程の要部断面図の一例である。
次に、ハードマスク７をゲート電極形状にパターニングした後（不図示）、ｎＭＯＳ領域３０及びｐＭＯＳ領域４０にゲート電極１２、２２を形成する（ステップＳ１４）。この工程の詳細については後述する。
図９は側壁絶縁膜及びソース・ドレイン領域形成工程の要部断面図の一例である。
図８に示すゲート電極１２、２２を形成した後に、ｎＭＯＳ領域３０のソース・ドレイン・エクステンション領域２４に不純物を注入する（ステップＳ１５）。
具体的には、ｐ型不純物としてＩｎ（インジウム）イオンを４方向から２５°で４回注入して、ｎ型不純物としてＡｓ（ヒ素）イオンを注入する。また、ｐＭＯＳ領域４０のソース・ドレイン・エクステンション領域１４にｎ型不純物としてＡｓイオンを４方向から２５°で４回注入して、ｐ型不純物としてＢ（ホウ素）イオンを注入する。
その後、基板温度が５８０℃程度で、ＣＶＤにより酸化膜を、膜厚が１００ｎｍ程度になるように形成して（不図示）、エッチバックにより側壁絶縁膜１３、２３を形成する（ステップＳ１６）。
さらに、ゲート電極２２の両側にＰイオンを注入し、ゲート電極１２の両側にＢイオンを注入して、ソース・ドレイン領域１５、２５を形成する（ステップＳ１７）。
さらにゲート電極１２にｐ型不純物としてＢイオンを注入する（不図示）。
図１０はシリサイド膜形成工程の要部断面図の一例である。
次いで、活性化アニールを行った後、図８に示すゲート電極１２、２２及びソース・ドレイン領域１５，２５に対応する部分のゲート絶縁膜４を除去して、ゲート電極１２、２２及びソース・ドレイン領域１５，２５の表面を露出させる（ステップＳ１８）。
そして、スパッタリングによりＣｏ（コバルト）膜をゲート電極１２、２２及びソース・ドレイン領域１５，２５上に形成し、サリサイドプロセスによりＣｏＳｉ（コバルトシリコン）で構成されるシリサイド膜１６、１７、２６、２７を膜厚が２０ｎｍ程度となるように形成する（ステップＳ１９）。
このような工程により、図２に示すＣＭＯＳＦＥＴ１ａが得られる。
ここで、上述した図７、図８に示すハードマスク形成工程及びゲート電極形成工程について詳細に説明する。
上記形成工程については、第１、２及び３の方法がある。尚、第１、２及び３の方法の説明では、一例として、図２に示すＭＯＳＦＥＴ１０側のゲート電極形成工程のみについて説明する。
最初に、第１の方法について説明する。
図１１は第１の方法によるゲート電極形成工程の原理説明図の一例である。また、図１２〜図１７は、第１の方法によるゲート電極形成における各工程の要部断面図の一例である。以下、図１１に示す第１の方法によるゲート電極形成工程の原理を、図１２〜図１７に示す第１の方法によるゲート電極形成における各工程と共に詳細に説明する。
図１２はレジスト層形成工程の要部断面図の一例である。
先ず、図１２に示すように、ゲート絶縁膜４上に、ｐｏｌｙ−Ｓｉ層５を形成する（ステップＳ２０）。その厚さは、例えば１２０ｎｍである。
次いで、ＳｉＮ層５１をＬＰＣＶＤ（Low Pressure CVD）又はプラズマＣＶＤにより形成する（ステップＳ２１）。その厚さは、例えば５０ｎｍである。
そして、ＳｉＮ層５１上に反射防止層５２を形成する（ステップＳ２２）。その厚さは、例えば８０ｎｍである。
そして、図８に示すゲート電極１２に対応する部分の反射防止層５２上に、レジスト層５３を形成する（ステップＳ２３）。その厚さと幅は、プロセス中に変形、倒れ等がおきない程度にする。具体的には、厚さが２５０ｎｍで、その幅は８０ｎｍにする。
図１３はエッチング工程の要部断面図の一例である。
次に、図１３に示すように、レジスト層５３をマスクにして反射防止層５２を例えば、Ｏ2（酸素）／ＣＦ4（テトラフルオロカーボン）の混合ガスによるプラズマを用いてエッチングし（ステップＳ２４）、ＳｉＮ層５１を例えば、フロロカーボン系ガス（ＣＦ4、ＣＨＦ3等）によるプラズマを用いてエッチングする（ステップＳ２５）。エッチング後のレジスト層５３、ＳｉＮ層５１及び反射防止層５２の幅は、例えば６０ｎｍである。
図１４は反射防止層及びレジスト層除去工程の要部断面図の一例である。
次に、図１３に示す反射防止層５２及びレジスト層５３を除去し（ステップＳ２６）、ＳｉＮ層５１を露出させる。
図１５はＳｉＮ層表面酸化膜形成工程の要部断面図の一例である。
次に、図１５に示すように、ＳｉＮ層５１の表層部を変質させるために、例えば、基板温度が２５０℃程度で、ダウンフロー型プラズマアッシング法を用い、Ｏ2ガスを含んだプラズマにより、ＳｉＮ層５１の表面に、酸化膜５１ａを形成する（ステップＳ２７）。酸化膜５１ａはＳｉＯＮ膜又はＳｉＯ2膜である。
酸化膜５１ａを形成する際の原料ガスはＯ2が主成分であるが、微量のＣＦ4（＜５％ｗｔ）を含めると酸化が促進する。また、Ｎ2（窒素）又はＮ2／Ｈ2（水素）を原料ガスに添加するとプラズマ中のＯ2ラジカルが増加し、より酸化が促進する。
また、ＳｉＮの組成を制御することで酸化レートを調整することも可能である。
尚、基板温度を２５０℃としているのは、前工程で注入した不純物の拡散を防止するためである。この温度は４００℃以下にするのが望ましい。
図１６はハードマスク形成工程の要部断面図の一例である。
次に、図１５に示す酸化膜５１ａを希釈ＨＦ溶液（例えば０．５％ｗｔ）を用いたエッチングにより選択的に除去する。そして、材質がＳｉＮであるハードマスク５１ｂが形成される（ステップＳ２８）。ハードマスク５１ｂの幅は、例えば３０ｎｍである。
図１７はゲート電極形成工程の要部断面図の一例である。
ハードマスク５１ｂをマスクにしてｐｏｌｙ−Ｓｉ層５をＨＢｒ（臭化水素）等を用いたプラズマにより、エッチングする。これにより、ゲート電極１２が形成される（ステップＳ２９）。その幅は、例えば３０ｎｍである。
このような方法によれば、レジスト層５３は、プロセス中に変形することのない充分な機械強度を有した形状を維持しており、安定してＳｉＮ層５１をエッチングすることができる。また、ＳｉＮ層５１表面にＳｉＯＮ層又はＳｉＯ2層を形成させ、これを除去することによりＳｉＮ層５１を縮小し、微細なＳｉＮで構成されるハードマスク５１ｂを安定してｐｏｌｙ−Ｓｉ層５上に形成することができる。さらに、ハードマスク７を介して、ｐｏｌｙ−Ｓｉ層５をエッチングすることにより、微細なゲート電極１２を安定して形成できるようになる。
次に、第２の方法について説明する。
図１８は第２の方法によるゲート電極形成工程の原理説明図の一例である。また、図１９〜図２３は、第２の方法によるゲート電極形成における各工程の要部断面図の一例である。以下、図１８に示す第２の方法によるゲート電極形成工程の原理を、図１９〜図２３に示す第２の方法によるゲート電極形成における各工程と共に詳細に説明する。
図１９はレジスト層形成工程の要部断面図の一例である。
先ず、図１９に示すように、ゲート絶縁膜４上に、ｐｏｌｙ−Ｓｉ層５を形成する（ステップＳ３０）。その厚さは、例えば１２０ｎｍである。
次いで、ＳｉＣ（炭化シリコン）層５４をプラズマＣＶＤ又はスピンコートにより形成する（ステップＳ３１）。その厚さは、例えば１００ｎｍである。
そして、図８に示すゲート電極１２に対応する部分のＳｉＣ層５４上に、レジスト層５５を形成する（ステップＳ３２）。その厚さと幅は、プロセス中に変形、倒れ等がおきない程度にする。具体的には、その厚さが３００ｎｍで、その幅は８０ｎｍにする。
図２０はエッチング工程の要部断面図の一例である。
次に、図２０に示すように、レジスト層５５をマスクにしてＳｉＣ層５４を例えばフッ素含有ガス（ＣＦ4、ＳＦ6等）又はＯ2／ＣＨ2Ｆ2（ハイドロフルオロカーボン）の混合ガスを用いたプラズマによりエッチングする（ステップＳ３３）。
図２１はＳｉＣ層側面酸化膜形成工程の要部断面図の一例である。
次に、図２１に示すように、ＳｉＣ層５４の側面部を変質させるために、例えば、基板温度が２５０℃程度で、ダウンフロー型プラズマアッシング法を用い、Ｏ2ガスを含んだプラズマによるｉｎ−ｓｉｔｕ処理で、ＳｉＣ層５４の側面に、酸化膜５４ａを形成する（ステップＳ３４）。尚、基板温度を２５０℃としているのは、前工程で注入した不純物の拡散を防止するためである。
図２２はハードマスク形成工程の要部断面図の一例である。
次に、図２１に示すレジスト層５５を除去し（ステップＳ３５）、酸化膜５４ａを希釈ＨＦ溶液（例えば０．５％ｗｔ）を用いたエッチングにより選択的に除去する。そして、材質がＳｉＣであるハードマスク５４ｂを形成する（ステップＳ３６）。ハードマスク５４ｂの幅は、例えば２０ｎｍである。
尚、ハードマスク５４ｂについては、その全体を酸化させて、ＳｉＯＣ（炭素含有シリコン酸化膜）又はＳｉＯ2で構成されるハードマスク５４ｂとしてもよい（ステップＳ３７）。ハードマスク５４ｂの成分をＳｉＯＣ又はＳｉＯ2にすることにより、次工程においてハードマスク５４ｂのエッチング速度を低減させることができ、ハードマスク５４ｂの膜減りを抑制することができるからである。また、ゲート電極形成後の後処理として一般的に使用される希釈ＨＦ溶液等で、容易に除去することもできる。
図２３はゲート電極形成工程の要部断面図の一例である。
ハードマスク５４ｂをマスクにしてｐｏｌｙ−Ｓｉ層５をＨＢｒ等を用いたプラズマによりエッチングする。これにより、ゲート電極１２が形成される（ステップＳ３８）。その幅は、例えば２０ｎｍである。
このような方法によれば、レジスト層５５は、プロセス中に変形することのない充分な機械強度を有した形状を維持しており、安定してＳｉＣ層５４をエッチングすることができる。またレジスト層５５がＳｉＣ層５４の上面に形成したままｉｎ−ｓｉｔｕでプラズマ処理を行うので、ＳｉＣ層５４の側面のみが酸化される。そして、酸化膜５４ａを除去することによりＳｉＣ層５４が縮小される。その結果、ハードマスク５４ｂの膜厚を所定の膜厚に確保することができ、且つハードマスク５４ｂの上面両側の角が丸まり難くなる。これにより、ハードマスク５４ｂを介して、ｐｏｌｙ−Ｓｉ層５をエッチングすることにより、微細なゲート電極１２を安定して形成できるようになる。
また、上記の説明では、ＳｉＣ層５４の側面に酸化膜５４ａを形成する際の基板温度を一例として２５０℃としたが、ＳｉＣは１００℃〜２００℃で表面が容易に酸化されるので、プロセスの低温化が実現可能になる。さらに、ＳｉＣ層５４には、組成を制御することにより、露光光の反射防止効果を持たせることも可能なので、その場合は図１２に示す反射防止層５２を形成する工程を省くことができる。
次に、第３の方法について説明する。
図２４は第３の方法によるゲート電極形成工程の原理説明図の一例である。また、図２５〜図３０は、第３の方法によるゲート電極形成における各工程の要部断面図の一例である。以下、図２４に示す第３の方法によるゲート電極形成工程の原理を、図２５〜図３０に示す第３の方法によるゲート電極形成における各工程と共に詳細に説明する。
図２５はレジスト層形成工程の要部断面図の一例である。
先ず、図２５に示すように、ゲート絶縁膜４上にｐｏｌｙ−Ｓｉ層５を形成する（ステップＳ４０）。その厚さは、例えば１２０ｎｍである。
次いで、ＳｉＣ層７１をプラズマＣＶＤ又はスピンコートにより形成する（ステップＳ４１）。その厚さは、例えば１００ｎｍである。
次いで、ＳｉＣ層７１上にＳｉＯ2層７２をＬＰＣＶＤにより形成する（ステップＳ４２）。その厚さは、例えば３０ｎｍである。
次いで、ＳｉＯ2層７２上に反射防止層７３を形成する（ステップＳ４３）。その厚さは、例えば８０ｎｍである。
そして、図８に示すゲート電極１２に対応する部分の反射防止層７３上にレジスト層７４を形成する（ステップＳ４４）。その厚さと幅は、プロセス中に変形、倒れ等がおきない程度にする。具体的には、その厚さが２５０ｎｍで、その幅は８０ｎｍとする。
図２６はエッチング工程の要部断面図の一例である。
次に、図２６に示すように、レジスト層７４をマスクにして反射防止層７３を例えば、Ｏ2／ＣＦ4の混合ガスを用いたプラズマによりエッチングし（ステップＳ４５）、ＳｉＯ2層７２を例えば、フッ素含有ガス（ＣＦ4等）を用いたプラズマによりエッチングする（ステップＳ４６）。
次いで、ＳｉＣ層７１を例えばフッ素含有ガス（ＣＦ4、ＳＦ6等）又はＯ2／ＣＨ2Ｆ2の混合ガスを用いたプラズマによりエッチングする（ステップＳ４７）。
図２７はレジスト層及び反射防止層除去工程の要部断面図の一例である。
図２６に示すレジスト層７４及び反射防止層７３を除去し（ステップＳ４８）、ＳｉＯ2層７２を露出させる。
図２８はＳｉＣ層側面酸化膜形成工程の要部断面図の一例である。
次に、図２８に示すように、ＳｉＣ層７１の側面部を変質させるために、例えば、基板温度が２５０℃程度で、ダウンフロー型プラズマアッシング法を用いるか、あるいはＯ2ガスを含んだプラズマによるｉｎ−ｓｉｔｕ処理（温度は数１０℃程度）で、ＳｉＣ層７１の側面に、酸化膜７１ａを形成する（ステップＳ４９）。基板温度を２５０℃としているのは、前工程で注入した不純物の拡散を防止するためである。
図２９はハードマスク形成工程の要部断面図の一例である。
次に、図２８に示すＳｉＯ2層７２及び酸化膜７１ａを希釈ＨＦ溶液（例えば０．５％ｗｔ）を用いたエッチングにより選択的に除去する。そして、材質がＳｉＣであるハードマスク７１ｂを形成する（ステップＳ５０）。ハードマスク７１ｂの幅は、例えば２０ｎｍである。
尚、ハードマスク７１ｂについては、その全体を酸化させて、ＳｉＯＣ又はＳｉＯ2で構成されるハードマスク７１ｂとしてもよい（ステップＳ５１）。ハードマスク７１ｂの成分をＳｉＯＣ又はＳｉＯ2にすることにより、次工程においてハードマスク７１ｂのエッチング速度を低減させることができ、ハードマスク７１ｂの膜減りを抑制することができるからである。また、こうすることで、ゲート電極形成後の後処理として一般的に使用される希釈ＨＦ溶液等で、ハードマスクを容易に除去することもできる。
図３０はゲート電極形成工程の要部断面図の一例である。
ハードマスク７１ｂをマスクにして、ｐｏｌｙ−Ｓｉ層５をＨＢｒ等を用いたプラズマによりエッチングする。これにより、ゲート電極１２が形成される（ステップＳ５２）。その幅は、例えば２０ｎｍである。
このような方法によれば、レジスト層７４は、プロセス中に変形することのない充分な機械強度を有した形状を維持しており、安定してＳｉＣ層７１をエッチングすることができる。また、ＳｉＣ層７１上に、予めＳｉＯ2層７２が形成されているので、ＳｉＣ層７１側面に酸化膜７１ａを形成する際に、ＳｉＯ2層７２の膜減りが生じることがなく、プロセス条件のマージンが拡大する。
またＳｉＯ2層７２がＳｉＣ層７１の上面に形成したままｉｎ−ｓｉｔｕでプラズマ処理を行うので、ＳｉＣ層７１の上面がエッチングされず、ＳｉＣ層７１の側面のみが酸化される。そして、酸化膜７１ａを除去することによりＳｉＣ層７１が縮小される。その結果、ハードマスク７１ｂの膜厚を所定の膜厚に確保することができ、且つハードマスク７１ｂの上面両側の角が丸まり難くなる。これにより、ハードマスク７１ｂを介して、ｐｏｌｙ−Ｓｉ層５をエッチングすることにより、微細なゲート電極１２を安定して形成できるようになる。
尚、第２、３の方法では、ＳｉＣ層７１の材質の代わりにＳｉＯＣを形成させてもよい。また、上記第１、２及び３の方法は、図２に示すＭＯＳＦＥＴ２０側のゲート電極形成工程についても転用できる。
次に、第２の実施の形態について説明する。
以下、第２の実施の形態のＣＭＯＳＦＥＴについて、第１の実施の形態で説明したＣＭＯＳＦＥＴ及びその製造方法の相違点を中心に説明し、図２に示した要素と同一の構成については、同一の符号を附し、その説明の詳細は省略する。
図３１は第２の実施の形態のＣＭＯＳＦＥＴの要部断面図の一例である。
図３１に示す第２の実施の形態のＣＭＯＳＦＥＴ１ｂは、ｐＭＯＳ領域４０に不純物であるＢが注入されている点で、図２に示す第１の実施の形態のＣＭＯＳＦＥＴ１ａと異なっている。他の構成については、図２に示した要素と同一の構成である。
図３２は第２の実施の形態のＣＭＯＳＦＥＴ製造の原理説明図の一例である。また、図３３、３４は第２の実施の形態のＣＭＯＳＦＥＴ製造における各工程の要部断面図の一例である。
以下、図３２に示す第２の実施の形態のＣＭＯＳＦＥＴ製造の原理を、図３３、３４に示す第２の実施の形態のＣＭＯＳＦＥＴ製造における各工程と共に詳細に説明する。
尚、ステップＳ６０からステップＳ６２までは、図３に示すステップＳ１０からステップＳ１２までと同内容なので、その工程図については省略する。また、ステップＳ６４からステップＳ６７までは、図３に示すステップＳ１３からステップＳ１６と同内容なので、その工程図については省略する。さらに、ステップＳ６９からステップＳ７０までは、図３に示すステップＳ１８からステップＳ１９と同内容なので、その工程図については省略する。
先ず、Ｓｉ基板２にＳＴＩ３によって素子分離を行った後、ｎＭＯＳ領域３０及びｐＭＯＳ領域４０を画定する（ステップＳ６０）。次に、Ｓｉ基板２上に、ゲート絶縁膜４を形成し、ｐｏｌｙ−Ｓｉ層５を形成する（ステップＳ６１）。次に、ｎＭＯＳ領域３０のｐｏｌｙ−Ｓｉ層５に不純物を注入する（ステップＳ６２）。
図３３は不純物注入工程の要部断面図の一例である。
ｐＭＯＳ領域４０に不純物が注入されるようにマスク６ｂをして、Ｇｅ（ゲルマニウム）を２０ｋｅＶで１×１０15／ｃｍ2のドース量で注入して、プリアモルファス化を行う。次に、Ｂイオンを５ｋｅＶで１×１０15／ｃｍ2のドース量で注入する（ステップＳ６３）。
続いて、ｐｏｌｙ−Ｓｉ層５上に、ゲート電極形成用のハードマスク７を形成する（ステップＳ６４）。次に、ハードマスク７をゲート電極形状にパターニングした後、ｎＭＯＳ領域３０及びｐＭＯＳ領域４０にゲート電極１２、２２を形成する（ステップＳ６５）。次に、ｎＭＯＳ領域及びｐＭＯＳ領域のソース・ドレイン・エクステンション領域１４、２４に不純物を注入した後（ステップＳ６６）、ゲート電極側面に側壁絶縁膜１３、２３を形成する（ステップＳ６７）。
図３４はソース・ドレイン領域形成工程の要部断面図の一例である。
ゲート電極２２の両側にＰイオンを注入し、ゲート電極１２の両側にＢイオンを注入して、ソース・ドレイン領域１５、２５を形成する（ステップＳ６８）。
次に、活性化アニールを行った後、ゲート電極１２、２２及びソース・ドレイン領域１５、２５に対応する部分のゲート絶縁膜４を除去してゲート電極１２、２２及びソース・ドレイン領域１５、２５の表面を露出させる（ステップＳ６９）。そして、Ｃｏ膜をゲート電極１２、２２及びソース・ドレイン領域１５、２５上に形成し、サリサイドプロセスによりＣｏＳｉで構成されるシリサイド膜１６、１７、２６、２７をゲート電極１２、２２及びソース・ドレイン領域１５、２５上に形成する（ステップＳ７０）。
このようなフローにより、図３１に示すＣＭＯＳＦＥＴ１ｂが得られる。
これにより、図３１に示す第２の実施の形態のＣＭＯＳＦＥＴ１ｂを製造することができる。
このようなＣＭＯＳＦＥＴ１ｂの製造方法に対しても、上記第１、２及び３の方法を用いることができ、同様の効果が得られる。
以上、本発明の半導体装置の製造方法を、フロー及び図示の実施の形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、本発明に、他の任意の構成物や工程が付加されていてもよい。また、上述した各実施の形態の任意の２以上の構成を組み合わせたものであってもよい。
さらに、上記説明の第１、２及び３の方法は、上記サリサイドプロセスを用いない場合にも容易に転用することができる。
例えば、ゲート電極の構成をＳｉＮ層／ＷＳｉ（珪化タングステン）層／ｐｏｌｙ−Ｓｉ層の３層構造にすることにより、上記第１の方法がそのまま転用できる。また、第２、３の方法を転用するには、ＳｉＣ層形成前に、予めＳｉＮ層を形成させる。即ち、ＳｉＣ層／ＳｉＮ層／ＷＳｉ層／ｐｏｌｙ−Ｓｉ層の４層構造にすることで、上記第２、３の方法を容易に転用できる。
さらに上記ＷＳｉ層をＷ（タングステン）／ＷＮ（窒化タングステン）層、Ｗ／ＴｉＮ（窒化チタン）層に置換することもできる。この場合、ＷＮ層、ＴｉＮ層はＷとｐｏｌｙ−Ｓｉのバリア層になる。
また、ゲート電極として、メタルゲート電極を用いた場合は、例えば、単層のｐｏｌｙ−Ｓｉ層をｐｏｌｙ−Ｓｉ層／メタル層の２層構造にすることにより、上記第１、２及び３の方法を転用できる。この場合のメタルとして例えばＴｉ（チタン）、Ｚｒ（ジルコニウム）、Ｗ、Ｔａ（タンタル）、Ｎｉ（ニッケル）、Ｍｏ（モリブデン）及びこれらにＮ2を注入したもの等が用いられる。
またゲート絶縁膜については、ＳｉＯ2、ＳｉＯＮ、ＳｉＮ、ＨｆＯ2（酸化ハフニウム）、ＨｆＳｉＮ（ハフニウム窒化シリコン）のうち、いずれであってもかまわない。また、メモリビット線については、ＷＳｉ／Ｓｉ、Ｗ／ＴｉＮの積層構造等を用いればよい。
また、以上の説明では、ゲート電極形成を例にして説明したが、上記の第１、２及び３の方法は、半導体装置における配線等の種々のパターン形成に同様に転用することが可能である。
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
 符号の説明
１ａ、１ｂ ＣＭＯＳＦＥＴ
２ Ｓｉ基板
３ ＳＴＩ
４、１１、２１ ゲート絶縁膜
５ ｐｏｌｙ−Ｓｉ層
６ａ マスク
７、５１ｂ、５４ｂ、７１ｂ ハードマスク
１０、２０ ＭＯＳＦＥＴ
１２、２２ ゲート電極
１３、２３ 側壁絶縁膜
１４、２４ ソース・ドレイン・エクステンション領域
１５、２５ ソース・ドレイン領域
１６、１７、２６、２７ シリサイド膜
３０ ｎＭＯＳ領域
４０ ｐＭＯＳ領域
５１ ＳｉＮ層
５１ａ、５４ａ、７１ａ 酸化膜
５２、７３ 反射防止層
５３、５５、７４ レジスト層
５４、７１ ＳｉＣ層
７２ ＳｉＯ2層

Claims (7)

  1. 導電層上に第１のマスク層を形成する工程と、
    前記第１のマスク層上に絶縁層を形成する工程と、
    前記絶縁層上に第２のマスク層を形成する工程と、
    前記第２のマスク層をパターニングする工程と、
    パターニング後の前記第２のマスク層を用いて前記絶縁層及び前記第１のマスク層をパターニングする工程と、
    露出する前記第１のマスク層の側壁を変質させる工程と、
    変質された前記側壁と共に前記絶縁層を除去する工程と、
    前記側壁及び前記絶縁層を除去した後に、前記第１のマスク層を用いて前記導電層をパターニングする工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 露出する前記第１のマスク層の前記側壁を変質させる工程においては、
    前記側壁を酸化して酸化膜を形成することを特徴とする請求項１記載の半導体装置の製造方法。
  3. パターニング後の前記第２のマスク層を用いて前記絶縁層及び前記第１のマスク層をパターニングする工程後に、
    前記第２のマスク層を除去する工程を有し、
    前記第２のマスク層を除去する工程後に、
    露出する前記第１のマスク層の前記側壁を変質させることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記第２のマスク層をパターニングする工程においては、
    前記第２のマスク層をレジストを用いて形成し、パターニング後の前記第２のマスク層を用いて前記第１のマスク層をパターニングするまでの間に前記第２のマスク層の形状を維持することのできる寸法でパターニングすることを特徴とする請求項１乃至３のいずれかに記載の半導体装置の製造方法。
  5. 前記絶縁層を形成する工程後に、
    前記絶縁層上に反射防止層を形成する工程を有し、
    前記絶縁層上に前記第２のマスク層を形成する工程においては、
    前記反射防止層上に前記第２のマスク層をレジストを用いて形成することを特徴とする請求項１乃至４のいずれかに記載の半導体装置の製造方法。
  6. 前記第１のマスク層は、ＳｉＣ又はＳｉＯＣであることを特徴とする請求項１乃至５のいずれかに記載の半導体装置の製造方法。
  7. 前記絶縁層は、ＳｉＯ 2 であることを特徴とする請求項１乃至６のいずれかに記載の半導体装置の製造方法。
JP2008509643A 2006-03-31 2006-03-31 半導体装置の製造方法 Expired - Fee Related JP5040913B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/306914 WO2007116492A1 (ja) 2006-03-31 2006-03-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2007116492A1 JPWO2007116492A1 (ja) 2009-08-20
JP5040913B2 true JP5040913B2 (ja) 2012-10-03

Family

ID=38580801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008509643A Expired - Fee Related JP5040913B2 (ja) 2006-03-31 2006-03-31 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20090042402A1 (ja)
JP (1) JP5040913B2 (ja)
WO (1) WO2007116492A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8247332B2 (en) 2009-12-04 2012-08-21 Novellus Systems, Inc. Hardmask materials
JP5656010B2 (ja) * 2009-12-04 2015-01-21 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ ハードマスク膜を形成する方法およびハードマスク膜を成膜する装置
US8268712B2 (en) 2010-05-27 2012-09-18 United Microelectronics Corporation Method of forming metal gate structure and method of forming metal gate transistor
US10832904B2 (en) 2012-06-12 2020-11-10 Lam Research Corporation Remote plasma based deposition of oxygen doped silicon carbide films
US10211310B2 (en) 2012-06-12 2019-02-19 Novellus Systems, Inc. Remote plasma based deposition of SiOC class of films
US9234276B2 (en) 2013-05-31 2016-01-12 Novellus Systems, Inc. Method to obtain SiC class of films of desired composition and film properties
US10325773B2 (en) 2012-06-12 2019-06-18 Novellus Systems, Inc. Conformal deposition of silicon carbide films
US9337068B2 (en) 2012-12-18 2016-05-10 Lam Research Corporation Oxygen-containing ceramic hard masks and associated wet-cleans
US10297442B2 (en) 2013-05-31 2019-05-21 Lam Research Corporation Remote plasma based deposition of graded or multi-layered silicon carbide film
US20160314964A1 (en) 2015-04-21 2016-10-27 Lam Research Corporation Gap fill using carbon-based films
US9847221B1 (en) 2016-09-29 2017-12-19 Lam Research Corporation Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
US10002787B2 (en) 2016-11-23 2018-06-19 Lam Research Corporation Staircase encapsulation in 3D NAND fabrication
US9837270B1 (en) 2016-12-16 2017-12-05 Lam Research Corporation Densification of silicon carbide film using remote plasma treatment
US10840087B2 (en) 2018-07-20 2020-11-17 Lam Research Corporation Remote plasma based deposition of boron nitride, boron carbide, and boron carbonitride films
WO2020081367A1 (en) 2018-10-19 2020-04-23 Lam Research Corporation Doped or undoped silicon carbide deposition and remote hydrogen plasma exposure for gapfill

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015753A (ja) * 1999-04-28 2001-01-19 Toshiba Corp 半導体装置およびその製造方法
JP2001237420A (ja) * 2000-02-24 2001-08-31 Nec Corp 半導体装置のゲート電極の形成方法
JP2003179064A (ja) * 2001-12-10 2003-06-27 Sony Corp 配線パターンの形成方法
JP2004228258A (ja) * 2003-01-22 2004-08-12 Renesas Technology Corp 半導体装置の製造方法
JP2004247444A (ja) * 2003-02-13 2004-09-02 Sony Corp 薄膜パターンの形成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4816098A (en) * 1987-07-16 1989-03-28 Texas Instruments Incorporated Apparatus for transferring workpieces
EP0581168B1 (en) * 1992-07-22 1996-10-02 Mitsubishi Rayon Co., Ltd. Hydrophobic porous membranes, process for the manufacture thereof and their use
US6930028B1 (en) * 1997-06-09 2005-08-16 Texas Instruments Incorporated Antireflective structure and method
US6251794B1 (en) * 1999-02-18 2001-06-26 Taiwan Semiconductor Manufacturing Company Method and apparatus with heat treatment for stripping photoresist to eliminate post-strip photoresist extrusion defects
JP2000349152A (ja) * 1999-03-29 2000-12-15 Sony Corp 半導体装置の製造方法
US6461801B1 (en) * 1999-05-27 2002-10-08 Matrix Integrated Systems, Inc. Rapid heating and cooling of workpiece chucks
US6451673B1 (en) * 2001-02-15 2002-09-17 Advanced Micro Devices, Inc. Carrier gas modification for preservation of mask layer during plasma etching
DE10230696B4 (de) * 2002-07-08 2005-09-22 Infineon Technologies Ag Verfahren zur Herstellung eines Kurzkanal-Feldeffekttransistors
JP2004152862A (ja) * 2002-10-29 2004-05-27 Fujitsu Ltd 半導体装置の製造方法
CN100444308C (zh) * 2003-05-07 2008-12-17 亚舍立技术公司 宽温度范围的卡盘***
US20070163995A1 (en) * 2006-01-17 2007-07-19 Tokyo Electron Limited Plasma processing method, apparatus and storage medium

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015753A (ja) * 1999-04-28 2001-01-19 Toshiba Corp 半導体装置およびその製造方法
JP2001237420A (ja) * 2000-02-24 2001-08-31 Nec Corp 半導体装置のゲート電極の形成方法
JP2003179064A (ja) * 2001-12-10 2003-06-27 Sony Corp 配線パターンの形成方法
JP2004228258A (ja) * 2003-01-22 2004-08-12 Renesas Technology Corp 半導体装置の製造方法
JP2004247444A (ja) * 2003-02-13 2004-09-02 Sony Corp 薄膜パターンの形成方法

Also Published As

Publication number Publication date
US20090042402A1 (en) 2009-02-12
WO2007116492A1 (ja) 2007-10-18
JPWO2007116492A1 (ja) 2009-08-20

Similar Documents

Publication Publication Date Title
JP5040913B2 (ja) 半導体装置の製造方法
CN109860117B (zh) 用于减小晶体管间隔的切割金属栅极工艺
US8039203B2 (en) Integrated circuits and methods of design and manufacture thereof
US20070037101A1 (en) Manufacture method for micro structure
US7759239B1 (en) Method of reducing a critical dimension of a semiconductor device
TWI783439B (zh) 半導體裝置及其形成方法
US8216888B2 (en) Eliminating poly uni-direction line-end shortening using second cut
US8263485B2 (en) Method for fabricating semiconductor device
US20060177977A1 (en) Method for patterning fins and gates in a FinFET device using trimmed hard-mask capped with imaging layer
US7803518B2 (en) Method for manufacturing micro structure
TWI508137B (zh) 形成目標圖案的方法
JP2009509325A (ja) 半導体デバイスおよびその製造方法
CN110970307A (zh) 半导体装置的形成方法
JP2007165558A (ja) 半導体装置およびその製造方法
US9564371B2 (en) Method for forming semiconductor device
KR100349364B1 (ko) 반도체 소자의 게이트 제조방법
US7351663B1 (en) Removing whisker defects
KR100469913B1 (ko) 반도체소자의 제조방법
US8759174B2 (en) Selective removal of a silicon oxide layer
JP2006041339A (ja) Ｃｍｏｓ集積回路
JP2007335783A (ja) 半導体装置の製造方法
KR100480894B1 (ko) 복합 반도체 장치의 제조방법
KR100911864B1 (ko) 반도체 소자의 제조방법
TW202205524A (zh) 半導體裝置的製作方法
TWI289907B (en) Method for fabricating metal oxide semiconductor transistor and memory device memory cell array thereof

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120625

R150 Certificate of patent or registration of utility model

Ref document number: 5040913

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees