JP5037176B2

JP5037176B2 - Liquid crystal display

Info

Publication number: JP5037176B2
Application number: JP2007053854A
Authority: JP
Inventors: 秀樹野崎; 隆宏小林
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2007-03-05
Filing date: 2007-03-05
Publication date: 2012-09-26
Anticipated expiration: 2027-03-05
Also published as: JP2008216630A

Description

本発明は、液晶表示装置に関し、より詳しくは、当該装置に用いるバックライトの点灯制御に関する。 The present invention relates to a liquid crystal display device, and more particularly, to a lighting control of a backlight used in the equipment.

液晶を応用した表示装置は、薄型、軽量、低電力駆動という利点を有することから広く使用されている。特に、マトリクス状に配置した複数の画素を有するアクティブマトリクス型の液晶表示装置は、クロストークの少ない鮮明な画像表示が得られることから、コンピュータモニタ、テレビジョン等に利用されている。 Display devices to which liquid crystals are applied are widely used because they have the advantages of being thin, lightweight, and driven with low power. In particular, an active matrix liquid crystal display device having a plurality of pixels arranged in a matrix can be used for a computer monitor, a television, and the like because a clear image display with little crosstalk can be obtained.

このアクティブマトリクス型の液晶表示装置の液晶表示パネルは、２つの基板と、両基板に封止される液晶とで構成されている。２つの基板のうちの一方の基板には、マトリクス状に配置される各画素毎に薄膜トランジスタなどのスイッチング素子と、当該スイッチング素子に接続された画素電極とが設けられ、他方の基板には、各画素電極に対応する対向電極が設けられている。 The liquid crystal display panel of this active matrix type liquid crystal display device is composed of two substrates and liquid crystal sealed on both substrates. One of the two substrates is provided with a switching element such as a thin film transistor and a pixel electrode connected to the switching element for each pixel arranged in a matrix, and the other substrate has each A counter electrode corresponding to the pixel electrode is provided.

このように構成された液晶表示パネルを有するアクティブマトリクス型の液晶表示装置においては、各画素電極と対向電極との間に挟まれた液晶部分に所定の電圧を印加することにより、上記液晶部分の配向状態を各画素毎に変化させて、上記液晶部分を透過する光量を変化させる。すなわち、上記液晶部分に印加する電圧を制御することにより、上記液晶部分を透過する光量を制御して画像及び動画表示を行う。 In an active matrix liquid crystal display device having a liquid crystal display panel configured as described above, a predetermined voltage is applied to a liquid crystal portion sandwiched between each pixel electrode and a counter electrode, whereby the liquid crystal portion of the liquid crystal portion is The alignment state is changed for each pixel, and the amount of light transmitted through the liquid crystal portion is changed. That is, by controlling the voltage applied to the liquid crystal portion, the amount of light transmitted through the liquid crystal portion is controlled to display images and moving images.

このアクティブマトリクス型の液晶表示装置は、上記液晶部分が容量性負荷として作用することにより、直前に印加された電圧に応じた配向状態を、次のフレーム期間において電圧が印加されるまで保持する、いわゆるホールド型の表示装置である。 In this active matrix type liquid crystal display device, the liquid crystal portion acts as a capacitive load, thereby maintaining the alignment state according to the voltage applied immediately before the voltage is applied in the next frame period. This is a so-called hold type display device.

このようなホールド型の表示装置は、ＣＲＴに代表されるインパルス型の表示装置に比べ、時間周波数特性、空間周波数特性が低く、画像が一様な輝度になるまで時間がかかるために、画像のぼけ及び残像が生じることが知られている。このため、従来、液晶表示パネルの裏面に配置するバックライトの全体を走査信号に同期させて点滅させ、見掛け上、インパルス型の表示装置に近づけることで、画像のぼけ及び残像の発生を抑える方式が知られている。 Such a hold-type display device has lower time-frequency characteristics and spatial frequency characteristics than an impulse-type display device typified by a CRT, and it takes time until the image has uniform brightness. It is known that blurs and afterimages occur. For this reason, conventionally, the entire backlight arranged on the back surface of the liquid crystal display panel blinks in synchronization with the scanning signal, and apparently approaches an impulse-type display device, thereby suppressing image blurring and afterimage generation. It has been known.

しかしながら、上記方式では、バックライトの全体を一括して点滅させるため、平均光量が減少し、液晶表示パネルの輝度ムラ、表面輝度の低下が生じるという問題点がある。
この問題点を改善するために、例えば、特許文献１（特開２０００−３２１５５１号公報）には、液晶表示パネルの裏面に複数の直下型バックライトを走査線に平行な方向に配置し、走査信号に同期して上記バックライトを順次点滅させることで、液晶表示パネルの輝度ムラ、表面輝度の低下を抑えた装置が開示されている。
特開２０００−３２１５５１号公報 However, in the above method, since the entire backlight is flashed in a lump, the average amount of light is reduced, resulting in a problem of uneven brightness of the liquid crystal display panel and a decrease in surface brightness.
In order to improve this problem, for example, in Patent Document 1 (Japanese Patent Laid-Open No. 2000-321551), a plurality of direct type backlights are arranged on the back surface of the liquid crystal display panel in a direction parallel to the scanning lines, and scanning is performed. An apparatus is disclosed in which the backlight is sequentially blinked in synchronization with a signal, thereby suppressing unevenness in brightness and a decrease in surface brightness of the liquid crystal display panel.
JP 2000-321551 A

特許文献１の装置においては、液晶表示パネルの全体的には従来よりも輝度ムラ、表面輝度の低下を抑えられるものの、液晶表示パネルのバックライトに照射されるエリアと照射されないエリアとの境目付近では急峻に輝度差が生じて輝度ムラが生じる。
近年、液晶表示装置においては、より鮮明な画像表示が求められるとともに液晶表示パネルの大型化が進んでおり、特許文献１の装置では求められるレベルに対応できなくなってきている。 In the apparatus of Patent Document 1, the entire liquid crystal display panel can suppress brightness unevenness and surface brightness lower than before, but near the boundary between the area irradiated to the backlight of the liquid crystal display panel and the area not irradiated In this case, a brightness difference is sharply generated and brightness unevenness occurs.
In recent years, in liquid crystal display devices, a clearer image display is required and the size of the liquid crystal display panel is increasing, and the device of Patent Document 1 cannot cope with the required level.

従って、本発明の目的は、上記問題を解決することにあって、画像のぼけ及び残像の発生を抑えるとともに液晶表示パネルの輝度ムラを抑えた液晶表示装置を提供することにある。 Accordingly, an object of the present invention is to provide, for solving the above problems is to provide a liquid crystal display equipment with suppressed uneven brightness of the liquid crystal display panel while suppressing the occurrence of blurring and afterimages of the image.

上記目的を達成するために、本発明は以下のように構成する。 In order to achieve the above object, the present invention is configured as follows.

本発明によれば、容量素子を有する画素を水平方向に配列した水平ラインを、垂直方向に複数並べて構成した液晶表示パネルと、上記水平ラインに配列した画素の容量素子を映像信号のレベルに応じた値に充電することにより、映像信号の書き込みを行う水平駆動回路と、１本の水平ラインの書き込みに続いて、次の水平ラインの書き込みの選択を順次制御する垂直駆動回路と、上記液晶パネルをＭ個（Ｍは２以上の自然数）のエリアに分け、Ｍ個のエリアのそれぞれの背面側に配置したＭ本のバックライトと、上記バックライトを制御するバックライト制御装置とを備え、上記バックライト制御装置は、各エリアにおいて、先頭にある第１の水平ラインの書き込みが開始される時点から第１の所定期間経過後に上記バックライトの点灯を開始し、上記第１の所定期間経過後から第２の所定期間経過後に上記バックライトの照度を目標レベルの照度に達するように制御し、かつ先頭にある第１の水平ラインの書き込みが開始される時点から第３の所定期間経過後に上記バックライトの減灯を開始し、上記第３の所定期間経過後から第４の所定期間経過後に上記バックライトが消灯するように制御し、さらに前記第２の所定時間と前記第４の所定時間は、前記先頭の第１の水平ラインから最後の水平ラインまでの書き込みを行う期間を１フレーム期間Ｔｆとしたとき、Ｔｆ／２Ｍより小さく設定したことを特徴とする。 According to the present invention, a liquid crystal display panel in which a plurality of horizontal lines in which pixels having capacitive elements are arranged in the horizontal direction are arranged in the vertical direction, and the capacitive elements of the pixels arranged in the horizontal lines in accordance with the level of the video signal. A horizontal drive circuit for writing a video signal by charging to a predetermined value, a vertical drive circuit for sequentially controlling selection of writing of the next horizontal line following writing of one horizontal line, and the liquid crystal panel Are divided into M areas (M is a natural number of 2 or more), M backlights arranged on the back side of each of the M areas, and a backlight control device for controlling the backlight, In each area, the backlight control device turns on the backlight after the first predetermined period has elapsed from the start of writing of the first horizontal line at the head. Then, the illuminance of the backlight is controlled so as to reach the illuminance of the target level after the elapse of the second predetermined period from the elapse of the first predetermined period, and writing of the first horizontal line at the head is started. Control is performed so that the backlight is turned off after a third predetermined period has elapsed from the time point, the backlight is turned off after a fourth predetermined period has elapsed since the third predetermined period has elapsed , and the second The predetermined time and the fourth predetermined time are set to be smaller than Tf / 2M when a period for writing from the first horizontal line to the last horizontal line is defined as one frame period Tf. And

本発明によれば、液晶表示パネルの水平ラインの書き込みの進展に連動して、Ｍ本（Ｍは２以上の自然数）のバックライトを順次点灯させるので、見掛け上インパルス状態を実現して、画像のぼけ及び残像の発生を抑えることができる。
また、本発明の液晶表示装置によれば、各バックライトを点灯させるとき、各バックライトの照度が徐々に上昇するように制御するので、バックライトに照射されるエリアと照射されないエリアとの境目付近の輝度差が緩やかに生じることとなり、輝度ムラが低減される。 According to the present invention , M (M is a natural number of 2 or more) backlights are sequentially turned on in conjunction with the progress of writing on the horizontal line of the liquid crystal display panel. Generation of blur and afterimage can be suppressed.
Further, according to the liquid crystal display device of the present invention, when each backlight is turned on, the illuminance of each backlight is controlled to gradually increase, so that the boundary between the area irradiated with the backlight and the area not irradiated with the backlight is controlled. A luminance difference in the vicinity is gradually generated, and luminance unevenness is reduced.

本発明の記述を続ける前に、添付図面において同じ部品については同じ参照符号を付している。
以下、本発明の最良の実施の形態について、図面を参照しながら説明する。 Before continuing the description of the present invention, the same parts are denoted by the same reference numerals in the accompanying drawings.
The best mode for carrying out the present invention will be described below with reference to the drawings.

《実施形態》
図１〜図３を用いて、本発明の実施形態にかかる液晶表示装置の全体構成について説明する。図１は、本発明の実施形態にかかる液晶表示装置の概略構成を示す図であり、図２は、その液晶表示装置が有する液晶表示パネルの画素の構成を示す部分拡大図であり、図３は、その液晶表示装置が有する液晶表示パネルとバックライトとの位置関係を示す説明図である。 <Embodiment>
The overall configuration of the liquid crystal display device according to the embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a diagram illustrating a schematic configuration of a liquid crystal display device according to an embodiment of the present invention, and FIG. 2 is a partially enlarged view illustrating a configuration of a pixel of a liquid crystal display panel included in the liquid crystal display device. These are explanatory drawings showing the positional relationship between the liquid crystal display panel and the backlight of the liquid crystal display device.

図１に示すように、本発明の実施形態にかかる液晶表示装置は、複数の画素１１０を有する液晶表示パネル１００と、垂直駆動回路２００と、水平駆動回路３００と、液晶表示パネル１００の背面に配置され、液晶表示パネル１００のそれぞれの画素１１０に光を照射する複数（ここでは一例として４本）の直下型バックライトＬ１〜Ｌ４と、バックライトＬ１〜Ｌ４が照射する光の照度を制御するバックライト制御装置５００とで構成されている。 As shown in FIG. 1, a liquid crystal display device according to an embodiment of the present invention includes a liquid crystal display panel 100 having a plurality of pixels 110, a vertical drive circuit 200, a horizontal drive circuit 300, and a back surface of the liquid crystal display panel 100. The plurality of (four as an example) direct-type backlights L1 to L4 that are arranged and irradiate light to the respective pixels 110 of the liquid crystal display panel 100, and the illuminance of the light emitted from the backlights L1 to L4 are controlled. And a backlight control device 500.

液晶表示パネル１００は、画素１１０を水平方向に配列した水平ラインを垂直方向に複数並べて構成した、アクティブマトリクス型の液晶パネルである。画素１１０は、例えば１１２５行×１９２０列程度配置されるものであるが、ここでは説明を容易にするため、２０行×３０列配置されるものとして説明する。 The liquid crystal display panel 100 is an active matrix liquid crystal panel in which a plurality of horizontal lines in which pixels 110 are arranged in the horizontal direction are arranged in the vertical direction. The pixels 110 are arranged, for example, about 1125 rows × 1920 columns, but here, for ease of explanation, the pixels 110 will be described as being arranged 20 rows × 30 columns.

図２に示すように、各画素１１０は、アレイ基板１２０上に図示しない絶縁膜を介して配置された複数本（ここでは３０本）の信号線ｈ１〜ｈ３０と、信号線ｈ１〜ｈ３０と交差する複数本（ここでは２０本）の走査線ｓ１〜ｓ２０との各交差部に形成されている。図１に示すように、信号線ｈ１〜ｈ３０のそれぞれの端部は、水平駆動回路３００に接続され、走査線ｓ１〜ｓ２０のそれぞれの端部は、垂直駆動回路２００に接続されている。 As shown in FIG. 2, each pixel 110 intersects a plurality (30 in this case) of signal lines h 1 to h 30 arranged on an array substrate 120 via an insulating film (not shown) and the signal lines h 1 to h 30. Are formed at respective intersections with a plurality (20 in this case) of scanning lines s1 to s20. As shown in FIG. 1, each end of the signal lines h 1 to h 30 is connected to the horizontal drive circuit 300, and each end of the scan lines s 1 to s 20 is connected to the vertical drive circuit 200.

画素１１０において、スイッチング素子１１４は、薄膜トランジスタなどで構成された映像信号書き込み用のスイッチング素子である。薄膜トランジスタは、ゲート、ソース、及びドレインを有する。ゲートは１水平ライン（図１の横方向（水平方向）に配列された画素）毎に共通に走査線ｓ１〜ｓ２０に接続されている。ソースは１垂直ライン（図１の縦方向（垂直方向）に配列された画素）毎に信号線ｈ１〜ｈ３０に共通に接続されている。ドレインは、アレイ基板１２０上に形成された画素電極１１３に接続されている。画素電極１１３は容量素子１１７に接続されている。アレイ基板１２０と対向する図示しない対向基板上には、画素電極１１３と電気的に相対するように対向電極１１５が形成されている。画素電極１１３と対向電極１１５との間には液晶（層）１１６が保持されている。 In the pixel 110, the switching element 114 is a video signal writing switching element formed of a thin film transistor or the like. The thin film transistor has a gate, a source, and a drain. The gate is commonly connected to the scanning lines s1 to s20 for each horizontal line (pixels arranged in the horizontal direction (horizontal direction) in FIG. 1). The source is commonly connected to the signal lines h1 to h30 for each vertical line (pixels arranged in the vertical direction (vertical direction) in FIG. 1). The drain is connected to the pixel electrode 113 formed on the array substrate 120. The pixel electrode 113 is connected to the capacitor element 117. A counter electrode 115 is formed on a counter substrate (not shown) facing the array substrate 120 so as to be electrically opposed to the pixel electrode 113. A liquid crystal (layer) 116 is held between the pixel electrode 113 and the counter electrode 115.

図１に示すように、垂直駆動回路２００、水平駆動回路３００、及びバックライト制御装置５００は、制御回路４００に接続されている。制御回路４００は、垂直駆動回路２００に同期信号Ｓｓを出力して、垂直駆動回路２００の駆動動作を制御する。制御回路４００は、水平駆動回路３００に同期信号Ｓｓ及び映像信号Ｖｓを出力して、水平駆動回路３００の駆動動作を制御する。制御回路４００は、バックライト制御装置５００に同期信号Ｓｓを出力して、バックライト制御装置５００の駆動動作を制御する。 As shown in FIG. 1, the vertical drive circuit 200, the horizontal drive circuit 300, and the backlight control device 500 are connected to the control circuit 400. The control circuit 400 outputs a synchronization signal Ss to the vertical drive circuit 200 and controls the drive operation of the vertical drive circuit 200. The control circuit 400 outputs the synchronization signal Ss and the video signal Vs to the horizontal driving circuit 300 to control the driving operation of the horizontal driving circuit 300. The control circuit 400 outputs a synchronization signal Ss to the backlight control device 500 and controls the driving operation of the backlight control device 500.

垂直駆動回路２００は、同期信号Ｓｓに基づいて、走査線ｓ１〜ｓ２０を垂直方向に線順次に駆動して、１フレーム期間（例えば、１６、７ｍｓｅｃ）にわたって一画面の走査を行うように構成されている。すなわち、垂直駆動回路２００は、同期信号Ｓｓのパルスが入力される毎に、走査線ｓ１〜ｓ２０を線順次に駆動し、同期信号Ｓｓのパルスが２０回入力されることで全走査線の駆動を完了するように構成されている。垂直駆動回路２００は、走査線ｓ２０の駆動が完了すると再び走査線ｓ１から走査線ｓ２０へ線順次に駆動する。ここで、例えば走査線ｓ１を駆動するとは、走査線ｓ１上の各画素１１０のスイッチング素子１１４をオン状態にすることをいう。 The vertical driving circuit 200 is configured to scan one screen over one frame period (for example, 16 or 7 msec) by driving the scanning lines s1 to s20 line-sequentially in the vertical direction based on the synchronization signal Ss. ing. That is, the vertical drive circuit 200 drives the scanning lines s1 to s20 line-sequentially every time a pulse of the synchronization signal Ss is input, and drives all the scanning lines by inputting the pulse of the synchronization signal Ss 20 times. Is configured to complete. When the driving of the scanning line s20 is completed, the vertical driving circuit 200 drives again sequentially from the scanning line s1 to the scanning line s20. Here, for example, driving the scanning line s1 means turning on the switching element 114 of each pixel 110 on the scanning line s1.

水平駆動回路３００は、シフトレジスタで構成され、複数のセル（この実施形態では３０個のセル）を有する。これらのセルが集まって、映像信号Ｖｓの１水平ライン分の映像データ（映像信号のレベルともいう）を保持する。同期信号Ｓｓのタイミングで、各セルに保持された映像データに対応した充電電流が流れ、特定された走査線、例えば走査線ｓ１上に配置された画素１１０の容量素子１１７に充電（以下、チャージという）が開始される。以下、画素１１０への充電電流の供給動作を「書き込み」という。この書き込みに応じて各画素１１０の液晶１１６の光透過率が変化し、映像表示が可能となる。 The horizontal drive circuit 300 includes a shift register and has a plurality of cells (30 cells in this embodiment). These cells gather to hold video data (also called video signal level) for one horizontal line of the video signal Vs. At the timing of the synchronization signal Ss, a charging current corresponding to the video data held in each cell flows, and the capacitor element 117 of the pixel 110 disposed on the specified scanning line, for example, the scanning line s1 is charged (hereinafter, charging). Is started). Hereinafter, the operation of supplying the charging current to the pixel 110 is referred to as “writing”. In response to this writing, the light transmittance of the liquid crystal 116 of each pixel 110 changes, and video display becomes possible.

図３に示すように、液晶表示パネル１００の画像表示部１００ａは、水平方向に均等に分割された複数（ここでは一例として４つ）のエリア１〜４で構成されている。エリア１〜４には、それぞれバックライトＬ１〜４が対応するように配置されている。すなわち、エリア１は主にバックライトＬ１からの光が照射され、エリア２は主にバックライトＬ２からの光が照射され、エリア３は主にバックライトＬ３からの光が照射され、エリア４は主にバックライトＬ４からの光が照射される。なお、ここでは、画像表示部１００ａに２０本の水平ラインを配置しているので、図１及び図３に示すように、１つのエリアに対して５本の水平ラインが対応する。各エリアには、複数本のバックライトを配置するようにしてもよい。 As shown in FIG. 3, the image display unit 100 a of the liquid crystal display panel 100 includes a plurality of (here, four as an example) areas 1 to 4 that are equally divided in the horizontal direction. Backlights L1 to L4 are arranged in areas 1 to 4, respectively. That is, the area 1 is mainly irradiated with light from the backlight L1, the area 2 is mainly irradiated with light from the backlight L2, the area 3 is mainly irradiated with light from the backlight L3, and the area 4 is The light from the backlight L4 is mainly irradiated. Here, since 20 horizontal lines are arranged in the image display unit 100a, as shown in FIGS. 1 and 3, five horizontal lines correspond to one area. A plurality of backlights may be arranged in each area.

それぞれのバックライトＬ１〜Ｌ４は、高速かつ任意に照度調整が可能な蛍光灯ランプ、発光ダイオード（ＬＥＤ）等の光源で構成されている。それぞれのバックライトＬ１〜Ｌ４は、バックライト制御装置５００に接続されている。
バックライト制御装置５００は、同期信号Ｓｓに基づいて、予め決められたタイミングでバックライトＬ１〜Ｌ４を順次点灯させる。言い換えれば、バックライト制御装置５００は、上記水平ラインの書き込みの進展に連動して、バックライトＬ１〜Ｌ４を順次点灯させる。さらに、バックライト制御装置５００は、バックライトＬ１〜Ｌ４を、それぞれ独立して任意の照度に制御する。このバックライト制御装置５００は、ＩＣチップで構成されている。なお、このＩＣチップには、垂直駆動回路２００、水平駆動回路３００、制御回路４００の内のいずれか１つ、又はそれらの組み合わせ、又はそれらの全部が内蔵されてもよい。 Each of the backlights L1 to L4 is composed of a light source such as a fluorescent lamp or a light emitting diode (LED) capable of adjusting the illuminance at high speed and arbitrarily. Each of the backlights L 1 to L 4 is connected to the backlight control device 500.
The backlight control device 500 sequentially turns on the backlights L1 to L4 at a predetermined timing based on the synchronization signal Ss. In other words, the backlight control device 500 sequentially turns on the backlights L1 to L4 in conjunction with the progress of writing of the horizontal line. Further, the backlight control device 500 controls the backlights L1 to L4 to have arbitrary illuminances independently of each other. The backlight control device 500 is composed of an IC chip. Note that this IC chip may incorporate any one of the vertical drive circuit 200, the horizontal drive circuit 300, and the control circuit 400, a combination thereof, or all of them.

次に、図１、図４、及び図５を参照して、本発明の実施形態にかかる液晶表示装置における液晶表示パネル１００の駆動動作について説明する。図４は、液晶表示パネル１１０の任意の１垂直ライン上の各画素１１０への映像信号Ｖｓの書き込み状態とバックライトＬ１〜Ｌ４の点灯状態の関係を説明する模式的なタイミングチャートである。図５は、液晶表示パネル１１０の各水平ライン上の各画素１１０への信号線ｈ１〜ｈ２０の駆動状態と同期信号Ｓｓと関係を示すタイミングチャートである。 Next, with reference to FIG. 1, FIG. 4, and FIG. 5, the driving operation of the liquid crystal display panel 100 in the liquid crystal display device according to the embodiment of the present invention will be described. FIG. 4 is a schematic timing chart for explaining the relationship between the writing state of the video signal Vs to each pixel 110 on one arbitrary vertical line of the liquid crystal display panel 110 and the lighting states of the backlights L1 to L4. FIG. 5 is a timing chart showing the relationship between the driving state of the signal lines h1 to h20 to each pixel 110 on each horizontal line of the liquid crystal display panel 110 and the synchronization signal Ss.

なお、ここでは、説明を容易にするため、次のように簡略化したフレームを考える。図４において、第１フレーム期間はフレーム全体が「白」一色で表示される期間であり、第２フレーム期間はフレーム全体が「灰」一色で表示される期間であり、第３フレーム期間はフレーム全体が「黒」一色で表示される期間であるとする。なお、画素１１０は、容量素子１１７のチャージが１００％行われたとき「白」が表示可能となり、５０％行われたとき「灰」が表示可能となり、０％のとき「黒」が表示可能となるものとする。なお、図４において、第１フレーム期間、第２フレーム期間、第３フレーム期間と表示されているが、これは、エリア１について特定されるものである。エリア２については同期信号Ｓｓの５周期分遅れて特定され、他のエリアについても同様な遅れを伴う。さらに、「白」、「灰」、「黒」の表示についても同様である。 Here, in order to facilitate the explanation, a simplified frame is considered as follows. In FIG. 4, the first frame period is a period in which the entire frame is displayed in “white”, the second frame period is a period in which the entire frame is displayed in “gray”, and the third frame period is a frame. It is assumed that the entire period is displayed in “black”. The pixel 110 can display “white” when the capacitor 117 is charged 100%, can display “gray” when 50% is charged, and can display “black” when 0%. It shall be In FIG. 4, the first frame period, the second frame period, and the third frame period are displayed, but this is specified for area 1. The area 2 is specified with a delay of 5 periods of the synchronization signal Ss, and the other areas are also accompanied with a similar delay. The same applies to the display of “white”, “gray”, and “black”.

まず、水平駆動回路３００に走査線ｓ１上の各画素１１０に「白」の表示のための映像信号Ｖｓの映像データが入力され、当該映像データが水平駆動回路３００の全てのセルに保持される。 First, video data of a video signal Vs for displaying “white” is input to each pixel 110 on the scanning line s 1 to the horizontal driving circuit 300, and the video data is held in all cells of the horizontal driving circuit 300. .

第１フレーム期間の１番目の同期信号Ｓｓにより、垂直駆動回路２００が走査線ｓ１を駆動する。このとき１番目の同期信号Ｓｓは、水平駆動回路３００にも入力され、図５に示すように各信号線ｈ１〜ｈ３０が同時に駆動される。これにより、上記駆動された走査線ｓ１上の各画素１１０に、上記水平駆動回路３００のセルに保持された上記映像データの書き込みが開始される。すなわち、走査線ｓ１上の各画素１１０の容量素子１１７に、図４に示すように１００％のチャージが開始される。なお、上記チャージは、容量素子１１７の容量及び抵抗値で決まる時定数により時間遅れを伴うため、チャージの特徴図はカーブを描く。上記チャージ開始後、走査線ｓ２上の各画素１１０に「白」の表示のための映像信号Ｖｓの映像データが水平駆動回路３００のセルに保持される。 The vertical driving circuit 200 drives the scanning line s1 by the first synchronization signal Ss in the first frame period. At this time, the first synchronization signal Ss is also input to the horizontal drive circuit 300, and the signal lines h1 to h30 are simultaneously driven as shown in FIG. Thereby, the writing of the video data held in the cell of the horizontal driving circuit 300 is started to each pixel 110 on the driven scanning line s1. That is, 100% charging is started in the capacitor 117 of each pixel 110 on the scanning line s1, as shown in FIG. Note that the charge is accompanied by a time delay due to a time constant determined by the capacitance and resistance value of the capacitor 117, and thus the charge characteristic diagram draws a curve. After the start of charging, video data of the video signal Vs for displaying “white” is held in the cells of the horizontal driving circuit 300 in each pixel 110 on the scanning line s2.

第１フレーム期間の２番目の同期信号Ｓｓにより、垂直駆動回路２００が走査線ｓ２を駆動する。このとき２番目の同期信号Ｓｓは、水平駆動回路３００にも入力され、図５に示すように各信号線ｈ１〜ｈ３０が同時に駆動される。上記駆動された走査線ｓ２上の各画素１１０に上記映像データの書き込みが開始される。すなわち、走査線ｓ２上の各画素１１０の容量素子１１７に、図４に示すように１００％のチャージが開始される。この後、走査線ｓ３上の各画素１１０に「白」の表示のための映像信号Ｖｓの映像データが水平駆動回路３００のセルに保持される。 The vertical driving circuit 200 drives the scanning line s2 by the second synchronization signal Ss in the first frame period. At this time, the second synchronization signal Ss is also input to the horizontal drive circuit 300, and the signal lines h1 to h30 are simultaneously driven as shown in FIG. Writing of the video data is started to each pixel 110 on the driven scanning line s2. That is, 100% charge is started in the capacitive element 117 of each pixel 110 on the scanning line s2, as shown in FIG. Thereafter, the video data of the video signal Vs for displaying “white” in each pixel 110 on the scanning line s 3 is held in the cell of the horizontal driving circuit 300.

以下、同様して、各走査線ｓ３〜ｓ２０上の各画素１１０に、「白」の表示のための映像信号Ｖｓの映像データの書き込みが順次開始される。走査線ｓ２０上の各画素１１０に上記書き込みが開始されるのと同期して、又は所定期間経過後、走査線ｓ１上の各画素１１０に「灰」の表示のための映像信号Ｖｓの映像データが水平駆動回路３００のセルに保持される。
なお、図４では図示の都合上、走査線ｓ２０を駆動したのち一定期間を空けて、走査線ｓ１が駆動されるように示している。しかしながら、走査線ｓ２０の駆動から走査線ｓ１の駆動は、走査線ｓ１〜ｓ２０の駆動と同様に同期信号Ｓｓにより、走査線ｓ１〜ｓ２０の駆動に引き続いて連続的に行われてもよい。 Hereinafter, similarly, the writing of the video data of the video signal Vs for displaying “white” is sequentially started to each pixel 110 on each of the scanning lines s3 to s20. Video data of the video signal Vs for displaying “gray” on each pixel 110 on the scanning line s1 in synchronization with the start of the writing to each pixel 110 on the scanning line s20 or after a predetermined period has elapsed. Is held in the cell of the horizontal driving circuit 300.
In FIG. 4, for convenience of illustration, the scanning line s 1 is driven after a certain period of time after the scanning line s 20 is driven. However, the driving from the scanning line s20 to the scanning line s1 may be performed continuously following the driving of the scanning lines s1 to s20 by the synchronization signal Ss, similarly to the driving of the scanning lines s1 to s20.

第２フレーム期間の１番目の同期信号Ｓｓにより、垂直駆動回路２００が走査線ｓ１を駆動する。このとき１番目の同期信号Ｓｓは、水平駆動回路３００にも入力され、図５に示すように各信号線ｈ１〜ｈ３０が駆動される。これにより、上記駆動された走査線ｓ１上の各画素１１０に、上記水平駆動回路３００のセルに保持された上記映像データの書き込みが開始される。すなわち、ここでは、走査線ｓ１上の各画素１１０の容量素子１１７が、図４に示すように１００％チャージされた状態から５０％チャージされた状態になるまで放電される。この後、走査線ｓ２上の各画素１１０に「灰」の表示のための映像信号Ｖｓの映像データが水平駆動回路３００のセルに保持される。 The vertical driving circuit 200 drives the scanning line s1 by the first synchronization signal Ss in the second frame period. At this time, the first synchronization signal Ss is also input to the horizontal drive circuit 300, and the signal lines h1 to h30 are driven as shown in FIG. Thereby, the writing of the video data held in the cell of the horizontal driving circuit 300 is started to each pixel 110 on the driven scanning line s1. In other words, here, the capacitive element 117 of each pixel 110 on the scanning line s1 is discharged from the 100% charged state to the 50% charged state as shown in FIG. Thereafter, the video data of the video signal Vs for displaying “gray” in each pixel 110 on the scanning line s 2 is held in the cell of the horizontal driving circuit 300.

第２フレーム期間の２番目の同期信号Ｓｓにより、垂直駆動回路２００が走査線ｓ２を駆動する。このとき２番目の同期信号Ｓｓは、水平駆動回路３００にも入力され、図５に示すように各信号線ｈ１〜ｈ３０が駆動される。これにより、上記駆動された走査線ｓ２上の各画素１１０に上記映像データの書き込みが開始される。すなわち、ここでは、走査線ｓ２上の各画素１１０の容量素子１１７が、図４に示すように１００％チャージされた状態から５０％チャージされた状態になるまで放電される。この後、走査線ｓ３上の各画素１１０に「灰」の表示のための映像信号Ｖｓの映像データが水平駆動回路３００のセルに保持される。 The vertical driving circuit 200 drives the scanning line s2 by the second synchronization signal Ss in the second frame period. At this time, the second synchronization signal Ss is also input to the horizontal drive circuit 300, and the signal lines h1 to h30 are driven as shown in FIG. Thereby, the writing of the video data is started to each pixel 110 on the driven scanning line s2. In other words, here, the capacitive element 117 of each pixel 110 on the scanning line s2 is discharged from the 100% charged state to the 50% charged state as shown in FIG. Thereafter, the video data of the video signal Vs for displaying “gray” in each pixel 110 on the scanning line s 3 is held in the cell of the horizontal driving circuit 300.

以下、同様して、各走査線ｓ３〜ｓ２０上の各画素１１０に、「灰」の表示のための映像信号Ｖｓの映像データの書き込みが開始される。走査線ｓ２０上の各画素１１０に上記書き込みが開始されるのと同期して、又は所定時間経過後、走査線ｓ１上の各画素１１０に「黒」の表示のための映像信号Ｖｓの映像データが水平駆動回路３００に保持される。
なお、上記したように、図４では図示の都合上、走査線ｓ２０を駆動したのち一定期間を空けて、走査線ｓ１が駆動されるように示しているが、走査線ｓ２０の駆動から走査線ｓ１の駆動は、同期信号Ｓｓにより走査線ｓ１〜ｓ２０の駆動に引き続いて連続的に行われもよい。 Hereinafter, similarly, the writing of the video data of the video signal Vs for displaying “gray” is started to each pixel 110 on each of the scanning lines s3 to s20. Video data of the video signal Vs for displaying “black” on each pixel 110 on the scanning line s1 in synchronization with the start of writing to each pixel 110 on the scanning line s20 or after a predetermined time has elapsed. Is held in the horizontal drive circuit 300.
Note that, as described above, in FIG. 4, for the sake of illustration, the scanning line s 1 is driven after the scanning line s 20 is driven, and then the scanning line s 1 is driven. The driving of s1 may be continuously performed following the driving of the scanning lines s1 to s20 by the synchronization signal Ss.

第３フレーム期間の１番目の同期信号Ｓｓにより、垂直駆動回路２００が走査線ｓ１を駆動する。このとき１番目の同期信号Ｓｓは、水平駆動回路３００にも入力され、図５に示すように各信号線ｈ１〜ｈ３０を駆動する。これにより、上記駆動された走査線ｓ１上の各画素１１０に、上記水平駆動回路３００のセルに保持された上記映像データの書き込みが開始される。すなわち、ここでは、走査線ｓ１上の各画素１１０の容量素子１１７が、図４に示すように５０％チャージされた状態から０％チャージされた状態になるまで放電される。この後、走査線ｓ２上の各画素１１０に「黒」の表示のための映像信号Ｖｓの映像データが水平駆動回路３００のセルに保持される。 The vertical driving circuit 200 drives the scanning line s1 by the first synchronization signal Ss in the third frame period. At this time, the first synchronization signal Ss is also input to the horizontal drive circuit 300 to drive the signal lines h1 to h30 as shown in FIG. Thereby, the writing of the video data held in the cell of the horizontal driving circuit 300 is started to each pixel 110 on the driven scanning line s1. In other words, here, the capacitive element 117 of each pixel 110 on the scanning line s1 is discharged from a state where it is charged 50% to a state where it is charged 0% as shown in FIG. Thereafter, the video data of the video signal Vs for displaying “black” in each pixel 110 on the scanning line s 2 is held in the cell of the horizontal driving circuit 300.

第３フレーム期間の２番目の同期信号Ｓｓにより、垂直駆動回路２００が走査線ｓ２を駆動する。このとき２番目の同期信号Ｓｓは、水平駆動回路３００にも入力され、図５に示すように各信号線ｈ１〜ｈ３０を駆動する。これにより、上記駆動された走査線２上の各画素１１０に、上記水平駆動回路３００のセルに保持された上記映像データの書き込みが開始される。すなわち、ここでは、走査線ｓ１上の各画素１１０の容量素子１１７が、図４に示すように５０％チャージされた状態から０％チャージされた状態になるまで放電される。この後、走査線ｓ３上の各画素１１０に「黒」の表示のための映像信号Ｖｓの映像データが水平駆動回路３００のセルに保持される。 The vertical driving circuit 200 drives the scanning line s2 by the second synchronization signal Ss in the third frame period. At this time, the second synchronization signal Ss is also input to the horizontal drive circuit 300 to drive the signal lines h1 to h30 as shown in FIG. Thereby, the writing of the video data held in the cell of the horizontal driving circuit 300 is started to each pixel 110 on the driven scanning line 2. In other words, here, the capacitive element 117 of each pixel 110 on the scanning line s1 is discharged from a state where it is charged 50% to a state where it is charged 0% as shown in FIG. Thereafter, the video data of the video signal Vs for displaying “black” in each pixel 110 on the scanning line s 3 is held in the cell of the horizontal driving circuit 300.

以下、同様して、各走査線ｓ３〜ｓ２０上の各画素１１０に、「黒」の表示のための映像信号Ｖｓの映像データの書き込みが開始される。
本実施形態の液晶表示装置によれば、上記動作を繰り返すことで、画像表示部１１０ａの一画面の画像を順次変化させて動画表示することが可能となる。 Similarly, the writing of the video data of the video signal Vs for displaying “black” is started to each pixel 110 on each of the scanning lines s3 to s20.
According to the liquid crystal display device of this embodiment, it is possible to display a moving image by sequentially changing the image on one screen of the image display unit 110a by repeating the above operation.

次に、図１、図３、図４、及び図６を参照して、バックライト制御装置５００のバックライトＬ１〜Ｌ４の１フレーム期間における制御動作を説明する。図６は、１フレーム期間におけるバックライト制御装置５００のバックライトの照度の制御動作を示すフローチャートである。
なお、ここでは、説明を容易にするため、各バックライトＬ１〜Ｌ４の照度が、最大照度に対して、０％、５０％、１００％の３段階でバックライト制御装置５００により可変制御されるものとして説明する。なお、初期状態において、バックライトＬ１〜Ｌ４は全て消灯しているものとする。 Next, with reference to FIG. 1, FIG. 3, FIG. 4, and FIG. 6, the control operation in one frame period of the backlights L1 to L4 of the backlight control device 500 will be described. FIG. 6 is a flowchart showing the backlight illuminance control operation of the backlight control device 500 in one frame period.
Here, for ease of explanation, the illuminance of each of the backlights L1 to L4 is variably controlled by the backlight control device 500 in three stages of 0%, 50%, and 100% with respect to the maximum illuminance. It will be explained as a thing. In the initial state, it is assumed that the backlights L1 to L4 are all turned off.

まず、エリア１（図３参照）に対応して配置されるバックライトＬ１に着目して説明する。
ステップＳ１では、エリア１の先頭の水平ライン（以下、先頭ラインという）に映像データの書き込みが開始されたか否かをバックライト制御装置５００が検知する。すなわち、走査線ｓ１が駆動され、信号線ｈ１〜ｈ３０が駆動されたか否かをバックライト制御装置５００は検知する。エリア１の先頭ラインに書き込みが開始されるまで、バックライト制御装置５００は検知動作を続ける。 First, description will be made by paying attention to the backlight L1 arranged corresponding to the area 1 (see FIG. 3).
In step S1, the backlight control device 500 detects whether or not video data writing has started on the top horizontal line of area 1 (hereinafter referred to as the top line). That is, the backlight control device 500 detects whether the scanning line s1 is driven and the signal lines h1 to h30 are driven. The backlight control device 500 continues the detection operation until writing to the first line of area 1 is started.

ステップＳ２では、エリア１の先頭ラインの書き込みが開始される時点、すなわち１番目の同期信号Ｓｓの時点から第１時間ΔＴ１（第１の所定期間）のカウントを行う。この第１時間ΔＴ１は、例えば次のように設定する。図４に示すように、エリア１の中の最後の走査線ｓ５上に含まれる画素１１０の容量素子１１７が、目標レベル（１００％）の７５％チャージされるまでの時間を第１時間ΔＴ１とする。 In step S2, the first time ΔT1 (first predetermined period) is counted from the time when writing of the first line of area 1 is started, that is, the time of the first synchronization signal Ss. For example, the first time ΔT1 is set as follows. As shown in FIG. 4, the time until the capacitive element 117 of the pixel 110 included on the last scanning line s5 in the area 1 is charged 75% of the target level (100%) is defined as a first time ΔT1. To do.

ステップＳ３では、第１時間ΔＴ１の経過後、バックライトＬ１を５０％の照度で点灯する。 In step S3, after elapse of the first time ΔT1, the backlight L1 is turned on with an illuminance of 50%.

ステップＳ４では、バックライトＬ１を５０％の照度で点灯させた時点から第２時間ΔＴ２（第２の所定期間）のカウントを行う。この第２時間ΔＴ２は、バックライトＬ１の照度を徐々に上昇させて、目標レベルの照度にする期間である。第２時間ΔＴ２は、１フレーム期間／（２×バックライトの本数（ここでは４本））より短い期間に設定する。すなわち、第２時間ΔＴ２をＴｏｎとし、液晶表示パネル１００の先頭の水平ラインから最後の水平ラインまでの書き込みを行う期間を１フレーム期間Ｔｆとし、バックライトの本数をＭとすると、次の関係式が成り立つように第２時間ΔＴ２を設定する。
Ｔｏｎ＜Ｔｆ／（２Ｍ）
ここでは一例として次のように設定する。図４に示すように、エリア１の中の最後の走査線ｓ５上に含まれる画素１１０の容量素子１１７が、目標レベルの７５％チャージされてから１００％チャージされるまでの時間を第２時間ΔＴ２とする。 In step S4, the second time ΔT2 (second predetermined period) is counted from the time when the backlight L1 is lit at 50% illuminance. The second time ΔT2 is a period in which the illuminance of the backlight L1 is gradually increased to reach the target level of illuminance. The second time ΔT2 is set to a period shorter than one frame period / (2 × number of backlights (here, four)). That is, when the second time ΔT2 is Ton, the writing period from the first horizontal line to the last horizontal line of the liquid crystal display panel 100 is one frame period Tf, and the number of backlights is M, the following relational expression: The second time ΔT2 is set so that
Ton <Tf / (2M)
Here, it sets as follows as an example. As shown in FIG. 4, the time from when the capacitive element 117 of the pixel 110 included on the last scanning line s5 in the area 1 is charged 75% of the target level to 100% is the second time. Let ΔT2.

ステップＳ５では、第２時間ΔＴ２の経過後、バックライトＬ１を１００％の照度で点灯する。 In step S5, after elapse of the second time ΔT2, the backlight L1 is turned on with 100% illuminance.

ステップＳ６では、バックライトＬ１を１００％の照度で点灯させた時点から第３時間ΔＴ３のカウントを行う。この第３時間ΔＴ３は、長く設定する程、画像表示部１００ａの表面輝度を高くすることに繋がる。一方、次に走査線ｓ１が駆動するときには、バックライトＬ１は消灯していることが好ましい。また、バックライトＬ１を消灯させるとき、バックライトＬ１の照度を１００％から０％に急激に変化させると輝度ムラが発生する恐れがある。このため、次に走査線ｓ１が駆動するときまでに、１００％から０％の照度に徐々に変化するようにバックライトＬ１を制御することが好ましい。このようにバックライトＬ１を制御する期間をここでは第４時間ΔＴ４(第４の所定期間）という。図４は、第４時間ΔＴ４において、バックライトＬ１を、１００％から５０％の照度に減灯する制御したのち、５０％から０％の照度に減灯する制御した一例を示している。ここで、減灯とは、点灯しているバックライトの照度を下降させることをいう。第４時間ΔＴ４は、第２時間ΔＴ２と同様に、１フレーム期間／（２×バックライトの本数（ここでは４本））より短い期間内で設定することが好ましい。すなわち、エリア１の先頭ラインの書き込みを開始する時点からバックライトの減灯を開始するまでの第１時間ΔＴ１＋第２時間ΔＴ２＋第３時間ΔＴ３の期間（第３の所定期間）をＴｏｆｆとし、１フレーム期間Ｔｆとし、バックライトの本数をＭとすると、次の関係式が成り立つように第４時間ΔＴ４を設定する。
Ｔｏｆｆ＜Ｔｆ／（２Ｍ）
なお好ましくは、第４時間ΔＴ４は、第２時間ΔＴ２と同一とする。 In step S6, the third time ΔT3 is counted from the time when the backlight L1 is turned on with 100% illuminance. The longer this third time ΔT3 is set, the higher the surface brightness of the image display unit 100a is. On the other hand, when the scanning line s1 is next driven, the backlight L1 is preferably turned off. Further, when the backlight L1 is turned off, luminance unevenness may occur if the illuminance of the backlight L1 is rapidly changed from 100% to 0%. Therefore, it is preferable to control the backlight L1 so that the illuminance gradually changes from 100% to 0% by the time when the scanning line s1 is driven next time. The period for controlling the backlight L1 in this way is referred to herein as a fourth time ΔT4 (fourth predetermined period). FIG. 4 shows an example of control in which the backlight L1 is controlled to be reduced from 100% to 50% illuminance and then from 50% to 0% illuminance in the fourth time ΔT4. Here, “light reduction” refers to lowering the illuminance of the lit backlight. As with the second time ΔT2, the fourth time ΔT4 is preferably set within a period shorter than one frame period / (2 × number of backlights (here, four)). That is, the period (third predetermined period) of the first time ΔT1 + the second time ΔT2 + the third time ΔT3 from the time when the writing of the first line of the area 1 is started to the time when the backlight lighting is started is set as Toff. Assuming that the frame period is Tf and the number of backlights is M, the fourth time ΔT4 is set so that the following relational expression is satisfied.
Toff <Tf / (2M)
Preferably, the fourth time ΔT4 is the same as the second time ΔT2.

ステップＳ７では、第３時間ΔＴ３の経過後、バックライトＬ１を５０％の照度で点灯する。 In step S7, after the third time ΔT3 has elapsed, the backlight L1 is turned on with an illuminance of 50%.

ステップＳ８では、バックライトＬ１を５０％の照度で点灯させた時点から第４時間ΔＴ４のカウントを行う。 In step S8, the fourth time ΔT4 is counted from the time when the backlight L1 is lit at 50% illuminance.

ステップＳ９では、第４時間ΔＴ４の経過後、バックライトＬ１を０％の照度で点灯、すなわち消灯する。
上記ステップＳ１〜Ｓ９のように、走査線ｓ１〜２０が線順次に駆動される１フレーム期間においてバックライトＬ１を制御する。 In step S9, after elapse of the fourth time ΔT4, the backlight L1 is turned on with the illuminance of 0%, that is, turned off.
As in steps S1 to S9, the backlight L1 is controlled in one frame period in which the scanning lines s1 to 20 are line-sequentially driven.

次に、エリア２〜４（図３参照）にそれぞれ対応して配置されるバックライトＬ２〜Ｌ４について説明する。
バックライトＬ２〜Ｌ４の制御動作は、バックライトＬ１の制御動作と同様であり、第１時間ΔＴ１のカウントの開始時期のみが異なる。 Next, the backlights L2 to L4 arranged corresponding to the areas 2 to 4 (see FIG. 3) will be described.
The control operations of the backlights L2 to L4 are the same as the control operation of the backlight L1, and only the count start time of the first time ΔT1 is different.

すなわち、エリア２の先頭ラインの書き込み開始の時点（走査線ｓ６が駆動され、信号線ｈ１〜ｈ３０が駆動された時点）から第１時間ΔＴ１のカウントを行う。以後、ステップＳ３〜Ｓ９の動作を行う。
同様に、エリア３の先頭ラインの書き込み開始の時点（走査線ｓ１１が駆動され、信号線ｈ１〜ｈ３０が駆動された時点）から第１時間ΔＴ１のカウントを行う。以後、ステップＳ３〜Ｓ９の動作を行う。
同様に、エリア４の先頭ラインの書き込み開始の時点（走査線ｓ１６が駆動され、信号線ｈ１〜ｈ３０が駆動された時点）から第１時間ΔＴ１のカウントを行う。以後、ステップＳ３〜Ｓ９の動作を行う。
以上のようにバックライトＬ１〜Ｌ４を制御する。 That is, the first time ΔT1 is counted from the start of writing of the first line in area 2 (when the scanning line s6 is driven and the signal lines h1 to h30 are driven). Thereafter, the operations in steps S3 to S9 are performed.
Similarly, the first time ΔT1 is counted from the start of writing of the first line in area 3 (when the scanning line s11 is driven and the signal lines h1 to h30 are driven). Thereafter, the operations in steps S3 to S9 are performed.
Similarly, the first time ΔT1 is counted from the start of writing of the first line in area 4 (when the scanning line s16 is driven and the signal lines h1 to h30 are driven). Thereafter, the operations in steps S3 to S9 are performed.
The backlights L1 to L4 are controlled as described above.

上記実施形態によれば、走査線ｓ１〜ｓ２０駆動に同期して、バックライトＬ１〜Ｌ４を点滅させるようにしている。これにより、見掛け上インパルス状態を実現して、画像のぼけ及び残像の発生を抑えることができる。 According to the above embodiment, the backlights L1 to L4 are blinked in synchronization with the scanning lines s1 to s20 driving. Thereby, an apparent impulse state can be realized, and the occurrence of blurring and afterimages can be suppressed.

また、上記実施形態によれば、エリア１〜４の各水平ラインの画素１１０への書き込み量に応じて、バックライトＬ１〜Ｌ４の照度を予め決められたタイミングで変化させるように制御する。
言い換えれば、エリア１〜４の各水平ラインの画素１１０の容量素子１１７のチャージ量（充電量）に応じて、バックライトＬ１〜Ｌ４の点灯を開始する点灯開始時点（第１時間ΔＴ１経過時）と、バックライトＬ１〜Ｌ４の照度が徐々に上昇し目標レベル（１００％のチャージ）の照度に至る目標達成時点（第２時間ΔＴ２経過時）の制御を行う。また、エリア１〜４の各水平ラインの画素１１０の容量素子１１７のチャージ量に応じて、バックライトＬ１〜Ｌ４の減灯を開始する減灯開始時点（第３時間ΔＴ３経過時）と、バックライトＬ１〜Ｌ４の照度が徐々に下降し消灯するまでの消灯時点（第４時間ΔＴ４経過時）の制御を行う。
これにより、バックライトＬ１〜Ｌ４に照射されるエリアと照射されないエリアとの境目付近の輝度差が緩やかに生じることとなり、輝度ムラが低減される。 Moreover, according to the said embodiment, according to the writing amount to the pixel 110 of each horizontal line of the areas 1-4, it controls to change the illumination intensity of the backlights L1-L4 at a predetermined timing.
In other words, the lighting start time (when the first time ΔT1 has elapsed) at which the backlights L1 to L4 start to be turned on in accordance with the charge amount (charge amount) of the capacitive element 117 of the pixel 110 of each horizontal line in the areas 1 to 4. Then, the control is performed at the target achievement point (when the second time ΔT2 has elapsed) when the illuminance of the backlights L1 to L4 gradually increases to reach the illuminance of the target level (100% charge). Further, in accordance with the charge amount of the capacitive element 117 of the pixel 110 of each horizontal line in the areas 1 to 4, the light reduction start time (when the third time ΔT3 has elapsed) at which the backlights L1 to L4 start to be reduced, and the back Control is performed at the point of extinction (when the fourth time ΔT4 has elapsed) until the illuminance of the lights L1 to L4 gradually decreases and extinguishes.
As a result, a luminance difference near the boundary between the area irradiated to the backlights L1 to L4 and the non-irradiated area is gently generated, and luminance unevenness is reduced.

また別の言い方をすれば、上記実施形態では、順次書き込みを行うために生ずる各水平ライン間の書込時間差（すなわち応答レベル差）を算出し、対応する水平ラインに最も近くに位置する２本のバックライトの重心位置を算出する。その重心位置に基づき、バックライトＬ１〜Ｌ４の照度を制御する。これにより、各水平ラインに与えられる総輝度（時間×輝度）を一定にすることができ、輝度ムラが抑えられる。 In other words, in the above-described embodiment, the writing time difference (that is, the response level difference) between the horizontal lines that occurs in order to perform the sequential writing is calculated, and the two lines closest to the corresponding horizontal line are calculated. The position of the center of gravity of the backlight is calculated. Based on the position of the center of gravity, the illuminance of the backlights L1 to L4 is controlled. As a result, the total luminance (time × luminance) given to each horizontal line can be made constant and luminance unevenness can be suppressed.

なお、本発明は上記実施形態に限定されるものではなく、その他種々の態様で実施できる。例えば、上記では、各バックライトＬ１〜Ｌ４の照度を、最大照度に対して、０％、５０％、１００％の３段階で可変制御すると説明した。これに代えて、例えば、図７に示すように、バックライトＬ１〜Ｌ４の照度を、０％、２０％、４０％、６０％、８０％、１００％のように段階的に可変制御するようにしてもよい。また、図８に示すように、バックライトＬ１〜Ｌ４の照度をリニア的に可変制御するようしてもよい。 In addition, this invention is not limited to the said embodiment, It can implement with another various aspect. For example, in the above description, it has been described that the illuminance of each of the backlights L1 to L4 is variably controlled in three stages of 0%, 50%, and 100% with respect to the maximum illuminance. Instead, for example, as shown in FIG. 7, the illuminances of the backlights L1 to L4 are variably controlled in stages such as 0%, 20%, 40%, 60%, 80%, and 100%. It may be. Further, as shown in FIG. 8, the illuminance of the backlights L1 to L4 may be variably controlled linearly.

エリア１〜４の各水平ラインの画素１１０への書き込み量に応じて、バックライトＬ１〜Ｌ４の照度を、よりきめ細かく可変できるようにすればする程、輝度ムラを低減することが可能となる。 As the illuminance of the backlights L1 to L4 can be changed more finely according to the amount of writing to the pixels 110 of each horizontal line in the areas 1 to 4, the luminance unevenness can be reduced.

また、上記では、バックライトを４本設けた例を示したが、バックライトの本数は多ければ多いほどよい。バックライトの本数の多くする程、液晶表示パネル１００の輝度ムラを低減するとともに表面輝度を高くすることが可能となる。 In the above description, four backlights are provided. However, the larger the number of backlights, the better. As the number of backlights increases, the luminance unevenness of the liquid crystal display panel 100 can be reduced and the surface luminance can be increased.

本発明にかかる液晶表示装置は、画像のぼけ及び残像の発生を抑えるとともに液晶表示パネルの輝度ムラを抑えることができるので、特にコンピュータモニタ又はテレビジョン等に利用されるアクティブマトリックス型の液晶表示装置として有用である。 The liquid crystal display device according to the present invention can suppress the occurrence of image blurring and afterimages as well as the luminance unevenness of the liquid crystal display panel. Therefore, the active matrix type liquid crystal display device particularly used for a computer monitor, a television, or the like. Useful as.

本発明の実施形態にかかる液晶表示装置の概略構成を示す図である。It is a figure which shows schematic structure of the liquid crystal display device concerning embodiment of this invention. 本発明の実施形態にかかる液晶表示装置の液晶表示パネルの部分拡大図である。It is the elements on larger scale of the liquid crystal display panel of the liquid crystal display device concerning embodiment of this invention. 本発明の実施形態にかかる液晶表示装置における、液晶表示パネルとバックライトとの位置関係を示す説明図であるIt is explanatory drawing which shows the positional relationship of a liquid crystal display panel and a backlight in the liquid crystal display device concerning embodiment of this invention. 本発明の実施形態にかかる液晶表示装置における、液晶表示パネルの任意の１垂直ライン上の各画素への映像信号の書き込み状態とバックライトの点灯状態の関係を説明する模式的なタイミングチャートである。4 is a schematic timing chart for explaining a relationship between a video signal writing state to each pixel on an arbitrary vertical line of the liquid crystal display panel and a backlight lighting state in the liquid crystal display device according to the embodiment of the present invention. . 本発明の実施形態にかかる液晶表示装置における、液晶表示パネルの各水平ライン上の各画素への信号線の駆動状態と同期信号と関係を示すタイミングチャートである。4 is a timing chart showing a relationship between a driving state of a signal line to each pixel on each horizontal line of the liquid crystal display panel and a synchronization signal in the liquid crystal display device according to the embodiment of the present invention. 本発明の実施形態にかかる液晶表示装置において、１フレーム期間におけるバックライト制御装置のバックライトの照度の制御動作を示すフローチャートである。5 is a flowchart illustrating a backlight illuminance control operation of the backlight control device in one frame period in the liquid crystal display device according to the embodiment of the present invention. 本発明の実施形態にかかる液晶表示装置のバックライト制御装置の、バックライトの照度制御の他の例を示す図である。It is a figure which shows the other example of the illumination intensity control of the backlight of the backlight control apparatus of the liquid crystal display device concerning embodiment of this invention. 本発明の実施形態にかかる液晶表示装置のバックライト制御装置の、バックライトの照度制御の更に他の例を示す図である。It is a figure which shows the further another example of the illumination intensity control of the backlight of the backlight control apparatus of the liquid crystal display device concerning embodiment of this invention.

符号の説明Explanation of symbols

１００液晶表示パネル
１１０画素
１１３画素電極
１１４スイッチング素子
１１５対向電極
１１６液晶
１１７容量素子
１２０アレイ基板
２００垂直駆動回路
３００水平駆動回路
４００制御回路
５００バックライト制御装置
Ｌ１〜Ｌ４バックライト
ｈ１〜ｈ３０信号線
ｓ１〜ｓ２０走査線
Ｖｓ映像信号
Ｓｓ同期信号 DESCRIPTION OF SYMBOLS 100 Liquid crystal display panel 110 Pixel 113 Pixel electrode 114 Switching element 115 Counter electrode 116 Liquid crystal 117 Capacitance element 120 Array substrate 200 Vertical drive circuit 300 Horizontal drive circuit 400 Control circuit 500 Backlight control device L1-L4 Backlight h1-h30 Signal line s1 ~ S20 Scan line Vs Video signal Ss Sync signal

Claims

容量素子を有する画素を水平方向に配列した水平ラインを、垂直方向に複数並べて構成した液晶表示パネルと、上記水平ラインに配列した画素の容量素子を映像信号のレベルに応じた値に充電することにより、映像信号の書き込みを行う水平駆動回路と、１本の水平ラインの書き込みに続いて、次の水平ラインの書き込みの選択を順次制御する垂直駆動回路と、上記液晶パネルをＭ個（Ｍは２以上の自然数）のエリアに分け、Ｍ個のエリアのそれぞれの背面側に配置したＭ本のバックライトと、上記バックライトを制御するバックライト制御装置とを備え、
上記バックライト制御装置は、各エリアにおいて、先頭にある第１の水平ラインの書き込みが開始される時点から第１の所定期間経過後に上記バックライトの点灯を開始し、上記第１の所定期間経過後から第２の所定期間経過後に上記バックライトの照度を目標レベルの照度に達するように制御し、
かつ先頭にある第１の水平ラインの書き込みが開始される時点から第３の所定期間経過後に上記バックライトの減灯を開始し、上記第３の所定期間経過後から第４の所定期間経過後に上記バックライトが消灯するように制御し、
さらに前記第２の所定時間と前記第４の所定時間は、前記先頭の第１の水平ラインから最後の水平ラインまでの書き込みを行う期間を１フレーム期間Ｔｆとしたとき、Ｔｆ／２Ｍより小さく設定したことを特徴とする液晶表示装置。 A liquid crystal display panel configured by arranging a plurality of horizontal lines in which pixels having capacitive elements are arranged in the horizontal direction in the vertical direction, and charging the capacitive elements of the pixels arranged in the horizontal lines to a value corresponding to the level of the video signal. Thus, a horizontal drive circuit for writing video signals, a vertical drive circuit for sequentially controlling selection of writing of the next horizontal line following writing of one horizontal line, and M liquid crystal panels (M is A natural number of 2 or more), M backlights arranged on the back side of each of the M areas, and a backlight control device for controlling the backlight,
In each area, the backlight control device starts lighting the backlight after the first predetermined period from the time when writing of the first horizontal line at the head is started, and the first predetermined period has elapsed. Control the illuminance of the backlight to reach the illuminance of the target level after the second predetermined period later,
In addition, after the third predetermined period has elapsed since the beginning of writing of the first horizontal line at the head, the backlight dimming starts, and after the third predetermined period has elapsed, the fourth predetermined period has elapsed. Control the backlight to turn off ,
Further, the second predetermined time and the fourth predetermined time are set to be smaller than Tf / 2M when a period for writing from the first horizontal line to the last horizontal line is defined as one frame period Tf. A liquid crystal display device characterized by that.