JP5033972B2 - Pachinko machine - Google Patents
Pachinko machine Download PDFInfo
- Publication number
- JP5033972B2 JP5033972B2 JP2006227820A JP2006227820A JP5033972B2 JP 5033972 B2 JP5033972 B2 JP 5033972B2 JP 2006227820 A JP2006227820 A JP 2006227820A JP 2006227820 A JP2006227820 A JP 2006227820A JP 5033972 B2 JP5033972 B2 JP 5033972B2
- Authority
- JP
- Japan
- Prior art keywords
- main control
- control board
- board
- game
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Description
本発明は、不正対策が施されたパチンコ機に関するものである。 The present invention relates to a pachinko machine with anti-tampering measures.
パチンコ機の製造メーカは、開発したパチンコ機を、検査機関で所定の検査に合格しなければ販売することができない。例えば遊技の進行を制御する主制御基板には、検査機関で検査する際に、遊技に関する各種信号を取り出すための試験用コネクタが設けられている。この試験用コネクタは、パチンコ機が検査機関で検査される試験機として生産されるときには主制御基板にハンダ付けされる一方、パチンコ機がホールに出荷される量産機として生産されるときには主制御基板にハンダ付けされないようになっている。このため、量産機として生産された主制御基板は、試験用コネクタをハンダ付けする領域（「試験用コネクタハンダ付け領域」という。）が空き領域となっている。 Pachinko machine manufacturers cannot sell a developed pachinko machine unless it passes a predetermined inspection by an inspection organization. For example, the main control board for controlling the progress of the game is provided with a test connector for taking out various signals relating to the game when inspected by the inspection organization. This test connector is soldered to the main control board when the pachinko machine is produced as a test machine to be inspected by an inspection organization, while the main control board is produced when the pachinko machine is produced as a mass production machine shipped to the hall. It is designed not to be soldered. For this reason, in the main control board produced as a mass production machine, an area for soldering the test connector (referred to as “test connector soldering area”) is an empty area.
従来のパチンコ機に備える各種制御基板は、マイクロプロセッサ、ロジックＩＣ等のさまざまな電子部品が実装されて各種基板ボックスに収容されている。これらの電子部品は、パチンコ機の裏面から視認できるように、制御基板の片面に実装されている。基板ボックスは、電子部品の型式番号を判別するために、透明な合成樹脂材による覗き窓が設けられたものが提案されている（例えば、特許文献１）。 Various control boards provided in a conventional pachinko machine are mounted with various electronic parts such as a microprocessor and a logic IC in various board boxes. These electronic components are mounted on one side of the control board so as to be visible from the back side of the pachinko machine. In order to determine the model number of an electronic component, a board box provided with a viewing window made of a transparent synthetic resin material has been proposed (for example, Patent Document 1).
この特許文献１に記載されるパチンコ機は、その覗き窓から制御基板である制御回路基板の様子、遊技内容に関する制御情報を記憶する遊技用ＲＯＭの型番号（型式番号）等を確認している。また、基板ボックスの上面にははがされると破損する特殊シールが貼り付けられており、例えばホールの店員は、その特殊シールを見ることによって、基板ボックスが不正に開封されたか否かを確認している。
The pachinko machine described in
ところで、パチンコ機の遊技盤には遊技領域が区画形成されており、この遊技領域のほぼ中央にはセンター役物装置が設けられている。このセンター役物装置には液晶表示器や演出ランプ等が取り付けられており、液晶表示器の表示領域にさまざまな画像を表示したりすることによって魅力ある演出を遊技者に提供している。遊技盤の裏面には、主制御基板、液晶表示器の表示制御を行う液晶制御基板等の各種制御基板が取り付けられている。 By the way, a game area is defined in the game board of the pachinko machine, and a center accessory device is provided almost at the center of the game area. A liquid crystal display, an effect lamp, and the like are attached to the center accessory device, and an attractive effect is provided to the player by displaying various images on the display area of the liquid crystal display. Various control boards such as a main control board and a liquid crystal control board for performing display control of the liquid crystal display are attached to the back of the game board.
近年のパチンコ機では、演出効果を高めるために、液晶表示器が１７インチや１９インチと大型化されたり、複雑な動きをする可動体が複数設けられたりしている。これにともなってセンター役物装置が大型化されて遊技領域を占有する領域が大きくなっている。このため、演出効果をさらに高める可動体やランプ等の装飾部材を設ける領域が狭くなり、遊技球の転動する領域も狭くなる。遊技球の転送する領域が狭くなると、本来パチンコ機の性質である遊技球の落下する行方を楽しむといった魅力を損なうおそれがある。このような問題を解消すべく遊技盤が大型化されており、その奥行きも大きくなっている。 In recent pachinko machines, the liquid crystal display is enlarged to 17 inches or 19 inches, or a plurality of movable bodies that perform complicated movements are provided in order to enhance the production effect. Along with this, the center accessory device is enlarged, and the area that occupies the game area is increased. For this reason, the area | region which provides decoration members, such as a movable body and a lamp which raises an effect further, becomes narrow, and the area | region where a game ball rolls also becomes narrow. If the area to which the game balls are transferred becomes narrow, there is a risk that the attractiveness of enjoying the where the game balls fall, which is the nature of a pachinko machine, may be impaired. In order to solve such problems, the game board has been enlarged and the depth has been increased.
パチンコ機は、互いに背を向けた状態でパチンコ島設備に列設されるため、遊技盤の奥行きが大きくなると、背向のパチンコ機と互いに干渉してパチンコ島設備に収まらなくなる。そこで、基板ボックスの奥行きをできる限り小さく抑えたものとなっている。
しかしながら、基板ボックスの奥行きを小さく抑えると、特許文献１に記載される特殊シートに対応する位置に実装された電子部品の型式番号は、基板ボックスを少し傾けても視認しにくく、透明な基板ボックスであっても容易に判別することが困難となっている。特に、大当りの判定等を行う主制御基板が不正に改変されると（例えば、特許文献１に記載される制御用ＲＯＭを不正な遊技内容に変更されたものと交換する等。）、不正な遊技球が不正行為者に獲得されることとなり、ホールは多大な損害を被ることとなる。
However, if the depth of the board box is kept small, the model number of the electronic component mounted at the position corresponding to the special sheet described in
例えばホールの店員は、主制御基板が不正に改変されたおそれがあると疑うと、その旨を検査機関に届け出る。検査機関の検査員は、不正に改変されたおそれがある主制御基板を検査するときには主制御基板ボックスを開封する必要があり、手間がかかる。 For example, if a store clerk in a hall suspects that the main control board may have been tampered with, it reports that fact to the inspection organization. The inspector of the inspection organization needs to open the main control board box when inspecting the main control board that may have been tampered with.
本発明は、このような事情に鑑みてなされたものであり、その目的とするところは、基板ボックスを開封することなく、主制御基板の不正の有無を容易に確認することができるパチンコ機を提供することにある。 The present invention has been made in view of such circumstances, and an object of the present invention is to provide a pachinko machine that can easily check whether or not the main control board is illegal without opening the board box. It is to provide.
上述の目的を達成するための有効な解決手段を以下に示す。なお、必要に応じてその作用等の説明を行う。また、理解の容易のため、発明の実施の形態において対応する構成等についても適宜示すが、何ら限定されるものではない。 Effective solutions for achieving the above-described object will be described below. In addition, the effect | action etc. are demonstrated as needed. In addition, for easy understanding, the corresponding configuration in the embodiment of the invention is also shown as appropriate, but is not limited at all.
（解決手段１）
遊技の進行を制御するマイクロプロセッサを備える主制御基板を、ベース部材と該ベース部材に組み合わされるカバー部材との間に収容し、該主制御基板を収容した状態で前記ベース部材と前記カバー部材とを相互に締結することで封印される主制御基板ボックスを備えるパチンコ機であって、前記主制御基板には、当該主制御基板が試験機に取り付けられる場合に前記マイクロプロセッサの出力信号を取り出すための試験用コネクタが実装される一方、量産機に取り付けられる場合に前記試験用コネクタが実装されない試験用コネクタ実装領域が形成され、前記主制御基板ボックスには、薄いフィルム状に形成され且つ電波による送信要求信号をアンテナ部で受信すると予め定めた識別情報を電波によりＩＣタグ部から前記アンテナ部を介して送信する一方、前記ベース部材と前記カバー部材とが分離されて前記アンテナ部が切断されると前記予め定めた識別情報を電波により前記ＩＣタグ部から前記アンテナ部を介して送信しないＲＦＩＤタグが前記試験用コネクタ実装領域に対応する位置に前記ベース部材と前記カバー部材とを跨いだ状態で貼り付けられ、前記主制御基板には、さらに、前記試験用コネクタ実装領域の近傍に前記アンテナ部に向けて前記送信要求信号を送信すると共に前記予め定めた識別情報を受信するＲＦＩＤリーダが設けられ、前記ＲＦＩＤリーダは、電源投入時に前記アンテナ部に向けて前記送信要求信号を送信し、その後、前記予め定めた識別情報を受信できないときには前記主制御基板ボックスが開封された旨を伝える開封済み信号を前記マイクロプロセッサのリセット端子に出力することを特徴とするパチンコ機。
(Solution 1)
A main control board having a microprocessor for controlling the progress of a game is accommodated between a base member and a cover member combined with the base member, and the base member and the cover member are accommodated in a state in which the main control board is accommodated. A pachinko machine having a main control board box sealed by mutual fastening, wherein the main control board is for taking out the output signal of the microprocessor when the main control board is attached to the testing machine. On the other hand, a test connector mounting area is formed in which the test connector is not mounted when the test connector is mounted on a mass-production machine. The main control board box is formed in a thin film shape and by radio waves When the transmission request signal is received by the antenna unit, predetermined identification information is transmitted from the IC tag unit via the antenna unit by radio waves. On the other hand, when the base member and the cover member are separated and the antenna portion is disconnected, the RFID tag that does not transmit the predetermined identification information from the IC tag portion via the antenna portion by radio waves. The base member and the cover member are affixed to a position corresponding to the test connector mounting area, and the antenna unit is further provided in the vicinity of the test connector mounting area. An RFID reader is provided for transmitting the transmission request signal toward the receiver and receiving the predetermined identification information, and the RFID reader transmits the transmission request signal toward the antenna unit when power is turned on, and then When the predetermined identification information cannot be received, a signal indicating that the main control board box has been opened is sent to the microphone Pinball machine, characterized in that the output to the reset terminal of the processor.
このパチンコ機は、主制御基板、主制御基板ボックスを備えている。主制御基板はマイクロプロプロセッサを備えており、このマイクロプロセッサが遊技の進行を制御している。主制御基板ボックスは、ベース部材とこのベース部材に組み合わされるカバー部材との間に主制御基板を収容し、この主制御基板を収容した状態でベース部材とカバー部材とを相互に締結することで封印されている。 This pachinko machine includes a main control board and a main control board box. The main control board includes a microprocessor, and this microprocessor controls the progress of the game. The main control board box accommodates the main control board between the base member and the cover member combined with the base member, and fastens the base member and the cover member to each other with the main control board contained. Sealed.
主制御基板には、試験用コネクタ実装領域が形成されている。この試験用コネクタ実装領域は、主制御基板が検査機関で検査される試験機に取り付けられる場合にはマイクロプロセッサの出力信号を取り出すための試験用コネクタが実装される。一方、ホールに出荷される量産機に取り付けられる場合には試験用コネクタが実装されない。 A test connector mounting region is formed on the main control board. In the test connector mounting area, when the main control board is attached to a test machine inspected by an inspection organization, a test connector for taking out an output signal of the microprocessor is mounted. On the other hand, the test connector is not mounted when it is attached to a mass production machine shipped to the hall.
主制御基板ボックスには、試験用コネクタ実装領域に対応する位置にベース部材とカバー部材とをまたいだ状態でＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグが貼り付けられている。このＲＦＩＤタグは薄いフィルム状に形成されており、電波による送信要求信号をアンテナ部で受信すると、予め定めた識別情報を電波によりＩＣタグ部からアンテナ部を介して送信する一方、ベース部材とカバー部材とが分離されてアンテナ部が切断されると、予め定めた識別情報を電波によりＩＣタグ部からアンテナ部を介して送信しない。なお、識別情報としては、ＩＤ番号、製造メーカ情報等を挙げることができる。 An RFID (Radio Frequency Identification) tag is attached to the main control board box in a state where the base member and the cover member are straddled at a position corresponding to the test connector mounting area. This RFID tag is formed in a thin film, and when a transmission request signal by radio waves is received by the antenna unit, predetermined identification information is transmitted from the IC tag unit via the antenna unit by radio waves, while the base member and the cover When the member is separated and the antenna unit is cut, predetermined identification information is not transmitted from the IC tag unit via the antenna unit by radio waves. The identification information can include an ID number, manufacturer information, and the like.
このように、主制御基板は主制御基板ボックスによって封印された状態で収容されており、例えば主制御基板を不正に改変しようとすると、主制御基板ボックスを開封する必要がある。この主制御基板ボックスが開封されると、ベース部材とカバー部材とが分離されてＲＦＩＤタグが切断されることとなる。そうすると、例えば検査機関の検査員は、主制御基板の不正の有無を検査するときに、ＲＦＩＤリーダを用いてＲＦＩＤタグに識別情報を送信するよう送信要求信号を送信してもＲＦＩＤタグからの識別情報を受信することができなくなり、主制御基板が不正に改変されたと判断することができる。したがって、主制御基板ボックスを開封することなく、主制御基板の不正の有無を容易に確認することができる。
また、主制御基板は主制御基板ボックスによって封印された状態で収容されており、例えば主制御基板を不正に改変しようとすると、主制御基板ボックスを開封する必要がある。この主制御基板ボックスが開封されると、ベース部材とカバー部材とが分離されてＲＦＩＤタグが切断されることとなる。そうすると、ＲＦＩＤリーダは、電源が投入されると、ＲＦＩＤタグからの識別情報を受信できなくなり、マイクロプロセッサのリセット端子に開封済み信号をリセット信号として出力する。開封済み信号が入力されるマイクロプロセッサは、リセットがかかった状態となり、いつまで経っても遊技を開始しない状態となる。これにより、不正行為者は主制御基板を不正に改変しても不正に遊技球を獲得することができなくなり、ホールは多大な損害を被ることがなくなる。また、電源投入されたパチンコ機の遊技が開始されないことにより、主制御基板が不正に改変された旨を、例えばホールの店員に報知することができ、ホールの店員は速やかに検査機関に主制御基板が不正に改変された旨を届け出ることができる。
Thus, the main control board is accommodated in a state sealed by the main control board box. For example, if the main control board is illegally altered, it is necessary to open the main control board box. When the main control board box is opened, the base member and the cover member are separated, and the RFID tag is cut. Then, for example, when an inspector of an inspection organization inspects whether or not the main control board is fraudulent, even if a transmission request signal is transmitted to the RFID tag using an RFID reader, the identification from the RFID tag is performed. It becomes impossible to receive information, and it can be determined that the main control board has been tampered with. Therefore, it is possible to easily check whether the main control board is illegal without opening the main control board box.
Further, the main control board is accommodated in a state sealed by the main control board box. For example, if the main control board is illegally altered, it is necessary to open the main control board box. When the main control board box is opened, the base member and the cover member are separated, and the RFID tag is cut. Then, when the power is turned on, the RFID reader cannot receive the identification information from the RFID tag, and outputs the unsealed signal as a reset signal to the reset terminal of the microprocessor. The microprocessor to which the unsealed signal is input is in a reset state, and the game is not started any time. As a result, even if the fraudster illegally modifies the main control board, the fraudster cannot illegally acquire the game ball, and the hall does not suffer much damage. In addition, by not starting the game of the pachinko machine that has been turned on, it is possible to notify, for example, the hall clerk that the main control board has been tampered with, and the hall clerk can promptly control the main body of the inspection organization. It can be notified that the board has been tampered with.
本実施形態では、図９の主制御ＭＰＵ６５ａがマイクロプロセッサに相当し、図９の主制御基板６５が主制御基板に相当し、図５のベース部材１０１がベース部材に相当し、図５のカバー部材１００がカバー部材に相当し、図５の主制御基板ボックス６６が主制御基板ボックスに相当し、図１のパチンコ機１がパチンコ機に相当し、要求信号が送信要求信号に相当し、図５の試験用コネクタ６５ｋが試験用コネクタに相当し、図５の試験用コネクタハンダ付け領域６５ｍが試験用コネクタ実装領域に相当し、送信要求信号が要求信号に相当し、図１１（ａ）のアンテナ部１１３がアンテナ部に相当し、識別情報が識別情報に相当し、図１１（ａ）のＲＦＩＤタグＩＣ１１２がＩＣタグ部に相当し、図５のＲＦＩＤタグ６６ａがＲＦＩＤタグに相当し、図５のＲＦＩＤリーダＩＣ６５ｄがＲＦＩＤリーダに相当し、図１１（ｂ）の開封済み信号が開封済み信号に相当し、図１３の主制御ＭＰＵ６５ａのリセット端子であるＲＳＴ端子がリセット端子に相当する。
In the present embodiment, the
本発明の請求項１においては、基板ボックスを開封することなく、主制御基板の不正の有無を容易に確認することができる。また、不正行為者は主制御基板を不正に改変しても不正に遊技球を獲得することができなくなり、ホールは多大な損害を被ることがなくなる。 According to the first aspect of the present invention, it is possible to easily confirm whether the main control board is illegal without opening the board box. Further, fraudster also will not be able to acquire not just a game ball to illegally alter the main control board, the holes no longer suffer tremendous damage.
次に、本発明の好適な実施形態について図面に基づいて説明する。まず、パチンコ機の構成について説明し、続いてパチンコ機の背面構成について説明する。図１はパチンコ機の正面図であり、図２は本体枠及び前面枠を開放した状態のパチンコ機を示す斜視図であり、図３は本体枠及び遊技盤を分離した状態を示す斜視図であり、図４はパチンコ機の背面図である。
［１．パチンコ機の構成］
Next, preferred embodiments of the present invention will be described with reference to the drawings. First, the configuration of the pachinko machine will be described, and then the back configuration of the pachinko machine will be described. 1 is a front view of the pachinko machine, FIG. 2 is a perspective view showing the pachinko machine with the main body frame and the front frame opened, and FIG. 3 is a perspective view showing a state where the main body frame and the game board are separated. FIG. 4 is a rear view of the pachinko machine.
[1. Configuration of pachinko machine]
パチンコ機１は、図１及び図２に示すように、外枠２、本体枠３、遊技盤４、前面枠５等を備えて構成されている。外枠２は、上下左右の枠材により縦長四角形の枠状に形成され、外枠２の前側下部には、本体枠３の下面を受ける下受板６を有している。外枠２の前面一側には、ヒンジ機構７により本体枠３が前方に開閉可能に装着されている。また、本体枠３は、前枠体８、遊技盤装着枠９及び機構装着枠１０を合成樹脂材により一体成形することで構成されている。本体枠３の前側に形成された前枠体８は、外枠２前側の下受板６を除く外郭形状に対応する大きさの矩形枠状に形成されている。
As shown in FIGS. 1 and 2, the
前枠体８の後部に一体的に形成された遊技盤装着枠９には、遊技盤４が前方から着脱交換可能に装着されるようになっている。遊技盤４の盤面（前面）には、外レールと内レールとを備えた案内レール１１が設けられ、この案内レール１１の内側には、遊技領域１２が区画形成されている。
A
この遊技領域１２には、各種入賞口を備えた各種ユニット等が設けられており、遊技領域１２の中央（中央上側寄り）にセンター役物装置が設けられている。このセンター役物装置は、その詳細な説明については後述するが、演出効果を高めるさまざまな工夫が施されており、液晶表示器、演出ランプ、階調ランプ及び可動体等を備えて構成されている。演出ランプは点灯し、階調ランプはその明るさが滑らかに変化して階調点灯する。可動体は液晶表示器で繰り広げられる演出（画像）に合わせて可動する。
The
遊技盤装着枠９よりも下方に位置する前枠体８の前側下部の一側寄りには、スピーカ装着板１３を介して低音用スピーカ１４が装着されている。また、前枠体８前面の下部領域内の上側部分には、遊技盤４の発射通路に向けて遊技球を導く発射レール１５が傾斜状に装着されている。一方、前枠体８前面の下部領域内の下側部分には、下前面部材１６が装着されている。下前面部材１６前面のほぼ中央には、下皿１７が設けられ、片側寄りには操作ハンドル１８が設けられている。なお、下皿１７には下皿用球排出ボタン１７ａが設けられており、この下皿用球排出ボタン１７ａを操作すると、下皿１７に貯留された遊技球を図示しない受け箱（ドル箱）に排出することができるようになっている。
A low-
本体枠３（前枠体８）のヒンジ機構７が設けられる側とは反対側となる開放側の後面には、外枠２に対して本体枠３を施錠する機能と、本体枠３に対して前面枠５を施錠する機能と、を兼ね備えた施錠装置１９が装着されている。施錠装置１９は、外枠２に設けられた閉止具２０に係脱可能に係合して本体枠３を閉鎖状態に施錠する上下複数の本体枠施錠フック２１と、前面枠５の開放側の後面に設けられた閉止具２２に係脱可能に係合して前面枠５を閉鎖状態に施錠する上下複数の扉施錠フック２３と、を備えている。そして、シリンダー錠２４の鍵穴に鍵が挿入されて一方向に回動操作されることにより本体枠施錠フック２１と外枠２の閉止具２０との係合が解除されて本体枠３が解錠され、これとは逆方向に鍵が回動操作されることにより扉施錠フック２３と前面枠５の閉止具２２との係合が解除されて前面枠５が解錠されるようになっている。なお、シリンダー錠２４の前端部は、パチンコ機１の前方から鍵を挿入して解錠操作が行えるように前枠体８及び下前面部材１６を貫通して下前面部材１６の前面に露出して配置されている。
A function of locking the
本体枠３前面の一側には、ヒンジ機構２５により前面枠５が前方に開閉可能に装着されている。前面枠５は、扉本体フレーム２６、サイド装飾装置２７、上皿２８及び音響電飾装置２９を備えて構成されている。扉本体フレーム２６は、プレス加工された金属製フレーム部材により構成され、前枠体８の上端から下前面部材１６の上縁に亘る部分を覆う大きさに形成されている。扉本体フレーム２６のほぼ中央には、遊技盤４の遊技領域１２を前方から透視可能なほぼ円形状の開口窓３０が形成されている。また、扉本体フレーム２６の後側には、開口窓３０よりも大きい矩形枠状をなす窓枠３１が設けられ、この窓枠３１には、透明板３２が装着されている。
A
扉本体フレーム２６の前側には、開口窓３０の周囲において、左右両側部にサイド装飾装置２７、下部に上皿２８及び上部に音響電飾装置２９がそれぞれ装着されている。サイド装飾装置２７は、ランプ基板が内部に配置され且つ合成樹脂材により形成されたサイド装飾体３３を主体として構成されている。サイド装飾体３３には、横方向に長いスリット状の開口孔が上下方向に複数配列されており、この開口孔には、ランプ基板に配置された光源に対応するレンズ３４が組み込まれている。音響電飾装置２９は、透明カバー体３５、中高音用スピーカ３６、スピーカカバー３７、賞球ランプ３８及び図示しないリフレクタ体等を備え、これらの構成部材が相互に組み付けられてユニット化されている。賞球ランプ３８は、例えば遊技者が下皿１７に遊技球を満タンにした状態で遊技を続け、所定の条件が成立すると、ホールの店員等に賞球ストック（未払出分）が生じている旨を伝えるため点灯する。なお、パチンコ機１と隣接してプリペイドカードユニット１ａが配置されている。このプリペイドカードユニット１ａはパチンコ機１と電気的に接続されており、パチンコ機１に貸球に関する信号等を出力する。
On the front side of the door
本体枠３の機構装着枠１０には、図３に示すように、その上側に球タンク３９、その左側に払出装置４０が装着されている。球タンク３９は図示しないパチンコ島設備から供給される遊技球を貯留している。貯留された遊技球は、後述するタンクレールに沿って転動し、払出装置４０で取り込まれている。払出装置４０は払出モータ４１を備えている。
As shown in FIG. 3, a
払出装置４０の下方には、球誘導構成部４２が機構装着枠１０に設けられている。この球誘導構成部４２には、その内部に、上皿用球誘導通路４３及び球抜き用球誘導通路４４が形成されている。また球誘導構成部４２には、球抜き用球排出構成部材４６が装着されている。この球抜き用連絡排出構成部材４６には、その内部に、球抜き用連絡球排出通路４７が形成されており、遊技盤装着枠９の下側に設けられている球抜き用球排出通路４８と接続されている。
Below the
払出装置４０で取り込んだ遊技球は、払出モータ４１の回転によって上皿用球誘導通路４３又は球抜き用球誘導通路４４のいずれかに切り出される。上皿用球誘導通路４３に切り出された遊技球は、上皿用球貯留部４５に落下して図１に示した上皿２８に誘導される。一方、球抜き用球誘導通路４４に切り出された遊技球は、球抜き用連絡球排出通路４７、そして球抜き用球排出通路４８に沿って落下し、抜き球としてパチンコ島設備に排出される。
The game ball taken in by the
球誘導構成部４２の下方には、球誘導カバー４９が機構装着枠１０に装着されている。この球誘導カバー４９には、その内部に、下皿用球誘導通路５０が形成されており、上皿２８及び上皿用球貯留部４５が遊技球で満タンになると、上皿用球誘導通路４３に切り出された遊技球は、上皿用球貯留部４５から溢れて下皿用球誘導通路５０に落下し、この下皿用球誘導通路５０に沿って転動し、下皿用球貯留部５１に落下して図１に示した下皿１７に誘導される。
A ball guide cover 49 is mounted on the
本体枠３の遊技盤装着枠９の下側には、セーフ球用球排出通路５２及びアウト球用球排出通路５３が設けられている。セーフ球用球排出通路５２は、遊技盤４の遊技領域１２に設けられた各種入賞口に入球した遊技球をセーフ球としてパチンコ島設備に排出する。一方、アウト球用球排出通路５３は、それらの各種入賞口に入球しなかった遊技球をアウト球としてパチンコ島設備に排出する。
A safe
次に、パチンコ機１の背面構成について説明する。パチンコ機１の背面には、図４に示すように、上述した、球タンク３９及び払出装置４０が機構装着枠１０に装着されている。球タンク３９の下方には、球タンク３９から払出装置４０に向けて遊技球が転動するよう傾斜した状態（図４中、右下がりの勾配を持たせた状態）でタンクレール５５が機構装着枠１０に設けられている。
Next, the back configuration of the
タンクレール５５の下方には、遊技盤装着枠９に装着された遊技盤４が配置されている。この遊技盤４の中央上寄りにはセンター役物装置が配置されており、このセンター役物装置の最後部には液晶モジュール５６が取り付けられている。この液晶モジュール５６は、液晶表示器５７、液晶制御基板５８が収容された液晶制御基板ボックス５９等を備えて構成されている。液晶制御基板５８は、液晶表示器５７にさまざまな画像を表示する制御を行う。なお、液晶モジュール５６は、図示しないインバータ基板も備えている。このインバータ基板には、液晶表示器５７のバックライトとして用いられる冷陰極管を放電させる高電圧のインバータ回路等を備えており、この高電圧のインバータ回路で多くの電流が消費されている。
Below the
遊技盤４の裏面左側には、ランプ駆動基板６０が収容されたランプ駆動基板ボックス６１が配置されている。ランプ駆動基板６０は、センター役物装置に備えた演出ランプへの点灯信号及び階調ランプへの階調信号を出力する制御を行う一方、ステッピングモータ及びソレノイド等の可動体の電気的駆動源への駆動信号を出力する制御も行う。
On the left side of the back side of the
遊技盤４の裏面下側には、ボックス装着台６２が配置されている。このボックス装着台６２は、サブ統合基板６３が収容されたサブ統合基板ボックス６４と、主制御基板６５が収容された主制御基板ボックス６６と、が装着されている。具体的には、サブ統合基板ボックス６４に重ね合わされた状態で主制御基板ボックス６６が装着されている。ボックス装着台６２は、サブ統合基板ボックス６４及び主制御基板ボックス６６が装着された状態でもサブ統合基板ボックス６４及び主制御基板ボックス６６が遊技盤４の外郭より外側にはみ出さないように配置されている。なお、サブ統合基板６３は音声、演出ランプ、階調ランプ及び可動体の駆動源等の各種制御を行い、主制御基板６５は遊技の進行の各種制御を行う。
A
このように、タンクレール５５の下方には、液晶モジュール５６（後述するセンター役物装置）及び主制御基板ボックス６６等が突出している。このため、球タンク３９から落下した遊技球による損傷又は電気的な短絡が生じないよう後カバー６７が設けられている。この後カバー６７は、液晶モジュール５６（センター役物装置）及び主制御基板ボックス６６の上側を覆いかぶさる大きさの矩形状に形成されており、図示しないカバーヒンジ機構により開閉及び着脱可能に機構装着枠１０に装着されている。なお、後カバー６７は半透明の合成樹脂材により形成されており、後カバー６７が閉状態であっても、例えば作業者が液晶モジュール５６及びランプ駆動基板ボックス６１等を目視できるようになっている。
Thus, below the
主制御基板ボックス６６は、その上側のみ後カバー６７に覆われており、その上側以外は露出されている。主制御基板６５は、その下側に検査用コネクタ６８及びＲＡＭクリアスイッチ６９等が配置されており、検査用コネクタ６８及びＲＡＭクリアスイッチ６９が主制御基板ボックス６６から露出されている。このため、後カバー６７が閉状態であっても、検査用コネクタ６８に図示しない基板検査装置のコネクタを差し込むことができ、主制御基板６５の検査を行うことができる。また、ＲＡＭクリアスイッチ６９を操作して、主制御基板６５から遊技に関する各種情報を消去（クリア）することができる。なお、主制御基板ボックス６６の上右側には、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎの略。）タグ６６ａが貼り付けられている。このＲＦＩＤタグ６６ａは、不正対策としての封印シールであり、その詳細な説明は後述する。
The main
遊技盤装着枠９の下方、前枠体８の後下側領域（以下、単に「下側領域」と記載する。）には、その左側に発射装置７０が配置されている。この発射装置７０は、発射モータ７１及び発射ハンマー７２等を備えて構成されている。発射モータ７１は、発射ハンマー７２を作動させて遊技球を図１に示した遊技領域１２に向けて発射する。発射装置７０の上方には、電源基板７３が収容された電源基板ボックス７４と、発射制御基板７５が収容された発射制御基板ボックス７６と、が配置されている。具体的には、電源基板ボックス７４に重ね合わされた状態で発射制御基板ボックス７６が装着されている。電源基板７３の上方には、電源基板中継端子板装着部７７が遊技盤装着枠９に設けられており、この電源中継端子板装着部７７には電源中継端子板７８が装着されてカバー７９によって覆われている。なお、電源基板７３は電源中継端子板７８を介して主制御基板６５等の各種制御基板に電力を供給し、発射制御基板７５は発射装置７０の各種制御を行う。
A launching
下側領域の中央には、払出制御基板８０が収容された払出制御基板ボックス８１が配置されている。払出制御基板８０は、払出装置４０の払い出しに関する各種制御を行い、その下側にエラーＬＥＤ表示器８２及びエラー解除スイッチ８３、その上側に球抜きスイッチ８４等が配置されている。エラーＬＥＤ表示器８２は、球切れ、球がみ、賞球ストック（未払出分あり）、接続異常等の動作エラー状態を表示する。エラー解除スイッチ８３を操作すると、図１に示した低音用スピーカ１４及び中高音用スピーカ３６から動作エラー状態に応じたエラー解除法を伝える音声案内が流れる。球抜きスイッチ８４は、球タンク３９及びタンクレール５５に貯留されている遊技球を排出開始するスイッチである。
In the center of the lower region, a payout
下側領域の右側には、上述した球誘導カバー４９が配置されており、インターフェース基板８５が収容されたインターフェース基板ボックス８６が装着されている。インターフェース基板８５は、パチンコ機１に隣接して設置されている、プリペイドカードユニット１ａと払出制御基板８０とを電気的に接続し、貸球に関する信号等を送受信する。
On the right side of the lower region, the above-described sphere guide cover 49 is disposed, and an interface board box 86 in which the
払出装置４０の上方には、段差状を有して、上段に分電基板ボックス装着部８７、下段に外部端子板ボックス装着部８８が機構装着枠１０に設けられている。分電基板ボックス装着部８７には分電基板８９が収容された分電基板ボックス９０が装着され、外部端子板装着部８８には外部端子板９１が収容された外部端子板ボックス９２が装着される。分電基板８９は、電源基板コネクタ９３、電源スイッチ９４等を備えて構成されており、電源基板コネクタ９３及び電源スイッチ９４が分電基板ボックス９０から露出されている。電源基板コネクタ９３は図示しない電源コードと電気的に接続することでき、電源コードのプラグは図示しないパチンコ島設備の電源コンセントに差し込まれており、パチンコ島設備からの電力がパチンコ機１に供給されている。電源スイッチ９４を操作すると、パチンコ島設備からの電力が分電基板８９から上述した電源基板７３に供給され、パチンコ機１の電源投入を行うことができる。外部端子板９１は、複数の外部出力端子９５等を備えて構成されており、外部出力端子９５が分電基板ボックス９０から露出されている。外部出力端子９５は、例えば、主制御基板６５の遊技に関する各種情報（遊技情報）、払出制御基板８０の払い出しに関する各種情報（払出情報）等をホールに設置された図示しないホールコンピュータに出力している。このホールコンピュータは、これらの遊技情報及び払出情報により遊技者の遊技を監視している。
Above the
なお、液晶制御基板ボックス５９、ランプ駆動基板ボックス６１、サブ統合基板ボックス６４、主制御基板ボックス６６、電源基板ボックス７４、発射制御基板ボックス７６、払出制御基板ボックス８１、インターフェース基板ボックス８６、分電基板ボックス９０及び外部端子板ボックス９２等の各種基板ボックスは、透明な合成樹脂材により形成されており、それらの各種基板ボックスに収容した、液晶制御基板５８、ランプ駆動基板６０、サブ統合基板６３、主制御基板６５、電源基板７３、発射制御基板７５、払出制御基板８０、インターフェース基板８５、分電基板８９及び外部端子板９１等の各種基板の基板管理番号や各種基板に設けられた各種電子部品の型式番号等が視認できるようになっている。
［２．主制御基板ボックスの構成］
The liquid crystal
[2. Configuration of main control board box]
次に、図４に示した主制御基板ボックス６６の構成について説明する。まず、主制御基板ボックス６６の構成部材について説明し、続いて主制御基板ボックス６６の開封方法、図４に示したＲＦＩＤタグの構造について説明する。図５は主制御基板ボックスの分解斜視図であり、図６は主制御基板ボックスの開封方法及びＲＦＩＤタグの構造を示す概略図である。
［２−１．主制御基板ボックスの構成部材］
Next, the configuration of the main
[2-1. Components of main control board box]
主制御基板ボックス６６は、図５に示すように、カバー部材１００、ベース部材１０１を備えて構成されており、ボックス形状を有している。カバー部材１００及びベース部材１０１は透明な合成樹脂材により形成されており、その内部には上述した主制御基板６５が収容されている。
As shown in FIG. 5, the main
主制御基板６５は、図４に示した、検査用コネクタ６８、ＲＡＭクリアスイッチ６９の他に、主制御ＭＰＵ６５ａ、主制御Ｉ／Ｏポート６５ｂ、主制御シリーズレギュレータ６５ｃ、ＲＦＩＤリーダＩＣ６５ｄを備えて構成されている。主制御ＭＰＵ６５ａはマイクロプロセッサであり、入出力デバイスである主制御Ｉ／Ｏポート６５ｂを介して、サブ統合基板６３、払出制御基板８０等と各種信号をやり取りする。主制御シリーズレギュレータ６５ｃは主制御基板６５の基準電圧である制御電圧（主制御ＭＰＵ６５ａの作動電圧）を作成する。ＲＦＩＤリーダＩＣ６５ｄは、図４に示した不正対策としての封印シールであるＲＦＩＤタグ６６ａと電波により各種信号をやり取りする。主制御基板６５は停電予告信号を出力する停電監視回路を備えており、その詳細な説明は後述する。
The
また主制御基板６５は、払出制御接続基板コネクタ６５ｅ、サブ統合接続基板コネクタ６５ｆ、電源接続コネクタ６５ｇ、各種の基板コネクタ６５ｈ等が設けられている。払出制御接続基板コネクタ６５ｅは図４に示した払出制御基板８０と主制御基板６５とを電気的に接続する基板コネクタであり、サブ統合接続基板コネクタ６５ｆは図４に示したサブ統合基板６３と主制御基板６５とを電気的に接続する基板コネクタであり、電源供給基板コネクタ６５ｇは図４に示した電源中継端子板７８と主制御基板６５とを電気的に接続する基板コネクタである。
The
ここで、パチンコ機の製造メーカは、開発したパチンコ機を、検査機関で検査して所定の検査に合格しなければ販売することができない。主制御基板６５には、検査機関で検査する際に、主制御ＭＰＵ６５ａの出力信号を取り出す試験用コネクタ６５ｋが設けられている。この試験用コネクタ６５ｋは、パチンコ機１が検査機関で検査される試験機として生産されるときには主制御基板６５にハンダ付けされる一方、パチンコ機１が各ホールに出荷される量産機として生産されるときには主制御基板６５にハンダ付けされないようになっている。つまり、主制御基板６５の回路構成は、試験機として生産されたものと、量産機として生産されたものと、同一であり、量産機として生産されたものには試験用コネクタ６５ｋが単にハンダ付けされていないだけである。このため、量産機として生産された主制御基板６５は、試験用コネクタ６５ｋをハンダ付けする領域（「試験用コネクタハンダ付け領域」という。）６５ｍが空き領域として存在することとなる。
Here, a manufacturer of a pachinko machine cannot sell the developed pachinko machine unless it is inspected by an inspection organization and passes a predetermined inspection. The
この試験用コネクタハンダ付け領域６５ｍの下方には、図５に示すように、ＲＦＩＤリーダＩＣ６５ｄが配置されており、図４に示したＲＦＩＤタグ６６ａが試験用コネクタハンダ付け領域６５ｍに対応する位置にベース部材１０１とカバー部材１００とをまたいで貼り付けられている。これにより、ＲＦＩＤリーダＩＣ６５ｄは、ＲＦＩＤタグ６６ａによって妨げられず主制御基板ボックス６６から視認することができるようになる。したがって、主制御基板ボックス６６を開封することなく、例えばＲＦＩＤリーダＩＣ６５ｄの型式を確認することができる。また、空き領域となった試験用コネクタハンダ付け領域６５ｍを有効に利用することができる。
As shown in FIG. 5, an
パチンコ機１に備える主制御基板６５、払出制御基板８０等の各種制御基板は、マイクロプロセッサ等の電子部品が実装されて各種基板ボックスに収容されている。例えば主制御基板６５は主制御基板ボックス６６に収容されており、マイクロプロセッサとしての主制御ＭＰＵ６５ａは、パチンコ機１の裏面から視認できるように、制御基板の片面に実装されている。
Various control boards such as the
ところが、主制御基板ボックス６６の奥行きを小さく抑えると、貼り付けたＲＦＩＤタグ６６ａと対応する位置に実装された電子部品の型式番号は、主制御基板ボックス６６を少し傾けても視認しにくく、主制御基板ボックス６６が透明であっても、その型式番号を容易に判別できない。本実施形態では、量産機において空き領域となる試験用コネクタハンダ付け領域６５ｍに対応する位置にＲＦＩＤタグ６６ａがベース部材１０１とカバー部材１００とをまたいで貼り付けられているため、主制御基板６５の各種電子部品の型式番号を目視でき、不正に電子部品が交換されていないかを確認することができるようになっている。
However, if the depth of the main
カバー部材１００の上辺左右側にはカバー部材側封印部１０２、カバー部材１００の下辺にはＬ字係合片１０３が設けられており、一方、ベース部材１０１の上辺左右側にはベース部材側封印部１０４、ベース部材１０１の下辺には係合孔１０５が設けられている。カバー部材１００の上辺左右側に設けられたカバー部材側封印部１０２には所定個数（本実施形態では、４つ。）のカバー部材側挿入孔１０６が所定間隔を隔ててそれぞれ設けられており、ベース部材１０１の上辺左右側に設けられたベース部材側封印部１０４にはそれらカバー部材側挿入孔１０６に対応するようにベース部材側挿入孔１０７がそれぞれ設けられている。
A cover member
主制御基板６５はベース部材１０１の下側内壁二隅で図示しないねじでねじ止めされている。カバー部材１００のＬ字係合片１０３をベース部材１０１の係合孔１０５に挿入したままの状態で、その係合孔１０５を回転中心として、カバー部材１００のカバー部材側封印部１０２をベース部材１０１のベース部材側封印部１０４に近づけることで回転させ、カバー部材１００をベース部材１０１に嵌め合わす。そして、カバー部材側封印部１０２のカバー部材側挿入孔１０６に挿入されている封印ねじを、ベース部材側封印部１０４のベース部材側挿入孔１０７に向かってねじ込む。これにより、カバー部材側封印部１０２とベース部材側封印部１０４とが相互に締結してカバー部材１００とベース部材１０１とが密着し、主制御基板ボックス６６が封印される。封印後、ねじ込んだ封印ねじのカバー部材側挿入孔１０６には図示しない蓋部材が挿入され、カバー部材１００の上辺右側に設けられたカバー部材側封印部１０２の下側からベース部材１０１のベース部材側封印部１０４の下側に亘ってＲＦＩＤタグ６６ａが貼り付けられる。つまり、カバー部材１００とベース部材１０１とをまたいでＲＦＩＤタグ６６ａが貼り付けられる。
The
具体的に説明すると、カバー部材側封印部１０２のカバー部材側挿入孔１０６に図示しないかしめ部材が挿入されて回り止めされた状態で固定されている。このかしめ部材に封印ねじがねじ込まれると、ベース部材側封印部１０４のベース部材側挿入孔１０７に突出している、かしめ部材の部位がその外径を大きくする方向に塑性変形して拡開し、ベース部材側挿入孔１０７の内壁と干渉する。これにより、カバー部材１００とベース部材１０１とを相互に締結することができる。
More specifically, a caulking member (not shown) is inserted into the cover member
なお、図示しないねじを、ベース部材１０１の裏面上側二隅からカバー部材１００に向かってねじ込むことにより、主制御基板６５は主制御基板ボックス６６の内部で固定された状態で収容される。
The
また、カバー部材１００には、検査用コネクタ６８、ＲＡＭクリアスイッチ６９、払出制御接続基板コネクタ６５ｅ、サブ統合接続基板コネクタ６５ｆ、電源接続コネクタ６５ｇ、各種の基板コネクタ６５ｈが露出するように挿通孔１０８がそれぞれ設けられている。
［２−２．主制御基板ボックスの開封方法］
Further, the
[2-2. How to open the main control board box]
次に主制御基板ボックス６６の開封方法について説明する。主制御基板ボックス６６は、図５に示したように、カバー部材側封印部１０２のカバー部材側挿入孔１０６からベース部材側封印部１０４のベース部材側挿入孔１０７に向かって封印ねじがねじ込まれている。この封印ねじが挿入されたカバー部材側挿入孔１０６を切除することによって、カバー部材１００をベース部材１０１から取り外すことができる。つまり、主制御基板ボックス６６を開封することができる。なお、カバー部材１００をベース部材１０１から取り外すと（ベース部材１０１とカバー部材１００とが分離されると）、ＲＦＩＤタグ６６ａは、例えば、カバー部材１００とベース部材１０１とをまたいでいる位置で切断される。
Next, a method for opening the main
カバー部材側封印部１０２は、図６（ａ）に示すように、三角形状を有する切除部１０９が***状に設けられている。この切除部１０９は、封印ねじ１１０が挿入されている、カバー部材側挿入孔１０６を切除する切断経路ｃ１〜ｃ３上にそれぞれ配置されている。例えば、図中番号１に封印ねじ１１０がねじ込まれている場合には（図中番号１のカバー部材側挿入孔１０６には蓋部材１１１が挿入されている。）、切断経路ｃ１に沿って、ニッパー、ナイフ等の切断工具を用いて切断すると（このとき、図中番号１の切除部１０９が破壊される。）、封印ねじ１１０がねじ込まれたままの状態で、切除ブロックｂ１をカバー部材側封印部１０２から切除することができる。これにより、切除ブロックｂ１のみがベース部材１０１に残された状態になり、カバー部材１００をベース部材１０１から取り外すことができる。つまり、主制御基板ボックス６６を開封することができる。
As shown in FIG. 6A, the cover member-
開封後、主制御基板ボックス６６を封印する場合には、図中番号２のカバー部材側挿入孔１０６に、挿入されている封印ねじ１１０を、ベース部材側封印部１０４のベース部材側挿入孔１０７に向かってねじ込む。この封印された状態で、主制御基板ボックス６６を開封する場合には、切断経路ｃ２に沿って、切断工具で切断し（このとき、図中番号２の切除部１０９が破壊される。）、切除ブロックｂ２をカバー部材側封印部１０２から切除する。開封後さらに、主制御基板ボックス６６を封印する場合には、図中番号３のカバー部材側挿入孔１０６に、挿入されている封印ねじ１１０を、ベース部材側封印部１０４のベース部材側挿入孔１０７に向かってねじ込む。この封印された状態で、主制御基板ボックス６６を開封する場合には、切断経路ｃ３に沿って、切断工具で切断し（このとき、図中番号３の切除部１０９が破壊される。）、切除ブロックｂ３をカバー部材側封印部１０２から切除する。開封後さらにまた、主制御基板ボックス６６を封印する場合には、図中番号４のカバー部材側挿入孔１０６に、挿入されている封印ねじ１１０を、ベース部材側封印部１０４のベース部材側挿入孔１０７に向かってねじ込む。図中番号４のカバー部材側挿入孔１０６に挿入されている封印ねじ１１０は、主制御基板ボックス６６を最終的に封印する。このため、上述した切断経路ｃ１〜ｃ３のような切断経路が設けられていない。なお、主制御基板ボックス６６を封印した後には、上述したように、カバー部材１００とベース部材１０１とをまたいでＲＦＩＤタグが貼り付けられる。このＲＦＩＤタグに記憶されている識別情報は、開封前に既に貼り付けられている、ＲＦＩＤタグ６６ａに記憶されているものと同一であり、例えば警察による検査時に主制御基板ボックス６６を開封するときには、その旨を製造メーカに予め連絡することによって、同一のＲＦＩＤタグがその製造メーカから提供される。その識別情報には、ＩＤ番号、製造メーカ情報等が含まれている。
When the main
このように、図５に示した、主制御ＭＰＵ６５ａ、主制御Ｉ／Ｏポート６５ｂ、主制御シリーズレギュレータ６５ｃ等は、封印された主制御基板ボックス６６に収容されているため、図６（ａ）に示した、切除ブロックｂ１〜ｂ３を切除して主制御基板ボックスを開封しない限り、主制御基板６５を直接触れることができない構造となっている。また、切除ブロックｂ１〜ｂ３を切除するためには、図６（ａ）に示した切除部１０９を破壊しなければならないため、例えばホールの店員等は、切除部１０９を目視することで容易に主制御基板ボックス６６が開封されたか否かを確認することできる。したがって、例えば主制御基板６５が不正に改変されても、切除部１０９を目視することによって、改変の有無を確認することができる。
［２−３．ＲＦＩＤタグの構造］
As described above, the
[2-3. RFID tag structure]
主制御基板ボックス６６を封印後、カバー部材１００とベース部材１０１に貼り付けられＲＦＩＤタグ６６ａは、図６（ｂ）に示すように、横長長方形の形状を有しており、例えばポリエチレンフィルム等の合成樹脂からなる薄いフィルムで形成されている。ＲＦＩＤタグ６６ａは、ＲＦＩＤタグＩＣ１１２、アンテナ部１１３を備えて構成されており、アンテナ部１１３がＲＦＩＤタグＩＣ１１２の周囲に所定間隔ごとに配置されてＲＦＩＤタグＩＣ１１２と電気的に接続されている。アンテナ部１１３は、図５に示したＲＦＩＤリーダＩＣ６５ｄから電波を受信すると、この電波を電磁誘導による起電力としてＲＦＩＤタグＩＣ１１２に供給するとともに、受信した電波を電気信号としてＲＦＩＤタグＩＣ１１２に伝達する。この電気信号が入力されると、ＲＦＩＤタグＩＣ１１２は、その詳細な説明は後述するが、識別情報を読み出して、電波としてアンテナ部１１３からＲＦＩＤリーダ６５ｄに送信する。
After sealing the main
なお、ＲＦＩＤタグ６６ａは薄いフィルムで形成されており、このＲＦＩＤタグ６６ａを、例えば２つに切り離すと、ＲＦＩＤタグＩＣ１１２とアンテナ部１１３との電気的な接続が切断される。これにより、ＲＦＩＤタグ６６ａのＲＦＩＤタグＩＣ１１２は、アンテナ部１１３で受信した電波から起電力が供給されなくなり、作動しなくなる。このため、ＲＦＩＤリーダＩＣ６５ｄは、ＲＦＩＤタグ６６ａからの識別情報を受信することができなくなる。
Note that the
ここで、例えば主制御基板６５にＲＦＩＤリーダＩＣ６５ｄを備えていない主制御基板６５’では、パチンコ島設備にＲＦＩＤリーダＩＣ６５ｄを備えたＲＦＩＤリーダを配置することによって主制御基板ボックス６６’に貼り付けられているＲＦＩＤタグ６６ａ’からの識別情報を確認することができる。この場合、製造メーカによって主制御基板を収容する主制御基板ボックスの配置が異なるため、どの製造メーカのパチンコ機でも、主制御基板ボックスに貼り付けたＲＦＩＤタグからの識別情報をパチンコ島設備に配置したＲＦＩＤリーダで受信しようとすると、ＲＦＩＤリーダから出力する電波を強める必要がある。
Here, for example, in the
しかしながら、パチンコ機は互いに背を向けた状態でパチンコ島設備に列設されており、ＲＦＩＤリーダの出力する電波を強めると、背向のパチンコ機に貼り付けられたＲＦＩＤタグからの識別情報を受信するおそれがあり、ＲＦＩＤタグとＲＦＩＤリーダとの対応関係が崩れてしまい、ホールコンピュータで正しく管理することができなくなる。一方、ＲＦＩＤリーダから出力する電波を弱めると、主制御基板ボックスが取り付けられる位置によってＲＦＩＤタグからの識別情報を受信できなくなり、ホールコンピュータが主制御基板の不正なすり替えが行われたと誤認することとなる。 However, pachinko machines are lined up on the pachinko island facility with their backs facing each other. When the radio wave output from the RFID reader is strengthened, identification information is received from the RFID tag attached to the back-facing pachinko machine. The correspondence between the RFID tag and the RFID reader is lost, and the hall computer cannot correctly manage it. On the other hand, if the radio wave output from the RFID reader is weakened, the identification information from the RFID tag cannot be received depending on the position where the main control board box is attached, and the hall computer mistakenly recognizes that the main control board has been illegally replaced. Become.
このため、例えばホールの店員は、検査機関に届け出る前に主制御基板の不正の有無を確認するときには、パチンコ機の本体枠を開いて持ち運びタイプ（ハンディタイプ）のＲＦＩＤリーダでＲＦＩＤタグに記憶した識別情報を１台ずつ手動で確認する必要があり、手間がかかることとなる。 For this reason, for example, when a hall clerk confirms whether the main control board is fraudulent before reporting it to the inspection organization, the body frame of the pachinko machine is opened and stored in the RFID tag with a portable type (handy type) RFID reader. It is necessary to manually check the identification information one by one, which is troublesome.
そこで、本実施形態では、カバー部材１００とベース部材１０１とをまたいで貼り付けられているＲＦＩＤタグ６６ａに対応する位置の近傍、具体的には、図５に示した試験用コネクタハンダ付け領域６５ｍ（試験用コネクタ６５ｋ）の下方に、ＲＦＩＤリーダＩＣ６５ｄを主制御基板６５に設けることによってＲＦＩＤタグからの識別情報を受信している。これにより、ＲＦＩＤリーダＩＣ６５ｄからの電波を必要最小限の電波強度とすることができ、背向のパチンコ機に貼り付けられたＲＦＩＤタグからの識別情報を受信するおそれがなくなることによってＲＦＩＤタグとＲＦＩＤリーダとの対応関係が崩れることがなくなり、ホールコンピュータで正しく管理することができる。また、ホールの店員がパチンコ機の本体枠を一台ずつ開いてハンディタイプのＲＦＩＤリーダで識別情報を手動で確認する必要もなくなる。
［３．遊技盤の構成］
Therefore, in the present embodiment, the vicinity of the position corresponding to the
[3. Game board configuration]
次に、上述した遊技盤４の構成について説明する。まず、遊技盤４の遊技領域１２内に設けられた各種構成部材について説明し、続けて遊技盤４の各種構成部材について説明する。図７は遊技盤の正面図であり、図８は遊技盤の構成を示す斜視図である。なお、遊技領域１２内に打ち込まれた遊技球が落下するとき、遊技球を弾いて遊技球の進行方向を複雑にする複数の障害釘は、図面の見やすさの関係上、図示を省略した。
［３−１．遊技領域内の各種構成部材］
Next, the structure of the
[3-1. Various components in the game area]
遊技盤４の遊技領域１２には、図７に示すように、センター役物装置１２０、入賞口ユニット１２１及び装飾ユニット１２２が設けられている。センター役物装置１２０は遊技領域１２の中央上寄りに配置され、その下方には入賞口ユニット１２１が配置されている。装飾ユニット１２２はセンター役物装置１２０の左下方（入賞口ユニット１２１の左方）に配置されている。
［３−１−１．センター役物装置］
As shown in FIG. 7, the
[3-1-1. Center equipment]
センター役物装置１２０は、その上側に点灯する演出ランプ１２３、右側に明るさが滑らかに変化して階調点灯する階調ランプ１２４が設けられている。そして下側に遊技球が左右に揺動するステージ１２５と、入賞口ユニット１２１に遊技球を誘導する、球誘導孔１２６及び球誘導路１２７とが設けられており、左側にステージ１２５に遊技球を誘導するワープ孔１２８と、遊技球が通過することができるゲート１２９とが設けられている。このゲート１２９に進入した遊技球はゲートスイッチ１３０により検出されて再び遊技領域１２内に戻るようになっている。ゲート１２９の下方には、ワープ孔１２８が配置されている。このワープ孔１２８に進入した遊技球はステージ１２５に誘導されて揺動したり又は球誘導孔１２６に進入して球誘導路１２７を通過したりして、再び遊技領域１２内に戻るようになっている。
The
センター役物装置１２０に進入した遊技球がセンター役物装置１２０からパチンコ機１の内部に進入しないようセンター役物装置１２０には隔壁板１３１が設けられている。上述した球誘導孔１２６は隔壁板１３１に設けられており、球誘導路１２７と連結されている。これにより、球誘導孔１２６に進入した遊技球は球誘導路１２７を通過して遊技領域１２内に再び戻るようになっている。また、隔壁板１３１は、上述した液晶表示器５７の表示領域１３２に遊技球が衝突するのを防いでいる。
A
なお、センター役物装置１２０の上側及び下側には可動体がそれぞれ配置されており、視認できない位置（原位置）で待機している。これらの可動体は、隔壁板１３１と表示領域１３２との間で可動するようになっており、所定の条件が成立したとき、原位置から表示領域１３２の前面側にそれぞれ出現して再び原位置に戻るようになっている。
［３−１−２．入賞口ユニット］
In addition, the movable body is each arrange | positioned at the upper side and the lower side of the center
[3-1-2. Winning prize unit]
入賞口ユニット１２１は、上始動入賞口１３３、下始動入賞口１３４、大入賞口装置１３５を備えて構成されている。入賞口ユニット１２１の上側には上始動入賞口１３３が配置されており、この上始動入賞口１３３の下方には下始動入賞口１３４が配置されている。上始動入賞口１３３に入球した遊技球は上始動口スイッチ１３６により検出され、下始動入賞口１３４に入球した遊技球は下始動口スイッチ１３７により検出される。下始動入賞口１３４には開閉翼１３８が設けられており、開閉翼ソレノイド１３９に駆動信号が出力されると、開閉翼１３８が開くようになっている。一方、駆動信号が出力されないと、開閉翼１３８が閉じるようになっている。開閉翼１３８が開くと、下始動入賞口１３４に遊技球が入球しやすい開状態となる。一方、開閉翼１３８が閉じると、下始動入賞口１３４に遊技球が入球することができない閉状態となる。
The winning
ここで、その詳細な説明については後述するが、所定の条件が成立したとき、開閉翼ソレノイド１３９に駆動信号が出力されると、開閉翼１３８が開いて下始動入賞口１３４が閉状態から開状態となる。このとき、遊技球が下始動入賞口１３４に入球しやすくなる。一方、開閉翼ソレノイド１３９に駆動信号が出力されなくなると、開閉翼１３８が閉じて下始動入賞口１３４が開状態から閉状態となる。このとき、下始動入賞口１３４の左方又は右方から進入してくる遊技球は開閉翼１３８によりブロックされる。なお、下始動入賞口１３４の上方には上始動入賞口１３３が配置されている。このため、上方から進入してくる遊技球は上始動入賞口１３３によりブロックされている。下始動入賞口１３４が閉状態から開状態となると、その左方又は右方から進入してくる遊技球に加えて、上始動入賞口１３３に入球しなかった遊技球、つまり下始動入賞口１３４の上方から進入してくる遊技球は、下始動入賞口１３４に入球する機会を得ることができる。
Here, although the detailed description will be described later, when a drive signal is output to the opening /
下始動入賞口１３４の下方には大入賞口装置１３５が配置されている。この大入賞口装置１３５は、大入賞口１４０、開閉板１４１、開閉板ソレノイド１４２、カウントスイッチ１４３を備えて構成されている。大入賞口１４０は横長四角形状を有しており、開閉板ソレノイド１４２に駆動信号が出力されると、開閉板１４１が開くようになっている。一方、駆動信号が出力されないと、開閉板１４１が閉じるようになっている。開閉板１４１が開くと、大入賞口１４０に遊技球が入球しやすい開放状態となる。一方、開閉板１４１が閉じると、大入賞口１４０に遊技球が入球することができない閉鎖状態となる。
A large
ここで、その詳細な説明については後述するが、所定の条件が成立したとき、開閉板ソレノイド１４２に駆動信号が出力されると、開閉板１４１が開いて大入賞口１４０が閉鎖状態から開放状態となる。このとき、遊技球が大入賞口１４０に入球しやすくなり、この入球した遊技球はカウントスイッチ１４３により検出される。一方、開閉板ソレノイド１４２に駆動信号が出力されなくなると、開閉板１４１が閉じて大入賞口１４０が開放状態から閉鎖状態となる。このとき、遊技球が大入賞口１４０に入球できなくなる。
Here, although the detailed description will be described later, when a drive signal is output to the open /
なお、入賞口ユニット１２１には、大入賞口装置１３５の左側に左普通入賞口１４４、右側に右普通入賞口１４５が設けられている。左普通入賞口１４４に入球した遊技球は左入賞口スイッチ１４６により検出され、一方、右普通入賞口１４５に入球した遊技球は右入賞口スイッチ１４７により検出される。
［３−１−３．装飾ユニット］
The winning
[3-1-3. Decoration unit]
装飾ユニット１２２は、上特別図柄表示器１４８、下特別図柄表示器１４９、上特別図柄記憶ランプ１５０、下特別図柄記憶ランプ１５１、普通図柄表示器１５２、普通図柄記憶ランプ１５３、遊技状態表示ランプ１５４、小当り表示ランプ１５５、ラウンド表示ランプ１５６、演出ランプ１５７を備えて構成されている。
The
装飾ユニット１２２の上側には上特別図柄表示器１４８が配置されている。この上特別図柄表示器１４８の下方に下特別図柄表示器１４９が配置されている。上特別図柄表示器１４８は、上始動入賞口１３３に遊技球が入球すると、所定の特別図柄を変動表示する。一方、下特別図柄表示器１４９は、下始動入賞口１３４に遊技球が入球すると、上特別図柄表示器１４８と同様に、所定の特別図柄を変動表示する。なお、上始動入賞口１３３及び下始動入賞口１３４に入球した遊技球は、特別図柄の変動表示で使用されないときには、入球した遊技球の球数を保留数として上特別図柄記憶ランプ１５０及び下特別図柄記憶ランプ１５１にそれぞれ表示する。
An upper
上特別図柄記憶ランプ１５０及び下特別図柄記憶ランプ１５１の下方には普通図柄表示器１５２が配置されており、この普通図柄表示器１５２の右方に普通図柄記憶ランプ１５３が配置されている。普通図柄表示器１５２は、ゲート１２９を遊技球が通過すると、所定の普通図柄を変動表示する。なお、ゲート１２９を通過した遊技球は、普通図柄の変動表示で使用されないときには、通過した遊技球の球数を保留数として普通図柄記憶ランプ１５３に表示する。
A
普通図柄表示器１５２の下方には遊技状態表示ランプ１５４が配置されており、この遊技状態表示ランプ１５４に左方には小当り表示ランプ１５５が配置され、この小当り表示ランプ１５５の左方にはラウンド表示ランプ１５６が配置されている。遊技状態表示ランプ１５４は遊技状態として確率変動が生じているときには赤色で点灯し、確率変動が生じていないときにはランプが消灯する。小当り表示ランプ１５５は遊技状態として小当りが生じたときに点灯する。ラウンド表示ランプ１５６は大入賞口１４０が閉鎖状態から開放状態となる回数（「ラウンド」という。）に応じた色で点灯する。例えば、２ラウンドのときには赤色で点灯し、１５ラウンドのときには緑色で点灯する。
A gaming
なお、装飾ユニット１２２の下側には、装飾ユニット側普通入賞口１５８，１５９が設けられており、これらの装飾ユニット側普通入賞口１５８，１５９に遊技球が入球すると、上述した左入賞口スイッチ１４６で検出される。装飾ユニット側普通入賞口１５８，１５９の下側には、点灯する演出ランプ１５７が設けられている。遊技領域１２内に発射された遊技球が入賞口ユニット１２１及び装飾ユニット１２２に設けた各種入賞口のいずれにも入球しなかったときにはアウト口１６０で回収される。
［３−２．遊技盤の各種構成部材］
In addition, the decoration unit side normal winning
[3-2. Various components of the game board]
次に、遊技盤４の各種構成部材について説明する。遊技盤４は、図８に示すように、前構成部材１６５、遊技盤本体１６６を備えて構成されている。前構成部材１６５は、ほぼ円形の開口１６７を有しており、この開口１６７内に遊技球を案内する上述した案内レール１１が遊技盤本体１６６の前面側に装着されている。これにより、案内レール１１の内側に遊技領域１２が区画形成されている。また、前構成部材１６５の下側には上述したアウト口１６０が設けられている。遊技盤本体１６６は、適宜形状の貫通孔１６８を複数有しており、これらの貫通孔１６８を覆うように、センター役物装置１２０、入賞口ユニット１２１及び装飾ユニット１２２が装着されている。
Next, various components of the
遊技盤本体１６６の裏面下側には、セーフ球用球回収部材１６９が装着されている。このセーフ球用球回収部材１６９は、入賞口ユニット１２１及び装飾ユニット１２２の各種入賞口に入球した遊技球をセーフ球として回収する。セーフ球用球回収部材１６９を覆うように上述したボックス装着台６２が装着されている。このボックス装着台６２には、セーフ球用球誘導溝１７０が設けられており、このセーフ球用球誘導溝１７０に、セーフ球用球回収部材１６９で回収されたセーフ球が落下するようになっている。落下したセーフ球は、セーフ球用球誘導溝１７０に沿って転動し、図３に示したセーフ球用球排出通路５０に誘導されて図示しないパチンコ島設備に排出されるようになっている。なお、ボックス装着台６２には、上述したように、サブ統合基板６３が収容されたサブ統合基板ボックス６４が装着され、このサブ統合基板ボックス６４の後部に重ね合わされた状態で、主制御基板６５が収容された主制御基板ボックス６６が装着されている。この主制御基板６６には、ＲＦＩＤタグ６６ａが封印シールとして貼り付けられている。
A safe
また遊技盤本体１６６の裏面下側には、アウト球用球誘導溝１７１が設けられている。このアウト球用球誘導溝１７１は、アウト口１６０に対応する位置に設けられており、アウト口１６０で回収された遊技球が貫通孔１６８を介してアウト球用球誘導溝１７１に流入するようになっている。流入した遊技球は、アウト球としてアウト球用球誘導溝１７１に沿って落下し、図３に示したアウト球用球排出通路５３に誘導されてパチンコ島設備に排出されるようになっている。
Further, a
センター役物装置１２０は、前装飾体１７２、後装飾体１７３、上述した液晶モジュール５６を備えて構成されている。前装飾体１７２は貫通孔１６８を覆うように遊技盤本体１６６の前面側に装着され、後装飾体１７３は遊技盤本体１６６の裏面に前装飾体１７２と対応して装着され、液晶モジュール５６は後装飾体１７３の後側に取り付けられている。つまり液晶モジュール５６は、センター役物装置１２０の最後部に取り付けられている。
The
前装飾体１７２は、上述した、演出ランプ１２３、階調ランプ１２４、ステージ１２５、ワープ孔１２８、ゲート１２９、隔壁板１３１等を備えている。一方、後装飾体１７３は、その上側に上あご可動体１７４、下側に下あご可動体１７５を備えており、上あご可動体１７４を可動する上あご可動装置１７６及び下あご可動体１７５を可動する下あご可動装置１７７も備えている。
［４．主基板及び周辺基板］
The front
[4. Main board and peripheral board]
次に、パチンコ機１の各種制御を行う制御基板について説明する。図９は主基板及び周辺基板のブロック図である。パチンコ機１の制御構成は、図９に示すように、主基板１８０のグループ及び周辺基板１８１のグループから構成されており、これら２つのグループにより各種制御が分担されている。まず、主基板１８０のグループについて説明し、続けて周辺基板１８１のグループについて説明する。
［４−１．主基板のグループ］
Next, a control board that performs various controls of the
[4-1. Main board group]
主基板１８０のグループは、図９に示すように、上述した、主制御基板６５及び払出制御基板８０を備えて構成されている。
［４−１−１．主制御基板］
As shown in FIG. 9, the group of main boards 180 includes the
[4-1-1. Main control board]
主制御基板６５は、図９に示すように、上述した、マイクロプロセッサとしての主制御ＭＰＵ６５ａと、入出力デバイス（Ｉ／Ｏデバイス）としての主制御Ｉ／Ｏポート６５ｂと、検査用コネクタ６８及びＲＡＭクリアスイッチ６９と、を備えて構成されている。主制御ＭＰＵ６５ａには、各種処理プログラムや各種コマンドを記憶するＲＯＭと、一時的にデータを記憶するＲＡＭと、が内蔵されており、その動作（システム）を監視するウォッチドックタイマと、不正を防止するための機能等も内蔵されている。
As shown in FIG. 9, the
主制御ＭＰＵ６５ａは、上述した、ゲートスイッチ１３０、左入賞口スイッチ１４６、右入賞口スイッチ１４７、上始動口スイッチ１３６、下始動口スイッチ１３７及びカウントスイッチ１４３からの検出信号が主制御Ｉ／Ｏポート６５ｂを介して入力されており、これらの検出信号に基づいて、その詳細な説明については後述するが、上述した、開閉翼ソレノイド１３９、開閉板ソレノイド１４２、上特別図柄表示器１４８、下特別図柄表示器１４９、上特別図柄記憶ランプ１５０、下特別図柄記憶ランプ１５１、普通図柄表示器１５２、普通図柄記憶ランプ１５３、遊技状態表示ランプ１５４、小当り表示ランプ１５５及びラウンド表示ランプ１５６への駆動信号を、主制御Ｉ／Ｏポート６５ｂを介して出力する。
The
また主制御ＭＰＵ６５ａは、遊技に関する各種情報（遊技情報）等を、主制御Ｉ／Ｏポート６５ｂを介して上述した外部端子板９１に出力する。この外部端子板９１は、上述したように、図示しないホールに設置されたホールコンピュータと電気的に接続されている。このホールコンピュータは、パチンコ機１の遊技情報等を把握することにより遊技者の遊技を監視している。更に主制御ＭＰＵ６５ａは、払い出しに関する各種コマンドを、主制御Ｉ／Ｏポート６５ｂを介して払出制御基板８０に送信したり、この払出制御基板８０からのパチンコ機１の状態に関する各種コマンドを主制御Ｉ／Ｏポート６５ｂを介して受信したりする。更にまた主制御ＭＰＵ６５ａは、遊技演出の制御に関する各種コマンド及びパチンコ機１の状態に関する各種コマンドを、主制御Ｉ／Ｏポート６５ｂを介して後述する周辺基板１８１のサブ統合基板６３に送信したりする。なお、主制御ＭＰＵ６５ａは、払出制御基板８０からパチンコ機１の状態に関する各種コマンドを受信すると、これらの各種コマンドを整形してサブ統合基板６３に送信する。
The
主制御基板６５は、その詳細な説明は後述するが、図４に示した、電源基板７３から電源中継端子板７８等を介して電力が供給されており、主制御基板６５に備えた停電監視回路によって停電又は瞬停（電力の供給が一時停止する現象。）の有無が監視されている。電源基板７３は、電源遮断時にでも所定時間、主制御基板６５に電力を供給するバックアップ電源としての電気二重層キャパシタ（以下、単に「キャパシタ」と記載する。）を備えている。このキャパシタにより供給される電力によって主制御ＭＰＵ６５ａは、その詳細な説明は後述するが、電源遮断時にでも電源断時処理において各種の情報をその内蔵ＲＡＭに記憶することができるようになっている。なお、記憶した各種の情報は、電源投入時に主制御基板６５のＲＡＭクリアスイッチ６９が操作されると、その内容が内蔵ＲＡＭから消去（クリア）されるようになっている。
［４−１−２．払出制御基板］
The
[4-1-2. Dispensing control board]
払出制御基板８０は、図９に示すように、マイクロプロセッサとしての払出制御ＭＰＵ８０ａと、Ｉ／Ｏデバイスとしての払出制御Ｉ／Ｏポート８０ｂと、上述した、エラーＬＥＤ表示器８２、エラー解除スイッチ８３及び球抜きスイッチ８４と、を備えて構成されている。払出制御ＭＰＵ８０ａには、各種処理プログラムや各種コマンドを記憶するＲＯＭと、一時的にデータを記憶するＲＡＭと、が内蔵されており、不正を防止するため機能等も内蔵されている。
As shown in FIG. 9, the
払出制御ＭＰＵ８０ａは、主制御基板６５からの払い出しに関する各種コマンドを払出制御Ｉ／Ｏポート８０ｂを介して受信し、主制御基板６５からのＲＡＭクリアスイッチ６９の操作信号（検出信号）が払出制御Ｉ／Ｏポート８０ｂを介して入力されている。
The
また払出制御ＭＰＵ８０ａは、受信した払い出しに関する各種コマンドに基づいて払出モータ４１への駆動信号を出力したり、球抜きスイッチ８４が操作されると、この操作信号（検出信号）に基づいて図４に示した、球タンク３９及びタンクレール５５に貯留された遊技球を排出する（球抜きする）ために払出モータ４１への駆動信号を出力したり、プリペイドカードユニット１ａからの貸球要求信号が上述したインターフェース基板８５を介して入力されると、この貸球要求信号に基づいて払出モータ４１への駆動信号を出力したりする。更に払出制御ＭＰＵ８０ａは、パチンコ機１の状態に関する各種コマンドを、払出制御Ｉ／Ｏポート８０ｂを介して主制御基板６５に送信したり、払出モータ４１が実際に払い出した遊技球の球数を、払出制御Ｉ／Ｏポート８０ｂを介して上述した外部端子板９１に出力したりする。この外部端子板９１は、上述したように、図示しないホールに設置されたホールコンピュータと電気的に接続されている。このホールコンピュータは、パチンコ機１が払い出した遊技球の球数を把握している。
Further, the
なお、プリペイドカードユニット１ａがインターフェース基板８５に電気的に接続されると、プリペイドカードユニット１ａからの遊技球の発射許可信号がインターフェース基板８５そして払出制御基板８０を介して上述した発射制御基板７５に入力されるようになっている。この発射許可信号が入力されることによって、発射制御基板７５は上述した発射装置７０による遊技球の発射可能状態となる。図１に示したハンドル１８には図示しないタッチセンサが設けられており、ハンドル１８を操作すると、このタッチセンサからの検出信号が発射制御基板７５に入力され、発射装置７０によって遊技球が発射される。
When the
払出制御基板８０は、その詳細な説明は後述するが電源基板７３から電源中継端子板７８を介して電力が供給されている。この電源基板７３は、上述したように、電源遮断時にでも所定時間、払出制御基板８０に電力を供給するキャパシタを備えている。このキャパシタにより供給される電力により払出制御ＭＰＵ８０ａは電源遮断時にでも払い出しに関する各種の払出情報をその内蔵ＲＡＭに記憶することができるようになっている。なお、記憶した払出情報は、電源投入時に主制御基板６５のＲＡＭクリアスイッチ６９が操作されると、その内容が内蔵ＲＡＭから消去（クリア）されるようになっている。
［４−２．周辺基板のグループ］
The
[4-2. Peripheral board group]
周辺基板１８１は、図９に示すように、上述した、サブ統合基板６３及び液晶制御基板５８を備えて構成されている。
［４−２−１．サブ統合基板］
As shown in FIG. 9, the peripheral board 181 includes the
[4-2-1. Sub-integrated board]
サブ統合基板６３は、図９に示すように、マイクロプロセッサとしてのサブ統合ＭＰＵ６３ａと、各種処理プログラムや各種コマンドを記憶するサブ統合ＲＯＭ６３ｂと、高音質の演奏を行う音源ＩＣ６３ｃと、この音源ＩＣ６３ｃが参照する音楽及び効果音等の音情報が記憶されている音ＲＯＭ６３ｄと、を備えて構成されている。
As shown in FIG. 9, the
サブ統合ＭＰＵ６３ａは、パラレル入出力ポート及びシリアル入出力ポート等の各種入出力ポートを内蔵しており、主制御基板６５から各種コマンドを受信すると、この各種コマンドに基づいて、サイド装飾装置２７に点灯信号を出力したり、賞球ランプ３８に点灯信号を出力したり、演出ランプ１２３，１５７に点灯信号を、階調ランプ１２４に階調点灯信号を、上あご可動装置１７６及び下あご可動装置１７７に駆動信号を、ランプ駆動基板６０を介してそれぞれ出力したり、演出に関する演出コマンドを作成したりする。この演出コマンドは、音源ＩＣ６３ｃ及び液晶制御基板５８に出力されている。なお、サブ統合ＭＰＵ６３ａには、上あご可動体装置１７６及び下あご可動体装置１７７から図８に示した上あご可動体１７４及び下あご可動体１７５の原位置検出信号がランプ駆動基板６０を介してそれぞれ入力され、液晶制御基板５８が正常動作している旨を伝える信号（動作信号）が液晶制御基板５８から入力されている。
The
音源ＩＣ６３ｃは、サブ統合ＭＰＵ６３ａから出力された演出コマンドに基づいて、音ＲＯＭ６３ｄから音情報を読み込み、低音用スピーカ１４及び中高音用スピーカ３６から各種演出に合わせた音楽及び効果音等が流れるよう制御を行う。なお、低音用スピーカ１４及び中高音用スピーカ３６から流れる音楽及び効果音等は、アンプとして図示しない増幅回路でその音量が増幅されており、この増幅回路で多くの電流が消費されている。
［４−２−２．液晶制御基板］
The
[4-2-2. LCD control board]
液晶制御基板５８は、図９に示すように、マイクロプロセッサとしての液晶制御ＭＰＵ５８ａと、各種処理プログラムや各種コマンドを記憶する液晶制御ＲＯＭ５８ｂと、液晶表示器５７を表示制御するＶＤＰ（Ｖｉｄｅｏ Ｄｉｓｐｌａｙ Ｐｒｏｃｅｓｓｏｒの略）５８ｃと、液晶表示器５７に表示する各種画像を記憶する画像ＲＯＭ５８ｄと、を備えて構成されている。
As shown in FIG. 9, the liquid crystal control board 58 includes a liquid
液晶制御ＭＰＵ５８ａは、サブ統合基板６３から上述した演出コマンドを受信すると、この演出コマンドに基づいてＶＤＰ５８ｃを制御する。このＶＤＰ５８ｃは、画像ＲＯＭ５８ｄから画像を読み出して液晶表示器５７の表示制御を行う。なお、液晶制御ＭＰＵ５８ａは、上述したように、正常に動作していると、その旨を伝える動作信号をサブ統合基板６３に出力する。
［５．電源システム］
When the liquid
[5. Power system]
次に、パチンコ機１に供給される電力について説明する。まず、図４に示した、分電基板８９、電源基板７３及び電源中継端子板７８について説明し、続いて各制御基板等に供給される電源について説明する。図１０はパチンコ機の電源システムを示すブロック図である。
［５−１．分電基板、電源基板及び電源中継端子板］
Next, the power supplied to the
[5-1. Distribution board, power board and power relay terminal board]
分電基板８９は、図４に示した電源基板コネクタ９３が電源コードと電気的に接続されており、この電源コードのプラグがパチンコ島設備の電源コンセントに差し込まれている。図４に示した電源スイッチ９４を操作すると、パチンコ島設備から供給されている電力が分電基板８９を介して図４に示した電源基板７３に供給され、パチンコ機１の電源投入を行うことができる。
In the
分電基板８９は、図１０に示すように、パチンコ島設備から交流２４ボルト（ＡＣ２４Ｖ）が供給されており、パチンコ機１の電源投入が行われると、そのＡＣ２４Ｖが電源基板７３に供給されるようになっている。この電源基板７３は、＋３４Ｖ作成回路７３ａ、＋１８Ｖ作成回路７３ｂ、＋９Ｖ作成回路７３ｃを備えて構成されている。＋３４Ｖ作成回路７３ａはＡＣ２４Ｖを整流して直流＋３４Ｖ（ＤＣ＋３４Ｖ、以下、＋３４Ｖと記載する。）を作成する。＋１８Ｖ作成回路７３ｂはＡＣ２４Ｖを整流して直流＋１８Ｖ（ＤＣ＋１８Ｖ、以下、＋１８Ｖと記載する。）を作成する。＋９Ｖ作成回路７３ａは＋１８Ｖ作成回路７３ｂが作成した＋１８Ｖから直流＋９Ｖ（ＤＣ＋９Ｖ、以下、＋９Ｖと記載する。）を作成する。＋３４Ｖ作成回路７３ａ、＋１８Ｖ作成回路７３ｂ、＋９Ｖ作成回路７３ｃがそれぞれ作成した電力は、電源中継端子板７８を介して、サブ統合基板６３及び払出制御基板８０に供給されている。このように、分電基板８９はパチンコ島設備からのＡＣ２４Ｖを受け、電源基板７３はそのＡＣ２４Ｖを整流して種々の直流（＋３４Ｖ、＋１８Ｖ及び＋９Ｖ）を作成し、電源中継端子板７８はそれら種々の直流をサブ統合基板６３及び払出制御基板８０に供給しており、機能が分担された構成となっている。また、電源基板７３から供給する各種電圧を、＋３４Ｖ、＋１８Ｖ及び＋９Ｖのように、その電圧を高めることで電流容量を確保している（本実施形態では、電源基板７３の電源容量は２００ボルトアンペア（２００ＶＡ）に設定されている）。これにより、例えば、図４に示した液晶表示器５７の冷陰極管を放電させる高電圧のインバータ回路、図１０に示した、低音用スピーカ１４及び中高音用スピーカ３６の増幅回路等に十分に電流を供給することができる。
［５−２．各制御基板等に供給される電源］
As shown in FIG. 10, the
[5-2. Power supplied to each control board]
次に、各制御基板等に供給される電源について説明する。電源中継端子板７８から供給される、＋３４Ｖ、＋１８Ｖ及び＋９Ｖは、図１０に示すように、払出制御基板８０及びサブ統合基板６３にそれぞれ供給されるようになっており、それら＋３４Ｖ、＋１８Ｖ及び＋９Ｖは、払出制御基板８０を介して、主制御基板６５及び発射制御基板７５にそれぞれ供給される一方、サブ統合基板６３を介して、ランプ駆動基板６０に供給されている。なお、液晶制御基板５８には、電源中継端子板７８から供給される＋１８Ｖのみがサブ統合基板６３を介して供給されている。ここでは、まず、払出制御基板８０に供給される電源について説明し、続いて主制御基板６５に供給される電源、発射制御基板７５に供給される電源、サブ統合基板６３に供給される電源、液晶制御基板５８に供給される電源、ランプ駆動基板６０に供給される電源について説明する。
［５−２−１．払出制御基板に供給される電源］
Next, the power supplied to each control board will be described. As shown in FIG. 10, + 34V, + 18V and + 9V supplied from the power supply
[5-2-1. Power supplied to dispensing control board]
払出制御基板８０は、払出制御ＭＰＵ８０ａ等の他に、払出制御シリーズレギュレータ８０ｄも備えている。この払出制御シリーズレギュレータ８０ｄは、電源中継端子板７８から供給された＋９Ｖが入力されており、この＋９Ｖから払出制御基板８０の基準電圧である直流＋５Ｖ（ＤＣ＋５Ｖ、以下、＋５Ｖと記載する。）を作成する。この＋５Ｖは、払出制御ＭＰＵ８０ａの他に、図９に示した、払出制御Ｉ／Ｏ８０ｂ、外部ＷＤＴ８０ｃ等にも供給されている。図９に示した払出装置４０の駆動制御を行う払出装置駆動回路８０ｅは、電源中継端子板７８から供給された＋３４Ｖ及び＋１８Ｖが入力されており、＋３４Ｖを、図９に示した払出モータ４１の駆動電源として使用し、＋１８Ｖを、払出モータ４１の回転角を検出する図示しない回転角スイッチ等の電源として使用している。
［５−２−２．主制御基板に供給される電源］
The
[5-2-2. Power supplied to main control board]
主制御基板６５は、主制御ＭＰＵ６５ａ、図５に示した主制御シリーズレギュレータ６５ｃ等の他に、停電監視回路６５ｉ等も備えている。主制御シリーズレギュレータ６５ｃは、払出制御基板８０から供給された＋９Ｖが入力されており、この＋９Ｖから主制御基板６５の基準電圧である＋５Ｖを作成する。この＋５Ｖは、主制御ＭＰＵ６５ａの他に、図９に示した、主制御Ｉ／Ｏポート６５ｂ等にも供給されている。停電監視回路６５ｉは、払出制御基板８０から供給された＋１８Ｖ及び＋９Ｖが入力されており、これら＋１８Ｖ及び＋９Ｖの停電又は瞬停の兆候を監視している。停電監視回路６５ｉは、それらの停電又は瞬停の兆候を検出すると、停電予告として停電予告信号を、主制御ＭＰＵ６５ａの他に、払出制御基板８０及びサブ統合基板６３に出力する。主制御ＭＰＵ６５ａは、停電予告信号を、主制御Ｉ／Ｏポート６５ｂを介して外部端子板９１に出力する。外部端子板９１は、上述したように、図示しないホールに設置されたホールコンピュータと電気的に接続されており、パチンコ機１の停電又は瞬停、その発生回数等を監視することができるようになっている。なお、液晶制御基板５８にはサブ統合基板６３を介して停電予告信号が伝達される。
The
払出制御基板８０から供給された＋３４Ｖ及び＋１８Ｖは、＋３４Ｖを、例えば開閉翼ソレノイド１３９等の駆動電源として使用し、＋１８Ｖを、例えば上始動スイッチ１３６等の電源として使用している。
［５−２−３．発射制御基板に供給される電源］
For + 34V and + 18V supplied from the
[5-2-3. Power supplied to launch control board]
発射制御基板７５は、発射制御シリーズレギュレータ７５ａを備えている。この発射制御シリーズレギュレータ７５ａは、払出制御基板８０から供給された＋９Ｖが入力されており、この＋９Ｖから発射制御基板７５の基準電圧である＋５Ｖを作成する。図９に示した発射装置７０の駆動制御を行う発射装置駆動回路７５ｂは、発射制御シリーズレギュレータ７５ａが作成した＋５Ｖ、払出制御基板８０から供給された＋３４Ｖ及び＋１８Ｖがそれぞれ入力されており、＋３４Ｖを、例えば図３に示した発射モータの駆動電源として使用し、＋１８Ｖを、例えば図１に示した操作ハンドル１８に遊技者が触れているか否かを検出するタッチスイッチ等の電源として使用している。
［５−２−４．サブ統合基板に供給される電源］
The
[5-2-4. Power supplied to sub-integrated board]
サブ統合基板６３は、サブ統合ＭＰＵ６３ａ、音源ＩＣ６３ｃ等の他に、サブ統合シリーズレギュレータ６３ｅも備えている。サブ統合シリーズレギュレータ６３ｅは、電源中継端子板７８から供給された＋９Ｖが入力されており、この＋９Ｖからサブ統合ＭＰＵ６３ａの基準電圧である＋５Ｖと、音源ＩＣ６３ｃの基準電圧である直流＋３．３Ｖ（ＤＣ＋３．３Ｖ、以下、＋３．３Ｖと記載する。）を作成する。＋５Ｖは、サブ統合ＭＰＵ６３の他に、例えば図示しないバスバッファ回路にも供給されており、このバスバッファ回路を、サブ統合ＭＰＵ６３ａと図９に示したサブ統合ＲＯＭ６３ｂとのバスライン用のインターフェイス等として使用している。一方、＋３．３Ｖは、音源ＩＣ６３ｃの他に、例えば図９に示した、サブ統合ＲＯＭ６３ｂ及び音ＲＯＭ６３ｄにも供給されている。電源中継端子板７８から供給された＋１８Ｖは、例えば図９に示した、低音用スピーカ１４及び中高音用スピーカ３６から出力する音楽及び効果音等を増幅するパワーアンプに入力されている。なお、電源中継端子板７８から供給された＋３４Ｖは、液晶制御基板５８及びランプ駆動基板６０にそのまま出力されており、サブ統合基板６３では使用されていない。
［５−２−５．液晶制御基板に供給される電源］
The sub integrated
[5-2-5. Power supplied to LCD control board]
液晶制御基板５８は、液晶制御ＭＰＵ５８ａ、ＶＤＰ５８ｃ等の他に、液晶制御電源回路５８ｅも備えている。この液晶制御電源回路５８ｅは、サブ統合基板６３から供給された＋１８Ｖのみが入力されており、この＋１８Ｖから液晶制御基板５８の基準電圧である＋３．３Ｖと、ＶＤＰ５８ｃの電源である直流＋１．５Ｖ（ＤＣ＋１．５Ｖ、以下、＋１．５Ｖと記載する。）及び直流２．５Ｖ（ＤＣ＋２．５Ｖ、以下、＋２．５Ｖと記載する。）と、を作成する。＋３．３Ｖを、液晶制御ＭＰＵ５８ａの他に、ＶＤＰ５８ｃ、図９に示した、液晶制御ＲＯＭ５８ｂ及び画像ＲＯＭ５８ｄ等にも供給されている。このように、ＶＤＰ５８ｃは、＋１．５Ｖ、＋２．５Ｖ及び＋３．３Ｖが入力されている。
［５−２−６．ランプ駆動基板に供給される電源］
The liquid crystal control board 58 includes a liquid crystal control power supply circuit 58e in addition to the liquid
[5-2-6. Power supplied to lamp drive board]
ランプ駆動基板６０は、ランプ駆動シリーズレギュレータ６０ａを備えている。このランプ駆動シリーズレギュレータ６０ａは、サブ統合基板６３から供給された＋９Ｖが入力されており、この＋９Ｖからランプ駆動基板６０の基準電圧である＋５Ｖを作成する。この＋５Ｖは、例えば図９に示した階調ランプ１２４の階調点灯を行う階調制御ＩＣ６０ｂ等に供給されている。一方、サブ統合基板６３から供給された＋３４Ｖ、＋１８Ｖは、例えば図９に示した上あご可動体装置１７６の駆動制御を行う上あご可動体装置駆動回路６０ｃ等に入力されており、＋３４Ｖを、例えば図８に示した上あご可動体１７４の図示しない駆動モータの駆動電源として使用し、＋１８Ｖを、例えば上あご可動体１７４の原位置を検出する図示しないフォトセンサ等の電源として使用している。
The
ところで、電源基板と制御基板との基板間や各種制御基板間には、ハーネスや電源線により電気的に接続されている。これらのハーネスや電源線は、遊技機内を引き回されている。このため、各制御基板に供給される電圧は、ハーネスや電源線で引き回されている間に、静電気を帯びた遊技球からの静電気放電によるノイズ等の影響を受ける。また、ハーネスや電源線の長さが長くなると、電圧降下の影響も受けるため電圧レベルが低下する。このように、ノイズによる影響を防止するための対策を講じたり、ハーネスや電源線の長さが短くなるように引き回す配線経路を考慮する必要があり、回路、ハーネスや電源線の配線等の設計に時間を要する。 By the way, the power supply board and the control board are electrically connected to each other and between the various control boards by a harness and a power supply line. These harnesses and power lines are routed around the gaming machine. For this reason, the voltage supplied to each control board is affected by noise and the like due to electrostatic discharge from a game ball charged with static electricity while being routed by a harness or a power line. In addition, when the length of the harness or the power supply line is increased, the voltage level is lowered because of the influence of the voltage drop. In this way, it is necessary to take measures to prevent the effects of noise, and to consider the wiring route that runs around to shorten the length of the harness and power supply line. Takes time.
そこで、例えば、電源基板から制御基板に、制御基板の基準電圧より高い電圧（例えば、＋１８Ｖ）を供給し、制御基板に備えた電圧変換装置により、その電圧より低い、３．３Ｖや５Ｖの電圧に変換する方法を用いることが考えられる。このような電圧変換装置としては、シリーズレギュレータが知られている。しかしながら、シリーズレギュレータは安価ではあるが、電源基板から供給された電圧を制御基板の基準電圧に変換するために用いた場合には、電力損失が多くなるため発熱量が多くなる。このため、内部素子の損傷を防止するために放熱フィンを取り付ける必要があり、制御基板上にそれ相応の配置スペースが必要となる。近年のパチンコ機では、遊技演出の多彩性をひきだすため、液晶表示器の大型化、センター役物装置の大型化する傾向にあるが、パチンコ機は互いに背を向けた状態でパチンコ島設備に列設されるため、パチンコ機の奥行きが大きくなると、互いに干渉してパチンコ島設備に収まらなくなる。このように、パチンコ機の裏面スペースは少しでも広くなるように設計されることが望まれている。 Therefore, for example, a voltage (for example, + 18V) higher than the reference voltage of the control board is supplied from the power supply board to the control board, and a voltage of 3.3V or 5V, which is lower than the voltage, is provided by the voltage converter provided in the control board. It is conceivable to use a method of converting to. A series regulator is known as such a voltage converter. However, although the series regulator is inexpensive, when it is used to convert the voltage supplied from the power supply board to the reference voltage of the control board, the power loss increases and the amount of heat generation increases. For this reason, in order to prevent damage to the internal elements, it is necessary to attach a radiation fin, and a corresponding arrangement space is required on the control board. In recent years, pachinko machines tend to increase the size of liquid crystal displays and the size of center equipment in order to bring out the versatility of game production. Therefore, if the depth of the pachinko machine increases, they will interfere with each other and will not fit in the pachinko island facility. Thus, it is desired that the back space of the pachinko machine is designed to be as wide as possible.
本実施形態のパチンコ機１では、＋３４Ｖを、例えば上述した開閉翼ソレノイド１３９等に用い、＋１８Ｖを、例えば上述した上始動口スイッチ１３６等に用い、＋９Ｖを、例えば主制御基板６５の基準電圧（主制御ＭＰＵ６５ａの作動電圧）を作成する主制御シリーズレギュレータ６５ｃ等に用いている。主制御シリーズレギュレータ６５ｃは、＋１８Ｖから＋５Ｖを作成するのではなく、＋９Ｖから＋５Ｖを作成しているため、主制御シリーズレギュレータ６５ｃの電力損失、つまり、発熱量を軽減することができる。これにより、放熱フィンを取り付ける必要がなく、主制御基板６５上にその配置スペースを設ける必要がない。
In the
電源基板７３は、上述したように、＋９Ｖ作成回路７３ｃで＋１８Ｖ作成回路が作成した＋１８Ｖから＋９Ｖを作成する。この＋９Ｖは、例えば主制御基板６５の主制御シリーズレギュレータ６５ｃが作成する主制御ＭＰＵ６５ａの作動電圧である＋５Ｖを作成するのに用いられている。つまり、＋９Ｖは、＋１８Ｖから＋５Ｖの電圧を作成する電圧として位置づけられている。また、この＋９Ｖを電源基板７３の＋９Ｖ作成回路７３ｃで作成することで、各種制御基板で基準電圧を１つのシリーズレギュレータ等により作成することができ、コスト削減につながる。
［６．ＲＦＩＤタグ及びＲＦＩＤリーダの回路］
As described above, the
[6. RFID tag and RFID reader circuit]
次に、ＲＦＩＤタグ及びＲＦＩＤリーダの回路について説明する。図５に示したように、ＲＦＩＤタグ６６ａは、ＲＦＩＤリーダＩＣ６５ｄと電波による各種信号のやり取りを行う。まず、ＲＦＩＤタグ６６ａの回路について説明し、続いてＲＦＩＤリーダＩＣ６５ｄの回路について説明する。図１１は、ＲＦＩＤタグ及びＲＦＩＤリーダの回路のブロック図である。
［６−１．ＲＦＩＤタグの回路］
Next, an RFID tag and an RFID reader circuit will be described. As shown in FIG. 5, the
[6-1. RFID tag circuit]
ＲＦＩＤタグ６６ａは、図６に示したように、ＲＦＩＤタグＩＣ１１２、アンテナ部１１３を備えて構成されている。ＲＦＩＤタグＩＣ１１２は、図１１（ａ）に示すように、制御回路１１２ａ、復調回路１１２ｂ、変調回路１１２ｃを備えて構成されており、これらの構成回路は１チップに集積されている。なお、制御回路１１２ａには識別情報が予め記憶されているＲＯＭ１１２ｄが設けられている。この識別情報は、同一の識別情報を記憶する他のＲＦＩＤタグ６６ａ’が存在しないように予め定められている。
As shown in FIG. 6, the
復調回路１１２ｂは、ＲＦＩＤリーダＩＣ６５ｄから送信された電波をアンテナ部１１３で受信し、この受信した電波を検波及び復調して信号を取り出し、この取り出した信号を制御回路１１２ａに出力する。制御回路１１２ａは、入力された信号に基づいて識別情報をＲＯＭ１１２ｄから読み出し、この読み出した識別情報を電気信号として変調回路１１２ｃに出力する。変調回路１１２ｃは、入力された識別情報である電気信号を変調してアンテナ部１１３に出力する。アンテナ部１１３は、その識別情報を電波としてＲＦＩＤリーダＩＣ６５ｄに送信する。
［６−２．ＲＦＩＤリーダの回路］
The demodulation circuit 112b receives the radio wave transmitted from the
[6-2. RFID reader circuit]
ＲＦＩＤタグ６６ａ（アンテナ部１１３）からの電波は、上述したように、ＲＦＩＤリーダＩＣ６５ｄで受信される。このＲＦＩＤリーダＩＣ６５ｄは、図１１（ｂ）に示すように、ＲＦＩＤリーダ回路部１１４、アンテナ部１１５を備えて構成されており、これらの構成回路は１チップに集積されている。ＲＦＩＤリーダ回路部１１４は、制御回路１１４ａ、復調回路１１４ｂ、変調回路１１４ｃを備えて構成されており、制御回路１１４ａには識別情報が予め記憶されているＲＯＭ１１４ｄが設けられている。
The radio wave from the
復調回路１１４ｂは、ＲＦＩＤタグ６６ａから送信された電波をアンテナ部１１５で受信し、この受信した電波を検波及び復調して信号を取り出し、つまり識別情報を取り出し、この取り出した識別情報を制御回路１１４ａに出力する。制御回路１１４ａは、入力された識別情報がＲＯＭ１１４ｄに記憶されている識別情報と一致するか否かを判定し、一致していないときのみ、開封済み信号を主制御ＭＰＵ６５ａに出力する。
The demodulation circuit 114b receives the radio wave transmitted from the
また、制御回路１１４ａは、ＲＦＩＤタグ６６ａに識別情報を送信する要求信号を変調回路１１４ｃに出力する。変調回路１１４ｃは、入力された要求信号を変調してアンテナ部１１５に出力する。アンテナ部１１５は、その要求信号を電波としてＲＦＩＤタグ６６ａに送信する。
In addition, the control circuit 114a outputs a request signal for transmitting identification information to the
このように、図５に示した主制御基板ボックス６６を不正に開封し、その後、封印しても、ＲＦＩＤタグＩＣ１１２とアンテナ部１１３との電気的な接続が切断されるため、ＲＦＩＤリーダＩＣ６５ｄは、ＲＦＩＤタグ６６ａからの識別情報を受信することができなくなる。ＲＦＩＤリーダＩＣ６５ｄは、制御回路１１４ａによる判定において、ＲＯＭ１１４ｄに記憶されている識別情報と比較する対象、つまりＲＦＩＤタグ６６ａからの識別情報がないため、一致していないと判定される。これにより、ＲＦＩＤリーダＩＣ６５ｄ（制御回路１１４ａ）は、開封済み信号を主制御ＭＰＵ６５ａに出力する。この開封済み信号が入力される主制御ＭＰＵ６５ａは、その詳細な説明は後述するが、リセットがかかった状態となり、いつまで経っても遊技を開始しない状態となる。
［７．停電監視回路］
As described above, even if the main
[7. Power failure monitoring circuit]
次に、図１０に示した停電監視回路６５ｉについて説明する。主制御基板６５には、図１０に示したように、払出制御基板８０から＋３４Ｖ、＋１８Ｖ及び＋９Ｖが供給されており、＋１８Ｖ及び＋９Ｖが停電監視回路６５ｉに入力されている。停電監視回路６５ｉは、＋１８Ｖ及び＋９Ｖの停電又は瞬停の兆候を監視しており、停電又は瞬停の兆候を検出すると、停電予告として停電予告信号を、主制御ＭＰＵ６５ａの他に、払出制御基板８０及びサブ統合基板６３に出力する。まず、停電監視回路の構成について説明し、続いて、＋１８Ｖの停電又は瞬停の監視、＋９Ｖの停電又は瞬停の監視について説明する。図１２は停電監視回路を示す回路図である。
［７−１．停電監視回路の構成］
Next, the power failure monitoring circuit 65i shown in FIG. 10 will be described. As shown in FIG. 10, + 34V, + 18V and + 9V are supplied to the
[7-1. Configuration of power failure monitoring circuit]
停電監視回路６５ｉは、図１２に示すように、安定化電源回路ＩＣ１（本実施形態では、日本電気製：μＰＣ１０９３）、コンパレータＩＣ２（本実施形態では、新日本無線製：ＮＪＭ２９０３、オープンコレクタ出力タイプ）、ＤタイプフリップフロップＩＣ３（本実施形態では、東京芝浦電気製：ＴＣ７４ＨＣ７４）を備えて構成されている。 As shown in FIG. 12, the power failure monitoring circuit 65i includes a stabilized power circuit IC1 (in this embodiment, manufactured by NEC: μPC1093), a comparator IC2 (in this embodiment, manufactured by New Japan Radio: NJM2903, an open collector output type). ), D type flip-flop IC3 (in this embodiment, manufactured by Tokyo Shibaura Electric: TC74HC74).
安定化電源回路ＩＣ１の基準電圧入力端子であるＲＥＦ端子及びカソード端子であるＫ端子は、＋５Ｖと抵抗Ｒ１を介して電気的に接続されており、この抵抗Ｒ１によりＲＥＦ端子に入力される電流が制限されている。Ｋ端子はコンパレータＩＣ２の比較基準電圧となるリファレンス電圧Ｖｒｅｆ（本実施形態では、２．４９５Ｖが設定されている。）を出力している。このリファレンス電圧Ｖｒｅｆは、グランドと接地されたコンデンサＣ１によりリップル（電圧に畳重された交流成分）が除去されて平滑化されている（コンデンサＣ１は、ローパスフィルタとしての役割も担っている）。安定化電源回路ＩＣ１のアノード端子であるＡ端子はグランド（ＧＮＤ）と接地されている。 The REF terminal that is the reference voltage input terminal and the K terminal that is the cathode terminal of the stabilized power supply circuit IC1 are electrically connected to + 5V via the resistor R1, and the current input to the REF terminal by this resistor R1 Limited. The K terminal outputs a reference voltage Vref (in this embodiment, 2.495 V is set) as a comparison reference voltage of the comparator IC2. The reference voltage Vref is smoothed by removing ripples (AC component convoluted with voltage) by the capacitor C1 grounded and grounded (the capacitor C1 also serves as a low-pass filter). The A terminal that is the anode terminal of the stabilized power supply circuit IC1 is grounded to the ground (GND).
コンパレータＩＣ２は、２つの電圧比較回路を備えており、その１つ（ＩＣ２Ａ）は＋１８Ｖの監視電圧Ｖ１とリファレンス電圧Ｖｒｅｆとを比較するために用いられており、＋端子に＋１８Ｖの監視電圧Ｖ１が入力され、−端子にリファレンス電圧Ｖｒｅｆが入力されている。一方、残りの１つ（ＩＣ２Ｂ）は＋９Ｖの監視電圧Ｖ２とリファレンス電圧Ｖｒｅｆとを比較するために用いられており、＋端子に＋９Ｖの監視電圧Ｖ２が入力され、−端子にリファレンス電圧Ｖｒｅｆが入力されている。これらの比較結果はＤタイプフリップフロップＩＣ３に入力されている。このＤタイプフリップフロップＩＣ３は、２つのＤタイプフリップフロップ回路を備えており、その１つ（ＩＣ３Ａ）を本実施形態で用いている。なお、コンパレータＩＣ２に入力される＋５Ｖは、グランドと接地されたコンデンサＣ２によりリップルが除去されて平滑化されている。また、ＤタイプフリップフロップＩＣ３に入力される＋５Ｖは、グランドと接地されたコンデンサＣ３によりリップルが除去されて平滑化されている。
［７−２．＋１８Ｖの停電又は瞬停の監視］
The comparator IC2 includes two voltage comparison circuits, one of which (IC2A) is used for comparing the + 18V monitoring voltage V1 with the reference voltage Vref, and the + 18V monitoring voltage V1 is applied to the + terminal. The reference voltage Vref is input to the negative terminal. On the other hand, the remaining one (IC2B) is used for comparing the monitoring voltage V2 of + 9V with the reference voltage Vref, the monitoring voltage V2 of + 9V is input to the + terminal, and the reference voltage Vref is input to the − terminal. Has been. These comparison results are input to the D-type flip-flop IC3. The D-type flip-flop IC3 includes two D-type flip-flop circuits, one of which (IC3A) is used in this embodiment. Note that + 5V input to the comparator IC2 is smoothed by removing ripples by the capacitor C2 grounded. Also, + 5V input to the D-type flip-flop IC3 is smoothed by removing ripples by the capacitor C3 grounded to the ground.
[7-2. + 18V power outage or instantaneous power failure monitoring]
＋１８Ｖの停電又は瞬停の監視は、上述したように、コンパレータＩＣ２のＩＣ２Ａが＋１８Ｖの監視電圧Ｖ１とリファレンス電圧Ｖｒｅｆとを比較することにより行われている。＋１８Ｖは、図１２に示すように、抵抗Ｒ２，Ｒ３による抵抗比によって電圧が分配され、グランドと接地されたコンデンサＣ４によりリップルが除去されてＩＣ２Ａの＋端子に入力されている（コンデンサＣ４は、ローパスフィルタとしての役割も担っている）。抵抗Ｒ２，Ｒ３の値は、＋１８Ｖが停電又は瞬停した際に、その電圧が＋１８Ｖから落ち始めて予め設定した停電検知電圧Ｖ１ｐｆ（本実施形態では、１２．５３Ｖに設定されている。）となったときに、＋１８Ｖの監視電圧Ｖ１がリファレンス電圧Ｖｒｅｆと同値になるように設定されている。＋１８Ｖの電圧が停電検知電圧Ｖ１ｐｆより大きいときには、＋１８Ｖの監視電圧Ｖ１がリファレンス電圧Ｖｒｅｆより大きくなり、その結果として論理がＬＯＷとなる。このため、コンパレータＩＣ２はオープンコレクタ出力タイプであるため、プルアップ抵抗Ｒ４により＋５Ｖに引き上げられ、論理がＨＩとなり、グランドと接地されたコンデンサＣ５によりリップルが除去されてＤタイプフリップフロップＩＣ３のプリセット端子であるＰＲ端子に入力される（コンデンサＣ５は、ローパスフィルタとしての役割も担っている）。このＰＲ端子が負論理入力であるため、＋１８Ｖの監視電圧Ｖ１がリファレンス電圧Ｖｒｅｆより大きいときには、ＤタイプフリップフロップＩＣ３の出力端子であるＱ端子から主制御Ｉ／Ｏポート６５ｂに停電予告信号が出力されない。
As described above, the + 18V power failure or instantaneous power failure is monitored by the IC 2A of the comparator IC2 comparing the + 18V monitoring voltage V1 with the reference voltage Vref. As shown in FIG. 12, the voltage of + 18V is distributed according to the resistance ratio of the resistors R2 and R3, the ripple is removed by the capacitor C4 grounded and grounded, and is input to the + terminal of the IC 2A (the capacitor C4 is It also plays a role as a low-pass filter). The values of the resistors R2 and R3 are the preset power failure detection voltage V1pf (set to 12.53V in the present embodiment) when the voltage starts to drop from + 18V when + 18V has a power failure or a momentary power failure. The monitoring voltage V1 of + 18V is set to be the same value as the reference voltage Vref. When the + 18V voltage is higher than the power failure detection voltage V1pf, the + 18V monitoring voltage V1 becomes higher than the reference voltage Vref, and as a result, the logic becomes LOW. For this reason, since the comparator IC2 is an open collector output type, it is pulled up to + 5V by the pull-up resistor R4, the logic becomes HI, the ripple is removed by the capacitor C5 grounded and grounded, and the preset terminal of the D type flip-flop IC3 (Capacitor C5 also serves as a low-pass filter). Since the PR terminal is a negative logic input, a power failure warning signal is output from the Q terminal, which is the output terminal of the D-type flip-flop IC3, to the main control I /
一方、＋１８Ｖの電圧が停電検知電圧Ｖ１ｐｆより小さいときには、＋１８Ｖの監視電圧Ｖ１がリファレンス電圧Ｖｒｅｆより小さくなり、その結果として論理がＨＩとなる。このため、コンパレータＩＣ２はオープンコレクタ出力タイプであるため、論理がＬＯＷとなり、グランドと接地されたコンデンサＣ５によりリップルが除去されてＤタイプフリップフロップＩＣ３のプリセット端子であるＰＲ端子に入力される。このＰＲ端子が負論理入力であるため、＋１８Ｖの監視電圧Ｖ１がリファレンス電圧Ｖｒｅｆより小さいときには、ＤタイプフリップフロップＩＣ３の出力端子であるＱ端子から主制御Ｉ／Ｏポート６５ｂに停電予告信号が出力される。
［７−３．＋９Ｖの停電又は瞬停の監視］
On the other hand, when the + 18V voltage is smaller than the power failure detection voltage V1pf, the + 18V monitoring voltage V1 becomes smaller than the reference voltage Vref, and as a result, the logic becomes HI. For this reason, since the comparator IC2 is an open collector output type, the logic is LOW, the ripple is removed by the capacitor C5 grounded and grounded, and the signal is input to the PR terminal which is the preset terminal of the D type flip-flop IC3. Since the PR terminal is a negative logic input, a power failure warning signal is output from the Q terminal, which is the output terminal of the D-type flip-flop IC3, to the main control I /
[7-3. Monitoring of + 9V power outage or instantaneous power failure]
＋９Ｖの停電又は瞬停の監視は、上述したように、コンパレータＩＣ２のＩＣ２Ｂが＋９Ｖの監視電圧Ｖ２とリファレンス電圧Ｖｒｅｆとを比較することにより行われている。＋９Ｖは、図１２に示すように、抵抗Ｒ５，Ｒ６による抵抗比によって電圧が分配され、グランドと接地されたコンデンサＣ６によりリップルが除去されてＩＣ２Ｂの＋端子に入力されている（コンデンサＣ６は、ローパスフィルタとしての役割も担っている）。抵抗Ｒ５，Ｒ６の値は、＋９Ｖが停電又は瞬停した際に、その電圧が＋９Ｖから落ち始めて予め設定した停電検知電圧Ｖ２ｐｆ（本実施形態では、７．６４Ｖに設定されている。）となったときに、＋９Ｖの監視電圧Ｖ２がリファレンス電圧Ｖｒｅｆと同値になるように設定されている。＋９Ｖの電圧が停電検知電圧Ｖ２ｐｆより大きいときには、＋９Ｖの監視電圧Ｖ２がリファレンス電圧Ｖｒｅｆより大きくなり、その結果として論理がＬＯＷとなる。このため、コンパレータＩＣ２はオープンコレクタ出力タイプであるため、プルアップ抵抗Ｒ４により＋５Ｖに引き上げられ、論理がＨＩとなり、グランドと接地されたコンデンサＣ５によりリップルが除去されてＤタイプフリップフロップＩＣ３のプリセット端子であるＰＲ端子に入力される。このＰＲ端子が負論理入力であるため、＋９Ｖの監視電圧Ｖ２がリファレンス電圧Ｖｒｅｆより大きいときには、ＤタイプフリップフロップＩＣ３の出力端子であるＱ端子から主制御Ｉ／Ｏポート６５ｂに停電予告信号が出力されない。
As described above, the + 9V power failure or instantaneous power failure is monitored by the IC 2B of the comparator IC2 comparing the + 9V monitor voltage V2 with the reference voltage Vref. As shown in FIG. 12, the voltage of + 9V is distributed by the resistance ratio of the resistors R5 and R6, the ripple is removed by the capacitor C6 grounded and grounded, and is input to the + terminal of the IC 2B (the capacitor C6 is It also plays a role as a low-pass filter). The values of the resistors R5 and R6 are preset to the power failure detection voltage V2pf (in this embodiment, set to 7.64V) when the voltage starts to drop from + 9V when + 9V has a power failure or a momentary power failure. The monitoring voltage V2 of + 9V is set to be the same value as the reference voltage Vref. When the + 9V voltage is greater than the power failure detection voltage V2pf, the + 9V monitoring voltage V2 is greater than the reference voltage Vref, and as a result, the logic is LOW. For this reason, since the comparator IC2 is an open collector output type, it is pulled up to + 5V by the pull-up resistor R4, the logic becomes HI, the ripple is removed by the capacitor C5 grounded and grounded, and the preset terminal of the D type flip-flop IC3 Is input to the PR terminal. Since the PR terminal is a negative logic input, a power failure warning signal is output from the Q terminal, which is the output terminal of the D-type flip-flop IC3, to the main control I /
一方、＋９Ｖの電圧が停電検知電圧Ｖ２ｐｆより小さいときには、＋９Ｖの監視電圧Ｖ２がリファレンス電圧Ｖｒｅｆより小さくなり、その結果として論理がＨＩとなる。このため、コンパレータＩＣ２はオープンコレクタ出力タイプであるため、論理がＬＯＷとなり、グランドと接地されたコンデンサＣ５によりリップルが除去されてＤタイプフリップフロップＩＣ３のプリセット端子であるＰＲ端子に入力される。このＰＲ端子が負論理入力であるため、＋９Ｖの監視電圧Ｖ２がリファレンス電圧Ｖｒｅｆより小さいときには、ＤタイプフリップフロップＩＣ３の出力端子であるＱ端子から主制御Ｉ／Ｏポート６５ｂに停電予告信号が出力される。
On the other hand, when the voltage of + 9V is smaller than the power failure detection voltage V2pf, the monitoring voltage V2 of + 9V becomes smaller than the reference voltage Vref, and as a result, the logic becomes HI. For this reason, since the comparator IC2 is an open collector output type, the logic is LOW, the ripple is removed by the capacitor C5 grounded and grounded, and the signal is input to the PR terminal which is the preset terminal of the D type flip-flop IC3. Since the PR terminal is a negative logic input, a power failure warning signal is output from the Q terminal, which is the output terminal of the D-type flip-flop IC3, to the main control I /
なお、ＤタイプフリップフロップＩＣ３のクリア端子であるＣＬＲ端子には、主制御ＭＰＵ６５ａから、主制御Ｉ／Ｏポート６５ｂを介して、停電クリア信号が入力されるようになっている。ＣＬＲ端子は負論理入力であるため、主制御ＭＰＵ６５ａからの停電クリア信号は、主制御Ｉ／Ｏポート６５ｂを介してその論理がＬＯＷとなってＣＬＲ端子に入力される。ＤタイプフリップフロップＩＣ３は、ＣＬＲ端子に停電クリア信号が入力されると、ラッチ状態を解除するようになっており、このとき、プリセット端子であるＰＲ端子に入力された論理を反転して出力端子であるＱ端子から出力する。
Note that a power failure clear signal is input from the
一方、主制御ＭＰＵ６５ａからの停電クリア信号の出力が停止されると、主制御Ｉ／Ｏポート６５ｂを介してその論理がＨＩとなってＣＬＲ端子に入力される。ＤタイプフリップフロップＩＣ３は、ＣＬＲ端子に停電クリア信号が入力されないときには、ラッチ状態をセットするようになっており、ＰＲ端子に論理がＬＯＷとなって入力された状態をラッチする。
On the other hand, when the output of the power failure clear signal from the
主制御Ｉ／Ｏポート６５ｂは、主制御ＭＰＵ６５ａとデータバスを介して各種情報や各種信号のやり取りを行う。主制御ＭＰＵ６５ａは、主制御Ｉ／Ｏポート６５ｂを介して、停電クリア信号の他に、開閉翼ソレノイド１３９等への駆動信号を出力したり、停電予告信号の他に、ゲートスイッチ１３０等からの検出信号が入力されたりする。
［８．主制御ＭＰＵへのリセット信号及び主制御ＭＰＵへの供給電源］
The main control I /
[8. Reset signal to main control MPU and power supply to main control MPU]
次に、図９に示した主制御ＭＰＵ６５ａへのリセット信号について説明する。主制御基板６５には、図１０に示したように、払出制御基板８０から＋３４Ｖ、＋１８Ｖ及び＋９Ｖが供給されており、この＋９Ｖが主制御シリーズレギュレータ６５ｃに入力されている。この主制御シリーズレギュレータ６５ｃは、入力された＋９Ｖから主制御基板６５の基準電圧（主制御ＭＰＵ６５ａの作動電圧）である＋５Ｖを作成し、この＋５Ｖが主制御ＭＰＵ６５ａ等に入力されている。まず、主制御シリーズレギュレータついて説明し、続いてシステムリセットＩＣ、ＲＦＩＤリーダＩＣ６５ｄによるリセット、主制御ＭＰＵ６５ａに供給される電源について説明する。図１３はシステムリセットＩＣ及びＲＦＩＤリーダＩＣによるリセット回路、主制御ＭＰＵに供給する電源回路を示す回路図である。
［８−１．主制御シリーズレギュレータ］
Next, a reset signal to the
[8-1. Main control series regulator]
主制御シリーズレギュレータ６５ｃ（本実施形態では、ローム製：ＢＡ５０ＢＣ０ＷＴ）は、図１３に示すように、電源入力端子であるＶＣＣ端子に＋９Ｖが入力されている。この＋９Ｖは、払出制御基板８０より供給されており、主制御基板６５に入力されると、まずグランド（ＧＮＤ）と接地された電解コンデンサＣ７により、リップル（電圧に畳重された交流成分）が除去されて平滑化される。さらに、グランドと接地されたコンデンサＣ８により、払出制御基板８０と主制御基板６５との基板間に発生したノイズが除去される。また、この平滑化された＋９Ｖは、ＶＣＣ端子の他に、主制御シリーズレギュレータ６５ｃのコントロール端子であるＣＴＬ端子及び上述した停電監視回路６５ｉにも入力されている。主制御シリーズレギュレータ６５ｃは、そのＣＴＬ端子に＋９Ｖが入力されることにより、ＶＣＣ端子に入力された＋９Ｖから＋５Ｖを作成して出力端子であるＯＵＴ端子から出力する。ＯＵＴ端子とＶＣＣ端子との端子間にはダイオードＤ１（本実施形態では、１ＳＳ１３３）が設けられており、ダイオードＤ１のアノードとＯＵＴ端子とが電気的に接続され、ダイオードＤ１のカソードとＶＣＣ端子とが電気的に接続されている。ＶＣＣ端子とＯＵＴ端子との端子間が逆バイアスになったときにはダイオードＤ１を介してＶＣＣ端子側に入力されるようになっており、逆バイアスによる主制御シリーズレギュレータ６５ｃの破壊を防止している。
In the main
ＯＵＴ端子から出力される＋５Ｖは、グランドと接地された電解コンデンサＣ９によりリップルが除去されて平滑化されている。この平滑化された＋５Ｖは、システムリセットＩＣ４（本実施形態では、ルネサス製：Ｍ５１９５３）、ダイオードＤ２（本実施形態では、１ＳＳ１３３）のアノード、主制御ＭＰＵ６５ａ、主制御Ｉ／Ｏポート６５ｂ等、にそれぞれ入力されている。
［８−２．システムリセットＩＣによるリセット］
The + 5V output from the OUT terminal is smoothed by removing the ripple by the electrolytic capacitor C9 grounded. The smoothed + 5V is supplied to the system reset IC 4 (in this embodiment, manufactured by Renesas: M51953), the anode of the diode D2 (in this embodiment, 1SS133), the
[8-2. Reset by system reset IC]
ＯＵＴ端子から出力されて平滑化された＋５Ｖは、図１３に示すように、システムリセットＩＣ４の電源端子に入力されている。システムリセットＩＣ４は、主制御ＭＰＵ６５ａにリセットをかけるものであり、遅延回路が内蔵されている。システムリセットＩＣ４の遅延容量端子には、グランドと接地されたコンデンサＣ１０が電気的に接続されており、このコンデンサＣ１０の容量によって遅延回路による遅延時間を設定することができるようになっている。具体的には、システムリセットＩＣ４は、電源端子に入力された＋５Ｖがしきい値（例えば、４．２５Ｖ）に達すると、遅延時間経過後に出力端子からシステムリセット信号を出力する。
As shown in FIG. 13, + 5V output from the OUT terminal and smoothed is input to the power supply terminal of the system reset
システムリセットＩＣ４の出力端子は、主制御ＭＰＵ６５ａのリセット端子であるＲＳＴ端子と電気的に接続されている。出力端子はオープンコレクタ出力タイプであり、プルアップ抵抗Ｒ７により＋５Ｖに引き上げられている。この＋５Ｖに引き上げられた電圧は、グランドと接地されたコンデンサＣ１１によりリップルが除去されて平滑化されている（コンデンサＣ１１は、ローパスフィルタとしての役割も担っている）。出力端子は、電源端子に入力される電圧がしきい値より大きいときにはプルアップ抵抗Ｒ７により＋５Ｖに引き上げられて論理がＨＩとなって主制御ＭＰＵ６５ａのＲＳＴ端子に入力され、一方、電源端子に入力される電圧がしきい値より小さいときには論理がＬＯＷとなって主制御ＭＰＵ６５ａのＲＳＴ端子に入力される。主制御ＭＰＵ６５ａのＲＳＴ端子は負論理入力であるため、電源端子に入力される電圧がしきい値より小さい状態になると、主制御ＭＰＵ６５ａにリセットがかかる。なお、電源端子はグランドと接地されたコンデンサＣ１２と電気的に接続されており、電源端子に入力される＋５Ｖはリップルが除去されて平滑化されている。また、システムリセットＩＣ４の接地端子はグラントと接地されている。
［８−３．ＲＦＩＤリーダＩＣによるリセット］
An output terminal of the system reset
[8-3. Reset by RFID reader IC]
ＲＦＩＤリーダＩＣ６５ｄは、図１３に示すように、電源端子には主制御シリーズレギュレータ６５ｃが作成した＋５Ｖが入力されており、接地端子はグランドと接地されている。ＲＦＩＤリーダＩＣ６５ｄは、上述したように、図５に示した主制御基板ボックス６６が不正に開封されると、図６（ｂ）に示した、ＲＦＩＤタグＩＣ１１２とアンテナ部１１３との電気的な接続が切断された状態となるため、ＲＦＩＤタグ６６ａからの識別情報が電波として受信できなくなり、開封済み信号を主制御ＭＰＵ６５ａに出力する。一方、主制御基板ボックス６６が開封されなければ、開封済み信号を主制御ＭＰＵ６５ａに出力しない。
As shown in FIG. 13, in the
開封済み信号は、抵抗Ｒ８を介してトランジスタＴＲ１のベースに入力される。抵抗Ｒ８とトランジスタＴＲ１（本実施形態では、２ＳＣ１８１５）のベースの間には、グランドと接地された抵抗Ｒ９が電気的に接続されている。抵抗Ｒ８及び抵抗Ｒ９は、ＲＦＩＤリーダＩＣ６５ｄが開封済み信号を出力しないとき、つまり主制御基板ボックス６６が開封されていないときには、トランジスタＴＲ１がＯＮする状態となるようにその値がそれぞれ設定されている。このＯＮする状態では、トランジスタＴＲ１のコレクタからトランジスタＴＲ１のエミッタに電流が流れるため、トランジスタＴＲ１のコレクタと電気的に接続されている主制御ＭＰＵ６５ａのリセット端子であるＲＳＴ端子は、プルアップ抵抗Ｒ７により＋５Ｖに引き上げられて論理がＨＩとなって入力される。
The unsealed signal is input to the base of the transistor TR1 through the resistor R8. Between the resistor R8 and the base of the transistor TR1 (2SC1815 in this embodiment), a grounded and grounded resistor R9 is electrically connected. The values of the resistor R8 and the resistor R9 are set so that the transistor TR1 is turned on when the
一方、ＲＦＩＤリーダＩＣ６５ｄが開封済み信号を出力するとき、つまり主制御基板ボックス６６を不正に開封されたときには、トランジスタＴＲ１がＯＦＦする状態となる。このＯＦＦする状態では、トランジスタＴＲ１のコレクタからトランジスタＴＲ１のエミッタに電流が流れないため、トランジスタＴＲ１のコレクタと電気的に接続される主制御ＭＰＵ６５ａのＲＳＴ端子は、論理がＬＯＷとなって入力される。上述したように、主制御ＭＰＵ６５ａのＲＳＴ端子は負論理入力であるため、ＲＦＩＤリーダＩＣ６５ｄが開封済み信号を出力すると、主制御ＭＰＵ６５ａにリセットがかかる。
On the other hand, when the
このように、ＲＦＩＤリーダＩＣ６５ｄが開封済み信号を出力すると、主制御ＭＰＵ６５ａは、リセットがかかった状態となり、いつまで経っても遊技を開始しない状態となる。これにより、不正行為者は、主制御基板６５を不正に改変しても、不正に遊技球を獲得することができなくなり、ホールは多大な損害を被ることがなくなる。また、電源投入されたパチンコ機１の遊技が開始されないことにより、主制御基板６５が不正に改変された旨を、例えばホールの店員に報知することができ、ホールの店員は速やかに検査機関に主制御基板６５が不正に改変された旨を届け出ることができる。
As described above, when the
検査機関の検査員は、主制御基板６５の不正の有無を検査するときに、電源投入されたパチンコ機１の遊技が開始されないことにより、主制御基板６５が不正に改変されたと判断することができる。したがって、主制御基板ボックス６６を開封することなく、主制御基板６５の不正の有無を容易に確認することができる。
［８−４．主制御ＭＰＵに供給される電源］
When inspecting the
[8-4. Power supplied to main control MPU]
主制御シリーズレギュレータ６５ｃのＯＵＴ端子から出力されて平滑化された＋５Ｖは、図１３に示すように、主制御ＭＰＵ６５ａの電源端子であるＶＤＤに入力されている。このＶＤＤ端子は、グランドと接地されたコンデンサＣ１３と電気的に接続されており、ＶＤＤ端子に入力される＋５Ｖはさらにリップルが除去されて平滑化されている。主制御ＭＰＵ６５ａの接地端子であるＶＳＳ端子はグランドと接地されている。
As shown in FIG. 13, + 5V output from the OUT terminal of the main
主制御Ｉ／Ｏポート６５ｂは、主制御ＭＰＵ６５ａのデータ入出力端子Ｄ０〜Ｄ７と、データバスを介して、各種情報や各種信号のやり取りを行う。主制御ＭＰＵ６５ａは、上述したように、主制御Ｉ／Ｏポート６５ａを介して、停電クリア信号の他に、開閉翼ソレノイド１３９等への駆動信号を出力したり、停電予告信号の他に、ゲートスイッチ１３０等からの検出信号が入力されたりする
The main control I /
停電予告信号は、主制御Ｉ／Ｏポート６５ｂを介して主制御ＭＰＵ６５ａのデータ入出力端子Ｄ０〜Ｄ７に入力されており、主制御ＭＰＵ６５ａによる入力状態の監視によって主制御ＭＰＵ６５ａに停電処理として後述する電源断時処理を行わせる。
［９．主制御基板の各種制御処理］
The power failure notice signal is input to the data input / output terminals D0 to D7 of the
[9. Various control processes of main control board]
次に、パチンコ機１の遊技の進行に応じて主制御基板６５が行う各種制御処理について説明する。まず、遊技制御に用いられる各種乱数について説明し、続いて主制御側電源投入時処理、主制御側タイマ割り込み処理について説明する。図１４は主制御側電源投入時処理の一例を示すフローチャートであり、図１５は図１４の主制御側電源投入時処理のつづきを示すフローチャートであり、図１６は主制御側タイマ割り込み処理の一例を示すフローチャートである。
［９−１．各種乱数］
Next, various control processes performed by the
[9-1. Various random numbers]
遊技制御に用いられる各種乱数として、大当り遊技状態を発生させるか否かの決定に用いられる大当り判定用乱数と、この大当り判定用乱数の初期値の決定に用いられる大当り判定用初期値決定用乱数と、大当り遊技状態を発生させないときにリーチを発生させるか否かの決定に用いられるリーチ判定用乱数と、図７に示した、上特別図柄表示器１４８及び下特別図柄表示器１４９に表示する変動表示パターンの決定に用いられる変動表示パターン用乱数と、大当り遊技状態を発生させるときに上特別図柄表示器１４８及び下特別図柄表示器１４９に表示する特別図柄の組み合わせを決定するのに用いられる大当り図柄用乱数と、この大当り図柄用乱数の初期値の決定に用いられる大当り図柄用初期値決定用乱数等が用意されている。またこれらの乱数に加えて、図７に示した下始動入賞口１３４の開閉翼１３８を開閉動作させるか否かの決定に用いられる普通図柄当り判定用乱数と、この普通図柄当り判定用乱数の初期値の決定に用いられる普通図柄当り判定用初期値決定用乱数と、図７に示した普通図柄表示器１５２に表示する変動表示パターンの決定に用いられる普通図柄変動表示パターン用乱数等が用意されている。
［９−２．主制御側電源投入時処理］
As a variety of random numbers used for game control, a big hit determination random number used to determine whether or not to generate a big hit gaming state, and a big hit determination initial value determination random number used to determine the initial value of the big hit determination random number Are displayed on the upper
[9-2. Main control side power-on processing]
パチンコ機１に電源が投入されると、主制御基板６５の主制御ＭＰＵ６５ａは、図１４及び図１５に示すように、主制御側電源投入時処理を行う。この主制御側電源投入時処理が開始されると、主制御ＭＰＵ６５ａは、割り込みモードの設定を行う（ステップＳ１０）。この割り込みモードは、主制御ＭＰＵ６５ａの割り込みの優先順位を設定するものである。本実施形態では、後述する主制御側タイマ割り込み処理が優先順位として最も高く設定されており、この主制御側タイマ割り込み処理の割り込みが発生すると、優先的にその処理が行われる。ステップＳ１０に続いて、入出力設定（Ｉ／Ｏの入出力設定）を行う（ステップＳ１２）。このＩ／Ｏの入出力設定では、主制御ＭＰＵ６５ａのＩ／Ｏポートの入出設定等を行う。ステップＳ１２に続いて、主制御ＭＰＵ６５ａに内蔵されたウォッチドックタイマを有効に設定する（ステップＳ１３）。このウォッチドックタイマは、主制御ＭＰＵ６５ａの動作（システム）を監視するためのものであり、一定期間にクリア設定されないときには主制御ＭＰＵ６５ａにリセットがかかる（主制御ＭＰＵ６５ａのシステムが暴走していないかを定期的に診断している）。
When the
ステップＳ１３に続いて、図１２に示したクリア端子ＣＬＲに停電クリア信号の出力を開始する（ステップＳ１４）。この停電クリア信号は、上述したように、図９に示した主制御Ｉ／Ｏポート６５ｂを介して、その論理がＬＯＷとなってクリア端子ＣＬＲに入力される。これにより、主制御ＭＰＵ６５ａは、図１２に示したＤタイプフリップフロップＩＣ４のラッチ状態を解除することができ、後述するラッチ状態をセットするまでの間、ＤタイプフリップフロップＩＣ４のプリセット端子ＰＲに入力された信号を、ＤタイプフリップフロップＩＣ４の出力端子Ｑから出力する状態とすることができ、その出力端子Ｑからの信号を監視することができる。
Subsequent to step S13, output of the power failure clear signal to the clear terminal CLR shown in FIG. 12 is started (step S14). As described above, the power failure clear signal is input to the clear terminal CLR with the logic being LOW via the main control I /
ステップＳ１４に続いて、ウェイトタイマ処理１を行い（ステップＳ１５）、停電予告信号が入力されているか否かを判定する（ステップＳ１６）。電源投入時から所定電圧となるまでの間では電圧がすぐに上がらない。一方、停電又は瞬停（電力の供給が一時停止する現象）となるときでは電圧が下がり、停電予告電圧（図１２に示したリファレンス電圧Ｖｒｅｆ）より小さくなると、図１２に示した停電監視回路６５ｉから停電予告として停電予告信号が入力される。電源投入時から所定電圧に上がるまでの間では同様に電圧が停電予告電圧より小さくなると停電監視回路６５ｉから停電予告信号が入力される。そこで、ステップＳ１５のウェイトタイマ処理１では、電源投入後、電圧が停電予告電圧より大きくなって安定するまで待つための処理であり、本実施形態では、待ち時間（ウェイトタイマ）として２００ミリ秒（ｍｓ）が設定されている。ステップＳ１６の判定でその停電予告信号が入力されているか否かの判定を行っている。この判定では、停電予告信号として、上述したＤタイプフリップフロップＩＣ４の出力端子Ｑから出力される信号に基づいて行う。
Subsequent to step S14, wait
ステップＳ１６に続いて、クリア端子ＣＬＲに停電クリア信号の出力を停止する（ステップＳ１７）。この停電クリア信号の出力を停止することで、主制御Ｉ／Ｏポート６５ｂを介して、その論理がＨＩとなってクリア端子ＣＬＲに入力される。これにより、主制御ＭＰＵ６５ａは、ＤタイプフリップフロップＩＣ４のラッチ状態をセットすることができ、ＤタイプフリップフロップＩＣ４は、そのプリセット端子ＰＲに論理がＬＯＷとなって入力された状態をラッチすると、その出力端子Ｑから停電予告信号を出力することができる。
Subsequent to step S16, the output of the power failure clear signal to the clear terminal CLR is stopped (step S17). By stopping the output of the power failure clear signal, the logic becomes HI and is input to the clear terminal CLR via the main control I /
ステップＳ１７に続いて、図９に示したＲＡＭクリアスイッチ６９が操作されているか否かを判定する（ステップＳ１８）。この判定は、主制御基板６５のＲＡＭクリアスイッチ６９が操作され、その操作信号（検出信号）が主制御ＭＰＵ６５ａに入力されているか否かにより行う。検出信号が入力されているときにはＲＡＭクリアスイッチ６９が操作されていると判定し、一方、検出信号が入力されていないときにはＲＡＭクリアスイッチ６９が操作されていないと判定する。
Subsequent to step S17, it is determined whether or not the RAM
ステップＳ１８でＲＡＭクリアスイッチ６９が操作されているときには、ＲＡＭクリア報知フラグＲＣＬ−ＦＬＧに値１をセットし（ステップＳ２０）、一方、ステップＳ１８でＲＡＭクリアスイッチ６９が操作されていないときには、ＲＡＭクリア報知フラグＲＣＬ−ＦＬＧに値０をセットする（ステップＳ２２）。このＲＡＭクリア報知フラグＲＣＬ−ＦＬＧは、主制御ＭＰＵ６５ａに内蔵されたＲＡＭ（以下、「主内蔵ＲＡＭ」と記載する。）に記憶されている、確率変動、未払い出し賞球等の遊技に関する遊技情報を消去するか否かを示すフラグであり、遊技情報を消去するとき値１、遊技情報を消去しないとき値０にそれぞれ設定されている。なお、ステップＳ２０及びステップＳ２２でセットされたＲＡＭクリア報知フラグＲＣＬ−ＦＬＧは、主制御ＭＰＵ６５ａの汎用記憶素子（汎用レジスタ）に記憶される。
When the RAM
ステップＳ２０又はステップＳ２２に続いて、ウェイトタイマ処理２を行う（ステップＳ２４）。このウェイトタイマ処理２では、図９に示した、液晶制御基板５８による液晶表示器５７の表示制御を行うシステムが起動する（ブートする）まで待っている。例えば、図９に示した液晶制御ＲＯＭ５８ｂから圧縮された各種の制御プログラムを読み出して、同図に示した液晶制御ＭＰＵ５８ａに内蔵されたＲＡＭに展開して記憶する。本実施形態では、ブートするまでの時間（ブートタイマ）として２秒（ｓ）が設定されている。ステップＳ２４に続いて、主内蔵ＲＡＭへのアクセスを許可する設定を行う（ステップＳ２６）。この設定により主内蔵ＲＡＭへのアクセスができ、例えば遊技情報の書き込み（記憶）又は読み出しを行うことができる。ステップＳ２６に続いて、スタックポインタの設定を行う（ステップＳ２８）。スタックポインタは、例えば、使用中の記憶素子（レジスタ）の内容を一時記憶するためにスタックに積んだアドレスを示したり、サブルーチンを終了して本ルーチンに復帰するときの本ルーチンの復帰アドレスを一時記憶するためにスタックに積んだアドレスを示したりするものであり、スタックが積まれるごとにスタックポインタが進む。ステップＳ２８では、スタックポインタに初期アドレスをセットし、この初期アドレスから、レジスタの内容、復帰アドレス等をスタックに積んで行く。そして最後に積まれたスタックから最初に積まれたスタックまで、順に読み出すことによりスタックポインタが初期アドレスに戻る。
Following step S20 or step S22, wait
ステップＳ２８に続いて、ＲＡＭクリア報知フラグＲＣＬ−ＦＬＧが値０である否かを判定する（ステップＳ３０）。上述したように、ＲＡＭクリア報知フラグＲＣＬ−ＦＬＧは、遊技情報を消去するとき値１、遊技情報を消去しないとき値０にそれぞれ設定されている。ステップＳ３０でＲＡＭクリア報知フラグＲＣＬ−ＦＬＧが値０であるとき、つまり遊技情報を消去しないときには、チェックサムの算出を行う（ステップＳ３２）。このチェックサムは、主内蔵ＲＡＭに記憶されている遊技情報を数値とみなしてその合計を算出するものである。
Following step S28, it is determined whether or not the RAM clear notification flag RCL-FLG is 0 (step S30). As described above, the RAM clear notification flag RCL-FLG is set to a
ステップＳ３２に続いて、算出したチェックサムの値（サム値）が後述する主制御側電源断時処理（電源断時）において記憶されているチェックサムの値（サム値）と一致しているか否かを判定する（ステップＳ３４）。一致しているときには、バックアップフラグＢＫ−ＦＬＧが値１であるか否かを判定する（ステップＳ３６）。このバックアップフラグＢＫ−ＦＬＧは、遊技情報、チェックサムの値（サム値）及びバックアップフラグＢＫ−ＦＬＧの値等のバックアップ情報を後述する主制御側電源断時処理において主内蔵ＲＡＭに記憶保持したか否かを示すフラグであり、主制御側電源断時処理を正常に終了したとき値１、主制御側電源断時処理を正常に終了していないとき値０にそれぞれ設定されている。 Following step S32, whether or not the calculated checksum value (sum value) matches the checksum value (sum value) stored in the main control side power-off processing (power-off) described later. Is determined (step S34). If they match, it is determined whether or not the backup flag BK-FLG is 1 (step S36). Whether the backup flag BK-FLG is stored in the main built-in RAM in the main control side power-off process described later, such as game information, checksum value (sum value), and backup flag BK-FLG value It is a flag indicating whether or not, and is set to a value of 1 when the main-control-side power-off process is normally terminated, and a value of 0 when the main-control-side power-off process is not terminated normally.
ステップＳ３６でバックアップフラグＢＫ−ＦＬＧが値１であるとき、つまり主制御側電源断時処理を正常に終了したときには、復電時として主内蔵ＲＡＭの作業領域を設定する（ステップＳ３８）。この設定は、バックアップフラグＢＫ−ＦＬＧを値０にセットするほか、主制御ＭＰＵ６５ａに内蔵されたＲＯＭ（以下、「主内蔵ＲＯＭ」と記載する。）から復電時情報を読み出し、この復電時情報を主内蔵ＲＡＭの作業領域にセットする。ここで「復電時」とは、電源を遮断した状態から電源を投入した状態に加えて、停電又は瞬停からその後の電力の復旧した状態も含める。ステップＳ３８に続いて、電源投入時コマンド作成処理を行う（ステップＳ４０）。この電源投入時コマンド作成処理では、バックアップ情報から遊技情報を読み出してこの遊技情報に応じた各種コマンドを主内蔵ＲＡＭの所定記憶領域に記憶する。
When the backup flag BK-FLG has a value of 1 in step S36, that is, when the main control side power-off process has been completed normally, the work area of the main internal RAM is set as the time of power recovery (step S38). In this setting, the backup flag BK-FLG is set to the
一方、ステップＳ３０でＲＡＭクリア報知フラグＲＣＬ−ＦＬＧが値０でない（値１である）とき、つまり遊技情報を消去するときには、又はステップＳ３４でチェックサムの値（サム値）が一致していないときには、又はステップＳ３６でバックアップフラグＢＫ−ＦＬＧが値１でない（値０である）とき、つまり主制御側電源断時処理を正常に終了していないときには、主内蔵ＲＡＭの全領域をクリアする（ステップＳ４２）。具体的には、値０を主内蔵ＲＡＭに書き込むことよって行う（なお、初期値として主内蔵ＲＯＭから所定値を読み出して、セットしてもよい）。これにより、例えば、上述した、大当り判定用乱数や初期値更新型のカウンタ等の値が初期化されて値０がセットされる。ステップＳ４２に続いて、初期設定として主内蔵ＲＡＭの作業領域を設定する（ステップＳ４４）。この設定は、主内蔵ＲＯＭから初期情報を読み出してこの初期情報を主内蔵ＲＡＭの作業領域にセットする。ステップＳ４４に続いて、ＲＡＭクリア報知及びテストコマンド作成処理を行う（ステップＳ４６）。このＲＡＭクリア報知及びテストコマンド作成処理では、主内蔵ＲＡＭをクリアして初期設定を行った旨を、図９に示したサブ統合基板６３に報知するためのＲＡＭクリア報知コマンドと、サブ統合基板６３の各種検査を行うためのテストコマンドと、を作成し、送信情報として主内蔵ＲＡＭの送信情報記憶領域に記憶する。なお、サブ統合基板６３がＲＡＭクリア報知コマンドを受信すると、このＲＡＭクリア報知コマンドを液晶制御基板５８に送信し、一方テストコマンドを受信すると、図９に示した、音源ＩＣ６３ｃ、液晶制御基板５８及びランプ駆動基板６０の各種検査を行うためのテストコマンドを送信する。
On the other hand, when the RAM clear notification flag RCL-FLG is not 0 (value 1) in step S30, that is, when the game information is erased, or when the checksum value (sum value) does not match in step S34. Alternatively, when the backup flag BK-FLG is not a value 1 (value 0) in step S36, that is, when the main control side power-off process has not been terminated normally, the entire area of the main internal RAM is cleared (step S36). S42). Specifically, the
ステップＳ４０又はステップＳ４６に続いて、割り込み初期設定を行う（ステップＳ４８）。この設定は、後述する主制御側タイマ割り込み処理が行われるときの割り込み周期を設定するものである。本実施形態では４ｍｓに設定されている。ステップＳ４８に続いて、割り込み許可設定を行う。（ステップＳ５０）。この設定によりステップＳ４８で設定した割り込み周期、つまり４ｍｓごとに主制御側タイマ割り込み処理が繰り返し行われる。 Subsequent to step S40 or step S46, interrupt initialization is performed (step S48). This setting is to set an interrupt cycle when a main control timer interrupt process described later is performed. In this embodiment, it is set to 4 ms. Subsequent to step S48, interrupt permission is set. (Step S50). With this setting, the main control timer interruption process is repeated every interruption cycle set in step S48, that is, every 4 ms.
ステップＳ５０に続いて、ウォッチドックタイマクリアレジスタＷＣＬに値Ａをセットする（ステップＳ５２）。このウォッチドックタイマクリアレジスタＷＣＬに、値Ａ、値Ｂそして値Ｃを順にセットすることによりウォッチドックタイマがクリア設定される。ステップＳ５２に続いて、停電予告信号が入力されているか否かを判定する（ステップＳ５４）。この判定では、図１２に示した停電監視回路６５ｉからの停電予告信号に基づいて行う。図１２に示したように、パチンコ機１の電源を遮断したり、停電又は瞬停したりすると、電圧が停電予告電圧（図１２に示したリファレンス電圧Ｖｒｅｆ）より小さくなり、停電監視回路６５ｉから停電予告として停電予告信号が入力される。ステップＳ５４で停電予告信号の入力がないときには非当落乱数更新処理を行う（ステップＳ５６）。
Subsequent to step S50, a value A is set in the watchdog timer clear register WCL (step S52). The watchdog timer is cleared by setting value A, value B and value C in this order in this watchdog timer clear register WCL. Following step S52, it is determined whether a power failure warning signal is input (step S54). This determination is performed based on the power failure warning signal from the power failure monitoring circuit 65i shown in FIG. As shown in FIG. 12, when the power of the
この非当落乱数更新処理では、上述した、大当り判定用初期値決定用乱数、リーチ判定用乱数、変動表示パターン用乱数及び大当り図柄用初期値決定用乱数等を更新する。例えば、大当り判定用乱数を更新するカウンタは、上述した初期値更新型のカウンタであり、大当り判定用乱数の下限値から上限値までの範囲を、後述する主制御側タイマ割り込み処理が行われるごとに値１ずつ増える（カウントアップする）。このカウンタは、非当落乱数更新処理により大当り判定用初期値決定用乱数が設定（更新）されると、この大当り判定用初期値決定用乱数から上限値までカウントアップし、続けて下限値から大当り判定用初期値決定用乱数までカウントアップする。そして再び非当落乱数更新処理により大当り判定用初期値決定用乱数が更新される。このように、非当落乱数更新処理では、当落判定（大当り判定）にかかわらない乱数を更新する。なお、上述した、普通図柄当り判定用乱数、普通図柄当り判定用初期値決定用乱数及び普通図柄変動表示パターン用乱数等もこの非当落乱数更新処理により更新される。普通図柄当り判定用乱数等は、上述した大当り判定用乱数の更新方法と同一であり、その説明を省略する。 In this non-winning random number update process, the above-described jackpot determination initial value determination random number, reach determination random number, variable display pattern random number, jackpot symbol initial value determination random number, and the like are updated. For example, the counter for updating the big hit determination random number is the above-described initial value updating type counter, and the range from the lower limit value to the upper limit value of the big hit determination random number is changed every time the main control side timer interrupt processing described later is performed. Is incremented by 1 (counts up). This counter counts up from the big hit determination initial value determination random number to the upper limit value when the big hit determination initial value determination random number is set (updated) by non-winning random number update processing, and then continues from the lower limit value to the big hit value. Counts up to a random number for determining the initial value for determination. Then, the big hit determination initial value determination random number is updated again by the non-winning random number update process. In this way, in the non-winning random number update process, random numbers that are not involved in the winning determination (big hit determination) are updated. It should be noted that the above-described random number for normal symbol determination, random number for determining initial value for normal symbol determination, random number for normal symbol variation display pattern, and the like described above are also updated by this non-winning random number update process. The random number for determining normal symbols is the same as the method for updating the random number for determining big hits, and the description thereof is omitted.
ステップＳ５６に続いて、再びステップＳ５２に戻り、ウォッチドックタイマクリアレジスタＷＣＬに値Ａをセットし、ステップＳ５４で停電予告信号の入力があるか否かを判定し、この停電予告信号の入力がなければ、ステップＳ５６で非当落乱数更新処理を行い、ステップＳ５２〜ステップＳ５６を繰り返し行う。なお、このステップＳ５２〜ステップＳ５６の処理を「主制御側メイン処理」という。 Following step S56, the process returns to step S52 again, the value A is set in the watchdog timer clear register WCL, it is determined in step S54 whether or not a power failure warning signal is input, and this power failure warning signal is not input. For example, a non-winning random number update process is performed in step S56, and steps S52 to S56 are repeated. The processing from step S52 to step S56 is referred to as “main control side main processing”.
一方、ステップＳ５４で停電予告信号の入力があったときには、割り込み禁止設定を行う（ステップＳ５８）。この設定により後述する主制御側タイマ割り込み処理が行われなくなり、主内蔵ＲＡＭへの書き込みを防ぎ、遊技情報の書き換えを保護している。ステップＳ５８に続いて、停電予告信号を、図９に示した主制御Ｉ／Ｏポート６５ｂを介して図９に示した外部端子板９１に出力し、停電クリア信号を、主制御Ｉ／Ｏポート６５ｂを介して図１２に示したＤタイプフリップフロップＩＣ４のクリア端子ＣＬＲに出力する（ステップＳ５９）。これにより、外部端子板９１と電気的に接続された図示しないホールコンピュータは、パチンコ機１の停電又は瞬停、その発生回数等を監視することができ、また、図１２に示したＤタイプフリップフロップＩＣ４は、ラッチ状態を解除することができる。
On the other hand, when a power failure warning signal is input in step S54, interrupt prohibition setting is performed (step S58). With this setting, the main control side timer interrupt processing described later is not performed, writing to the main internal RAM is prevented, and rewriting of game information is protected. Subsequent to step S58, the power failure warning signal is output to the external
ステップＳ５９に続いて、チェックサムの算出を行ってこの算出した値を記憶する（ステップＳ６０）。このチェックサムは、上述したチェックサムの値（サム値）及びバックアップフラグＢＫ−ＦＬＧの値の記憶領域を除く、主内蔵ＲＡＭの作業領域の遊技情報を数値とみなしてその合計を算出する。ステップＳ６０に続いて、バックアップフラグＢＫ−ＦＬＧに値１をセットする。（ステップＳ６２）、これによりバックアップ情報の記憶が完了する。ステップＳ６２に続いて、主内蔵ＲＡＭへのアクセスの禁止設定を行う（ステップＳ６４）。この設定により主内蔵ＲＡＭへのアクセスが禁止され書き込み及び読み出しができなくなり、主内蔵ＲＡＭに記憶されているバックアップ情報が保護される。ステップＳ６４に続いてウォッチドックタイマのクリア設定を行う（ステップＳ６６）。このクリア設定は、上述したように、ウォッチドックタイマクリアレジスタＷＣＬに値Ａ、値Ｂそして値Ｃを順にセットすることにより行われる。ステップＳ６６に続いて、無限ループに入る。この無限ループでは、ウォッチドックタイマクリアレジスタＷＣＬに値Ａ、値Ｂそして値Ｃを順にセットしないためウォッチドックタイマがクリア設定されなくなる。このため、主制御ＭＰＵ６５ａにリセットがかかり、その後主制御ＭＰＵ６５ａは、この主制御側電源投入時処理を再び行う。なお、ステップＳ５８〜ステップＳ６６の処理及び無限ループを「主制御側電源断時処理」という。
Subsequent to step S59, a checksum is calculated and the calculated value is stored (step S60). The checksum is calculated by regarding the game information in the work area of the main internal RAM as a numerical value, excluding the storage area for the checksum value (sum value) and the backup flag BK-FLG. Subsequent to step S60, the
パチンコ機１（主制御ＭＰＵ６５ａ）は、停電したとき又は瞬停したときにはリセットがかかり、その後の電力の復旧により主制御側電源投入時処理を行う。
The pachinko machine 1 (
なお、ステップＳ３４では主内蔵ＲＡＭに記憶されているバックアップ情報が正常なものであるか否かを検査し、続いてステップＳ３６では主制御側電源断時処理が正常に終了された否かを検査している。このように、主内蔵ＲＡＭに記憶されているバックアップ情報を２重にチェックすることによりバックアップ情報が不正行為により記憶されたものであるか否かを検査している。
［９−３．主制御側タイマ割り込み処理］
In step S34, it is checked whether the backup information stored in the main built-in RAM is normal, and in step S36, it is checked whether the main control side power-off process has been normally completed. doing. In this way, by checking the backup information stored in the main built-in RAM twice, it is inspected whether the backup information is stored by fraud.
[9-3. Main control timer interrupt processing]
次に、主制御側タイマ割り込み処理について説明する。この主制御側タイマ割り込み処理は、図１４及び図１５に示した主制御側電源投入時処理において設定された割り込み周期（本実施形態では、４ｍｓ）ごとに繰り返し行われる。 Next, the main control timer interrupt process will be described. This main control side timer interrupt process is repeated at every interrupt period (4 ms in this embodiment) set in the main control side power-on process shown in FIGS.
主制御側タイマ割り込み処理が開始されると、主制御基板６５の主制御ＭＰＵ６５ａは、図１６に示すように、タイマ割り込みを禁止に設定してレジスタの切替（退避）を行う（ステップＳ７０）。ここでは、上述した主制御側メイン処理で使用していた汎用記憶素子（汎用レジスタ）から補助レジスタに切り替える。この補助レジスタを主制御側タイマ割り込み処理で使用することにより汎用レジスタの値が上書きされなくなる。これにより、主制御側メイン処理で使用していた汎用レジスタの内容の破壊を防いでいる。
When the main control side timer interrupt process is started, the
ステップＳ７０に続いて、ウォッチドックタイマクリアレジスタＷＣＬに値Ｂをセットする（ステップＳ７２）。このとき、ウォッチドックタイマクリアレジスタＷＣＬには、主制御側電源投入時処理（主制御側メイン処理）のステップＳ５２においてセットされた値Ａに続いて値Ｂがセットされる。 Subsequent to step S70, the value B is set in the watchdog timer clear register WCL (step S72). At this time, the value B is set in the watchdog timer clear register WCL following the value A set in step S52 of the main control side power-on process (main control side main process).
ステップＳ７２に続いて、スイッチ入力処理を行う（ステップＳ７４）。このスイッチ入力処理では、主制御Ｉ／Ｏポート６５ｂの入力端子に入力されている各種信号を読み取り、入力情報として主内蔵ＲＡＭの入力情報記憶領域に記憶する。例えば図７に示した、左普通入賞口１４４及び装飾ユニット側普通入賞口１５８，１５９に入球した遊技球を検出する左入賞口スイッチ１４６からの検出信号、右普通入賞口１４５に入球した遊技球を検出する右入賞口スイッチ１４７からの検出信号、大入賞口１４０に入球した遊技球を検出するカウントスイッチ１４３からの検出信号、上始動入賞口１３３に入球した遊技球を検出する上始動口スイッチ１３６からの検出信号、下始動入賞口１３４に入球した遊技球を検出する下始動口スイッチ１３７からの検出信号、ゲート１２９を通過した遊技球を検出するゲートスイッチ１３０からの検出信号や後述する賞球制御処理で送信した賞球コマンドを図９に示した払出制御基板８０が正常に受信した旨を伝える払出制御基板８０からのＡＣＫ信号、をそれぞれ読み取り、入力情報記憶領域に記憶する。
Subsequent to step S72, switch input processing is performed (step S74). In this switch input process, various signals input to the input terminal of the main control I /
ステップＳ７４に続いて、タイマ減算処理を行う（ステップＳ７６）。このタイマ減算処理では、例えば、後述する特別図柄及び特別電動役物制御処理で決定される変動表示パターンに従って図７に示した、上特別図柄表示器１４８及び下特別図柄表示器１４９が点灯する時間、後述する普通図柄及び普通電動役物制御処理で決定される普通図柄変動表示パターンに従って図７に示した普通図柄表示器１５２が点灯する時間のほか、主制御基板６５（主制御ＭＰＵ６５ａ）が送信した各種コマンドを払出制御基板８０が正常に受信した旨を伝えるＡＣＫ信号が入力されているか否かを判定する際にその判定条件として設定されているＡＣＫ信号入力判定時間等の時間管理を行う。具体的には、変動表示パターン又は普通図柄変動表示パターンの変動時間が５秒間であるときには、タイマ割り込み周期が４ｍｓに設定されているので、このタイマ減算処理を行うごとに変動時間を４ｍｓずつ減算し、その減算結果が値０になることで変動表示パターン又は普通図柄変動表示パターンの変動時間を正確に計っている。
Subsequent to step S74, timer subtraction processing is performed (step S76). In this timer subtraction process, for example, the time during which the upper special
本実施形態では、ＡＣＫ信号入力判定時間として１００ｍｓが設定されており、このタイマ減算処理を行うごとにＡＣＫ信号入力判定時間が４ｍｓずつ減算し、その減算結果が値０になることでＡＣＫ信号入力判定時間を正確に計っている。なお、これらの各種時間及びＡＣＫ信号入力判定時間は、時間管理情報として主内蔵ＲＡＭの時間管理情報記憶領域に記憶される。 In this embodiment, 100 ms is set as the ACK signal input determination time, and every time this timer subtraction process is performed, the ACK signal input determination time is subtracted by 4 ms, and when the subtraction result becomes 0, the ACK signal input is determined. Judgment time is accurately measured. These various times and the ACK signal input determination time are stored as time management information in the time management information storage area of the main built-in RAM.
ステップＳ７６に続いて、当落乱数更新処理を行う（ステップＳ７８）。この当落乱数更新処理では、上述した、大当り判定用乱数及び大当り図柄用乱数を更新する。またこれらの乱数に加えて、図１５に示した主制御側電源投入時処理（主制御側メイン処理）におけるステップＳ５６の非当落乱数更新処理で更新される、大当り判定用初期値決定用乱数及び大当り図柄用初期値決定用乱数も更新する。これらの大当り判定用初期値決定用乱数及び大当り図柄用初期値決定用乱数は、主制御側メイン処理及びこの主制御側タイマ割り込み処理においてそれぞれ更新されることでランダム性をより高めている。一方、大当り判定用乱数及び大当り図柄用乱数は、当落判定（大当り判定）にかかわる乱数であるためこの当落乱数更新処理が行われるごとにのみ、それぞれのカウンタがカウントアップする。例えば、大当り判定用乱数を更新するカウンタは、大当り判定用乱数の下限値から上限値までの範囲を、主制御側タイマ割り込み処理が行われるごとにカウントアップする。このカウンタは、大当り判定用初期値決定用乱数から上限値までをカウントアップし、続けて下限値から大当り判定用初期値決定用乱数までをカウントアップする。大当り判定用乱数の下限値から上限値までの範囲をカウンタがカウントアップし終えると、この当落乱数更新処理により大当り判定用初期値決定用乱数は更新される（この大当り判定用初期値決定用乱数は上述した非当落乱数更新処理でも更新される）。なお上述した、普通図柄当り判定用乱数、普通図柄当り判定用初期値決定用乱数もこの当落乱数更新処理により更新される。普通図柄当り判定用乱数等は、上述した大当り判定用乱数の更新方法と同一であり、その説明を省略する。 Subsequent to step S76, a winning random number update process is performed (step S78). In the winning random number update process, the big hit determination random number and the big hit symbol random number described above are updated. In addition to these random numbers, the big hit determination initial value determination random number updated in the non-winning random number update process of step S56 in the main control side power-on process (main control side main process) shown in FIG. The random number for determining the initial value for the jackpot symbol is also updated. The random number for determining the initial value for jackpot determination and the initial value determining random number for the jackpot symbol are updated in the main control side main process and the main control side timer interrupt process, respectively, thereby further improving the randomness. On the other hand, since the big hit determination random number and the big hit symbol random number are random numbers related to the winning determination (big hit determination), each counter is incremented only when the winning random number update process is performed. For example, the counter that updates the big hit determination random number counts up the range from the lower limit value to the upper limit value of the big hit determination random number every time the main control timer interrupt processing is performed. This counter counts up from the big hit determination initial value determination random number to the upper limit value, and then counts up from the lower limit value to the big hit determination initial value determination random number. When the counter finishes counting the range from the lower limit value to the upper limit value of the jackpot determination random number, the initial value determination random number for jackpot determination is updated by this winning random number update processing (this initial value determination random number for jackpot determination) Is also updated in the above-mentioned non-winning random number update process). It should be noted that the random number for normal symbol determination and the random number for initial value determination for normal symbol determination described above are also updated by this winning random number update process. The random number for determining normal symbols is the same as the method for updating the random number for determining big hits, and the description thereof is omitted.
ステップＳ７８に続いて、賞球制御処理を行う（ステップＳ８０）。この賞球制御処理では、上述した入力状態記憶領域から入力情報を読み出してこの入力情報に基づいて遊技球を払い出す賞球コマンドを作成したり、主制御基板６５と払出制御基板８０との基板間の接続状態を確認するセルフチェックコマンドを作成したりする。そして作成した賞球コマンドやセルフチェックコマンドを払出制御基板８０に送信する。例えば、図７に示した大入賞口１４０に遊技球が１球、入球すると、賞球として１５球を払い出す賞球コマンドを作成して払出制御基板８０に送信したり、この賞球コマンドを払出制御基板８０が正常に受信した旨を伝えるＡＣＫ信号が所定時間内に入力されないときには主制御基板６５と払出制御基板８０との基板間の接続状態を確認するセルフチェックコマンドを作成して出制御基板７５に送信したりする。なお、これらの詳細な説明は後述する。
Subsequent to step S78, prize ball control processing is performed (step S80). In this prize ball control process, the input information is read from the above-described input state storage area and a prize ball command for paying out a game ball is created based on this input information, or the board of the
ステップＳ８０に続いて、賞球チェック処理を行う（ステップＳ８２）。この賞球チェック処理では、賞球に関する異常状態を確認する。例えば、大当り遊技状態でないときに大入賞口１４０に遊技球が入球すると、異常状態として賞球異常報知コマンドを作成し、送信情報として上述した送信情報記憶領域に記憶する。（なお、この異常状態の確認は、入力情報記憶領域から入力情報を読み出してこの入力情報に基づいて行う）。ステップＳ８２に続いて、コマンド受信処理を行う（ステップＳ８４）。払出制御基板８０は、その詳細な説明は後述するが、例えば図３に示した払出装置４０が球がみを起こして遊技球を払い出せない状態等の状態コマンドを送信する。ステップＳ８４のコマンド受信処理では、この状態コマンドを正常に受信すると、その旨を払出制御基板８０に伝える情報を、出力情報として主内蔵ＲＡＭの出力情報記憶領域に記憶する。また、その詳細な説明は後述するが、正常に受信した状態コマンドを整形して送信情報として上述した送信情報記憶領域に記憶する。
Subsequent to step S80, a prize ball check process is performed (step S82). In this prize ball check process, an abnormal state related to the prize ball is confirmed. For example, when a game ball enters the big winning
ステップＳ８４に続いて、特別図柄及び特別電動役物制御処理を行う（ステップＳ８６）。この特別図柄及び特別電動役物制御処理では、上述した入力情報記憶領域から入力情報を読み出してこの入力情報に基づいて始動入賞処理を行う。この始動入賞処理では、入力情報から図７に示した、上始動口スイッチ１３６又は下始動口スイッチ１３７からの検出信号が入力端子に入力されていたか否かを判定する。この判定結果に基づいて、検出信号が入力端子に入力されていたときには、上述した、大当り判定用乱及び大当り図柄用乱数等を更新する各種カウンタの値を抽出して始動情報として主内蔵ＲＡＭの始動情報記憶領域に記憶する。
Subsequent to step S84, a special symbol and special electric accessory control process is performed (step S86). In the special symbol and special electric accessory control process, the input information is read from the input information storage area described above, and the start winning process is performed based on the input information. In this start winning process, it is determined from the input information whether or not the detection signal from the upper
この始動情報記憶領域には、始動情報記憶ブロック０〜７（８つの始動情報記憶ブロック）が設けられており、始動情報記憶ブロック０、始動情報記憶ブロック１、始動情報記憶ブロック２、・・・、そして始動情報記憶ブロック７の順に始動情報が記憶されるようになっている。例えば始動情報が始動情報記憶ブロック０〜６に記憶されている場合、上始動口スイッチ１３６からの検出信号が入力端子に入力されていたときには始動情報を始動情報記憶ブロック７に記憶する。このとき、上始動口スイッチ１３６により検出されたことを示す識別情報も記憶するようになっている。これにより、始動情報記憶ブロック０〜７には、遊技球が上始動口スイッチ１３６又は下始動口スイッチ１３７のうちどちらに検出されたものであるか、時系列で記憶されることとなる（つまり、履歴が分かるように記憶されている）。
In this start information storage area, start information storage blocks 0 to 7 (eight start information storage blocks) are provided, start
始動情報は始動情報記憶ブロック０に記憶されているものが読み出される。この始動情報が読み出されると、始動情報記憶ブロック１の始動情報が始動情報記憶ブロック０に、始動情報記憶ブロック２の始動情報が始動情報記憶ブロック１に、・・・、始動情報記憶ブロック７の始動情報が始動情報記憶ブロック６に、それぞれシフトされて始動情報記憶ブロック７が空き領域となる。例えば、始動記憶情報ブロック０〜２に始動情報が記憶されている場合には、始動情報記憶ブロック１の始動情報が始動情報記憶ブロック０に、始動情報記憶ブロック２の始動情報が始動情報記憶ブロック１にそれぞれシフトされて始動情報記憶ブロック２〜７が空き領域となる。ここで、始動情報記憶ブロック０〜７に始動情報が記憶されていると、それらの始動情報記憶ブロックの数を保留球として図７に示した、上特別図柄記憶ランプ１５０及び下特別図柄記憶ランプ１５１を点灯させるよう、上述した識別情報に基づいて上特別図柄記憶ランプ１５０及び下特別図柄記憶ランプ１５１の点灯信号の出力を設定し、出力情報として上述した出力情報記憶領域に記憶する。なお、本実施形態では、上始動口スイッチ１３６及び下始動口スイッチ１３７により検出された遊技球を始動記憶として始動情報記憶ブロックに記憶できる数は最大４個にそれぞれ設定されている。
The starting information stored in the starting
始動入賞処理に続いて、始動情報記憶ブロック０から始動情報を読み出し、この始動情報に基づいて遊技処理を行う。この遊技処理では、例えば読み出した始動情報から、大当り判定用乱数の値を取り出して主内蔵ＲＯＭに予め記憶されている大当り判定値と一致するか否かを判定（大当りであるか否かを判定）したり、大当り図柄用乱数の値を取り出して主内蔵ＲＯＭに予め記憶されている確変当り判定値と一致するか否かを判定（確率変動を発生させるか否かの判定）したりする。ここで、「確率変動」とは、大当りする確率が通常時（低確率）にくらべて高く設定された高確率（確変時）に変化することであり、上述した大当り判定値は、低確率では通常時判定テーブルから読み出され、一方、高確率では確変時判定テーブルから読み出される。
Following the start winning process, the start information is read from the start
これらの判定結果により発生させる遊技状態が決定する。この決定した遊技状態に、上述した変動表示パターン用乱数に基づいて変動表示パターンを決定して遊技演出コマンドを作成し、送信情報として上述した送信情報記憶領域に記憶する。また、発生させる遊技状態に応じて、例えば大当り遊技状態となるときには図７に示した、開閉板１４１を開閉動作させるよう開閉板ソレノイド１４２への駆動信号の出力を設定し、出力情報として上述した出力情報記憶領域に記憶する。
The gaming state to be generated is determined by these determination results. In the determined gaming state, a variation display pattern is determined based on the above-described random number for variation display pattern, and a game effect command is created and stored as transmission information in the transmission information storage area described above. Further, according to the game state to be generated, for example, when the big hit game state is set, the output of the drive signal to the opening /
ステップＳ８６に続いて、普通図柄及び普通電動役物制御処理を行う（ステップＳ８８）。この普通図柄及び普通電動役物制御処理では、上述した入力情報記憶領域から入力情報を読み出してこの入力情報に基づいて電動始動入賞口処理を行う。この電動始動入賞口処理では、入力情報から図７に示したゲートスイッチ１３０からの検出信号が入力端子に入力されていたか否かを判定する。この判定結果に基づいて、検出信号が入力端子に入力されていたときには、上述した普通図柄当り判定用乱数を更新するカウンタの値等を抽出して、この抽出した値と、主内蔵ＲＯＭに予め記憶されている普通図柄当り判定値と、が一致するか否かを判定する。一致しているときには、図７に示した、開閉翼１３８を開閉動作させるよう開閉翼ソレノイド１３９への駆動信号の出力を設定し、出力情報として上述した出力情報記憶領域に記憶する。また、上述した普通図柄変動表示パターン用乱数に基づいて普通図柄変動表示パターンを決定して図７に示した普通図柄表示器１５２を点灯させるよう普通図柄表示器１５２への点灯信号の出力を設定し、出力情報として上述した出力情報記憶領域に記憶する。
Subsequent to step S86, normal symbol and normal electric accessory control processing is performed (step S88). In the normal symbol and normal electric accessory control process, the input information is read from the input information storage area described above, and the electric start winning a prize opening process is performed based on the input information. In this electric start winning opening process, it is determined from the input information whether or not the detection signal from the
ステップＳ８８に続いて、ポート出力処理を行う（ステップＳ９０）。このポート出力処理では、主制御Ｉ／Ｏポート６５ｂの出力端子から、上述した出力情報記憶領域から出力情報を読み出してこの出力情報に基づいて各種信号を出力する。例えば、出力情報に基づいて出力端子から、払出制御基板８０からの状態コマンドを正常に受信したときにはＡＣＫ信号を払出制御基板８０に出力したり、大当り遊技状態であるときには図７に示した、大入賞口１４０の開閉板１４１の開閉動作を行う開閉板ソレノイド１４２に駆動信号を出力したり、大当り遊技状態である旨を伝える大当り信号を図４に示した外部端子板９１に出力したりする。
Subsequent to step S88, port output processing is performed (step S90). In this port output process, output information is read from the output information storage area described above from the output terminal of the main control I /
ステップＳ９０に続いて、サブ統合基板コマンド送信処理を行う（ステップＳ９２）。このサブ統合基板コマンド送信処理では、上述した送信情報記憶領域から送信情報を読み出してこの送信情報を図９に示したサブ統合基板６３に送信する。この送信情報には、上述したように、遊技演出コマンド、ＲＡＭクリア報知コマンド、テストコマンド、賞球異常報知コマンド及び状態コマンド等がある。この送信情報のほかに、主制御基板６５と払出制御基板８０との基板間の接続状態を確認するときにセットされるセルフチェックフラグの値に基づいてその接続状態に不具合が生じているときには接続不具合コマンドを作成してサブ統合基板６３に送信する。
Subsequent to step S90, sub-integrated board command transmission processing is performed (step S92). In the sub-integrated board command transmission process, the transmission information is read from the transmission information storage area described above, and the transmission information is transmitted to the
ステップＳ９２に続いて、ウォッチドックタイマクリアレジスタＷＣＬに値Ｃをセットする（ステップＳ９４）。このとき、ウォッチドックタイマクリアレジスタＷＣＬには、ステップＳ７２においてセットされた値Ｂに続いて値Ｃがセットされる。これにより、ウォッチドックタイマクリアレジスタＷＣＬには、値Ａ、値Ｂそして値Ｃが順にセットされ、ウォッチドックタイマがクリア設定される。ステップＳ９４に続いて、レジスタの切替（復帰）を行う（ステップＳ９６）。この復帰は、ステップＳ７０でスタックに積んで退避した内容を読み出してレジスタに書き込むことにより行われる。ステップＳ９６に続いて、割り込み許可の設定を行い（ステップＳ９８）、このルーチンを終了する。 Subsequent to step S92, a value C is set in the watchdog timer clear register WCL (step S94). At this time, the value C is set in the watchdog timer clear register WCL following the value B set in step S72. As a result, the value A, the value B, and the value C are sequentially set in the watchdog timer clear register WCL, and the watchdog timer is cleared. Subsequent to step S94, the register is switched (returned) (step S96). This return is performed by reading the contents saved on the stack in step S70 and writing them to the register. Subsequent to step S96, interrupt permission is set (step S98), and this routine is terminated.
以上説明した本実施形態のパチンコ機１によれば、主制御基板６５、主制御基板ボックス６６を備えている。主制御基板６５はマイクロプロプロセッサとしての主制御ＭＰＵ６５ａを備えており、この主制御ＭＰＵ６５ａが遊技の進行を制御している。主制御基板ボックス６６は、ベース部材１０１とこのベース部材１０１に組み合わされるカバー部材１００との間に主制御基板６５を収容し、この主制御基板６５を収容した状態でベース部材１０１とカバー部材１００とを相互に締結することで封印されている。
According to the
主制御基板６５には、試験用コネクタハンダ付け領域６５ｍが設けられている。この試験用コネクタハンダ付け領域６５ｍは、パチンコ機１が所定の検査機関で検査される試験機として生産されるときには主制御ＭＰＵ６５ａの出力信号を取り出す試験用コネクタ６５ｋがハンダ付けされ、一方、パチンコ機１がホールに出荷される量産機として生産されるときには主制御ＭＰＵ６５ａの出力信号を取り出す試験用コネクタ６５ｋがハンダ付けされない。
The
主制御基板ボックス６６には、試験用コネクタハンダ付け領域６５ｍに対応する位置にベース部材１０１とカバー部材１００とをまたいだ状態でＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグ６６ａが貼り付けられている。このＲＦＩＤタグ６６ａは薄いフィルム状に形成されており、電波による要求信号をアンテナ部１１３で受信すると、識別情報を電波によりＲＦＩＤタグＩＣ１１２からアンテナ部１１３を介して送信する一方、ベース部材１０１とカバー部材１００とが分離されてアンテナ部１１３が切断されると、識別情報を電波によりＲＦＩＤタグＩＣ１１２からアンテナ部１１３を介して送信しない。
An RFID (Radio Frequency Identification)
このように、主制御基板６５は主制御基板ボックス６６によって封印された状態で収容されており、例えば主制御基板６５を不正に改変しようとすると、主制御基板ボックス６６を開封する必要がある。この主制御基板ボックス６６が開封されると、ベース部材１０１とカバー部材１００とが分離されてＲＦＩＤタグ６６ａが切断されることとなる。そうすると、例えば検査機関の検査員は、主制御基板６５の不正の有無を検査するときに、ＲＦＩＤリーダを用いてＲＦＩＤタグ６６ａに識別情報を送信するよう要求信号を送信してもＲＦＩＤタグ６６ａからの識別情報を受信することができなくなり、主制御基板６５が不正に改変されたと判断することができる。したがって、主制御基板ボックス６６を開封することなく、主制御基板６５の不正の有無を容易に確認することができる。
Thus, the
また、主制御基板６５には、ＲＦＩＤリーダＩＣ６５ｄが設けられている。このＲＦＩＤリーダＩＣ６５ｄは、試験用コネクタハンダ付け領域６５ｍの下方に配置されており、ＲＦＩＤタグ６６ａのアンテナ部１１３に向けて識別情報を送信するよう要求信号を送信し、ＲＦＩＤタグ６６ａから識別情報を受信する。ＲＦＩＤリーダＩＣ６５ｄは、電源投入時に、要求信号を送信し、その後、識別情報を受信できないときには主制御基板ボックス６６が開封された旨を伝える開封済み信号を主制御ＭＰＵ６５ａのリセット端子であるＲＳＴ端子に出力する。上述したように、主制御基板６５は主制御基板ボックス６６によって封印された状態で収容されており、例えば主制御基板６５を不正に改変しようとすると、主制御基板ボックス６６を開封する必要がある。この主制御基板ボックス６６が開封されると、ベース部材１０１とカバー部材１００とが分離されてＲＦＩＤタグ６６ａが切断されることとなる。そうすると、ＲＦＩＤリーダＩＣ６５ｄは、電源が投入されると、ＲＦＩＤタグ６６ａからの識別情報を受信できなくなり、主制御ＭＰＵ６５ａのリセット端子であるＲＳＴ端子に開封済み信号をリセット信号として出力する。開封済み信号が入力される主制御ＭＰＵ６５ａは、リセットがかかった状態となり、いつまで経っても遊技を開始しない状態となる。これにより、不正行為者は、主制御基板６５を不正に改変しても、不正に遊技球を獲得することができなくなり、ホールは多大な損害を被ることがなくなる。また、電源投入されたパチンコ機１の遊技が開始されないことにより、主制御基板６５が不正に改変された旨を、例えばホールの店員に報知することができ、ホールの店員は速やかに検査機関に主制御基板６５が不正に改変された旨を届け出ることができる。
［１０．別例］
The
[10. Another example]
なお、本発明は上述した実施形態に何ら限定されるものではなく、本発明の技術的範囲に属する限り種々の態様で実施し得ることはいうまでもない。 It should be noted that the present invention is not limited to the above-described embodiment, and it goes without saying that the present invention can be implemented in various modes as long as it belongs to the technical scope of the present invention.
例えば、上述した実施形態では、パチンコ機１を例にとって説明したが、本発明が適用できる遊技機はパチンコ機に限定されるものではなく、パチンコ機以外の遊技機、例えばスロットマシン又はパチンコ機とスロットマシンとを融合させた融合遊技機（遊技球を用いてスロット遊技を行うもの。）などにも適用することができる。
For example, in the embodiment described above, the
１…パチンコ機（パチンコ機）、１２…遊技領域、１７…下皿、１７ａ…下皿用球排出ボタン、１４…低音用スピーカ、２７…サイド装飾装置、３６…中高音用スピーカ、３８…賞球ランプ、４０…払出装置、４１…払出モータ、５７…液晶制御基板、６３…サブ統合基板、６５…主制御基板（主制御基板）、６５ａ…主制御ＭＰＵ（マイクロプロセッサ）、６５ｃ…主制御シリーズレギュレータ、６５ｄ…ＲＦＩＤリーダＩＣ（ＲＦＩＤリーダ）、６５ｉ…停電監視回路、６５ｋ…試験用コネクタ、６５ｍ…試験用コネクタハンダ付け領域（試験用コネクタ実装領域）、６６…主制御基板ボックス、６６ａ…ＲＦＩＤタグ（ＲＦＩＤタグ）、６８…検査用コネクタ、６９…ＲＡＭクリアスイッチ、７３…電源基板、７３ａ…＋３４Ｖ作成回路、７３ｂ…＋１８Ｖ作成回路、７３ｃ…＋９Ｖ作成回路、８０…払出制御基板、１００…カバー部材、１０１…ベース部材、１０９…切除部、１１２…ＲＦＩＤタグＩＣ（ＩＣタグ部）、１１３…アンテナ部（アンテナ部）、１１４…ＲＦＩＤリーダ回路部、１１５…アンテナ部、１３０…ゲートスイッチ、１３６…上始動口スイッチ、１３７…下始動口スイッチ、１４３…カウントスイッチ、１４６…左入賞口スイッチ、１４７…右入賞口スイッチ、ｂ１〜ｂ３…切除ブロック。
DESCRIPTION OF
Claims (1)
前記主制御基板には、
当該主制御基板が試験機に取り付けられる場合に前記マイクロプロセッサの出力信号を取り出すための試験用コネクタが実装される一方、量産機に取り付けられる場合に前記試験用コネクタが実装されない試験用コネクタ実装領域が形成され、
前記主制御基板ボックスには、
薄いフィルム状に形成され且つ電波による送信要求信号をアンテナ部で受信すると予め定めた識別情報を電波によりＩＣタグ部から前記アンテナ部を介して送信する一方、前記ベース部材と前記カバー部材とが分離されて前記アンテナ部が切断されると前記予め定めた識別情報を電波により前記ＩＣタグ部から前記アンテナ部を介して送信しないＲＦＩＤタグが前記試験用コネクタ実装領域に対応する位置に前記ベース部材と前記カバー部材とを跨いだ状態で貼り付けられ、
前記主制御基板には、さらに、
前記試験用コネクタ実装領域の近傍に前記アンテナ部に向けて前記送信要求信号を送信すると共に前記予め定めた識別情報を受信するＲＦＩＤリーダが設けられ、
前記ＲＦＩＤリーダは、電源投入時に前記アンテナ部に向けて前記送信要求信号を送信し、その後、前記予め定めた識別情報を受信できないときには前記主制御基板ボックスが開封された旨を伝える開封済み信号を前記マイクロプロセッサのリセット端子に出力することを特徴とするパチンコ機。
A main control board having a microprocessor for controlling the progress of a game is accommodated between a base member and a cover member combined with the base member, and the base member and the cover member are accommodated in a state in which the main control board is accommodated. A pachinko machine equipped with a main control board box sealed by mutually fastening,
The main control board includes
When the main control board is attached to a test machine, a test connector for taking out the output signal of the microprocessor is mounted, whereas when the main control board is attached to a mass production machine, the test connector mounting area is not mounted. Formed,
In the main control board box,
When the antenna portion receives a transmission request signal by radio waves, it is formed in a thin film shape, and predetermined identification information is transmitted from the IC tag portion via the antenna portion by radio waves, while the base member and the cover member are separated. When the antenna portion is cut, the RFID tag that does not transmit the predetermined identification information by radio waves from the IC tag portion via the antenna portion is positioned at a position corresponding to the test connector mounting region and the base member. Affixed in a state of straddling the cover member ,
The main control board further includes
An RFID reader that transmits the transmission request signal toward the antenna unit and receives the predetermined identification information is provided in the vicinity of the test connector mounting region,
The RFID reader transmits a transmission request signal toward the antenna unit when the power is turned on, and thereafter, when the predetermined identification information cannot be received, an unsealed signal indicating that the main control board box has been opened. A pachinko machine that outputs to a reset terminal of the microprocessor .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006227820A JP5033972B2 (en) | 2006-08-24 | 2006-08-24 | Pachinko machine |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006227820A JP5033972B2 (en) | 2006-08-24 | 2006-08-24 | Pachinko machine |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2008048886A JP2008048886A (en) | 2008-03-06 |
| JP2008048886A5 JP2008048886A5 (en) | 2009-09-24 |
| JP5033972B2 true JP5033972B2 (en) | 2012-09-26 |
Family
ID=39233490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006227820A Expired - Fee Related JP5033972B2 (en) | 2006-08-24 | 2006-08-24 | Pachinko machine |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5033972B2 (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010082119A (en) * | 2008-09-30 | 2010-04-15 | Sansei R&D:Kk | Pinball game machine |
| JP5164293B2 (en) * | 2010-09-10 | 2013-03-21 | サミー株式会社 | Game machine |
| JP2016127961A (en) * | 2016-02-12 | 2016-07-14 | 株式会社ソフイア | Game machine |
| JP6281128B2 (en) * | 2016-02-19 | 2018-02-21 | 株式会社ソフイア | Game machine |
| JP6609772B2 (en) * | 2016-02-19 | 2019-11-27 | 株式会社ソフイア | Game machine |
| JP6484589B2 (en) * | 2016-05-26 | 2019-03-13 | 株式会社ニューギン | Game machine |
| JP6484590B2 (en) * | 2016-05-26 | 2019-03-13 | 株式会社ニューギン | Game machine |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3211168B2 (en) * | 1998-08-18 | 2001-09-25 | 信和エンジニアリング株式会社 | Method of mounting transponder in identification device, and sealing seal with transponder using this method |
| JP2003210796A (en) * | 2002-01-22 | 2003-07-29 | Takao:Kk | Game machine |
| JP2004174112A (en) * | 2002-11-28 | 2004-06-24 | Toyomaru Industry Co Ltd | Controller and game machine using the same |
| JP4395708B2 (en) * | 2003-05-20 | 2010-01-13 | 豊丸産業株式会社 | Game machine |
-
2006
- 2006-08-24 JP JP2006227820A patent/JP5033972B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008048886A (en) | 2008-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008036245A (en) | Pachinko machine | |
| JP5033972B2 (en) | Pachinko machine | |
| JP2000334151A (en) | Game machine | |
| JP6690753B2 (en) | Amusement machine | |
| JP4853867B2 (en) | Pachinko machine | |
| JP2007319484A5 (en) | ||
| JP4916799B2 (en) | Pachinko machine | |
| JP2017051878A (en) | Game machine | |
| JP4916800B2 (en) | Pachinko machine | |
| JP5595429B2 (en) | Game machine | |
| JP2005111027A (en) | Game machine | |
| JP5033947B2 (en) | Pachinko machine | |
| JP2008067808A (en) | Pachinko game machine | |
| JP5023306B2 (en) | Pachinko machine | |
| JP6428842B2 (en) | Game machine | |
| JP2005296229A (en) | Game machine | |
| JP4909664B2 (en) | Pachinko machine | |
| JP2008061781A (en) | Pachinko machine | |
| JP2006087551A (en) | Game machine | |
| JP2008067809A (en) | Pachinko game machine | |
| JP5196740B2 (en) | Pachinko machine | |
| JP4835762B2 (en) | Game machine | |
| JP6497464B2 (en) | Game machine | |
| JP4962941B2 (en) | Pachinko machine | |
| JP5733288B2 (en) | Game machine |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090323 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090806 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120424 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150713 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5033972 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |