JP5029587B2 - Electronic component mounting structure and electronic component mounting method - Google Patents
Electronic component mounting structure and electronic component mounting method Download PDFInfo
- Publication number
- JP5029587B2 JP5029587B2 JP2008312866A JP2008312866A JP5029587B2 JP 5029587 B2 JP5029587 B2 JP 5029587B2 JP 2008312866 A JP2008312866 A JP 2008312866A JP 2008312866 A JP2008312866 A JP 2008312866A JP 5029587 B2 JP5029587 B2 JP 5029587B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- solder
- electronic component
- substrate
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
本発明は、電子部品に設けられた外部接続用の第１電極を基板に設けられた第２電極に接合することにより電子部品を基板に実装する電子部品実装構造および電子部品実装方法に関するものである。 The present invention relates to an electronic component mounting structure and an electronic component mounting method for mounting an electronic component on a substrate by bonding a first electrode for external connection provided on the electronic component to a second electrode provided on the substrate. is there.
電子部品を基板に実装する方法として、電子部品に設けられた外部接合用の端子やバンプを基板に形成された電極に半田接合する方法が広く用いられている。この半田接合による実装方法の形態として、従来より、熱硬化性樹脂中に半田粒子を混入した半田接合材料を用いる方法が知られている（特許文献１参照）。この方法では、電子部品の搭載に先立って電極に予め半田接合材料を供給しておき、部品搭載後に基板を加熱することにより半田粒子を溶融固化させて半田接合部を形成するとともに熱硬化性樹脂を硬化させる。これにより、端子やバンプを電極と半田接合により導通させるとともに、硬化した熱硬化性樹脂によって半田接合部を覆って補強する樹脂補強部が形成される。
このような半田接合材料を用いた電子部品実装においては、次のような問題が生じている。近年部品実装密度を向上させるために多層の配線基板の内層に電子部品を実装した部品内蔵基板が用いられるようになっているが、この内層への電子部品の実装にこのような半田接合材料による実装方法を適用した場合には、内層への部品実装後に行われる積層工程におけるプレス時の加熱や、多層配線基板の実装面にさらに電子部品を実装する表面実装時の加熱などの再加熱時に、半田接合部が溶融することによる不具合が発生する。 In electronic component mounting using such a solder bonding material, the following problems have occurred. In recent years, in order to improve the component mounting density, a component-embedded substrate in which electronic components are mounted on the inner layer of a multilayer wiring substrate has been used. When applying the mounting method, at the time of reheating such as heating at the time of pressing in the laminating process performed after component mounting on the inner layer, or heating at the surface mounting to mount electronic components on the mounting surface of the multilayer wiring board, Problems occur due to melting of the solder joints.
すなわち従来の半田接合材料においては、半田粒子が高い含有率で配合されていることから半田接合部は多くの半田量を有しており、電子部品を基板に保持させる保持力は半田接合による接合力に依存している。このため再加熱によって半田接合部は体積の膨脹を伴って溶融半田となり、電子部品の保持力が減少するとともに、周囲を覆う樹脂補強部に対して膨脹による内圧力が作用する。この結果、プレス時の部品位置ずれや樹脂補強部のクラックなどの不具合を招く場合がある。 That is, in the conventional solder joint material, since the solder particles are blended at a high content rate, the solder joint portion has a large amount of solder, and the holding force for holding the electronic component on the substrate is the joint by solder joint. Depends on power. For this reason, the solder joint becomes molten solder with expansion of volume due to reheating, the holding power of the electronic component is reduced, and internal pressure due to expansion acts on the resin reinforcing portion covering the periphery. As a result, there may be a problem such as a component position shift at the time of pressing or a crack in the resin reinforcing portion.
このような不具合は、半田接合材料における半田の含有量に起因するものである。すなわち従来の半田接合を用いた電子部品実装工法においては、電子部品の接合強度を確保する観点や、部品搭載精度に起因する位置ずれを補正するため、半田が溶融した状態において電子部品を基板の電極に導くセルフアライメント作用を必須としていたことから、半田の含有量を高く設定する必要があった。ところが、半田の含有量が高い半田接合材料を使用する場合には、上述のような部品内蔵基板における不具合以外にも、種々の不都合が生じている。 Such a defect is caused by the solder content in the solder bonding material. That is, in the conventional electronic component mounting method using solder bonding, in order to secure the bonding strength of the electronic component and to correct misalignment due to component mounting accuracy, the electronic component is mounted on the substrate in a state where the solder is melted. Since the self-alignment action leading to the electrode was essential, it was necessary to set the solder content high. However, in the case of using a solder bonding material having a high solder content, there are various inconveniences other than the above-described problems in the component-embedded substrate.
そこで本発明は、半田の含有量が高い半田接合材料を使用する場合に生じる不都合を解消することができる電子部品実装構造および電子部品実装方法を提供することを目的とする。 Therefore, an object of the present invention is to provide an electronic component mounting structure and an electronic component mounting method that can eliminate the disadvantages that occur when using a solder bonding material having a high solder content.
本願発明の電子部品実装構造は、電子部品に設けられた外部接続用の第１電極を基板に設けられた第２電極に接合することにより前記電子部品を前記基板に実装してなる電子部品実装構造であって、前記第１電極と前記第２電極との突合わせ部に介在して前記第１電極と前記第２電極とを熱硬化性樹脂に半田粒子を体積比で１％〜３０％の含有比率で含有させた半田接合材料で半田接合する半田接合部と、この半田接合部を周囲から覆うとともに前記電子部品を前記基板に接着する樹脂接着部とを含み、前記電子部品が前記基板に対して加圧されたことにより、前記突き合わせ部において前記第１電極と前記第２電極とが重なり合う重なり面積に対する前記半田接合部による半田接合面積の比率を示す半田面積占有率が、２０％〜５０％の範囲である。 Electronic parts packaging structure of the present gun invention, an electronic component formed by mounting the electronic component on the substrate by bonding the first electrode for external connection provided on the electronic component to a second electrode provided on the substrate In the mounting structure, the first electrode and the second electrode are interposed between the butted portions of the first electrode and the second electrode, and the solder particles are contained in a volume ratio of 1% to 30%. % of the solder joints soldered by solder joint material containing at content ratio, and a resin adhesive portion for adhering the electronic component to cover the solder joints from the environment to the substrate, the electronic component is the A solder area occupancy ratio indicating a ratio of a solder joint area by the solder joint portion to an overlapping area where the first electrode and the second electrode overlap at the abutting portion by being pressed against the substrate is 20% ~ 50% range It is a circle.
本願発明の電子部品実装方法は、電子部品に設けられた外部接続用の第１電極を基板に設けられた第２電極に接合することにより前記電子部品を前記基板に実装する電子部品実装方法であって、熱硬化性樹脂に半田粒子を体積比で１％〜３０％の含有比率で含有させた半田接合材料を前記第１電極もしくは第２電極に供給する半田供給工程と、半田供給工程後において前記基板に前記電子部品を搭載して、前記第２電極に前記半田接合材料を介して前記第１電極を着地させる部品搭載工程と、前記部品搭載後の前記基板を加熱することにより前記第１電極と前記第２電極とを接合する接合工程と、前記部品搭載工程後において、前記電子部品を前記基板に対して加圧することにより、前記半田粒子を前記第１電極および前記第２電極の接合面に接触させる加圧工程を含み、前記接合工程において、前記第１電極と前記第２電極との突合わせ部に介在して前記第１電極と前記第２電極とを半田接合する半田接合部と、この半田接合部を周囲から覆うとともに前記電子部品を前記基板に接着する樹脂接着部とを形成し、前記突き合わせ部において前記第１電極と前記第２電極とが重なり合う重なり面積に対する前記半田接合部による半田接合面積の比率を示す半田面積占有率が、２０％〜５０％の範囲である。 Electronic component mounting method of the present gun invention, an electronic component mounting method for mounting the electronic component on the substrate by bonding the first electrode for external connection provided on the electronic component to a second electrode provided on the substrate A solder supply step of supplying a solder bonding material in which solder particles are contained in a thermosetting resin in a volume ratio of 1% to 30% to the first electrode or the second electrode, and a solder supply step A component mounting step of mounting the electronic component on the substrate and landing the first electrode on the second electrode via the solder bonding material; and heating the substrate after mounting the component. After the joining step of joining the first electrode and the second electrode and after the component mounting step, the electronic component is pressurized against the substrate, whereby the solder particles are moved to the first electrode and the second electrode. Joint surface Includes contacted to the pressurizing step, in the bonding step, the solder joint soldered interposed butt portion between the first electrode and the second electrode of the first electrode and the second electrode, A resin bonding portion that covers the solder bonding portion from the periphery and bonds the electronic component to the substrate is formed, and the solder bonding portion with respect to an overlapping area where the first electrode and the second electrode overlap in the butting portion The solder area occupancy indicating the ratio of the solder joint area is in the range of 20% to 50% .
本発明によれば、第１電極と第２電極との突合わせ部において第１電極と第２電極とが重なり合う重なり面積に対する半田接合面積の比率を示す半田面積占有率を２０％〜５０％の範囲とすることにより、半田の含有量が少ない半田接合材料を使用することが可能となり、半田の含有量が高い半田接合材料を使用する場合に生じる種々の不都合を解消することができる。 According to the present invention, the solder area occupation ratio indicating the ratio of the solder joint area to the overlapping area where the first electrode and the second electrode overlap at the abutting portion between the first electrode and the second electrode is 20% to 50% . By setting the range, it is possible to use a solder bonding material with a low solder content, and it is possible to eliminate various inconveniences that occur when using a solder bonding material with a high solder content.
次に本発明の実施の形態を図面を参照して説明する。図１は本発明の一実施の形態の部品内蔵基板におけるコア層の構成説明図、図２、図３は本発明の一実施の形態の部品内蔵基板の製造方法を示す工程説明図、図４は本発明の一実施の形態の部品内蔵基板におけるコア層の部品実装部の断面図、図５は本発明の一実施の形態の部品内蔵基板の製造方法を示す工程説明図である。 Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a diagram illustrating the configuration of a core layer in a component-embedded substrate according to an embodiment of the present invention. FIGS. 2 and 3 are process diagrams illustrating a method for manufacturing a component-embedded substrate according to an embodiment of the present invention. FIG. 5 is a cross-sectional view of the component mounting portion of the core layer in the component-embedded substrate of one embodiment of the present invention, and FIG. 5 is a process explanatory view showing the method for manufacturing the component-embedded substrate of one embodiment of the present invention.
本実施の形態においては、ベースとなるコア層を含む複数の配線層を積層して構成され、外部接続用の１対の端子（第１電極）を有する電子部品（以下、「チップ部品」と略称する。）をコア層（基板）に実装した部品内蔵基板の製造について、本発明を適用した例を示している。 In the present embodiment, an electronic component (hereinafter referred to as “chip component”) that is configured by laminating a plurality of wiring layers including a core layer serving as a base and having a pair of terminals (first electrodes) for external connection. An example in which the present invention is applied to the manufacture of a component-embedded substrate in which the abbreviated names are mounted on a core layer (substrate) is shown.
まず図１を参照してコア層１の構成について説明する。図１において、基板としてのコア層１は絶縁性の樹脂基板２の上面２ａ、下面２ｂにそれぞれ配線パターン３および配線パターン５を形成した構成となっている。樹脂基板２の上面２ａは、部品内蔵基板に内蔵される電子部品が実装される内蔵部品実装面となっている。上面２ａには、全面に亘って銅箔など導電金属の薄膜よりなる配線パターン３が形成されており、配線パターン３にはコア層１に電子部品であるチップ部品を実装するための部品実装部１ａが設けられている（Ａ−Ａ断面参照）。部品実装部１ａは、配線パターン３を構成する薄膜を部分的に除去した除去部２ｃを設けることにより形成されている。除去部２ｃ内には、コア層１に設けられた第２電極である１対の電極３ａが形成されており、除去部２ｃにおいて電極３ａの周囲にはソルダレジスト４が形成されている。電極３ａには、チップ部品７に設けられた１対の端子７ａ（図２参照）が接合され、それぞれの電極３ａからは他の配線パターンと接続するリード部３ｂが延出している。
First, the configuration of the
次に、図２，図３，図４，図５を参照して、コア層１を用いて構成される部品内蔵基板
の製造方法について説明する。図２（ａ）に示すように、コア層１の上面２ａに形成された電極３ａの上面に、スクリーン印刷やディスペンサによる塗布などの方法により半田接合材料６を供給する（半田供給工程）。なおここでは、基板であるコア層１を対象として半田供給を行う例を示しているが、基板に実装される電子部品の種類によっては、電子部品に設けられた第１電極に半田接合材料６を供給するようにしてもよい。例えば電子部品が第１電極として接続用のバンプが設けられたフリップチップであるような場合には、バンプに半田接合材料６を転写により供給する方法が用いられる。
Next, with reference to FIG. 2, FIG. 3, FIG. 4 and FIG. 5, a manufacturing method of the component built-in substrate configured using the
半田接合材料６は、熱硬化性樹脂６ｂに半田粒子６ａを含有させたペースト状のものであり、熱硬化性樹脂６ｂには硬化剤、半田の酸化膜を除去する活性作用付与する活性剤、ペーストのチクソ性を調整するチクソ剤、その他の添加剤が添加されており、これらを含有する熱硬化性樹脂６ｂの合計に対して、半田粒子６ａが１〜３０ｖｏｌ％の範囲で含有されている。すなわち、半田接合材料６は、熱硬化性樹脂６ｂに半田粒子６ａを体積比で１〜３０％の含有比率で含有させたものとなっている。
The
熱硬化性樹脂６ｂとしては、エポキシ樹脂が好適に使用され、エポキシ樹脂の種類としては、ビスフェノールＡ型、ビスフェノールＦ型、多官能型、脂環式型、ビフェニル型などが、４０〜９５ｗｔ％の範囲で配合される。この配合量は、以下に示す硬化剤の種類によって大きく異なる。本実施の形態においては、ビスフェノールＡ型のエポキシ樹脂を６０ｗｔ％の含有率で配合している。なお、熱硬化性樹脂として、エポキシ樹脂以外にも、アクリル樹脂、オキセタン樹脂、ポリイミド樹脂、イソシアネート樹脂などを用いてもよい。
As the
硬化剤は使用される熱硬化性樹脂に対応した種類のものが選定され、エポキシ樹脂の場合には、イミダゾール類、酸無水物類、アミン類、ヒドラジド類、マイクロカプセル型硬化剤などが選定され、２〜６０ｗｔ％の範囲で配合される。本実施の形態においては、酸無水物を６０ｗｔ％の含有率で配合している。活性剤としては、無機ハライド、アミン、有機酸など、一般的なクリーム半田に使用されるものが、０〜５０ｗｔ％の範囲で配合される。配合量は、半田接合材料６に含有される半田粒子６ａの含有量、粒径および接合対象の電極３ａの酸化の進行度合いなどに応じて適宜調整される。本実施の形態においては、有機酸を１９ｗｔ％の含有率で配合している。またチクソ剤としては、一般的に電子材料用の接着剤に使用される無機系微粉末が、０〜２０ｗｔ％の範囲で配合される。本実施の形態においては、シリカ微粉末を０．５ｗｔ％の含有率で配合している。
Curing agents are selected according to the type of thermosetting resin used. In the case of epoxy resins, imidazoles, acid anhydrides, amines, hydrazides, microcapsule curing agents, etc. are selected. 2 to 60 wt%. In the present embodiment, the acid anhydride is blended at a content of 60 wt%. As an activator, what is used for common cream solders, such as an inorganic halide, an amine, and an organic acid, is mix | blended in 0-50 wt%. The blending amount is appropriately adjusted according to the content of the
さらに添加剤として、シランカップリング剤、有機溶剤、可撓材、顔料、触媒などが、必要に応じて０〜２０ｗｔ％の範囲で配合される。シランカップリング剤は密着性を向上させる目的で配合され、有機溶剤は半田接合材料６の粘度を調整するために用いられる。可撓材は熱硬化性樹脂６ｂが硬化した後の樹脂接着部を低弾性化してヒートサイクル時の熱応力を低下させる効果を有しており、顔料は半田接合材料６を着色する必要がある場合に用いられる。さらに、触媒は熱硬化反応を促進させたい場合に用いられるものである。本実施の形態においては、シランカップリング剤を０．５ｗｔ％の含有率で配合している。
Furthermore, as an additive, a silane coupling agent, an organic solvent, a flexible material, a pigment, a catalyst, etc. are mix | blended in the range of 0-20 wt% as needed. The silane coupling agent is blended for the purpose of improving adhesion, and the organic solvent is used to adjust the viscosity of the
このような配合組成の熱硬化性樹脂６ｂは、次のような物性値を有するように調製される。まず熱硬化温度は１２０〜２００℃の範囲から選定され、本実施の形態においては１５０℃に設定される。また熱硬化性樹脂６ｂのガラス転移温度は８０〜２００℃の範囲から選定され、本実施の形態においては以下に示す半田粒子６ａの融点温度以下となるように、１２０℃に設定される。
The
そしてこのような組成および物性を有する熱硬化性樹脂６ｂには、一般的なクリーム半
田に使用される組成・粒径の半田粒子６ａが、各成分の合計に対して１〜３０ｖｏｌ％の範囲で配合される。半田粒子としては、ＳｎＢｉ５８（融点温度１３９℃）、ＳｎＡｇ３Ｃｕ０．５（融点温度２１７〜２２０℃）、ＳｎＳｂ５（融点温度２４５℃）、ＳｎＡｇ３．５（融点温度２２１℃）などを、平均粒度１〜５０μｍの粒子に加工したものが用いられる。本実施の形態においては、ＳｎＢｉ５８を、粒径２０〜４０μｍの粒子状としたものを１０ｖｏｌ％の含有率で配合したものが用いられている。
And in the
この後、図２（ｂ）に示すように、半田接合材料６を電極３ａに供給する半田供給工程後において、コア層１に両端部に１対の端子７ａを有するチップ部品７を搭載ツール８によって搭載して、電極３ａに半田接合材料６を介して端子７ａを着地させる（部品搭載工程）。これにより、電極３ａの上面および端子７ａの下面を半田接合材料６を介して突き合わせた突き合わせ部が形成される。この部品搭載工程後には、図３（ａ）に示すように、搭載ツール８によってチップ部品７をコア層１に対して加圧することにより（矢印Ｆ）、端子７ａの下面を電極３ａの上面に近接させて、半田粒子６ａを端子７ａと電極３ａの接合面に接触させる（加圧工程）。これにより、半田接合材料６における半田粒子６ａの含有率が低い場合にあっても、端子７ａと電極３ａとを確実に半田接合することが可能となる。このときの加圧条件としては、０．０１Ｍｐａ〜２ＭＰａの圧力範囲から選定する。本実施の形態においては、１ＭＰａの圧力で加圧するようにしている。
Thereafter, as shown in FIG. 2B, after the solder supplying step of supplying the
次いで、チップ部品７が搭載されたコア層１はリフロー装置に送られ、図２（ｃ）に示すように、部品搭載後のコア層１を加熱することにより、チップ部品７の端子７ａと電極３ａとを半田接合する（接合工程）。この接合工程においては、１４０〜２３０℃の範囲の加熱温度、５〜３００ｓの範囲の加熱時間に基づき設定された加熱プロファイルが適用される。本実施の形態としては、１６０℃の加熱温度、６０ｓの加熱時間が設定される。なおこの加熱温度は、前述の半田粒子６ａの溶融温度および熱硬化性樹脂６ｂのガラス転移温度よりも高くなるように設定される。
Next, the
すなわちこの接合工程においては、半田接合材料６中の半田粒子６ａが溶融固化することにより、端子７ａと電極３ａとの突き合わせ部に介在して、電極３ａと端子７ａとを半田接合する半田接合部６ａ＊が形成される。この半田接合とともに、加熱により半田接合材料６中の熱硬化性樹脂６ｂの粘度が低下することによる流動と、さらに加熱が継続することによる熱硬化反応が進行する。この流動により、熱硬化性樹脂６ｂはコア層１とチップ部品７の下面との間の隙間、すなわち部品実装部１ａにおいて樹脂基板２の上面２ａに形成されたソルダレジスト４とチップ部品７の下面との間の隙間に進入して充填し、電極３ａと端子７ａとを接合する半田接合部６ａ＊を周囲から覆う。
That is, in this bonding step, the
そして熱硬化性樹脂６ｂが熱硬化することにより、コア層１においてチップ部品７の下面との間の隙間を充填して、半田接合部６ａ＊を周囲から覆うとともにチップ部品７をコア層１に接着する樹脂接着部６ｂ＊が形成される。なお、図３（ａ）に示す部品搭載工程後の加圧工程に替えて、接合工程と併せて加圧工程を行うようにしてもよい。すなわち、図２（ｃ）に示す接合工程において、図３（ｂ）に示すように、チップ部品７の上面にウェイト部材９を載置することにより、ウェイト部材９の自重によってチップ部品７をコア層１に対して加圧する。この加圧によっても、端子７ａの下面と電極３ａの上面に半田粒子６ａを確実に接触させることができる。
When the
なおこの場合には、加圧力が過大であると端子７ａの下面と電極３ａの上面との間において溶融半田が必要以上に濡れ広がって樹脂接着部６ｂ＊の形成不良が生じたり、溶融半田が端子７ａと電極３ａとの接合面から押し出されて排除されてしまうおそれがあるため、加圧条件を適切に設定するる必要がある。またコア層１のサイズが大きく加熱範囲が広い場合には、全体を均一に加熱するために予備加熱を行う。この予備加熱は、８０〜１６０℃の加熱温度、１０〜６０ｓの加熱時間の予熱条件で行う。
In this case, if the applied pressure is excessive, the molten solder wets and spreads more than necessary between the lower surface of the terminal 7a and the upper surface of the
このような工程を経ることにより、チップ部品７（電子部品）に設けられた外部接続用の端子７ａ（第１電極）をコア層１（基板）に設けられた電極３ａ（第２電極）に接合することによりチップ部品７をコア層１に実装してなる電子部品実装構造が完成する。そしてこの電子部品実装構造は、端子７ａと電極３ａとの突合わせ部に介在して端子７ａと電極３ａとを半田接合する半田接合部６ａ＊と、この半田接合部６ａ＊周囲から覆うとともにチップ部品７ａをコア層１に接着する樹脂接着部６ｂ＊とを含んだ構成となっている。
Through these steps, the
図４は、この電子部品実装構造におけるチップ部品７のコア層１への接合状態を示している。すなわちこの電子部品実装構造においては、端子７ａと電極３ａの突き合わせ部に形成された半田接合部６ａ＊によって端子７ａと電極３ａとが電気的に導通する。そしてこれらの半田接合部６ａ＊は、端子７ａの側面と電極３ａの上面との間にフィレット状に形成された樹脂接着部６ｂ＊および端子７ａと電極３ａとの突き合わせ面に介在する樹脂接着部６ｂ＊、さらにチップ部品７において両端の電極３ａの間の本体部の下面とコア層１の上面との間に介在する樹脂接着部６ｂ＊によって周囲から覆われている。
FIG. 4 shows a bonding state of the
図４に示すＢ矢視は、端子７ａと電極３ａの突き合わせ部における半田接合部６ａ＊の分布状態を示している。このＢ矢視において、Ａは、電極３ａと端子７ａとが平面的に重なり合う重なり面積であり、ａはこの突き合わせ部に介在する半田接合部６ａ＊の個別の平面的な半田接合面積であり、ａの総和Σａが半田接合部６ａ＊の全体としての半田接合面積を示す。本発明においては、重なり面積Ａに対する総和Σａの比率（Σａ／Ａ）を示す半田面積占有率Ｒｓが、５％〜９０％の範囲となるようにしている。
The arrow B shown in FIG. 4 shows the distribution state of the solder
半田接合部６ａ＊が存在しない残余の範囲には樹脂接着部６ｂ＊が存在して、チップ部品７とコア層１とを接着している。ここで半田面積占有率Ｒｓが５％より少ないと、接合面積が過小となって導通不良を招くおそれが高く、また９０％を超えると残余の範囲の樹脂接着部６ｂ＊によってチップ部品７を接着して保持する保持力が不足する。なお半田面積占有率Ｒｓとしては１０％〜８０％の範囲が好適であり、さらに良好な導通性と部品保持力を確保するためには２０〜５０％の範囲が望ましい。
In the remaining area where the solder
このような半田面積占有率Ｒｓを有する半田接合構造は、図２に示す半田供給工程において、前述のように熱硬化性樹脂６ｂに半田粒子６ａを体積比で１％〜３０％の含有比率で含有させた半田接合材料６を用いることにより実現される。なお、半田接合材料６における半田粒子６ａの含有率が低く、１対の電極３ａ間における溶融半田の流動による短絡のおそれがない場合には、ソルダレジスト４を省略することができる。
In the solder joint structure having such solder area occupancy Rs, the
この後、半田接合工程後のコア層１を粗化処理する（粗化工程）。すなわち、図２（ｄ）に示すように、コア層１を強酸溶液などの処理液１０に浸漬することにより、配線パターン３の表面３ｃや配線パターン５の表面５ａが酸化により粗化されて、これらの表面には微細な凹凸よりなるアンカーパターンが形成される。このとき半田接合部６ａ＊は、コア層１とチップ部品７の下面との間の隙間に形成された樹脂接着部６ｂ＊によって完全に覆われて保護されていることから、粗化処理の作用は半田接合部６ａ＊やソルダレジスト４に及ぶことなく半田接合部６ａ＊やソルダレジスト４は健全な状態に保たれる。
Thereafter, the
この後、コア層１にはチップ部品７を固定するための部品固定層および複数の配線層が積層される。すなわち、図５（ａ）に示すように、チップ部品７の位置に対応して開口部１１ａが設けられたプリプレグ１１およびプリプレグ１３の上面側に銅箔１４を貼着した構成の配線層１２を、コア層１の上面側（チップ部品７側）に順次重ね合わせる。すなわちこの工程においては、粗化処理工程後のコア層１において、チップ部品７を周囲から囲
んで固定する部品固定層を形成するためのプリプレグ１１および部品固定層の表面に形成される配線層１２を含む複数の配線層１２をコア層１と貼り合わせて積層し、積層体１５を形成する（積層工程）。
Thereafter, a component fixing layer and a plurality of wiring layers for fixing the
次いで、図５（ｂ）に示すように、コア層１、プリプレグ１１および配線層１２より成る積層体１５をプレス装置によって３０ｋｇ／ｃｍ２程度の圧力で加圧しながら、１５０℃〜２００℃程度の温度で加熱する。これにより、プリプレグ１３、１１の各層に含浸された樹脂が軟化して相接する界面が相互に融着するとともに、配線パターン３の表面３ｃにプリプレグ１１が密着する。このとき、粗化処理工程において表面３ｃには微細なアンカーパターンが形成されていることから、良好な密着性が確保される。
Next, as shown in FIG. 5 (b), a temperature of about 150 ° C. to 200 ° C. is applied while pressing the laminate 15 composed of the
さらにプリプレグ１３、１１中に含浸された樹脂が、加圧・加熱により開口部１１ａ内においてチップ部品７との隙間部分を充填し、チップ部品７や樹脂接着部６ｂ＊を周囲から固定する部品固定層１１＊を形成する。すなわちここでは、積層工程において形成された積層体１５を加熱・加圧することにより、チップ部品７を周囲から囲んで固定する部品固定層１１＊を形成するとともに、コア層１と配線層１２とを固着させる（プレス工程）。この加熱・加圧により、プリプレグ１３は融着状態で熱硬化して、配線層１２における絶縁層を形成する。
Furthermore, the resin impregnated in the
このプレス工程においては、上述の温度範囲で加熱されることから、半田接合部６ａ＊を構成する半田成分は溶融するが、半田接合部６ａ＊は既に熱硬化した樹脂接着部６ｂ＊によって周囲を覆われていることから、溶融半田が流動することによる各種の不具合を防止することができる。すなわち半田粒子の含有率が高い半田接合材料を用いた場合には、端子７ａと電極３ａとは１００％に近い半田面積占有率Ｒｓ（図４参照）で半田接合され、このような電子部品実装構造が半田の融点温度を超えて再加熱された場合には、端子７ａと電極３ａとを接合する半田接合部６ａ＊が溶融して流動する。このため、チップ部品７をコア層１に保持する保持力の大半が失われ、チップ部品７の位置ずれや脱落などの不具合を生じるおそれがある。これに対し、本実施の形態に示す電子部品実装方法においては、チップ部品７は端子７ａと電極３ａとの突き合わせ部に所定の割合で存在する樹脂接着部６ｂ＊によってコア層１に保持された状態を保ち、再加熱時のチップ部品７の位置ずれや脱落が防止されている。
In this pressing step, the solder component constituting the solder joint 6a * is melted because it is heated in the above temperature range, but the solder joint 6a * is surrounded by the already thermally cured resin adhesive 6b *. Since it is covered, various problems due to the flow of molten solder can be prevented. That is, when a solder bonding material having a high content of solder particles is used, the
なおこのとき、樹脂接着部６ｂ＊を構成する熱硬化性樹脂６ｂのガラス転移温度が半田粒子６ａの融点温度以下となるように半田粒子６ａの種類、熱硬化性樹脂６ｂの組成を選定することにより、再加熱時において半田粒子６ａが溶融した状態では、樹脂接着部６ｂ＊は必ずガラス転移温度以上に加熱される。したがって、この状態では樹脂接着部６ｂ＊は軟化して熱膨張係数が大きくなってクラックを生じにくくなっている。これにより、樹脂接着部６ｂ＊に包み込まれた半田粒子６ａが再溶融によって膨脹した場合にあっても、溶融半田が内圧力によって樹脂接着部６ｂ＊を押しのけて外部に漏出して他の部分と短絡状態となる不具合を防止することができる。
At this time, the kind of the
次いで図４（ｃ）に示すように、積層体１５を貫通するスルーホールの内面にメッキ層を形成することにより、コア層１の配線パターン３と配線層１２の銅箔１４とを接続する層間配線部１６を形成し（層間配線工程）、さらに配線層１２の銅箔１４にパターニングを施すことにより、配線パターン１４ａを形成する（回路形成工程）。これにより、コア層１を含む複数の配線層（コア層１，配線層１２）を積層して構成され、コア層１にチップ部品７が実装された部品内蔵基板１７が完成する。この部品内蔵基板１７においては、チップ部品７の端子７ａはコア層１に形成された配線パターン３を構成する接続用の電極３ａに半田接合部６ａ＊を介して半田接合されており、また配線層１２はプリプレグ１３が固化した絶縁層１３＊に配線パターン１４ａを形成して構成された形態となっている。
Next, as shown in FIG. 4 (c), a plating layer is formed on the inner surface of the through hole that penetrates the laminate 15, thereby connecting the
さらに部品内蔵基板１７は、コア層１において１対の電極３ａの中間に形成されたソルダレジスト４と、コア層１においてチップ部品７の下面との間の隙間を充填してソルダレジスト４および半田接合部６ａ＊を覆う樹脂接着部６ｂ＊と、コア層１の上面に積層されたプリプレグ１１を固化させることにより形成され、チップ部品７を周囲から固定する部品固定層１１＊と、複数の配線層の１つであって部品固定層１１＊の表面に形成された表面層としての配線層１２と、コア層１の配線パターン３と表面層である配線層１２の配線パターン１４ａとを接続する層間配線部１６とを備えた構成となっている。
Further, the component-embedded
このようにして製造された部品内蔵基板１７はさらに部品実装の対象となり、表面層の配線層１２に電子部品が半田接合により実装されて、実装基板が完成する。この実装基板の製造過程においては、半田接合に際し部品内蔵基板１７全体が再加熱される。このとき、前述のプレス工程における再加熱時と同様に、コア層１において電極３ａと端子７ａとを半田接合する半田接合部６ａ＊が溶融するが、同様の理由によって半田接合部６ａ＊が溶融して流動することによるチップ部品７の位置ずれや脱落などの不具合を防止することができる。
The component-embedded
なお上記実施の形態においては、本発明を部品内蔵基板に適用した例を示したが、本発明は部品内蔵基板に限定されるものではなく、チップ部品の端子やフリップチップのバンプなどの外部接続用の第１電極を、基板に設けられた第２電極に接合することにより電子部品を基板に実装する形態であれば、本発明を適用することができる。 In the above embodiment, an example in which the present invention is applied to a component-embedded substrate has been shown. However, the present invention is not limited to a component-embedded substrate, and external connections such as chip component terminals and flip chip bumps. The present invention can be applied as long as the electronic component is mounted on the substrate by bonding the first electrode for use to the second electrode provided on the substrate.
すなわち、半田接合材料６における半田粒子６ａの含有量を前述のように体積比で１〜３０％の範囲内とすることにより、半田の含有量が大きい従来タイプの半田接合材料を使用することによる、以下のような不具合やデメリットを排除することができる。まず、半田の含有量が大きい場合には、消費する半田資材量が増大してコストアップとなるとともに、比重の大きい半田を多く使用する分だけ製品重量が増大する。これに対し、本発明のように半田の含有量を抑えることにより、コストダウンおよび製品重量の軽減という直接的なメリットを得る。
That is, by using the conventional solder bonding material having a large solder content by setting the content of the
また半田接合による部品実装においては、半田の成分であるＳｎによって接合対象の電極の表面が浸食される現象が生じるため、半田の含有率が高い半田接合材料を用いる場合には、電極の表面にはＳｎよる浸食を防止するため予めＳｎめっきが行う必要があるが、本発明のように半田の含有量を抑えることにより、Ｓｎめっきを行う必要が排除される。これにより、Ｓｎめっきの表面に生じるウイスカによる不具合を防止することができる。 Further, in component mounting by solder bonding, the phenomenon that the surface of the electrode to be bonded is eroded by Sn, which is a solder component, occurs. Therefore, when a solder bonding material having a high solder content is used, In order to prevent erosion by Sn, it is necessary to perform Sn plating in advance. However, by suppressing the solder content as in the present invention, the necessity of performing Sn plating is eliminated. Thereby, the malfunction by the whisker which arises on the surface of Sn plating can be prevented.
また半田の含有量が多い場合には、半田粒子の表面に存在する酸化膜を除去するために、活性剤の配合量を増やすか、あるいはより強い活性力を有する活性剤を選択する必要がある。ところが活性作用が過大である場合には熱硬化性樹脂との反応が過剰に進行してポットライフが短くなって使用性を低下させるとともに、残留した活性成分が配線回路などを腐食させるマイグレーションの原因となる。これに対し、本発明のように半田の含有量を抑えることにより、必要とされる活性剤の量が大幅に減少するため、上述のような不具合が生じない。 If the solder content is high, it is necessary to increase the blending amount of the activator or select an activator having a stronger activity to remove the oxide film present on the surface of the solder particles. . However, when the active action is excessive, the reaction with the thermosetting resin proceeds excessively, the pot life is shortened and the usability is lowered, and the remaining active components cause migration that corrodes the wiring circuit and the like. It becomes. On the other hand, by suppressing the solder content as in the present invention, the amount of activator required is greatly reduced, and the above-described problems do not occur.
また電子部品実装過程の接合工程においては、半田が溶融して半田粒子６ａ相互が融着しさらに電極３ａや端子７ａに接合されるまで十分な熱量を供給する必要があるが、本発明のように半田の含有量が少ない場合には、半田の溶融に必要とされる熱量が少なくてよいため、加熱時間を短縮することができる。これにより、リフローにおける作業効率の向上とともに、耐熱性の低い部品に対する熱ダメージを低減することができる。
Further, in the joining process of the electronic component mounting process, it is necessary to supply a sufficient amount of heat until the solder is melted and the
さらには、チップ部品７のような両端に端子７ａが設けられた電子部品を対象とする実装形態において、半田の溶融過程において加熱温度のばらつきや半田量のばらつきがある場合には、半田の表面張力の作用が不均一となってチップ部品７が垂直姿勢となる「チップ立ち」が生じやすい。本発明においては、半田の含有量が少なく溶融半田の量が従来と比べて少ないことから、このような「チップ立ち」の現象が防止される。このように本発明を適用することにより、半田の含有量が高い半田接合材料を使用する場合に生じる種々の不都合を解消することが可能となっている。
Furthermore, in a mounting form for an electronic component in which
本発明の電子部品実装構造および電子部品実装方法は、半田の含有量が高い半田接合材料を使用する場合に生じる不都合を解消することができるという利点を有し、電子部品に設けられた外部接続用の第１電極を基板に設けられた第２電極に接合することにより電子部品を基板に実装する電子部品製造分野に有用である。 The electronic component mounting structure and the electronic component mounting method of the present invention have the advantage of being able to eliminate inconveniences that occur when using a solder bonding material having a high solder content, and are provided with external connections provided in the electronic component. This is useful in the field of manufacturing electronic components in which an electronic component is mounted on a substrate by bonding the first electrode to the second electrode provided on the substrate.
１ コア層
１ａ 部品実装部
２ 樹脂基板
３ 配線パターン
３ａ 電極
４ ソルダレジスト
６ 半田接合材料
６ａ 半田粒子
６ａ＊ 半田接合部
６ｂ 熱硬化性樹脂
６ｂ＊ 樹脂接着部
７ チップ部品
７ａ 端子
１１ プリプレグ
１２ 配線層
１７ 部品内蔵基板
DESCRIPTION OF
6
Claims (5)
前記第１電極と前記第２電極との突合わせ部に介在して前記第１電極と前記第２電極とを熱硬化性樹脂に半田粒子を体積比で１％〜３０％の含有比率で含有させた半田接合材料で半田接合する半田接合部と、この半田接合部を周囲から覆うとともに前記電子部品を前記基板に接着する樹脂接着部とを含み、
前記電子部品が前記基板に対して加圧されたことにより、前記突き合わせ部において前記第１電極と前記第２電極とが重なり合う重なり面積に対する前記半田接合部による半田接合面積の比率を示す半田面積占有率が、２０％〜５０％の範囲であることを特徴とする電子部品実装構造。 An electronic component mounting structure in which the electronic component is mounted on the substrate by bonding a first electrode for external connection provided on the electronic component to a second electrode provided on the substrate,
Contains the first electrode and the second electrode in a thermosetting resin with a volume ratio of 1% to 30% in a volume ratio between the first electrode and the second electrode. A solder joint portion for solder joining with the solder joint material, and a resin adhesive portion for covering the solder joint portion from the periphery and adhering the electronic component to the substrate,
Solder area occupation indicating the ratio of the solder joint area by the solder joint portion to the overlapping area where the first electrode and the second electrode overlap at the butt portion when the electronic component is pressed against the substrate The electronic component mounting structure, wherein the rate is in the range of 20% to 50% .
熱硬化性樹脂に半田粒子を体積比で１％〜３０％の含有比率で含有させた半田接合材料を前記第１電極もしくは第２電極に供給する半田供給工程と、
半田供給工程後において前記基板に前記電子部品を搭載して、前記第２電極に前記半田接合材料を介して前記第１電極を着地させる部品搭載工程と、
前記部品搭載後の前記基板を加熱することにより前記第１電極と前記第２電極とを接合する接合工程と、
前記部品搭載工程後において、前記電子部品を前記基板に対して加圧することにより、前記半田粒子を前記第１電極および前記第２電極の接合面に接触させる加圧工程を含み、
前記接合工程において、前記第１電極と前記第２電極との突合わせ部に介在して前記第１電極と前記第２電極とを半田接合する半田接合部と、この半田接合部を周囲から覆うとともに前記電子部品を前記基板に接着する樹脂接着部とを形成し、
前記突き合わせ部において前記第１電極と前記第２電極とが重なり合う重なり面積に対する前記半田接合部による半田接合面積の比率を示す半田面積占有率が、２０％〜５０％の範囲であることを特徴とする電子部品実装方法。 An electronic component mounting method for mounting the electronic component on the substrate by bonding a first electrode for external connection provided on the electronic component to a second electrode provided on the substrate,
A solder supplying step of supplying a solder bonding material containing solder particles in a volume ratio of 1% to 30% to the thermosetting resin to the first electrode or the second electrode;
A component mounting step of mounting the electronic component on the substrate after the solder supplying step and landing the first electrode on the second electrode via the solder bonding material;
A bonding step of bonding the first electrode and the second electrode by heating the substrate after mounting the component ;
After the component mounting step , including a pressurizing step of bringing the solder particles into contact with the bonding surfaces of the first electrode and the second electrode by pressurizing the electronic component against the substrate ,
In the joining step, a solder joint for solder joining the first electrode and the second electrode interposed between the butted portions of the first electrode and the second electrode, and covering the solder joint from the periphery And forming a resin bonding portion for bonding the electronic component to the substrate ,
A solder area occupancy ratio indicating a ratio of a solder joint area by the solder joint portion to an overlapping area where the first electrode and the second electrode overlap in the butt portion is in a range of 20% to 50%. Electronic component mounting method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008312866A JP5029587B2 (en) | 2008-12-09 | 2008-12-09 | Electronic component mounting structure and electronic component mounting method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008312866A JP5029587B2 (en) | 2008-12-09 | 2008-12-09 | Electronic component mounting structure and electronic component mounting method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010140924A JP2010140924A (en) | 2010-06-24 |
| JP5029587B2 true JP5029587B2 (en) | 2012-09-19 |
Family
ID=42350841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008312866A Active JP5029587B2 (en) | 2008-12-09 | 2008-12-09 | Electronic component mounting structure and electronic component mounting method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5029587B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012104557A (en) * | 2010-11-08 | 2012-05-31 | Ngk Spark Plug Co Ltd | Wiring board with electronic component and manufacturing method of the same |
| JP2013197384A (en) * | 2012-03-21 | 2013-09-30 | Panasonic Corp | Electronic component packaging structure and manufacturing method of the same |
| JP7511180B2 (en) | 2020-07-27 | 2024-07-05 | パナソニックＩｐマネジメント株式会社 | Mounting method and mounting structure formed thereby |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3311215B2 (en) * | 1995-09-28 | 2002-08-05 | 株式会社東芝 | Semiconductor device |
| JP4958417B2 (en) * | 2005-08-12 | 2012-06-20 | 旭化成イーマテリアルズ株式会社 | Conductive particle transfer sheet and connection structure |
| JP4830744B2 (en) * | 2006-09-15 | 2011-12-07 | パナソニック株式会社 | Electronic component mounting adhesive and electronic component mounting structure |
-
2008
- 2008-12-09 JP JP2008312866A patent/JP5029587B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010140924A (en) | 2010-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100399558C (en) | Semiconductor device and manufacturing method of the same | |
| TWI523127B (en) | Manufacturing method for electronic device | |
| JP6057224B2 (en) | Component mounting structure | |
| WO2006112384A1 (en) | Protruding electrode for connecting electronic component, electronic component mounted body using such electrode and methods for manufacturing such electrode and electronic component mounted body | |
| KR20090052300A (en) | Electronic components mounting adhesive and electronic components mounting structure | |
| JP4846633B2 (en) | Manufacturing method of component-embedded substrate | |
| JPWO2008047918A1 (en) | Electronic device package structure and package manufacturing method | |
| TWI461118B (en) | Electronic-component-mounted wiring substrate and method of manufacturing the same | |
| JP6187918B2 (en) | Circuit member connection structure, connection method, and connection material | |
| JP2012164965A (en) | Wiring board and manufacturing method of the same | |
| JP5172275B2 (en) | Component built-in printed wiring board and method for manufacturing component built-in printed wiring board | |
| JP2009099669A (en) | Mounting structure of electronic component, and mounting method thereof | |
| JP5029587B2 (en) | Electronic component mounting structure and electronic component mounting method | |
| JP4051570B2 (en) | Manufacturing method of semiconductor device | |
| JP3972209B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
| JP2012182350A (en) | Module component and manufacturing method of the same | |
| JP5541157B2 (en) | Mounting substrate, substrate, and manufacturing method thereof | |
| JP2008244191A (en) | Method for manufacturing circuit board including built-in components | |
| JP4065264B2 (en) | Substrate with relay substrate and method for manufacturing the same | |
| KR101596074B1 (en) | Method for manufacturing wiring board for mounting electronic component, wiring board for mounting electronic component, and method for manufacturing wiring board having an electronic component | |
| JP4905338B2 (en) | Manufacturing method of printed circuit board with built-in components | |
| JP4016557B2 (en) | Electronic component mounting structure and mounting method | |
| JP2005244163A (en) | Substrate with extension board and its manufacturing method | |
| JP6536968B2 (en) | Connection material | |
| JP2007141914A (en) | Connection method of printed wiring boards |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110107 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20110215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120322 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120529 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120611 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5029587 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150706 Year of fee payment: 3 |