JP5023918B2 - データ生成装置およびデータ生成プログラム - Google Patents
データ生成装置およびデータ生成プログラム Download PDFInfo
- Publication number
- JP5023918B2 JP5023918B2 JP2007245890A JP2007245890A JP5023918B2 JP 5023918 B2 JP5023918 B2 JP 5023918B2 JP 2007245890 A JP2007245890 A JP 2007245890A JP 2007245890 A JP2007245890 A JP 2007245890A JP 5023918 B2 JP5023918 B2 JP 5023918B2
- Authority
- JP
- Japan
- Prior art keywords
- version number
- information
- logic
- unit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
回路の論理機能が記述された機能情報を受け付け、この機能情報に応じて上記プログラマブル論理デバイスが有する種類の素子の接続を表す論理回路情報を生成する論理生成部と、
上記論理生成部で生成された論理回路情報に応じた配置配線処理を行って上記コンフィグレーションデータを生成する配置配線部とを備え、
上記論理生成部は、論理回路情報が生成されるたびに、論理回路情報の版数を表す版数情報を更新する第1の版数更新部を備え、この論理生成部は、この第1の版数更新部によって更新された版数情報が上記プログラマブル論理デバイスの外部から読出し可能に格納された版数格納回路を含んだ論理回路情報を生成するものであることを特徴とする。
上記第1の版数更新部は、上記論理生成部が受け付けた機能情報が、上記機能情報記憶部に記憶された情報と同一である場合には、更新前の版数情報を維持するものであることが好ましい。
上記第1の版数更新部は、上記版数情報を、上記データ生成装置が生成した時刻に応じた値を含む版数情報に更新するものであることが好ましい。
回路の論理機能が記述された機能情報を受け付け、この機能情報に応じて上記プログラマブル論理デバイスが有する種類の素子の接続を表す論理回路情報を生成する論理生成部と、
上記論理生成部で生成された論理回路情報に応じた配置配線処理を行って上記コンフィグレーションデータを生成する配置配線部とを備え、
上記配置配線部は、コンフィグレーションデータが生成されるたびに、コンフィグレーションデータの版数を表す版数情報を更新する第2の版数更新部を備え、この論理生成部は、この第2の版数更新部によって更新された版数情報が上記プログラマブル論理デバイスの外部から読出し可能に格納された版数格納回路を含んだコンフィグレーションデータを生成するコンフィグレーションデータ生成部とを備えたことを特徴とする。
上記コンフィグレーションデータ生成部は、上記第2の版数更新部で更新された版数情報を格納する上記版数格納ROMを含んだコンフィグレーションデータを生成することが好ましい。
上記第2の版数更新部は、生成されたコンフィグレーションデータが、上記配置情報記憶部に記憶された情報と同一である場合には、更新前の版数情報を維持するものであることが好ましい。
上記第2の版数更新部は、上記版数情報を、上記データ生成装置が生成した時刻に応じた値を含む版数情報に更新するものであることが好ましい。
回路の論理機能が記述された機能情報を受け付け、この機能情報に応じて上記プログラマブル論理デバイスが有する種類の素子の接続を表す論理回路情報を生成する論理生成部と、
上記論理生成部で生成された論理回路情報に応じた配置配線処理を行って上記コンフィグレーションデータを生成する配置配線部とを備え、
上記論理生成部は、論理回路情報が生成されるたびに、論理回路情報の版数を表す版数情報を更新する第1の版数更新部を備え、この論理生成部は、この第1の版数更新部によって更新された版数情報が上記プログラマブル論理デバイスの外部から読出し可能に格納された版数格納回路を含んだ論理回路情報を生成するものであるデータ生成装置として動作させることを特徴とする。
回路の論理機能が記述された機能情報を受け付け、この機能情報に応じて上記プログラマブル論理デバイスが有する種類の素子の接続を表す論理回路情報を生成する論理生成部と、
上記論理生成部で生成された論理回路情報に応じた配置配線処理を行って上記コンフィグレーションデータを生成する配置配線部とを備え、
上記配置配線部は、コンフィグレーションデータが生成されるたびに、コンフィグレーションデータの版数を表す版数情報を更新する第2の版数更新部を備え、この論理生成部は、この第2の版数更新部によって更新された版数情報が上記プログラマブル論理デバイスの外部から読出し可能に格納された版数格納回路を含んだコンフィグレーションデータを生成するコンフィグレーションデータ生成部とを備えたデータ生成装置として動作させることを特徴とする。
コンフィグレーションデータの取込みによって内部の回路を再構成するプログラマブル論理デバイスに取り込まれるコンフィグレーションデータを生成するデータ生成装置であって、
回路の論理機能が記述された機能情報を受け付け、該機能情報に応じて前記プログラマブル論理デバイスが有する種類の素子の接続を表す論理回路情報を生成する論理生成部と、
前記論理生成部で生成された論理回路情報に応じた配置配線処理を行って前記コンフィグレーションデータを生成する配置配線部とを備え、
前記論理生成部は、論理回路情報が生成されるたびに、論理回路情報の版数を表す版数情報を更新する第1の版数更新部を備え、該論理生成部は、該第1の版数更新部によって更新された版数情報が前記プログラマブル論理デバイスの外部から読出し可能に格納された版数格納回路を含んだ論理回路情報を生成するものであることを特徴とするデータ生成装置。
前記論理生成部は、前回受け付けた機能情報を記憶する機能情報記憶部を有し、
前記第1の版数更新部は、前記論理生成部が受け付けた機能情報が、前記機能情報記憶部に記憶された情報と同一である場合には、更新前の版数情報を維持するものであることを特徴とする付記1記載のデータ生成装置。
前記版数情報は時刻に応じた値を含むものであり、
前記第1の版数更新部は、前記版数情報を、前記データ生成装置が生成した時刻に応じた値を含む版数情報に更新するものであることを特徴とする付記1または2記載のデータ生成装置。
コンフィグレーションデータの取込みによって内部の回路を再構成するプログラマブル論理デバイスに取り込まれるコンフィグレーションデータを生成するデータ生成装置であって、
回路の論理機能が記述された機能情報を受け付け、該機能情報に応じて前記プログラマブル論理デバイスが有する種類の素子の接続を表す論理回路情報を生成する論理生成部と、
前記論理生成部で生成された論理回路情報に応じた配置配線処理を行って前記コンフィグレーションデータを生成する配置配線部とを備え、
前記配置配線部は、コンフィグレーションデータが生成されるたびに、コンフィグレーションデータの版数を表す版数情報を更新する第2の版数更新部を備え、該論理生成部は、該第2の版数更新部によって更新された版数情報が前記プログラマブル論理デバイスの外部から読出し可能に格納された版数格納回路を含んだコンフィグレーションデータを生成するコンフィグレーションデータ生成部とを備えたことを特徴とするデータ生成装置。
前記機能情報は版数格納回路として版数格納ROMが記述されたものであり、
前記コンフィグレーションデータ生成部は、前記第2の版数更新部で更新された版数情報を格納する前記版数格納ROMを含んだコンフィグレーションデータを生成するものであることを特徴とする付記4記載のデータ生成装置。
前記配置配線部は、前回生成したコンフィグレーションデータを記憶する配置情報記憶部を有し、
前記第2の版数更新部は、生成されたコンフィグレーションデータが、前記配置情報記憶部に記憶された情報と同一である場合には、更新前の版数情報を維持するものであることを特徴とする付記4または5記載のデータ生成装置。
前記版数情報は時刻に応じた値を含むものであり、
前記第2の版数更新部は、前記版数情報を、前記データ生成装置が生成した時刻に応じた値を含む版数情報に更新するものであることを特徴とする付記4から6いずれか1項記載のデータ生成装置。
コンピュータにより実行され、該コンピュータを、コンフィグレーションデータの取込みによって内部の回路を再構成するプログラマブル論理デバイスに取り込まれるコンフィグレーションデータを生成するデータ生成装置として機能させるデータ生成プログラムであって、該コンピュータを、
回路の論理機能が記述された機能情報を受け付け、該機能情報に応じて前記プログラマブル論理デバイスが有する種類の素子の接続を表す論理回路情報を生成する論理生成部と、
前記論理生成部で生成された論理回路情報に応じた配置配線処理を行って前記コンフィグレーションデータを生成する配置配線部とを備え、
前記論理生成部は、論理回路情報が生成されるたびに、論理回路情報の版数を表す版数情報を更新する第1の版数更新部を備え、該論理生成部は、該第1の版数更新部によって更新された版数情報が前記プログラマブル論理デバイスの外部から読出し可能に格納された版数格納回路を含んだ論理回路情報を生成するものであるデータ生成装置として動作させることを特徴とするデータ生成プログラム。
コンピュータにより実行され、該コンピュータを、コンフィグレーションデータの取込みによって内部の回路を再構成するプログラマブル論理デバイスに取り込まれるコンフィグレーションデータを生成するデータ生成装置として機能させるデータ生成プログラムであって、該コンピュータを、
回路の論理機能が記述された機能情報を受け付け、該機能情報に応じて前記プログラマブル論理デバイスが有する種類の素子の接続を表す論理回路情報を生成する論理生成部と、
前記論理生成部で生成された論理回路情報に応じた配置配線処理を行って前記コンフィグレーションデータを生成する配置配線部とを備え、
前記配置配線部は、コンフィグレーションデータが生成されるたびに、コンフィグレーションデータの版数を表す版数情報を更新する第2の版数更新部を備え、該論理生成部は、該第2の版数更新部によって更新された版数情報が前記プログラマブル論理デバイスの外部から読出し可能に格納された版数格納回路を含んだコンフィグレーションデータを生成するコンフィグレーションデータ生成部とを備えたデータ生成装置として動作させることを特徴とするデータ生成プログラム。
600 データ生成プログラム(第1のデータ生成プログラム)
700 データ生成装置(第1のデータ生成装置)
710 合成ツール(論理生成部)
712 情報更新部(第1の版数更新部)
716 前回回路情報記憶部(機能情報記憶部)
720 レイアウトツール(配置配線部)
800 データ生成プログラム(第2のデータ生成プログラム)
900 データ生成装置(第2のデータ生成装置)
910 合成ツール(論理生成部)
920 レイアウトツール(配置配線部)
923 情報更新部(第2の版数更新部)
926 前回回路情報記憶部(配置情報記憶部)
Claims (10)
- コンフィグレーションデータの取込みによって内部の回路を再構成するプログラマブル論理デバイスに取り込まれるコンフィグレーションデータを生成するデータ生成装置であって、
回路の論理機能が記述された機能情報を受け付け、該機能情報に応じて前記プログラマブル論理デバイスが有する種類の素子の接続を表す論理回路情報を生成する論理生成部と、
前記論理生成部で生成された論理回路情報に応じた配置配線処理を行って前記コンフィグレーションデータを生成する配置配線部とを備え、
前記論理生成部は、論理回路情報が生成されるたびに、論理回路情報の版数を表す版数情報を更新する第1の版数更新部を備え、該論理生成部は、該第1の版数更新部によって更新された版数情報が前記プログラマブル論理デバイスの外部から読出し可能に格納された版数格納回路を含んだ論理回路情報を生成するものであることを特徴とするデータ生成装置。 - 前記論理生成部は、前回受け付けた機能情報を記憶する機能情報記憶部を有し、
前記第1の版数更新部は、前記論理生成部が受け付けた機能情報が、前記機能情報記憶部に記憶された情報と同一である場合には、更新前の版数情報を維持するものであることを特徴とする請求項1記載のデータ生成装置。 - 前記版数情報は時刻に応じた値を含むものであり、
前記第1の版数更新部は、前記版数情報を、前記データ生成装置が生成した時刻に応じた値を含む版数情報に更新するものであることを特徴とする請求項1または2記載のデータ生成装置。 - コンフィグレーションデータの取込みによって内部の回路を再構成するプログラマブル論理デバイスに取り込まれるコンフィグレーションデータを生成するデータ生成装置であって、
回路の論理機能が記述された機能情報を受け付け、該機能情報に応じて前記プログラマブル論理デバイスが有する種類の素子の接続を表す論理回路情報を生成する論理生成部と、
前記論理生成部で生成された論理回路情報に応じた配置配線処理を行って前記コンフィグレーションデータを生成する配置配線部とを備え、
前記配置配線部は、コンフィグレーションデータが生成されるたびに、コンフィグレーションデータの版数を表す版数情報を更新する第2の版数更新部を備え、該論理生成部は、該第2の版数更新部によって更新された版数情報が前記プログラマブル論理デバイスの外部から読出し可能に格納された版数格納回路を含んだコンフィグレーションデータを生成するコンフィグレーションデータ生成部とを備えたことを特徴とするデータ生成装置。 - 前記機能情報は版数格納回路として版数格納ROMが記述されたものであり、
前記コンフィグレーションデータ生成部は、前記第2の版数更新部で更新された版数情報を格納する前記版数格納ROMを含んだコンフィグレーションデータを生成するものであることを特徴とする請求項4記載のデータ生成装置。 - 前記配置配線部は、前回生成したコンフィグレーションデータを記憶する配置情報記憶部を有し、
前記第2の版数更新部は、生成されたコンフィグレーションデータが、前記配置情報記憶部に記憶された情報と同一である場合には、更新前の版数情報を維持するものであることを特徴とする請求項4または5記載のデータ生成装置。 - このデータ生成装置が、プログラマブル論理デバイスに接続されたコンフィグレーションROMから該プログラマブル論理デバイスに取り込まれるコンフィグレーションデータを生成するものであって、
前記版数格納回路は、前記プログラマブル論理デバイスに対し前記コンフィグレーションROMとは別に接続された回路によって前記版数情報が読出し可能となるものであることを特徴とする請求項1から6いずれか1項記載のデータ生成装置。 - コンピュータにより実行され、該コンピュータを、コンフィグレーションデータの取込みによって内部の回路を再構成するプログラマブル論理デバイスに取り込まれるコンフィグレーションデータを生成するデータ生成装置として機能させるデータ生成プログラムであって、該コンピュータを、
回路の論理機能が記述された機能情報を受け付け、該機能情報に応じて前記プログラマブル論理デバイスが有する種類の素子の接続を表す論理回路情報を生成する論理生成部と、
前記論理生成部で生成された論理回路情報に応じた配置配線処理を行って前記コンフィグレーションデータを生成する配置配線部とを備え、
前記論理生成部は、論理回路情報が生成されるたびに、論理回路情報の版数を表す版数情報を更新する第1の版数更新部を備え、該論理生成部は、該第1の版数更新部によって更新された版数情報が前記プログラマブル論理デバイスの外部から読出し可能に格納された版数格納回路を含んだ論理回路情報を生成するものであるデータ生成装置として動作させることを特徴とするデータ生成プログラム。 - コンピュータにより実行され、該コンピュータを、コンフィグレーションデータの取込みによって内部の回路を再構成するプログラマブル論理デバイスに取り込まれるコンフィグレーションデータを生成するデータ生成装置として機能させるデータ生成プログラムであって、該コンピュータを、
回路の論理機能が記述された機能情報を受け付け、該機能情報に応じて前記プログラマブル論理デバイスが有する種類の素子の接続を表す論理回路情報を生成する論理生成部と、
前記論理生成部で生成された論理回路情報に応じた配置配線処理を行って前記コンフィグレーションデータを生成する配置配線部とを備え、
前記配置配線部は、コンフィグレーションデータが生成されるたびに、コンフィグレーションデータの版数を表す版数情報を更新する第2の版数更新部を備え、該論理生成部は、該第2の版数更新部によって更新された版数情報が前記プログラマブル論理デバイスの外部から読出し可能に格納された版数格納回路を含んだコンフィグレーションデータを生成するコンフィグレーションデータ生成部とを備えたデータ生成装置として動作させることを特徴とするデータ生成プログラム。 - 前記データ生成装置が、プログラマブル論理デバイスに接続されたコンフィグレーションROMから該プログラマブル論理デバイスに取り込まれるコンフィグレーションデータを生成するものであって、
前記版数格納回路は、前記プログラマブル論理デバイスに対し前記コンフィグレーションROMとは別に接続された回路によって前記版数情報が読出し可能となるものであることを特徴とする請求項8または9記載のデータ生成プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007245890A JP5023918B2 (ja) | 2007-09-21 | 2007-09-21 | データ生成装置およびデータ生成プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007245890A JP5023918B2 (ja) | 2007-09-21 | 2007-09-21 | データ生成装置およびデータ生成プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009075963A JP2009075963A (ja) | 2009-04-09 |
JP5023918B2 true JP5023918B2 (ja) | 2012-09-12 |
Family
ID=40610851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007245890A Expired - Fee Related JP5023918B2 (ja) | 2007-09-21 | 2007-09-21 | データ生成装置およびデータ生成プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5023918B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09147008A (ja) * | 1995-11-21 | 1997-06-06 | Hitachi Ltd | 半導体集積回路の設計方法 |
JP2007233761A (ja) * | 2006-03-01 | 2007-09-13 | Kawasaki Microelectronics Kk | コンフィグレーションデータのリビジョン管理方法および装置 |
-
2007
- 2007-09-21 JP JP2007245890A patent/JP5023918B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009075963A (ja) | 2009-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5217390B2 (ja) | 回路設計支援装置、回路設計支援方法および回路設計支援プログラム | |
JP5040617B2 (ja) | 回路設計支援装置、回路設計支援方法、回路設計支援プログラムおよびプリント基板の製造方法 | |
JP5045393B2 (ja) | 回路設計支援装置、回路設計支援方法、回路設計支援プログラムおよびプリント基板の製造方法 | |
US20080109780A1 (en) | Method of and apparatus for optimal placement and validation of i/o blocks within an asic | |
US7185293B1 (en) | Universal hardware device and method and tools for use therewith | |
JP2008165750A (ja) | 回路設計支援装置、回路設計支援方法、回路設計支援プログラムおよびプリント基板の製造方法 | |
JP6417791B2 (ja) | アプリケーションテスト支援装置、そのデータ処理方法、およびプログラム | |
US8522182B2 (en) | Generation of an end point report for a timing simulation of an integrated circuit | |
JP2007264994A (ja) | 検証支援装置、検証支援方法、検証支援プログラム、および記録媒体 | |
US10635846B2 (en) | Timing error analysis method and information processing apparatus | |
CN107688682B (zh) | 一种使用时序路径提取电路拓扑的方法 | |
US10437946B1 (en) | Using implemented core sources for simulation | |
JP2006252303A (ja) | プリント基板の設計方法、プリント基板の設計システム、プログラムおよびコンピューター読み取り可能な記録媒体 | |
JP4586864B2 (ja) | プロパティ自動生成装置 | |
JP5056511B2 (ja) | 検証支援プログラム、該プログラムを記録した記録媒体、検証支援装置、および検証支援方法 | |
JP5023918B2 (ja) | データ生成装置およびデータ生成プログラム | |
JP2007094506A (ja) | 回路検証システムと方法、及びプログラム | |
JP4979329B2 (ja) | 回路構成情報生成装置、制御装置、回路検証システム、回路検証方法、回路構成情報生成プログラム及び制御プログラム | |
JP2002366597A (ja) | Fpga設計システムおよびfpga設計プログラム | |
US6813751B2 (en) | Creating standard VHDL test environments | |
JPWO2006025412A1 (ja) | 論理検証方法、論理モジュールデータ、デバイスデータおよび論理検証装置 | |
KR20070035266A (ko) | 소프트웨어 검사방법 | |
CN106560819A (zh) | 通过集成电路器件中的ip迁移来减小控制块尺寸 | |
JP5545054B2 (ja) | デバッグ回路及びデバッグシステム | |
US20230205969A1 (en) | Techniques for modeling and verification of convergence for hierarchical domain crossings |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120522 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120604 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |