JP5023604B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5023604B2 JP5023604B2 JP2006216326A JP2006216326A JP5023604B2 JP 5023604 B2 JP5023604 B2 JP 5023604B2 JP 2006216326 A JP2006216326 A JP 2006216326A JP 2006216326 A JP2006216326 A JP 2006216326A JP 5023604 B2 JP5023604 B2 JP 5023604B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- thermal stress
- buffer member
- stress buffer
- base material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
一方、半導体チップの上面に放熱経路を確保してチップ全体の放熱性を高める手段として、前記のアルミワイヤに代えて断面積の大きなフレーム状の配線リード材(リードフレーム)を半導体チップの上面主電極に半田接合し、このリードフレームを伝熱経路として半導体チップの発生熱をチップ上面側から絶縁基板を介して金属ベースに放熱せるようにした構成のものが知られている(例えば、特許文献1参照)。
ところで、前記のように半導体チップ3の主面に配線リード材4(ないし前記のヒートスプレッダ)を重ね合わせて両者の間を半田接合(面接合)したパッケージの組立構造で、実使用時における半導体チップの動作温度が高まる(例えば200℃以上)と部品間を半田付けした接合部の接合界面に金属間化合物が成長し、半田が溶融しない場合でも再結晶化が進んで結晶組織が劣化する。また、半導体チップ3(Si)と配線リード材4(Cu,Alなど)との熱膨張差から、ヒートサイクルに伴い半田接合部に発生する熱応力がその接合面方向に剪断応力として繰り返し作用する。このために、ロウ接合層8には前記の結晶組織の劣化,熱応力による疲労でクラックが発生するなどの欠陥が生じて接合の信頼性が低下する問題がある。
炭素基材または金属基材に、これら基材よりも融点が低い低融点金属を浸透分散させて複合化した複合材からなる熱応力緩衝部材を、前記半導体チップと前記配線リード材との間に介挿して接合するものとし、具体的には前記熱応力緩衝部材,およびその接合構造を次記のような態様で構成する。
(1)前記熱応力緩衝部材は、前記半導体チップおよび配線リード材に接合される天板部と、前記絶縁基板上の導体パターンに接合される脚部を有する箱型形状となし、パッケージの組立状態で該熱応力緩衝部材と前記絶縁基板との間に絶縁性の樹脂を充填して半導体チップを封止する(請求項1)。
(2)前記熱応力緩衝部材には、該熱応力緩衝部材の天板部を貫通し前記半導体チップと前記配線リード材との間を接続する導体ポストを設ける(請求項2)。
(1)前記熱応力緩衝部材の基材に貫通孔を穿孔しておき、該基材に前記の低融点金属を浸透分散させて複合化する際に、前記貫通孔にも前記低融点金属を充填して前記半導体チップと前記配線リード材との間を接続するための導体ポストを形成する(請求項3)。
(2)前記熱応力緩衝部材を半導体チップに接合する際に、前記基材に前記低融点金属を浸透分散させて複合化させるとともに、前記低融点金属にて熱応力緩衝部材と半導体チップとを同時に接合させる(請求項4、5)。
(3)前記熱応力緩衝部材は、前記半導体チップに接合される天板部と前記絶縁基板上の導体パターンに接合される脚部を有し、該熱応力緩衝部材の基材に浸透分散させた前記低融点金属にて熱応力緩衝部材の天板部と前記半導体チップとの間、および前記応力緩衝部材の脚部と前記絶縁基板上の導体パターンとの間をそれぞれ接合させる(請求項6)。
(4)前記熱応力緩衝部材には半導体チップとの接合面域から外れた位置に樹脂注入孔を形成しておき、該樹脂注入孔を通じて前記熱応力緩衝部材と前記絶縁基板との間に絶縁性の樹脂を注入し、該樹脂により半導体チップを封止する(請求項7)。
(1)絶縁基板上にマウントした半導体チップの上面主電極と配線リード材との間に前記した複合材の熱応力緩衝部材を介挿し、該熱応力緩衝部材と半導体チップおよび配線リード材との間を接合することにより、半導体チップと配線リード材との間にハイパワー動作に必要な通電,伝熱経路を確保しつつ、半導体チップと配線リード材との熱膨張差に起因して部品間の接合部に作用する熱応力を効果的に緩和できる。また、この熱応力緩衝部材は半導体チップに対しヒートスプレッダとして機能し、半導体チップの局部的な発熱集中を防ぐこともできる。
(2)前記の熱応力緩衝部材の形状を箱型形状として、その天板部を半導体チップの上面主電極に接合した上で、周縁の脚部を絶縁基板に接合したことにより、半導体チップの上面側から伝熱した熱を熱応力緩衝部材から絶縁基板を経て放熱用金属ベース(ヒートシンク)に逃がすことができてチップ上面側からの放熱性が向上する。また、箱型形状の内部に封止樹脂を充填して半導体チップを封止することで、半導体チップの表面電極に生じる放電,酸化による腐食劣化を防ぐとともに、半導体チップ/熱応力緩衝部材間の接合部の自由端に生じる歪み集中を封止樹脂で吸収緩和させることができる。
(3)さらに、本発明の製造方法において、熱応力緩衝部材の基材に貫通孔を穿孔しておき、該基材に前記の低融点金属を浸透分散させて複合化する際に、前記貫通孔にも前記低融点金属を充填させることで、半導体チップと配線リード材との間を接続するための導体ポストを同時に形成することができる。加えて、この熱応力緩衝部材を半導体チップに接合する際に、前記のように熱応力緩衝部材の基材に低融点金属を浸透分散させるようにすれば、熱応力緩衝部材の複合化と半導体チップとの接合を同時に行うことができて半導体装置の組立工程数削減化が図れる。
図1において、放熱用金属ベース1をヒートシンクとして、その上に伝熱接合した絶縁基板2の上面側に分割形成した導体パターンには、半導体チップ(IGBT素子)3、半導体チップ3の上面主電極に接続する配線リード材5、および半導体チップ3と配線リード材5との間に介挿した熱応力緩衝部材9が個別にマウントされている。ここで、半導体チップ3/熱応力緩衝部材9の間,および熱応力緩衝部材9/配線リード材4の間を後記のような方法で接合し、半導体チップ3に対する上面主電極(エミッタ電極)の通電経路,およびチップ上面側からの放熱経路を形成している。
次に、上記した組立構造の各部詳細について説明する。まず、金属ベース1は裏面側に放熱フィン1aを形成したCu,Alなどの金属体で、その上面に絶縁基板2が伝熱結合されている。なお、図示例の金属ベース1は、半導体チップ3,熱応力緩衝部材9をマウントする中央板部と、配線リード材4をマウントする外周枠部とに二分割して半導体チップ3の発熱が外周枠部側に直接伝熱するのを防ぐようにした上で、その裏面側に形成した放熱フィン1aが外囲ケース5の底壁5aを貫通して外部に突き出すように配置されており、さらに中央板部には冷媒流路1bを形成して半導体チップ3から伝熱して来る熱の放熱性を高めるようにしている。
さらに、箱型形状になる前記熱応力緩衝部材9について、半導体チップ3の上面主電極(エミッタ電極)3aと接合する天板部には、金属材の導体ポスト(ポスト状電極)9aが天板部を貫通して分散形成されている。ここで導体ポスト9aに用いる金属は、導電性,伝熱性の一方もしくは双方が前記基材に浸透分散された金属の導電性,伝熱性と同等以上のものが望ましい。
また、熱応力緩衝部材9の天板部上面には、前記導体ポスト9aの端面を含めて全域に導体層9bをパターン形成しており、さらに半導体チップ3との接合面域から外れた側方位置には封止樹脂12を注入するための樹脂注入孔9cを開口している。なお、側壁面には半導体チップ3のゲート電極3bと外部導出端子6との間を接続するボンディングワイヤ7aの通し穴9dを開口しておく。
すなわち、熱応力緩衝板9を、配線リード材(Cu)4に比べてヤング率が低い炭素基材(黒鉛)の焼結体を母材とした複合材で構成すれば、半導体チップ3/配線リード材4の熱膨張差に起因する熱応力を低ヤング率の熱応力緩衝部材9が吸収してロウ接合部に作用する熱応力を緩和する。また、熱応力緩衝部材9を、配線リード材(Cu)4に比べて線膨張係数が小さい低熱膨張金属(Mo,W,SiCなど)の焼結体を母材とした複合材で構成すれば、半導体チップ3/熱応力緩衝部材9,および熱応力緩衝部材9/配線リード材4の間の熱膨張差が縮小し、この熱膨張差に起因して部品間のロウ付け接合部に作用する熱応力を低減してヒートサイクル耐性が向上する。しかも、熱応力緩衝部材9の基材(多孔質焼結体)には前記した良導電性,良伝熱性の低融点金属が浸透分散され、さらに半導体チップ3との間の接合面域には導体ポスト9aが形成されている。これにより、半導体チップ3とリード材4との間に高い導電路と高い放熱経路が確保されとともに、熱応力緩衝部材9が半導体チップ3に対するヒートスプレッダとして機能してチップの局部的な温度上昇を緩和できる。
例えば、図1の構造においては、半導体チップ3のゲート端子3bから引出したボンディングワイヤ7aを熱応力緩衝部材9の側壁に開口した穴9dを通じて外部導出端子6に接続するようにしているが、熱応力緩衝部材9に穴9dを穿孔せずに、図3で示すようにゲート端子3bに接続したボンディングワイヤを7aと7bとに分割した上で、ボンディングワイヤ7aを熱応力緩衝部材9の内側で絶縁基板の導体パターン2cに接合し、他方の分割ボンディングワイヤ7bを熱応力緩衝部材9の外側で絶縁基板2の導体パターン2cと外部導出端子6との間に接続してもよい。
1a 放熱フィン
1b 冷媒流路
2 絶縁基板
2b,2c 上面側の導体パターン
3 半導体チップ
3a 上面側主電極
4 配線リード材
4a 放熱フィン
5 外囲ケース
6 外部導出端子
9 熱応力緩衝部材
9a 導体ポスト
9b 導体パターン
9c 樹脂注入穴
10 ロウ付け接合部
11 バンプ
12 封止樹脂(内部側)
13 封止樹脂(外部側)
Claims (7)
- 放熱用金属ベースに伝熱接合した絶縁基板の上に半導体チップ、および該半導体チップの上面主電極に接続する配線リード材を搭載し、かつその周域を樹脂封止してなる半導体装置において、
炭素基材または金属基材に、これら基材よりも融点が低い低融点金属を浸透分散させて複合化した複合材からなる熱応力緩衝部材を、前記半導体チップと前記配線リード材との間に介挿して接合した半導体装置であって、
前記熱応力緩衝部材は、前記半導体チップおよび配線リード材に接合される天板部と、前記絶縁基板上の導体パターンに接合される脚部を有する箱型形状になり、該熱応力緩衝部材と前記絶縁基板との間に絶縁性の樹脂を充填して半導体チップを封止したことを特徴とする半導体装置。 - 放熱用金属ベースに伝熱接合した絶縁基板の上に半導体チップ、および該半導体チップの上面主電極に接続する配線リード材を搭載し、かつその周域を樹脂封止してなる半導体装置において、
炭素基材または金属基材に、これら基材よりも融点が低い低融点金属を浸透分散させて複合化した複合材からなる熱応力緩衝部材を、前記半導体チップと前記配線リード材との間に介挿して接合した半導体装置であって、
前記熱応力緩衝部材は、該熱応力緩衝部材を貫通し前記半導体チップと前記配線リード材との間を接続する導体ポストを有することを特徴とする半導体装置。 - 放熱用金属ベースに伝熱接合した絶縁基板の上に半導体チップ、および該半導体チップの上面主電極に接続する配線リード材を搭載し、かつその周域を樹脂封止してなる半導体装置の製造方法において、
炭素基材または金属基材に、これら基材よりも融点が低い低融点金属を浸透分散させて複合化した熱応力緩衝部材を構成し、該熱応力緩衝部材を前記半導体チップと前記配線リード材との間に介挿して接合する半導体装置の製造方法であって、
前記熱応力緩衝部材の基材に貫通孔を穿孔しておき、該基材に前記の低融点金属を浸透分散させて複合化する際に、前記貫通孔にも前記低融点金属を充填して前記半導体チップと前記配線リード材との間を接続するための導体ポストを形成することを特徴とする半導体装置の製造方法。 - 放熱用金属ベースに伝熱接合した絶縁基板の上に半導体チップ、および該半導体チップの上面主電極に接続する配線リード材を搭載し、かつその周域を樹脂封止してなる半導体装置の製造方法において、
炭素基材または金属基材に、これら基材よりも融点が低い低融点金属を浸透分散させて複合化した熱応力緩衝部材を構成し、該熱応力緩衝部材を前記半導体チップと前記配線リード材との間に介挿して接合する半導体装置の製造方法であって、
前記熱応力緩衝部材を半導体チップに接合する際に、前記基材に前記低融点金属を浸透分散させて複合化させ、同時にこの低融点金属にて熱応力緩衝部材と半導体チップとを接合することを特徴とする半導体装置の製造方法。 - 請求項3に記載の半導体装置の製造方法において、
前記熱応力緩衝部材を半導体チップに接合する際に、前記基材に前記低融点金属を浸透分散させて複合化させ、同時にこの低融点金属にて熱応力緩衝部材と半導体チップとを接合することを特徴とする半導体装置の製造方法。 - 請求項4または5に記載の半導体装置の製造方法において、
前記熱応力緩衝部材は、前記半導体チップに接合される天板部と前記絶縁基板上の導体パターンに接合される脚部を有し、該熱応力緩衝部材の基材に浸透分散させた前記低融点金属にて熱応力緩衝部材の天板部と前記半導体チップとの間、および前記応力緩衝部材の脚部と前記絶縁基板上の導体パターンとの間をそれぞれ接合することを特徴とする半導体装置の製造方法。 - 請求項6に記載の半導体装置の製造方法において、
前記熱応力緩衝部材には半導体チップとの接合面域から外れた位置に樹脂注入孔を形成しておき、該樹脂注入孔を通じて前記熱応力緩衝部材と前記絶縁基板との間に絶縁性の樹脂を注入し、該樹脂により半導体チップを封止することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006216326A JP5023604B2 (ja) | 2006-08-09 | 2006-08-09 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006216326A JP5023604B2 (ja) | 2006-08-09 | 2006-08-09 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008042041A JP2008042041A (ja) | 2008-02-21 |
JP5023604B2 true JP5023604B2 (ja) | 2012-09-12 |
Family
ID=39176699
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006216326A Expired - Fee Related JP5023604B2 (ja) | 2006-08-09 | 2006-08-09 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5023604B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5017977B2 (ja) * | 2006-09-14 | 2012-09-05 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
JP5709299B2 (ja) | 2010-09-29 | 2015-04-30 | ローム株式会社 | 半導体パワーモジュールおよびその製造方法 |
JP5521130B1 (ja) | 2012-08-30 | 2014-06-11 | パナソニック株式会社 | 電子部品パッケージおよびその製造方法 |
US9449937B2 (en) | 2012-09-05 | 2016-09-20 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device and method for manufacturing the same |
WO2015045648A1 (ja) * | 2013-09-30 | 2015-04-02 | 富士電機株式会社 | 半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュール |
JP2014135527A (ja) * | 2014-04-30 | 2014-07-24 | Rohm Co Ltd | 半導体パワーモジュールおよびその製造方法 |
JP6160935B2 (ja) * | 2015-10-01 | 2017-07-12 | ローム株式会社 | 半導体パワーモジュール |
JP7136647B2 (ja) * | 2018-09-27 | 2022-09-13 | 京セラ株式会社 | 電子部品搭載用パッケージおよびそれを用いた電子装置 |
CN113539989B (zh) * | 2020-04-13 | 2023-07-21 | 烽火通信科技股份有限公司 | 一种多芯片散热封装结构及封装方法 |
CN117767092B (zh) * | 2023-12-18 | 2024-06-28 | 武汉光至科技有限公司 | 一种缓解加工应力及螺纹应力的激光腔体结构 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000049280A (ja) * | 1998-07-31 | 2000-02-18 | Toshiba Corp | 半導体装置とその製造方法 |
JP2004298962A (ja) * | 2003-03-17 | 2004-10-28 | Mitsubishi Materials Corp | はんだ接合材及びこれを用いたパワーモジュール基板 |
JP4344934B2 (ja) * | 2003-05-16 | 2009-10-14 | 日立金属株式会社 | 高熱伝導・低熱膨張複合材及び放熱基板並びにこれらの製造方法 |
-
2006
- 2006-08-09 JP JP2006216326A patent/JP5023604B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008042041A (ja) | 2008-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5023604B2 (ja) | 半導体装置 | |
JP6234630B2 (ja) | パワーモジュール | |
JP3525832B2 (ja) | 半導体装置 | |
JP5965687B2 (ja) | パワー半導体モジュール | |
CN109314063B (zh) | 电力用半导体装置 | |
CN108735692B (zh) | 半导体装置 | |
WO2014097798A1 (ja) | 半導体装置 | |
JP2007251076A (ja) | パワー半導体モジュール | |
JP2019040971A (ja) | 半導体装置 | |
JP2012079914A (ja) | パワーモジュールおよびその製造方法 | |
JP2007088030A (ja) | 半導体装置 | |
JP2011243839A (ja) | 電力用半導体装置 | |
JP3599057B2 (ja) | 半導体装置 | |
CN113224015A (zh) | 半导体模块和半导体模块的制造方法 | |
JP6945418B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP4146888B2 (ja) | 半導体モジュールと半導体モジュールの製造方法 | |
JP4023032B2 (ja) | 半導体装置の実装構造及び実装方法 | |
JP2012209470A (ja) | 半導体装置、半導体装置モジュール及び半導体装置の製造方法 | |
JP7490974B2 (ja) | 半導体モジュール及び半導体モジュールの製造方法 | |
JP4797492B2 (ja) | 半導体装置 | |
WO2019207996A1 (ja) | 半導体装置およびその製造方法 | |
JP4861200B2 (ja) | パワーモジュール | |
WO2023203688A1 (ja) | 半導体装置および半導体装置の製造方法 | |
WO2023136264A1 (ja) | 樹脂封止型半導体装置 | |
JP4277582B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080204 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090616 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100113 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120426 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120522 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120604 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |