JP5023604B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5023604B2 JP5023604B2 JP2006216326A JP2006216326A JP5023604B2 JP 5023604 B2 JP5023604 B2 JP 5023604B2 JP 2006216326 A JP2006216326 A JP 2006216326A JP 2006216326 A JP2006216326 A JP 2006216326A JP 5023604 B2 JP5023604 B2 JP 5023604B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- thermal stress
- buffer member
- stress buffer
- base material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37099—Material
- H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/37147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、電力変換装置，スイッチング電源などに適用するパワー半導体デバイスを対象とした半導体装置に関し、詳しくはそのパッケージ構造に係わる。
昨今では、頭記の電力変換装置，スイッチング電源などに適用するパワー半導体デバイスの大容量化が進み、これに伴いパワー半導体デバイスに搭載する半導体チップ（例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）など）は高い電流密度で通電使用されることから、放熱対策およびパワーサイクル耐量の長寿命化を図ることが重要課題となっている。
すなわち、ＩＧＢＴなどのパワー半導体デバイスでは、半導体チップの接合部温度Ｔjに上限保証温度（例えば１２５℃）が規定されているのに対して、放熱用ベース（銅ベース板）に絶縁基板を介して半導体チップをマウントした片面冷却方式では、半導体チップの上面側がパッケージ内に充填した封止樹脂で封止されているためにチップの上面側からの放熱は殆ど期待できない。このために半導体チップの大電流化に伴い発熱密度が増大すると、半導体チップの上面電極に接続する配線リードとしてアルミワイヤをボンディングした在来の配線構造では、チップの接合部温度を上限保証温度以下に抑えることが困難であるばかりか、アルミワイヤのジュール発熱も加わってワイヤ溶断のおそれもあってパワーサイクル耐量，信頼性の低下が懸念される。
特に、最近では半導体素子に耐熱温度の高い（３５０℃）化合物半導体（ＧａＡｇ，ＩｎＰなど）を用いて高速動作化した半導体デバイスの開発が進められていてその放熱対策がますます重要性を増している。
一方、半導体チップの上面に放熱経路を確保してチップ全体の放熱性を高める手段として、前記のアルミワイヤに代えて断面積の大きなフレーム状の配線リード材（リードフレーム）を半導体チップの上面主電極に半田接合し、このリードフレームを伝熱経路として半導体チップの発生熱をチップ上面側から絶縁基板を介して金属ベースに放熱せるようにした構成のものが知られている（例えば、特許文献１参照）。
一方、半導体チップの上面に放熱経路を確保してチップ全体の放熱性を高める手段として、前記のアルミワイヤに代えて断面積の大きなフレーム状の配線リード材（リードフレーム）を半導体チップの上面主電極に半田接合し、このリードフレームを伝熱経路として半導体チップの発生熱をチップ上面側から絶縁基板を介して金属ベースに放熱せるようにした構成のものが知られている（例えば、特許文献１参照）。
次に、ＩＧＢＴの半導体デバイスを例に、従来におけるパッケージ構造を図４に示す。図４において、１は放熱用銅ベース、２は絶縁基板であり、この絶縁基板２は、窒化珪素，窒化ホウ素，窒化アルミなどのセラミックス基板２ａの表，裏両面に銅箔を直接接合して導体パターン２ｂ〜２ｄを形成したＤＣＢ（Direct Copper Bonding）基板である。また、３は絶縁基板２の上に形成した導体パターン２ｂにマウントしたパワー半導体チップ（ＩＧＢＴ）、４は半導体チップ３の上面電極（ＩＧＢＴのエミッタ電極）と絶縁基板２の導体パターン２ｃとの間に配線した配線リード材（両端にブロック状の接合脚部を形成したリードフレーム）、５は銅ベース１に結合したパッケージの外囲樹脂ケース、６は外部導出端子、７は外部導出端子６と絶縁基板２の上面側導体パターン２ｂとの間に配線したボンディングワイヤ、８はロウ付けした部品間の接合部であり、銅ベース１／絶縁基板２，絶縁基板２／半導体チップ３，半導体チップ３／リード材４，リード材４／絶縁基板２の間が例えばＳｎＡｇＣｕなどの半田で接合されている。なお、半導体チップ３を湿気，塵などから保護し、表面電極の酸化，腐食を防止するために、外囲樹脂ケース５の内部にはシリコーンゲルなどの封止樹脂を注入して半導体チップ３の周域を封止している。また、図示していなが前記銅ベース１の裏面には放熱フィン（ヒートシンク）を取付けて放熱性能を高めるようにしている。
そのほか、半導体チップの上面主電極に良伝熱性の金属導体ブロックを半田接合し、これをヒートスプレッダとして半導体チップの局部的な温度上昇を緩和させるようにした構成も知られている（例えば、特許文献２参照）。
ところで、前記のように半導体チップ３の主面に配線リード材４（ないし前記のヒートスプレッダ）を重ね合わせて両者の間を半田接合（面接合）したパッケージの組立構造で、実使用時における半導体チップの動作温度が高まる（例えば２００℃以上）と部品間を半田付けした接合部の接合界面に金属間化合物が成長し、半田が溶融しない場合でも再結晶化が進んで結晶組織が劣化する。また、半導体チップ３（Ｓｉ）と配線リード材４（Ｃｕ，Ａｌなど）との熱膨張差から、ヒートサイクルに伴い半田接合部に発生する熱応力がその接合面方向に剪断応力として繰り返し作用する。このために、ロウ接合層８には前記の結晶組織の劣化，熱応力による疲労でクラックが発生するなどの欠陥が生じて接合の信頼性が低下する問題がある。
ところで、前記のように半導体チップ３の主面に配線リード材４（ないし前記のヒートスプレッダ）を重ね合わせて両者の間を半田接合（面接合）したパッケージの組立構造で、実使用時における半導体チップの動作温度が高まる（例えば２００℃以上）と部品間を半田付けした接合部の接合界面に金属間化合物が成長し、半田が溶融しない場合でも再結晶化が進んで結晶組織が劣化する。また、半導体チップ３（Ｓｉ）と配線リード材４（Ｃｕ，Ａｌなど）との熱膨張差から、ヒートサイクルに伴い半田接合部に発生する熱応力がその接合面方向に剪断応力として繰り返し作用する。このために、ロウ接合層８には前記の結晶組織の劣化，熱応力による疲労でクラックが発生するなどの欠陥が生じて接合の信頼性が低下する問題がある。
一方、半導体チップと配線リード材との熱膨張差に起因して半田接合層の接合界面に作用する熱応力の緩和策として、ヤング率が半田よりも低い樹脂材の緩衝層に、該緩衝層を貫通してポスト電極を分散形成した構造の熱応力緩和層を半導体チップの主面電極と配線リード材との間に介挿した上で、そのポスト電極の両端をそれぞれ半導体チップの主電極面，配線リード材に接合し、該ポスト電極を介して半導体チップ／配線リード材間に導電経路を確保するとともに、半導体チップとリードフレームとの熱膨張係数差に起因して半田接合層に作用する熱応力を前記樹脂緩衝層で吸収緩和させるようにした半導体装置の構造が知られている（例えば、特許文献３参照）。
そのほか、半導体チップを搭載する放熱部材（ベース）として、線膨張係数の小さなモリブデン，タングステンなどを基材とする多孔質の金属焼結体に伝熱性の高い銅を含浸させるとともに、半導体チップの搭載面域には伝熱性の高い銅または銅合金の貫通金属体を埋設し、この放熱部材に半導体チップをロウ付けしてマウントした組立構造も知られている（例えば、特許文献４参照）。
特開２００１−３３２６６４号公報
特開２００５−１１６７０２号公報（図１）
特開２００３−２３４４４７号公報
２００５−２７７３８２号公報
ところで、半導体チップとその上面主電極に接合する配線リード材（リードフレーム）との熱膨張差に起因して接合部に作用する熱応力の緩和策として、特許文献３に開示されている構成では、応力緩衝層が非導電性の樹脂層とこの樹脂層を貫通するポスト電極で形成されていることから、その通電，伝熱経路がポスト電極の部分に限定される。このために、発熱量の大きなパワー半導体デバイスでは、ハイパワー動作の高い信頼性を確保させることが困難である。
本発明は上記の点に鑑みなされたものであり、半導体チップとその上面側主電極に接続する配線リード材との間に通電性と高い伝熱性を確保しつつ、半導体チップと配線リード材との熱膨張差に起因する熱応力を効果的に低減して高い放熱性と高温動作の信頼性向上が図れるように改良した半導体装置のパッケージ構造を提供することを目的とする。
上記目的を達成するために、本発明によれば、放熱用金属ベースに伝熱接合した絶縁基板の上に半導体チップ、および該半導体チップの上面主電極に接続する配線リード材を搭載し、かつその周域を樹脂封止してなる半導体装置において、
炭素基材または金属基材に、これら基材よりも融点が低い低融点金属を浸透分散させて複合化した複合材からなる熱応力緩衝部材を、前記半導体チップと前記配線リード材との間に介挿して接合するものとし、具体的には前記熱応力緩衝部材，およびその接合構造を次記のような態様で構成する。
（１）前記熱応力緩衝部材は、前記半導体チップおよび配線リード材に接合される天板部と、前記絶縁基板上の導体パターンに接合される脚部を有する箱型形状となし、パッケージの組立状態で該熱応力緩衝部材と前記絶縁基板との間に絶縁性の樹脂を充填して半導体チップを封止する（請求項１）。
（２）前記熱応力緩衝部材には、該熱応力緩衝部材の天板部を貫通し前記半導体チップと前記配線リード材との間を接続する導体ポストを設ける（請求項２）。
炭素基材または金属基材に、これら基材よりも融点が低い低融点金属を浸透分散させて複合化した複合材からなる熱応力緩衝部材を、前記半導体チップと前記配線リード材との間に介挿して接合するものとし、具体的には前記熱応力緩衝部材，およびその接合構造を次記のような態様で構成する。
（１）前記熱応力緩衝部材は、前記半導体チップおよび配線リード材に接合される天板部と、前記絶縁基板上の導体パターンに接合される脚部を有する箱型形状となし、パッケージの組立状態で該熱応力緩衝部材と前記絶縁基板との間に絶縁性の樹脂を充填して半導体チップを封止する（請求項１）。
（２）前記熱応力緩衝部材には、該熱応力緩衝部材の天板部を貫通し前記半導体チップと前記配線リード材との間を接続する導体ポストを設ける（請求項２）。
また、前記構成になる半導体装置の製造方法として、本発明によれば、炭素基材または金属基材に、これら基材よりも融点が低い低融点金属を浸透分散させて複合化した熱応力緩衝部材を構成し、該熱応力緩衝部材を前記半導体チップと前記配線リード材との間に介挿して接合するようにし、さらにこの熱応力緩衝部材に対して次記のような方法で導体ポストを形成し、半導体チップ，絶縁基板，配線リード材との接合を行うようにすることかできる。
（１）前記熱応力緩衝部材の基材に貫通孔を穿孔しておき、該基材に前記の低融点金属を浸透分散させて複合化する際に、前記貫通孔にも前記低融点金属を充填して前記半導体チップと前記配線リード材との間を接続するための導体ポストを形成する（請求項３）。
（２）前記熱応力緩衝部材を半導体チップに接合する際に、前記基材に前記低融点金属を浸透分散させて複合化させるとともに、前記低融点金属にて熱応力緩衝部材と半導体チップとを同時に接合させる（請求項４、５）。
（３）前記熱応力緩衝部材は、前記半導体チップに接合される天板部と前記絶縁基板上の導体パターンに接合される脚部を有し、該熱応力緩衝部材の基材に浸透分散させた前記低融点金属にて熱応力緩衝部材の天板部と前記半導体チップとの間、および前記応力緩衝部材の脚部と前記絶縁基板上の導体パターンとの間をそれぞれ接合させる（請求項６）。
（４）前記熱応力緩衝部材には半導体チップとの接合面域から外れた位置に樹脂注入孔を形成しておき、該樹脂注入孔を通じて前記熱応力緩衝部材と前記絶縁基板との間に絶縁性の樹脂を注入し、該樹脂により半導体チップを封止する（請求項７）。
（１）前記熱応力緩衝部材の基材に貫通孔を穿孔しておき、該基材に前記の低融点金属を浸透分散させて複合化する際に、前記貫通孔にも前記低融点金属を充填して前記半導体チップと前記配線リード材との間を接続するための導体ポストを形成する（請求項３）。
（２）前記熱応力緩衝部材を半導体チップに接合する際に、前記基材に前記低融点金属を浸透分散させて複合化させるとともに、前記低融点金属にて熱応力緩衝部材と半導体チップとを同時に接合させる（請求項４、５）。
（３）前記熱応力緩衝部材は、前記半導体チップに接合される天板部と前記絶縁基板上の導体パターンに接合される脚部を有し、該熱応力緩衝部材の基材に浸透分散させた前記低融点金属にて熱応力緩衝部材の天板部と前記半導体チップとの間、および前記応力緩衝部材の脚部と前記絶縁基板上の導体パターンとの間をそれぞれ接合させる（請求項６）。
（４）前記熱応力緩衝部材には半導体チップとの接合面域から外れた位置に樹脂注入孔を形成しておき、該樹脂注入孔を通じて前記熱応力緩衝部材と前記絶縁基板との間に絶縁性の樹脂を注入し、該樹脂により半導体チップを封止する（請求項７）。
上記した組立構造の半導体装置およびその製造方法によれば、次記の効果を奏する。
（１）絶縁基板上にマウントした半導体チップの上面主電極と配線リード材との間に前記した複合材の熱応力緩衝部材を介挿し、該熱応力緩衝部材と半導体チップおよび配線リード材との間を接合することにより、半導体チップと配線リード材との間にハイパワー動作に必要な通電，伝熱経路を確保しつつ、半導体チップと配線リード材との熱膨張差に起因して部品間の接合部に作用する熱応力を効果的に緩和できる。また、この熱応力緩衝部材は半導体チップに対しヒートスプレッダとして機能し、半導体チップの局部的な発熱集中を防ぐこともできる。
（１）絶縁基板上にマウントした半導体チップの上面主電極と配線リード材との間に前記した複合材の熱応力緩衝部材を介挿し、該熱応力緩衝部材と半導体チップおよび配線リード材との間を接合することにより、半導体チップと配線リード材との間にハイパワー動作に必要な通電，伝熱経路を確保しつつ、半導体チップと配線リード材との熱膨張差に起因して部品間の接合部に作用する熱応力を効果的に緩和できる。また、この熱応力緩衝部材は半導体チップに対しヒートスプレッダとして機能し、半導体チップの局部的な発熱集中を防ぐこともできる。
ここで、配線リード材などに用いられる金属（Ｃｕ，Ａｌ，Ｃｕ−Ａｌ合金など）に比べてヤング率が低い炭素基材（黒鉛）の焼結体を母材として、これに基材よりも融点の低い金属（Ｃｕ，Ａｌ，Ｃｕ−Ａｌ合金など）を浸透分散させた複合材で熱応力緩衝部材を構成することにより、半導体チップ／配線リード材の熱膨張差に起因する熱応力を緩衝部材が吸収して部品間の接合部に作用する熱応力を効果的に緩和できる。
また、配線リード材などに用いられる金属に比べて線膨張係数が小さな低熱膨張金属基材低熱膨張金属（Ｍｏ，Ｗ，ＳｉＣなど）を基材とする焼結体を母材として、これに基材よりも融点の低い金属（Ｃｕ，Ａｌ，Ｃｕ−Ａｌ合金など）を浸透分散させた複合材で熱応力緩衝部材を構成することにより、半導体チップ／緩衝板，緩衝板／配線リード材の間の熱膨張差が縮小して、部品間の接合部に作用する熱応力を低減できる。これにより高い導電性と放熱性を確保してハイパワーな半導体装置の信頼性向上が図れる。
（２）前記の熱応力緩衝部材の形状を箱型形状として、その天板部を半導体チップの上面主電極に接合した上で、周縁の脚部を絶縁基板に接合したことにより、半導体チップの上面側から伝熱した熱を熱応力緩衝部材から絶縁基板を経て放熱用金属ベース（ヒートシンク）に逃がすことができてチップ上面側からの放熱性が向上する。また、箱型形状の内部に封止樹脂を充填して半導体チップを封止することで、半導体チップの表面電極に生じる放電，酸化による腐食劣化を防ぐとともに、半導体チップ／熱応力緩衝部材間の接合部の自由端に生じる歪み集中を封止樹脂で吸収緩和させることができる。
（３）さらに、本発明の製造方法において、熱応力緩衝部材の基材に貫通孔を穿孔しておき、該基材に前記の低融点金属を浸透分散させて複合化する際に、前記貫通孔にも前記低融点金属を充填させることで、半導体チップと配線リード材との間を接続するための導体ポストを同時に形成することができる。加えて、この熱応力緩衝部材を半導体チップに接合する際に、前記のように熱応力緩衝部材の基材に低融点金属を浸透分散させるようにすれば、熱応力緩衝部材の複合化と半導体チップとの接合を同時に行うことができて半導体装置の組立工程数削減化が図れる。
（２）前記の熱応力緩衝部材の形状を箱型形状として、その天板部を半導体チップの上面主電極に接合した上で、周縁の脚部を絶縁基板に接合したことにより、半導体チップの上面側から伝熱した熱を熱応力緩衝部材から絶縁基板を経て放熱用金属ベース（ヒートシンク）に逃がすことができてチップ上面側からの放熱性が向上する。また、箱型形状の内部に封止樹脂を充填して半導体チップを封止することで、半導体チップの表面電極に生じる放電，酸化による腐食劣化を防ぐとともに、半導体チップ／熱応力緩衝部材間の接合部の自由端に生じる歪み集中を封止樹脂で吸収緩和させることができる。
（３）さらに、本発明の製造方法において、熱応力緩衝部材の基材に貫通孔を穿孔しておき、該基材に前記の低融点金属を浸透分散させて複合化する際に、前記貫通孔にも前記低融点金属を充填させることで、半導体チップと配線リード材との間を接続するための導体ポストを同時に形成することができる。加えて、この熱応力緩衝部材を半導体チップに接合する際に、前記のように熱応力緩衝部材の基材に低融点金属を浸透分散させるようにすれば、熱応力緩衝部材の複合化と半導体チップとの接合を同時に行うことができて半導体装置の組立工程数削減化が図れる。
以下、本発明の実施の形態を図１〜図３に示す実施例に基づいて説明する。なお、図１は半導体装置の組立構造を表す断面図、図２は図１における要部構造の分解斜視図、図３は半導体チップ（ＩＧＢＴ素子）のゲート電極の配線に関する応用実施例を示すものであり、図４と対応する部材には同じ符号を付してその機能説明は省略する。
図１において、放熱用金属ベース１をヒートシンクとして、その上に伝熱接合した絶縁基板２の上面側に分割形成した導体パターンには、半導体チップ（ＩＧＢＴ素子）３、半導体チップ３の上面主電極に接続する配線リード材５、および半導体チップ３と配線リード材５との間に介挿した熱応力緩衝部材９が個別にマウントされている。ここで、半導体チップ３／熱応力緩衝部材９の間，および熱応力緩衝部材９／配線リード材４の間を後記のような方法で接合し、半導体チップ３に対する上面主電極（エミッタ電極）の通電経路，およびチップ上面側からの放熱経路を形成している。
図１において、放熱用金属ベース１をヒートシンクとして、その上に伝熱接合した絶縁基板２の上面側に分割形成した導体パターンには、半導体チップ（ＩＧＢＴ素子）３、半導体チップ３の上面主電極に接続する配線リード材５、および半導体チップ３と配線リード材５との間に介挿した熱応力緩衝部材９が個別にマウントされている。ここで、半導体チップ３／熱応力緩衝部材９の間，および熱応力緩衝部材９／配線リード材４の間を後記のような方法で接合し、半導体チップ３に対する上面主電極（エミッタ電極）の通電経路，およびチップ上面側からの放熱経路を形成している。
また、熱応力緩衝部材９は詳細を後記するように半導体チップ３を包囲する箱型形状になり、その内方には封止樹脂１２を充填して半導体チップ３を封止し、さらに熱応力緩衝部材９を取り囲んで外囲ケース５の内方に注入した封止樹脂１３でその外周域を封止している。
次に、上記した組立構造の各部詳細について説明する。まず、金属ベース１は裏面側に放熱フィン１ａを形成したＣｕ，Ａｌなどの金属体で、その上面に絶縁基板２が伝熱結合されている。なお、図示例の金属ベース１は、半導体チップ３，熱応力緩衝部材９をマウントする中央板部と、配線リード材４をマウントする外周枠部とに二分割して半導体チップ３の発熱が外周枠部側に直接伝熱するのを防ぐようにした上で、その裏面側に形成した放熱フィン１ａが外囲ケース５の底壁５ａを貫通して外部に突き出すように配置されており、さらに中央板部には冷媒流路１ｂを形成して半導体チップ３から伝熱して来る熱の放熱性を高めるようにしている。
次に、上記した組立構造の各部詳細について説明する。まず、金属ベース１は裏面側に放熱フィン１ａを形成したＣｕ，Ａｌなどの金属体で、その上面に絶縁基板２が伝熱結合されている。なお、図示例の金属ベース１は、半導体チップ３，熱応力緩衝部材９をマウントする中央板部と、配線リード材４をマウントする外周枠部とに二分割して半導体チップ３の発熱が外周枠部側に直接伝熱するのを防ぐようにした上で、その裏面側に形成した放熱フィン１ａが外囲ケース５の底壁５ａを貫通して外部に突き出すように配置されており、さらに中央板部には冷媒流路１ｂを形成して半導体チップ３から伝熱して来る熱の放熱性を高めるようにしている。
一方、金属ベース１の上に載置した絶縁基板２は、その絶縁層が窒化珪素，窒化ホウ素，窒化アルミニウムなどのセラミックで、その上面側に分割形成した導体パターン２ｂ，２ｃは、半導体チップ３と熱膨張率が均衡する金属系複合材を銀ロウ付けなどして形成するか、線膨張率の比較的高いＣｕ，Ａｌ，Ａｇなどをパターンニングした上に線膨張係数の小さなＷ，Ｍｏを厚膜状にスパッタコートして形成している。なお、絶縁基板２の裏面に形成した導体パターンは銀ロウ，アルミ系ロウなどの高温ロウ材で金属ベース１と接合して伝熱的に一体化しており、そのロウ接合部を符号１０で表す。
また、配線リード材４は、図２で示すように平角導体（Ｃｕ）を逆Ｕ字形に屈曲形成したもので、その両端の脚部が前記した金属ベース１の外周枠部に絶縁基板２を介してロウ付けされており、この位置で配線リード材４の脚部と外部導出端子６との間がボンディングワイヤ７で接続されている。なお、図示例の配線リード材４には上方に起立して封止樹脂１３の外方に露呈する放熱フィン４ａを形成してパッケージ上面側からの放熱性を高めるようにしている。
次に、熱応力緩衝部材９の詳細構造について述べる。すなわち、熱応力緩衝部材９は、配線リード材４などに用いられる金属（Ｃｕ，Ａｌ，Ｃｕ−Ａｌ合金など）に比べてヤング率が低い炭素基材（黒鉛），または線膨張係数が小さな低熱膨張金属基材（Ｍｏ，Ｗ，ＳｉＣなど）の多孔質な焼結体に、前記の基材よりも融点の低い金属（Ｃｕ，Ａｌ，Ｓｎ，Ａｇ，これら金属の合金など）を浸透分散させた複合材で構成されている。ここで、基材に浸透分散させる金属としては、高い導電性と高い伝熱性を有するものが望ましい。すなわち、浸透分散させる金属が基材となる材料に比べて導電性が高ければ、通電時の電気抵抗を基材単体で用いる場合に比べて低くすることができ、また伝熱性が高ければ、通電時に半導体チップ３が発する熱を放熱させるのに有利である。
また、図２で示すように、熱応力緩衝部材９は半導体チップ３の上面および周囲を包囲するように天板部と周囲側壁で構成された箱型形状になり、その周縁脚部が絶縁基板２に形成した導体パターン２ｃに銀ロウ，アルミ系ロウ材などの高温ロウ材で接合されている。なお、そのロウ接合部を図１の符号１０で示す。
さらに、箱型形状になる前記熱応力緩衝部材９について、半導体チップ３の上面主電極（エミッタ電極）３ａと接合する天板部には、金属材の導体ポスト（ポスト状電極）９ａが天板部を貫通して分散形成されている。ここで導体ポスト９ａに用いる金属は、導電性，伝熱性の一方もしくは双方が前記基材に浸透分散された金属の導電性，伝熱性と同等以上のものが望ましい。
さらに、箱型形状になる前記熱応力緩衝部材９について、半導体チップ３の上面主電極（エミッタ電極）３ａと接合する天板部には、金属材の導体ポスト（ポスト状電極）９ａが天板部を貫通して分散形成されている。ここで導体ポスト９ａに用いる金属は、導電性，伝熱性の一方もしくは双方が前記基材に浸透分散された金属の導電性，伝熱性と同等以上のものが望ましい。
この導体ポスト９ａを形成するには、例えば前記炭素基材もしくは前記焼結体の所定箇所（半導体チップ３のエミッタ電極との接合面域）にあらかじめ貫通孔を穿孔しておく。そして、前記炭素基材もしくは前記焼結体に金属を浸透分散させることにより、前記貫通孔に金属が充填れて導体ポスト９ａが同時に形成される。
また、熱応力緩衝部材９の天板部上面には、前記導体ポスト９ａの端面を含めて全域に導体層９ｂをパターン形成しており、さらに半導体チップ３との接合面域から外れた側方位置には封止樹脂１２を注入するための樹脂注入孔９ｃを開口している。なお、側壁面には半導体チップ３のゲート電極３ｂと外部導出端子６との間を接続するボンディングワイヤ７ａの通し穴９ｄを開口しておく。
また、熱応力緩衝部材９の天板部上面には、前記導体ポスト９ａの端面を含めて全域に導体層９ｂをパターン形成しており、さらに半導体チップ３との接合面域から外れた側方位置には封止樹脂１２を注入するための樹脂注入孔９ｃを開口している。なお、側壁面には半導体チップ３のゲート電極３ｂと外部導出端子６との間を接続するボンディングワイヤ７ａの通し穴９ｄを開口しておく。
そして、組立工程では熱応力緩衝部材９の天板部と半導体チップ３の上面主電極３ａとの間を銀ロウ，アルミ系ロウなどの高温ロウ材で接合する。なお、ロウ付けする代わりに最近注目されている金属ナノ粒子ペーストを用いて接合してもよい。また、熱応力緩衝部材９の天板部上面にはその全面域に導体層９ｂをパターン形成した上で、その導体層９ｂの表面にＡｕ，Ａｇ，Ａｌなどを材料とする小径（数１０μｍ程度）なバンプ１１を分散形成しておく。そして、熱応力緩衝部材９の上に配線リード材４を重ねた状態で前記バンプ１１とリード材４とを超音波接合するか、もしくは側方から接合部にレーザー光を照射し、局部加熱して接合する。
なお、熱応力緩衝部材９に導体ポスト９ａを形成する方法としては、炭素基材，金属基材を焼結する以前の前駆体（プリフォーム材）の状態で導体ポスト９ａの形成領域に多数の貫通穴を分散形成しておき、焼結後に行う前記低融点金属（フィラー）の浸透分散工程で同時に前記貫通穴に金属を含浸させ導体ポスト９ａを形成することかできる。もしくは、基材の焼結体に前記の低融点金属を浸透分散させた後に導体ポスト９ａの貫通穴を穿孔しておき、この熱応力緩衝部材９を半導体チップ３に接合する際に高温ロウ材を前記貫通穴に浸透させて導体ポスト９ａを形成すると同時に、この導体ポスト９ａを半導体チップ３の上面主電極３ａに接合することもできる。
また、半導体チップ３との接合後には、熱応力緩衝部材９の天板部に穿孔した樹脂注入穴９ｃを通じて半導体チップ３の周域に封止樹脂１２を注入する。この封止樹脂１２は、耐熱性を確保するためにＰＥＩ（ポリエーテルイミド），ＰＡＩ（ポリアミイミド），ＰＩ（ポリイミド）などの高耐熱性エンジニアリングプラスチックが好ましい。この封止樹脂１２の充填により、樹脂層が半導体チップ３を保護してチップ表面からの放電，および上面主電極の酸化腐食を防止するとともに、半導体チップ３／熱応力緩衝部材９間を接合したロウ接合部の周縁自由端に生じる歪の集中を分散緩和させることができる。なお、熱応力緩衝部材９を取り囲んで外囲ケース５の内方に充填した封止樹脂１３は、前記した封止樹脂１２に比べて耐熱温度の低い樹脂でよい。
上記の組立構造により、半導体チップ３と配線リード材（Ｃｕ）との間に介挿した熱応力緩衝部材９が次記のように機能し、半導体チップ３とリード材４との大きな熱膨張差による部品間接合部の熱応力を軽減する。
すなわち、熱応力緩衝板９を、配線リード材（Ｃｕ）４に比べてヤング率が低い炭素基材（黒鉛）の焼結体を母材とした複合材で構成すれば、半導体チップ３／配線リード材４の熱膨張差に起因する熱応力を低ヤング率の熱応力緩衝部材９が吸収してロウ接合部に作用する熱応力を緩和する。また、熱応力緩衝部材９を、配線リード材（Ｃｕ）４に比べて線膨張係数が小さい低熱膨張金属（Ｍｏ，Ｗ，ＳｉＣなど）の焼結体を母材とした複合材で構成すれば、半導体チップ３／熱応力緩衝部材９，および熱応力緩衝部材９／配線リード材４の間の熱膨張差が縮小し、この熱膨張差に起因して部品間のロウ付け接合部に作用する熱応力を低減してヒートサイクル耐性が向上する。しかも、熱応力緩衝部材９の基材（多孔質焼結体）には前記した良導電性，良伝熱性の低融点金属が浸透分散され、さらに半導体チップ３との間の接合面域には導体ポスト９ａが形成されている。これにより、半導体チップ３とリード材４との間に高い導電路と高い放熱経路が確保されとともに、熱応力緩衝部材９が半導体チップ３に対するヒートスプレッダとして機能してチップの局部的な温度上昇を緩和できる。
すなわち、熱応力緩衝板９を、配線リード材（Ｃｕ）４に比べてヤング率が低い炭素基材（黒鉛）の焼結体を母材とした複合材で構成すれば、半導体チップ３／配線リード材４の熱膨張差に起因する熱応力を低ヤング率の熱応力緩衝部材９が吸収してロウ接合部に作用する熱応力を緩和する。また、熱応力緩衝部材９を、配線リード材（Ｃｕ）４に比べて線膨張係数が小さい低熱膨張金属（Ｍｏ，Ｗ，ＳｉＣなど）の焼結体を母材とした複合材で構成すれば、半導体チップ３／熱応力緩衝部材９，および熱応力緩衝部材９／配線リード材４の間の熱膨張差が縮小し、この熱膨張差に起因して部品間のロウ付け接合部に作用する熱応力を低減してヒートサイクル耐性が向上する。しかも、熱応力緩衝部材９の基材（多孔質焼結体）には前記した良導電性，良伝熱性の低融点金属が浸透分散され、さらに半導体チップ３との間の接合面域には導体ポスト９ａが形成されている。これにより、半導体チップ３とリード材４との間に高い導電路と高い放熱経路が確保されとともに、熱応力緩衝部材９が半導体チップ３に対するヒートスプレッダとして機能してチップの局部的な温度上昇を緩和できる。
また、熱応力緩衝部材９および配線リード材４はその脚部が絶縁基板２に接合されており、該絶縁基板２を介して金属ベース１と伝熱的に結合されている。これにより、半導体チップ３の上面側から熱応力緩衝部材９，配線リード材４に伝熱した熱は停滞なく金属ベース１に伝熱してここから外部に熱放散される。加えて配線リード材４の上面に放熱フィン４ａを形成しておくことで、上面側からの放熱性がより一層向上する。
なお、半導体装置を設置する周囲環境の制約から配線リード材５の放熱フィン４ａを風冷できないような場合には、放熱フィン４ａの相互間に水冷パイプなどの冷媒流路を圧入して液冷することも可能である。この場合には通電路となる配線リード材４と冷媒流路との間を電気的に絶縁するために、放熱フィン４ａの表面にはセラミック，樹脂などの絶縁材をコーティングしておくようにするのがよい。
また、以上述べた本発明による実施例の半導体装置は、図１に示した組立構造に限定されるものではなく、細部の構造において様々な変更が可能である。
例えば、図１の構造においては、半導体チップ３のゲート端子３ｂから引出したボンディングワイヤ７ａを熱応力緩衝部材９の側壁に開口した穴９ｄを通じて外部導出端子６に接続するようにしているが、熱応力緩衝部材９に穴９ｄを穿孔せずに、図３で示すようにゲート端子３ｂに接続したボンディングワイヤを７ａと７ｂとに分割した上で、ボンディングワイヤ７ａを熱応力緩衝部材９の内側で絶縁基板の導体パターン２ｃに接合し、他方の分割ボンディングワイヤ７ｂを熱応力緩衝部材９の外側で絶縁基板２の導体パターン２ｃと外部導出端子６との間に接続してもよい。
例えば、図１の構造においては、半導体チップ３のゲート端子３ｂから引出したボンディングワイヤ７ａを熱応力緩衝部材９の側壁に開口した穴９ｄを通じて外部導出端子６に接続するようにしているが、熱応力緩衝部材９に穴９ｄを穿孔せずに、図３で示すようにゲート端子３ｂに接続したボンディングワイヤを７ａと７ｂとに分割した上で、ボンディングワイヤ７ａを熱応力緩衝部材９の内側で絶縁基板の導体パターン２ｃに接合し、他方の分割ボンディングワイヤ７ｂを熱応力緩衝部材９の外側で絶縁基板２の導体パターン２ｃと外部導出端子６との間に接続してもよい。
また、放熱用金属ベース１についても、放熱性に厳しい条件が課せられなければ、図示例のように半導体チップ２と熱応力緩衝部材９の脚部を搭載する中央板部と、配線リード材４の脚部を搭載する外周枠部とに分割せずに一枚板で構成してもよい。
１ 放熱用金属ベース
１ａ 放熱フィン
１ｂ 冷媒流路
２ 絶縁基板
２ｂ，２ｃ 上面側の導体パターン
３ 半導体チップ
３ａ 上面側主電極
４ 配線リード材
４ａ 放熱フィン
５ 外囲ケース
６ 外部導出端子
９ 熱応力緩衝部材
９ａ 導体ポスト
９ｂ 導体パターン
９ｃ 樹脂注入穴
１０ ロウ付け接合部
１１ バンプ
１２ 封止樹脂（内部側）
１３ 封止樹脂（外部側）
１ａ 放熱フィン
１ｂ 冷媒流路
２ 絶縁基板
２ｂ，２ｃ 上面側の導体パターン
３ 半導体チップ
３ａ 上面側主電極
４ 配線リード材
４ａ 放熱フィン
５ 外囲ケース
６ 外部導出端子
９ 熱応力緩衝部材
９ａ 導体ポスト
９ｂ 導体パターン
９ｃ 樹脂注入穴
１０ ロウ付け接合部
１１ バンプ
１２ 封止樹脂（内部側）
１３ 封止樹脂（外部側）
Claims (7)
- 放熱用金属ベースに伝熱接合した絶縁基板の上に半導体チップ、および該半導体チップの上面主電極に接続する配線リード材を搭載し、かつその周域を樹脂封止してなる半導体装置において、
炭素基材または金属基材に、これら基材よりも融点が低い低融点金属を浸透分散させて複合化した複合材からなる熱応力緩衝部材を、前記半導体チップと前記配線リード材との間に介挿して接合した半導体装置であって、
前記熱応力緩衝部材は、前記半導体チップおよび配線リード材に接合される天板部と、前記絶縁基板上の導体パターンに接合される脚部を有する箱型形状になり、該熱応力緩衝部材と前記絶縁基板との間に絶縁性の樹脂を充填して半導体チップを封止したことを特徴とする半導体装置。 - 放熱用金属ベースに伝熱接合した絶縁基板の上に半導体チップ、および該半導体チップの上面主電極に接続する配線リード材を搭載し、かつその周域を樹脂封止してなる半導体装置において、
炭素基材または金属基材に、これら基材よりも融点が低い低融点金属を浸透分散させて複合化した複合材からなる熱応力緩衝部材を、前記半導体チップと前記配線リード材との間に介挿して接合した半導体装置であって、
前記熱応力緩衝部材は、該熱応力緩衝部材を貫通し前記半導体チップと前記配線リード材との間を接続する導体ポストを有することを特徴とする半導体装置。 - 放熱用金属ベースに伝熱接合した絶縁基板の上に半導体チップ、および該半導体チップの上面主電極に接続する配線リード材を搭載し、かつその周域を樹脂封止してなる半導体装置の製造方法において、
炭素基材または金属基材に、これら基材よりも融点が低い低融点金属を浸透分散させて複合化した熱応力緩衝部材を構成し、該熱応力緩衝部材を前記半導体チップと前記配線リード材との間に介挿して接合する半導体装置の製造方法であって、
前記熱応力緩衝部材の基材に貫通孔を穿孔しておき、該基材に前記の低融点金属を浸透分散させて複合化する際に、前記貫通孔にも前記低融点金属を充填して前記半導体チップと前記配線リード材との間を接続するための導体ポストを形成することを特徴とする半導体装置の製造方法。 - 放熱用金属ベースに伝熱接合した絶縁基板の上に半導体チップ、および該半導体チップの上面主電極に接続する配線リード材を搭載し、かつその周域を樹脂封止してなる半導体装置の製造方法において、
炭素基材または金属基材に、これら基材よりも融点が低い低融点金属を浸透分散させて複合化した熱応力緩衝部材を構成し、該熱応力緩衝部材を前記半導体チップと前記配線リード材との間に介挿して接合する半導体装置の製造方法であって、
前記熱応力緩衝部材を半導体チップに接合する際に、前記基材に前記低融点金属を浸透分散させて複合化させ、同時にこの低融点金属にて熱応力緩衝部材と半導体チップとを接合することを特徴とする半導体装置の製造方法。 - 請求項３に記載の半導体装置の製造方法において、
前記熱応力緩衝部材を半導体チップに接合する際に、前記基材に前記低融点金属を浸透分散させて複合化させ、同時にこの低融点金属にて熱応力緩衝部材と半導体チップとを接合することを特徴とする半導体装置の製造方法。 - 請求項４または５に記載の半導体装置の製造方法において、
前記熱応力緩衝部材は、前記半導体チップに接合される天板部と前記絶縁基板上の導体パターンに接合される脚部を有し、該熱応力緩衝部材の基材に浸透分散させた前記低融点金属にて熱応力緩衝部材の天板部と前記半導体チップとの間、および前記応力緩衝部材の脚部と前記絶縁基板上の導体パターンとの間をそれぞれ接合することを特徴とする半導体装置の製造方法。 - 請求項６に記載の半導体装置の製造方法において、
前記熱応力緩衝部材には半導体チップとの接合面域から外れた位置に樹脂注入孔を形成しておき、該樹脂注入孔を通じて前記熱応力緩衝部材と前記絶縁基板との間に絶縁性の樹脂を注入し、該樹脂により半導体チップを封止することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006216326A JP5023604B2 (ja) | 2006-08-09 | 2006-08-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006216326A JP5023604B2 (ja) | 2006-08-09 | 2006-08-09 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008042041A JP2008042041A (ja) | 2008-02-21 |
| JP5023604B2 true JP5023604B2 (ja) | 2012-09-12 |
Family
ID=39176699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006216326A Expired - Fee Related JP5023604B2 (ja) | 2006-08-09 | 2006-08-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5023604B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5017977B2 (ja) * | 2006-09-14 | 2012-09-05 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
| JP5709299B2 (ja) | 2010-09-29 | 2015-04-30 | ローム株式会社 | 半導体パワーモジュールおよびその製造方法 |
| JP5521130B1 (ja) | 2012-08-30 | 2014-06-11 | パナソニック株式会社 | 電子部品パッケージおよびその製造方法 |
| US9449937B2 (en) | 2012-09-05 | 2016-09-20 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device and method for manufacturing the same |
| WO2015045648A1 (ja) * | 2013-09-30 | 2015-04-02 | 富士電機株式会社 | 半導体装置、半導体装置の組み立て方法、半導体装置用部品及び単位モジュール |
| JP2014135527A (ja) * | 2014-04-30 | 2014-07-24 | Rohm Co Ltd | 半導体パワーモジュールおよびその製造方法 |
| JP6160935B2 (ja) * | 2015-10-01 | 2017-07-12 | ローム株式会社 | 半導体パワーモジュール |
| JP7136647B2 (ja) * | 2018-09-27 | 2022-09-13 | 京セラ株式会社 | 電子部品搭載用パッケージおよびそれを用いた電子装置 |
| CN113539989B (zh) * | 2020-04-13 | 2023-07-21 | 烽火通信科技股份有限公司 | 一种多芯片散热封装结构及封装方法 |
| CN117767092B (zh) * | 2023-12-18 | 2024-06-28 | 武汉光至科技有限公司 | 一种缓解加工应力及螺纹应力的激光腔体结构 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000049280A (ja) * | 1998-07-31 | 2000-02-18 | Toshiba Corp | 半導体装置とその製造方法 |
| JP2004298962A (ja) * | 2003-03-17 | 2004-10-28 | Mitsubishi Materials Corp | はんだ接合材及びこれを用いたパワーモジュール基板 |
| JP4344934B2 (ja) * | 2003-05-16 | 2009-10-14 | 日立金属株式会社 | 高熱伝導・低熱膨張複合材及び放熱基板並びにこれらの製造方法 |
-
2006
- 2006-08-09 JP JP2006216326A patent/JP5023604B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008042041A (ja) | 2008-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5023604B2 (ja) | 半導体装置 | |
| JP6234630B2 (ja) | パワーモジュール | |
| JP3525832B2 (ja) | 半導体装置 | |
| JP5965687B2 (ja) | パワー半導体モジュール | |
| CN109314063B (zh) | 电力用半导体装置 | |
| CN108735692B (zh) | 半导体装置 | |
| WO2014097798A1 (ja) | 半導体装置 | |
| JP2007251076A (ja) | パワー半導体モジュール | |
| JP2019040971A (ja) | 半導体装置 | |
| JP2012079914A (ja) | パワーモジュールおよびその製造方法 | |
| JP2007088030A (ja) | 半導体装置 | |
| JP2011243839A (ja) | 電力用半導体装置 | |
| JP3599057B2 (ja) | 半導体装置 | |
| CN113224015A (zh) | 半导体模块和半导体模块的制造方法 | |
| JP6945418B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4146888B2 (ja) | 半導体モジュールと半導体モジュールの製造方法 | |
| JP4023032B2 (ja) | 半導体装置の実装構造及び実装方法 | |
| JP2012209470A (ja) | 半導体装置、半導体装置モジュール及び半導体装置の製造方法 | |
| JP7490974B2 (ja) | 半導体モジュール及び半導体モジュールの製造方法 | |
| JP4797492B2 (ja) | 半導体装置 | |
| WO2019207996A1 (ja) | 半導体装置およびその製造方法 | |
| JP4861200B2 (ja) | パワーモジュール | |
| WO2023203688A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| WO2023136264A1 (ja) | 樹脂封止型半導体装置 | |
| JP4277582B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080204 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090616 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100113 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120522 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120604 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |