JP5022392B2 - ペーストバンプを用いた印刷回路基板の製造方法 - Google Patents

ペーストバンプを用いた印刷回路基板の製造方法 Download PDF

Info

Publication number
JP5022392B2
JP5022392B2 JP2009025296A JP2009025296A JP5022392B2 JP 5022392 B2 JP5022392 B2 JP 5022392B2 JP 2009025296 A JP2009025296 A JP 2009025296A JP 2009025296 A JP2009025296 A JP 2009025296A JP 5022392 B2 JP5022392 B2 JP 5022392B2
Authority
JP
Japan
Prior art keywords
paste
substrate
bump
paste bump
core substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009025296A
Other languages
English (en)
Other versions
JP2009124173A (ja
Inventor
モク、ジー−ソー
リュウ、チャン−スプ
リー、エウン−スク
セオ、ヨウン−ソー
シン、ヘー−ブン
オー、ヨーン
セオ、ビュン−バエ
キム、タエ−キュン
パク、ドン−ジン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020050109850A external-priority patent/KR100704922B1/ko
Priority claimed from KR1020050109855A external-priority patent/KR100704927B1/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2009124173A publication Critical patent/JP2009124173A/ja
Application granted granted Critical
Publication of JP5022392B2 publication Critical patent/JP5022392B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50Fixed connections
    • H01R12/51Fixed connections for rigid printed circuits or like structures
    • H01R12/52Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H01R12/523Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures by an interconnection through aligned holes in the boards or multilayer board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0353Making conductive layer thin, e.g. by etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

本発明は、印刷回路基板に関するもので、より詳細には、ペーストバンプを用いた印刷回路基板およびその製造方法に関する。
銅箔積層板(CCL)などのコア基板の表面にアディティブ(additive)工法またはサブトラクティブ(subtractive)工法などを適用して内層回路を形成し、絶縁層および金属層を順次積層(build−up)して内層回路と同一な方法で外層回路を形成することにより製造される多層印刷回路基板が知られている。
多層印刷回路基板の製造過程では、各層の回路パターン間の電気的連結または回路パターンと電子素子との電気的連結などのためにIVH(Interstitial via hole)、BVH(Blind via hole)、PTH(Plated through hole)などの多様なビアホールが形成される。このうち、断面上基板の全体の厚さを貫通して形成されるPTHは、上述した電気的連結の機能以外にも基板の中から発生する熱を基板の外部に放出する放熱ホール(hole)の役目もする。
電子部品の発達により、印刷回路基板の高密度化のための回路パターンの層間の電気的連結および微細回路配線が適用されたHDI(high density interconnection)基板の性能を向上させる技術が要求されている。すなわち、HDI基板の性能向上のためには、回路パターンの層間の電気的連結の技術および設計の自由度を確保する技術が必要である。
従来の技術による多層印刷回路基板の製造工程は、先ず、CCLなどのコア基板に機械的ドリリング(mechanical drilling)などによりIVHなどのビアホールを穿孔し、コア基板の表面およびビアホールの内周面に化学銅メッキあるいは電気銅メッキなどでメッキ層を形成し、IVHの内部空間を充填した後表面を研磨し、コア基板の表面にアディティブ工法またはサブトラクティブ工法などを適用して内層回路を形成した後、回路を検査する。
次に、表面処理およびRCC(resin coated copper)などの積層によりビルドアップを行い、回路パターンの層間の電気的連結のためのビアホールをレーザドリリングなどで形成してビアホールの表面をメッキした後、積層された基板の表面に外層回路を形成して回路を検査する。回路パターンの層を追加するためには、また表面処理およびRCCなどを積層し、ビアホールを形成してビアホールの表面をメッキした後、外層回路を形成する。このようなビルドアップ工程を行って所望の数の回路パターン層を形成する。
すなわち、コア基板の表面に絶縁材を積層した後、表面に金属層を形成するかまたは、RCC(Resin coated copper)などのように表面に金属層の形成されている絶縁材を積層し、レーザドリリング等により金属層と内層回路間の電気的連結のためにBVHを加工し、機械的ドリリングなどで印刷回路基板の断面全体を貫くPTHを穿孔して、絶縁材の表面に内層回路と同一な方法で外層回路を形成した後、PTHの内周面をメッキ処理することで、PTHが放熱ホールの機能をする。
しかし、このような従来の多層印刷回路基板の製造工程は、携帯電話などの適用製品の価格下落に応ずる低費用(low cost)の要請、量産性を高めるためのリードタイム(lead−time)短縮に対する要請などを満足させ得ないという問題があり、このような問題を解決することができる新しい製造工程が要求されている。
また、従来技術は、工程が複雑で、費用および時間が多く所要されるメッキ工程が要求されるし、PTHによる熱放出の効果が十分ではなく、メッキ層を形成した後に回路パターンを形成する場合、メッキ層による回路パターンの厚さの増加が微細回路形成に障害となる問題がある。
一方、従来技術の複雑な工程を単純化し、一括積層により迅速で安価の多層印刷回路基板を製造するために、図1に示したように銅箔板3にペースト(paste)を印刷してバンプ(bump)2'を形成し、ここに絶縁材1を積層させてペーストバンプ基板4を予め製造することにより簡単で容易な積層工程が行われる、いわゆる「(B2)it」(Buried bump interconnection technology)技術が常用化されている。
従来のペーストバンプ基板では、銅箔板に導電性ペーストでバンプを形成したペーストバンプ基板を用いることにより簡単で容易に高密度電子部品の端子間の接続が可能である。しかしながら、上記発明はペーストバンプ基板だけで全層IVHを具現するので構造的に脆弱である。したがって、高電圧、高周波環境下では短絡する場合があるので、ペーストバンプを基板のビアホールに充填させてPTHによる放熱特性を改善することができなかった。
本発明の一実施例によれば、(a)コア基板を穿孔してビアホールを形成する段階と、(b)ビアホールをフィル(Fill)メッキで充填し、コア基板の表面に回路パターンを形成する段階と、(c)コア基板の表面にペーストバンプ(paste bump)基板を積層する段階と、(d)ペーストバンプ基板の表面に外層回路を形成する段階とを含むペーストバンプを用いた印刷回路基板の製造方法を提供する。
また、コア基板は、表面に銅箔層が積層された銅箔積層板(CCL)が好ましい。段階(a)の前にビアホールの形成される位置の銅箔層を除去する段階をさらに含むことができる。段階(a)と段階(b)の間にハーフ(half)エッチングにより銅箔層の厚さを減らす段階をさらに含むことができる。ビアホールはBVH(Blind via hole)が好ましい。
ペーストバンプ基板は、(e)銅箔板にペーストバンプを印刷する段階と、(f)ペーストバンプを硬化させる段階と、(g)ペーストバンプが絶縁材を貫くように銅箔板に絶縁材を積層する段階とを経て形成されることが好ましい。
フィルメッキによりビアホールに充填されるメッキ層は、ディンプル(dimple)を含み、ペーストバンプは、ディンプルの位置に対応して形成されることが好ましい。ペーストバンプはメッキ層より強度が低く、絶縁材より強度が高いことが好ましい。ペーストバンプは、シルバーペースト(silver paste)を含むことができる。
段階(c)と段階(d)の間に、コア基板にペーストバンプ基板を圧着する段階をさらに含むことができる。
また、第1コア基板と第2コア基板と外層基板を一括積層して印刷回路基板を製造する方法において、第1コア基板は、(a)コア部材の一面にBVH(Blind via hole)を形成する段階と、および(b)BVHをフィル(Fill)メッキで充填しコア部材の表面に回路パターンを形成する段階とを経て形成されるし、第2コア基板は、(c)第1コア基板においてBVHの形成された位置のコア部材の他面にコアバンプを結合する段階と、(d)コアバンプを硬化させる段階と、(e)コアバンプが絶縁材を貫くようにコア部材の他面にコア絶縁材を積層する段階とを経て形成され、外層基板は、(f)銅箔板に外層バンプを結合する段階と、(g)外層バンプを硬化させる段階と、および(h)外層バンプが外層絶縁材を貫くように銅箔板に外層絶縁材を積層する段階とを経て形成されるペーストバンプを用いた印刷回路基板の製造方法が提供される。
コア部材としては表面に銅箔層の積層された銅箔積層板(CCL)が好ましい。段階(a)の前にBVHの形成される位置の銅箔層を除去する段階をさらに含むことができる。段階(a)と段階(b)の間にハーフ(half)エッチングで銅箔層の厚さを減らす段階をさらに含むことができる。
コアバンプまたは外層バンプは、シルバーペースト(silver paste)を印刷して形成され得る。フィルメッキでBVHに充填されるメッキ層はディンプル(dimple)を含み、コアバンプまたは外層バンプはディンプルの位置に対応して形成されることが好ましい。
印刷回路基板は、複数の第1コア基板または複数の第2コア基板をコアバンプまたは外層バンプがディンプルの位置に対応するように整列して積層した後、外層基板を圧着して形成されることができる。
また、コア基板と、コア基板に形成されるBVH(Blind via hole)と、コア基板の表面に形成される回路パターンと、BVHに充填されるメッキ層と、メッキ層に含まれるディンプルと、コア基板に積層されるペーストバンプ基板を含むが、ペーストバンプ基板は銅箔板にペーストバンプを結合し、ペーストバンプが絶縁材を貫くように銅箔板に絶縁材を積層して形成されるペーストバンプを用いた印刷回路基板を提供する。
コア基板は、表面に銅箔層の積層された銅箔積層板(CCL)であることが好ましい。ペーストバンプは、ディンプルの位置に対応して結合されることが好ましい。ペーストバンプはディンプルに充填され、メッキ層と電気的に繋がることが好ましい。ペーストバンプはメッキ層より強度が低く、絶縁材より強度の高いことが好ましい。銅箔板の一部を除去して形成される外層回路をさらに含むことができる。
一方、コア基板とペーストバンプ基板の間に介在される追加基板をさらに含むが、追加基板は、追加基板の一面に形成される追加BVH(Blind via hole)と、追加基板の表面に形成される追加回路パターンと、追加BVHに充填される追加メッキ層と、追加メッキ層に含まれる追加ディンプルと、追加BVHの形成された位置の追加基板の他面に結合される追加バンプを含むが、追加バンプはディンプルに充填されてメッキ層と電気的に繋がり、ペーストバンプは追加ディンプルに充填されて追加メッキ層と電気的に繋がることが好ましい。
ペーストバンプと追加メッキ層とメッキ層は全層IVH(interstitial via hole)を形成することができる。
本発明の他の実施例によると、(a)コア基板を穿孔してビアホールを形成する段階と、(b)コア基板の表面に内層回路を形成する段階と、(c)コア基板の表面にペーストバンプ(paste bump)基板を積層する段階と、および(d)ペーストバンプ基板の表面に外層回路を形成する段階とを含むペーストバンプを用いた印刷回路基板の製造方法を提供する。
コア基板は銅箔積層板(CCL)が好ましいし、段階(a)は機械的ドリリングによりビアホールを穿孔することを含むことが好ましい。段階(a)はビアホールの内周面にメッキ層を形成することをさらに含むことができる。
ペーストバンプ基板は、(e)銅箔板にビアホールの形成された位置にペーストバンプを印刷する段階と、(f)ペーストバンプを硬化させる段階とを経て形成されることが好ましい。段階(f)以後にペーストバンプが絶縁材を貫くように銅箔板に絶縁材を積層する段階をさらに含むことができる。
ペーストバンプは、シルバーペースト(silver paste)を含むことができる。ペーストバンプの量は、ビアホールに充填されるようにビアホールの大きさに応じて決まることが好ましい。ペーストバンプはコア基板より強度が低く、絶縁材より強度が高いことが好ましい。ペーストバンプは、内層回路と外層回路を電気的に連結するBVH(blind via hole)の形状に形成されることが好ましい。
段階(c)は、コア基板の両面にてペーストバンプ基板を積層する段階を含むことができる。段階(c)と段階(d)の間のコア基板の両面にてペーストバンプ基板を圧着する段階をさらに含むことができる。
また、コア基板と、コア基板の一部を穿孔して形成されるビアホールと、コア基板の表面に形成される内層回路と、コア基板の表面に積層されて銅箔層にペーストバンプを結合し絶縁材を積層して形成されるペーストバンプ基板と、ペーストバンプ基板の表面に形成される外層回路を含むが、ペーストバンプはビアホールの位置に対応して結合されるし、ビアホールはペーストバンプで充填されるペーストバンプを用いた印刷回路基板が提供される。
コア基板は、銅箔積層板(CCL)であることが好ましい。ビアホールの内周面にはメッキ層を形成することができる。ビアホールがペーストバンプの形状に対応する形状に形成されるようにビアホールの入口から深さ方向にメッキ層の厚さが変わることが好ましい。メッキ層の厚さはビアホールの入口から深さ方向に行くほど増加することが好ましい。
ペーストバンプ基板は、銅箔板にペーストバンプを印刷し、ペーストバンプを硬化させた後、ペーストバンプが絶縁材を貫くように銅箔板に絶縁材を積層して形成されることが好ましい。
ペーストバンプは、シルバーペースト(silver paste)を含むことができる。ペーストバンプの量は、ビアホールの大きさに応じて決まることが好ましい。ペーストバンプはコア基板より強度が低く、絶縁材より強度が高いことが好ましい。
ペーストバンプは、内層回路と外層回路を電気的に連結するBVHの形状に形成されることが好ましい。ペーストバンプ基板はコア基板の両面で積層されることが好ましい。
本発明によれば、メッキされたコア基板のBVHの強度が増加することにより構造的に安定した全層IVH構造を具現することができ、並列的なプロセスおよび一括積層により製造時間が減り、最外層に積層されるペーストバンプ基板の銅箔板により微細回路具現が容易になり、メッキおよびドリル工程が一部省略されて製造費用が低減されるし、回路パターンの層間の接続面積が増加して接続信頼性が向上され、ディンプルカバレージ(dimple coverage)が可能となる。
また、ペーストバンプを用いてコア基板に形成されるビアホールを充填することで、放熱ホールによる熱放出の効果が向上されるし、全層IVH積層構造を具現することができて回路パターンの層間の電気的連結パス(path)が短くなるので、インダクタンスノイズ(Inductance noise)が減少する。
また、ペーストバンプ基板を一括積層して多層印刷回路基板が製造されるので、工程が単純化になり、リードタイム(Lead time)が短縮され、製造費用が低減されるし、銅箔層を含むペーストバンプ基板を積層して外層回路を形成するので外層にメッキ工程が省略され得るし、銅箔層に直接サブトラクティブ(subtractive)工法を適用してより微細な回路パターンを形成することができる。
従来技術によるペーストバンプ基板を示す断面図である。 本発明の好ましい一実施形態によるペーストバンプを用いた印刷回路基板の製造方法を示すフローチャートである。 本発明の好ましい他の実施形態によるペーストバンプを用いた印刷回路基板の製造方法を示すフローチャートである。 本発明の好ましい一実施形態によるペーストバンプを用いた印刷回路基板の製造工程を示すフローである。 本発明の好ましい一実施形態によるペーストバンプを用いた印刷回路基板を示す断面図である。 本発明の好ましい一実施形態によるペーストバンプを用いた印刷回路基板と、従来技術によるペーストバンプを用いた印刷回路基板の構造的な安全性を比べた断面図である。 本発明の好ましい一実施形態によるペーストバンプを用いた印刷回路基板の全層IVH構造を示す写真である。 本発明の好ましい他の実施形態によるペーストバンプを用いた印刷回路基板の全層IVH構造を示す写真である。 本発明の好ましい一実施形態によるペーストバンプを用いた印刷回路基板のディンプルカバレージ(dimple coverage)を示す写真である。 本発明の好ましい他の実施形態によるペーストバンプを用いた印刷回路基板の製造方法を示すフローチャートである。 本発明の好ましい他の実施形態によるペーストバンプを用いた印刷回路基板の製造工程を示すフローである。 本発明の好ましい他の実施形態によるペーストバンプを用いた印刷回路基板を示す断面図である。 本発明の好ましい他の実施形態によるペーストバンプを用いた印刷回路基板を示す断面図である。
以下、本発明によるペーストバンプを用いた印刷回路基板およびその製造方法の好ましい実施形態を添付図面を参照して詳しく説明する。添付図面を参照して説明することにおいて、図面符号にかかわらず等しい構成要素は等しい参照符号を付与してこれに対する重複する説明は略する。
図2は本発明の好ましい一実施形態によるペーストバンプを用いた印刷回路基板の製造方法を示したフローチャートである。
本実施形態は、コア基板に形成されるBVHをメッキし、BVHの位置の銅箔板にペーストバンプを印刷した後、絶縁材を積層して形成されるペーストバンプ基板をコア基板に一括積層することで多層印刷回路基板の製造費用を減らし製造時間を縮めるためのものであって、これのために先ず段階100で、コア基板を穿孔してビアホールを形成する。
通常コア基板は、表面に銅箔層が積層されている銅箔積層板(CCL)を用いることが、効率的な回路パターンを形成するのに効果的である。一方、本実施形態では、ビアホールとしてBVH(Blind via hole)を例に挙げて説明するが、本実施形態によるビアホールが必ずBVHに限定されることではない。
このようにコア基板として銅箔積層板を用いる場合には、コア基板の一部を除去してBVHを形成する前に、段階90のように、BVHが形成される部分の銅箔層を予め除去し、BVH形成のための開放部(window)を予め形成して置くことが好ましい。
次に、段階110で、BVHの表面をフィル(Fill)メッキしてメッキ層を形成し、コア基板の表面に回路パターンを形成する。通常BVHにフィルメッキをすると、表面が平坦にメッキされなく、所定の凹部、すなわち、ディンプル(dimple)が形成される。しかし、本実施形態が、必ずメッキ層にディンプルが形成される場合に限定されるものではなく、ディンプルが形成されなく表面が平坦にメッキされる場合にも適用され得る。
BVHをメッキする過程において、コア基板の表面にもメッキ層が形成されるので、コア基板の表面に形成される銅箔層の厚さが増加することになり、これはコア基板の表面に微細な回路パターンの形成に障害となる。この場合、BVHにメッキをする前にハーフ(half)エッチングでコア基板表面の銅箔層の厚さをある程度減らした後にメッキをすることで(段階105)、コア基板表面のメッキ層の厚さを増加させなく要求される精度の回路パターンを形成することができる。
段階120に、コア基板の表面にペーストバンプ(paste bump)基板を積層するフローが示されている。ペーストバンプ基板は、段階122での銅箔板の表面にペーストバンプを印刷し、段階124で、印刷されたペーストバンプを硬化させることで形成される。
このようにペーストバンプ基板を別途に製造してコア基板に一括積層することにより印刷回路基板の製造工程が短縮されるし、このような一括積層工程をより効率的にするためには、段階126で、ペーストバンプが形成されている銅箔板に絶縁材を積層する。
ペーストバンプ基板をコア基板に積層することで、ペーストバンプとコア基板に形成されているBVHのメッキ層と電気的に繋がるので、銅箔板に積層される絶縁材の厚さはペーストバンプの高さより低くして、ペーストバンプの先端が絶縁材の表面に露出させることが好ましい。
銅箔板に印刷されて硬化されたペーストバンプは、コア基板のメッキ層より強度が低く、絶縁材より強度が高いことが好ましい。これにより銅箔板に絶縁材を積層すると、ペーストバンプが変形されることなく絶縁材を貫いて絶縁材の表面に露出させる。
また、ペーストバンプ基板をコア基板に積層の後圧着してペーストバンプをメッキ層と電気的に繋げる過程において、ペーストバンプによるメッキ層の損傷を防止するためには、ペーストバンプの強度がコア基板のメッキ層の強度より低いことが好ましい。
ペーストバンプ基板をコア基板に積層する過程にいおいて、ペーストバンプの位置をBVHの位置に整列させ、ペーストバンプ基板をコア基板に圧着すると(段階125)、ペーストバンプが上述したメッキ層のディンプルの形状に応じて変形されてディンプルに充填される。こうしてペーストバンプとコア基板のメッキ層が付着されて電気的に繋がることになる。
通常ペーストバンプの材料としては、シルバーペースト(silver paste)が用いられるが、ペーストの強度、費用、適用性などを考慮して当業者に自明な範囲で別の種類のペーストが用いられることもできる。
最後に、段階130で、ペーストバンプ基板の表面に外層回路を形成して多層印刷回路基板を完成する。外層回路が形成されるペーストバンプ基板の表面は、上述した銅箔板に該当されるし、外層回路形成のためのBVHドリリング、メッキなどの工程を必要としないので、従来技術のようにコア基板にRCCなどを積層しメッキすることで銅箔層の厚さが増加する問題のない、外層回路の具現において微細回路パターンを容易に形成することができる。
図3は、本実施形態の好ましい他の実施形態によるペーストバンプを用いた印刷回路基板の製造方法を示したフローチャートである。
本実施形態による多層印刷回路基板を製造する工程は、必ず一つのコア基板にペーストバンプ基板を積層することに限定されなく、複数のコア基板とペーストバンプ基板を一括積層することも含む。以下2個のコア基板と外層基板であるペーストバンプ基板を一括積層して多層印刷回路基板を製造する場合を例に挙げて説明する。
すなわち、段階200で、第1コア基板、第2コア基板および外層基板であるペーストバンプ基板を一括積層し、印刷回路基板を製造するためには、先ず、第1コア基板210は、段階214で、コア部材の一面にBVHを形成し、段階218で、BVHをフィルメッキにより充填し、コア基板の表面に回路パターンを形成する。
上述したように、コア部材には、銅箔積層板(CCL)を用いることが好まし、この場合、段階212で、BVHを形成する前にBVHの形成される部分の銅箔層を予め除去して開放部(window)を用意することが好ましい。また、BVHを形成してメッキする前に、段階216のようにハーフ(half)エッチングで銅箔層の厚さを減らして微細回路を具現することができるようにする。
次に、第2コア基板220は、第1コア基板とともに一括積層して多層印刷回路基板を形成するためのものであって、第1コア基板と同一な形態に形成された基板にペーストバンプを結合させて形成される。
すなわち、第2コア基板は、段階222で、第1コア基板のBVHの形成された位置に対応して、コア部材のBVHの形成された面の反対側面にコアバンプを結合し、段階224で、コアバンプを硬化させることで形成される。コアバンプは、上述したペーストバンプと同一方式により形成することが製造上に効率的である。ただ、本実施形態が必ずコアバンプとペーストバンプが等しいものに限定されることではない。
コアバンプを結合した後には上述したペーストバンプ基板の場合と同様に、段階226で、コアバンプが絶縁材を貫くようにコア部材の他面にコア絶縁材を積層して第2コア基板を完成する。このように第1コア基板と第2コア基板の間に充填される絶縁材を予め積層して置くことで一括積層による迅速な製造が可能となる。
最後に、外層基板230は、上述のペーストバンプ基板と同一な形態であって、段階232で、銅箔板に外層バンプを結合し、段階234で、外層バンプを硬化させた後、段階236で、外層バンプが絶縁材を貫くように銅箔板に外層絶縁材を積層して形成される。外層基板に対する詳細な説明は略する。
第2コア基板を第1コア基板に積層する過程において、コアバンプは、第1コア基板に形成されたBVHのディンプル(dimple)に充填され、こうしてコアバンプと第1コア基板のBVHに充填されたメッキ層が電気的に繋がる。
コアバンプは、第2コア基板にてBVHが形成された位置に結合されているので、第1コア基板、第2コア基板、外層基板を順次積層すると、第1コア基板のメッキ層はコアバンプと電気的に繋がり、コアバンプは第2コア基板のBVHに充填されたメッキ層に繋がっていて、第2コア基板のBVHに充填されたメッキ層は外層バンプと電気的に繋がる。
すなわち、第1コア基板および第2コア基板のBVHに充填されたメッキ層が、コアバンプおよび外層バンプにより電気的に繋がって全層IVH(interstitial via hole)を形成することになる。このように、本実施形態より形成される全層IVH構造は、従来のペーストバンプ基板が積層により形成されるものと比べると、中間のコア基板およびメッキ層が十分な構造的強度を保有しているので全体的に安定した構造を構成することになる。
このように、ペーストバンプがメッキ層のディンプルに充填されて電気的に繋がるようにするために、本実施形態による印刷回路基板は、第1コア基板および第2コア基板をコアバンプがディンプルの位置に整列されるように積層した後、ペーストバンプ基板である外層基板を圧着して形成される。コア基板の数は必要な回路パターン層の数に応じて多数にすることができる。
図4は、本発明の好ましい一実施形態によるペーストバンプを用いた印刷回路基板の製造工程を示すフローである。図4を参照すると、コア部材10および40、銅箔層12、開放部14、BVH16、メッキ層18、ディンプル19および42、回路パターン20および41、銅箔板30、ペーストバンプ32および44、絶縁材34および46、外層回路6が示されている。
図4に示したように本実施形態による多層印刷回路基板は、第1コア基板、第2コア基板、ペーストバンプ基板をそれぞれ並行で製造した後、これを一括積層することで形成される。各単位工程を説明する。
(1)第1コア基板製造の工程
ペーストバンプの付着されていない第1コア基板を製造するために、図4の(a1)のようにベイキング(Baking)などの前処理工程を経た銅箔積層板(CCL)などのコア部材10を準備し、図4の(a2)のようにBVH16が形成される部分の銅箔層12を予め除去して開放部(window)14を形成する。
ただ、本実施形態が必ず開放部14を形成する工程を含むものではなく、例えば、後述のようにCO2レーザでBVH16を加工する場合には銅箔層12の一部を除去して開放部14を形成しなければならないが、YagレーザでBVH16を加工する場合には銅箔層12まで加工することができるので別途に開放部14を形成する必要がないなど、当業者に自明な範囲で別のBVH形成工程を適用することができる。
図4の(a3)のように機械的ドリリングまたはレーザ(CO2またはYagレーザ)ドリリングによりBVH16を加工する。BVH16をメッキする前に、図4の(a4)のようにハーフ(half)エッチングにより銅箔層12の厚さを減らす。これはメッキにより銅箔層12の厚さが増加して微細回路具現に障害となることを防止するためである。
図4の(a5)のように、コア部材10に形成されたBVH16にフィル(fill)メッキをしてメッキ層18を形成する。BVH16に適用するフィルメッキは、絶縁材料であるコア部材10の加工されたホールに導電性を付与するための工程であって、通常フィルメッキをするとBVH16が完全に充填されなくBVH16の形象に応じてメッキ層18が形成されるのでBVH16の入口部分に凹面形状のディンプル(dimple)19が形成される。
従来には、BVH16にフィルメッキを適用して形成されるディンプル19部分が、メッキ層18と別の回路パターン層との電気的連結に障害要素となった。本実施形態では、このようなフィルメッキにより生成されるディンプル19をペーストバンプ32で充填することで、電気的連結の信頼性を向上させて「ディンプルカバレージ」(dimple coverage)が可能となる。
図4の(a6)のように、コア部材10の表面の銅箔層12に対して、露光、現像、エッチング、検査を含む回路パターンの形成工程を適用して回路パターン20を形成する。回路パターン形成工程が完了された後、後述するレイアップ(Lay−Up)工程に移送される。
(2)ペーストバンプ基板製造の工程
図4の(b1)のように用意された銅箔板(Copper Foil)30に図4の(b2)のようにシルバーペーストなどの導電性ペーストを印刷してペーストバンプ(Paste Bump)32を形成する。一括積層の効率性を高めるために、図4の(b3)のようにプリプレグ(Prepreg)などの絶縁材34を銅箔板30に積層する。この過程で銅箔板30に形成されているペーストバンプ32がプリプレグを貫いて絶縁材34の表面へ突出される。
このように絶縁材34の表面にペーストバンプ32が露出させるようにすることで、一括積層の過程にてディンプル19にペーストバンプ32が充填されることになる。絶縁材34の積層工程が完了された後、後述するレイアップ工程に移送される。
(3)第2コア基板製造の工程
図4の(c1)のように第1コア基板の製造工程より製造されたコア基板を準備して、図4の(c2)のように導電性ペーストを用いてBVH16のメッキ層18が形成された部分のディンプル42の反対側面にペーストバンプ44を印刷する。第2コア基板に結合されるペーストバンプ44は他のコア基板のディンプルまたは回路パターンと電気的に繋がるし、第2コア基板に形成されるメッキ層のディンプル42は他のコア基板またはペーストバンプ基板に結合されるペーストバンプにより充填される。
ペーストバンプ基板の場合と同様に、図4の(c3)のようにプリプレグ(Prepreg)などの絶縁材46を第2コア基板に積層する。この過程でペーストバンプ44がプリプレグを貫いて絶縁材46の表面へ突出される。
このように絶縁材46の表面にペーストバンプ44が露出させるようにすることにより一括積層の過程でディンプル42にペーストバンプ44が充填されることとなる。絶縁材46の積層工程を完了された後、後述するレイアップ工程に移送される。
(4)レイアップおよび一括積層の工程
図4の(d)のように、第1コア基板、第2コア基板、ペーストバンプ基板を、ペーストバンプの位置がメッキ層18のディンプル19の位置と整列されるようにレイアップ(Lay−up)し、図4の(e)のように一括積層された各基板を圧着して多層印刷回路基板を製造する。以後、印刷回路基板に外層回路36を形成する工程には従来の一般ビルドアップ(Build−up)工法を適用することができる。
図4の(d)、(e)に示したように第1コア基板または第2コア基板を多数積層することで必要なだけの回路パターン層を確保することができる。
図5は、本発明の好ましい一実施形態によるペーストバンプを用いた印刷回路基板を示す断面図である。図5を参照すると、コア部材10、メッキ層18、ディンプル19、回路パターン20、ペーストバンプ32、絶縁材34、外層回路36が示されている。
本実施形態による多層印刷回路基板は、コア基板にBVHを形成してその内部にメッキ層18を充填した後、ペーストバンプ基板を一括積層してメッキ層18に形成されるディンプル19をペーストバンプ32で充填することと同時にメッキ層18との電気的連結を具現し、結果的にメッキ層18およびペーストバンプ32により全層IVH構造を安定的に形成することができる。
すなわち、本実施形態による多層印刷回路基板は、銅箔積層板などのコア基板と、コア基板に形成されるBVHと、BVHに充填されるメッキ層18と、コア基板に積層されるペーストバンプ基板を備え、ペーストバンプ基板は、銅箔板30にペーストバンプ32を印刷して硬化させた後、絶縁材34を積層してペーストバンプ32が絶縁材34を貫くように形成される。
通常フィルメッキによりBVHに充填されるメッキ層18には上述のようにディンプル19が形成されるし、このようなディンプル19は、回路パターン20の層間の電気的連結において障害要因と作用する。本実施形態は、ペーストバンプ32をディンプル19の位置に対応されるように形成するペーストバンプ基板をコア基板に積層することで、ペーストバンプ32がディンプル19に充填されて、メッキ層18と電気的に繋がるようにしたものである。
ペーストバンプ基板に絶縁材34を積層する過程において、ペーストバンプ32が絶縁材34を貫くようにするためには、ペーストバンプ32の強度が絶縁材34より高いし、ペーストバンプ32がディンプル19に充填されてメッキ層18と電気的に繋がるようにするためには、ペーストバンプ32の強度がメッキ層18より低くしなければならない。この場合、ペーストバンプ基板をコア基板に圧着して積層する過程において、ディンプル19の形状に応じてペーストバンプ32の形状が変形されながら、ペーストバンプ32がディンプル19に充填される。
一括積層が完了された多層印刷回路基板の最外郭層である銅箔板30には通常の回路パターンの形成工法を適用して外層回路36が形成される。
一方、本実施形態は、コア基板とペーストバンプ基板の間に一つ以上のコア基板をさらに追加して所望するだけの回路パターン層を有する多層印刷回路基板を含む。この場合、追加されるコア基板(以下、「追加基板」と呼ぶ)は、前述したコア基板と同様に一面にBVHが形成され、BVHにメッキ層18が充填されるし、BVHの形成された位置のメッキ層18のディンプル19が形成される反対面にペーストバンプ32が結合される。
このように形成された追加基板をコア基板に積層する過程において、追加基板に結合されたペーストバンプ32はコア基板のディンプル19に充填されてメッキ層18と電気的に繋がる。追加基板に他の追加基板またはペーストバンプ基板を積層することで、追加基板のメッキ層18に形成されるディンプル19にペーストバンプ32が充填されて追加基板のメッキ層18と電気的に繋がる。
すなわち、コア基板とペーストバンプ基板の間に一つまたは一つ以上の追加基板を介在する場合、各基板のメッキ層18とペーストバンプ32が互いに繋がって全体的に全層IVHを形成する。このような全層IVHは、中間にメッキ層18が配置されているので、ペーストバンプ基板のみを積層して形成される全層IVHより安定した構造を提供する。
図6は、本発明の好ましい一実施形態によるペーストバンプを用いた印刷回路基板と従来技術によるペーストバンプを用いた印刷回路基板の構造的な安全性を比べた断面図である。図6を参照すると、コア基板10、メッキ層18、銅箔板30および31、ペーストバンプ32および33が示されている。
図6の(a)のように、ペーストバンプ基板のみを積層して形成される全層IVHの場合には、銅箔板31と絶縁材だけで全体構造を形成するので内層コア部分の強度が充分に確保されないので、構造的に不安な構造を形成するし、これは印刷回路基板に高電圧、高周波の電流が流れると、ペーストバンプ33と銅箔板31の間に短絡の発生するなどの問題を起こすことがある。
これに比べて、図6の(b)のような本実施形態による全層IVH構造は、コア基板10およびフィルメッキによるメッキ層18が十分な構造的強度を保有しているので、構造的に安定した全層IVHを具現することができるし、ペーストバンプ32はディンプルに充填されながらメッキ層と接続することになり、銅箔板30は微細な外層回路36を形成することができるように薄い銅箔層を提供する。
図7は、本発明の好ましい一実施形態によるペーストバンプを用いた印刷回路基板の全層IVH構造を示す写真であり、図8は、本発明の好ましい他の実施形態によるペーストバンプを用いた印刷回路基板の全層IVH構造を示す写真であり、図9は本発明の好ましい一実施形態によるペーストバンプを用いた印刷回路基板のディンプルカバレージ(dimple coverage)を示す写真である。図7ないし図9を参照すると、メッキ層18、ペーストバンプ32が示されている。
図7および図8は、複数のコア基板に形成されたメッキ層18がそれぞれペーストバンプ32により繋がり、外層にはペーストバンプ基板を積層することで、印刷回路基板の断面上の全層が電気的に繋がった全層IVHが安定的に形成されたことを示している。
コア基板のBVHに充填されるメッキ層18には、BVHの形状により凹部分であるディンプルが形成されるし、本実施形態のように、ペーストバンプ32が結合された基板を一括積層すると、ペーストバンプ32がディンプルの形状に応じて変形されながらディンプルに充填されてメッキ層18と電気的に繋がる。
このように、ペーストバンプ32でディンプルを充填しながらメッキ層18と電気的に繋がるので、回路パターン20の層間の電気的接続の信頼性が向上されるし、ディンプルによる電気的接続の障害を克服することができる「ディンプルカバレージ」(dimple coverage)が可能となる。
図10は、本発明の好ましい他の実施形態によるペーストバンプを用いた印刷回路基板の製造方法を示すフローチャートであり、図11は本発明の好ましい他の実施形態によるペーストバンプを用いた印刷回路基板の製造工程を示すフローである。図11を参照すると、ペーストバンプ基板8a、コア基板10a、銅箔層12a、ビアホール20a、メッキ層22a、内層回路30a、銅箔板40a、外層回路42a、ペーストバンプ50a、絶縁材60aが示されている。
銅箔板40aにペーストバンプ50aを予め形成したペーストバンプ基板8aを用いて印刷回路基板の放熱効率を改善するために本発明は、先ず、図11の(a1)のコア基板10aにおいて、図11の(a2)のようにその一部を穿孔してビアホール20aを形成する(P100)。
内層回路30aの形成の効率性を高めるために、コア基板10aとしては銅箔積層板(CCL)を用いることが好ましい。ビアホール20aは、層間の回路パターンの電気的連結だけではなく、基板の中から発生する熱の放出のための放熱ホールとして機能するので、放熱効率を考慮してその大きさを決めることになり、IVHやBVHより要求される精度が低いので機械的ドリリング(mechanical drilling)によっても穿孔され得る。
形成されたビアホール20aの内周面には、図11の(a3)にようにメッキ層22aを形成して回路パターンの層間の電気的連結だけではなく、熱伝導が円滑になり放熱効率を向上させることができる。これにより、放熱ホールとして用いられるビアホール20の内周面には、電気的連結および熱伝導をすべて考慮して他のビアホール20aよりメッキ層22aの厚さが厚く形成される。ただ、本実施形態による印刷回路基板の製造過程では、ビアホール20aの内周面に必ずメッキ層22aが形成されなければならないことではなく、後述のようにペーストバンプ50aにより回路パターンの層間の電気的連結を具現するなど当業者にとって自明な電気的連結方法が使用され得る。
ビアホール20aの内周面をメッキする過程において、コア基板10aの表面にもメッキ層22aが形成されるし、これにより回路パターンの厚さが増加されて、これは微細回路パターンを具現するのに不利に作用する。この場合、本実施形態のように、メッキ工程を省略することで、コア基板10aの表面に形成された銅箔層12aのみで内層回路30aを形成することができるので、より容易に微細回路パターンを具現することができる。ビアホール20aの内周面にメッキ層22aが形成されない場合、回路パターンの層間の電気的連結はビアホール20aに充填される導電性ペーストバンプ50aにより可能となる。
次に、段階P110で、図11の(a4)のようにコア基板10aの表面に内層回路30aを形成する。内層回路30aの形成は、通常のサブトラクティブ(subtractive)工法を適用することができるし、上述のようにメッキ工程を省略する場合には、より微細な回路パターンを具現することができる。
次に、段階P120で、図11の(c)ようにコア基板10aの表面にペーストバンプ(paste bump)基板8aを積層する。ペーストバンプ基板8aは銅箔板40aの表面にペーストバンプ50aを予め印刷して置いた基板であって、ペーストバンプ基板8aを製造するためには、図11の(b1)のような銅箔板40aにおいて、コア基板10aに形成されているビアホール20aの位置に対応して図11の(b2)のように、段階P122でペーストバンプ50aを印刷し、段階P124で印刷されたペーストバンプ50aを硬化させる。
ペーストバンプ基板8aを別途に製造してコア基板10aに一括積層することで印刷回路基板の製造工程が短縮されるし、このような一括積層の工程をより効率的にするためには、図11の(b3)のように、段階P126で、ペーストバンプ50aの形成されている銅箔板40aに絶縁材60aを積層する。
図11の(c)に示したようにペーストバンプ基板8aをコア基板10aに積層することで、ペーストバンプ50aがコア基板10aのビアホール20aに充填されることになり、銅箔板40aに積層される絶縁材60aの厚さは、ペーストバンプ50aの高さより低くしてペーストバンプ50aの先端が絶縁材60aの表面へ露出させるようにすることが好ましい。
銅箔板40aに印刷されて硬化されたペーストバンプ50aは、コア基板10aより強度が低く、絶縁材60aより強度の高いことが好ましい。こうして銅箔板40aに絶縁材60aを積層するとペーストバンプ50aが変形されなく絶縁材60aを貫いて絶縁材60aの表面へ露出させる。
また、ペーストバンプ基板8aをコア基板10aに積層し、圧着してペーストバンプ50aをビアホール20aに充填する過程において、ペーストバンプ50aによるコア基板10aの損傷を防止するためにはペーストバンプ50aの強度がコア基板10aの強度より低いことが好ましい。
この場合、ペーストバンプ50aの位置をビアホール20aの位置に整列させてペーストバンプ基板8aをコア基板10aに圧着すると、ペーストバンプ50aの形態がコア基板10aに形成されたビアホール20aの形状に応じて変形されながらビアホール20aに充填される。
通常ペーストバンプ50aの材料としては、シルバーペースト(silver paste)が用いられるが、ペーストの強度、費用、適用性などを考慮して当業者に自明な範囲で他の種類のペーストを用いることができる。
導電性ペーストを用いる場合には、ペーストバンプ50aで充填されるビアホール20aを介して熱放出の効率をより高めることができるし、前述のようにビアホール20aの内周面にメッキ層22aを形成しなくてもビアホール20aを介する回路パターンの層間の電気的連結が具現され得る。
銅箔板40aに印刷されるペーストバンプ50aの量は、ビアホール20aの大きさに応じて決まる。これはペーストバンプ基板8aをコア基板10aに積層することで、ペーストバンプ50aがコア基板10aに形成されているビアホール20aに充填されるようにするためである。
ペーストバンプ基板8aをコア基板10aの表面に積層することで、コア基板10aの表面に形成された内層回路30aと絶縁された外層回路42aがさらに形成されるし、通常このような回路パターンの層間の連結は、BVH(blind via hole)によりなるので、ペーストバンプ50aは、内層回路30aと外層回路42aを電気的に連結するBVHの機能をすることができるように形成することが好ましい。
この場合、ペーストバンプ50aは、必ずビアホール20aが形成された位置にだけ形成されるものではなく、内層回路30aとの電気的連結が必要な位置に形成することができる。
次に、図11の(d)にように、コア基板10aの両面にてペーストバンプ基板8aを積層する。ペーストバンプ基板8aの積層は、図11の(c)のように、ペーストバンプ基板8aをコア基板10aに整列させた後、コア基板10aの両面にてペーストバンプ基板を圧着する(段階P130)。
この過程において、ペーストバンプ50aがビアホール20aの内部に充填されて、ビアホール20aが放熱ホールとして機能することができる。上述のように、ビアホール20aの内周面にメッキ層22aを形成しない場合には、ビアホール20aが回路パターンの層間の連結を具現するIVHの役目もする。このように本実施形態は印刷回路基板の断面全体を貫く全層IVHを形成することができるし、これにより、回路パターンの層間連結パス(path)が短縮されてインダクタンスノイズ(inductance noise)が減ることになる。
最後に、図11の(e)のように、段階P140で、ペーストバンプ基板8aの表面である銅箔板40aに外層回路42aを形成する。外層回路42aは内層回路30aと同じく通常のアディティブ工法またはサブトラクティブ工法を適用して形成することができる。
図12は、本発明の好ましい他の実施形態によるペーストバンプ50aを用いた印刷回路基板を示す断面図である。図12を参照すると、コア基板10a、銅箔層12a、ビアホール20a、メッキ層22a、内層回路30a、外層回路42a、ペーストバンプ50a、絶縁材60aが示されている。
本実施形態による印刷回路基板は、表面に内層回路30aが形成されてビアホール20aが穿孔されているコア基板10aの両面にてペーストバンプ基板を圧着して形成されるし、ペーストバンプ基板は、ビアホール20aの形成された位置に銅箔板40aのペーストバンプ50aを結合し、ペーストバンプ50aが絶縁材60aを貫いて絶縁材60aの表面へ露出させるようにペーストバンプ50aの上に絶縁材60aを積層することで形成される。
コア基板10aは、回路パターン形成の効率性を高めるために銅箔積層板(CCL)を用いることが好ましい。通常ビアホール20aの内周面はメッキにより金属層が被覆されることで、コア基板10aの両面に形成される回路パターン間の電気的連結が具現される。上述のようにビアホール20aの内周面に形成されるメッキ層22aは電気的連結だけではなく、基板の中から発生する熱を伝達させ外部に放出されるようにする役目もするので通常のメッキの厚さより厚く被覆される。
ただ、本実施形態は、ビアホール20aの内周面にメッキ層22aを形成することに限定されるものではなく、ビアホール20aにペーストバンプ50aが充填されるようにして電気的連結および熱放出の効果を同時に得ることができる。
ペーストバンプ基板は、銅箔板40aにペーストバンプ50aを予め印刷して硬化させた後、その上に絶縁材60aを積層してペーストバンプ50aが絶縁材60aを貫いて絶縁材60aの表面へ露出させるように形成する。このために、硬化されたペーストバンプ50aの強度は、絶縁材60aの強度より高くなるようにペーストバンプ50aを形成する。
通常ペーストバンプ50aは、シルバーペースト(silver paste)が使用されるし、銅箔板40aに印刷されるペーストバンプ50aの量は、コア基板10aに形成されるビアホール20aの大きさに応じて決まる。これはペーストバンプ基板をコア基板10aに積層することで、ペーストバンプ50aがビアホール20aに充填されるようにするためである。
ペーストバンプ基板をコア基板10aに積層してペーストバンプ50aがビアホール20aに充填されるようにするためには、硬化されたペーストバンプ50aの強度がコア基板10aの強度より低いことが好ましい。これによりペーストバンプ基板をコア基板10aに積層する過程において、ペーストバンプ50aがコア基板10aに損傷を与えなく、ビアホール20aの形状に応じて変形されてビアホール20aに充填される。
ペーストバンプ基板を積層した後、印刷回路基板の表面であるペーストバンプ基板の銅箔板40aに外層回路42aを形成する。この場合、ペーストバンプ50aは内層回路30aと外層回路42aを電気的に連結するBVHの役目もするので、それに対応する形状に形成されるようにする。
ペーストバンプ基板を圧着して一括積層の工程により多層印刷回路基板を容易いし安価で製造するためにペーストバンプ基板は、コア基板10aの両面にて積層するし、これはペイスープバンプの位置をコア基板10aのビアホール20aの位置に整列させた後、ペーストバンプ基板を圧着することで具現される。
図13は、本発明の好ましい他の実施形態によるペーストバンプを用いた印刷回路基板を示す断面図である。図13を参照すると、コア基板10a、銅箔層12a、ビアホール20a、メッキ層23a、内層回路30a、外層回路42a、ペーストバンプ50a、絶縁材60aが示されている。
上述のようにコア基板10aに形成されるビアホール20aの内周面には回路パターンの層間の電気的連結、基板の中から発生する熱の放出などのためにメッキ層23aが形成され、その以外の空間はペーストバンプ50aで充填される。
図13は、図12とは異に、ビアホール20aの内周面に形成されるメッキ層23aの厚さを調節することで、ペーストバンプ50aがよりうまく充填されるようにしたものである。すなわち、ビアホール20aの形状がペーストバンプ50aの形状に対応するように、ビアホール20aの入口から深さ方向に行くほどメッキ層23aの厚さを増加させたものである。
例えば、ペーストバンプ50aが円錐型に形成される場合、ビアホール20aがペーストバンプ50aの形状に対応して漏斗状に形成されるようにメッキ層23aの厚さをビアホール20aの深さ方向に行くほど増加させると、ペーストバンプ50aがビアホール20aの中でその形状が変形されながら充填性を向上させることができる。
本実施形態のように、コア基板10aの両面にてペーストバンプ基板を圧着する場合には、ビアホール20aの内部空間が砂時計と類似の形状になるように入口から深さ方向に行くほどメッキ層23aの厚さを増加させて、ペーストバンプ50aの充填性を改善することができる。
本発明の技術思想が上述した実施形態により具体的に記述されたが、上述した実施形態はその説明のためのことであってその制限のためではないし、本発明の技術分野の通常の専門家であれば本発明の技術思想の範囲内で多様な実施形態が可能であることを理解できるだろう。
10、40 コア部材、12、12a 銅箔層、14 開放部、16 BVH、18、22a メッキ層、19、42 ディンプル、20、41 回路パターン、30、40a 銅箔板、32、44、50a ペーストバンプ、34、46、60a 絶縁材、36、42a 外層回路、8a ペーストバンプ基板、10a コア基板、20a ビアホール、30a 内層回路

Claims (8)

  1. (a)コア基板を貫通してビアホールを形成する段階と、
    (b)前記コア基板の表面に内層回路を形成する段階と、
    (c)前記コア基板の表面にペーストバンプ(paste bump)基板を積層する段階と、
    (d)前記ペーストバンプ基板の表面に外層回路を形成する段階と
    を含み、
    前記ペーストバンプ基板は、
    (e)前記ビアホールの形成された位置に対応して銅箔板にペーストバンプを印刷する段階と、
    (f)前記ペーストバンプを硬化させる段階と、
    (g)前記ペーストバンプが絶縁材を貫くように前記銅箔板に前記絶縁材を積層する段階と
    を経て形成され、
    前記ペーストバンプの量は、前記ビアホールに充填されるように前記ビアホールの大きさに応じて決まり、
    前記段階(a)は、前記ビアホールの内周面にメッキ層を形成する段階をさらに含み、
    前記メッキ層の厚みは、前記ビアホールの入口から深さ方向に行くほど増加することを特徴とするペーストバンプを用いた印刷回路基板の製造方法。
  2. 前記段階(c)は、前記コア基板の両面にて前記ペーストバンプ基板を積層する段階を含む請求項1に記載のペーストバンプを用いた印刷回路基板の製造方法。
  3. 前記段階(c)と前記段階(d)の間に前記コア基板の両面にて前記ペーストバンプ基板を圧着する段階をさらに含む請求項2に記載のペーストバンプを用いた印刷回路基板の製造方法。
  4. 前記ペーストバンプは、前記内層回路と前記外層回路を電気的に連結するBVH(blind via hole)の形状に形成される請求項1から3のいずれか1項に記載のペーストバンプを用いた印刷回路基板の製造方法。
  5. 前記ペーストバンプは、前記コア基板より強度が低く、前記絶縁材より強度が高い請求項1から4のいずれか1項に記載のペーストバンプを用いた印刷回路基板の製造方法。
  6. 前記ペーストバンプは、シルバーペースト(silver paste)を含む請求項1から5のいずれか1項に記載のペーストバンプを用いた印刷回路基板の製造方法。
  7. 前記コア基板は、銅箔積層板(CCL)である請求項1から6のいずれか1項に記載のペーストバンプを用いた印刷回路基板の製造方法。
  8. 前記段階(a)は、機械的ドリリングにより前記ビアホールを穿孔することを含む請求項1から7のいずれか1項に記載のペーストバンプを用いた印刷回路基板の製造方法。
JP2009025296A 2005-11-16 2009-02-05 ペーストバンプを用いた印刷回路基板の製造方法 Expired - Fee Related JP5022392B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020050109850A KR100704922B1 (ko) 2005-11-16 2005-11-16 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법
KR10-2005-0109855 2005-11-16
KR1020050109855A KR100704927B1 (ko) 2005-11-16 2005-11-16 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법
KR10-2005-0109850 2005-11-16

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006303279A Division JP4287458B2 (ja) 2005-11-16 2006-11-08 ペーストバンプを用いた印刷回路基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2009124173A JP2009124173A (ja) 2009-06-04
JP5022392B2 true JP5022392B2 (ja) 2012-09-12

Family

ID=38039573

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006303279A Expired - Fee Related JP4287458B2 (ja) 2005-11-16 2006-11-08 ペーストバンプを用いた印刷回路基板およびその製造方法
JP2009025296A Expired - Fee Related JP5022392B2 (ja) 2005-11-16 2009-02-05 ペーストバンプを用いた印刷回路基板の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2006303279A Expired - Fee Related JP4287458B2 (ja) 2005-11-16 2006-11-08 ペーストバンプを用いた印刷回路基板およびその製造方法

Country Status (2)

Country Link
US (3) US20070107934A1 (ja)
JP (2) JP4287458B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100757907B1 (ko) * 2006-07-06 2007-09-11 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US9098646B2 (en) * 2007-08-10 2015-08-04 Kyocera Corporation Printed circuit board design system and method
JP4317245B2 (ja) * 2007-09-27 2009-08-19 新光電気工業株式会社 電子装置及びその製造方法
KR100897316B1 (ko) * 2007-10-26 2009-05-14 삼성전기주식회사 인쇄회로기판의 제조방법
JP5166890B2 (ja) * 2008-01-24 2013-03-21 日本特殊陶業株式会社 配線基板およびその製造方法
KR101009176B1 (ko) * 2008-03-18 2011-01-18 삼성전기주식회사 다층 인쇄회로기판의 제조방법
JP5448354B2 (ja) * 2008-03-25 2014-03-19 日本特殊陶業株式会社 配線基板およびその製造方法
TWI392405B (zh) * 2009-10-26 2013-04-01 Unimicron Technology Corp 線路結構
US8519270B2 (en) 2010-05-19 2013-08-27 Unimicron Technology Corp. Circuit board and manufacturing method thereof
US8552564B2 (en) * 2010-12-09 2013-10-08 Intel Corporation Hybrid-core through holes and vias
KR101167466B1 (ko) * 2010-12-30 2012-07-26 삼성전기주식회사 다층 인쇄회로기판 그 제조방법
US9818682B2 (en) * 2014-12-03 2017-11-14 International Business Machines Corporation Laminate substrates having radial cut metallic planes
CN107205313B (zh) * 2016-03-16 2020-01-03 景硕科技股份有限公司 易于测试的多层电路板
US9967975B2 (en) 2016-04-29 2018-05-08 Kinsus Interconnect Technology Corp. Multi-layer circuit board
CN109673112B (zh) * 2017-10-13 2021-08-20 鹏鼎控股(深圳)股份有限公司 柔性电路板以及柔性电路板的制作方法
KR102442387B1 (ko) * 2017-10-20 2022-09-14 삼성전기주식회사 인쇄회로기판
CN109936919A (zh) * 2019-03-05 2019-06-25 惠州市特创电子科技有限公司 一种通过导电膏导通的高频传输线路板及其制备方法
CN112752435B (zh) * 2020-11-25 2022-06-07 珠海崇达电路技术有限公司 一种改善多阶线路板盲孔脱垫的方法及多阶线路板
US20240121888A1 (en) * 2021-01-18 2024-04-11 Vayyar Imaging Ltd. Systems and methods for improving high frequency transmission in printed circuit boards

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3922016A1 (de) * 1989-03-04 1990-09-13 Krampe Franz Abisolierzange
US5121299A (en) * 1989-12-29 1992-06-09 International Business Machines Corporation Multi-level circuit structure utilizing conductive cores having conductive protrusions and cavities therein
JP3428070B2 (ja) * 1993-06-07 2003-07-22 株式会社東芝 印刷配線板の製造方法
JP3474894B2 (ja) * 1993-09-03 2003-12-08 株式会社東芝 印刷配線板およびその製造方法
US5736681A (en) * 1993-09-03 1998-04-07 Kabushiki Kaisha Toshiba Printed wiring board having an interconnection penetrating an insulating layer
JP2736042B2 (ja) * 1995-12-12 1998-04-02 山一電機株式会社 回路基板
EP1009205B1 (en) * 1997-06-06 2008-09-03 Ibiden Co., Ltd. Single-sided circuit board and method for manufacturing the same
JPH1187912A (ja) 1997-09-10 1999-03-30 Toshiba Corp 両面型配線板の製造方法
KR100855528B1 (ko) * 1998-09-03 2008-09-01 이비덴 가부시키가이샤 다층프린트배선판 및 그 제조방법
JP2000216550A (ja) * 1999-01-25 2000-08-04 Oki Electric Ind Co Ltd 積層プリント配線基板
EP2086300A1 (en) * 1999-06-02 2009-08-05 Ibiden Co., Ltd. Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
US6708404B1 (en) * 1999-06-17 2004-03-23 Mitsubishi Gas Chemical Company, Inc. Method of producing high-density copper clad multi-layered printed wiring board having highly reliable through hole
JP4201436B2 (ja) * 1999-07-14 2008-12-24 日東電工株式会社 多層配線基板の製造方法
JP3981227B2 (ja) 1999-12-28 2007-09-26 テセラ・インターコネクト・マテリアルズ,インコーポレイテッド 多層配線基板とその製造方法
JP4056668B2 (ja) * 1999-12-08 2008-03-05 大日本印刷株式会社 プリント配線板の製造方法、半導体パッケージの製造方法
JP2002009440A (ja) * 2000-06-16 2002-01-11 Sumitomo Metal Mining Co Ltd 複合配線基板
JP4322402B2 (ja) 2000-06-22 2009-09-02 大日本印刷株式会社 プリント配線基板及びその製造方法
JP3892209B2 (ja) 2000-06-22 2007-03-14 大日本印刷株式会社 プリント配線板およびその製造方法
JP2002232135A (ja) * 2001-01-30 2002-08-16 Matsushita Electric Ind Co Ltd 積層用両面回路基板とその製造方法及びそれを用いた多層プリント配線板
EP2315510A3 (en) * 2001-06-05 2012-05-02 Dai Nippon Printing Co., Ltd. Wiring board provided with passive element
JP3902752B2 (ja) * 2002-10-01 2007-04-11 日本メクトロン株式会社 多層回路基板
JP3942535B2 (ja) 2002-12-03 2007-07-11 クローバー電子工業株式会社 多層配線基板の製造方法
JP2004346381A (ja) * 2003-05-23 2004-12-09 Hitachi Ltd プリント配線基板、その製造方法、電気銅めっき方法、及び電気銅めっき液
JP4551730B2 (ja) * 2004-10-15 2010-09-29 イビデン株式会社 多層コア基板及びその製造方法
JP4291279B2 (ja) * 2005-01-26 2009-07-08 パナソニック株式会社 可撓性多層回路基板

Also Published As

Publication number Publication date
US20080283288A1 (en) 2008-11-20
JP2009124173A (ja) 2009-06-04
US20090064497A1 (en) 2009-03-12
JP2007142399A (ja) 2007-06-07
US7973248B2 (en) 2011-07-05
US20070107934A1 (en) 2007-05-17
JP4287458B2 (ja) 2009-07-01

Similar Documents

Publication Publication Date Title
JP5022392B2 (ja) ペーストバンプを用いた印刷回路基板の製造方法
JP2008131036A (ja) 印刷回路基板及びその製造方法
KR101319902B1 (ko) 수지 다층 기판 및 그 수지 다층 기판의 제조방법
KR100632560B1 (ko) 병렬적 인쇄회로기판 제조 방법
JP2007281480A (ja) バンプを用いた印刷回路基板及びその製造方法
KR100722739B1 (ko) 페이스트 범프를 이용한 코어기판, 다층 인쇄회로기판 및코어기판 제조방법
KR100704922B1 (ko) 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법
KR100704927B1 (ko) 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법
WO2021049106A1 (ja) 回路基板、回路基板の製造方法、及び電子機器
JP4684454B2 (ja) プリント配線基板の製造方法及びプリント配線基板
KR100734244B1 (ko) 다층 인쇄회로기판 및 그 제조방법
JP4899409B2 (ja) 多層プリント配線基板及びその製造方法
KR101109277B1 (ko) 인쇄회로기판의 제조방법
KR100658972B1 (ko) 인쇄회로기판 및 그 제조방법
JP4824972B2 (ja) 回路配線基板及びその製造方法
KR100658437B1 (ko) 범프기판를 이용한 인쇄회로기판 및 제조방법
JP7128857B2 (ja) 回路基板、回路基板の製造方法及び電子機器
JP7216139B2 (ja) 回路基板の製造方法
US11910540B2 (en) Circuit board with solder mask on internal copper pad
TW202339570A (zh) 多層基板、多層基板的製造方法及電子機器
KR100657409B1 (ko) 다층 인쇄회로기판 제조방법
KR200412591Y1 (ko) 내층 알씨씨에 범퍼가 구비된 범프 홀을 갖는 다층인쇄회로기판
JP2006147748A (ja) 多層プリント配線板およびその製造方法
KR20060071914A (ko) 다층 연성회로기판의 합지기술 개발
KR20100132357A (ko) 범프를 이용한 스택형 비아 홀을 구비한 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120615

R150 Certificate of patent or registration of utility model

Ref document number: 5022392

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees