JP5017348B2 - 送信装置、受信装置、送受信システムおよび画像表示システム - Google Patents

送信装置、受信装置、送受信システムおよび画像表示システム Download PDF

Info

Publication number
JP5017348B2
JP5017348B2 JP2009245471A JP2009245471A JP5017348B2 JP 5017348 B2 JP5017348 B2 JP 5017348B2 JP 2009245471 A JP2009245471 A JP 2009245471A JP 2009245471 A JP2009245471 A JP 2009245471A JP 5017348 B2 JP5017348 B2 JP 5017348B2
Authority
JP
Japan
Prior art keywords
data
unit
transmission
clock
receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009245471A
Other languages
English (en)
Other versions
JP2011091745A (ja
Inventor
誠一 小沢
浩伸 秋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THine Electronics Inc
Original Assignee
THine Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2009245471A priority Critical patent/JP5017348B2/ja
Application filed by THine Electronics Inc filed Critical THine Electronics Inc
Priority to PCT/JP2010/068510 priority patent/WO2011052456A1/ja
Priority to KR1020117014563A priority patent/KR101222341B1/ko
Priority to EP10826588.5A priority patent/EP2393234A4/en
Priority to CN201080035902.9A priority patent/CN102549964B/zh
Priority to US13/148,856 priority patent/US8582628B2/en
Priority to TW099136129A priority patent/TWI440349B/zh
Publication of JP2011091745A publication Critical patent/JP2011091745A/ja
Application granted granted Critical
Publication of JP5017348B2 publication Critical patent/JP5017348B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/10Arrangements for initial synchronisation
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096Details of the interface to the display terminal specific for a flat panel
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0008Synchronisation information channels, e.g. clock distribution lines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0091Transmitter details
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/242Synchronization processes, e.g. processing of PCR [Program Clock References]
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00Aspects of data communication
    • G09G2370/08Details of image data interface between the display device controller and the data line driver circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00Aspects of data communication
    • G09G2370/14Use of low voltage differential signaling [LVDS] for display data communication
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Multimedia (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

本発明は、送信装置、受信装置、送受信システムおよび画像表示システムに関するものである。
液晶表示システム等の画像表示システムは、送信装置,受信装置および画像表示部を備え、外部から画像信号を入力した送信装置から画像データおよびクロックを受信装置へ送信し、受信装置においてクロックにより画像データをサンプリングし、このサンプリングにより得られた画像データを信号線へ送出して、この信号線へ送出された画像データに基づいて画像表示部において画像を表示する。このような液晶表示システム等の画像表示システムでは、一般的に、前述の送信装置又はこれを含む装置は「タイミングコントローラ」と呼ばれ、前述の受信装置又はこれを含む装置は「ドライバ」と呼ばれる。
このような画像表示システムにおいて、受信装置においてクロックにより画像データを正しくサンプリングすることは重要である。しかし、受信装置に到達したデータとクロックとの間の位相差(スキュー)が大きい場合や、受信装置に到達したデータの波形劣化が大きい場合等には、データを正しくサンプリングすることができない場合がある。
特許文献1には、上記スキューの問題を解消することを意図した発明が開示されている。この文献に開示された発明は、送信装置において、上記スキューの情報を予め記憶しておき、データおよびクロックを送信する際に両者間に所定の位相差を上記スキュー情報に基づいて与えて、受信装置におけるデータとクロックとの間のスキューを小さくしようとするものである。
特開2005−338727号公報
しかし、特許文献1に開示された発明では、画像表示システム毎に受信装置におけるスキューを送信装置において予め記憶しておく必要があることから、スキューの測定や記憶を行うのに手間や時間を要する。また、スキューが温度等の環境変化により変わることもあるため、前述のように手間や時間を要して記憶したスキューでは、データを正しくサンプリングすることができなくなる場合がある。また、特許文献1に開示された発明では、スキューの問題を解消することを意図するものの、受信装置におけるデータの波形劣化の問題を解消することはできない。このように、特許文献1に開示された発明では、受信装置においてクロックにより画像データを正しくサンプリングすることは容易ではない。
本発明は、上記問題点を解消する為になされたものであり、受信装置においてクロックによりデータを正しくサンプリングすることが容易な送信装置および受信装置を提供することを目的とする。また、このような送信装置および受信装置を備える送受信システム、ならびに、このような送信装置,受信装置および画像表示部を備える画像表示システムを提供することをも目的とする。
本発明に係る送信装置は、データおよびクロックを受信装置へ送信する送信装置であって、(1)データを受信装置へ送信するデータ送信部と、(2) クロックを受信装置へ送信するクロック送信部と、(3) 受信装置からデータを受信する受信部と、(4) データ送信部によるデータ送信およびクロック送信部によるクロック送信を制御する制御部と、を備えることを特徴とする。さらに、本発明に係る送信装置では、制御部は、(a) 通常データ、受信装置におけるデータ受信状態またはクロック受信状態を検出するための校正データ、この校正データの送信の開始を受信装置へ指示する校正開始指示データ、および、受信装置が校正データをサンプリングして得た校正サンプルデータを送出することを受信装置へ指示する送信指示データ、それぞれを所定のタイミングでデータ送信部から受信装置へ送信させ、(b)受信装置から送出された校正サンプルデータを受信部が受信すると、この受信した校正サンプルデータに基づいて、データ送信部により送信されるデータとクロック送信部により送信されるクロックとの間の位相の調整、データ送信部により送信されるデータの振幅の調整、データ送信部により送信されるデータのデューティの調整、および、クロック送信部により送信されるクロックのデューティの調整、のうち何れか1以上の制御を行うことを特徴とする。
本発明に係る受信装置は、データおよびクロックを送信装置から受信する受信装置であって、(1)データを送信装置から受信するデータ受信部と、(2) クロックを送信装置から受信するクロック受信部と、(3) クロック受信部により受信されたクロックにより、データ受信部により受信されたデータをサンプリングして、このサンプリングにより得られたデータを出力するサンプラ部と、(4)サンプラ部から出力されたデータをデコードするデコーダ部と、(5) サンプラ部から出力されたデータのうち一部のデータを記憶する記憶部と、(6) 記憶部により記憶されたデータを送信する送信部と、を備えることを特徴とする。さらに、本発明に係る受信装置は、(a) データ受信部が、通常データ、データ受信部におけるデータ受信状態またはクロック受信部におけるクロック受信状態を検出するための校正データ、この校正データの受信の開始を指示する校正開始指示データ、および、サンプラ部が校正データをサンプリングして得た校正サンプルデータを送信部が送出することを送信部へ指示する送信指示データ、それぞれを所定のタイミングで送信装置から受信し、(b)デコーダ部が、サンプラ部から出力されたデータが校正開示指示データであるときに、その後にサンプラ部が校正データをサンプリングして得た校正サンプルデータを記憶部に記憶させ、更にその後にサンプラ部から出力されたデータが送信指示データであるときに、記憶部により記憶された校正サンプルデータを送信部から送出させることを特徴とする。
本発明に係る送受信システムは、(1) 上記の本発明に係る送信装置と上記の本発明に係る受信装置とを備え、(2) 受信装置のデータ受信部が、送信装置のデータ送信部により送信されるデータを受信し、(3)受信装置のクロック受信部が、送信装置のクロック送信部により送信されるクロックを受信し、(4) 送信装置の受信部が、受信装置の送信部により送信される校正サンプルデータを受信することを特徴とする。
本発明に係る送信装置および受信装置を備える送受信システムは以下のように動作する。送信装置のデータ送信部から送信されたデータは、受信装置のデータ受信部により受信される。送信装置のクロック送信部から送信されたクロックは、受信装置のクロック受信部により受信される。受信装置のサンプラ部において、クロック受信部により受信されたクロックにより、データ受信部により受信されたデータがサンプリングされて、このサンプリングにより得られたデータが出力される。
送信装置において、データ送信部によるデータ送信およびクロック送信部によるクロック送信は、制御部により制御される。制御部により制御されたデータ送信部から、受信装置へ、通常データ、受信装置におけるデータ受信状態またはクロック受信状態を検出するための校正データ、この校正データの送信の開始を受信装置へ指示する校正開始指示データ、および、受信装置が校正データをサンプリングして得た校正サンプルデータを送出することを受信装置へ指示する送信指示データ、それぞれを所定のタイミングで送信される。
受信装置において、送信装置のデータ送信部から送信された通常データ,校正データ,校正開始指示データおよび送信指示データは、データ受信部により受信され、サンプラ部によりサンプリングされて、デコーダ部によりデコードされる。デコーダ部により、サンプラ部から出力されたデータが校正開示指示データであるときに、その後にサンプラ部が校正データをサンプリングして得た校正サンプルデータが記憶部に記憶され、更にその後にサンプラ部から出力されたデータが送信指示データであるときに、記憶部により記憶された校正サンプルデータが送信部から送信装置へ送出される。
受信装置から送出された校正サンプルデータを受信部により受信した送信装置において、制御部により、この受信した校正サンプルデータに基づいて、データ送信部により送信されるデータとクロック送信部により送信されるクロックとの間の位相の調整、データ送信部により送信されるデータの振幅の調整、データ送信部により送信されるデータのデューティの調整、および、クロック送信部により送信されるクロックのデューティの調整、のうち何れか1以上の制御が行われる。
本発明に係る送信装置では、制御部は、通常データ,校正開始指示データおよび送信指示データそれぞれをデータ送信部から送信させるときと比較して、校正データをデータ送信部から送信させるときに、クロック送信部によるクロック送信に対して相対的に1ビット未満相当(好適には0.5ビット相当)のシフト位置にビット間遷移が存在するような校正データを送信させるのが好適である。また、本発明に係る受信装置では、データ受信部は、通常データ,校正開始指示データおよび送信指示データそれぞれを送信装置から受信するときと比較して、校正データを送信装置から受信するときに、クロック受信部により受信されるクロックに対して相対的に1ビット未満相当(好適には0.5ビット相当)のシフト位置にビット間遷移が存在するような校正データを受信するのが好適である。なお、クロックの位相を基準としてデータの位相をシフトさせてもよいし、データの位相を基準としてクロックの位相をシフトさせてもよい。
本発明に係る送信装置では、制御部は、クロック送信部から送信させるクロックの周波数を、データ送信部から送信させるデータのビットレートの2分の1とするのが好適である。また、本発明に係る受信装置では、サンプラ部は、クロック受信部により受信されたクロックの立上り及び立下りの双方のタイミングで、データ受信部により受信されたデータをサンプリングするのが好適である。
本発明に係る送信装置では、制御部は、所定ビット数以上の同符号が連続するデータを校正開始指示データとしてデータ送信部から受信装置へ送信させるのが好適である。また、本発明に係る受信装置では、デコーダ部は、サンプラ部から出力されたデータのうち所定ビット数以上の同符号が連続するデータを校正開始指示データとして認識するのが好適である。なお、通常データにおいて連続するKビット以上で同符号が続くことがなければ、上記の所定ビット数としてK以上の値が設定される。
本発明に係る送信装置は、複数組のデータ送信部およびクロック送信部を備えるのが好適である。このとき、本発明に係る送受信システムは、(1) 上記の本発明に係る送信装置と上記の本発明に係る受信装置とを備え、(2) 送信装置に含まれる複数組のデータ送信部およびクロック送信部と複数の受信装置とが1対1に対応していて、(3) 複数の受信装置それぞれのデータ受信部が、送信装置に含まれる対応するデータ送信部により送信されるデータを受信し、(4) 複数の受信装置それぞれのクロック受信部が、送信装置に含まれる対応するクロック送信部により送信されるクロックを受信し、(5) 送信装置の受信部が、複数の受信装置それぞれの送信部により送信される校正サンプルデータを受信するのが好適である。
本発明に係る送信装置は、複数のデータ送信部と1つのクロック送信部とを備えるのが好適である。このとき、本発明に係る送受信システムは、(1) 上記の本発明に係る送信装置と上記の本発明に係る受信装置とを備え、(2) 送信装置に含まれる複数のデータ送信部と複数の受信装置とが1対1に対応していて、(3) 複数の受信装置それぞれのデータ受信部が、送信装置に含まれる対応するデータ送信部により送信されるデータを受信し、(4) 複数の受信装置それぞれのクロック受信部が、送信装置のクロック送信部により送信されるクロックを受信し、(5) 送信装置の受信部が、複数の受信装置それぞれの送信部により送信される校正サンプルデータを受信するのが好適である。
本発明に係る送受信システムは、送信装置の受信部が、複数の受信装置それぞれの送信部により送信される校正サンプルデータを、共通の信号線を介して受信するのが好適である。
本発明に係る画像表示システムは、上記の本発明に係る送受信システムと、送受信システムに含まれる複数の受信装置それぞれにより受信されたデータに基づいて画像を表示する画像表示部と、を備えることを特徴とする。
本発明によれば、受信装置においてクロックによりデータを正しくサンプリングすることが容易となる。
画像表示システム1の概略構成を示す図である。 送信装置10およびN個の受信装置20〜20を備える送受信システムの概略構成を示す図である。 送信装置10および受信装置20の構成を示す図である。 送信装置10と受信装置20との間のデータ送受信のタイミングの概略を示す図である。 送信装置10から送出されて受信装置20により受信される通常データのタイミングを示す図である。 送信装置10から送出されて受信装置20により受信される校正開始指示データおよび校正データのタイミングを示す図である。 送信装置10から送出されて受信装置20により受信される送信指示データおよび通常データのタイミングを示す図である。 送信装置10から送出されて受信装置20により受信される通常データおよび構成データそれぞれのタイミングを比較して示す図である。 受信装置20が受信するクロックと通常データとの間の位相関係を示す図である。 送信装置10の制御部15が使用するデータを説明する図である。 送信装置10の制御部15の動作を説明する図表である。 送信装置10の制御部15の動作を説明するフローチャートである。 送信装置10の制御部15が使用するデータを説明する図である。 送信装置10の制御部15の動作を説明する図表である。 送信装置10の制御部15の動作を説明するフローチャートである。 送信装置10の制御部15が使用するデータを説明する図である。 送信装置10の制御部15の動作を説明する図表である。 送信装置10の制御部15の動作を説明するフローチャートである。 送信装置10の制御部15が使用するデータを説明する図である。 送信装置10の制御部15の動作を説明する図表である。 送信装置10の制御部15の動作を説明するフローチャートである。 送信装置10における制御部15による第1調整例を説明するフローチャートである。 送信装置10における制御部15による第2調整例を説明するフローチャートである。 送信装置10におけるデータ送信部11の位相シフト部113の構成を示す図である。 送信装置10におけるデータ送信部11の位相シフト部113の動作を説明する図である。 送信装置10におけるデータ送信部11のバッファ111による振幅調整を説明する波形図である。 送信装置10におけるデータ送信部11のバッファ111によるデータデューティを説明する波形図である。 受信装置20におけるデータとクロックとの間の位相差が±0.5ビット以上である場合の位相差検出および位相調整の第1の方法を説明する波形図である。 受信装置20におけるデータとクロックとの間の位相差が±0.5ビット以上である場合の位相差検出および位相調整の第2の方法を説明する波形図である。 送信装置10から受信装置20へ送信されるクロックおよび校正データの他の例を示す図である。 変形例の送信装置10Aの概略構成を示す図である。
以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
図1は、本実施形態に係る画像表示システム1の概略構成を示す図である。この図に示される画像表示システム1は、送信装置10,N個の受信装置20〜20および画像表示部30を備える。ここで、Nは2以上の整数であり、以下に登場するnは1以上N以下の各整数である。この図では、画像表示部30における画像の垂直走査のための駆動部および信号線は図示が省略されている。
送信装置10は、外部から画像信号を入力して、N個の受信装置20〜20それぞれへ画像データおよびクロックを送信する。各受信装置20は、送信装置10から送出されて到達した画像データおよびクロックを受信し、クロックにより画像データをサンプリングして、このサンプリングにより得られた画像データを画像表示部30の信号線31へ送出する。画像表示部30は、例えば液晶パネルであり、各受信装置20により信号線31に供給された画像データに基づいて画像を表示する。信号線31は1以上の複数本でも良い。
図2は、本実施形態に係る送信装置10およびN個の受信装置20〜20を備える送受信システムの概略構成を示す図である。送信装置10は、受信部14,制御部15,クロック生成部16およびN個の送信部19〜19を備える。各送信部19は、1組のデータ送信部およびクロック送信部を含む。N個の送信部19〜19は共通の構成を有している。N個の受信装置20〜20は共通の構成を有している。送信部19と受信装置20とは1対1に対応している。
送信装置10の送信部19は、データおよびクロックを受信装置20へ送信する。受信装置20は、送信部19から送られて来たデータおよびクロックを受信し、このクロックによりデータをサンプリングして、このサンプリングにより得られたデータを出力する。また、受信装置20は、サンプリングにより得られたデータのうち一部のデータを送信装置10へ送出する。
送信装置10の受信部14は、各受信装置20から送られて来たデータを受信する。制御部15は、各送信部19によるデータおよびクロックの送信を制御する。クロック生成部16は、送信装置10の各送信部19がデータおよびクロックを送出する際の基準となるタイミングを指示する基準クロックを生成して、このクロックを各送信部19に与える。
なお、送信装置10の送信部19と受信装置20との間のデータおよびクロックの各信号線、および、送信装置10の受信部14と受信装置20との間のデータの信号線は、物理的に1本の線であってもよいし、小振幅差動信号方式(LVDS: Low-Voltage Differential Signaling)のように差動データを伝送する1対の線であってもよい。
図3は、本実施形態に係る送信装置10および受信装置20の構成を示す図である。この図は、送信装置10に含まれるN個の送信部19〜19のうちの第nの送信部19の構成、および、この送信部19に対応する受信装置20の構成を詳細に示すものである。
送信装置10は、受信部14,制御部15,クロック生成部16および送信部19を備える。送信装置10の送信部19は、データ送信部11,クロック送信部12およびエンコーダ部13を含む。また、受信装置20は、データ受信部21,クロック受信部22,サンプラ部23,デコーダ部24,記憶部25および送信部26を備える。
送信装置10のエンコーダ部13は、制御部15により制御されて、受信装置20へ送信すべきデータをデータ送信部11へ与えるとともに、受信装置20へ送信すべきクロックをクロック送信部12へ与える。
データ送信部11は、データを受信装置20へ送信するものであって、バッファ111,フリップフロップ112および位相シフト部113を含む。位相シフト部113は、クロック生成部16から出力される基準クロックを入力し、制御部15により指示される位相シフト量だけ基準クロックの位相を変化させてフリップフロップ112へ出力する。フリップフロップ112は、エンコーダ部13から出力されるデータを、位相シフト部113から出力されるクロックにより指示されるタイミングでラッチし、そのラッチしたデータをバッファ111へ出力する。バッファ111は、フリップフロップ112から出力されるデータに対し、制御部15により指示される振幅およびオフセットの調整を行って、その調整後のデータを受信装置20へ送信する。
クロック送信部12は、クロックを受信装置20へ送信するものであって、バッファ121およびフリップフロップ122を含む。フリップフロップ122は、エンコーダ部13から出力されるクロックを、クロック生成部16から出力される基準クロックにより指示されるタイミングでラッチし、そのラッチしたデータをバッファ121へ出力する。バッファ121は、フリップフロップ112から出力されるデータに対し、制御部15により指示されるオフセットの調整を行って、その調整後のデータをクロックとして受信装置20へ送信する。
受信部14は、受信装置20の送信部26から送られて来たデータを受信する。制御部15は、データ送信部11によるデータ送信およびクロック送信部12によるクロック送信を制御する。具体的には、制御部15は、エンコーダ部13からデータ送信部11へ与えられるデータを制御する。制御部15は、受信部14により受信されたデータに基づいて、データ送信部11の位相シフト部113における基準クロックの位相シフト量を制御することにより、データ送信部11により送信されるデータとクロック送信部12により送信されるクロックとの間の位相を調整する。また、制御部15は、受信部14により受信されたデータに基づいて、データ送信部11のバッファ111から送信されるデータの振幅およびデューティを調整し、クロック送信部12のバッファ121から送信されるクロックのデューティを調整する。
なお、制御部14は、データとクロックとの間の位相,データの振幅およびデューティ,ならびに,クロックのデューティの全てを制御するのが好ましいが、これらのうち何れか1以上のものを制御することとしてもよい。
また、制御部14によりエンコーダ部13が制御されてデータ送信部11から出力されるデータは、画像表示部30における画像表示に用いられる通常データ、受信装置20のデータ受信部21におけるデータ受信状態または受信装置20のクロック受信部22におけるクロック受信状態を検出するための校正データ、この校正データの送受信の開始を指示する校正開始指示データ、および、受信装置20のサンプラ部23が校正データをサンプリングして得た校正サンプルデータを受信装置20の送信部25が送出することを指示する送信指示データ、の4つの種別に区分される。
受信装置20のデータ受信部21は、送信装置10のデータ送信部11から送出されたデータを受信する。受信装置20のクロック受信部22は、送信装置10のクロック送信部12から送出されたクロックを受信する。クロック受信部22が受信するデータは、上述した通常データ、校正データ、校正開始指示データおよび送信指示データの4つの種別に区分される。
サンプラ部23は、クロック受信部22により受信されたクロックにより、データ受信部21により受信されたデータをサンプリングして、このサンプリングにより得られたデータをデコーダ部24および記憶部25へ出力する。サンプラ部23は、クロックの立上り及び立下りの双方のタイミングでデータをサンプリングしてもよいし、クロックの立上り及び立下りのうちの一方のみのタイミングでデータをサンプリングしてもよい。
デコーダ部24は、サンプラ部23から出力されたデータをデコードして該データの種別を識別し、そのデータが画像表示部30における画像表示に用いられる通常データである場合には、該データを信号線31へ送出する。また、デコーダ部24は、サンプラ部23から出力されたデータが校正開示指示データであるときに、その後にサンプラ部23が校正データをサンプリングして得た校正サンプルデータを記憶部25に記憶させ、更にその後にサンプラ部23から出力されたデータが送信指示データであるときに、記憶部25により記憶された校正サンプルデータを送信部26から送出させる。
記憶部25は、サンプラ部23から出力されたデータが校正開示指示データであるときに、デコーダ部24の指示により、その後にサンプラ部23が校正データをサンプリングして得た校正サンプルデータを記憶する。このとき、記憶部25は、サンプラ部23が校正データをサンプリングして得た全てのデータを校正サンプルデータとして記憶してもよいが、サンプラ部23が校正データをサンプリングして得たデータのうち一定ビット数間隔のデータを校正サンプルデータとして記憶してもよい。
送信部26は、サンプラ部23から出力されたデータが送信指示データであるときに、デコーダ部24の指示により、記憶部25により記憶された校正サンプルデータを読み出して、その校正サンプルデータを送信装置10の受信部14へ送信する。
次に、図4〜図8を用いて、送信装置10から受信装置20への各種のデータの送信、および、受信装置20から送信装置10への校正サンプルデータの送信について説明する。以下では、送信装置10に含まれるN個の送信部19〜19それぞれのクロック送信部12が同一タイミングでクロックを送信するものとする。送信装置10から受信装置20へ送信される通常データは、8b10b符号でエンコードされたパケットとして送信されるものとする。なお、10ビット固定長の8b10b符号でエンコードされたデータは、連続する5ビット以下で同符号が続く場合があるが、連続する6ビット以上で同符号が続くことはない。また、受信装置20のサンプラ部23は、クロックの立上り及び立下りの双方のタイミングでデータをサンプリングするものとする。
図4は、本実施形態における送信装置10と受信装置20との間のデータ送受信のタイミングの概略を示す図である。この図には、上から順に、送信装置10から受信装置20へのクロックおよびデータの送信、受信装置20における記憶部25による校正サンプルデータの格納および送信部26による校正サンプルデータの送信、ならびに、送信装置10の受信部14による校正サンプルデータの受信、のタイミングが示されている。
送信装置10の送信部19に含まれるデータ送信部11は、制御部15による制御の下、画像表示部30における画像表示に用いられる通常データ(図中で「normal」と表記)、受信装置20のデータ受信部21におけるデータ受信状態または受信装置20のクロック受信部22におけるクロック受信状態を検出するための校正データ(図中で「CalData」と表記)、この校正データの送受信の開始を指示する校正開始指示データ(図中で「CalStart」と表記)、および、受信装置20のサンプラ部23が校正データをサンプリングして得た校正サンプルデータを受信装置20の送信部25が送出することを指示する送信指示データ(図中で「SLStart」と表記)、の各データを所定のタイミングで受信装置20へ送信する。
送信装置10は、受信装置20へ、通常データ(normal)を送信する期間とは別の期間(例えばブランキング期間)に、校正開始指示データ(CalStart)、校正データ(CalData)および送信指示データ(SLStart)を順に送信する。送信装置10は、これらのデータをパケット方式で受信装置20へ送信する。
受信装置20では、受信されたデータが校正開始指示データ(CalStart)であるとデコーダ部24により判断されると、その後に受信された校正データ(CalData)がサンプラ部23により所定のタイミングでサンプリングされて得られたデータが、校正サンプルデータとして記憶部25により記憶される(図中で「CalDataCapture」と表記)。更にその後に、受信装置20では、受信されたデータが送信指示データ(SLStart)であるとデコーダ部24により判断されると、記憶部25により記憶された校正サンプルデータが送信部26から送出される(図中で「Transmit Sub link data」と表記)。
以上のような送受信はN個の受信装置20〜20について順次に行われる。送信装置10の受信部26は、N個の受信装置20〜20それぞれの送信部26から送信された校正サンプルデータを順次に受信する(図中で「Driver#n Sub link data」と表記)。
図5は、本実施形態における送信装置10から送出されて受信装置20により受信される通常データのタイミングを示す図である。受信装置20により受信される通常データは、8b10b符号でエンコードされたパケットとして受信される。送信装置10において送出時のデータとクロックとの間の位相が制御部15により適切に調整されているときには、受信装置20により受信される通常データは、クロックが指示するデータサンプリングのタイミング(クロックの立上り時および立下り時)が各ビットの中心に位置している。
図6は、本実施形態における送信装置10から送出されて受信装置20により受信される校正開始指示データおよび校正データのタイミングを示す図である。前述したとおり、通常データは、8b10b符号でエンコードされていて、連続する6ビット以上で同符号が続くことはない。そこで、校正開始指示データは、通常データと区別するために、8b10b符号では決して現れないデータとされる。校正開始指示データ(CalStart)は、例えば、図示のとおり、Lレベルの連続10ビット、これに続くHレベルの連続5ビット、更に続くLレベルの連続5ビット、の計20ビットのデータとして構成される。
送信装置10のデータ送信部11は、このような校正開始指示データ(CalStart)を受信装置20へ送信する。受信装置20のデコーダ部24は、例えば、受信データが連続7ビット以上の期間に亘ってLレベルが続いた後に最初に受信データがHレベルからLレベルに転じたときに、校正開始指示データを受信したと認識する(図中で「CalStartPoint」と表記)。
送信装置10のデータ送信部11は、校正開始指示データを送信した後に校正データ(CalData)を受信装置20へ送信する。受信装置20のデコーダ部24は、例えば、校正開始指示データ受信を認識したとき(CalStartPoint)の20ビット後から5ビット毎にサンプラ部23がサンプリングした校正データ(CalData)を、校正サンプルデータとして記憶部25に記憶させる。ここで、5ビット毎のように奇数ビット毎にサンプラ部23がサンプリングした校正データ(CalData)を校正サンプルデータとすることにより、この校正サンプルデータは、クロックの立上り時および立下り時それぞれで校正データがサンプリングされて得られたものとなる。
図7は、本実施形態における送信装置10から送出されて受信装置20により受信される送信指示データおよび通常データのタイミングを示す図である。送信指示データも、通常データと区別するために、8b10b符号では決して現れないデータとされる。送信指示データ(SLStart)は、例えば、図示のとおり、Hレベルの連続10ビットのデータとして構成される。
送信装置10のデータ送信部11は、校正データを送信した後に送信指示データを受信装置20へ送信し、更にその後に通常データを受信装置20へ送信する。受信装置20のデコーダ部24は、Hレベルの連続10ビットの受信データを送信指示データと認識して、記憶部25により記憶された校正サンプルデータを送信部26から送出させる。また、受信装置20のデコーダ部24は、送信指示データを受信した後の受信データを通常データと認識する。
図8は、本実施形態における送信装置10から送出されて受信装置20により受信される通常データおよび構成データそれぞれのタイミングを比較して示す図である。同図(a)は通常データのタイミングを示し、同図(b)は校正データのタイミングを示す。
送信装置10において送出時のデータとクロックとの間の位相が制御部15により適切に調整されているときには、受信装置20により受信される通常データは、同図(a)に示されるように、クロックが指示するデータサンプリングのタイミング(クロックの立上り時および立下り時)が各ビットの中心に位置している。この点については、校正開始指示データおよび送信指示データも通常データと同様である。
これに対して、受信装置20により受信される校正データは、同図(b)に示されるように、クロックが指示するデータサンプリングのタイミング(クロックの立上り時および立下り時)がビット間の遷移時に位置している。
すなわち、送信装置10において、制御部15は、通常データおよび送信指示データそれぞれをデータ送信部11から送信させるときと比較して、校正データをデータ送信部11から送信させるときに、相対的に0.5ビット相当のシフト位置にビット間遷移が存在するような校正データを送信させる。あるいは、制御部15は、通常データ,校正開始指示データおよび送信指示データそれぞれをデータ送信部11から送信させるときと比較して、校正データをデータ送信部11から送信させるときに、クロック送信部12にクロックを0.5ビット相当シフトさせる。なお、0.5ビット以外の、0.25ビット、0.75ビットなどのシフトを含むことにより、位相調整をより高速化することが可能である。
次に、図9〜図12を用いて、受信装置20から校正サンプルデータを受信した送信装置10の制御部15による受信装置20受信時のデータとクロックとの間の位相についての判断の方法について説明する。図9は、受信装置20が受信するクロックと通常データとの間の位相関係を示す図である。図10は、送信装置10の制御部15が使用するデータを説明する図である。図11は、送信装置10の制御部15の動作を説明する図表である。また、図12は、送信装置10の制御部15の動作を説明するフローチャートである。
図9に示される受信装置20が受信するクロックと通常データとの間の位相関係に対応して、受信装置20が受信するクロックと校正データとの間の位相関係は図10に示されるようになる。図10に示されるように、送信装置10の制御部15は、受信装置20のサンプラ部23によりサンプリングされた校正データのうち受信装置20から送られて来た校正サンプルデータXDと、校正サンプルデータXDのサンプリング時の直前のビットの校正データD1と、校正サンプルデータXDのサンプリング時の直後のビットの校正データD2と、を使用する。校正データD1,D2は、送信装置10が自ら送信したデータである。
図11に示されるように、制御部15は、3つのデータD1,XD,D2に基づいて、校正サンプルデータXDのサンプリング時の前後の2つのビットの間にデータ遷移があるか否か(Edge)、受信装置20の受信時においてクロックに対してデータの位相が速いか否か(Early)、受信装置20の受信時においてクロックに対してデータの位相が遅いか否か(Late)、および、受信装置20の受信時においてクロックの周波数とデータのビットレートとがアンロックの状態であるか否か(Unlock)、を検出する。
すなわち、制御部15は、2つのビットD1,D2の間にデータ遷移があるときには変数Edgeを値1とし、そうでないときには変数Edgeを値0とする。制御部15は、受信装置20の受信時においてクロックに対してデータの位相が速いときには変数Earlyを値1とし、そうでないときには変数Earlyを値0とする。制御部15は、受信装置20の受信時においてクロックに対してデータの位相が遅いときには変数Lateを値1とし、そうでないときには変数Lateを値0とする。また、制御部15は、アンロックの状態であるときには変数Unlockを値1とし、そうでないときには変数Unlockを値0とする。
そして、制御部15は、これらの変数Edge,Early,LateおよびUnlockの各値に基づいて、受信装置20のデータ受信部21により受信されたデータと受信装置20のクロック受信部22により受信されたクロックとの間の位相差の検出を行う。具体的には、図12に示されるように、制御部15は、変数EdgeCnt,EarlyCnt,LateCntおよびUnlockCnt、ならびに、定数EdgeCntThreshold,EarlyCntThreshold,LateCntThresholdおよびUnlockCntThreshold を用いて、以下のような処理をする。
制御部15では、初めにステップS11で、変数EdgeCnt,EarlyCnt,LateCntおよびUnlockCntそれぞれの値が初期化され、その後、ステップS12で、校正サンプルデータXD毎に、変数Edgeの値が変数EdgeCntに累積加算され、変数Earlyの値が変数EarlyCntに累積加算され、変数Lateの値が変数LateCntに累積加算され、また、変数Unlockの値が変数UnlockCntに累積加算される。
ステップS13で、変数UnlockCntの値が定数UnlockCntThreshold以上であるか否かが判断され、もし、そうであれば、クロック周波数とデータのビットレートとがアンロックの状態であると判断される(Unlock)。
ステップS13で変数UnlockCntの値が定数UnlockCntThreshold未満であると判断された場合には、ステップS14で、変数EdgeCntの値が定数EdgeCntThreshold以上であるか否かが判断される。ステップS14で変数EdgeCntの値が定数EdgeCntThreshold未満であると判断された場合には、ステップS12へ戻る。
ステップS14で変数EdgeCntの値が定数EdgeCntThreshold以上であると判断された場合には、ステップS15で、変数LateCntの値が定数LateCntThreshold以上であるか否かが判断され、もし、そうであれば、受信装置20の受信時においてデータの位相が遅いと判断される(Late)。また、ステップS16で、変数EarlyCntの値が定数EarlyCntThreshold以上であるか否かが判断され、もし、そうであれば、受信装置20の受信時においてデータの位相が速いと判断される(Early)。何れでもない場合には、受信装置20の受信時において位相差が許容範囲内であると判断される(Lock)。
次に、図13〜図15を用いて、受信装置20から校正サンプルデータを受信した送信装置10の制御部15による受信装置20受信時のデータの振幅についての判断の方法について説明する。図13は、送信装置10の制御部15が使用するデータを説明する図である。図14は、送信装置10の制御部15の動作を説明する図表である。また、図15は、送信装置10の制御部15の動作を説明するフローチャートである。
図13に示されるように、送信装置10の制御部15は、受信装置20のサンプラ部23によりサンプリングされた校正データのうち受信装置20から送られて来た校正サンプルデータXDと、校正サンプルデータXDのサンプリング時の直前のビットの校正データD1と、校正データD1の直前のビットの校正データD0と、校正サンプルデータXDのサンプリング時の直後のビットの校正データD2と、を使用する。校正データD0,D1,D2は、送信装置10が自ら送信したデータである。
図14に示されるように、制御部15は、4つのデータD0,D1,XD,D2に基づいて、校正サンプルデータXD毎に、2つのビットD1,D2の間にデータ遷移があるか否か(Edge)、受信装置20の受信時において高周波成分の振幅が小さいが故にデータの波形歪が大きいか否か(Underequalize)、受信装置20の受信時においてデータの高周波成分の振幅が大きいが故にデータの波形歪が大きいか否か(Overequalize)、および、受信装置20の受信時においてクロックの周波数とデータのビットレートとがアンロックの状態であるか否か(Unlock)、を検出する。
すなわち、制御部15は、2つのビットD1,D2の間にデータ遷移があるときには変数Edgeを値1とし、そうでないときには変数Edgeを値0とする。制御部15は、受信装置20の受信時においてデータの高周波成分の振幅が小さいが故にデータの波形歪が大きいときには変数Underequalizeを値1とし、そうでないときには変数Underequalizeを値0とする。制御部15は、受信装置20の受信時においてデータの高周波成分の振幅が大きいが故にデータの波形歪が大きいときには変数Overequalizeを値1とし、そうでないときには変数Overequalizeを値0とする。また、制御部15は、アンロックの状態であるときには変数Unlockを値1とし、そうでないときには変数Unlockを値0とする。
そして、制御部15は、これらの変数Edge,Underequalize,OverequalizeおよびUnlockの各値に基づいて、受信装置20のデータ受信部21により受信されたデータの波形歪の検出を行う。具体的には、制御部15は、図15に示されるように、変数EdgeCnt,OverequalizeCntおよびUnderequalizeCnt、ならびに、定数EdgeCntThreshold,OverequalizeCntThresholdおよびUnderCntThresholdを用いて、以下のような処理をする。
制御部15は、初めにステップS21で、変数EdgeCnt,OverequalizeCntおよびUnderequalizeCntそれぞれの値が初期化され、その後、ステップS22で、校正サンプルデータXD毎に、変数Edgeの値が変数EdgeCntに累積加算され、変数Overequalizeの値が変数OverequalizeCntに累積加算され、また、変数Underequalizeの値が変数UnderequalizeCntに累積加算される。
ステップS23で、変数EdgeCntの値が定数EdgeCntThreshold以上であるか否かが判断される。ステップS23で変数EdgeCntの値が定数EdgeCntThreshold未満であると判断された場合には、ステップS22へ戻る。
ステップS23で変数EdgeCntの値が定数EdgeCntThreshold以上であると判断された場合には、ステップS24で、変数OverequalizeCntの値が定数OverequalizeCntThreshold以上であるか否かが判断され、もし、そうであれば、受信装置20が受信したデータの高周波成分の振幅が大きいが故にデータの波形歪が大きいと判断される(Overequalize)。また、ステップS25で、変数UnderequalizeCntの値が定数UnderequalizeCntThreshold以上であるか否かが判断され、もし、そうであれば、受信装置20が受信したデータの高周波成分の振幅が小さいが故にデータの波形歪が大きいと判断される(Underequalize)。何れでもない場合には、受信装置20が受信したデータの高周波成分の振幅が許容範囲内であると判断される(Justequalize)。
次に、図16〜図18を用いて、受信装置20から校正サンプルデータを受信した送信装置10の制御部15による受信装置20受信時のデータのデューティについての判断の方法について説明する。図16は、送信装置10の制御部15が使用するデータを説明する図である。図17は、送信装置10の制御部15の動作を説明する図表である。また、図18は、送信装置10の制御部15の動作を説明するフローチャートである。
図16に示されるように、送信装置10の制御部15は、受信装置20のサンプラ部23によりサンプリングされた校正データのうち受信装置20から送られて来た校正サンプルデータXDと、校正サンプルデータXDのサンプリング時の直前のビットの校正データD1と、校正サンプルデータXDのサンプリング時の直後のビットの校正データD2と、を使用する。校正データD1,D2は、送信装置10が自ら送信したデータである。
図17に示されるように、制御部15は、3つのデータD1,XD,D2に基づいて、校正サンプルデータXDのサンプリング時の前後の2つのビットの間にデータ遷移があるか否か(Edge)、受信装置20の受信時においてデータのデューティが広いか否か(DataDutyWide)、および、受信装置20の受信時においてデータのデューティが狭いか否か(DataDutyNarrow)、を検出する。
すなわち、制御部15は、2つのビットD1,D2の間にデータ遷移があるときには変数Edgeを値1とし、そうでないときには変数Edgeを値0とする。制御部15は、受信装置20の受信時においてデータのデューティが広いときには変数DataDutyWideを値1とし、そうでないときには変数DataDutyWideを値0とする。また、制御部15は、受信装置20の受信時においてデータのデューティが狭いときには変数DataDutyNarrow を値1とし、そうでないときには変数DataDutyNarrowを値0とする。
そして、制御部15は、これらの変数Edge,DataDutyWideおよびDataDutyNarrowの各値に基づいて、受信装置20のデータ受信部21により受信されたデータのデューティの広狭の検出を行う。具体的には、図18に示されるように、制御部15は、変数EdgeCnt,DataDutyWideCntおよびDataDutyNarrowCnt、ならびに、定数EdgeCntThreshold,DataDutyWideCntThresholdおよびDataDutyNarrowCntThreshold を用いて、以下のような処理をする。
制御部15では、初めにステップS31で、変数EdgeCnt,DataDutyWideCntおよびDataDutyNarrowCntそれぞれの値が初期化され、その後、ステップS32で、校正サンプルデータXD毎に、変数Edgeの値が変数EdgeCntに累積加算され、変数DataDutyWideの値が変数DataDutyWideCntに累積加算され、また、変数DataDutyNarrowの値が変数DataDutyNarrowCntに累積加算される。
ステップS33で、変数EdgeCntの値が定数EdgeCntThreshold以上であるか否かが判断される。ステップS33で変数EdgeCntの値が定数EdgeCntThreshold未満であると判断された場合には、ステップS32へ戻る。
ステップS33で変数EdgeCntの値が定数EdgeCntThreshold以上であると判断された場合には、ステップS34で、変数DataDutyWideCntの値が定数DataDutyWideCntThreshold以上であるか否かが判断され、もし、そうであれば、受信装置20が受信したデータのデューティが広いと判断される(DataDutyWide)。また、ステップS35で、変数DataDutyNarrowCntの値が定数DataDutyNarrowCntThreshold以上であるか否かが判断され、もし、そうであれば、受信装置20が受信したデータのデューティが狭いと判断される(DataDutyNarrow)。何れでもない場合には、受信装置20が受信したデータのデューティが許容範囲内であると判断される(DataDutyJust)。
次に、図19〜図21を用いて、受信装置20から校正サンプルデータを受信した送信装置10の制御部15による受信装置20受信時のクロックのデューティについての判断の方法について説明する。図19は、送信装置10の制御部15が使用するデータを説明する図である。図20は、送信装置10の制御部15の動作を説明する図表である。また、図21は、送信装置10の制御部15の動作を説明するフローチャートである。
図19に示されるように、送信装置10の制御部15は、受信装置20のサンプラ部23によりサンプリングされた校正データのうち受信装置20から送られて来た校正サンプルデータXDと、校正サンプルデータXDのサンプリング時の直前のビットの校正データD1と、校正サンプルデータXDのサンプリング時の直後のビットの校正データD2と、を使用する。校正データD1,D2は、送信装置10が自ら送信したデータである。また、校正サンプルデータXDは、サンプラ部23によりクロックの立上り時および立下り時それぞれの双方のタイミングで得られる。
図20に示されるように、制御部15は、3つのデータD1,XD,D2に基づいて、校正サンプルデータXDのサンプリング時の前後の2つのビットの間にデータ遷移があるか否か(Edge)、受信装置20の受信時においてクロックのデューティが広いか否か(ClockDutyWide)、および、受信装置20の受信時においてクロックのデューティが狭いか否か(ClockDutyNarrow)、を検出する。このとき、クロックのデューティの広狭の判断は、サンプラ部23によりクロックの立上り時および立下り時の何れのタイミングで校正サンプルデータXDが得られたかに応じて異なる。
すなわち、制御部15は、2つのビットD1,D2の間にデータ遷移があるときには変数Edgeを値1とし、そうでないときには変数Edgeを値0とする。制御部15は、受信装置20の受信時においてクロックのデューティが広いときには変数ClockDutyWideを値1とし、そうでないときには変数ClockDutyWideを値0とする。また、制御部15は、受信装置20の受信時においてクロックのデューティが狭いときには変数ClockDutyNarrow を値1とし、そうでないときには変数ClockDutyNarrowを値0とする。
そして、制御部15は、これらの変数Edge,ClockDutyWideおよびClockDutyNarrowの各値に基づいて、受信装置20のクロック受信部22により受信されたクロックのデューティの広狭の検出を行う。具体的には、図21に示されるように、制御部15は、変数EdgeCnt,ClockDutyWideCntおよびClockDutyNarrowCnt、ならびに、定数EdgeCntThreshold,ClockDutyWideCntThresholdおよびClockDutyNarrowCntThreshold を用いて、以下のような処理をする。
制御部15では、初めにステップS41で、変数EdgeCnt,ClockDutyWideCntおよびClockDutyNarrowCntそれぞれの値が初期化され、その後、ステップS42で、校正サンプルデータXD毎に、変数Edgeの値が変数EdgeCntに累積加算され、変数ClockDutyWideの値が変数ClockDutyWideCntに累積加算され、また、変数ClockDutyNarrowの値が変数ClockDutyNarrowCntに累積加算される。
ステップS43で、変数EdgeCntの値が定数EdgeCntThreshold以上であるか否かが判断される。ステップS43で変数EdgeCntの値が定数EdgeCntThreshold未満であると判断された場合には、ステップS42へ戻る。
ステップS43で変数EdgeCntの値が定数EdgeCntThreshold以上であると判断された場合には、ステップS44で、変数ClockDutyWideCntの値が定数ClockDutyWideCntThreshold以上であるか否かが判断され、もし、そうであれば、受信装置20が受信したクロックのデューティが広いと判断される(ClockDutyWide)。また、ステップS45で、変数ClockDutyNarrowCntの値が定数ClockDutyNarrowCntThreshold以上であるか否かが判断され、もし、そうであれば、受信装置20が受信したクロックのデューティが狭いと判断される(ClockDutyNarrow)。何れでもない場合には、受信装置20が受信したクロックのデューティが許容範囲内であると判断される(ClockDutyJust)。
次に、図22〜図27を用いて、送信装置10の制御部15による位相,データ振幅,データデューティおよびクロックデューティそれぞれの調整について説明する。制御部15は、図12,図15,図18および図21に示された手順で得られた判断結果(Late,Early,Lock,Unlock,Overequalize,Underequalize,Justequalize,DataDutyWide,DataDutyNarrow,DataDutyJust,ClockDutyWide,ClockDutyNarrow,ClockDutyJust)に基づいて、データ送信部11およびクロック送信部12を制御することで、上記の各々の調整を行う。
図22は、本実施形態に係る送信装置10における制御部15による第1調整例を説明するフローチャートである。この図に示される第1調整例では、制御部15は、ブランキング期間に、データ送信部11から受信装置20へ、校正開始指示データ(CalStart)および校正データ(CalData)を送信させ、その後に送信指示データ(SLStart)を送信させる。そして、制御部15は、受信装置20から送出されて受信部14により受信された校正サンプルデータ(Sub link data)を受け取って前述の判断を行い、その判断結果に基づいて以下のような手順で調整を行う。
制御部15は、変数Lockおよび変数Justequalizeの双方が有意値であるとき、すなわち、受信装置20により受信されたデータとクロックとの位相差が許容範囲内であって該データの高周波成分の振幅が許容範囲内であるときには、受信装置20に対応する送信部19に含まれるデータ送信部11のバッファ111および位相シフト部113に対して何ら調整を行うことなく、次の受信装置20n+1について処理を行う。
制御部15は、変数Lockおよび変数Justequalizeの何れかが有意値でないときには、以下のような制御を行う。
制御部15は、変数Lateが有意値であるとき(受信装置20により受信されたクロックに対してデータの位相が遅いとき)には、送信部19に含まれるデータ送信部11の位相シフト部113に対して調整を行うことで、クロックに対してデータの位相を所定量だけ早くする。
制御部15は、変数Earlyが有意値であるとき(受信装置20により受信されたクロックに対してデータの位相が早いとき)には、送信部19に含まれるデータ送信部11の位相シフト部113に対して調整を行うことで、クロックに対してデータの位相を所定量だけ遅くする。
制御部15は、変数Lockが有意値であるとき(受信装置20により受信されたデータとクロックとの位相差が許容範囲内であるとき)には、送信部19に含まれるデータ送信部11の位相シフト部113に対して何ら調整を行わない。
制御部15は、変数Unlockが有意値であるとき(受信装置20により受信されたクロックの周波数とデータのビットレートとがアンロックの状態であるとき)には、送信部19に含まれるデータ送信部11の位相シフト部113に対して調整を行うことで、クロックの位相を大きく(例えば0.5ビット分だけ)変化させる。
制御部15は、変数Unlockが有意値でないときには、変数Overequalize,UnderequalizeおよびJustequalizeの各値に応じて、更に以下のような制御を行う。
制御部15は、変数Overequalizeが有意値であるとき(受信装置20により受信されたデータの高周波成分の振幅が大きいが故に該データの波形歪が大きいとき)には、送信部19に含まれるデータ送信部11のバッファ111に対して調整を行うことで、データのレベル遷移後のビットのデータの振幅を所定量だけ大きくする。
制御部15は、変数Underequalizeが有意値であるとき(受信装置20により受信されたデータの高周波成分の振幅が小さいが故に該データの波形歪が大きいとき)には、送信部19に含まれるデータ送信部11のバッファ111に対して調整を行うことで、データのレベル遷移後のビットのデータの振幅を所定量だけ小さくする。
制御部15は、変数Justequalizeが有意値であるとき(受信装置20により受信されたデータの高周波成分の振幅が許容範囲内であるとき)には、送信部19に含まれるデータ送信部11のバッファ111に対して何ら調整を行わない。
制御部15は、変数DataDutyWideが有意値であるとき(受信装置20により受信されたデータのデューティが広いとき)には、送信部19に含まれるデータ送信部11のバッファ111に対して調整を行う(例えばオフセットを調整する)ことで、データのデューティを所定量だけ狭くする。
制御部15は、変数DataDutyNarrowが有意値であるとき(受信装置20により受信されたデータのデューティが狭いとき)には、送信部19に含まれるデータ送信部11のバッファ111に対して調整を行う(例えばオフセットを調整する)ことで、データのデューティを所定量だけ広くする。
制御部15は、変数DataDutyJustが有意値であるとき(受信装置20により受信されたデータのデューティが許容範囲内であるとき)には、送信部19に含まれるデータ送信部11のバッファ111に対して何ら調整を行わない。
制御部15は、変数ClockDutyWideが有意値であるとき(受信装置20により受信されたクロックのデューティが広いとき)には、送信部19に含まれるクロック送信部12のバッファ121に対して調整を行う(例えばオフセットを調整する)ことで、クロックのデューティを所定量だけ狭くする。
制御部15は、変数ClockDutyNarrowが有意値であるとき(受信装置20により受信されたクロックのデューティが狭いとき)には、送信部19に含まれるクロック送信部12のバッファ121に対して調整を行う(例えばオフセットを調整する)ことで、クロックのデューティを所定量だけ広くする。
制御部15は、変数ClockDutyJustが有意値であるとき(受信装置20により受信されたクロックのデューティが許容範囲内であるとき)には、送信部19に含まれるクロック送信部12のバッファ121に対して何ら調整を行わない。
制御部15は、以上の調整処理が終了すると、再び、データ送信部11から受信装置20へ、校正開始指示データ(CalStart),校正データ(CalData)および送信指示データ(SLStart)を送信させ、受信装置20から送出されて受信部14により受信された校正サンプルデータ(Sub link data)を受け取って前述の判断を行い、その判断結果に基づいて同様の手順で調整を行う。そして、制御部15は、変数Lockおよび変数Justequalizeの双方が有意値となると、受信装置20についての処理を終了して、次の受信装置20n+1について同様の処理を行う。
図23は、本実施形態に係る送信装置10における制御部15による第2調整例を説明するフローチャートである。この図に示される第2調整例では、制御部15は、変数Lockが有意値となる(受信装置20により受信されたデータとクロックとの位相差が許容範囲内となる)まで、受信装置20への校正開始指示データ(CalStart),校正データ(CalData)および送信指示データ(SLStart)の送信、受信装置20からの校正サンプルデータ(Sublink data)の受信、ならびに、変数Late,EarlyおよびUnlockの何れが有意値であるかに応じて為される位相シフト部113に対する調整、を繰り返す。
制御部15は、変数Lockが有意値である場合には、変数Justequalizeが有意値となる(受信装置20により受信されたデータの高周波成分の振幅が許容範囲内となる)まで、受信装置20への校正開始指示データ(CalStart),校正データ(CalData)および送信指示データ(SLStart)の送信、受信装置20からの校正サンプルデータ(Sublink data)の受信、ならびに、変数OverequalizeおよびUnderequalizeの何れが有意値であるかに応じて為されるバッファ111に対する調整、を繰り返す。
制御部15は、変数DataDutyJustが有意値となる(受信装置20により受信されたデータのデューティが許容範囲内となる)まで、受信装置20への校正開始指示データ(CalStart),校正データ(CalData)および送信指示データ(SLStart)の送信、受信装置20からの校正サンプルデータ(Sublink data)の受信、ならびに、変数DataDutyWideおよびDataDutyNarrowの何れが有意値であるかに応じて為されるバッファ111に対する調整、を繰り返す。
また、制御部15は、変数ClockDutyJustが有意値となる(受信装置20により受信されたクロックのデューティが許容範囲内となる)まで、受信装置20への校正開始指示データ(CalStart),校正データ(CalData)および送信指示データ(SLStart)の送信、受信装置20からの校正サンプルデータ(Sublink data)の受信、ならびに、変数ClockDutyWideおよびClockDutyNarrowの何れが有意値であるかに応じて為されるバッファ121に対する調整、を繰り返す。
第2調整例における位相シフト部113またはバッファ111,121に対する調整は、第1調整例の場合と同様である。そして、制御部15は、変数Lock,Justequalize,DataDutyJustおよびClockDutyJustの全てが有意値となると、受信装置20についての処理を終了して、次の受信装置20n+1について同様の処理を行う。
図24は、本実施形態に係る送信装置10におけるデータ送信部11の位相シフト部113の構成を示す図である。図25は、本実施形態に係る送信装置10におけるデータ送信部11の位相シフト部113の動作を説明する図である。この例では、クロック生成部16は、例えばPLL周波数シンセサイザであって、位相が所定量ずつ異なるM相のクロックClock_1〜Clock_Mを出力する。そして、位相シフト部113は、クロック生成部16から出力されるM相のクロックClock_1〜Clock_Mを入力するとともに、制御部15から出力される選択指示信号Selectをも入力して、M相のクロックClock_1〜Clock_Mのうち選択指示信号Selectにより指示されるクロックClockを選択的にフリップフロップ112へ出力する。これにより、送信装置10から送出されるデータとクロックとの間の位相差が調整されて、受信装置20により受信されるデータとクロックとの間の位相差が許容範囲内とされる。
図26は、本実施形態に係る送信装置10におけるデータ送信部11のバッファ111による振幅調整を説明する波形図である。この図に示されるように、バッファ111は、制御部15からの指示により、送信すべきデータのレベル遷移後のビットのデータの振幅(PreEmphasis Level)を、前ビットと同じレベルのビットのデータの振幅(Normal Level)に対して大きくする。また、バッファ111は、制御部15からの指示により、送信すべきデータのレベル遷移後のビットのデータの振幅(PreEmphasis Level)を調整する。これにより、送信装置10から送出されるデータの高周波成分の振幅が適正値とされて、受信装置20により受信されるデータの高周波成分の振幅が許容範囲内とされ、該データの歪が抑制される。
図27は、本実施形態に係る送信装置10におけるデータ送信部11のバッファ111によるデータデューティを説明する波形図である。この図に示されるように、バッファ111は、制御部15からの指示により、出力するデータのオフセットを調整することで、該データのデューティを調整することができる。
本実施形態では、以上のようにして、送信装置10において、データ送信部11により送信されるデータとクロック送信部12により送信されるクロックとの間の位相の調整、データ送信部11により送信されるデータの振幅の調整、データ送信部11により送信されるデータのデューティの調整、および、クロック送信部12により送信されるクロックのデューティの調整、が行われる。
そして、これらの調整の結果、受信装置20においては、データ受信部21により受信されるデータとクロック受信部22により受信されるクロックとの間の位相差が許容範囲内となり、データ受信部21により受信されるデータの波形劣化の程度が許容範囲内となり、データ受信部21により受信されるデータのデューティが許容範囲内となり、また、クロック送信部22により受信されるクロックのデューティが許容範囲内となる。したがって、本実施形態では、送信装置10から送信されたデータおよびクロックを受信した受信装置20において、クロックによりデータを正しくサンプリングすることが容易となる。
また、例えば画像表示システム1においては一般に1個の送信装置10に対して多数の受信装置20〜20が設けられるが、本実施形態では、各受信装置20が校正データをサンプリングして得た校正サンプルデータを送信装置10へ送信し、送信装置10が該校正サンプルデータに基づいて判断や調整をすることとして、各受信装置20の構成を簡略することできるので、システム全体の構成を簡略にするとともに安価にすることができる。
なお、以上までに図9〜図27を用いて説明した位相差,波形劣化,データデューティおよびクロックデューティの検出および調整に際して、制御部15は、或る一定のパターンの校正データをデータ送信部11から出力させるのが好ましく、このようにすることで構成が簡素化され得る。また、制御部15は、受信装置20のサンプラ部23によるサンプリング時での双対する項目(データの立上り/立下り、クロックの立上り/立下り、サンプリング前のデータの2ビットの値の異/同)の数が互いに等しくなるように構成された校正データをデータ送信部11から出力させるのが好ましい。
以上までに説明した実施形態は、受信装置20におけるデータとクロックとの間の位相差が±0.5ビット未満である場合に好適なものであり、該位相差が±0.5ビット以上である場合には位相調整やデータ振幅調整等をすることが困難となる。そこで、受信装置20におけるデータとクロックとの間の位相差が±0.5ビット以上である場合には、以下の図28または図29に示されるようにすればよい。
図28は、受信装置20におけるデータとクロックとの間の位相差が±0.5ビット以上である場合の位相差検出および位相調整の第1の方法を説明する波形図である。この図に示されるように、送信装置10から受信装置20へ送信される校正データは、同符号が長め(例えば5ビット程度)に連続していて、データサンプリングのタイミング(クロックの立上り時または立下り時)に対する遷移タイミングのズレ量が少しずつ順に変化したものとされる。送信装置10の制御部15は、受信装置20から受信した校正サンプルデータに基づいて、受信装置20におけるデータとクロックとの間の位相差が概略的に許容範囲内となるようなデータの遷移タイミングのズレ量を検出することで、送信時のデータとクロックとの間の位相を粗調整することができる。この位相の粗調整の後に、前述の方法で各種の調整が行われる。
図29は、受信装置20におけるデータとクロックとの間の位相差が±0.5ビット以上である場合の位相差検出および位相調整の第2の方法を説明する波形図である。この図に示されるように、送信装置10から受信装置20へ送信される校正データは、複数組の位相判定部およびキャリブレーション部から構成される。校正データのうちの各組の位相判定部は、同符号が2ビット以上連続するパターンを少しずつ位相をずらした形で構成される。校正データのうちの各組のキャリブレーション部は、データサンプリングのタイミング(クロックの立上り時または立下り時)に対する遷移タイミングのズレ量が少しずつ順に変化したものとされる。キャリブレーション部に対し位相判定部は0.5ビットだけ位相がずれていることが好適である。
送信装置10の制御部15は、受信装置20が校正データのうち位相判定部をサンプリングして得た校正サンプルデータに基づいてクロックとデータとの間の位相差を判断し、キャリブレーション部で位相があっている部分(図の中段)を使用して、前述の方法で各種の調整を行う。この図の例では、位相判定部(1),(2),(3)それぞれをサンプリングして得られる校正サンプルデータがHレベル,Lレベル,Lレベルと変化するから、位相判定部(2)に続くキャリブレーション部(2)が使用される。なお、位相判定部は、校正データの一部に固まっても構わないし、この図に示されるように分散して配置されていても構わない。
また、送信装置10から受信装置20へ送信される校正データおよびクロックは、他のデータを送信する際と比較して位相シフトされていなくてもよい。この場合、例えば、図30に示されるように、所定ビット数(通常データで同符号が連続するビット数の最大値より多いビット数)だけ同符号が連続した後にデータ遷移が存在するような校正データを送信装置10から送出すると、受信装置20においてはデータの波形が大きく劣化しデータ遷移が遅れる(図中のCapture Point A)。また、所定ビット数だけ同符号が連続した後にデータ遷移が連続して存在するような校正データを送信装置10から送出すると、受信装置20においては、受信装置20においてはデータ遷移が早くなる(図中のCapturePoint B)。これらのデータ遷移前後でも受信装置20において正しく受信することができるように調整を行うことで、伝送品質を保つことができる。
次に、図31を用いて、本実施形態に係る送信装置10の変形例について説明する。図31は、変形例の送信装置10Aの概略構成を示す図である。以上まで説明してきた実施形態の送信装置10は、N組(Nは2以上の整数)のデータ送信部11およびクロック送信部12を備えるものであり、各組においてクロックに対してデータの位相を調整するものであった。したがって、これらクロック送信部は共通のものとすることができる。そこで、図31に示される変形例の送信装置10Aは、N個のデータ送信部11〜11と、1つのクロック送信部12とを備える。なお、この図では、エンコーダ部の図示が省略されている。
N個のデータ送信部11〜11それぞれは、以上まで説明してきた実施形態におけるデータ送信部11と同様の構成を有している。データ送信部11と受信装置20とは1対1に対応している。クロック送信部12は、以上まで説明してきた実施形態におけるクロック送信部12と同様の構成を有している。
制御部15は、受信装置20から送信されて受信部14により受信された校正サンプルデータに基づいて、データ送信部11により送信されるデータとクロック送信部12により送信されるクロックとの間の位相を調整し、データ送信部11により送信されるデータの振幅を調整し、データ送信部11により送信されるデータのデューティを調整し、また、クロック送信部12により送信されるクロックのデューティを調整する。
この変形例では、送信装置10AからN個の受信装置20〜20へクロックを送信するための信号線を共通のものとすることができるので、送信装置10AとN個の受信装置20〜20との間の信号線の本数を少なくすることができる。
1…画像表示システム、10,10A…送信装置、11…データ送信部、12…クロック送信部、13…エンコーダ部、14…受信部、15…制御部、16…クロック生成部、19…送信部、20…受信装置、21…データ受信部、22…クロック受信部、23…サンプラ部、24…デコーダ部、25…記憶部、26…送信部、30…画像表示部、31…信号線。

Claims (17)

  1. データおよびクロックを受信装置へ送信する送信装置であって、
    データを前記受信装置へ送信するデータ送信部と、
    クロックを前記受信装置へ送信するクロック送信部と、
    前記受信装置からデータを受信する受信部と、
    前記データ送信部によるデータ送信および前記クロック送信部によるクロック送信を制御する制御部と、
    を備え、
    前記制御部が、
    通常データ、前記受信装置におけるデータ受信状態またはクロック受信状態を検出するための校正データ、この校正データの送信の開始を前記受信装置へ指示する校正開始指示データ、および、前記受信装置が前記校正データをサンプリングして得た校正サンプルデータを送出することを前記受信装置へ指示する送信指示データ、それぞれを所定のタイミングで前記データ送信部から前記受信装置へ送信させ、
    前記受信装置から送出された前記校正サンプルデータを前記受信部が受信すると、この受信した前記校正サンプルデータに基づいて、前記データ送信部により送信されるデータと前記クロック送信部により送信されるクロックとの間の位相の調整、前記データ送信部により送信されるデータの振幅の調整、前記データ送信部により送信されるデータのデューティの調整、および、前記クロック送信部により送信されるクロックのデューティの調整、のうち何れか1以上の制御を行う、
    ことを特徴とする送信装置。
  2. 前記制御部が、前記通常データ,前記校正開始指示データおよび前記送信指示データそれぞれを前記データ送信部から送信させるときと比較して、前記校正データを前記データ送信部から送信させるときに、前記クロック送信部によるクロック送信に対して相対的に1ビット未満相当のシフト位置にビット間遷移が存在するような前記校正データを送信させる、ことを特徴とする請求項1に記載の送信装置。
  3. 前記制御部が、前記通常データ,前記校正開始指示データおよび前記送信指示データそれぞれを前記データ送信部から送信させるときと比較して、前記校正データを前記データ送信部から送信させるときに、前記クロック送信部によるクロック送信に対して相対的に0.5ビット相当のシフト位置にビット間遷移が存在するような前記校正データを送信させる、ことを特徴とする請求項1に記載の送信装置。
  4. 前記制御部が、前記クロック送信部から送信させるクロックの周波数を、前記データ送信部から送信させるデータのビットレートの2分の1とする、ことを特徴とする請求項1に記載の送信装置。
  5. 前記制御部が、所定ビット数以上の同符号が連続するデータを前記校正開始指示データとして前記データ送信部から前記受信装置へ送信させる、ことを特徴とする請求項1に記載の送信装置。
  6. 複数組の前記データ送信部および前記クロック送信部を備えることを特徴とする請求項1に記載の送信装置。
  7. 複数の前記データ送信部と1つの前記クロック送信部とを備えることを特徴とする請求項1に記載の送信装置。
  8. データおよびクロックを送信装置から受信する受信装置であって、
    データを前記送信装置から受信するデータ受信部と、
    クロックを前記送信装置から受信するクロック受信部と、
    前記クロック受信部により受信されたクロックにより、前記データ受信部により受信されたデータをサンプリングして、このサンプリングにより得られたデータを出力するサンプラ部と、
    前記サンプラ部から出力されたデータをデコードするデコーダ部と、
    前記サンプラ部から出力されたデータのうち一部のデータを記憶する記憶部と、
    前記記憶部により記憶されたデータを送信する送信部と、
    を備え、
    前記データ受信部が、通常データ、前記データ受信部におけるデータ受信状態または前記クロック受信部におけるクロック受信状態を検出するための校正データ、この校正データの受信の開始を指示する校正開始指示データ、および、前記サンプラ部が前記校正データをサンプリングして得た校正サンプルデータを前記送信部が送出することを前記送信部へ指示する送信指示データ、それぞれを所定のタイミングで前記送信装置から受信し、
    前記デコーダ部が、前記サンプラ部から出力されたデータが前記校正開示指示データであるときに、その後に前記サンプラ部が前記校正データをサンプリングして得た校正サンプルデータを前記記憶部に記憶させ、更にその後に前記サンプラ部から出力されたデータが前記送信指示データであるときに、前記記憶部により記憶された前記校正サンプルデータを前記送信部から送出させる、
    ことを特徴とする受信装置。
  9. 前記データ受信部が、前記通常データ,前記校正開始指示データおよび前記送信指示データそれぞれを前記送信装置から受信するときと比較して、前記校正データを前記送信装置から受信するときに、前記クロック受信部により受信されるクロックに対して相対的に1ビット未満相当のシフト位置にビット間遷移が存在するような前記校正データを受信する、ことを特徴とする請求項8に記載の受信装置。
  10. 前記データ受信部が、前記通常データ,前記校正開始指示データおよび前記送信指示データそれぞれを前記送信装置から受信するときと比較して、前記校正データを前記送信装置から受信するときに、前記クロック受信部により受信されるクロックに対して相対的に0.5ビット相当のシフト位置にビット間遷移が存在するような前記校正データを受信する、ことを特徴とする請求項8に記載の受信装置。
  11. 前記サンプラ部が、前記クロック受信部により受信されたクロックの立上り及び立下りの双方のタイミングで、前記データ受信部により受信されたデータをサンプリングする、ことを特徴とする請求項8に記載の受信装置。
  12. 前記デコーダ部が、前記サンプラ部から出力されたデータのうち所定ビット数以上の同符号が連続するデータを前記校正開始指示データとして認識する、ことを特徴とする請求項8に記載の受信装置。
  13. 請求項1に記載の送信装置と請求項8に記載の受信装置とを備え、
    前記受信装置のデータ受信部が、前記送信装置のデータ送信部により送信されるデータを受信し、
    前記受信装置のクロック受信部が、前記送信装置のクロック送信部により送信されるクロックを受信し、
    前記送信装置の受信部が、前記受信装置の送信部により送信される校正サンプルデータを受信する、
    ことを特徴とする送受信システム。
  14. 請求項6に記載の送信装置と請求項8に記載の複数の受信装置とを備え、
    前記送信装置に含まれる複数組の前記データ送信部および前記クロック送信部と前記複数の受信装置とが1対1に対応していて、
    前記複数の受信装置それぞれのデータ受信部が、前記送信装置に含まれる対応するデータ送信部により送信されるデータを受信し、
    前記複数の受信装置それぞれのクロック受信部が、前記送信装置に含まれる対応するクロック送信部により送信されるクロックを受信し、
    前記送信装置の受信部が、前記複数の受信装置それぞれの送信部により送信される校正サンプルデータを受信する、
    ことを特徴とする送受信システム。
  15. 請求項7に記載の送信装置と請求項8に記載の複数の受信装置とを備え、
    前記送信装置に含まれる複数のデータ送信部と前記複数の受信装置とが1対1に対応していて、
    前記複数の受信装置それぞれのデータ受信部が、前記送信装置に含まれる対応するデータ送信部により送信されるデータを受信し、
    前記複数の受信装置それぞれのクロック受信部が、前記送信装置のクロック送信部により送信されるクロックを受信し、
    前記送信装置の受信部が、前記複数の受信装置それぞれの送信部により送信される校正サンプルデータを受信する、
    ことを特徴とする送受信システム。
  16. 前記送信装置の受信部が、前記複数の受信装置それぞれの送信部により送信される校正サンプルデータを、共通の信号線を介して受信する、ことを特徴とする請求項14または15に記載の送受信システム。
  17. 請求項13〜15の何れか1項に記載の送受信システムと、
    前記送受信システムに含まれる複数の受信装置それぞれにより受信されたデータに基づいて画像を表示する画像表示部と、
    を備えることを特徴とする画像表示システム。
JP2009245471A 2009-10-26 2009-10-26 送信装置、受信装置、送受信システムおよび画像表示システム Expired - Fee Related JP5017348B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2009245471A JP5017348B2 (ja) 2009-10-26 2009-10-26 送信装置、受信装置、送受信システムおよび画像表示システム
KR1020117014563A KR101222341B1 (ko) 2009-10-26 2010-10-20 송신 장치, 수신 장치, 송수신 시스템 및 화상 표시 시스템
EP10826588.5A EP2393234A4 (en) 2009-10-26 2010-10-20 Transmitting apparatus, receiving apparatus, transmitting/receiving system, and image display system
CN201080035902.9A CN102549964B (zh) 2009-10-26 2010-10-20 发送装置、接收装置、收发***及图像显示***
PCT/JP2010/068510 WO2011052456A1 (ja) 2009-10-26 2010-10-20 送信装置、受信装置、送受信システムおよび画像表示システム
US13/148,856 US8582628B2 (en) 2009-10-26 2010-10-20 Transmitting apparatus, receiving apparatus, transmitting/receiving system, and image display system
TW099136129A TWI440349B (zh) 2009-10-26 2010-10-22 Sending devices, receiving devices, receiving and receiving systems and video display systems

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009245471A JP5017348B2 (ja) 2009-10-26 2009-10-26 送信装置、受信装置、送受信システムおよび画像表示システム

Publications (2)

Publication Number Publication Date
JP2011091745A JP2011091745A (ja) 2011-05-06
JP5017348B2 true JP5017348B2 (ja) 2012-09-05

Family

ID=43921880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009245471A Expired - Fee Related JP5017348B2 (ja) 2009-10-26 2009-10-26 送信装置、受信装置、送受信システムおよび画像表示システム

Country Status (7)

Country Link
US (1) US8582628B2 (ja)
EP (1) EP2393234A4 (ja)
JP (1) JP5017348B2 (ja)
KR (1) KR101222341B1 (ja)
CN (1) CN102549964B (ja)
TW (1) TWI440349B (ja)
WO (1) WO2011052456A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011128535A (ja) * 2009-12-21 2011-06-30 Thine Electronics Inc 送信装置、受信装置、送受信システムおよび画像表示システム

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103261983B (zh) * 2010-12-16 2016-05-18 三菱电机株式会社 定序器***及其控制方法
US9031167B2 (en) * 2012-01-31 2015-05-12 Innophase Inc. Receiver architecture and methods for demodulating quadrature phase shift keying signals
JP6208975B2 (ja) * 2013-05-07 2017-10-04 シナプティクス・ジャパン合同会社 表示ドライバic
JP6875823B2 (ja) * 2016-10-21 2021-05-26 シャープ株式会社 データ送受信装置
JP6871509B2 (ja) 2017-02-24 2021-05-12 株式会社ソシオネクスト 送信回路及び集積回路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11177540A (ja) * 1997-12-09 1999-07-02 Fuji Xerox Co Ltd データ転送装置及び方法
KR100601149B1 (ko) * 1998-03-12 2006-07-13 가부시키가이샤 히타치세이사쿠쇼 데이터 전송장치
AU2002354139A1 (en) * 2002-11-29 2004-06-23 Fujitsu Limited Data reproducing apparatus having phase difference corrector and data head detector
JP2004236019A (ja) * 2003-01-30 2004-08-19 Agilent Technol Inc スキュー調整方法およびスキュー調整装置、ならびに、スキュー調整機能を備えたデータ伝送システム
JP2005338727A (ja) 2004-05-31 2005-12-08 Mitsubishi Electric Corp 画像表示装置及びドライバic用タイミングコントローラ
US7516029B2 (en) * 2004-06-09 2009-04-07 Rambus, Inc. Communication channel calibration using feedback
JP4533715B2 (ja) * 2004-10-07 2010-09-01 川崎マイクロエレクトロニクス株式会社 位相比較器
US7613237B1 (en) * 2005-01-13 2009-11-03 Advanced Micro Devices, Inc. Built-in test feature to facilitate system level stress testing of a high-speed serial link that uses a forwarding clock
US7783954B2 (en) * 2006-09-11 2010-08-24 Globalfoundries Inc. System for controlling high-speed bidirectional communication
KR101379419B1 (ko) * 2006-12-12 2014-04-03 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN101681670B (zh) * 2007-04-19 2014-02-05 拉姆伯斯公司 存储器***中的时钟同步
KR100855995B1 (ko) * 2007-05-23 2008-09-02 삼성전자주식회사 디스플레이 패널 구동 장치 및 방법
KR101442173B1 (ko) * 2008-02-15 2014-09-18 삼성전자주식회사 데이터 송수신 시스템 및 에러 교정 방법
EP2370975B1 (en) * 2009-01-12 2016-09-28 Rambus Inc. Clock-forwarding low-power signaling system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011128535A (ja) * 2009-12-21 2011-06-30 Thine Electronics Inc 送信装置、受信装置、送受信システムおよび画像表示システム
US9418583B2 (en) 2009-12-21 2016-08-16 Thine Electronics, Inc. Transmission device, reception device, transmission-reception system, and image display system

Also Published As

Publication number Publication date
CN102549964A (zh) 2012-07-04
EP2393234A1 (en) 2011-12-07
WO2011052456A1 (ja) 2011-05-05
EP2393234A4 (en) 2017-12-27
TW201143337A (en) 2011-12-01
JP2011091745A (ja) 2011-05-06
US8582628B2 (en) 2013-11-12
TWI440349B (zh) 2014-06-01
US20110317747A1 (en) 2011-12-29
KR101222341B1 (ko) 2013-01-14
CN102549964B (zh) 2015-05-13
KR20110102891A (ko) 2011-09-19

Similar Documents

Publication Publication Date Title
JP5670622B2 (ja) 送信装置、受信装置、送受信システムおよび画像表示システム
JP5017348B2 (ja) 送信装置、受信装置、送受信システムおよび画像表示システム
US8362997B2 (en) Display with CLK phase or data phase auto-adjusting mechanism and method of driving same
TWI320165B (en) Display, timing controller and column driver integrated circuit using clock embedded multi-level signaling
JP5120375B2 (ja) クロックレス伝送システムおよびクロックレス伝送方法
US8362996B2 (en) Display with CLK phase auto-adjusting mechanism and method of driving same
EP2824657B1 (en) Point to multi-point clock-forwarded signaling for large displays
JP2008145902A (ja) マルチスクリーン表示装置
WO2017033318A1 (ja) データ送受信装置及び表示装置
KR100408416B1 (ko) 디지털 비디오 신호 전송 시스템 및 전송방법
US8811559B1 (en) Timing recovery circuit and receiver circuit including the same
JP4587925B2 (ja) データ受信装置、データ伝送システム、並びに半導体装置
CN109076259B (zh) 视频信号发送装置、视频信号接收装置以及视频信号传输***
US7570256B2 (en) Apparatus and method for transmitting data of image display device
JP2010021665A (ja) データ受信装置
JP4230381B2 (ja) Lvdsシステム、その送信側回路、および、その受信側回路
KR102394777B1 (ko) 데이터 통신 시스템 및 그의 데이터 전송 장치 및 데이터 수신 장치
KR101718413B1 (ko) 보정 장치 및 보정 기능을 갖는 화상표시장치
Kim et al. 64.3: Design of Partially Cascaded Clock‐Embedded Serial Link Intra‐Panel Interface for a Flat Panel Display System

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120522

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120611

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5017348

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees