JP5017239B2 - Light emitting device and manufacturing method thereof - Google Patents
Light emitting device and manufacturing method thereof Download PDFInfo
- Publication number
- JP5017239B2 JP5017239B2 JP2008292646A JP2008292646A JP5017239B2 JP 5017239 B2 JP5017239 B2 JP 5017239B2 JP 2008292646 A JP2008292646 A JP 2008292646A JP 2008292646 A JP2008292646 A JP 2008292646A JP 5017239 B2 JP5017239 B2 JP 5017239B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- emitting device
- light emitting
- semiconductor stacked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 54
- 239000004065 semiconductor Substances 0.000 claims description 367
- 239000000758 substrate Substances 0.000 claims description 159
- 238000000034 method Methods 0.000 claims description 83
- 238000005530 etching Methods 0.000 claims description 26
- 239000004020 conductor Substances 0.000 claims description 13
- 238000007747 plating Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 7
- 238000010292 electrical insulation Methods 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 3
- -1 AlGaInP Inorganic materials 0.000 description 12
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 9
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 9
- 238000000926 separation method Methods 0.000 description 9
- 239000012212 insulator Substances 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 210000000746 body region Anatomy 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Landscapes
- Led Devices (AREA)
Description
本発明は、発光装置及びその製造方法に関し、特に、発光構造のための半導体積層体のアレイと配線構造とを利用して多様な機能が付いた発光装置に関する。 The present invention relates to a light emitting device and a method for manufacturing the same, and more particularly, to a light emitting device having various functions using an array of semiconductor laminates for a light emitting structure and a wiring structure.
半導体発光ダイオードは、出力及び効率や信頼性の側面で光源として有益な長所を有するので、照明装置又はディスプレイ装置のバックライトの代わりをすることができる高出力、高効率光源として積極的に研究開発されつつある。 Semiconductor light-emitting diodes have the advantages of being useful as a light source in terms of output, efficiency and reliability, so they are actively researched and developed as a high-power, high-efficiency light source that can replace the backlight of lighting devices or display devices. It is being done.
一般に、半導体発光装置は、許容電圧を超過する静電気のような電圧による破壊を防止するために、ジェンナーダイオードのような保護素子と結合されて使用されうる。しかしながら、このようなジェンナーダイオードの追加装着によって、必要とする面積が大きくなり、かつ構造が複雑になりうる。 In general, the semiconductor light emitting device can be used in combination with a protective element such as a Jenner diode in order to prevent breakdown due to a voltage such as static electricity exceeding an allowable voltage. However, such additional mounting of the Jenner diode can increase the required area and make the structure complicated.
特に、このような問題は、ＡＣ電圧にも駆動可能な複雑な配線接続を有するＬＥＤアレイでより激しくなりうる。すなわち、複数の素子がアレイされた複雑な構造を有し、ＡＣ駆動のための複雑な配線接続が求められるので、追加的な保護素子の装着に難しさがあり、小型化を実現するのに障害要因として作用できる。また、一定の面積が必要な外部回路と接続のためのボンディングパッドの位置を確保し難い。 In particular, such problems can be exacerbated in LED arrays having complex wiring connections that can also be driven by AC voltages. In other words, since it has a complicated structure in which a plurality of elements are arrayed and complicated wiring connection for AC driving is required, it is difficult to attach an additional protective element, and it is possible to realize downsizing. Can act as an obstacle factor. In addition, it is difficult to secure the position of a bonding pad for connection to an external circuit that requires a certain area.
そこで、本発明は、上述の問題点に鑑みてなされたもので、その目的は、保護素子の集積化が可能な新しい配線接続構造を有する発光装置及びその製造方法を提供することにある。 Accordingly, the present invention has been made in view of the above-described problems, and an object thereof is to provide a light emitting device having a new wiring connection structure capable of integrating protection elements and a method for manufacturing the same.
本発明の他の目的は、複雑な配線接続構造及び高い集積化に有用に提供されうるボンディングパッド構造を有する発光装置及びその製造方法を提供することにある。 Another object of the present invention is to provide a light emitting device having a complicated wiring connection structure and a bonding pad structure that can be usefully provided for high integration, and a method for manufacturing the same.
上記の目的を達成すべく、本発明の第１側面は、それぞれ、第１及び第２導電型半導体層とその間に位置した活性層を有する第１及び第２半導体積層体と、前記第１及び第２導電型半導体層にそれぞれ接続されるように、前記第１及び第２半導体積層体の対向する両面にそれぞれ形成された第１及び第２コンタクトと、互いに対向する第１及び第２面を有し、前記第１面を介して前記第１導電型半導体層が露出するように、前記第１及び第２半導体積層体が互いに分離されて埋め込まれた基板構造物と、前記第１及び第２半導体積層体の埋め込まれた表面のうち、前記第２コンタクトの形成領域を除いた領域に形成された第１絶縁層と、前記第１及び第２半導体積層体の第２コンタクトにそれぞれ接続されるように形成され、それぞれ前記基板構造物の第１面に露出した領域を有するように、前記第１絶縁層に沿って延びた第１及び第２導電層と、前記基板構造物の第１面に形成され、前記第１及び第２半導体積層体に関連した導電層の露出領域と前記第２及び第１半導体積層体の第１コンタクトとをそれぞれ接続する第１及び第２配線層と、前記第１半導体積層体の第１及び第２コンタクトにそれぞれ電気的に接続されるように形成された第１及び第２外部接続端子とを含む発光装置を提供する。 In order to achieve the above object, according to a first aspect of the present invention, there are provided first and second semiconductor stacked bodies having first and second conductivity type semiconductor layers and an active layer positioned therebetween, respectively, First and second contacts formed on opposite surfaces of the first and second semiconductor stacks to be connected to the second conductivity type semiconductor layers, respectively, and first and second surfaces facing each other. And a substrate structure in which the first and second semiconductor stacks are separated and embedded so that the first conductive semiconductor layer is exposed through the first surface, and the first and second A first insulating layer formed in a region excluding a region where the second contact is formed, and a second contact of each of the first and second semiconductor stacked bodies; Each of the groups A first conductive layer and a second conductive layer extending along the first insulating layer so as to have a region exposed on the first surface of the structure; and the first and second conductive layers formed on the first surface of the substrate structure. A first wiring layer connected to an exposed region of the conductive layer related to the second semiconductor stacked body and a first contact of the second and first semiconductor stacked bodies; and a first of the first semiconductor stacked body. And a first and second external connection terminals formed so as to be electrically connected to the second contact, respectively.
特定の実施の形態において、前記基板構造物は、導電性物質からなりうる。この場合に、前記半導体積層体の第２コンタクトと第１及び第２導電層が前記基板構造物と電気的に絶縁されるように、前記発光積層体と前記基板構造物との間に形成された第２絶縁層をさらに含む。このような導電性の基板構造物は、メッキ工程により得られた金属層でありうる。 In a specific embodiment, the substrate structure may be made of a conductive material. In this case, the second contact of the semiconductor laminate and the first and second conductive layers are formed between the light emitting laminate and the substrate structure so as to be electrically insulated from the substrate structure. And a second insulating layer. Such a conductive substrate structure may be a metal layer obtained by a plating process.
これとは異なり、前記基板構造物は、電気的絶縁性を有する物質からなりうる。
好ましく、前記第１半導体積層体は、前記第２半導体積層体より前記基板構造物上で大きな占有面積を有する。
In contrast, the substrate structure may be made of a material having electrical insulation.
Preferably, the first semiconductor stacked body has a larger occupied area on the substrate structure than the second semiconductor stacked body.
本発明の好ましい実施の形態では、前記第１半導体積層体は複数であり、前記複数の第１半導体積層体は、互いに電気的に接続するように形成された少なくとも一つの配線層をさらに含むことができる。 In a preferred embodiment of the present invention, the first semiconductor stacked body includes a plurality of first semiconductor stacked bodies, and the plurality of first semiconductor stacked bodies further includes at least one wiring layer formed to be electrically connected to each other. Can do.
前記少なくとも一つの配線層は、特定の第１半導体積層体に関連した導電層の露出領域と、他の特定の第１半導体積層体に関連した第１コンタクトを接続する配線層でありうる。又は前記少なくとも一つの配線層は、特定の第１半導体積層体に関連した導電層の露出領域と、他の特定の第１半導体積層体に関連した導電層の露出領域とを接続する配線層でありうる。 The at least one wiring layer may be a wiring layer that connects an exposed region of a conductive layer related to a specific first semiconductor stacked body and a first contact related to another specific first semiconductor stacked body. Alternatively, the at least one wiring layer is a wiring layer that connects an exposed region of a conductive layer related to a specific first semiconductor stacked body and an exposed region of a conductive layer related to another specific first semiconductor stacked body. It is possible.
前記第１及び第２半導体積層体の第１面のうち、前記配線層の形成される領域に形成された第３絶縁層をさらに含むことができる。 The semiconductor device may further include a third insulating layer formed in a region where the wiring layer is formed on the first surfaces of the first and second semiconductor stacks.
好ましくは、前記複数の半導体積層体は、交流電圧で該当活性層が発光できるように、前記追加的な配線層により互いに電気的に接続されうる。 Preferably, the plurality of semiconductor stacked bodies may be electrically connected to each other by the additional wiring layer so that the corresponding active layer can emit light with an alternating voltage.
また、本発明は、上述した第１側面による発光装置の製造方法を提供する。
本製造方法は、成長用基板上に第１及び第２導電型半導体層とそれらの間に位置した活性層とを有する第１及び第２半導体積層体を形成するステップと、前記第２導電型半導体層の上面の少なくとも一部領域にそれぞれ第２コンタクトを形成し、前記第２コンタクトの形成された領域を除いた前記第１及び第２半導体積層体の表面に第１絶縁層を形成するステップと、前記第１及び第２半導体積層体の第２コンタクトにそれぞれ接続されるように形成され、前記第１絶縁層に沿って前記成長用基板の上面に向かって延びるように、第１及び第２導電層を形成するステップと、前記成長用基板上に前記第１及び第２半導体積層体を取り囲む基板構造物を形成するステップと、前記第１及び第２導電層のうち、延びた領域が一部露出するように、前記第１及び第２半導体積層体と前記基板構造物とから前記成長用基板を除去するステップと、前記第１導電型半導体層に接続されるように、前記第１及び第２半導体積層体の露出面に第１コンタクトを形成するステップと、前記第１及び第２導電層露出領域と前記第２及び第１半導体積層体の第１コンタクトとがそれぞれ接続されるように、前記基板構造物の露出した面上に第１及び第２配線層を形成するステップと、
前記第１半導体積層体の第１及び第２コンタクトにそれぞれ電気的に接続されるように、第１及び第２外部接続端子を形成するステップと、を含む。
The present invention also provides a method for manufacturing a light emitting device according to the first aspect described above.
The manufacturing method includes the steps of forming first and second semiconductor stacked bodies having first and second conductive semiconductor layers and an active layer positioned between the first and second conductive semiconductor layers on a growth substrate; Forming a second contact in at least a partial region of the upper surface of the semiconductor layer, and forming a first insulating layer on the surfaces of the first and second semiconductor stacks excluding the region in which the second contact is formed; The first and second semiconductor stacks are connected to the second contacts of the first and second semiconductor stacked bodies, respectively, and extend toward the upper surface of the growth substrate along the first insulating layer. A step of forming two conductive layers, a step of forming a substrate structure surrounding the first and second semiconductor stacks on the growth substrate, and an extended region of the first and second conductive layers. So that it is partially exposed Removing the growth substrate from the first and second semiconductor stacks and the substrate structure; and connecting the first and second semiconductor stacks to the first conductivity type semiconductor layer. Forming a first contact on an exposed surface; and connecting the exposed regions of the first and second conductive layers to the first contacts of the second and first semiconductor stacks, respectively. Forming first and second wiring layers on the exposed surface;
Forming first and second external connection terminals so as to be electrically connected to the first and second contacts of the first semiconductor multilayer body, respectively.
前記第２コンタクト及び前記第１絶縁層を形成するステップは、前記第２コンタクトの形成される領域が開口した第１絶縁層を形成するステップと、前記開口した領域に前記第２コンタクトを形成するステップとからなりうる。 The step of forming the second contact and the first insulating layer includes forming a first insulating layer having an opening in a region where the second contact is formed, and forming the second contact in the opening region. It can consist of steps.
好ましくは、前記第１半導体積層体は、前記第２半導体積層体より前記基板構造物上で大きな占有面積を有する。 Preferably, the first semiconductor stacked body has a larger occupied area on the substrate structure than the second semiconductor stacked body.
好ましくは、前記第１及び第２半導体積層体を形成するステップは、前記成長用基板上に前記第１導電型半導体層、前記活性層及び第２導電型半導体層を順次形成するステップと、前記成長した層が前記第１及び第２半導体積層体に分離されるように、メサエッチングを行うステップとからなりうる。 Preferably, the step of forming the first and second semiconductor stacks includes sequentially forming the first conductive semiconductor layer, the active layer, and the second conductive semiconductor layer on the growth substrate; And performing mesa etching so that the grown layer is separated into the first and second semiconductor stacks.
特定の実施の形態において、前記第１絶縁層は、前記第１及び第２半導体積層体の間の領域の上面まで延び、前記第１及び第２半導体積層体を分離するステップ後に、前記第１及び第２半導体積層体の間に位置した前記第１絶縁層部分を除去するステップをさらに含むことができる。 In a specific embodiment, the first insulating layer extends to an upper surface of a region between the first and second semiconductor stacked bodies, and after the step of separating the first and second semiconductor stacked bodies, the first insulating layer In addition, the method may further include removing the first insulating layer portion located between the second semiconductor stacked body.
前記メサエッチングは、そのエッチング深さに応じて大きく２種類の方法により実現されることができる。 The mesa etching can be realized by two kinds of methods depending on the etching depth.
一形態では、前記第１及び第２半導体積層体の間の領域で前記成長用基板部分が露出するように行われうる。この場合に、前記導電層を形成するステップは、前記第２コンタクトに接続され、前記第１及び第２半導体積層体の側面に沿って前記露出した成長用基板部分まで延びた導電層を形成するステップでありうる。 In one embodiment, the growth substrate portion may be exposed in a region between the first and second semiconductor stacked bodies. In this case, the step of forming the conductive layer forms a conductive layer connected to the second contact and extending along the side surface of the first and second semiconductor stacked bodies to the exposed growth substrate portion. It can be a step.
他の形態において、前記メサエッチングは、前記第１及び第２半導体積層体の間の領域で前記第１導電型半導体層の少なくとも一部が残留するように行われうる。この場合に、前記導電層を形成するステップは、前記第２コンタクトに接続され、前記第１及び第２半導体積層体の側面に沿って前記残留した第１導電型半導体層まで延びた導電層を形成するステップでありうる。 In another embodiment, the mesa etching may be performed so that at least a part of the first conductive semiconductor layer remains in a region between the first and second semiconductor stacked bodies. In this case, in the step of forming the conductive layer, a conductive layer connected to the second contact and extending to the remaining first conductive type semiconductor layer along a side surface of the first and second semiconductor stacked bodies is formed. It can be a forming step.
本発明の第２側面は、それぞれ、第１及び第２導電型半導体層とそれらの間に位置した活性層を有する第１及び第２半導体積層体と、前記第１半導体積層体の第１及び第２導電型半導体層にそれぞれ接続されるように、前記第１半導体積層体の対向する両面にそれぞれ形成された第１及び第２コンタクトと、互いに対向する第１及び第２面を有し、前記第１面を介して前記第１導電型半導体層が露出するように、前記第１及び第２半導体積層体が互いに分離されて埋め込まれた基板構造物と、前記第１半導体積層体の埋め込まれた表面のうち、前記第２コンタクト形成領域を除いた領域と前記第２半導体積層体の埋め込まれた表面に形成された絶縁層と、前記第１半導体積層体の第２コンタクトに接続されるように形成され、前記基板構造物の第１面に露出した領域を有するように、前記絶縁層に沿って延びた導電層と、前記基板構造物の第１面に形成され、前記第１半導体積層体の導電層のうち、露出領域から前記第２半導体積層体の露出した面上に延びた配線層と、前記第１半導体積層体の第１コンタクトに電気的に接続されるように形成された第１外部接続端子と、前記第２半導体積層体の露出面上に位置した配線層領域に形成された第２外部接続端子と、を含む発光装置を提供する。 According to a second aspect of the present invention, there are provided first and second semiconductor stacked bodies having first and second conductive type semiconductor layers and an active layer positioned therebetween, respectively, A first contact and a second contact formed on opposite surfaces of the first semiconductor stack, respectively, and first and second surfaces facing each other so as to be connected to the second conductivity type semiconductor layer; A substrate structure in which the first and second semiconductor stacked bodies are embedded separately and buried so that the first conductive semiconductor layer is exposed through the first surface, and the first semiconductor stacked body is embedded Of the formed surface, the region excluding the second contact formation region, the insulating layer formed on the surface embedded with the second semiconductor stacked body, and the second contact of the first semiconductor stacked body are connected. The substrate structure is formed as follows A conductive layer extending along the insulating layer so as to have a region exposed on the first surface, and an exposed region of the conductive layer of the first semiconductor stacked body formed on the first surface of the substrate structure. A wiring layer extending from the exposed surface of the second semiconductor multilayer body to the first contact of the first semiconductor multilayer body; and a first external connection terminal formed to be electrically connected to the first contact of the first semiconductor multilayer body; And a second external connection terminal formed in a wiring layer region located on the exposed surface of the two semiconductor stacked body.
本発明は、上述した第２側面による発光装置の製造方法を提供する。本製造方法は、成長用基板上に第１及び第２導電型半導体層とそれらの間に位置した活性層を有する第１及び第２半導体積層体を形成するステップと、前記第２導電型半導体層の上面の少なくとも一部領域に第２コンタクトを形成し、前記第２コンタクトの形成された領域を除いた前記第１半導体積層体の表面に絶縁層を形成するステップと、前記第１半導体積層体の第２コンタクトにそれぞれ接続されるように形成され、前記絶縁層に沿って前記成長用基板の上面に向かって延びるように導電層を形成するステップと、前記成長用基板上に前記第１及び第２半導体積層体を取り囲む基板構造物を形成するステップと、前記導電層のうち、延びた領域が一部露出するように、前記第１及び第２半導体積層体と前記基板構造物から前記成長用基板を除去するステップと、前記第１導電型半導体層に接続されるように、前記第１半導体積層体の露出面に第１コンタクトを形成するステップと、前記基板構造物の露出した面上に前記導電層の露出領域から前記第２半導体積層体の露出面まで延びるように配線層を形成するステップと、前記第１半導体積層体の第１コンタクトに電気的に接続されるように、第１外部接続端子を形成し、前記第２半導体積層体の露出面上に位置した配線層領域に第２外部接続端子を形成するステップと、を含む。 The present invention provides a method for manufacturing a light emitting device according to the second aspect described above. The manufacturing method includes forming a first and second semiconductor stacked body having first and second conductive semiconductor layers and an active layer positioned therebetween on a growth substrate, and the second conductive semiconductor. Forming a second contact in at least a partial region of the upper surface of the layer and forming an insulating layer on the surface of the first semiconductor stacked body excluding the region where the second contact is formed; and the first semiconductor stacked layer Forming a conductive layer so as to be respectively connected to the second contact of the body and extending along the insulating layer toward the upper surface of the growth substrate; and on the growth substrate, the first And a step of forming a substrate structure surrounding the second semiconductor stacked body, and the first and second semiconductor stacked bodies and the substrate structure so as to partially expose an extended region of the conductive layer. Growth base Removing a first contact on the exposed surface of the substrate structure so as to be connected to the first conductive semiconductor layer, and on the exposed surface of the substrate structure. Forming a wiring layer so as to extend from an exposed region of the conductive layer to an exposed surface of the second semiconductor stacked body; and a first external so as to be electrically connected to the first contact of the first semiconductor stacked body Forming a connection terminal, and forming a second external connection terminal in a wiring layer region located on the exposed surface of the second semiconductor stacked body.
本発明によれば、基板構造物に埋め込まれた一側コンタクトを、導電層を介して引出させることによって、保護素子の集積化が可能な新しい配線接続構造を有する発光装置及びその製造方法を提供することができる。また、複雑な配線接続構造及び高い集積化に有用に提供されうるボンディングパッド構造を有する発光装置及びその製造方法を提供することができる。このような配線接続を基づいた構造は、ＡＣ電圧駆動型ＬＥＤアレイにおいて極めて有用に採用されうる。 According to the present invention, there is provided a light emitting device having a new wiring connection structure capable of integrating protective elements by drawing out one side contact embedded in a substrate structure through a conductive layer, and a method for manufacturing the same. can do. Further, it is possible to provide a light emitting device having a complicated wiring connection structure and a bonding pad structure that can be usefully provided for high integration, and a manufacturing method thereof. Such a structure based on wiring connection can be very usefully employed in an AC voltage-driven LED array.
以下、添付された図面を参照して、本発明をさらに詳細に説明する。
図１Ａは、本発明の一側面によるジェンナーダイオード一体型発光装置の一例（プランナー構造）を示す上部平面図であり、図１Ｂは、図１Ａに示すジェンナーダイオード一体型発光装置のＸ−Ｙ線に沿う側断面図である。
Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1A is a top plan view illustrating an example (planner structure) of a jenner diode integrated light emitting device according to one aspect of the present invention, and FIG. FIG.
図１Ａと共に図１Ｂに示すように、本実施の形態による発光装置２０は、ｎ型及びｐ型半導体層１２、１７とそれらの間に位置した活性層１５を有する半導体積層体１０と、前記半導体積層体１０の下面及び側面を取り囲むように形成された基板構造物２５とを含む。本実施の形態に採用されうる半導体積層体１０は、ＡｌＧａＩｎＮだけでなく、ＡｌＧａＡｓ、ＡｌＧａＩｎＰ、ＺｎＯのような公知の多様な半導体物質から構成されることができる。
As shown in FIG. 1B together with FIG. 1A, the
本実施の形態において、前記半導体積層体１０は、第１及び第２半導体積層体１０Ａ、１０Ｂに区分される。前記第１及び第２半導体積層体１０Ａ、１０Ｂは、同じ半導体層から構成されうる。配線構造によって前記第１半導体積層体１０Ａは、発光ダイオード部２０Ａとして機能し、第２半導体積層体１０Ｂは、ジェンナーダイオード部２０Ｂとして機能する。
In the present embodiment, the semiconductor stacked
好ましく、図１Ａに示すように、有効な発光面積を相対的に大きく確保するために、発光ダイオード部２０Ａとして提供される第１半導体積層体１０Ａの面積を、ジェンナーダイオード部２０Ｂとして提供される第２半導体積層体１０Ｂの面積より大きく設計できる。
前記第１及び第２半導体積層体１０Ａ、１０Ｂの上面と下面には、それぞれｎ型及びｐ型半導体層１２、１７に接続されるように、第１コンタクト２６、第２コンタクト２３が形成される。先に説明したように、前記第１半導体積層体１０Ａは、発光ダイオードとして機能する。活性層１５から生成された光が前記第１半導体積層体１０Ａの上面（ｎ型半導体層１２）を介して放出されるので、効果的な光放出と均一な電流分散が保障されるように、前記ｎ側コンタクト２６は、適切な構造を有するか、又は光透過性である電極物質が利用されうる。すなわち、本実施の形態のように、電極指を利用して全体発光面積により均一な電流分散が保障されうる構造を有することができる。
Preferably, as shown in FIG. 1A, in order to ensure a relatively large effective light emitting area, the area of the first semiconductor stacked
A
前記第１及び第２半導体積層体１０Ａ、１０Ｂの下面のうち、第２コンタクト２３の形成されない領域と側面とには、第１絶縁層２２ａが形成される。このような第１絶縁層２２ａは、ＳｉＯ２、Ｓｉ３Ｎ４、ＡｌＮ、Ａｌ２Ｏ３のような高抵抗性酸化物又は窒化物でありうる。
A first insulating
前記発光装置１０は、前記第１及び第２半導体積層体１０Ａ、１０Ｂのｐ側コンタクト２３をそれぞれ基板構造物２５の上面まで引出すための第１及び第２導電層２４ａ、２４ｂを含む。前記第１及び第２導電層２４ａ、２４ｂは、前記ｐ側コンタクト２３から前記第１及び第２半導体積層体１０Ａ、１０Ｂの側面に沿って、上面付近まで延びるように形成される。ここで、前記第１及び第２導電層２４ａ、２４ｂは、前記第１絶縁層２２ａにより前記第１及び第２半導体積層体１０Ａ、１０Ｂと電気的に絶縁されうる。
The
本実施の形態において、前記基板構造物２５は、導電性物質からなりうる。このような導電性物質は、一般に優れた熱伝導性を有するので、前記発光装置１０の基板として好ましく採用されうる。前記基板構造物２５は、金属層でありえ、支持体として充分な厚さを容易に得るために、好ましくメッキ工程から形成されうる。
In the present embodiment, the
前記基板構造物２５が電気的導電性を有するので、前記第１及び第２半導体積層体１０Ａ、１０Ｂと前記基板構造物２５との間に形成された第２絶縁層２２ｂが追加的に提供されうる。前記第２絶縁層２２ｂにより前記第１及び第２半導体積層体１０Ａ、１０Ｂのｐ側コンタクト２３と第１及び第２導電層２４ａ、２４ｂとは、前記基板構造物２５と電気的に絶縁されうる。
Since the
本実施の形態とは異なり、前記基板構造物２５は、電気的絶縁性を有する物質が考慮されうる。この場合には、前記第２絶縁層２２ｂが要求されない場合もある。
Unlike the present embodiment, the
このように、基板構造物２５に埋め込まれたｐ側コンタクト２３は、第１及び第２導電層２４ａ、２４ｂ及び第１及び第２絶縁層２２ａ、２２ｂからなる電極引出し構造により、前記基板構造物２５の上面に引出させることによって、同じ面で両極性のコンタクトを接続する配線構造を提供することができる。
As described above, the p-
本実施の形態は、前記第１及び第２半導体積層体１０Ａ、１０Ｂがそれぞれ発光ダイオードとジェンナーダイオードとして駆動できるように、適切な配線構造が基板構造物２５上に形成される。すなわち、図１Ｂに示すように、第１配線層２７ａは、前記第１導電層２４ａと前記第２半導体積層体１０Ｂのｎ側コンタクト２６とを接続する。また、第２配線層２７ｂは、前記第２導電層２４ｂと前記第１半導体積層体１０Ａのｎ側コンタクト２６とを接続する。これにより、第１及び第２半導体積層体１０Ａ、１０Ｂは、互いに逆極性で接続されることができる。
In the present embodiment, an appropriate wiring structure is formed on the
前記発光装置２０は、それぞれ前記第１半導体積層体１０Ａのｎ側コンタクト２６、及びｐ側コンタクト２３にそれぞれ電気的に接続されるように形成された第１及び第２外部接続端子２８、２９を含む。本実施の形態において、前記第１及び第２外部接続端子２８、２９は、それぞれ前記第１及び第２半導体積層体１０Ａ、１０Ｂのｎ側コンタクト２６上に形成される。必要に応じて、前記第１及び第２外部接続端子２８、２９の形成位置は、多様に変更されうる。
The
図２Ａ〜図２Ｆは、図１Ａ及び図１Ｂに示すジェンナーダイオード一体型発光装置の製造工程を説明するための工程別断面図である。 2A to 2F are cross-sectional views for explaining the manufacturing process of the Jenner diode integrated light emitting device shown in FIGS. 1A and 1B.
まず、図２Ａに示すように、成長用基板１１上にｎ型半導体層１２、活性層１５及びｐ型半導体層１７が順次積層された第１及び第２半導体積層体１０Ａ、１０Ｂを形成する。
このような第１及び第２半導体積層体１０Ａ、１０Ｂは、成長用基板１１の上面全体にｎ型半導体層１２、活性層１５及びｐ型半導体層１７が順次成長させた後に、メサエッチング工程を適用して得られることができる。前記ｎ及びｐ型半導体層１２、１７と前記活性層１５とは、ＡｌＧａＩｎＮだけでなく、ＡｌＧａＡｓ、ＡｌＧａＩｎＰ、ＺｎＯのような多様な公知された半導体物質から構成されることができる。本実施の形態では、本メサエッチング工程は、前記成長用基板１１が露出する深さに行われて、エピタキシャル層を複数の半導体積層体１０Ａ、１０Ｂに完全に分離させる。
First, as shown in FIG. 2A, first and second semiconductor stacked
In the first and second semiconductor stacked
上述したように、発光ダイオード部として提供される第１半導体積層体１０Ａの面積をジェンナーダイオード部として提供される第２半導体積層体１０Ｂの面積より大きく設計することが好ましい（図１Ａ参照）。
As described above, the area of the first semiconductor stacked
次に、図２Ｂのように、前記第１及び第２半導体積層体１０Ａ、１０Ｂの上面にｐ型導電型半導体層１７に接続されたｐ側コンタクト２３を形成し、前記ｐ側コンタクト２３を除いた第１及び第２半導体積層体１０Ａ、１０Ｂの表面に第１絶縁層２２ａを形成する。
Next, as shown in FIG. 2B, a p-
本工程は、第１及び第２半導体積層体１０Ａ、１０Ｂの形成された基板１１の上面全体に絶縁体を蒸着した後に、所望のコンタクト形成領域を選択的に除去し、その除去された領域にｐ側コンタクト２３を形成することによって実現されることができる。前記第１絶縁層２２ａは、ＳｉＯ２、Ｓｉ３Ｎ４、ＡｌＮ、Ａｌ２Ｏ３のような高抵抗性酸化物又は窒化物でありうる。
In this step, after depositing an insulator on the entire upper surface of the
本実施の形態では、前記コンタクト形成領域だけでなく、第１及び第２半導体積層体１０Ａ、１０Ｂ周囲の絶縁体部分も除去した形態で例示されているが、必要に応じて、前記第１絶縁層２２ａは、前記第１及び第２半導体積層体１０Ａ、１０Ｂの周囲の上面領域まで延びることができる。
In the present embodiment, an example in which not only the contact formation region but also the insulator portions around the first and second semiconductor stacked
次に、図２Ｃに示すように、前記ｐ側コンタクト２３に接続され、前記第１及び第２半導体積層体１０Ａ、１０Ｂの側面に沿って基板１１まで延びた第１及び第２導電層２４ａ、２４ｂを形成する。
Next, as shown in FIG. 2C, first and second
前記第１及び第２導電層２４ａ、２４ｂは、前記第１及び第２半導体積層体１０Ａ、１０Ｂのｐ側コンタクト２３のための引出し（ｌｅａｄ）構造として提供される。さらに具体的に説明すると、ｐ側コンタクト２３は、後続工程で基板構造物２５により埋め込まれても、前記ｐ側コンタクト２３と接続した第１及び第２導電層２４ａ、２４ｂは、基板１１の除去された面から露出した領域を有することができるので、最終構造物で第１及び第２半導体積層体１０Ａ、１０Ｂ間の配線接続が容易に実現されうる。
The first and second
次に、図２Ｄに示すように、前記第１及び第２半導体積層体１０Ａ、１０Ｂの表面に第２絶縁層２２ｂを形成することができる。
Next, as shown in FIG. 2D, a second insulating
前記第２絶縁層２２ｂは、後続工程で形成される基板構造物（図２Ｅの２５）と第１及び第２導電層２４ａ、２４ｂとを電気的に絶縁させる機能を果たす。したがって、前記第２絶縁層２２ｂは、少なくとも第１及び第２導電層２４ａ、２４ｂとｐ側コンタクト２３とが覆われるように形成される。前記第２絶縁層２２ｂも、前記第１絶縁層２２ａと同様にＳｉＯ２、Ｓｉ３Ｎ４、ＡｌＮ、Ａｌ２Ｏ３のような高抵抗性酸化物又は窒化物でありうる。
The second
このような第２絶縁層２２ｂは、基板構造物２５として導電性物質を使用する場合に求められるので、基板構造物２５が電気的絶縁性を有する物質から形成される場合には、第２絶縁層２２ｂの形成工程を省略することができる。
Since the second insulating
次に、図２Ｅに示すように、前記成長用基板１１の上面に前記第１及び第２半導体積層体１０Ａ、１０Ｂを取り囲むように基板構造物２５を形成し、前記成長用基板１１から前記第１及び第２半導体積層体１０Ａ、１０Ｂを分離する。
Next, as shown in FIG. 2E, a
本実施の形態において、前記基板構造物２５は、メッキ工程のためのシード層（図示せず）を前記第２絶縁層２２ｂ上に形成した後に、メッキ工程を行うことによって得られることができる。前記基板構造物２５は、メッキ工程により形成された金属物質として例示されているが、これに限定されず、上述のように、金属のような導電性基板ではない他の絶縁性基板で提供されることができる。
In the present embodiment, the
前記基板構造物２５を形成した後に、前記成長用基板１０を前記第１及び第２半導体積層体１０Ａ、１０Ｂから分離する。このような分離工程としては、成長用基板１１を除去する機械的又は機械化学的研磨、化学的エッチングのような公知の工程が利用されることができるが、好ましくは、レーザーリフトオフ（ｌａｓｅｒ ｌｉｆｔ−ｏｆｆ）工程で実施できる。
After forming the
本工程にて、前記第１及び第２導電層２４ａ、２４ｂは、前記基板１１が除去された面から露出した領域を有することができる。前記第１及び第２導電層２４ａ、２４ｂの露出領域は、埋め込まれたｐ側コンタクト２３のための外部接続構造で提供されることができる。
In this step, the first and second
次に、図２Ｆに示すように、前記ｎ型半導体層１２に接続されるように、前記第１及び第２半導体積層体１０Ａ、１０Ｂの露出面にｎ側コンタクト２６を形成し、第１及び第２導電層２４ａ、２４ｂの露出領域と前記第２及び第１半導体積層体１０Ａ、１０Ｂの第１コンタクトとが接続する第１及び第２配線層２７ａ、２７ｂを形成する。
Next, as shown in FIG. 2F, n-
本工程は、成長用基板１１の分離により露出した面に対する工程に該当する。前記第１及び第２半導体積層体１０Ａ、１０Ｂ上にｎ型半導体層１２に接続されるように、所望のｎ側コンタクト２６を形成する。次に、第１及び第２半導体積層体１０Ａ、１０Ｂがそれぞれ発光ダイオード部とジェンナーダイオード部として機能するように、前記第１及び第２半導体積層体１０Ａ、１０Ｂを逆極性で接続する第１及び第２配線層２７ａ、２７ｂを形成する。すなわち、前記第１及び第２配線層２７ａ、２７ｂは、それぞれ第１及び第２導電層２４ａ、２４ｂの露出領域と前記第２及び第１半導体積層体１０Ｂ、１０Ａのｎ側コンタクト２６とを接続するように形成する。
This step corresponds to the step for the surface exposed by the separation of the
必要に応じて、本実施の形態のように第１及び第２配線層２７ａ、２７ｂを形成する前に所望しない領域との接続を防止するために、前記第１及び第２半導体積層体１０Ａ、１０Ｂ上に第３絶縁層２２ｃを形成する工程をさらに行うことができる。
If necessary, in order to prevent connection with an undesired region before forming the first and second wiring layers 27a and 27b as in the present embodiment, the first and second semiconductor stacked
上述した製造工程は、第１及び第２半導体積層体を形成するためのエッチング工程を成長用基板が露出するようにエピタキシャル層を完全に分離させる形態（ディップメサエッチング（ｄｅｅｐ−ｍｅｓａ ｅｔｃｈｉｎｇ））を例示したが、これとは異なり、発光積層体のためのメサエッチング工程をエピタキシャル層の一部領域を残留させる方式で実現されうる。 In the manufacturing process described above, an etching process for forming the first and second semiconductor stacked bodies is performed by completely separating the epitaxial layer so that the growth substrate is exposed (deep-mesa etching). Although illustrated, unlike this, the mesa etching process for the light emitting stack can be realized by a method in which a part of the epitaxial layer is left.
この場合に、第１及び第２導電層がレーザーリフトオフのような分離工程で損傷することを防止することができる。 In this case, it is possible to prevent the first and second conductive layers from being damaged by a separation process such as laser lift-off.
上述した実施の形態とは異なり、本発明による発光装置及びその製造方法は、他の形態に変更されて実施されうる。例えば、上述した実施の形態において、発光装置は、水平電極構造を有する形態で例示されたが、垂直電極構造を有するように形成されうる。 Unlike the embodiment described above, the light emitting device and the manufacturing method thereof according to the present invention can be implemented by being modified to other embodiments. For example, in the above-described embodiment, the light emitting device is exemplified as having a horizontal electrode structure, but may be formed to have a vertical electrode structure.
一方、半導体積層体を得るためのメサエッチング工程は、基板の上面が露出するようにディップエッチング工程を例示したが、これとは異なりシャローエッチング（ｓｈａｌｌｏｗ ｅｔｃｈｉｎｇ）を適用することができる。このような実施の形態は、図３に示す本発明の他の実施の形態を参照して説明されうる。 On the other hand, in the mesa etching process for obtaining the semiconductor stacked body, the dip etching process is exemplified so that the upper surface of the substrate is exposed. However, unlike this, shallow etching can be applied. Such an embodiment may be described with reference to another embodiment of the invention shown in FIG.
図３は、本発明の一側面によるジェンナーダイオード一体型発光装置の他の例（垂直電極構造）を示す側断面図であって、図１Ａに示す平面図と類似の構造を有する発光装置の側断面図と理解することができる。 FIG. 3 is a side sectional view showing another example (vertical electrode structure) of a light-emitting device integrated with a jenner diode according to one aspect of the present invention, and is a side of a light-emitting device having a structure similar to the plan view shown in FIG. It can be understood as a sectional view.
図３に示すように、本実施の形態による発光装置４０は、ｎ及びｐ型半導体層３２、３７とそれらの間に位置した活性層３５とを有する半導体積層体３０と、前記半導体積層体３０の下面及び側面を取り囲むように形成された基板構造物４５と、を含む。本実施の形態に採用された半導体積層体３０は、先の実施の形態と同様に第１及び第２半導体積層体３０Ａ、３０Ｂに区分される。前記第１及び第２半導体積層体３０Ａ、３０Ｂを構成する半導体層は、それぞれ同じ層から構成されうる。
As shown in FIG. 3, the
配線構造によって前記第１半導体積層体３０Ａは、発光ダイオード部４０Ａとして機能し、第２半導体積層体３０Ｂは、ジェンナーダイオード部４０Ｂとして機能する。好ましく、有効な発光面積を相対的に大きく確保するために、発光ダイオード部４０Ａとして提供される第１半導体積層体３０Ａの面積をジェンナーダイオード部４０Ｂとして提供される第２半導体積層体３０Ｂの面積より大きく設計できる。
Due to the wiring structure, the first semiconductor stacked
前記第１及び第２半導体積層体３０Ａ、３０Ｂの上面と下面には、それぞれｎ型及びｐ型半導体層３２、３７に接続されるようにｎ側コンタクト４６、及びｐ側コンタクト４３が形成される。先に説明したように、前記第１半導体積層体３０Ａは、発光ダイオードとして機能する。活性層３５から生成された光が前記第１半導体積層体３０Ａの上面（ｎ型半導体層３２）を介して放出されるので、効果的な光放出と均一な電流分散が保障されるように、前記ｎ側コンタクト４６は、適切な構造を有するか、又は光透過性である電極物質が利用されうる。すなわち、本実施の形態のように、電極指を利用して全体発光面積により均一な電流分散が保障されうる構造を有することができる。
An n-
前記第１及び第２半導体積層体３０Ａ、３０Ｂの下面のうち、ｐ側コンタクト４３の形成されない領域と側面には、第１絶縁層４２ａが形成される。このような第１絶縁層４２ａは、ＳｉＯ２、Ｓｉ３Ｎ４、ＡｌＮ、Ａｌ２Ｏ３のような高抵抗性酸化物又は窒化物でありうる。
A first insulating
前記発光装置４０は、前記第１及び第２半導体積層体３０Ａ、３０Ｂのｐ側コンタクト４３をそれぞれ基板構造物４５の上面まで引出すための第１及び第２導電層４４ａ、４４ｂを含む。前記第１及び第２導電層４４ａ、４４ｂは、前記ｐ側コンタクト４３から前記第１及び第２半導体積層体３０Ａ、３０Ｂの側面に沿って上面付近まで延びるように形成される。
The
図１Ｂに示す実施の形態では、第１及び第２導電層２４ａ、２４ｂは、第１及び第２半導体積層体１０Ａ、１０Ｂの露出面とほぼ同じレベルまで延びることに反し、本実施の形態では、第１及び第２導電層４４ａ、４４ｂの延びた領域は、第１及び第２半導体積層体３０Ａ、３０Ｂの露出面より低いレベルを有する。これは、第１及び第２半導体積層体３０Ａ、３０Ｂを形成するメサエッチング工程時にシャローエッチングを適用した結果であり、これについては、図４Ａ〜図４Ｆで詳細に説明する。
In the embodiment shown in FIG. 1B, the first and second
本実施の形態において、前記基板構造物４５は、導電性物質からなりうる。このような導電性物質は、一般に優れた熱伝導性を有するので、前記発光装置の基板として好ましく採用されうる。前記基板構造物４５は金属層でありえ、支持体として充分な厚さを容易に得るために、好ましくメッキ工程により形成されることができる。前記基板構造物４５が導電性物質の場合には、本実施の形態のように発光装置は、垂直電極構造を有することができる。
In the present embodiment, the
このような垂直電極構造を有するために、前記第２絶縁層４２ｂは、前記第２半導体積層体３０Ｂと前記基板構造物４５との間に限って形成される。さらに具体的に説明すると、前記第２絶縁層４２ｂにより前記第２半導体積層体３０Ａのｐ側コンタクト４３と第２導電層４４ｂとは、前記基板構造物４５と電気的に絶縁されるが、前記第１半導体積層体３０Ａのｐ側コンタクト４３は、第１導電層４４ａと共に導電性の基板構造物４５を介してその下面まで電気的に導通される構造を有することができる。
In order to have such a vertical electrode structure, the second insulating
このように、基板構造物４５に埋め込まれたｐ側コンタクト４３は、第１及び第２導電層４４ａ、４４ｂ及び第１及び第２絶縁層４２ａ、４２ｂからなる電極引出し構造により前記基板構造物４５の上面に引出させることによって、同じ面で両極性のコンタクトを接続する配線構造を提供することができる。
As described above, the p-
本実施の形態は、前記第１及び第２半導体積層体３０Ａ、３０Ｂがそれぞれ発光ダイオードとジェンナーダイオードとして駆動できるように、適切な配線構造が基板構造物４５上に形成される。すなわち、図３に示すように、第１配線層４７ａは、前記第１導電層４４ａと前記第２半導体積層体３０Ｂのｎ型コンタクト４６とを接続する。また、第２配線層４７ｂは、前記第２導電層４４ｂと前記第１半導体積層体３０Ａのｎ型コンタクト４６とを接続する。これにより、第１及び第２半導体積層体３０Ａ、３０Ｂは、互いに逆極性で接続されることができる。
In the present embodiment, an appropriate wiring structure is formed on the
前記発光装置４０は、それぞれ前記第１半導体積層体３０Ａのｎ側コンタクト４６、及びｐ側コンタクト４３にそれぞれ電気的に接続されるように形成された第１及び第２外部接続端子４８、４９を含む。本実施の形態において、前記第１及び第２外部接続端子４８、４９は、それぞれ前記第１半導体積層体３０Ａのｎ側コンタクト４６と前記基板構造物４５の下面に形成されうる。
The
図４Ａ〜図４Ｆは、図３に示すジェンナーダイオード一体型発光装置の製造工程を説明するための工程別断面図である。 4A to 4F are cross-sectional views for explaining the manufacturing process of the jenner diode integrated light emitting device shown in FIG.
まず、図４Ａに示すように、成長用基板３１上にｎ型半導体層３２、活性層３５及びｐ型半導体層３７が順次積層された第１及び第２半導体積層体３０Ａ、３０Ｂを形成する。
First, as shown in FIG. 4A, first and second semiconductor stacked
本工程は、先の実施の形態と同様に成長用基板３１の上面全体にｎ型半導体層３２、活性層３５及びｐ型半導体層３７を順次成長させた後に、メサエッチング工程を適用して実現されうる。ただし、本実施の形態では、シャローメサエッチングを適用して一定の厚さの半導体積層体（特に、ｎ型半導体層３２の領域）を残留させる。したがって、本工程にて前記第１及び第２半導体積層体３０Ａ、３０Ｂは、完全に分離されないが、残留された半導体層は、レーザーリフトオフ又はその後の工程により残留された半導体層は、容易に除去されうる。
This step is realized by applying a mesa etching step after sequentially growing the n-
次に、図４Ｂのように、前記第１及び第２半導体積層体３０Ａ、３０Ｂの上面にｐ型半導体層３７に接続されたｐ側コンタクト４３を形成し、前記ｐ側コンタクト４３を除いた前記第１及び第２半導体積層体３０Ａ、３０Ｂの表面に第１絶縁層４２ａを形成する。
Next, as shown in FIG. 4B, the p-
本工程は、第１及び第２半導体積層体３０Ａ、３０Ｂの形成された基板３１の上面全体に絶縁体を蒸着した後に、所望のコンタクト形成領域を選択的に除去し、その除去された領域にｐ側コンタクト４３を形成することによって実現されることができる。前記第１絶縁層４２ａは、ＳｉＯ２、Ｓｉ３Ｎ４、ＡｌＮ、Ａｌ２Ｏ３のような高抵抗性酸化物又は窒化物でありうる。
In this step, after depositing an insulator on the entire upper surface of the
次に、図４Ｃに示すように、前記ｐ側コンタクト４３に接続され、前記第１及び第２半導体積層体３０Ａ、３０Ｂの側面に沿って基板３１まで延びた第１及び第２導電層４４ａ、４４ｂを形成する。
Next, as shown in FIG. 4C, first and second
前記第１及び第２導電層４４ａ、４４ｂは、前記第１及び第２半導体積層体３０Ａ、３０Ｂのｐ側コンタクト４３のための引出し構造として提供される。さらに具体的に説明すると、ｐ側コンタクト４３は、後続工程で形成される基板構造物４５に埋め込まれても、前記ｐ側コンタクト４３と接続した第１及び第２導電層４４ａ、４４ｂは、基板３１の除去された面から露出した領域を有することができるので、最終構造物で第１及び第２半導体積層体３０Ａ、３０Ｂ間の配線接続が容易に実現されうる。
The first and second
次に、図４Ｄに示すように、前記第１及び第２半導体積層体３０Ａ、３０Ｂの表面に第２絶縁層４２ｂを形成することができる。
Next, as shown in FIG. 4D, a second insulating
前記第２絶縁層４２ｂは、後続工程で形成される基板構造物（図４Ｅの４５）と第２導電層４４ｂとを電気的に絶縁させる機能を果たす。したがって、前記第２絶縁層４２ｂは、第２導電層４４ｂと前記第２半導体積層体３０Ｂのｐ側コンタクト４３とが覆われるように形成される。前記第２絶縁層４２ｂも、前記第１絶縁層４２ａと同様にＳｉＯ２、Ｓｉ３Ｎ４、ＡｌＮ、Ａｌ２Ｏ３のような高抵抗性酸化物又は窒化物でありうる。
The second
次に、図４Ｅに示すように、前記成長用基板３１の上面に前記第１及び第２半導体積層体３０Ａ、３０Ｂを取り囲むように導電性基板構造物４５を形成し、前記成長用基板３１から前記第１及び第２半導体積層体３０Ａ、３０Ｂを分離する。
Next, as shown in FIG. 4E, a
前記導電性基板構造物４５を形成した後に、前記成長用基板３１を前記第１及び第２半導体積層体１０Ａ、１０Ｂから分離する。このような分離工程としては、成長用基板３１を除去する機械的又は機械化学的研磨、化学的エッチングのような公知の工程が利用されうるが、好ましくは、レーザーリフトオフ工程により行われうる。
After forming the
特に、本実施の形態では、成長用基板３１を分離する過程で、又はその後の追加的な工程により、第１及び第２半導体積層体３０Ａ、３０Ｂが完全に分離されるようにその間に残留した半導体層を除去する。前記第１及び第２導電層４４ａ、４４ｂは、残留したエピタキシャル層部分により保護されるので、本分離工程で機械化学的又はレーザー照射による損傷を効果的に防止できる。
In particular, in the present embodiment, the first and second semiconductor stacked
また、残留したエピタキシャル層部分は、第１及び第２導電層４４ａ、４４ｂの一部を露出させるために、第１絶縁層４２ａの一部と共に除去される必要がある。好ましく、分離工程でレーザー照射などにより自発的に除去されることが好ましいが、必要に応じて追加的なエッチング工程により、配線接続に必要な前記第１及び第２導電層４４ａ、４４ｂの一部を露出させることができる。
Further, the remaining epitaxial layer portion needs to be removed together with a part of the first insulating
したがって、前記第１及び第２導電層４４ａ、４４ｂは、前記基板３１の除去された面より多少低くなったレベルに露出した領域を有することができる。前記第１及び第２導電層４４ａ、４４ｂの露出領域は、埋め込まれたｐ側コンタクト４３のための外部接続構造として提供されうる。
Accordingly, the first and second
次に、図４Ｆに示すように、前記ｎ型半導体層３２に接続されるように前記第１及び第２半導体積層体３０Ａ、３０Ｂの露出面にｎ側コンタクト４６を形成し、第１及び第２導電層４４ａ、４４ｂの露出領域と前記第２及び第１半導体積層体３０Ａ、３０Ｂのｎ型コンタクト４６とを接続する第１及び第２配線層４７ａ、４７ｂを形成する。
Next, as shown in FIG. 4F, n-
本工程は、成長用基板３１の分離により露出した面に対する工程に該当する。前記第１及び第２半導体積層体３０Ａ、３０Ｂ上にｎ型半導体層３２に接続されるように所望のｎ側コンタクト４６を形成する。
This step corresponds to a step for the surface exposed by the separation of the
次に、第１及び第２半導体積層体３０Ａ、３０Ｂがそれぞれ発光ダイオード部とジェンナーダイオード部として機能するように、前記第１及び第２半導体積層体３０Ａ、３０Ｂを逆極性で接続する第１及び第２配線層４７ａ、４７ｂを形成する。すなわち、前記第１及び第２配線層４７ａ、４７ｂは、それぞれ第１及び第２導電層４４ａ、４４ｂの露出領域と前記第２及び第１半導体積層体３０Ｂ、３０Ａのｎ側コンタクト４６とを接続するように形成する。
Next, the first and second semiconductor stacked
必要に応じて、本実施の形態のように第１及び第２配線層４７ａ、４７ｂを形成する前に所望しない領域と接続を防止するために、前記第１及び第２半導体積層体３０Ａ、３０Ｂ上に第３絶縁層４２ｃを形成する工程をさらに行うことができる。
If necessary, the first and second semiconductor stacked
本実施の形態において、第１外部接続端子４８は、前記第１半導体積層体３０Ａの第１コンタクト４６上に形成され、前記第２外部接続端子４９は、前記基板構造物４５の下面に形成される。これにより、所望の垂直電極構造を有する発光装置を実現することができる。ここで、前記第２外部接続端子４９は、導電性基板構造物４５を介して第１半導体積層体３０Ａの第２コンタクト４３と電気的に接続されうる。
In the present embodiment, the first
上述した実施の形態と類似の半導体積層体構造と配線構造を応用して、複雑な配線接続構造及び高い集積化に有用に提供されうるボンディングパッド構造を提供することができる。すなわち、本発明の他の側面は、特定半導体積層体領域をボンディングパッドのための構造として提供できる。 By applying a semiconductor laminate structure and a wiring structure similar to those of the above-described embodiment, a complicated wiring connection structure and a bonding pad structure that can be usefully provided for high integration can be provided. That is, another aspect of the present invention can provide a specific semiconductor stacked body region as a structure for a bonding pad.
図５は、本発明の他の側面による新しいボンディングパッド構造を有する発光装置６０の一例を示す側断面図である。
FIG. 5 is a side sectional view showing an example of a
図５に示すように、本実施の形態による発光装置６０は、先の実施の形態と同様に、第１及び第２導電型半導体層５２、５７とそれらの間に位置した活性層５５を有する第１及び第２半導体積層体５０Ａ、５０Ｂと前記第１及び第２半導体積層体５０Ａ、５０Ｂの下面及び側面を取り囲むように形成された基板構造物６５を含む。前記第１及び第２半導体積層体５０Ａ、５０Ｂを構成する半導体層は、それぞれ同じ層から構成されることができる。
As shown in FIG. 5, the
ただし、本実施の形態において、前記第１半導体積層体５０Ａは、発光ダイオード部として提供され、前記第２半導体積層体５０Ｂは、ボンディングパッド領域を提供する。したがって、前記第２半導体積層体５０Ｂの面積は、外部接続構造のための面積に限って提供し、相対的に第１半導体積層体５０Ａの面積を大きく設計して充分な発光面積を保障することが好ましい。
However, in the present embodiment, the first semiconductor stacked
発光ダイオードとして提供される第１半導体積層体５０Ａの上面と下面には、それぞれ第１及び第２導電型半導体層５２、５７に接続されるように第１コンタクト６６、及び第２コンタクト６３が形成される。前記第２コンタクト６３が露出できるように、前記第１及び第２半導体積層体５０Ａ、５０Ｂの側面及び下面には、第１絶縁層６２ａが形成される。このような第１絶縁層６２ａは、ＳｉＯ２、Ｓｉ３Ｎ４、ＡｌＮ、Ａｌ２Ｏ３のような高抵抗性酸化物又は窒化物でありうる。
A
また、前記発光装置６０は、前記第１半導体積層体５０Ａの第２コンタクト６３をそれぞれ基板構造物６５の上面まで引出すための導電層６４を含む。前記導電層６４は、前記第２コンタクト６３から前記第１半導体積層体５０Ａの側面に沿って上面付近まで延びるように形成される。
The
本実施の形態において、前記基板構造物６５は、導電性物質からなりうる。このような導電性物質は、一般に優れた熱伝導性を有するので、前記発光装置６０の基板として好ましく採用されうる。前記基板構造物６５は、金属層でありえ、支持体として充分な厚さを容易に得るために、好ましくメッキ工程により形成されることができる。
In the present embodiment, the
前記基板構造物６５が電気的導電性を有するので、前記第１及び第２半導体積層体５０Ａ、５０Ｂと前記基板構造物６５との間に形成された第２絶縁層６２ｂがさらに提供されることができる。前記第２絶縁層６２ｂにより前記第１半導体積層体５０Ａの第２コンタクト６３及び導電層６４と第２半導体積層体５０Ｂとは、前記基板構造物６５と電気的に絶縁されうる。
Since the
これとは異なり、前記基板構造物６５は、電気的絶縁性を有する物質が考慮されうる。この場合には、前記第２絶縁層６２ｂが求められない場合もある。
In contrast, the
前記基板構造物６５に埋め込まれた第２コンタクト６３は、導電層６４及び第１及び第２絶縁層６２ａ、６２ｂからなる電極引出し構造により、前記基板構造物６５の上面に引出されることにより、同じ面で両極性のコンタクトを接続する配線構造を提供することができる。ここで、配線層６７は、前記導電層６４の露出領域から前記第２半導体積層体５０Ｂの上面に延びる。第１外部接続端子６８は、前記第１半導体積層体５０Ａの第１コンタクト６６に電気的に接続されるように形成される。また、第２外部接続端子６９は、前記第２半導体積層体５０Ｂの露出面上に位置した配線層６７の領域に形成される。
The
本実施の形態では、前記導電層６４は、第１及び第２半導体積層体５０Ａ、５０Ｂの露出面とほぼ同じレベルまで延びたものと例示されているが、図３及び図４で説明されたように、前記導電層６４の延びた領域は、第１及び第２半導体積層体５０Ａ、５０Ｂを分離するメサエッチング工程の種類に応じて、その露出面より低いレベルを有することができる。
In the present embodiment, the
図６Ａ〜図６Ｆは、図５に示す新しいボンディングパッド構造を有する発光装置の製造工程を説明するための工程別断面図である。 6A to 6F are cross-sectional views for explaining a manufacturing process of the light emitting device having the new bonding pad structure shown in FIG.
まず、図６Ａに示すように、成長用基板５１上にｎ型半導体層５２、活性層５５及びｐ型半導体層５７が順次積層された第１及び第２半導体積層体５０Ａ、５０Ｂを形成する。
First, as shown in FIG. 6A, first and second semiconductor stacked
このような第１及び第２半導体積層体５０Ａ、５０Ｂは、成長用基板５１の上面全体にｎ型半導体層５２、活性層５５及びｐ型半導体層５７を順次成長させた後に、メサエッチング工程を適用して得られることができる。前記ｎ及びｐ型半導体層５２、５７と前記活性層５５とは、ＡｌＧａＩｎＮだけでなく、ＡｌＧａＡｓ、ＡｌＧａＩｎＰ、ＺｎＯのような多様な公知の半導体物質から構成されることができる。本実施の形態では、本メサエッチング工程は、前記成長用基板５１が露出する深さに行われて、エピタキシャル層を複数の半導体積層体５０Ａ、５０Ｂに完全に分離させる。もちろん、本工程は、図４Ａで説明された通り、シャローメサエッチングを使用することもできる。
In the first and second semiconductor stacked
次に、図６Ｂのように、前記第１及び第２半導体積層体５０Ａ、５０Ｂの上面にｐ型導電型半導体層５７に接続したｐ側コンタクト６３を形成し、前記ｐ側コンタクト６３を除いた前記第１及び第２半導体積層体５０Ａ、５０Ｂの表面に第１絶縁層６２ａを形成する。
Next, as shown in FIG. 6B, a p-
本工程は、第１及び第２半導体積層体５０Ａ、５０Ｂの形成された基板５１の上面全体に絶縁体を蒸着した後に、所望のコンタクト形成領域を選択的に除去し、該除去された領域にｐ側コンタクト６３を形成することによって実現されることができる。前記第１絶縁層６２ａは、ＳｉＯ２、Ｓｉ３Ｎ４、ＡｌＮ、Ａｌ２Ｏ３のような高抵抗性酸化物又は窒化物でありうる。
In this step, after depositing an insulator on the entire upper surface of the
本実施の形態では、前記コンタクト形成領域だけでなく、第１及び第２半導体積層体５０Ａ、５０Ｂの周囲の絶縁体部分も除去した形態で例示されているが、必要に応じて、前記第１絶縁層６２ａは、前記第１及び第２半導体積層体５０Ａ、５０Ｂの周囲の上面領域まで延びることができる。
In the present embodiment, not only the contact formation region but also the insulator portions around the first and second semiconductor stacked
次に、図６Ｃに示すように、前記ｐ側コンタクト６３に接続され、前記第１半導体積層体５０Ａの側面に沿って基板５１まで延びた導電層６４を形成する。
Next, as shown in FIG. 6C, a
前記導電層６４は、前記第１半導体積層体６０Ａのｐ側コンタクト６３のための引出し（ｌｅａｄ）構造として提供される。さらに具体的に説明すると、ｐ側コンタクト６３は、後続工程で基板構造物６５により埋め込まれても、前記ｐ側コンタクト６３と接続した導電層６４は、基板５１が除去された面から露出した領域を有することができる。所望の配線接続を容易に実現できる。
The
次に、図６Ｄに示すように、前記第１及び第２半導体積層体５０Ａ、５０Ｂの表面に第２絶縁層６２ｂを形成することができる。
Next, as shown in FIG. 6D, a second insulating
前記第２絶縁層６２ｂは、後続工程で形成される基板構造物（図６Ｅの６５）と導電層６４とを電気的に絶縁させる機能を果たす。したがって、前記第２絶縁層６２ｂは、少なくとも第２導電層６４とｐ側コンタクト６３とが覆われるように形成される。前記第２絶縁層６２ｂも、前記第１絶縁層６２ａと同様にＳｉＯ２、Ｓｉ３Ｎ４、ＡｌＮ、Ａｌ２Ｏ３のような高抵抗性酸化物又は窒化物でありうる。
The second
次に、図６Ｅに示すように、前記成長用基板５１の上面に前記第１及び第２半導体積層体５０Ａ、５０Ｂを取り囲むように基板構造物６５を形成し、前記成長用基板５１から前記第１及び第２半導体積層体５０Ａ、５０Ｂを分離する。
Next, as shown in FIG. 6E, a
本実施の形態において、前記基板構造物６５は、メッキ工程のためのシード層（図示せず）を前記第２絶縁層６２ｂ上に形成した後に、メッキ工程を行うことによって得られることができる。前記基板構造物６５は、メッキ工程により形成された金属物質として例示されているが、これに限定されず、先に説明したように、金属のような導電性基板ではない他の絶縁性基板として提供されることができる。
In the present embodiment, the
前記基板構造物６５を形成した後に、前記成長用基板５１を前記第１及び第２半導体積層体５０Ａ、５０Ｂから分離する。このような分離工程では、成長用基板５１を除去する機械的又は機械化学的研磨、化学的エッチングのような公知の工程が利用されることができるが、好ましくは、レーザーリフトオフ工程が利用されうる。
After the
このような基板分離工程により、前記導電層６４は、前記基板５１が除去された面から露出した領域を有することができる。
Through the substrate separation process, the
次に、図６Ｆに示すように、前記ｎ型半導体層６２に接続されるように前記第１半導体積層体５０Ａの露出面にｎ側コンタクト６６を形成し、導電層６４の露出領域から前記第２半導体積層体５０Ｂの上面まで延びるように配線層６７を形成する。
Next, as shown in FIG. 6F, an n-
前記第１半導体積層体５０Ａ上にｎ型半導体層５２に接続されるように所望のｎ側コンタクト６６を形成する。次に、第１半導体積層体５０Ａがそれぞれ発光ダイオード部として機能するように、前記第１半導体積層体５０Ａの第１コンタクト６６に電気的に接続された第１外部接続端子６８と前記第２半導体積層体５０Ｂの露出面上に位置した配線層６７の領域に第２外部接続端子６９を形成する。
A desired n-
必要に応じて、本実施の形態のように、配線層６７を形成する前に所望しない領域との接続を防止するために、前記第１及び第２半導体積層体５０Ａ、５０Ｂ上に第３絶縁層６２ｃを形成する工程をさらに実施できる。
If necessary, a third insulating layer is formed on the first and
本実施の形態による発光装置では、埋め込まれたコンタクトから引出された外部接続領域のための充分な面積を提供することができる。このような外部接続構造は、複数の発光ダイオード、すなわち第１半導体積層体が複数で高集積化された形態で外部接続のためのボンディングパッド構造として極めて有用に適用されうる。 In the light emitting device according to the present embodiment, a sufficient area for the external connection region drawn from the embedded contact can be provided. Such an external connection structure can be very usefully applied as a bonding pad structure for external connection in a form in which a plurality of light emitting diodes, that is, a plurality of first semiconductor stacked bodies are highly integrated.
本発明において提案されたモノリシック発光ダイオードアレイは、ほぼ平面である同じ面に両コンタクトと接続した外部接続構造を提供することによって、複数のＬＥＤセル間の複雑な配線接続を容易に実現することができる。特に、交流電圧に動作されるように接続したモノリシック発光素子は、複雑な配線構造が要求される場合が多い。このような場合に、本発明は極めて有益に適用されうる。 The monolithic light-emitting diode array proposed in the present invention can easily realize complicated wiring connection between a plurality of LED cells by providing an external connection structure in which both contacts are connected to the same plane which is substantially planar. it can. In particular, in many cases, a monolithic light-emitting element connected so as to be operated by an AC voltage requires a complicated wiring structure. In such a case, the present invention can be applied extremely beneficially.
図７Ａは、本発明により実現されうるモノリシック発光ダイオードアレイのレイアウトであって、図７Ｂに示す等価回路によって実現された形態を例示する。 FIG. 7A illustrates a layout of a monolithic light emitting diode array that can be realized according to the present invention, and illustrates an embodiment realized by the equivalent circuit shown in FIG. 7B.
図７Ａに示すレイアウトによるモノリシック発光ダイオードアレイは、互いに反対に位置した両辺に形成された第１及び第２ＬＥＤセルＡ１、Ａ２と第３及び第４ＬＥＤセルＣ１、Ｃ２と、その間に位置した３個の第５ＬＥＤセルＢ１、Ｂ２、Ｂ３を含む。 The monolithic light emitting diode array according to the layout shown in FIG. 7A includes first and second LED cells A1 and A2 and third and fourth LED cells C1 and C2 formed on opposite sides of each other, and three pieces positioned therebetween. 5th LED cell B1, B2, B3 is included.
図７Ｂを参照して、前記モノリシック発光ダイオードアレイの配線構造を説明する。
前記第１ＬＥＤセルＡ１のｎ側コンタクトと前記第２ＬＥＤセルＡ２のｐ側コンタクトとは、第１ＡＣ電源端Ｐ１に接続される。前記第３ＬＥＤセルＣ１のｐ側コンタクトと前記第４ＬＥＤセルＣ２のｎ側コンタクトは、第２ＡＣ電源端Ｐ２に接続される。第１及び第２ＡＣ電源端Ｐ１、Ｐ２は、外部接続端子として提供される領域であって、図５で説明された第２半導体積層体に該当する。すなわち、第１ＡＣ電源端Ｐ１の半導体積層体に向かって第２ＬＥＤセルＡ２のｎ側コンタクトから延びた導電層が引出され、その引出された導電層に接続した配線層は、前記第１ＡＣ電源端Ｐ１の半導体積層体上に位置するように延びる。また、これと同様に、第２ＡＣ電源端Ｐ２の半導体積層体に向かって第４ＬＥＤセルＣ２のｎ側コンタクトから延びた導電層が引出され、その引出された導電層に接続した配線層は、前記第２ＡＣ電源端Ｐ２の半導体積層体上に位置するように延びる。これについては、図８でさらに詳細に説明する。
A wiring structure of the monolithic light emitting diode array will be described with reference to FIG. 7B.
The n-side contact of the first LED cell A1 and the p-side contact of the second LED cell A2 are connected to the first AC power supply terminal P1. The p-side contact of the third LED cell C1 and the n-side contact of the fourth LED cell C2 are connected to the second AC power supply terminal P2. The first and second AC power supply terminals P1 and P2 are regions provided as external connection terminals, and correspond to the second semiconductor stacked body described in FIG. That is, a conductive layer extending from the n-side contact of the second LED cell A2 is drawn toward the semiconductor stack of the first AC power supply terminal P1, and a wiring layer connected to the extracted conductive layer is connected to the first AC power supply terminal P1. It extends so as to be located on the semiconductor laminate. Similarly, the conductive layer extending from the n-side contact of the fourth LED cell C2 is drawn toward the semiconductor stacked body of the second AC power supply terminal P2, and the wiring layer connected to the drawn conductive layer is The second AC power supply terminal P2 extends so as to be positioned on the semiconductor stacked body. This will be described in more detail with reference to FIG.
前記３個の第５ＬＥＤセルＢ１、Ｂ２、Ｂ３は、互いに直列に接続される構造を有する。一側辺に位置した、すなわち前記第１及び第４ＬＥＤセルＡ１、Ｃ２間に位置した第５ＬＥＤセルＢ１のｎ側コンタクトは、前記第１及び第４ＬＥＤセルＡ１、Ｃ２のｐ側コンタクトと共通接点を形成し、他の側辺に位置した、すなわち前記第２及び第３ＬＥＤセルＡ２、Ｃ１間に位置した第５ＬＥＤセルＢ３のｐ側コンタクトは、前記第２及び第３ＬＥＤセルＡ２、Ｃ１のｎ側コンタクトと共通接点を形成する。 The three fifth LED cells B1, B2, and B3 have a structure connected in series to each other. The n-side contact of the fifth LED cell B1 located on one side, that is, between the first and fourth LED cells A1 and C2, has a common contact with the p-side contact of the first and fourth LED cells A1 and C2. The p-side contact of the fifth LED cell B3 formed on the other side, that is, between the second and third LED cells A2 and C1, is the n-side contact of the second and third LED cells A2 and C1. And form a common contact.
このようなレイアウトによる発光ダイオードアレイでは、前記電源端Ｐ１、Ｐ２にＡＣ電圧が印加される時に、前記３個の第５ＬＥＤセルＢ１、Ｂ２、Ｂ３は常に駆動され、ＡＣ電圧の周期に応じて、前記第１及び第３ＬＥＤセルＡ１、Ｃ１と前記第２及び第４ＬＥＤセルＡ２、Ｃ２とは、交互に駆動されえ、３個のＬＥＤセルＢ１、Ｂ２、Ｂ３は、全体周期で連続的に駆動されうる。結果的に、５個のＬＥＤセルの駆動を保障することができる。 In the light emitting diode array having such a layout, when the AC voltage is applied to the power supply terminals P1 and P2, the three fifth LED cells B1, B2, and B3 are always driven, and according to the cycle of the AC voltage, The first and third LED cells A1 and C1 and the second and fourth LED cells A2 and C2 are alternately driven, and the three LED cells B1, B2, and B3 are continuously driven in the whole cycle. sell. As a result, driving of five LED cells can be ensured.
また、本例によるモノリシック発光ダイオードアレイのレイアウトは、ブレークダウン電圧側面で有利な長所を有する。ブレークダウン電圧の耐性を考慮して、前記ＬＥＤセルに印加される電圧がほぼ類似するように設計することがさらに好ましい。このような設計は、各ＬＥＤセルをほぼ同じ面積で実現することによって効果的に実現できる。また、このために、第５ＬＥＤセルの数を適切に調整することができる。好ましい第５ＬＥＤセルの数は、１〜４個の範囲で考慮されうる。 In addition, the layout of the monolithic light emitting diode array according to this example has an advantage in terms of breakdown voltage. In consideration of the breakdown voltage tolerance, it is further preferable that the voltages applied to the LED cells are designed to be substantially similar. Such a design can be effectively realized by realizing each LED cell with substantially the same area. For this reason, the number of the fifth LED cells can be adjusted appropriately. A preferred number of fifth LED cells can be considered in the range of 1-4.
上述したＡＣ用モノリシック発光ダイオードアレイは、図７Ａのレイアウトに示すように、複雑な配線構造を有するので、モノリシックで実現するのに難しさがある。しかしながら、このような配線構造も、本発明で提示した配線構造を介して極めて容易に実現できる。また、複数のＬＥＤセルが集積化された構造でＡＣ電源と接続する外部接続端子を提供するために必要な面積を保障することができる。 The monolithic light-emitting diode array for AC described above has a complicated wiring structure as shown in the layout of FIG. 7A, so that it is difficult to realize it monolithically. However, such a wiring structure can also be realized very easily through the wiring structure presented in the present invention. In addition, an area necessary for providing an external connection terminal connected to an AC power source with a structure in which a plurality of LED cells are integrated can be ensured.
図８Ａ〜図８Ｄは、それぞれ図８Ａに示すモノリシック発光ダイオードアレイのＸ１−Ｘ１´、Ｘ２−Ｘ２´、Ｙ１−Ｙ１´及びＹ２−Ｙ２´に沿う側断面図である。ただし、本実施の形態で半導体積層体を構成するメサエッチング工程と引出し構造及び配線構造の形成に対して、先に説明された多様な実施の形態に対する説明が参照されて理解されうるであろう。 8A to 8D are cross-sectional side views along X1-X1 ′, X2-X2 ′, Y1-Y1 ′, and Y2-Y2 ′ of the monolithic light-emitting diode array shown in FIG. 8A, respectively. However, the mesa etching process and the lead-out structure and the wiring structure forming the semiconductor stacked body in the present embodiment can be understood with reference to the descriptions of various embodiments described above. .
図８Ａ〜図８Ｄに示すように、切開方向に応じて選択された３個のＬＥＤセルが埋め込まれた基板構造物１１６が示されている。前記ＬＥＤセルは、それぞれｎ型及びｐ型半導体層１１２、１１７とその間に位置した活性層１１５を有する半導体積層体１１０と前記半導体積層体１１０の下面及び側面を取り囲むように形成された基板構造物１１６とを含む。
As shown in FIGS. 8A to 8D, a
切開方向に応じて部分的に示されない場合もあるが、前記半導体積層体１１０の上面と下面には、それぞれｎ型及びｐ型半導体層１１２、１１７に接続されたｎ側コンタクト１２６、及びｐ側コンタクト１２３が形成される。前記半導体積層体１１０の下面のうち、ｐ側コンタクト１２３の形成されない領域と側面には、第１絶縁層１２２ａが形成される。
Although it may not be partially shown according to the cutting direction, the n-
前記ｐ側コンタクト１２３に接続され、前記半導体積層体１１０の側面に沿って延びた導電層１２４が形成される。前記導電層１２４は、前記第１絶縁層１２２ａにより前記半導体積層体１１０と電気的に絶縁されうる。
A
まず、図８Ａに示すように、前記各ＬＥＤセルＡ１、Ｃ２に提供された前記導電層１２４は、そのｐ側コンタクトを接続する対象（他のＬＥＤセルとコンタクト類）と隣接した側面を選択して延びる。すなわち、図７Ａに示す構造（すなわち、図７ＡのＸ１−Ｘ１´）では、前記第１及び第４ＬＥＤセルＡ１、Ｃ２の導電層１２４は、前記第５ＬＥＤセルＢ１に隣接した側面に沿って延びることができる。
First, as shown in FIG. 8A, the
前記導電層１２４は、配線接続のために半導体積層体１１０の上面に隣接した位置から露出した領域を有する。前記第１及び第４ＬＥＤセルＡ１、Ｃ２の導電層１２４のうち、露出した領域は、前記配線層１２７により前記第５ＬＥＤセルＢ１のｎ側コンタクト１２６と電気的に接続される。これにより、第１及び第４ＬＥＤセルＡ１、Ｃ２のｐ側コンタクト１２３は、その間に位置した第５ＬＥＤセルＢ１のｎ側コンタクト１２６と共通接点を有することができる。
The
図８Ｂ（Ｘ２−Ｘ２´方向の切開図）に示すように、前記第２及び第３ＬＥＤセルＡ２、Ｃ１間に位置した第５ＬＥＤセルＢ３の導電層１２４は、前記第２及び第３ＬＥＤセルＡ２、Ｃ１に隣接した側面に沿って２個の方向に延び、配線接続のために半導体積層体１１０の上面に隣接した位置から露出した領域を有する。
As shown in FIG. 8B (cutaway view in the X2-X2 ′ direction), the
前記第５ＬＥＤセルＢ３の導電層１２４のうち、露出した領域は、前記配線層１２７により前記第２及び第３ＬＥＤセルＡ２、Ｃ１のｎ側コンタクト１２６と電気的に接続される。これにより、前記第２及び第３ＬＥＤセルＡ２、Ｃ１のｎ側コンタクト１３６は、その間に位置した第５ＬＥＤセルＢ３のｐ側コンタクト１２３と共通接点を有することができる。
The exposed region of the
図８Ｃ（Ｙ１−Ｙ１´方向の切開図）に示すように、前記３個の第５ＬＥＤセルＢ１、Ｂ２、Ｂ３が並べて直列に接続した構造が示されている。前記第５ＬＥＤセルＢ１、Ｂ２の導電層１２４は、それぞれ異なる第５ＬＥＤセルＢ２、Ｂ３に隣接した側面に延び、配線接続のために半導体積層体１１０の上面に隣接した位置から露出した領域を有する。
As shown in FIG. 8C (cutaway view in the Y1-Y1 ′ direction), a structure in which the three fifth LED cells B1, B2, and B3 are arranged and connected in series is shown. The
前記第５ＬＥＤセルＢ１、Ｂ２の導電層１２４のうち、露出した領域は、前記配線層１２７により前記他の第５ＬＥＤセルＢ２、Ｂ３のｎ側コンタクト１２６と電気的に接続される。これにより、前記３個の第５ＬＥＤセルＢ１、Ｂ２、Ｂ３は、並べて直列に接続されることができる。
The exposed region of the
このように、基板構造物１１６に埋め込まれたｐ側コンタクト１２３を引出す導電層１２４の位置と配線層１２７に応じて、ＬＥＤセル間の所望の接続を容易に実現することができる。特に、切開方向に応じて別途に説明されたが、各対応する構成要素は、同一工程により形成されるので、図７Ａに示す複雑な配線構造を有するモノリシック発光ダイオードアレイをさらに効果的に製造できる。
In this manner, a desired connection between the LED cells can be easily realized according to the position of the
上述した例では説明していないが、配線層１２７の形成位置に応じて第３絶縁層１２２ｃをさらに形成することができる。前記第３絶縁層１２２ｃは、主に配線層１２７のような外部要素との接触を防止することによって、半導体積層体１１０を保護する機能を果たす。
Although not described in the above-described example, the third insulating
図８Ｄ（Ｙ２−Ｙ２´方向の切開図）を参照すると、前記第１及び第２ＬＥＤセルＡ１、Ａ２とその間に第１ＡＣ電源端Ｐ１領域が配置された構造が示されている。前記第２ＬＥＤセルＡ２の導電層１２４は、第１ＡＣ電源端Ｐ１の半導体積層体に向かって引出され、配線層により第１ＡＣ電源端Ｐ１の半導体積層体の上面まで延びる。また、前記第２ＬＥＤセルＡ２のｎ側コンタクト１２６から延びた配線層は、第１ＡＣ電源端Ｐ１の半導体積層体の上面に延びる。これにより、第１ＡＣ電源端Ｐ１の半導体積層体領域は、適切な配線接続構造を有することができ、外部接続端子のために必要な面積を提供することができる。
Referring to FIG. 8D (cutaway view in the Y2-Y2 ′ direction), there is shown a structure in which the first and second LED cells A1, A2 and a first AC power supply terminal P1 region are disposed therebetween. The
図７及び図８で説明された複数のＬＥＤセルを有するモノリシック発光ダイオードアレイ構造は、外部接続端子領域を確保するための発光装置構造だけでなく、図１〜図４で説明されたジェンナーダイオード一体型構造にも同様に適用されうる。 The monolithic light emitting diode array structure having a plurality of LED cells described in FIGS. 7 and 8 is not only the light emitting device structure for securing the external connection terminal region, but also the Jenner diode described in FIGS. The same applies to the body structure.
この場合に、前記第１半導体積層体は、複数で構成し、前記複数の第１半導体積層体は、図８Ａ〜図８Ｃで説明された方式と同様に互いに電気的に接続するように形成された少なくとも一つの配線層をさらに含む。 In this case, the first semiconductor stacked body is constituted by a plurality, and the plurality of first semiconductor stacked bodies are formed so as to be electrically connected to each other in the same manner as described in FIGS. 8A to 8C. And at least one wiring layer.
前記少なくとも一つの配線層は、特定の第１半導体積層体に関連した導電層の露出領域と、他の特定の第１半導体積層体に関連した第１コンタクトを接続する配線層でありうる。これとは異なり、前記少なくとも一つの配線層は、特定の第１半導体積層体に関連した導電層の露出領域と、他の特定の第１半導体積層体に関連した導電層の露出領域を接続する配線層でありうる。このような構造の配線層に対する組み合わせでありうる。前記追加的な配線層により複数の第１半導体積層体は、交流電圧で該当活性層が発光できるように互いに電気的に接続されることができる。また、必要に応じて、前記第１及び第２半導体積層体の第１面のうち、前記配線層の形成される領域に形成された第３絶縁層をさらに含むことができる。 The at least one wiring layer may be a wiring layer that connects an exposed region of a conductive layer related to a specific first semiconductor stacked body and a first contact related to another specific first semiconductor stacked body. In contrast, the at least one wiring layer connects an exposed region of a conductive layer related to a specific first semiconductor stacked body and an exposed region of a conductive layer related to another specific first semiconductor stacked body. It can be a wiring layer. It can be a combination for a wiring layer having such a structure. The plurality of first semiconductor stacks may be electrically connected to each other such that the corresponding active layer can emit light with an AC voltage due to the additional wiring layer. In addition, if necessary, the semiconductor device may further include a third insulating layer formed in a region where the wiring layer is formed on the first surfaces of the first and second semiconductor stacked bodies.
このように、本発明は、上述した実施の形態及び添付された図面により限定されるものではなく、添付された請求の範囲により限定されるもので、請求の範囲に記載された本発明の技術的思想から逸脱しない範囲内で多様な形態の置換、変形及び変更が可能であるということは、当業者にとって自明である。 As described above, the present invention is not limited by the above-described embodiment and the accompanying drawings, but is limited by the appended claims, and the technology of the present invention described in the claims. It will be apparent to those skilled in the art that various forms of substitutions, modifications, and changes can be made without departing from the spirit of the invention.
Claims (36)
前記第１及び第２導電型半導体層にそれぞれ接続されるように、前記第１及び第２半導体積層体の対向する両面にそれぞれ形成された第１及び第２コンタクトと、
互いに対向する第１及び第２面を有し、前記第１面に前記第１導電型半導体層が露出するように、前記第１及び第２半導体積層体が互いに分離されて埋め込まれた基板構造物と、
前記第１及び第２半導体積層体の埋め込まれた表面のうち、前記第２コンタクト形成領域を除いた領域に形成された第１絶縁層と、
前記第１及び第２半導体積層体の前記第２コンタクトにそれぞれ接続されるように形成され、それぞれ前記基板構造物の前記第１面に露出した領域を有するように、前記第１絶縁層に沿って延びた第１及び第２導電層と、
前記基板構造物の前記第１面に形成され、前記第１及び第２半導体積層体に関連した導電層の露出領域と前記第２及び第１半導体積層体の前記第１コンタクトとをそれぞれ接続する第１及び第２配線層と、
前記第１半導体積層体の前記第１及び第２コンタクトにそれぞれ電気的に接続されるように形成された第１及び第２外部接続端子とを含み、
前記第１外部接続端子は、前記第１半導体積層体の前記第１コンタクト上に形成されることを特徴とする発光装置。 First and second semiconductor stacks having first and second conductivity type semiconductor layers and an active layer positioned therebetween, respectively;
First and second contacts respectively formed on opposite surfaces of the first and second semiconductor stacks so as to be connected to the first and second conductive semiconductor layers, respectively.
A substrate structure having first and second surfaces facing each other, wherein the first and second semiconductor stacks are embedded separately and so as to expose the first conductive semiconductor layer on the first surface. Things,
A first insulating layer formed in a region of the embedded surface of the first and second semiconductor stacks excluding the second contact formation region;
Along the first insulating layer so as to be connected to the second contacts of the first and second semiconductor stacks and to have a region exposed on the first surface of the substrate structure, respectively. Extending first and second conductive layers;
An exposed region of a conductive layer formed on the first surface of the substrate structure and related to the first and second semiconductor stacks is connected to the first contacts of the second and first semiconductor stacks, respectively. First and second wiring layers;
First and second external connection terminals formed to be electrically connected to the first and second contacts of the first semiconductor stacked body, respectively.
It said first external connection terminal, the light emitting apparatus characterized by being made the form on the first contact of the first semiconductor laminate.
前記第２半導体積層体の前記第２コンタクトが前記基板構造物と電気的に絶縁されるように、前記第２半導体積層体と前記基板構造物との間に形成された第２絶縁層をさらに含むことを特徴とする請求項１に記載の発光装置。 The substrate structure is made of a conductive material,
A second insulating layer formed between the second semiconductor stacked body and the substrate structure so that the second contact of the second semiconductor stacked body is electrically insulated from the substrate structure; The light emitting device according to claim 1, further comprising:
前記第１及び第２半導体積層体の前記第２コンタクトが前記基板構造物と電気的に絶縁されるように、前記第１及び第２半導体積層体と前記基板構造物との間に形成された第２絶縁層をさらに含むことを特徴とする請求項１に記載の発光装置。 The substrate structure is made of a conductive material,
Formed between the first and second semiconductor stacks and the substrate structure such that the second contacts of the first and second semiconductor stacks are electrically insulated from the substrate structure. The light emitting device according to claim 1, further comprising a second insulating layer.
前記複数の第１半導体積層体は、互いに電気的に接続するように形成された少なくとも一つの配線層をさらに含むことを特徴とする請求項１から請求項１０の何れか１項に記載の発光装置。 The first semiconductor laminate is plural,
11. The light emitting device according to claim 1, wherein the plurality of first semiconductor stacked bodies further includes at least one wiring layer formed so as to be electrically connected to each other. apparatus.
前記第２導電型半導体層の上面の少なくとも一部領域にそれぞれ第２コンタクトを形成し、前記第２コンタクトの形成された領域を除いた前記第１及び第２半導体積層体の表面に第１絶縁層を形成するステップと、
前記第１及び第２半導体積層体の前記第２コンタクトにそれぞれ接続されるように形成され、前記第１絶縁層に沿って前記成長用基板の上面に向かって延びるように、第１及び第２導電層を形成するステップと、
前記成長用基板上に前記第１及び第２半導体積層体を取り囲む基板構造物を形成するステップと、
前記第１及び第２導電層のうち、延びた領域が一部露出するように、前記第１及び第２半導体積層体と前記基板構造物とから前記成長用基板を除去するステップと、
前記第１導電型半導体層に接続されるように、前記第１及び第２半導体積層体の露出面に第１コンタクトを形成するステップと、
前記第１及び第２導電層の露出領域と前記第２及び第１半導体積層体の前記第１コンタクトとがそれぞれ接続されるように、前記基板構造物の露出した面上に第１及び第２配線層を形成するステップと、
前記第１半導体積層体の第１及び第２コンタクトにそれぞれ電気的に接続されるように、第１及び第２外部接続端子を形成するステップと、を含み、
前記第１外部接続端子を形成するステップは、前記第１半導体積層体の前記第１コンタクト上に前記第１外部接続端子を形成することを特徴とする発光装置の製造方法。 Forming first and second semiconductor stacks having first and second conductivity type semiconductor layers and an active layer positioned therebetween on a growth substrate;
A second contact is formed in at least a partial region of the upper surface of the second conductivity type semiconductor layer, and a first insulation is formed on the surfaces of the first and second semiconductor stacks excluding the region where the second contact is formed. Forming a layer;
The first and second semiconductor layers are formed so as to be connected to the second contacts of the first and second semiconductor stacked bodies, respectively, and extend toward the upper surface of the growth substrate along the first insulating layer. Forming a conductive layer;
Forming a substrate structure surrounding the first and second semiconductor stacks on the growth substrate;
Removing the growth substrate from the first and second semiconductor stacks and the substrate structure such that an extended region of the first and second conductive layers is partially exposed;
Forming a first contact on the exposed surfaces of the first and second semiconductor stacks so as to be connected to the first conductive semiconductor layer;
The first and second surfaces on the exposed surface of the substrate structure are connected such that the exposed regions of the first and second conductive layers are connected to the first contacts of the second and first semiconductor stacks, respectively. Forming a wiring layer;
Forming first and second external connection terminals so as to be electrically connected to the first and second contacts of the first semiconductor stacked body, respectively.
The first step of forming external connection terminals, the method of manufacturing the light emitting device and forming the pre-Symbol first external connection terminal on the first contact of the first semiconductor laminate.
前記第１及び第２導電層の形成ステップと前記基板構造物の形成ステップとの間に、前記第２半導体積層体の表面に第２絶縁層を形成するステップをさらに含むことを特徴とする請求項１６に記載の発光装置の製造方法。 The substrate structure is made of a conductive material,
The method may further include forming a second insulating layer on a surface of the second semiconductor stacked body between the step of forming the first and second conductive layers and the step of forming the substrate structure. Item 17. A method for manufacturing a light emitting device according to Item 16.
前記基板構造物の第２面に前記第２外部接続端子を形成することを特徴とする請求項１６または１７に記載の発光装置の製造方法。 Forming the second external connection terminal comprises:
The method of manufacturing a light emitting device according to claim 16, wherein the second external connection terminal is formed on a second surface of the substrate structure.
前記第１及び第２導電層の形成ステップと前記基板構造物の形成ステップとの間に、前記第１及び第２半導体積層体の表面に第２絶縁層を形成するステップをさらに含むことを特徴とする請求項１６に記載の発光装置の製造方法。 The substrate structure is made of a conductive material,
The method further includes forming a second insulating layer on a surface of the first and second semiconductor stacks between the forming step of the first and second conductive layers and the forming step of the substrate structure. A method for manufacturing a light emitting device according to claim 16.
前記第２半導体積層体の前記第１コンタクト上に前記第２外部接続端子を形成することを特徴とする請求項１６または１９に記載の発光装置の製造方法。 Forming the second external connection terminal comprises:
The method of manufacturing a light emitting device according to claim 16, wherein the second external connection terminal is formed on the first contact of the second semiconductor stacked body.
前記第２コンタクトの形成される領域を開口した第１絶縁層を形成するステップと、前記開口した領域に前記第２コンタクトを形成するステップと、を含むことを特徴とする請求項１６から請求項２２の何れか１項に記載の発光装置の製造方法。 Forming the second contact and the first insulating layer;
17. The method according to claim 16, further comprising: forming a first insulating layer having an opening in a region where the second contact is to be formed; and forming the second contact in the opening region. 23. A method for manufacturing a light-emitting device according to any one of 22 above.
前記成長用基板上に前記第１導電型半導体層、前記活性層及び第２導電型半導体層を順次形成するステップと、前記成長した層が前記第１及び第２半導体積層体に分離されるようにメサエッチングを行うステップと、を含むことを特徴とする請求項１６から請求項２４の何れか１項に記載の発光装置の製造方法。 Forming the first and second semiconductor stacks;
Sequentially forming the first conductive semiconductor layer, the active layer, and the second conductive semiconductor layer on the growth substrate; and the grown layer is separated into the first and second semiconductor stacks. The method for manufacturing a light emitting device according to any one of claims 16 to 24, further comprising: performing mesa etching.
前記第１及び第２半導体積層体を分離するステップ後に、前記第１及び第２半導体積層体の間に位置した前記第１絶縁層の部分を除去するステップをさらに含むことを特徴とする請求項２５に記載の発光装置の製造方法。 The first insulating layer extends to an upper surface of a region between the first and second semiconductor stacked bodies,
The method further comprises the step of removing a portion of the first insulating layer located between the first and second semiconductor stacked bodies after the step of separating the first and second semiconductor stacked bodies. 26. A method for manufacturing the light emitting device according to 25.
前記第２コンタクトに接続され、前記第１及び第２半導体積層体の側面に沿って前記露出した成長用基板の部分まで延びた導電層を形成するステップであることを特徴とする請求項１６から請求項２７の何れか１項に記載の発光装置の製造方法。 Forming the first and second conductive layers comprises:
The step of forming a conductive layer connected to the second contact and extending along a side surface of the first and second semiconductor stacked bodies to the exposed portion of the growth substrate is formed. 28. A method for manufacturing a light emitting device according to claim 27.
前記第２コンタクトに接続され、前記第１及び第２半導体積層体の側面に沿って前記残留した第１導電型半導体層まで延びた導電層を形成するステップであることを特徴とする請求項２９に記載の発光装置の製造方法。 Forming the first and second conductive layers comprises:
30. A step of forming a conductive layer connected to the second contact and extending along the side surfaces of the first and second semiconductor stacked bodies to the remaining first conductive type semiconductor layer. A method for manufacturing the light emitting device according to claim 1.
前記第１及び第２半導体積層体を形成するステップは、
前記成長用基板上に前記第１導電型半導体層、前記活性層及び第２導電型半導体層を順次形成するステップと、前記成長した層が前記複数の第１半導体積層体と前記第２半導体積層体とに分離されるようにメサエッチングを行うステップと、を含むことを特徴とする請求項１６から請求項３０の何れか１項に記載の発光装置の製造方法。 The first semiconductor laminate is plural,
Forming the first and second semiconductor stacks;
Sequentially forming the first conductive semiconductor layer, the active layer, and the second conductive semiconductor layer on the growth substrate; and the grown layer includes the plurality of first semiconductor stacked bodies and the second semiconductor stacked layers. The method for manufacturing a light emitting device according to any one of claims 16 to 30, further comprising a step of performing mesa etching so as to be separated from the body.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008292646A JP5017239B2 (en) | 2008-11-14 | 2008-11-14 | Light emitting device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008292646A JP5017239B2 (en) | 2008-11-14 | 2008-11-14 | Light emitting device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010118624A JP2010118624A (en) | 2010-05-27 |
| JP5017239B2 true JP5017239B2 (en) | 2012-09-05 |
Family
ID=42306076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008292646A Active JP5017239B2 (en) | 2008-11-14 | 2008-11-14 | Light emitting device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5017239B2 (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012023280A (en) * | 2010-07-16 | 2012-02-02 | Seiwa Electric Mfg Co Ltd | Semiconductor light-emitting element, light-emitting device, lighting device, display device, signal light and road information device |
| KR101650518B1 (en) * | 2010-09-13 | 2016-08-23 | 에피스타 코포레이션 | Light-emitting structure |
| US10490598B2 (en) | 2010-09-13 | 2019-11-26 | Epistar Corporation | Light-emitting structure having a plurality of light-emitting structure units |
| KR102037865B1 (en) | 2013-02-01 | 2019-10-30 | 삼성전자주식회사 | Semiconductor light emitting device and method thereof |
| US9923121B2 (en) | 2014-08-05 | 2018-03-20 | Seoul Viosys Co., Ltd. | Light-emitting diode and manufacturing method therefor |
| JP2017059700A (en) * | 2015-09-17 | 2017-03-23 | サンケン電気株式会社 | Semiconductor light emitting device and manufacturing method of the same |
| KR102385571B1 (en) | 2017-03-31 | 2022-04-12 | 삼성전자주식회사 | Semiconductor light emitting device |
| CN112770431A (en) * | 2019-10-21 | 2021-05-07 | 台湾爱司帝科技股份有限公司 | Light emitting module |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007157926A (en) * | 2005-12-02 | 2007-06-21 | Sanken Electric Co Ltd | Semiconductor light emitting device with protective diode and its manufacturing method |
| KR100765075B1 (en) * | 2006-03-26 | 2007-10-09 | 엘지이노텍 주식회사 | Semiconductor light-emitting device and manufacturing method thereof |
| KR100856230B1 (en) * | 2007-03-21 | 2008-09-03 | 삼성전기주식회사 | Light emitting device, method of manufacturing the same and monolithic light emitting diode array |
-
2008
- 2008-11-14 JP JP2008292646A patent/JP5017239B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010118624A (en) | 2010-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5391491B2 (en) | Light emitting device, method for manufacturing light emitting device, and monolithic light emitting diode array | |
| JP5017239B2 (en) | Light emitting device and manufacturing method thereof | |
| US8963175B2 (en) | Light emitting device and method of manufacturing the same | |
| JP5193048B2 (en) | Light emitting device having vertically stacked light emitting diodes | |
| US9893118B2 (en) | Light emitting device and method for fabricating the same | |
| US8450765B2 (en) | Light emitting diode chip and method for manufacturing the same | |
| TW200725952A (en) | AC light emitting diode having improved transparent electrode structure | |
| JP2014078750A (en) | Light-emitting element and manufacturing method of the same | |
| JP5125433B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| JP2019534473A (en) | Display device and method for manufacturing such a device | |
| KR101949718B1 (en) | Light emitting diode array on wafer level | |
| KR20080082101A (en) | Semiconductor light emitting device and method for manufacturing thereof | |
| CN113257958A (en) | Light emitting diode test circuit, light emitting diode test method and manufacturing method | |
| KR100872301B1 (en) | Light emitting device and method of manufacturing the same | |
| KR20100075420A (en) | Light emitting device having plurality of light emitting cells and method of fabricating the same | |
| JP2007173549A (en) | Light-emitting device | |
| KR20100108907A (en) | Light emitting device having plurality of light emitting cells | |
| JP2013140978A (en) | Semiconductor light-emitting element and led module | |
| JP2013069802A (en) | Semiconductor light-emitting device | |
| WO2007119663A1 (en) | Semiconductor light emitting device | |
| KR101798134B1 (en) | Light emitting diode array on wafer level and method of forming the same | |
| KR101949505B1 (en) | Light emitting diode array on wafer level and method of forming the same | |
| JP2010177446A (en) | Light-emitting element | |
| JP2016100487A (en) | Light emitting device | |
| KR101457203B1 (en) | Light emitting diode having plurality of semiconductor stacks |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110614 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110615 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120611 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5017239 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |