JP5016360B2 - Switching power supply circuit, switching power supply circuit control method, and control program - Google Patents

Switching power supply circuit, switching power supply circuit control method, and control program Download PDF

Info

Publication number
JP5016360B2
JP5016360B2 JP2007104407A JP2007104407A JP5016360B2 JP 5016360 B2 JP5016360 B2 JP 5016360B2 JP 2007104407 A JP2007104407 A JP 2007104407A JP 2007104407 A JP2007104407 A JP 2007104407A JP 5016360 B2 JP5016360 B2 JP 5016360B2
Authority
JP
Japan
Prior art keywords
pwm signal
threshold
output voltage
triangular wave
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007104407A
Other languages
Japanese (ja)
Other versions
JP2008263713A (en
Inventor
幸弘 野崎
元隆 曽禰
雄大 井ノ口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2007104407A priority Critical patent/JP5016360B2/en
Publication of JP2008263713A publication Critical patent/JP2008263713A/en
Application granted granted Critical
Publication of JP5016360B2 publication Critical patent/JP5016360B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）方式のスイッチング電源回路、スイッチング電源回路の制御方法および制御プログラムに関するものであって、特に、検出時間から制御時間までの遅延を最小にし、高速制御を可能にしたスイッチング電源回路、スイッチング電源回路の制御方法および制御プログラムに関する。   The present invention relates to a PWM (Pulse Width Modulation) type switching power supply circuit, a control method for the switching power supply circuit, and a control program, and in particular, minimizes delay from detection time to control time and enables high-speed control. The present invention relates to a switching power supply circuit, a switching power supply circuit control method, and a control program.

従来より、出力電圧を検出し、この出力電圧の検出値に応じたデューティ比のＰＷＭ信号を形成し、このＰＷＭ信号を用いて、スイッチング素子をオン／オフして出力電圧を制御するようにしたＰＷＭ方式のスイッチング電源が知られている。このようなＰＷＭ方式のスイッチング電源では、従来、ＰＷＭ信号を形成するために、アナログ回路が用いられてきた。   Conventionally, an output voltage is detected, a PWM signal having a duty ratio corresponding to a detected value of the output voltage is formed, and the output voltage is controlled by turning on / off the switching element using the PWM signal. A PWM type switching power supply is known. In such a PWM type switching power supply, an analog circuit has been conventionally used to form a PWM signal.

ところが、アナログ回路では、拡張性が低く、また、温度による特性変化や経年変化が大きい。そこで、近年、例えば特許文献１に示されるように、ディジタル回路を用いてＰＷＭ信号を形成することが多くなっている。   However, an analog circuit has low expandability, and changes in characteristics and aging with temperature are large. Therefore, in recent years, for example, as shown in Patent Document 1, a PWM signal is often formed using a digital circuit.

本願出願人は、このようなスイッチング電源回路において、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）を用いてＰＷＭ信号を形成するようにしたＰＷＭ方式のスイッチング電源の研究開発を進めている。ＤＳＰをもちいた場合には、ディジタル信号処理をソフトウェアで記述できるという利点がある。このため、ＤＳＰを用いてＰＷＭ信号を形成するような構成では、拡張性が高く、温度による特性変化や経年変化が少ないばかりでなく、演算による高度な制御を行うことが可能になり、また、回路内の様々なデータを用いて、多様な機能を実現できる。
特開２００１−１６０８１号公報 The applicant of the present application is researching and developing a PWM type switching power supply in which a PWM signal is formed using a DSP (Digital Signal Processor) in such a switching power supply circuit. When a DSP is used, there is an advantage that digital signal processing can be described by software. For this reason, in a configuration in which a PWM signal is formed using a DSP, the expandability is high, and not only characteristic changes and aging changes due to temperature are small, but also high-level control by calculation can be performed. Various functions can be realized by using various data in the circuit.
JP 2001-16081 A

従来、ＤＳＰを用いてＰＷＭ信号を発生させる場合、ＤＳＰの内部で三角波を発生させ、出力電圧の検出値に応じて閾値を設定し、三角波と閾値とをコンパレータで比較することで、所望のパルス幅のＰＷＭ信号を出力させるようにしている。この場合、従来では、スイッチング周期毎でディジタル化された出力電圧の検出値を取得し、デューティ比の制御量を演算し、デューティ比の制御量の演算値に基づく閾値をセットするようにしている。   Conventionally, when a PWM signal is generated using a DSP, a triangular wave is generated inside the DSP, a threshold is set according to the detected value of the output voltage, and the desired pulse is compared by comparing the triangular wave and the threshold using a comparator. A PWM signal having a width is output. In this case, conventionally, the detection value of the output voltage digitized every switching cycle is acquired, the control amount of the duty ratio is calculated, and the threshold value based on the calculated value of the control amount of the duty ratio is set. .

ところが、このような処理をスイッチング周期の開始時に行うと、出力電圧の検出値がパルス幅に反映されるまでの遅延時間が長くなるという問題が生じる。このような遅延時間は、サンプルホールドとＡ／Ｄ変換による遅れに加えて、そのまま位相遅れとなり、応答性の悪化につながる。   However, when such processing is performed at the start of the switching cycle, there arises a problem that a delay time until the detected value of the output voltage is reflected in the pulse width becomes long. Such a delay time becomes a phase delay as it is in addition to the delay due to sample hold and A / D conversion, leading to deterioration of responsiveness.

そこで、本発明は、上述の課題を鑑みてなされたものであり、検出時間から制御時間までの遅延を最小にし、高速制御を可能にしたスイッチング電源回路、スイッチング電源回路の制御方法および制御プログラムを提供することを目的とする。   Therefore, the present invention has been made in view of the above-described problems, and provides a switching power supply circuit, a switching power supply circuit control method, and a control program that minimize delay from a detection time to a control time and enable high-speed control. The purpose is to provide.

上述の課題を解決するために、本発明は、以下の事項を提案している。
（１）本発明は、出力電圧の検出手段と、該出力電圧の検出値に応じたデューティ比のＰＷＭ信号を形成するＰＷＭ信号形成手段と、該ＰＷＭ信号によりオン／オフされるスイッチング素子とからなるスイッチング電源回路において、前記ＰＷＭ信号形成手段は、前記出力電圧の検出値をディジタル化するＡ／Ｄ変換手段（例えば、図１のＡ／Ｄ１１に相当）と、三角波を発生する三角波発生手段（例えば、図３の三角波発生回路１２に相当）と、前記出力電圧の検出値に応じてデューティ比を演算し、このデューティ比に基づいて第１の閾値を設定する演算手段（例えば、図３の閾値設定部１４に相当）と、前記三角波発生手段からの三角波と前記第１の閾値とを比較してＰＷＭ信号を生成する第１の比較手段（例えば、図３のコンパレータ１３に相当）と、前記ＰＷＭ信号のパルス幅に応じて第２の閾値を設定する設定手段（例えば、図８の閾値設定部１６に相当）と、前記三角波発生手段からの三角波と前記第２の閾値とを比較して、この比較値に基づいて前記演算手段を起動する第２の比較手段（例えば、図８のコンパレータ１５に相当）と、を備えることを特徴とするスイッチング電源回路を提案している。 In order to solve the above-described problems, the present invention proposes the following matters.
(1) The present invention includes an output voltage detection means, a PWM signal formation means for forming a PWM signal having a duty ratio corresponding to the detected value of the output voltage, and a switching element that is turned on / off by the PWM signal. In the switching power supply circuit, the PWM signal forming means includes an A / D conversion means for digitizing the detected value of the output voltage (for example, equivalent to A / D11 in FIG. 1), and a triangular wave generating means for generating a triangular wave ( For example, the calculation unit (equivalent to the triangular wave generation circuit 12 in FIG. 3) and a calculation unit (for example, FIG. 3) that calculates a duty ratio according to the detected value of the output voltage and sets a first threshold based on the duty ratio. and equivalent) to the threshold setting unit 14, a first comparator means for generating a PWM signal by comparing the triangular wave with the first threshold value from said triangular wave generating means (e.g., comparator of FIG. 3 And corresponds to 13), said setting means for setting a second threshold value in accordance with the pulse width of the PWM signal (for example, corresponding to the threshold setting unit 16 in FIG. 8) and, a triangular wave and the second from the triangular wave generating means And a second comparison means (for example, equivalent to the comparator 15 in FIG. 8) that activates the calculation means based on the comparison value. is doing.

（２）本発明は、出力電圧を検出し、該出力電圧の検出値に応じたデューティ比のＰＷＭ信号を形成し、該ＰＷＭ信号によりスイッチング素子をオン／オフするようにしたスイッチング電源回路の制御方法において、三角波と比較する閾値として、第１の閾値と第２の閾値とを設ける第１のステップと、前記出力電圧の検出値をディジタル化する第２のステップと、前記三角波と前記第２の閾値との比較値に基づいて、演算動作を起動して、前記出力電圧の検出値に応じたデューティ比を演算し、該算出したデューティ比に基づいて、前記第１の閾値を設定する第３のステップ（例えば、図７のステップＳ１１４に相当）と、前記三角波と前記第１の閾値とを比較してＰＷＭ信号を生成する第４のステップと、前記ＰＷＭ信号のパルス幅に応じて前記第２の閾値を設定する第５のステップと、を備えることを特徴とするスイッチング電源回路の制御方法を提案している。 ( 2 ) The present invention controls a switching power supply circuit that detects an output voltage, forms a PWM signal having a duty ratio according to the detected value of the output voltage, and turns on / off the switching element by the PWM signal. in the method, a threshold value to be compared with the triangular wave, the a first step of providing a first threshold and a second threshold value, a second step of digitizing the detected value of said output voltage, and the triangular wave second based of the comparison value with the threshold value, the start arithmetic operation, calculates the duty ratio corresponding to the detected value of the output voltage, based on the duty ratio thus calculated, setting the first threshold value 3 step (e.g., corresponding to step S114 of FIG. 7), a fourth step of generating a PWM signal by comparing the said triangular wave first threshold, the pulse width of the PWM signal Flip and proposes a method of controlling the switching power supply circuit, characterized in that it comprises a the steps of the 5 to set the second threshold value.

（３）本発明は、出力電圧を検出し、該出力電圧の検出値に応じたデューティ比のＰＷＭ信号を形成し、該ＰＷＭ信号によりスイッチング素子をオン／オフするようにしたスイッチング電源回路の制御プログラムにおいて、三角波と比較する閾値として、第１の閾値と第２の閾値とを設ける第１のステップと、前記出力電圧の検出値をディジタル化する第２のステップと、前記三角波と前記第２の閾値との比較値に基づいて、演算動作を起動して、前記出力電圧の検出値に応じたデューティ比を演算し、該算出したデューティ比に基づいて、前記第１の閾値を設定する第３のステップ（例えば、図７のステップＳ１１４に相当）と、前記三角波と前記第１の閾値とを比較してＰＷＭ信号を生成する第４のステップと、前記ＰＷＭ信号のパルス幅に応じて前記第２の閾値を設定する第５のステップと、をコンピュータに実行させるための制御プログラムを提案している。 ( 3 ) The present invention controls a switching power supply circuit that detects an output voltage, forms a PWM signal having a duty ratio corresponding to the detected value of the output voltage, and turns on / off the switching element by the PWM signal. in the program, as a threshold value to be compared with the triangular wave, the a first step of providing a first threshold and a second threshold value, a second step of digitizing the detected value of said output voltage, and the triangular wave second based of the comparison value with the threshold value, the start arithmetic operation, calculates the duty ratio corresponding to the detected value of the output voltage, based on the duty ratio thus calculated, setting the first threshold value 3 step (e.g., corresponding to step S114 of FIG. 7), a fourth step of generating a PWM signal by comparing the said triangular wave first threshold, Pal of the PWM signal It proposes a control program for performing a fifth step of setting the second threshold value according to the width and to the computer.

本発明によれば、ＰＷＭ方式のスイッチング電源において、出力電圧の検出値に応じたＰＷＭ信号をディジタル制御で生成する際に、出力電圧の検出値に応じて第１の閾値を設定し、三角波と第１の閾値とを比較してＰＷＭ信号を生成すると共に、第２の閾値を設定し、三角波が第２の閾値を越えたときに、ディジタル化された出力電圧の検出値を取得して演算を開始するようにしている。これにより、出力電圧の検出値を取得してから、その検出値を反映してパルス幅が変化するまでの遅延時間が短縮され、高速制御が可能となるという効果がある。   According to the present invention, in the PWM switching power supply, when generating a PWM signal corresponding to the detected value of the output voltage by digital control, the first threshold is set according to the detected value of the output voltage, The PWM signal is generated by comparing with the first threshold value, and the second threshold value is set. When the triangular wave exceeds the second threshold value, the detection value of the digitized output voltage is acquired and calculated. Like to start. As a result, the delay time from when the detected value of the output voltage is acquired until the pulse width is changed to reflect the detected value is shortened, and high speed control is possible.

以下、本発明の実施の形態について図面を参照しながら説明する。 なお、本実施形態における構成要素は適宜、既存の構成要素等との置き換えが可能であり、また、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、本実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. Note that the constituent elements in the present embodiment can be appropriately replaced with existing constituent elements and the like, and various variations including combinations with other existing constituent elements are possible. Therefore, the description of the present embodiment does not limit the contents of the invention described in the claims.

＜回路構成＞
図１は、本発明の実施形態のスイッチング電源回路を示すものである。
図１において、１ａ、１ｂ、１ｃは正極側の電源ラインを示し、２は接地側の電源ラインを示す。電源ライン１ａ及び電源ライン２には、電源入力端子３及び電源入力端子４が設けられている。また、電源入力端子３と電源入力端子４との間には、入力直流電圧源Ｖｉｎが接続される。 <Circuit configuration>
FIG. 1 shows a switching power supply circuit according to an embodiment of the present invention.
In FIG. 1, 1a, 1b, and 1c indicate power supply lines on the positive side, and 2 indicates a power supply line on the ground side. A power input terminal 3 and a power input terminal 4 are provided on the power line 1 a and the power line 2. An input DC voltage source Vin is connected between the power input terminal 3 and the power input terminal 4.

電源ライン１ａと電源ライン２との間には、コンデンサＣ１が接続され、電源ライン１ａと電源ライン１ｂとの間には、スイッチング素子としてのＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅｄ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ））Ｑ１が接続されている。さらに、電源ライン１ｂと電源ライン２との間には、スイッチング素子としてのＭＯＳＦＥＴＱ２が接続され、電源ライン１ｂと電源ライン１ｃとの間には、インダクタＬ１が接続されている。   A capacitor C1 is connected between the power supply line 1a and the power supply line 2. Between the power supply line 1a and the power supply line 1b, a MOSFET (Metal Effect Semiconductor Transistor (FET)) Q1 as a switching element is provided. It is connected. Further, a MOSFET Q2 as a switching element is connected between the power supply line 1b and the power supply line 2, and an inductor L1 is connected between the power supply line 1b and the power supply line 1c.

電源ライン１ｃと電源ライン２との間には、コンデンサＣ２が接続されている。また、電源ライン１ｃと電源ライン２との間には、抵抗Ｒ１と抵抗Ｒ２との直列接続が挿入され、電源ライン１ｃ及び電源ライン２からは、電源出力端子５及び電源出力端子６が設けられている。さらに、電源出力端子５と電源出力端子６との間には、負荷ＲＬが接続されている。   A capacitor C2 is connected between the power supply line 1c and the power supply line 2. A series connection of a resistor R1 and a resistor R2 is inserted between the power supply line 1c and the power supply line 2, and a power supply output terminal 5 and a power supply output terminal 6 are provided from the power supply line 1c and the power supply line 2, respectively. ing. Further, a load RL is connected between the power output terminal 5 and the power output terminal 6.

ここで、抵抗Ｒ１及び抵抗Ｒ２は、出力電圧の検出抵抗であり、この抵抗Ｒ１と抵抗Ｒ２との接続点からの検出電圧は、ＤＳＰ１０に送られる。   Here, the resistors R1 and R2 are output voltage detection resistors, and the detection voltage from the connection point between the resistors R1 and R2 is sent to the DSP 10.

ＤＳＰ１０は、Ａ／Ｄ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ）コンバータ１１を有している。抵抗Ｒ１と抵抗Ｒ２との接続点からの出力電圧の検出電圧は、ＤＳＰ１０内のＡ／Ｄコンバータ１１でディジタル化される。そして、ＤＳＰ１０で、この検出電圧に応じたデューティ比のＰＷＭ信号が形成される。   The DSP 10 has an A / D (Analog to Digital) converter 11. The detection voltage of the output voltage from the connection point between the resistor R1 and the resistor R2 is digitized by the A / D converter 11 in the DSP 10. Then, the DSP 10 generates a PWM signal having a duty ratio corresponding to the detected voltage.

ＤＳＰ１０からのＰＷＭ信号は、ドライバ回路２１を介して、ＭＯＳＦＥＴＱ１及びＱ２に供給される。ＭＯＳＦＥＴＱ１及びＱ２は、ドライバ回路２１を介されたＰＷＭ信号により、交互にスイッチングされる。   The PWM signal from the DSP 10 is supplied to the MOSFETs Q1 and Q2 via the driver circuit 21. The MOSFETs Q1 and Q2 are alternately switched by a PWM signal via the driver circuit 21.

ここで、電源出力端子５と電源出力端子６との間の負荷ＲＬの変動等により、出力電圧に変動が生じたとする。この出力電圧の変動は、抵抗Ｒ１と抵抗Ｒ２との間の検出電圧に現れる。ＤＳＰ１０は、抵抗Ｒ１と抵抗Ｒ２との接続点からの検出電圧が変動すると、出力電圧の検出値に応じて、ＰＷＭ信号のデューティ比を変化させる。これにより、ＭＯＳＦＥＴＱ１及びＱ２のオン／オフの時間が変化し、出力電圧が制御される。   Here, it is assumed that the output voltage fluctuates due to the fluctuation of the load RL between the power output terminal 5 and the power output terminal 6. This fluctuation of the output voltage appears in the detection voltage between the resistors R1 and R2. When the detected voltage from the connection point between the resistor R1 and the resistor R2 fluctuates, the DSP 10 changes the duty ratio of the PWM signal according to the detected value of the output voltage. As a result, the on / off times of the MOSFETs Q1 and Q2 change, and the output voltage is controlled.

＜ＤＳＰの制御＞
次に、図２から図１０を用いて、本実施形態におけるＤＳＰ１０での制御について説明する。 <Control of DSP>
Next, control by the DSP 10 in the present embodiment will be described with reference to FIGS.

図２は、ＤＳＰ１０の基本的な制御フローを示すものである。
図２に示すように、ここでは、Ａ／Ｄコンバータ１１でディジタル化された出力電圧の検出値を取得し（ステップＳ１１）、デューティ比の制御量を演算し（ステップＳ１２）、デューティ比の制御量の演算値に基づく閾値ＣＭＰＡをセットする（ステップＳ１３）。 FIG. 2 shows a basic control flow of the DSP 10.
As shown in FIG. 2, here, the detected value of the output voltage digitized by the A / D converter 11 is acquired (step S11), the control amount of the duty ratio is calculated (step S12), and the duty ratio control is performed. A threshold CMPA based on the calculated value of the quantity is set (step S13).

デューティ比の制御量の演算は、例えば、以下の演算式に基づいて行われる。
Ｕ（ｔ）＝Ｋ０＊ｅ（ｔ）＋Ｋ１＊ｅ（ｔ−１）＋Ｕ（ｔ−１）
Ｋ０，Ｋ１：係数
ｅ（ｔ）：今回の検出値
ｅ（ｔ−１）：前回の検出値
Ｕ（ｔ）：今回のデューティ比
Ｕ（ｔ−１）：前回のデューティ比 The calculation of the control amount of the duty ratio is performed based on the following arithmetic expression, for example.
U (t) = K0 * e (t) + K1 * e (t-1) + U (t-1)
K0, K1: Coefficient e (t): Current detection value e (t-1): Previous detection value U (t): Current duty ratio U (t-1): Previous duty ratio

図３は、ＤＳＰ１０でのＰＷＭ信号の発生の基本構成を示す機能ブロック図である。
図３に示すように、ＤＳＰ１０には、三角波発生回路１２と、コンパレータ１３と、閾値設定部１４とが備えられている。上述のステップＳ１３の処理により、閾値設定部１４には、制御量の演算値に基づく閾値ＣＭＰＡが設定されている。コンパレータ１３で、三角波発生回路１２からの三角波と、閾値設定部１４にセットされた閾値ＣＭＰＡとが比較される。そして、このコンパレータ１３の出力がＰＷＭ信号として出力される。 FIG. 3 is a functional block diagram showing a basic configuration for generating a PWM signal in the DSP 10.
As shown in FIG. 3, the DSP 10 includes a triangular wave generation circuit 12, a comparator 13, and a threshold setting unit 14. Through the processing in step S13 described above, the threshold value setting unit 14 is set with a threshold value CMPA based on the calculated value of the control amount. The comparator 13 compares the triangular wave from the triangular wave generation circuit 12 with the threshold CMPA set in the threshold setting unit 14. The output of the comparator 13 is output as a PWM signal.

すなわち、図４（Ａ）において、Ｓ１が三角波発生回路１２からの三角波であり、ＣＭＰＡが閾値設定部１４にセットされた閾値である。三角波Ｓ１が閾値ＣＭＰＡより低いときには、図４（Ｂ）に示すように、コンパレータ１３からのＰＷＭ信号はハイレベルである。三角波Ｓ１が閾値ＣＭＰＡを越えると、コンパレータ１３からのＰＷＭ信号はローレベルになる。したがって、閾値ＣＭＰＡを変化させることで、所望のデューティ比のＰＷＭ信号を得ることができる。   That is, in FIG. 4A, S 1 is a triangular wave from the triangular wave generating circuit 12, and CMPA is a threshold set in the threshold setting unit 14. When the triangular wave S1 is lower than the threshold value CMPA, as shown in FIG. 4B, the PWM signal from the comparator 13 is at a high level. When the triangular wave S1 exceeds the threshold value CMPA, the PWM signal from the comparator 13 becomes low level. Therefore, a PWM signal having a desired duty ratio can be obtained by changing the threshold CMPA.

上述のように、ＤＳＰ１０を用いた場合、無限ループにより検出電圧をディジタル化していく間に、割り込み処理により、Ａ／Ｄコンバータ１１でディジタル化された出力電圧の検出値を取得し、デューティ比の制御量の演算を開始し、デューティ比の制御量の演算値に基づく閾値を閾値設定部１４にセットすることで、所望のデューティ比のＰＷＭ信号を発生することができる。   As described above, when the DSP 10 is used, the detected value of the output voltage digitized by the A / D converter 11 is acquired by the interrupt process while the detected voltage is digitized by the infinite loop, and the duty ratio is calculated. By starting calculation of the control amount and setting a threshold value based on the calculated value of the control amount of the duty ratio in the threshold setting unit 14, a PWM signal having a desired duty ratio can be generated.

ところが、このような処理をスイッチング周期に行うと、出力電圧の検出値がパルス幅に反映されるまでの遅延時間が長くなる。   However, when such a process is performed in the switching period, the delay time until the detected value of the output voltage is reflected in the pulse width becomes long.

つまり、図５は、スイッチング周期が開始するタイミングで、ディジタル化された出力電圧の検出値を取得し、デューティ比の制御量の演算を開始し、デューティ比の制御量の演算値に基づく閾値を閾値設定部１４にセットするようにした場合のタイミング図を示している。   That is, FIG. 5 obtains a digitized output voltage detection value at the timing when the switching cycle starts, starts calculation of the duty ratio control amount, and sets the threshold value based on the duty ratio control amount calculation value. The timing chart when it is set to the threshold value setting part 14 is shown.

図５において、ｔ１、ｔ２、…はスイッチング周期の開始を示している。ＴａｄｃはＡ／Ｄコンバータ１１の処理時間で、ここでは、Ａ／Ｄコンバータ１１で出力電圧の検出値をサンプルホールドしてから、そのディジタル値が得られるまでの時間を示している。Ｔｃａｌｃは演算時間で、ここでは、Ａ／Ｄコンバータ１１でディジタル化された出力電圧の検出値を取得してから制御量を演算し、制御量に基づく閾値ＣＭＰＡを設定するまでの時間を示している。Ｔｄｌｙ１は検出値がパルス幅に反映されるまでの遅延時間で、ここでは、抵抗Ｒ１及びＲ２の接続点の検出電圧がＡ／Ｄコンバータ１１に入力されてから、この検出値に基づいてデューティ比が設定されたパルスが出力されるまでの時間を示している。   In FIG. 5, t1, t2,... Indicate the start of the switching cycle. Tadc is the processing time of the A / D converter 11, and here indicates the time from when the detected value of the output voltage is sampled and held by the A / D converter 11 until the digital value is obtained. Tcalc is a calculation time, and here, indicates a time from when the detected value of the output voltage digitized by the A / D converter 11 is obtained until the control amount is calculated and the threshold CMPA based on the control amount is set. Yes. Tdly1 is a delay time until the detection value is reflected in the pulse width. Here, the detection voltage at the connection point of the resistors R1 and R2 is input to the A / D converter 11, and the duty ratio is based on the detection value. Indicates the time until a set pulse is output.

図５（Ａ）において、時刻ｔ１では、閾値ＣＭＰＡは（ＣＭＰＡ＝Ｖｔｈ１）であったとする。そして、この時刻ｔ１で、Ａ／Ｄコンバータ１１でディジタル化された出力電圧の検出値を取得して演算を開始する（演算時間Ｔｃａｌｃの開始）。この場合、演算時間Ｔｃａｌｃが終了した後の時刻ｔｂ１で、デューティ比の制御量の演算値に基づいて、閾値ＣＭＰＡが（ＣＭＰＡ＝Ｖｔｈ２）に設定されることになる。   In FIG. 5A, it is assumed that the threshold value CMPA is (CMPA = Vth1) at time t1. At time t1, the detection value of the output voltage digitized by the A / D converter 11 is acquired and the calculation is started (start of the calculation time Tcalc). In this case, at time tb1 after the calculation time Tcalc ends, the threshold value CMPA is set to (CMPA = Vth2) based on the calculated value of the control amount of the duty ratio.

三角波Ｓ１は、時刻ｔ１から上昇しており、時刻ｔａ１で閾値ＣＭＰＡ（ＣＭＰＡ＝Ｖｔｈ１）を越える。これに対して、閾値ＣＭＰＡが新たな値に更新されるのは、時刻ｔ１から演算時間Ｔｃａｌｃの後の時刻ｔｂ１である。この時刻ｔｂ１は、時刻ｔａ１の後になる。したがって、図５（Ｂ）に示すように、検出値はパルスＰ１には反映されない。   The triangular wave S1 rises from time t1, and exceeds the threshold CMPA (CMPA = Vth1) at time ta1. On the other hand, the threshold CMPA is updated to a new value at time tb1 after the calculation time Tcalc from time t1. This time tb1 is after the time ta1. Therefore, as shown in FIG. 5B, the detected value is not reflected in the pulse P1.

この検出値がＰＷＭ制御に反映されるのは、遅延時間Ｔｄｌｙ１の後のパルスＰ２になる。すなわち、次のスイッチング周期の開始する時刻ｔ２から、三角波信号Ｓ１が上昇していく。このとき、閾値ＣＭＰＡは、既に、新たに設定された値（ＣＭＰＡ＝Ｖｔｈ２）となっている。時刻ｔａ２で、三角波Ｓ１が閾値ＣＭＰＡ（ＣＭＰＡ＝Ｖｔｈ２）を越え、ＰＷＭ信号はローレベルとなる。   The detected value is reflected in the PWM control in the pulse P2 after the delay time Tdly1. That is, the triangular wave signal S1 rises from time t2 when the next switching cycle starts. At this time, the threshold value CMPA is already a newly set value (CMPA = Vth2). At time ta2, the triangular wave S1 exceeds the threshold CMPA (CMPA = Vth2), and the PWM signal becomes low level.

このように、スイッチング周期が開始するタイミングｔ１、ｔ２、…で、Ａ／Ｄコンバータ１１からディジタル化された出力電圧の検出値を取得し、デューティ比の制御量の演算を開始した場合、検出値がパルス幅に反映されるまでに、遅延時間Ｔｄｌｙ１が必要になる。この遅延時間Ｔｄｌｙ１は、スイッチング周期以上の時間となる。   As described above, when the detection value of the output voltage digitized from the A / D converter 11 is acquired at the timing t1, t2,... At which the switching cycle starts, and the calculation of the control amount of the duty ratio is started, the detection value Delay time Tdly1 is required until is reflected in the pulse width. This delay time Tdly1 is longer than the switching period.

そこで、本発明の第１の実施形態では、デューティ比の制御量の演算値に基づく閾値と三角波とを比較する第１の閾値ＣＭＰＡの他に、第２の閾値ＣＭＰＢを設け、三角波が第２の閾値ＣＭＰＢを越えたときに、Ａ／Ｄコンバータ１１からディジタル化された出力電圧の検出値を取得し、デューティ比の制御量の演算を開始し、デューティ比の制御量の演算値に基づく閾値ＣＭＰＡをセットするようにしている。これにより、検出時間と制御時間との間の遅延時間が少なくなる。   Therefore, in the first embodiment of the present invention, in addition to the first threshold value CMPA for comparing the threshold value based on the calculated value of the control amount of the duty ratio and the triangular wave, the second threshold value CMPB is provided, and the triangular wave is the second value. When the threshold value CMPB of the output value is exceeded, the detected value of the output voltage digitized from the A / D converter 11 is acquired, the calculation of the control amount of the duty ratio is started, and the threshold value based on the calculated value of the control amount of the duty ratio CMPA is set. This reduces the delay time between the detection time and the control time.

つまり、図６は、三角波Ｓ１が第２の閾値ＣＭＰＢを越えたことが検出されたら、ディジタル化された出力電圧の検出値を取得し、デューティ比の制御量の演算を開始し、デューティ比の制御量の演算値に基づく閾値ＣＭＰＡをセットするようにした場合のタイミング図を示している。   That is, FIG. 6 shows that when it is detected that the triangular wave S1 exceeds the second threshold value CMPB, the detection value of the digitized output voltage is acquired, and the calculation of the control amount of the duty ratio is started. The timing diagram when the threshold value CMPA based on the calculated value of the control amount is set is shown.

図６（Ａ）において、時刻ｔ１０１から、三角波Ｓ１が上昇していく。時刻ｔ１０１では、第１の閾値ＣＭＰＡは（ＣＭＰＡ＝Ｖｔｈ１）であるとする。また、第２の閾値ＣＭＰＢは（ＣＭＰＢ＝Ｖｔｈ１０１）であるとする。そして、三角波Ｓ１が閾値ＣＭＰＢ（ＣＭＰＢ＝Ｖｔｈ１０１）を越えた時点から、Ａ／Ｄコンバータ１１からディジタル化された出力電圧の検出値を取得して、演算を開始するとする（演算時間Ｔｃａｌｃの開始）。   In FIG. 6A, the triangular wave S1 rises from time t101. At time t101, the first threshold value CMPA is assumed to be (CMPA = Vth1). The second threshold value CMPB is (CMPB = Vth101). Then, when the triangular wave S1 exceeds the threshold value CMPB (CMPB = Vth101), the detection value of the digitized output voltage is acquired from the A / D converter 11, and the calculation is started (start of the calculation time Tcalc). .

この場合、時刻ｔｃ１０１で、三角波Ｓ１が第２の閾値ＣＭＰＢ（ＣＭＰＢ＝Ｖｔｈ１０１）を越える。このため、この時刻ｔｃ１０１で、ディジタル化された出力電圧の検出値が取得されて演算時間Ｔｃａｌｃが開始する。演算時間Ｔｃａｌｃが終了した後の時刻ｔｂ１０１で、デューティ比の制御量の演算値に基づいて、閾値ＣＭＰＡが（ＣＭＰＡ＝Ｖｔｈ２）に設定される。   In this case, the triangular wave S1 exceeds the second threshold value CMPB (CMPB = Vth101) at time tc101. Therefore, at this time tc101, the detected value of the digitized output voltage is acquired, and the calculation time Tcalc starts. At time tb101 after the calculation time Tcalc ends, the threshold CMPA is set to (CMPA = Vth2) based on the calculated value of the control amount of the duty ratio.

時刻ｔ１０２から、三角波信号Ｓ１が上昇し、時刻ｔａ１０２になると、三角波Ｓ１が閾値ＣＭＰＡ（ＣＭＰＡ＝Ｖｔｈ２）を越え、ＰＷＭ信号はローレベルとなる。第１の閾値ＣＭＰＡが更新される時刻ｔｂ１０１は、時刻ｔａ１０２より前である。したがって、この場合、パルスＰ１０２から、検出値が反映されたことになり、検出値がパルス幅に反映される時間はＴｄｌｙ２になる。   From time t102, the triangular wave signal S1 rises. At time ta102, the triangular wave S1 exceeds the threshold value CMPA (CMPA = Vth2), and the PWM signal becomes low level. The time tb101 when the first threshold CMPA is updated is before the time ta102. Therefore, in this case, the detection value is reflected from the pulse P102, and the time during which the detection value is reflected in the pulse width is Tdly2.

図５と図６とを比較すれば分かるように、スイッチング周期が開始するタイミングで、Ａ／Ｄコンバータ１１からディジタル化された出力電圧の検出値を取得して演算を開始した場合には、図５に示すように、検出値がパルス幅に反映されるまでの遅延時間Ｔｄｌｙ１はスイッチング周期以上の時間になる。これに対して、三角波が第２の閾値ＣＭＰＢを越えたら、Ａ／Ｄコンバータ１１からディジタル化された出力電圧の検出値を取得して演算を開始すると、図６に示すように、検出値がパルス幅に反映されるまでの遅延時間Ｔｄｌｙ２は、スイッチング周期以下に短縮されることになる。   As can be seen from a comparison between FIG. 5 and FIG. 6, when the detected value of the output voltage digitized from the A / D converter 11 is acquired at the timing when the switching period starts, the calculation starts. As shown in FIG. 5, the delay time Tdly1 until the detected value is reflected in the pulse width is longer than the switching period. On the other hand, when the triangular wave exceeds the second threshold value CMPB, the detected value of the output voltage digitized from the A / D converter 11 is acquired and the calculation is started. As shown in FIG. The delay time Tdly2 until it is reflected in the pulse width is shortened to the switching period or less.

本実施形態では、上述のように、三角波が第２の閾値ＣＭＰＢを越えたら、Ａ／Ｄコンバータ１１からディジタル化された出力電圧の検出値を取得して演算を開始している。この場合のＤＳＰ１０での制御は、図７のフローチャートに示すようになる。   In the present embodiment, as described above, when the triangular wave exceeds the second threshold value CMPB, the detection value of the output voltage digitized from the A / D converter 11 is acquired and the calculation is started. Control in the DSP 10 in this case is as shown in the flowchart of FIG.

三角波と閾値ＣＭＰＢとを比較し、三角波が閾値ＣＭＰＢを越えたら演算処理に入る（ステップＳ１１１）。割り込み処理では、Ａ／Ｄコンバータ１１でディジタル化された出力電圧の検出値を取得し（ステップＳ１１２）、デューティ比の制御量を演算し（ステップＳ１１３）、デューティ比の制御量の演算値に基づく閾値ＣＭＰＡをセットして（ステップＳ１１４）、メインルーチンに戻る。   The triangular wave is compared with the threshold value CMPB, and if the triangular wave exceeds the threshold value CMPB, the calculation process is started (step S111). In the interrupt process, the detected value of the output voltage digitized by the A / D converter 11 is acquired (step S112), the control amount of the duty ratio is calculated (step S113), and based on the calculated value of the control amount of the duty ratio. The threshold CMPA is set (step S114), and the process returns to the main routine.

図８は、本発明の一実施形態のＤＳＰ１０をその動作に基づく機能ブロック図で示したものである。   FIG. 8 is a functional block diagram based on the operation of the DSP 10 according to an embodiment of the present invention.

図８において、Ａ／Ｄコンバータ１１は、抵抗Ｒ１と抵抗Ｒ２との接続点からの検出電圧に基づく検出値を出力する。三角波発生回路１２は、三角波Ｓ１を発生する。閾値設定部１４には、演算部１７からの演算値に基づいて、閾値ＣＭＰＡが設定される。コンパレータ１３は、三角波Ｓ１と閾値ＣＭＰＡとを比較して、ＰＷＭ信号を生成する。閾値設定部１６には、閾値ＣＭＰＢが設定される。   In FIG. 8, the A / D converter 11 outputs a detection value based on the detection voltage from the connection point between the resistor R1 and the resistor R2. The triangular wave generation circuit 12 generates a triangular wave S1. A threshold value CMPA is set in the threshold value setting unit 14 based on the calculation value from the calculation unit 17. The comparator 13 compares the triangular wave S1 and the threshold CMPA to generate a PWM signal. In the threshold setting unit 16, a threshold CMPB is set.

コンパレータ１５は、三角波Ｓ１と閾値ＣＭＰＢとを比較して、割り込み信号を生成する。演算部１７は、コンパレータ１５からの割り込み信号を受けて、Ａ／Ｄコンバータ１１からの検出値を取り込み、デューティ比の制御量を演算し、この演算値に基づいて、閾値設定部１４には、閾値ＣＭＰＡを設定する。デューティ比の制御量の演算は、
Ｕ（ｔ）＝Ｋ０＊ｅ（ｔ）＋Ｋ１＊ｅ（ｔ−１）＋Ｕ（ｔ−１）
として求められる。 The comparator 15 compares the triangular wave S1 with the threshold value CMPB and generates an interrupt signal. The calculation unit 17 receives the interrupt signal from the comparator 15, takes in the detection value from the A / D converter 11, calculates the control amount of the duty ratio, and based on this calculation value, the threshold setting unit 14 A threshold CMPA is set. The calculation of the control amount of the duty ratio is
U (t) = K0 * e (t) + K1 * e (t-1) + U (t-1)
As required.

なお、上述の実施形態では、第２の閾値ＣＭＰＢは、一定の値としているが、第２の閾値ＣＭＰＢを適宜変更してもよい。   In the above-described embodiment, the second threshold value CMPB is a constant value, but the second threshold value CMPB may be changed as appropriate.

例えば、図９に示すように、ＰＷＭ信号のハイレベルの期間が小さいようなデューティ比に設定されている場合、第２の閾値ＣＭＰＢ（ＣＭＰＢ＝Ｖｔｈ２０１）が適切に設定されていないと、検出値がパルス幅に反映されるまでの遅延時間Ｔｄｌｙ３は、スイッチング周期以上に長くなってしまう。   For example, as shown in FIG. 9, when the duty ratio is set so that the period of the high level of the PWM signal is small, the detected value if the second threshold value CMPB (CMPB = Vth201) is not set appropriately. The delay time Tdly3 until is reflected in the pulse width is longer than the switching period.

このような場合には、図１０に示すように、第２の閾値ＣＭＰＢを（ＣＭＰＢ＝Ｖｔｈ２０１）から（ＣＭＰＢ＝Ｖｔｈ３０１）に下げるようにする。このようにすると、検出値がパルス幅に反映されるまでの遅延時間Ｔｄｌｙ４は、スイッチング周期以下に短縮される。   In such a case, as shown in FIG. 10, the second threshold value CMPB is lowered from (CMPB = Vth201) to (CMPB = Vth301). In this way, the delay time Tdly4 until the detected value is reflected in the pulse width is shortened to the switching period or less.

このように、ＰＷＭ信号のパルス幅に応じて、第２の閾値ＣＭＰＢの値を制御することにより、どのような条件の場合でも、検出値がパルス幅に反映されるまでの遅延時間を短縮させることが可能になる。   In this way, by controlling the value of the second threshold value CMPB according to the pulse width of the PWM signal, the delay time until the detected value is reflected in the pulse width under any condition is shortened. It becomes possible.

以上、本発明の実施形態について説明したが、本発明は、上述した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。   As mentioned above, although embodiment of this invention was described, this invention is not limited to embodiment mentioned above, A various deformation | transformation and application are possible within the range which does not deviate from the summary of this invention.

なお、ソースとなるＤＳＰのプログラムは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体等のコンピュータ読み取り可能な記録媒体で提供することができる。また、ソースとなるＤＳＰのプログラムは、コンピュータシステムから、伝送媒体を介して、あるいは、伝送媒体中の伝送波により他のコンピュータシステムに伝送されてもよい。   The DSP program as a source can be provided on a computer-readable recording medium such as a portable medium such as a flexible disk, a magneto-optical disk, a ROM, or a CD-ROM. The source DSP program may be transmitted from the computer system to another computer system via a transmission medium or by a transmission wave in the transmission medium.

本発明が適用できるスイッチング電源回路の一例の接続図である。It is a connection diagram of an example of a switching power supply circuit to which the present invention can be applied. 本発明が適用できるスイッチング電源回路におけるＰＷＭ信号の発生の基本処理を示すフローチャートである。It is a flowchart which shows the basic process of generation | occurrence | production of the PWM signal in the switching power supply circuit which can apply this invention. 本発明が適用できるスイッチング電源回路におけるＰＷＭ信号の発生の基本処理を示す機能ブロック図である。It is a functional block diagram which shows the basic process of generation | occurrence | production of the PWM signal in the switching power supply circuit which can apply this invention. 本発明が適用できるスイッチング電源回路におけるＰＷＭ信号の発生の基本処理の説明に用いるタイミング図である。It is a timing diagram used for description of basic processing of generation of a PWM signal in a switching power supply circuit to which the present invention can be applied. スイッチング周期毎で処理を行った場合の説明に用いるタイミング図である。It is a timing chart used for explanation at the time of processing performed for every switching cycle. 第２の閾値を使って処理を行った場合の説明に用いるタイミング図である。It is a timing chart used for explanation at the time of processing using the 2nd threshold. 本発明の一実施形態のスイッチング電源回路におけるＰＷＭ信号の発生の説明に用いるフローチャートである。It is a flowchart used for description of generation | occurrence | production of the PWM signal in the switching power supply circuit of one Embodiment of this invention. 本発明の一実施形態のスイッチング電源回路におけるＰＷＭ信号の発生の説明に用いる機能ブロック図である。It is a functional block diagram used for description of generation | occurrence | production of the PWM signal in the switching power supply circuit of one Embodiment of this invention. 本発明の他の実施形態のスイッチング電源回路におけるＰＷＭ信号の発生の説明に用いるタイミング図である。It is a timing diagram used for description of the generation | occurrence | production of the PWM signal in the switching power supply circuit of other embodiment of this invention. 本発明の他の実施形態のスイッチング電源回路におけるＰＷＭ信号の発生の説明に用いるタイミング図である。It is a timing diagram used for description of the generation | occurrence | production of the PWM signal in the switching power supply circuit of other embodiment of this invention.

符号の説明Explanation of symbols

１ａ〜１ｃ：正極側の電源ライン，
２：接地側の電源ライン，
３，４：電源入力端子，
５，６：電源出力端子，
１０：ＤＳＰ，
１１：Ａ／Ｄコンバータ，
１２：三角波発生回路，
１３，１５：コンパレータ，
１４，１６：閾値設定部，
１７：演算部，
２１：ドライバ回路， 1a to 1c: power line on the positive electrode side,
2: Power line on the ground side,
3, 4: Power input terminal,
5, 6: power output terminal,
10: DSP,
11: A / D converter,
12: Triangular wave generation circuit,
13, 15: Comparator,
14, 16: Threshold setting unit,
17: arithmetic unit,
21: Driver circuit,

Claims (3)

出力電圧の検出手段と、該出力電圧の検出値に応じたデューティ比のＰＷＭ信号を形成するＰＷＭ信号形成手段と、該ＰＷＭ信号によりオン／オフされるスイッチング素子とからなるスイッチング電源回路において、
前記ＰＷＭ信号形成手段は、
前記出力電圧の検出値をディジタル化するＡ／Ｄ変換手段と、
三角波を発生する三角波発生手段と、
前記出力電圧の検出値に応じてデューティ比を演算し、このデューティ比に基づいて第１の閾値を設定する演算手段と、
前記三角波発生手段からの三角波と前記第１の閾値とを比較してＰＷＭ信号を生成する第１の比較手段と、
前記ＰＷＭ信号のパルス幅に応じて第２の閾値を設定する設定手段と、
前記三角波発生手段からの三角波と前記第２の閾値とを比較して、この比較値に基づいて前記演算手段を起動する第２の比較手段と、
を備えることを特徴とするスイッチング電源回路。 In a switching power supply circuit comprising output voltage detection means, PWM signal formation means for forming a PWM signal having a duty ratio corresponding to the detected value of the output voltage, and a switching element that is turned on / off by the PWM signal,
The PWM signal forming means includes:
A / D conversion means for digitizing the detected value of the output voltage;
A triangular wave generating means for generating a triangular wave;
A calculating means for calculating a duty ratio according to the detected value of the output voltage, and setting a first threshold based on the duty ratio;
First comparing means for generating a PWM signal by comparing the triangular wave with the first threshold value from said triangular wave generating means,
Setting means for setting a second threshold according to the pulse width of the PWM signal;
By comparing the triangular wave with the second threshold value from said triangular wave generating means, a second comparator means for activating said arithmetic means based on the comparison value,
A switching power supply circuit comprising: 出力電圧を検出し、該出力電圧の検出値に応じたデューティ比のＰＷＭ信号を形成し、該ＰＷＭ信号によりスイッチング素子をオン／オフするようにしたスイッチング電源回路の制御方法において、  In a control method of a switching power supply circuit that detects an output voltage, forms a PWM signal having a duty ratio according to a detected value of the output voltage, and turns on / off a switching element by the PWM signal.
三角波と比較する閾値として、第１の閾値と第２の閾値とを設ける第１のステップと、  A first step of providing a first threshold value and a second threshold value as threshold values to be compared with the triangular wave;
前記出力電圧の検出値をディジタル化する第２のステップと、  A second step of digitizing the detected value of the output voltage;
前記三角波と前記第２の閾値との比較値に基づいて、演算動作を起動して、前記出力電圧の検出値に応じたデューティ比を演算し、該算出したデューティ比に基づいて、前記第１の閾値を設定する第３のステップと、  Based on a comparison value between the triangular wave and the second threshold value, an arithmetic operation is started to calculate a duty ratio according to the detected value of the output voltage, and based on the calculated duty ratio, the first A third step of setting a threshold of
前記三角波と前記第１の閾値とを比較してＰＷＭ信号を生成する第４のステップと、  A fourth step of generating a PWM signal by comparing the triangular wave with the first threshold;
前記ＰＷＭ信号のパルス幅に応じて前記第２の閾値を設定する第５のステップと、  A fifth step of setting the second threshold according to a pulse width of the PWM signal;
を備えることを特徴とするスイッチング電源回路の制御方法。  A method for controlling a switching power supply circuit, comprising: 出力電圧を検出し、該出力電圧の検出値に応じたデューティ比のＰＷＭ信号を形成し、該ＰＷＭ信号によりスイッチング素子をオン／オフするようにしたスイッチング電源回路の制御プログラムにおいて、  In a control program for a switching power supply circuit that detects an output voltage, forms a PWM signal having a duty ratio according to the detected value of the output voltage, and turns on / off the switching element by the PWM signal.
三角波と比較する閾値として、第１の閾値と第２の閾値とを設ける第１のステップと、  A first step of providing a first threshold value and a second threshold value as threshold values to be compared with the triangular wave;
前記出力電圧の検出値をディジタル化する第２のステップと、  A second step of digitizing the detected value of the output voltage;
前記三角波と前記第２の閾値との比較値に基づいて、演算動作を起動して、前記出力電圧の検出値に応じたデューティ比を演算し、該算出したデューティ比に基づいて、前記第１の閾値を設定する第３のステップと、  Based on a comparison value between the triangular wave and the second threshold value, an arithmetic operation is started to calculate a duty ratio according to the detected value of the output voltage, and based on the calculated duty ratio, the first A third step of setting a threshold of
前記三角波と前記第１の閾値とを比較してＰＷＭ信号を生成する第４のステップと、  A fourth step of generating a PWM signal by comparing the triangular wave with the first threshold;
前記ＰＷＭ信号のパルス幅に応じて前記第２の閾値を設定する第５のステップと、  A fifth step of setting the second threshold according to a pulse width of the PWM signal;
をコンピュータに実行させるための制御プログラム。  A control program that causes a computer to execute.
JP2007104407A 2007-04-12 2007-04-12 Switching power supply circuit, switching power supply circuit control method, and control program Expired - Fee Related JP5016360B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007104407A JP5016360B2 (en) 2007-04-12 2007-04-12 Switching power supply circuit, switching power supply circuit control method, and control program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007104407A JP5016360B2 (en) 2007-04-12 2007-04-12 Switching power supply circuit, switching power supply circuit control method, and control program

Publications (2)

Publication Number Publication Date
JP2008263713A JP2008263713A (en) 2008-10-30
JP5016360B2 true JP5016360B2 (en) 2012-09-05

Family

ID=39985796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007104407A Expired - Fee Related JP5016360B2 (en) 2007-04-12 2007-04-12 Switching power supply circuit, switching power supply circuit control method, and control program

Country Status (1)

Country Link
JP (1) JP5016360B2 (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5523733B2 (en) * 2009-04-21 2014-06-18 ルネサスエレクトロニクス株式会社 Power supply control device and power supply control method
JP5409152B2 (en) * 2009-07-14 2014-02-05 三菱重工業株式会社 Power supply
CN102386893B (en) * 2011-08-02 2014-03-12 矽力杰半导体技术(杭州)有限公司 Adjustable square signal generation circuit and switch-type regulator utilizing same
JP5621795B2 (en) * 2012-01-31 2014-11-12 株式会社デンソー Pulse signal generator
KR101404568B1 (en) * 2013-01-24 2014-06-11 주식회사 에이디텍 Current mode controlled pulse width modulation converter
CN103346691B (en) * 2013-07-04 2015-07-08 南京航空航天大学 Digital inverter power supply real-time control system and method for eliminating sampling calculation delay
KR101708817B1 (en) * 2014-02-14 2017-02-21 주식회사 플러스 Apparatus for controlling power of hydroxyl radical generator
KR101517396B1 (en) * 2014-11-28 2015-05-06 강원대학교산학협력단 Power dual control apparatus for hydroxyl radical generator
CN107091952B (en) * 2017-05-18 2023-04-07 上海路美思电气有限公司 Method for judging power and power judging module
JP7379103B2 (en) * 2019-11-12 2023-11-14 日本アビオニクス株式会社 DC voltage conversion circuit, its drive control method and drive control program
CN114451589B (en) * 2022-04-13 2022-07-08 上海芯圣电子股份有限公司 Electronic cigarette circuit for realizing constant power output and working method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11136950A (en) * 1997-10-27 1999-05-21 Fuji Electric Co Ltd Output current sampling method of pwm inverter
JP3409039B2 (en) * 2001-12-13 2003-05-19 三菱電機株式会社 Control device for power converter
JP3897598B2 (en) * 2002-01-10 2007-03-28 松下電器産業株式会社 Inverter control semiconductor device
JP3738015B2 (en) * 2003-03-31 2006-01-25 Ｔｄｋ株式会社 Power supply device and control device thereof
JP4681830B2 (en) * 2004-06-24 2011-05-11 パナソニック株式会社 PWM circuit and PWM circuit control method
JP2006050723A (en) * 2004-08-02 2006-02-16 Univ Of Electro-Communications Design apparatus of robust digital controller

Also Published As

Publication number Publication date
JP2008263713A (en) 2008-10-30

Similar Documents

Publication Publication Date Title
JP5016360B2 (en) Switching power supply circuit, switching power supply circuit control method, and control program
JP5163283B2 (en) Power factor correction circuit
US8823349B2 (en) Switching regulation controller, switching regulator and controlling method for switching regulation
JP7251351B2 (en) Gate drive and power converter
US11005471B2 (en) Signal generating circuit and power supply device
JP5038841B2 (en) Switching power supply
JP5046618B2 (en) Switching power supply, switching power supply control method, and switching power supply control program
TWI784054B (en) switching regulator
JP2017005774A (en) Digital control power circuit, control circuit for the same, control method, and electronic apparatus using the same
US11742784B2 (en) Method for determining the error voltage of a current converter and three-phase machine having error voltage compensation
JP6904283B2 (en) In-vehicle DCDC converter
JP5994740B2 (en) Switching power supply
JP5578861B2 (en) Switching power supply circuit
JP5482576B2 (en) Inductive load drive control device and drive control method
JPWO2019234846A1 (en) Power converter
JP4872621B2 (en) DC-DC converter and control method thereof
JP4162416B2 (en) High power factor power supply control circuit and power supply having this control circuit
US7923979B2 (en) Control system for dynamically adjusting output voltage of voltage converter
JP4966252B2 (en) Switching power supply
JP4942574B2 (en) Switching power supply, switching power supply control method, and switching power supply control program
JP4660987B2 (en) Inductive load current controller
JP4934442B2 (en) Switching power supply
WO2014185240A1 (en) Voltage converter
US11764674B2 (en) On-board power supply device
JP6528634B2 (en) Control method of switching power supply circuit and power supply device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20081110

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20081113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120608

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5016360

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees