JP5012751B2 - 情報表示装置の駆動方法および情報表示装置 - Google Patents

Description

本発明は、情報表示装置において画像を書き換える技術に関する。

コレステリック液晶などの記憶性液晶は、電子ブックまたは電子ペーパー等の用途に適した表示体として用いられている。コレステリック液晶は、電圧を印加しない状態においても表示が可能であるという利点を有する。しかし一方で、コレステリック液晶は、書き換え速度が遅いという欠点がある。コレステリック液晶を用いた表示装置の書き換え速度を改善する技術として、特許文献１に記載された、いわゆるＤＤＳ（Dynamic Drive Scheme）駆動が知られている。ＤＤＳ駆動によれば、コレステリック液晶の配向状態はいわゆる選択期間において液晶に供給される電力により決定される。

ＤＤＳ駆動によれば、従来１０ｍｓｅｃ程度必要であった選択期間を１ｍｓｅｃ程度に短縮することができる。しかし、表示装置を高解像度化しようとすると、ＤＤＳ駆動によってもなお表示速度が十分でないという問題があった。例えば、２０００行の表示画素を有する表示装置においては、ＤＤＳ駆動によっても１画面の書き換えに２ｓｅｃを要する。ここで、例えば特許文献２には、書き換え前後の情報を文字ライン毎に比較し、変更が必要な文字ラインのみに対して書き換えを行うという技術が開示されている。

米国特許第５７４８２７７号明細書 特開平５−３２３９０７号公報

特許文献２に記載された技術を適用するには、画面全体における文字ラインの総数、文字ライン自体のドット数、文字ライン間のドット数などのパラメータをオペレータが指定する必要があり、汎用性が乏しいという問題があった。
これに対し本発明は、画面の書き換えをより高速化し、かつ、汎用的に用いることができる画像の書き換え技術を提供することを目的とする。

上述の課題を解決するため、本発明は、ｎ行の走査電極とｍ列のデータ電極との交差に対応して設けられ（ｎおよびｍは正の整数）、前記走査電極に走査電圧が印加され、かつ前記データ電極にデータ電圧が印加されたときに、前記データ電圧および前記走査電圧に応じた駆動電圧が印加される記憶性液晶層を含む複数の表示画素を有する表示手段と、各々が前記表示手段のｎ行ｍ列の表示画素に対応する複数ページの画像を含む画像データを記憶するデータ記憶手段と、前記表示手段のｎ行ｍ列の表示画素の各々の階調値を示すデータを記憶するページ画像記憶手段と、前記データ記憶手段に記憶された画像データから、前記表示手段のｎ行ｍ列の表示画素に対応する１ページの画像のうち少なくとも１行の表示画素の階調値を示すデータを生成する画像生成手段と、前記画像生成手段により生成されたデータのうち、一の行に相当する対象データの階調値、および前記ページ画像記憶手段に記憶されたデータのうち前記対象データと行の位置が同一である参照データの階調値が、ともにあらかじめ決められた階調値の範囲内にある領域である対象領域を取得する領域取得手段と、前記ページ画像記憶手段に記憶されているデータに従って前記データ線にデータ電圧を印加し、前記対象領域に属しない行に対しては表示画素の書き換えを行い、前記対象領域に属する行に対しては表示画素の書き換えをスキップする表示駆動手段とを有する情報表示装置を提供する。
この情報表示装置によれば、対象領域以外の領域についてのみ画面の書き換えが行われるので、画面の書き換えを高速化することができる。また、この情報表示装置によれば、不要な書き換えをスキップすることにより、消費電力を低減することができる。

好ましい態様において、この情報表示装置は、前記領域取得手段が、前記画像生成手段により生成されたデータの中からあらかじめ決められた順序により対象データを特定し、対象データの階調値と参照データの階調値とを比較することにより前記対象領域を取得してもよい。
この情報表示装置によれば、対象データの階調値と参照データの階調値に応じて対象領域が決定される。

別の好ましい態様において、この情報表示装置は、前記画像生成手段により生成されたデータのうち、あらかじめ決められた開始行からその階調値があらかじめ決められた範囲内にある連続した行からなる第１の領域を特定する第１の特定手段と、前記ページ画像記憶手段に記憶されているデータのうち、あらかじめ決められた開始行からその階調値があらかじめ決められた範囲内にある連続した行からなる第２の領域を特定する第２の特定手段とを有し、前記領域取得手段が、前記第１の領域と前記第２の領域の重複部分を前記対象領域として取得してもよい。
この情報表示装置によれば、あらかじめ決められた開始行から連続した領域が書き換え前後において階調値の値がある範囲にある連続した領域の重複部分が対象領域として特定される。

さらに別の好ましい態様において、この情報表示装置は、前記表示駆動手段による前記表示画素の書き換えが完了したことを通知する通知手段を有してもよい。
この情報表示装置によれば、ユーザは書き換えが完了したことを知ることが出来る。

また、本発明は、ｎ行の走査電極とｍ列のデータ電極との交差に対応して設けられ（ｎおよびｍは正の整数）、前記走査電極に走査電圧が印加され、かつ前記データ電極にデータ電圧が印加されたときに、前記データ電圧および前記走査電圧に応じた駆動電圧が印加される記憶性液晶層を含む複数の表示画素を有する表示手段と、各々が前記表示手段のｎ行ｍ列の表示画素に対応する複数ページの画像を含む画像データを記憶するデータ記憶手段と、前記表示手段のｎ行ｍ列の表示画素の各々の階調値を示すデータを記憶するページ画像記憶手段とを有する情報表示装置の駆動方法であって、前記データ記憶手段に記憶された画像データから、前記表示手段のｎ行ｍ列の表示画素に対応する１ページの画像のうち少なくとも１行の表示画素の階調値を示すデータを生成する画像生成ステップと、前記生成されたデータのうち、一の行に相当する対象データの階調値、および前記ページ画像記憶手段に記憶されたデータのうち前記対象データと行の位置が同一である参照データの階調値が、ともにあらかじめ決められた階調値の範囲内にある領域である対象領域を取得する領域取得ステップと、前記ページ画像記憶手段に記憶されているデータに従って前記データ線にデータ電圧を印加し、前記対象領域に属しない行に対しては表示画素の書き換えを行い、前記対象領域に属する行に対しては表示画素の書き換えをスキップする表示駆動ステップとを有する駆動方法を提供する。
この駆動方法によれば、対象領域以外の領域についてのみ画面の書き換えが行われるので、画面の書き換えを高速化することができる。

１．第１実施形態
まず、本発明の第１実施形態について説明する。第１実施形態の概要は次のとおりである。書き換え前の画像および書き換え後の画像について、各行が空行であるかを示すフラグがメモリに記憶されている。画面を書き換えようとする際は、書き換え前後の画像についてフラグが比較される。書き換えを行う際には、書き換え前後においてともに空行である行については処理をスキップし、書き換え前後の少なくともいずれか一方が空行でない行について書き換えが行われる。

１−１．構成
図１は、本発明の第１実施形態に係る情報表示装置１００の機能構成を示すブロック図である。表示部１０１は、情報（画像）を表示する。表示部１０１は、各々が記憶性液晶層を含む複数の表示画素を有する。複数の表示画素は、ｎ行の走査電極とｍ列のデータ電極（ｎおよびｍは正の整数）との交差に対応して設けられている。走査電極に走査電圧が印加され、かつデータ電極にデータ電圧が印加されると、表示画素の各々には、データ電圧および走査電圧に応じた駆動電圧が印加される。データ記憶部１０２は、表示部１０１に表示させる画像を示す画像データを記憶する。画像データは、複数ページの画像を示すデータを含む。複数ページの画像の各々は、表示部１０１の表示画素に対応する。データ取得部１０３は、データ記憶部１０２から画像データを取得する。ページ画像生成部１０４は、データ取得部１０３により取得された画像データから、１ページの画像のうち少なくとも１行の表示画素の階調値を示すデータを生成する。本実施形態において、ページ画像生成部１０４は、１ページ分（ｎ行ｍ列の表示画素）のデータを生成する。ページ画像記憶部１０５は、１ページの画像データおよびスキップフラグとを記憶する。１ページの画像データは、ｎ行ｍ列の表示画素の各々の階調値を示すデータである。スキップフラグは、あらかじめ決められた数の行（駆動単位）ごとに、描画の要否を示すデータである。

領域取得部１０６は、対象領域を取得する。対象領域とは、ページ画像生成部１０４により生成されたデータのうち、一の行に相当する対象データの階調値、およびページ画像記憶部１０５に記憶されたデータのうち対象データと行の位置が同一である参照データの階調値が、ともにあらかじめ決められた階調値の範囲内にある領域である。記憶制御部１０７は、ページ画像生成部１０４により生成されたデータを、ページ画像記憶部に記憶させる。表示駆動部１０８は、ページ画像記憶部１０５に記憶されている画像データに従って、データ電極および走査電極にデータ電圧および走査電圧を印加する。

図２は、情報表示装置１００のハードウェア構成を示すブロック図である。ＣＰＵ（Central Processing Unit）１１０は、情報表示装置１００の要素を制御する制御装置である。ＲＯＭ（Read Only Memory）１２０は、情報表示装置１００の動作に必要なプログラムやデータを記憶した記憶装置である。ＲＡＭ（Random Access Memory）１３０は、ＣＰＵ１１０がプログラムを実行する際の作業エリアとして機能する記憶装置である。ＶＲＡＭ（Video Random Access Memory）１３１は、表示装置１５１に表示させる画像を記憶する記憶装置である。Ｉ／Ｏ（Input/Output）１４０は、入出力インターフェースである。キーボタン１４１は、ユーザの操作に応じた信号をＩ／Ｏ１４０に出力する。

表示制御部１５０は、ＶＲＡＭ１３１に記憶された画像データに従って表示装置１５１を駆動する。表示装置１５１は、コレステリック液晶などの記憶性液晶層を有する表示装置である。電源制御部１６０は、バッテリー１６１からの電力の供給を制御する制御装置である。バッテリー１６１は、Ｎｉ−Ｃｄ系電池、Ｌｉイオン系電池などの２次電池である。通信制御部１７０は、通信用ＩＦ（Interface）１７１を介した他の機器との通信を
制御する制御装置である。通信用ＩＦ１７１は、ＵＳＢ（Universal Serial Bus）、Blue
Tooth（登録商標）、無線ＬＡＮ（Local Area Network）などの規格に準拠した通信を行うインターフェースである。記憶装置制御部１８０は、内蔵記憶装置１８１およびリムーバブルメディア１８３を制御する制御装置である。内蔵記憶装置１８１は、フラッシュメモリ等の書き換え可能な不揮発性の記憶装置である。リムーバブルメディア１８３は、メモリＩＦ１８２を介して情報表示装置１００に接続された、着脱可能な記憶装置である。リムーバブルメディア１８３は、例えば、ＳＤ（登録商標）メモリカードまたはメモリースティック（登録商標）である。以上の要素は、バス１９０を介して接続されている。ＣＰＵ１１０がＲＯＭ１２０に記憶された制御プログラムを実行することにより、情報表示装置１００は、図１に示される機能構成を有する。

図３は、表示装置１５１の構成を示す図である。表示装置１５１は、ｎ行の走査電極（Ｙ１、Ｙ２、…、Ｙｎ）およびｍ列のデータ電極（Ｘ１、Ｘ２、…、Ｘｍ）を含むｎ×ｍマトリクス配線を有する。なお、ｎおよびｍは正の整数である。また、本実施形態において、表示装置１５１はいわゆるパッシブマトリクス式の表示装置であるので、走査電極およびデータ電極がそれぞれ走査線およびデータ線の機能も兼ねる。走査電極およびデータ電極の交点には、電気光学素子１５１１が形成されている。電気光学素子１５１１は、２枚の電極（データ電極（画素電極またはセグメント電極ということもある）および走査電極（共通電極またはコモン電極ということもある）、いずれも図示略）、これら２枚の電極間に封止された電気光学層を有する。本実施形態において、電気光学層として、記憶性液晶であるコレステリック液晶を含む液晶層が用いられる。記憶性液晶とは、電力を供給しなくても表示を維持できる液晶をいう。電気光学素子１５１１には、対応する走査電極に印加される電圧（以下「走査電圧」という）および対応するデータ電極に印加される電圧（以下「データ電圧」という）に応じた電圧が印加される。電気光学層に印加される電圧を「駆動電圧」という。電気光学層の光学的性質（施光性、光散乱性など）は、印加される電圧によって変化する。電気光学素子１５１１は、液晶の光学的性質の変化によって画像を形成するものである。なお、基本的に一の電気光学素子１５１１は、一の画素に対応する。ＲＧＢ表色系でカラー表示を行うカラーディスプレイの場合、一の電気光学素子１５１１は、ある画素のうち、ＲＧＢの色成分のうちいずれか一の色成分に対応する。

図４は、コレステリック液晶の配向を示す図である。本実施形態において、電気光学素子１５１１は、２枚の透明電極（透明電極１５１１４および１５１１５）の間に挟まれたコレステリック液晶層１５１１１を有する。さらに、コレステリック液晶層１５１１１、透明電極１５１１４および１５１１５は、２枚のガラス基板（ガラス基板１５１１２および１５１１３）の間に挟まれている。ガラス基板１５１１３の下には光吸収層１５１１６が設けられている。

コレステリック液晶層１５１１１による光の反射率は、コレステリック液晶分子の配向状態によって変化する。図４（ａ）は、プレーナ配向（以下「Ｐ配向」という）を示す図である。Ｐ配向状態では、入射光は反射される。すなわち、白が表示される。図４（ｂ）は、フォーカルコニック配向（以下「Ｆ配向」という）を示す図である。Ｆ配向状態では、入射光はほぼ透過される。透過光は光吸収層１５１１６により吸収されるため、黒が表示される。このように、コレステリック液晶層１５１１１の配向状態を制御することにより、白、黒、または中間階調を表示することができる。コレステリック液晶は双安定性の材料であり、電圧を印加しない状態でもＰ配向またはＦ配向を維持することができる。すなわち、電圧を印加しない状態でも表示が維持される。Ｐ配向とＦ配向を切り換えるには、コレステリック液晶層１５１１１を一旦ホメオトロピック配向（以下「Ｈ配向」という）にする必要がある。図４（ｃ）は、Ｈ配向を示す図である。Ｈ配向は、コレステリック液晶分子のらせん構造が崩れた状態に相当する。このとき、入射光は透過される。Ｈ配向は安定状態ではないため、電圧が印加されている状態でのみ存在する。

１−２．ＤＤＳ駆動
次に、ＤＤＳ駆動について概説する。
図５は、ＤＤＳ駆動を説明する図である。ＤＤＳ駆動において、電気光学素子１５１１に印加される電圧パターンは、非選択期間（Non-selection phase）、リセット期間（Preparation phase）、選択期間（Selection phase）および保持期間（Evolution phase）の４つの期間に区分される。走査電極Ｙ１〜Ｙｎに対応する画素に対して、１ラインずつ順番に選択期間が割り当てられる。ＤＤＳ駆動によれば、コレステリック液晶層１５１１１の配向状態は選択期間およびその後の保持期間により決定される。ＤＤＳ駆動が開発される以前は、コレステリック液晶層の配向状態は選択期間のみによって決定されていた（以下この駆動方法を「コンベンショナル駆動」という）。コンベンショナル駆動によれば、選択期間として、例えば５０ｍｓｅｃ程度の時間が必要であった。そのため例えば２０００ラインの画素を書き換えるには、１００ｓｅｃ程度の時間が必要であった。ＤＤＳ駆動によれば選択期間は１ｍｓｅｃ程度に短縮されるため、２０００ラインの画素を書き換えるのに必要な時間も２ｓｅｃ程度に短縮される。

図６は、ＤＤＳ駆動におけるコレステリック液晶の配向遷移を示す図である。リセット期間において、Ｐ配向またはＦ配向の液晶をＨ配向にさせる電圧が印加される。次に選択期間において、要求される表示状態（２階調であれば白または黒、すなわちＰ配向またはＦ配向）を選択するための電圧（以下「選択電圧」という。すなわち選択電圧とは、特に選択期間における駆動電圧をいう）が印加される。本実施形態において、選択電圧によりコレステリック液晶層はＨ配向または過渡プレーナ配向（以下「ＴＰ配向」という）に遷移される。ＴＰ配向は、液晶分子のらせん構造が若干弛緩した、Ｈ配向とＰ配向の中間的な状態である。次に、保持期間において、要求される表示状態を保持するための電圧（以下「保持電圧」という）が印加される。選択電圧によりＨ配向になった液晶層は、Ｈ配向が維持される。選択電圧によりＴＰ配向になった液晶層は、Ｆ配向（黒表示）に遷移される。次に、非選択期間において、電圧が消去される（厳密には電圧はゼロにはならないこともある）。保持電圧によりＨ配向になっていた液晶層は、Ｐ配向（白表示）に遷移される。

図７は、ＤＤＳ駆動における駆動電圧波形を例示する図である。図７に示されるように、非選択期間、リセット期間、選択期間および保持期間の各期間において、それぞれ少なくとも２種類の電圧値を含む電圧パターンが、走査電極およびデータ電極に印加される。非選択期間、リセット期間、選択期間および保持期間の各期間において走査電極に印加される電圧を、それぞれ、ＶＮ、ＶＰ、ＶＳおよびＶＥと表す。例えば非選択期間において印加される２種類の電圧は、ＶＮ１およびＶＮ２のように添字を用いて区別する。添字は、電圧の絶対値の低いものから順に小さい数字が割り当てられる。他の期間においても同様である。図７は、ＶＰ１＝０Ｖ、ＶＰ２＝５６Ｖ、ＶＳ１＝０Ｖ、ＶＳ２＝１８Ｖ、ＶＳ３＝３８Ｖ、ＶＳ４＝５６Ｖ、ＶＥ１＝１８Ｖ、ＶＥ２＝３８Ｖ、ＶＮ１＝９ＶおよびＶＮ２＝４７Ｖである例を示している。また、この例では、データ電極にはＶＳＥＧ１〜ＶＳＥＧ４の４種類の電圧値を含む電圧パターンが印加される。図７の例では、ＶＳＥＧ１＝０Ｖ、ＶＳＥＧ２＝１８Ｖ、ＶＳＥＧ３＝３８ＶおよびＶＳＥＧ４＝５６Ｖである。図７に示されるように、ＤＤＳ駆動においては、選択期間以外の期間では、データ電極の電圧パターンが白に相当するものでも黒に相当するものでも、電気光学素子に印加される実効電圧は同一である。選択期間においてのみ、表示させたい階調値に応じて電気光学素子に印加される実効電圧が異なっている。ＤＤＳ駆動においては、選択期間に印加される実効電圧により、液晶の配向が決定される。なお、図７に示される波形および電圧値はあくまで例示であり、駆動波形および電圧値はこれに限定されない。選択期間においてのみ、表示させたい階調値に応じて電気光学素子に印加される実効電圧を異ならせることができる波形であれば、どのような駆動波形が用いられてもよい。また、電圧値は、コレステリック液晶層１５１１１の厚さなどに応じて定められてもよい。

１−３．動作
図８は、第１実施形態に係る情報表示装置１００の動作を示すフローチャートである。図８に示されるフローは、例えば、ユーザがキーボタン１４１を操作したことを契機として開始される。なお、図８に示されるフローを開始する契機となるイベントはこれに限られずどのようなものでもよい。まず、情報表示装置１００のＣＰＵ１１０は以下のような処理を行う。ＣＰＵ１１０は、内蔵記憶装置１８１から画像データを読み出す。ＣＰＵ１１０は、読み出した画像データをＲＡＭ１３０に記憶する。ＣＰＵ１１０は、１ページの画像（以下「ページ画像」という）を生成する。

ステップＳ１００において、ＣＰＵ１１０は、フラグテーブルを初期化する。「フラグテーブル」とは、書き換え前または書き換え後の画像の各行について、その行の階調値があらかじめ決められた範囲内にあるかを示すフラグを記憶したテーブルである。本実施形態において、フラグは、その行の階調値が白すなわち空行であるかを示す。以下このフラグテーブルを「空行フラグテーブル」という。

図９は、空行フラグテーブルを例示する図である。空行フラグテーブルは、ＲＡＭ１３０に記憶される。ＲＡＭ１３０は、空行フラグテーブル（前）および空行フラグテーブル（後）の２つの空行フラグテーブルを記憶している。「空行フラグテーブル（前）」は、書き換え前の画像データに対する空行フラグを記憶する。「空行フラグテーブル（後）」は、書き換え後の画像データに対する空行フラグを記憶する。各空行フラグテーブルは、行番号すなわち行を特定する識別子と、その行に対する空行フラグとを含むデータセットを複数（本実施形態ではｎ個）有している。なお図９において、フラグ「ＯＮ」はその行が空行であることを、フラグ「ＯＦＦ」はその行が空行でないことを示す。

ふたたび図８を参照して説明する。ステップＳ１００におけるフラグテーブルの初期化とは、例えば以下に示す処理をいう。ＣＰＵ１１０は、空行フラグテーブル（後）に記憶されているデータを、空行フラグテーブル（前）にコピーする。すなわち、空行フラグテーブル（前）のデータを、空行フラグテーブル（後）のデータで上書きする。次に、ＣＰＵ１１０は、空行フラグテーブル（後）のフラグを、すべて「ＯＦＦ」に書き換える。

ステップＳ１１０において、ＣＰＵ１１０は、空行判定を行う。空行判定は、画像データのうち特定された一の行を処理対象として行われる。処理対象行は、例えば、行番号の小さいものから順番に特定される。ＣＰＵ１１０は、ページ画像データのうち、処理対象行のデータ（以下単に「対象行データ」という）に対しあらかじめ決められたアルゴリズムの演算を行い、その行が空行であるか判定する。

空行判定のアルゴリズムとして、例えば次のようなアルゴリズムが用いられる。いま、画像データがモノクロ２５６階調で表される場合を例に説明する。階調値０ｘ００は黒を示し、階調値０ｘＦＦは白を示す。ＣＰＵ１１０は、対象行データに属するすべての画素について、階調値の論理積（ＡＮＤ）を算出する。算出された論理積が０ｘＦＦに等しい場合、ＣＰＵ１１０は、処理対象行が空行であると判定する。算出された論理積が０ｘＦＦに等しくない場合、ＣＰＵ１１０は、処理対象行は空行でないと判定する。なおこのアルゴリズムはあくまで例示であり、本発明はこれに限定されるものではない。

ステップＳ１２０において、ＣＰＵ１１０は、空行判定の結果を空行フラグテーブル（後）に記憶する。すなわち処理対象行が空行であれば「ＯＮ」を、空行でなければ「ＯＦＦ」をフラグに記憶する。ステップＳ１３０において、ＣＰＵ１１０は、ページ画像データのすべての行について空行判定が終了したか判断する。すべての行について空行判定が終了していないと判断された場合（ステップＳ１３０：ＮＯ）、ＣＰＵ１１０は、ステップＳ１１０−Ｓ１２０の処理を繰り返し実行する。すべての行について空行判定が終了したと判断された場合（ステップＳ１３０：ＹＥＳ）、ＣＰＵ１１０は、処理をステップＳ１４０に移行する。

ステップＳ１４０において、ＣＰＵ１１０は、ページ画像データをＶＲＡＭ１３１に記憶する。ステップＳ１５０において、表示制御部１５０は、表示装置１５１を駆動する。すなわち、表示制御部１５０は、ＣＰＵ１１０の制御下で、ＶＲＡＭ１３１に記憶されたページ画像データに従って表示装置１５１に表示される画像を書き換える。詳細には次のとおりである。表示制御部１５０は、空行フラグテーブル（前）と空行フラグテーブル（後）において、同一の行番号を有する行の空行フラグが、ともに「ＯＮ」であるか、すなわち両方とも空行であるか判断する。少なくともいずれか一方が空行でないと判断された行については、表示制御部１５０は、画面の書き換えを行わう。すなわち、表示制御部１５０は、選択電圧を印加する。両方が空行であると判断された行については、表示制御部１５０は、画面の書き換えを行わない。すなわち、表示制御部１５０は、選択電圧を印加しない。図９に示される例では、第１、２、５およびｎ行については書き換えがスキップされ、第３、４および６行については書き換えが行われる。すなわち、書き換え前後においてともに空行である行は対象領域として書き換えがスキップされ、それ以外の領域については書き換えが行われる。

図１０は、本実施形態に係る駆動方法を説明する図である。図１０においては、図面が煩雑になるのを避けるため、Ｙ１〜Ｙ６およびＹｎの７つの走査電極に対する駆動方法が図示されている。各行の左側に記載されているのはスキップフラグの値である。スキップフラグが「ＯＦＦ」であるラインに対応する走査電極については、従来と同様に選択電圧が印加されるが、スキップフラグが「ＯＮ」であるラインに対応する走査電極については、全期間において非選択電圧が印加される。すなわち、スキップフラグが「ＯＮ」であるラインに対応する走査電極については、全期間に非選択期間が割り当てられる。

以上で説明したように、本実施形態によれば、書き換え前後でともに空行である行については、書き換えが行われない。すなわち、書き換え前後でともに空行である行については、選択電圧の印加が行われない。したがって、画像の書き換えを高速化することができる。また、不要な書き換えをスキップすることにより、消費電力が低減される。

２．第２実施形態
次に、本発明の第２実施形態について説明する。第２実施形態において、第１実施形態と共通する要素については共通の参照番号が用いられる。また、第１実施形態と共通する事項についてはその説明を省略する。第２実施形態の概要は次のとおりである。書き換え前後の画像について、端部から連続して空行である領域が特定される。これらの領域の重複部分が対象領域とされ、画面の書き換えが行われない。

図１１は、第２実施形態に係る動作を示すフローチャートである。図１１に示されるフローは、例えば、ユーザがキーボタン１４１を操作したことを契機として開始される。なお、図１１に示されるフローを開始する契機となるイベントはこれに限られずどのようなものでもよい。

まず、ステップＳ２００〜Ｓ２０４において、書き換え前の画像について処理が行われる。ステップＳ２００において、ＣＰＵ１１０は、カウンタｉを初期化する。カウンタｉは、処理対象となる行を特定するパラメータである。ここでは、ｉ＝ｎとしてカウンタｉが初期化される。なお、ｎは画像の最下行の番号である。

ステップＳ２０１において、ＣＰＵ１１０は、ページ画像データのうちｉ行目のデータが空行であるか判定する。ｉ行目が空行であると判断された場合（ステップＳ２０１：ＹＥＳ）、ステップＳ２０２において、ＣＰＵ１１０は、カウンタｉを更新する。ここでは、ｉ＝ｉ−１としてカウンタｉを更新する。ｉ行目が空行でないと判断された場合（ステップＳ２０１：ＮＯ）、ＣＰＵ１１０は、処理をステップＳ２０４に移行する。ステップＳ２０３において、ＣＰＵ１１０は、カウンタｉが終了条件、ここではｉ＝０を満たしているか判断する。終了条件が満たされていないと判断された場合（ステップＳ２０３：ＮＯ）、ＣＰＵ１１０は、ステップＳ２０１〜Ｓ２０２の処理を繰り返し実行する。終了条件が満たされたと判断された場合（ステップＳ２０３：ＹＥＳ）、ＣＰＵ１１０は、処理をステップＳ２０４に移行する。

ステップＳ２０４において、ＣＰＵ１１０は、Ｙｂ＝ｉとしてパラメータＹｂの値を決定する。パラメータＹｂは、書き換え前の画像において、空行が連続している領域の境界線を示すパラメータである。すなわち、あらかじめ決められた開始行、すなわちカウンタｉの初期値に対応する行（ここでは第ｎ行つまり最下行）から、パラメータＹｂに対応する行までの間の領域は全て空行である。ＣＰＵ１１０は、パラメータＹｂをＲＡＭ１３０に記憶する。

ステップＳ２０５において、ＣＰＵ１１０は、書き換え後の画像（ページ画像データ）をＶＲＡＭ１３１に記憶する。ステップＳ２０６〜Ｓ２１０においては、書き換え後の画像について処理が行われる。ステップＳ２０６〜Ｓ２１０の処理は、ステップＳ２１０において決定されるパラメータがパラメータＹａである点以外は、ステップＳ２００〜Ｓ２０４の処理と同様に行われる。パラメータＹａは、書き換え後の画像において、空行が連続している領域の境界線を示すパラメータである。すなわち、あらかじめ決められた開始行、すなわちカウンタｉの初期値に対応する行（ここでは第ｎ行つまり最下行）から、パラメータＹａに対応する行までの間の領域は全て空行である。ＣＰＵ１１０は、パラメータＹａをＲＡＭ１３０に記憶する。

ステップＳ２１１において、ＣＰＵ１１０は、ＹａおよびＹｂが、画面全体について書き換えを行わない条件（ここでは、ｍａｘ（Ｙａ，Ｙｂ）＝０）を満たしているか判断する。ＹａおよびＹｂがこの条件を満たしていると判断された場合（ステップＳ２１１：ＹＥＳ）、ＣＰＵ１１０は、図１１に示される処理を終了する。ＹａおよびＹｂがこの条件を満たしていないと判断された場合（ステップＳ２１１：ＮＯ）、ＣＰＵ１１０は、第１行目から、第（ｍａｘ（Ｙａ，Ｙｂ））行まで、画面の書き換えを行う。ここで、ｍａｘ（Ｙａ，Ｙｂ）は、その行より下の行は、書き換え前後においてともにすべて空行であることを示す。

図１２は、書き換え前後の画面を例示する図である。図１２に示されるように、書き換え前後においてともに連続する空行からなる領域については、書き換えが行われない。したがって、画面の書き換えを高速化することができる。また、不要な書き換えをスキップすることにより、消費電力が低減される。

なお図１１において、ステップＳ２００〜Ｓ２０４の処理は省略されてもよい。これは次のような理由による。例えば第１ページから第２ページに書き換えを行う際、第２ページの画像に対してＹａが決定される。次に第２ページから第３ページに書き換えを行う際、第２ページについては既にパラメータＹの値が決定されている。したがって、ＣＰＵ１１０は、ステップＳ２００〜Ｓ２０４の処理に代わり、パラメータＹｂの値をＹａとする処理（Ｙｂ＝Ｙａ）を行ってもよい。

３．他の実施形態
本発明は上述の実施形態に限定されるものではなく、種々の変形実施が可能である。
情報表示装置１００は、画面の書き換えが完了したことをユーザに通知する機能を有していてもよい。例えば、情報表示装置１００は、音、光、または振動により、画面の書き換えが完了したことをユーザに通知する。この場合、情報表示装置１００は、音、光、または振動を発生する装置を内蔵している。あるいは、情報表示装置１００は、表示装置１５１とは別の表示装置（サブディスプレイ）を有していてもよい。このサブディスプレイに、画面の書き換えが完了したことを示す情報が表示されてもよい。

情報表示装置１００は、上述の第１実施形態および第２実施形態の２つの処理を実行する機能を有していてもよい。この場合において、情報表示装置１００は、第１実施形態で説明した処理と第２実施形態で説明した処理のどちらの処理を行わせるかユーザに指示させるユーザインターフェースを有していてもよい。情報表示装置１００は、ユーザの選択に応じた処理を行う。あるいは、情報表示装置１００は、表示される画像データに基づいて、どちらの処理を行うか自動的に決定してもよい。決定は、例えば、画像データの属性情報に基づいて行われる。

なお上述の実施形態では、対象となる行に含まれる画素がすべて白を示すものであった場合に、その行が空行であると判定されたが、空行判定の基準はこれに限定されるものではない。対象となる行に含まれる画素のうち、ある一定の割合（例えば９９％）以上の数の画素の階調値が白であった場合に、その行が空行であると判断されてもよい。あるいは、「白」は、ある特定の一の階調値のみを意味するのではなく、ある範囲内にある階調値を意味するものでもよい。また、「白」の範囲を決める境界値は可変であってもよい。境界値は、ユーザインターフェースを介して入力されてもよい。また、判定の基準となる階調値も「白」に限定されるものではない。表示装置１５１の構造に応じて、「黒」その他の階調値が基準とされてもよい。

また、上述の実施形態においては、１行ごとに空行判定を行ったが、空行判定を行う単位は１行に限定されるものではない。複数行（例えば２行、３行）ごとに空行判定が行われてもよい。

第１実施形態に係る情報表示装置１００の機能構成を示すブロック図である。 情報表示装置１００のハードウェア構成を示すブロック図である。 表示装置１５１の構成を示す図である。 コレステリック液晶の配向を示す図である。 ＤＤＳ駆動を説明する図である。 ＤＤＳ駆動におけるコレステリック液晶の配向遷移を示す図である。 ＤＤＳ駆動における駆動電圧波形を例示する図である。 第１実施形態に係る情報表示装置１００の動作を示すフローチャートである。 空行フラグテーブルを例示する図である。 本実施形態に係る駆動方法を説明する図である。 第２実施形態に係る動作を示すフローチャートである。 書き換え前後の画面を例示する図である。

符号の説明

１００…情報表示装置、１０１…表示部、１０２…データ記憶部、１０３…データ取得部、１０４…ページ画像生成部、１０５…ページ画像記憶部、１０６…領域取得部、１０７…記憶制御部、１０８…表示駆動部、１１０…ＣＰＵ、１２０…ＲＯＭ、１３０…ＲＡＭ、１３１…ＶＲＡＭ、１４０…Ｉ／Ｏ、１４１…キーボタン、１５０…表示制御部、１５１…表示装置、１６０…電源制御部、１６１…バッテリー、１７０…通信制御部、１７１…通信用ＩＦ、１８０…記憶装置制御部、１８１…内蔵記憶装置、１８３…リムーバブルメディア、１９０…バス、１５１１…電気光学素子、１５１１１…コレステリック液晶層、１５１１２・１５１１３…ガラス基板、１５１１４・１５１１５…透明電極、１５１１６…光吸収層

Claims (7)

1. ｎ行の走査電極とｍ列のデータ電極との交差に対応して設けられ（ｎおよびｍは正の整数）、前記走査電極に走査電圧が印加され、かつ前記データ電極にデータ電圧が印加されたときに、前記データ電圧および前記走査電圧に応じた駆動電圧が印加される記憶性液晶層を含む複数の画素を有する表示部を有する情報表示装置の駆動方法であって、
   前記複数の画素の階調値を示す第１の画像データ、および前記第１の画像データの後に前記表示部に表示される、前記複数の画素の階調値を示す第２の画像データにおいて、前記表示部における同一の行の画素の階調値の絶対的な値が、前記第１の画像データおよび前記第２の画像データともにあらかじめ決められた階調値の範囲内にある対象領域を取得するステップと、
   前記ｎ行の走査電極のうち前記対象領域外の行に対応する走査電極に対して所定の順番で、当該行を１行ずつ選択する選択電圧を印加し、前記対象領域の行に対応する走査線電極に対しては、前記第２の画像データに対応する画像を書き込む全期間において当該行を選択しない非選択電圧を印加するステップと、
   前記第２の画像データのうち、前記選択電圧が印加されている走査電極に対応する行の画素に対応するデータに応じたデータ電圧を前記ｍ列のデータ電極に印加するステップと
   を有する情報表示装置の駆動方法。
2. 前記対象領域は、連続した複数の行により構成される領域である
   ことを特徴とする請求項１に記載の駆動方法。
3. 前記ｎ行の走査電極のうち、前記対象領域に属する行のみを挟む２つの行の走査電極には、連続した期間において前記選択電圧が印加される
   ことを特徴とする請求項１または２に記載の駆動方法。
4. 前記ｎ行の画素のうち起点となる開始行を特定する基準情報を取得するステップを有し、
   前記第１の画像データのうち、階調値が前記あらかじめ決められた範囲内にあり、かつ、前記基準情報により示される開始行から連続した行からなる第１の領域と、前記第２の画像データのうち、階調値が前記あらかじめ決められた範囲内にあり、かつ、前記基準情報により示される開始行から連続した行からなる第２の領域との重複部分が前記対象領域として取得される
   ことを特徴とする請求項１乃至３のいずれか一項に記載の駆動方法。
5. 前記開始行が、前記ｎ行の画素のうち前記表示部の端に位置する行である
   ことを特徴とする請求項４に記載の駆動方法。
6. 前記第１の画像データおよび前記第２の画像データは、前記複数の画素の各々について、最大階調値および最小階調値で規定される階調範囲に属するいずれかの階調値を示すものであり、
   前記あらかじめ決められた範囲は、前記最大階調値および前記最小階調値のうち白に相当する階調値を含む範囲である
   ことを特徴とする請求項１乃至５のいずれか一項に記載の駆動方法。
7. ｎ行の走査電極とｍ列のデータ電極との交差に対応して設けられ（ｎおよびｍは正の整数）、前記走査電極に走査電圧が印加され、かつ前記データ電極にデータ電圧が印加されたときに、前記データ電圧および前記走査電圧に応じた駆動電圧が印加される記憶性液晶層を含む複数の画素を有する表示部と、
   前記複数の画素の階調値を示す第１の画像データ、および前記第１の画像データの後に前記表示部に表示される、前記複数の画素の階調値を示す第２の画像データにおいて、前記表示部における同一の行の画素の階調値の絶対的な値が、前記第１の画像データおよび前記第２の画像データともにあらかじめ決められた階調値の範囲内にある対象領域を取得する領域取得手段と、
   前記ｎ行の走査電極のうち前記対象領域外の行に対応する走査電極に対して所定の順番で、当該行を１行ずつ選択する選択電圧を印加し、前記対象領域の行に対応する走査電極に対しては、前記第２の画像データに対応する画像を書き込む全期間において当該行を選択しない非選択電圧を印加し、前記第２の画像データのうち、前記選択電圧が印加されている走査電極に対応する行の画素に対応するデータに応じたデータ電圧を前記ｍ列のデータ電極に印加する表示駆動手段と
   を有する情報表示装置。

Images