JP5008846B2 - Electronic circuit - Google Patents

Electronic circuit Download PDF

Info

Publication number
JP5008846B2
JP5008846B2 JP2005254263A JP2005254263A JP5008846B2 JP 5008846 B2 JP5008846 B2 JP 5008846B2 JP 2005254263 A JP2005254263 A JP 2005254263A JP 2005254263 A JP2005254263 A JP 2005254263A JP 5008846 B2 JP5008846 B2 JP 5008846B2
Authority
JP
Japan
Prior art keywords
node
transistor
circuit
current mirror
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005254263A
Other languages
Japanese (ja)
Other versions
JP2007068061A (en
Inventor
充史 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hoya Corp
Original Assignee
Hoya Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hoya Corp filed Critical Hoya Corp
Priority to JP2005254263A priority Critical patent/JP5008846B2/en
Publication of JP2007068061A publication Critical patent/JP2007068061A/en
Application granted granted Critical
Publication of JP5008846B2 publication Critical patent/JP5008846B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Description

本発明はカレントミラー回路を含む電子回路に関する。   The present invention relates to an electronic circuit including a current mirror circuit.

通常、この種のカレントミラー回路は、外部電流源から供給される電流に比例した電流値を有する電流を引き込むか、又は、吐き出すことができる回路である。このように、カレントミラー回路は、出力すべき電流を設計できるため、多くの電流源を含む電子回路には、必ず使用されている。ここで、当該カレントミラー回路をＰＭＯＳトランジスタによって構成する場合について説明すると、その基本的構造は、同一サイズのＰＭＯＳトランジスタのゲートを互いに接続すると共に、一方のＰＭＯＳトランジスタのドレインを外部電流源に接続すると共に、当該ＰＭＯＳトランジスタのゲート−ドレインを接続し、両ＰＭＯＳトランジスタのソースを外部電源に接続した構成を有している。   In general, this type of current mirror circuit is a circuit that can draw or discharge a current having a current value proportional to a current supplied from an external current source. As described above, since the current mirror circuit can design a current to be output, it is always used in an electronic circuit including many current sources. Here, the case where the current mirror circuit is composed of PMOS transistors will be described. The basic structure is that the gates of PMOS transistors of the same size are connected to each other and the drain of one PMOS transistor is connected to an external current source. In addition, the gate and drain of the PMOS transistor are connected, and the sources of both PMOS transistors are connected to an external power source.

上記したような構成を含むカレントミラー回路は、前述したように、一方のＰＭＯＳトランジスタに外部電流源から与えられる電流に比例した電流を他方のＰＭＯＳトランジスタに流すことができるため、カレントミラー回路はバイアス用の定電流源或いは電流の分配等を行う電子回路としても使用されている。尚、上記した説明は、ＰＭＯＳトランジスタを用いてカレントミラー回路を構成する場合について説明したが、ＮＭＯＳトランジスタ或いはバイポーラトランジスタを用いてもカレントミラー回路は同様に構成できる。   As described above, the current mirror circuit including the above-described configuration can pass a current proportional to the current supplied from the external current source to one of the PMOS transistors. It is also used as a constant current source for power supply or an electronic circuit for performing current distribution. In the above description, the case where the current mirror circuit is configured by using the PMOS transistor has been described. However, the current mirror circuit can be configured in the same manner by using the NMOS transistor or the bipolar transistor.

一方、カレントミラー回路の電源に接続された端子（ＰＭＯＳトランジスタの場合、ソース）を外部回路に接続して、当該端子における電圧の変動を出力信号として取り出し、負荷に供給する２線式回路も提案されている。   On the other hand, a two-wire circuit is also proposed in which the terminal connected to the power supply of the current mirror circuit (source in the case of a PMOS transistor) is connected to an external circuit, voltage fluctuations at that terminal are extracted as an output signal, and supplied to the load. Has been.

例えば、特開平７−２０９０２１号公報（特許文献１）には、カレントミラー回路によって、センサ用の信号処理回路を構成する電子回路が提案されている。具体的に云えば、特許文献１に示されたカレントミラー回路は、カレントミラー回路を構成するトランジスタの制御端子（ベース又はゲート電極）にセンサ用インダクタンスを接続すると共に、測定信号端子に抵抗を接続した構成を供え、インダクタンスの変化が測定信号端子に電流増幅された形で取り出される構成を有している。   For example, Japanese Patent Laid-Open No. 7-209021 (Patent Document 1) proposes an electronic circuit that constitutes a sensor signal processing circuit by a current mirror circuit. Specifically, in the current mirror circuit disclosed in Patent Document 1, a sensor inductance is connected to a control terminal (base or gate electrode) of a transistor constituting the current mirror circuit, and a resistor is connected to a measurement signal terminal. The change of inductance is taken out to the measurement signal terminal in the form of current amplification.

この構成では、センサ用インダクタンスを回転体等と電磁気的に結合させることにより、回転体の回転によってインダクタンスに誘起される電圧、電流の変化をカレントミラー回路により電流増幅した形で、取り出すことができる。このため、特許文献１に示された回路は、小さいインダクタンスを使用しても、大きな信号を取り出すことができると云う利点がある。   In this configuration, the sensor inductance is electromagnetically coupled to the rotating body or the like, so that changes in voltage and current induced in the inductance due to the rotation of the rotating body can be extracted in a form of current amplification by a current mirror circuit. . For this reason, the circuit shown in Patent Document 1 has an advantage that a large signal can be extracted even if a small inductance is used.

特開平７−２０９０２１号公報Japanese Patent Laid-Open No. 7-209021

ここで、特許文献１等の文献では、明示的に指摘されていないが、２線式出力回路内にて使用されるカレントミラー回路において、電源電圧が大きく変動すると、電流を連続して供給できず、安定な動作を維持できないと云う現象が見られた。即ち、ＰＭＯＳトランジスタによりカレントミラー回路を構成した場合、電源電圧の変動が大きくなると、外部回路に接続されたソースとゲートとの間の電位（Ｖｇｓ）が維持できなくなり、出力電流に瞬断が生じ、出力電流の安定供給ができなくなってしまうと云う欠点があった。   Here, although not explicitly pointed out in documents such as Patent Document 1, current can be continuously supplied when the power supply voltage fluctuates greatly in the current mirror circuit used in the two-wire output circuit. Therefore, a phenomenon that stable operation cannot be maintained was observed. That is, when a current mirror circuit is configured by PMOS transistors, if the power supply voltage fluctuates greatly, the potential (Vgs) between the source and the gate connected to the external circuit cannot be maintained, and the output current is momentarily interrupted. There is a disadvantage that the stable supply of the output current cannot be performed.

電源電圧の変動による影響を緩和するために、カレントミラー回路を構成する一方のＰＭＯＳトランジスタのゲート、ソース間に、コンデンサ或いはダイオードを接続することも可能であると考えられる。しかしながら、本発明者の研究によれば、前述したように、ゲート、ソース間にコンデンサ等を接続しただけでは、ソースノードの振幅レベルの変動が一定レベルを超えると、殆ど効果が得られないことが判明した。   In order to mitigate the influence of fluctuations in the power supply voltage, it is considered possible to connect a capacitor or a diode between the gate and source of one PMOS transistor constituting the current mirror circuit. However, according to the research of the present inventor, as described above, it is almost impossible to obtain an effect when the fluctuation of the amplitude level of the source node exceeds a certain level only by connecting a capacitor or the like between the gate and the source. There was found.

また、上記した２線式回路に限らず、他の回路においても、電源電圧が何らかの理由により大きく変動することもあり、その結果、上記と同様に出力電流の安定供給が出来なくなってしまうという問題点があった。   In addition to the above-described two-wire circuit, the power supply voltage may greatly fluctuate for some reason in other circuits, and as a result, a problem that stable supply of output current cannot be performed as described above. There was a point.

本発明の課題は、電源電圧が大きく変動した場合にも安定した動作を行うことができるカレントミラー回路を提供することである。   An object of the present invention is to provide a current mirror circuit capable of performing stable operation even when a power supply voltage fluctuates greatly.

本発明の他の課題は、電源電圧の瞬間的な変動にも応答して、安定に出力電流を供給できるカレントミラー回路を提供することである。   Another object of the present invention is to provide a current mirror circuit capable of stably supplying an output current in response to an instantaneous fluctuation of a power supply voltage.

本発明の第１の態様によれば、 第１及び第２の電源端子を有する電子回路であって、前記第１の電源端子に接続されるべき第１のノード、第２のノード、及び、第３のノードとを備え、前記第３のノードにゲート及びドレインを共通に接続されることにより、ダイオード接続されたトランジスタを含むと共に、前記第２のノードにバイアス電流源を接続されたカレントミラー回路と、前記第１のノードと、前記第２の電源端子との間に接続され、前記第１の電源端子における電源変動に応じた前記第１のノードの電圧変化あるいは前記第１のノードそのものの電圧変化を検出して、前記検出された電圧変化に対応して、前記第３のノードの電位を変動させ、前記カレントミラー回路の前記ダイオード接続されたトランジスタの動作を安定化させる安定化回路を有することを特徴とする電子回路が得られる。 According to a first aspect of the present invention, an electronic circuit having first and second power terminals, a first node to be connected to the first power terminal, a second node, and and a third node, said by connecting the gate and drain in common to a third node, together with a diode-connected transistor, the second current mirror connected to a bias current source to a node circuit and said a first node, coupled between said second power supply terminal, the first voltage change or the first node itself of the first node in response to a power fluctuation in the power supply terminal by detecting a voltage change, in response to the detected voltage change, varying the potential of the third node, stable operation of the diode-connected transistor of the current mirror circuit Electronic circuit is obtained which is characterized by having that stabilization circuit.

本発明の第２の態様によれば、第１の態様において、前記安定化回路は、前記第１の電源端子における電圧変動あるいは第１のノードそのものの電圧変動を検出する検出回路と、前記検出回路と前記第３のノードとの間に接続され、前記電圧変動の発生の際に動作して、前記第３のノードの電位を前記電圧変動に対応して変化させる安定化用トランジスタとを有することを特徴とする電子回路が得られる。 According to a second aspect of the present invention, in a first aspect, the stabilizing circuit includes a detection circuit for detecting a voltage fluctuation or voltage variation of the first node itself in said first power supply terminal, the A stabilizing transistor connected between a detection circuit and the third node and operating when the voltage fluctuation occurs to change the potential of the third node in response to the voltage fluctuation ; An electronic circuit characterized in that it is provided is obtained.

本発明の第３の態様によれば、第２の態様において、前記検出回路は、前記第１のノードとは逆側の電源端子と前記第１のノードとの間に接続され、前記電圧変動の瞬時的な変動を検出するフィルタ回路によって構成されることを特徴とする電子回路が得られる。   According to a third aspect of the present invention, in the second aspect, the detection circuit is connected between a power supply terminal opposite to the first node and the first node, and the voltage fluctuation It is possible to obtain an electronic circuit comprising a filter circuit that detects instantaneous fluctuations of

本発明の第４の態様によれば、第３の態様において、前記フィルタ回路は、互いに直列に接続されたコンデンサと抵抗によって構成された微分回路によって構成されていることを特徴とする電子回路が得られる。   According to a fourth aspect of the present invention, there is provided the electronic circuit according to the third aspect, wherein the filter circuit is constituted by a differentiating circuit constituted by a capacitor and a resistor connected in series with each other. can get.

本発明の第５の態様によれば、第４の態様において、前記安定化用トランジスタは前記コンデンサと前記抵抗との共通接続点と、前記第３のノードの間に接続されていることを特徴とする電子回路が得られる。 According to a fifth aspect of the present invention, in the fourth aspect, the stabilization transistor is connected between a common connection point between the capacitor and the resistor and the third node. An electronic circuit is obtained.

本発明の第６の態様によれば、第５の態様において、前記カレントミラー回路は、互いにソースを前記第１のノードに接続された第１及び第２のＰＭＯＳトランジスタによって構成され、前記第２のノードには、前記第１のＰＭＯＳトランジスタのドレインが接続される一方、第３のノードには、前記第１のＰＭＯＳトランジスタのゲート及びドレインが共通に接続されていることを特徴とする電子回路が得られる。   According to a sixth aspect of the present invention, in the fifth aspect, the current mirror circuit is composed of first and second PMOS transistors whose sources are connected to the first node. The drain of the first PMOS transistor is connected to the node, and the gate and drain of the first PMOS transistor are commonly connected to the third node. Is obtained.

本発明の第７の態様によれば、第６の態様において、前記トランジスタは、前記コンデンサと前記抵抗との共通接続点と前記第３のノードとの間に接続されたＮＭＯＳトランジスタによって構成されていることを特徴とする電子回路が得られる。   According to a seventh aspect of the present invention, in the sixth aspect, the transistor comprises an NMOS transistor connected between a common connection point between the capacitor and the resistor and the third node. An electronic circuit characterized by the above is obtained.

本発明の第８の態様によれば、第５の態様において、前記カレントミラー回路は、互いにソースを前記第１のノードに接続された第１及び第２のＮＭＯＳトランジスタによって構成され、前記第２のノードには、前記第１のＮＭＯＳトランジスタのドレインが接続される一方、第３のノードには、前記第１のＮＭＯＳトランジスタのゲート及びドレインが共通に接続されていることを特徴とする電子回路が得られる。   According to an eighth aspect of the present invention, in the fifth aspect, the current mirror circuit is composed of first and second NMOS transistors whose sources are connected to the first node. The drain of the first NMOS transistor is connected to the node, and the gate and drain of the first NMOS transistor are commonly connected to the third node. Is obtained.

本発明の第９の態様によれば、第８の態様において、前記安定化用トランジスタは、前記コンデンサと前記抵抗との共通接続点と前記第３のノードとの間に接続されたＰＭＯＳトランジスタによって構成されていることを特徴とする電子回路が得られる。 According to a ninth aspect of the present invention, in the eighth aspect, the stabilization transistor is a PMOS transistor connected between a common connection point between the capacitor and the resistor and the third node. An electronic circuit characterized by being configured is obtained.

即ち、本発明は、例えば、２つのＰＭＯＳトランジスタによってカレントミラー回路を構成した場合、外部電源に接続されたカレントミラー回路のソースの電位が瞬間的に変動すると、ソースにおける電圧変動に伴い、共通に接続されたゲートとの間の電位差（Ｖｇｓ）も瞬間的に変動させている。換言すれば、本発明では、ソースの電圧変動と共に、ゲートにおける電圧をソースの変動に応じて変化させることにより、ソースとゲートとの間の電位差（Ｖｇｓ）を維持するように構成している。   That is, according to the present invention, for example, when a current mirror circuit is configured by two PMOS transistors, if the source potential of the current mirror circuit connected to the external power supply fluctuates instantaneously, The potential difference (Vgs) with the connected gate is also changed instantaneously. In other words, the present invention is configured to maintain the potential difference (Vgs) between the source and the gate by changing the voltage at the gate in accordance with the source variation, along with the source voltage variation.

本発明では、簡単な構成の回路を付加するだけで、電位の変動があった場合にも、カレントミラー回路を安定に動作させることができ、リップル特性を向上させることができると云う利点がある。更に、本発明に係る電子回路は、単に、ＭＯＳトランジスタによって構成された回路だけでなく、バイポーラトランジスタ、ＣＭＯＳ等の回路にも適用でき、また、ＮＰＮトランジスタ、ＰＮＰトランジスタのいずれによって構成された回路にも適用できる。このため、本発明は汎用性の高い電子回路を得ることができる。   The present invention has an advantage that the current mirror circuit can be stably operated and the ripple characteristic can be improved even when the potential fluctuates simply by adding a circuit having a simple configuration. . Furthermore, the electronic circuit according to the present invention can be applied not only to a circuit constituted by MOS transistors but also to a circuit such as a bipolar transistor or CMOS, and to a circuit constituted by any of an NPN transistor and a PNP transistor. Is also applicable. For this reason, this invention can obtain a highly versatile electronic circuit.

図１及び図２を参照して、本発明の第１の実施形態に係る電子回路を説明する。図１に示された電子回路はカレントミラー回路１０を含んでおり、当該カレントミラー回路１０は、同一サイズの第１及び第２のＰＭＯＳトランジスタ１１及び１２によって構成された場合について説明するが、第１及び第２のＰＭＯＳトランジスタ１１及び１２は互いに比例関係にあるサイズを有するＰＭＯＳトランジスタによって構成されても良い。図示されたカレントミラー回路は、第１のノード１６、第２のノード１７、第３のノード１８、及び第４のノード１９を備えている。尚、第１のノード１６と第４のノード１９、及び、第２のノード１７と第３のノード１８は、それぞれ、電気的に単一のノードとして構成することもできるが、ここでは、説明の都合上、個別のノードとして説明する。   With reference to FIGS. 1 and 2, an electronic circuit according to a first embodiment of the present invention will be described. The electronic circuit shown in FIG. 1 includes a current mirror circuit 10, and the current mirror circuit 10 will be described in the case where it is configured by first and second PMOS transistors 11 and 12 having the same size. The first and second PMOS transistors 11 and 12 may be composed of PMOS transistors having sizes proportional to each other. The illustrated current mirror circuit includes a first node 16, a second node 17, a third node 18, and a fourth node 19. Note that the first node 16 and the fourth node 19, and the second node 17 and the third node 18 can be electrically configured as a single node, respectively. For convenience, it will be described as an individual node.

また、上記したカレントミラー回路１０を含む電子回路は、２つの電源端子２１及び２２を備え、第１の電源端子２１は抵抗を介して電源２３の正端子に接続される正電源端子であって、他方がカレントミラー回路１０の第４のノード１９に接続されている。また第２の電源端子２２（Ｖｓｓ）は電源２３の負端子に接続される負電源端子であり、通常接地されている。   The electronic circuit including the current mirror circuit 10 includes two power supply terminals 21 and 22, and the first power supply terminal 21 is a positive power supply terminal connected to the positive terminal of the power supply 23 through a resistor. The other is connected to the fourth node 19 of the current mirror circuit 10. The second power supply terminal 22 (Vss) is a negative power supply terminal connected to the negative terminal of the power supply 23, and is normally grounded.

更に、カレントミラー回路１０の第４のノード１９と、第２の電源端子（Ｖｓｓ）との間には、ＰＭＯＳトランジスタ２５と負荷２７の直列回路が接続されている。即ち、ＰＭＯＳトランジスタ２５のソースは第４のノード１９に接続され、そのドレインは負荷２７の一端に接続されると共に、ゲートはカレントミラー回路１０の第３のノード１８に接続されている。   Further, a series circuit of a PMOS transistor 25 and a load 27 is connected between the fourth node 19 of the current mirror circuit 10 and the second power supply terminal (Vss). That is, the source of the PMOS transistor 25 is connected to the fourth node 19, the drain is connected to one end of the load 27, and the gate is connected to the third node 18 of the current mirror circuit 10.

図示されたカレントミラー回路１０を構成する第１及び第２のＰＭＯＳトランジスタ１１及び１２のソースは、共通に第１のノード１６に接続される一方、両トランジスタ１１及び１２のゲートは互いに共通に接続されている。図示した例では、第１のＰＭＯＳトランジスタ１１のゲートとドレインが共通に第３のノードに接続され、ダイオード接続されると共に、第２のノード１７を介してバイアス電流源２９に接続されている。 The sources of the first and second PMOS transistors 11 and 12 constituting the illustrated current mirror circuit 10 are connected in common to the first node 16, while the gates of both transistors 11 and 12 are connected in common to each other. Has been. In the illustrated example, the gate and drain of the first PMOS transistor 11 are commonly connected to the third node , diode-connected, and connected to the bias current source 29 via the second node 17.

図１に示された電子回路が、従来のように、カレントミラー回路１０、ＰＭＯＳトランジスタ２５、及び、負荷２７だけによって構成されている場合、電源２３の電圧がリップル等によって変動し、カレントミラー回路１０を構成する第１及び第２のＰＭＯＳトランジスタ１１及び１２のソース、ゲート間の電圧が低下すると、カレントミラー回路１０の動作が不安定になる。特に、高い電圧から低い電圧に変化すると、カレントミラー回路１０は安定に動作しなくなってしまう。   When the electronic circuit shown in FIG. 1 is configured only by the current mirror circuit 10, the PMOS transistor 25, and the load 27 as in the prior art, the voltage of the power source 23 fluctuates due to ripples and the like, and the current mirror circuit When the voltage between the source and gate of the first and second PMOS transistors 11 and 12 constituting the circuit 10 decreases, the operation of the current mirror circuit 10 becomes unstable. In particular, when the voltage changes from a high voltage to a low voltage, the current mirror circuit 10 does not operate stably.

上記したカレントミラー回路１０の不安定動作を防止するために、図１に示された電子回路は、安定化回路３０を備えている。安定化回路３０はカレントミラー回路１０の動作を安定化させるための回路であり、図示された例では、第１のノード１６と第２の電源端子２２との間に接続されたフィルタ回路３１と、ＮＭＯＳトランジスタ３２とによって構成されている。ここで、フィルタ回路３１は、第１のノード１６における電源変動を検出する検出回路として動作し、図示されたフィルタ回路３１は抵抗３４及びコンデンサ３６を直列に接続することによって構成されたハイパスフィルタである。尚、フィルタ回路３１は微分回路として動作する。ここで、安定化回路３０のＮＭＯＳトランジスタ３２は安定化用トランジスタと呼ぶものとする。
In order to prevent the unstable operation of the current mirror circuit 10 described above, the electronic circuit shown in FIG. The stabilization circuit 30 is a circuit for stabilizing the operation of the current mirror circuit 10, and in the illustrated example, a filter circuit 31 connected between the first node 16 and the second power supply terminal 22 and , And an NMOS transistor 32. Here, the filter circuit 31 operates as a detection circuit that detects a power supply fluctuation in the first node 16, and the illustrated filter circuit 31 is a high-pass filter configured by connecting a resistor 34 and a capacitor 36 in series. is there. The filter circuit 31 operates as a differentiation circuit. Here, the NMOS transistor 32 of the stabilization circuit 30 is referred to as a stabilization transistor .

更に、安定化回路３０を構成するＮＭＯＳトランジスタ３２は、カレントミラー回路１０の第３のノード１８にドレインを接続され、フィルタ回路３１の抵抗３４とコンデンサ３６の共通接続点にソースを接続されると共に、ゲートを第２の電源端子２２に接続されている。   Further, the NMOS transistor 32 constituting the stabilization circuit 30 has a drain connected to the third node 18 of the current mirror circuit 10 and a source connected to a common connection point of the resistor 34 and the capacitor 36 of the filter circuit 31. The gate is connected to the second power supply terminal 22.

このような構成の安定化回路３０をカレントミラー回路１０に接続することにより、第１のノード１６の電位が第１の電源端子２１の電圧変動により変化した場合、ＮＭＯＳトランジスタ３２に電流を流すことにより、第１のＰＭＯＳトランジスタ１１のゲート電位を引き下げる。この結果、第１のノード１６と第３のノード１８間の電位、即ち、第１のＰＭＯＳトランジスタ１１のソースとゲートとの間の電位差がほぼ一定に維持される。   By connecting the stabilization circuit 30 having such a configuration to the current mirror circuit 10, when the potential of the first node 16 changes due to voltage fluctuation of the first power supply terminal 21, a current flows through the NMOS transistor 32. Thus, the gate potential of the first PMOS transistor 11 is lowered. As a result, the potential between the first node 16 and the third node 18, that is, the potential difference between the source and gate of the first PMOS transistor 11 is maintained substantially constant.

図２をも参照して、図１に示された電子回路の動作を具体的に説明する。まず、第１のノード１６の電圧ｖが図２に示すように、ハイレベルからローレベルに変化すると、ハイパスフィルタ回路３０の共通接続点における電位ａは図２に示すように、瞬間的に低下した後、元の電圧に戻る。これによって、ＮＭＯＳトランジスタ３２のドレインとソース間には、カレントミラー回路を安定に動作させるために、瞬間的に大きく変化する安定化電流Ｉｄが流れる（図２：Ｉｄ参照）。瞬間的にＮＭＯＳトランジスタ３２に大きな安定化電流Ｉｄが流れると、第３のノード１８に接続されたＰＭＯＳトランジスタ２５の出力電流Ｉｏｕｔにも、若干の変動が生じるが、図示されているように、出力電流Ｉｏｕｔの変化は非常に小さい。   The operation of the electronic circuit shown in FIG. 1 will be specifically described with reference to FIG. First, when the voltage v of the first node 16 changes from a high level to a low level as shown in FIG. 2, the potential a at the common connection point of the high-pass filter circuit 30 instantaneously decreases as shown in FIG. After that, it returns to the original voltage. As a result, a stabilizing current Id that changes greatly instantaneously flows between the drain and source of the NMOS transistor 32 in order to stably operate the current mirror circuit (see Id in FIG. 2). When a large stabilization current Id flows through the NMOS transistor 32 instantaneously, the output current Iout of the PMOS transistor 25 connected to the third node 18 also varies slightly, but as shown in FIG. The change of the current Iout is very small.

他方、瞬間的に大きな安定化電流Ｉｄが流れた後、ＮＭＯＳトランジスタ３２は定常状態に戻る。この結果、第１のＰＭＯＳトランジスタ１１のソースにおける電圧ｖと、ゲートにおける電圧ｂとの間の電位差は、瞬間的に大きな安定化電流が流れている期間以外において実質的に一定に保たれる。このため、カレントミラー回路１０は、第１の電源端子２１の電圧が変動しても安定に動作することができる。   On the other hand, after a large stabilizing current Id flows instantaneously, the NMOS transistor 32 returns to a steady state. As a result, the potential difference between the voltage v at the source of the first PMOS transistor 11 and the voltage b at the gate is kept substantially constant except during a period when a large stabilizing current is instantaneously flowing. Therefore, the current mirror circuit 10 can operate stably even when the voltage of the first power supply terminal 21 varies.

図３を参照すると、本発明の第２の実施形態に係る電子回路は、図１に示されたＰＭＯＳトランジスタの代わりにＮＭＯＳトランジスタを使用し、また、ＮＭＯＳトランジスタの代わりにＰＭＯＳトランジスタを用いて構成した例である。この関係で、図１に対応した回路及び素子には、ダッシュ（’）を付けて説明する。   Referring to FIG. 3, an electronic circuit according to the second embodiment of the present invention uses an NMOS transistor instead of the PMOS transistor shown in FIG. 1, and uses a PMOS transistor instead of the NMOS transistor. This is an example. In this relation, the circuit and elements corresponding to FIG. 1 will be described with a dash (').

まず、図３に示された電子回路は、カレントミラー回路１０’と、出力ＮＭＯＳトランジスタ２５’とを備えている。図示されたカレントミラー回路１０’は第１及び第２のＮＭＯＳトランジスタ１１’、１２’と、第１乃至第４のノード１６’、１７’、１８’、及び１９’とを備え、第１及び第２のＮＭＯＳトランジスタ１１’、１２’のソースは共通に第１のノード１６’に接続され、第１のＮＭＯＳトランジスタ１１’のゲートとドレインとは共通に接続されて、第２及び第３のノード１７’及び１８’に接続されている。また、出力ＮＭＯＳトランジスタ２５’のソース及びゲートは第１のノード１６’及び第１のＮＭＯＳトランジスタ１１’のゲートに接続されている。更に、第２のノード１７’はバイアス電流源２９’に接続されている。   First, the electronic circuit shown in FIG. 3 includes a current mirror circuit 10 'and an output NMOS transistor 25'. The illustrated current mirror circuit 10 ′ includes first and second NMOS transistors 11 ′ and 12 ′ and first to fourth nodes 16 ′, 17 ′, 18 ′, and 19 ′. The sources of the second NMOS transistors 11 ′ and 12 ′ are connected in common to the first node 16 ′, and the gate and drain of the first NMOS transistor 11 ′ are connected in common, and the second and third transistors Connected to nodes 17 'and 18'. The source and gate of the output NMOS transistor 25 'are connected to the first node 16' and the gate of the first NMOS transistor 11 '. Furthermore, the second node 17 'is connected to a bias current source 29'.

安定化回路３０’は、フィルタ回路３１’とＰＭＯＳトランジスタ３２’によって構成されている。   The stabilization circuit 30 'is constituted by a filter circuit 31' and a PMOS transistor 32 '.

図３に示された電子回路構成によっても、図１に示された電子回路と同様な動作を行うことができる。したがって、電源電圧の変動があっても、カレントミラー回路１０’は安定な動作を行うことができる。   The electronic circuit configuration shown in FIG. 3 can also perform the same operation as the electronic circuit shown in FIG. Therefore, even if the power supply voltage varies, the current mirror circuit 10 'can perform a stable operation.

尚、上記の実施の形態においては、２線式回路に使用される場合について説明したが、本発明はこのような回路に限らず、電源２３と第１の電源端子２１の間に抵抗が入っていない一般的な電子回路で、何らかの理由で電源電圧が変動するような場合にも有効である。   In the above embodiment, the case where the circuit is used in a two-wire circuit has been described. However, the present invention is not limited to such a circuit, and a resistor is inserted between the power supply 23 and the first power supply terminal 21. This is also effective when the power supply voltage fluctuates for some reason in a general electronic circuit that is not.

本発明は、ＭＯＳトランジスタだけでなく、バイポーラトランジスタ或いはＣＭＯＳトランジスタによっても構成でき、且つ、各種電流源回路、分配回路、測定回路等、カレントミラー回路を含む多種多様な回路に適用できる。   The present invention can be constituted not only by MOS transistors but also by bipolar transistors or CMOS transistors, and can be applied to various circuits including current mirror circuits such as various current source circuits, distribution circuits, and measurement circuits.

本発明の第１の実施形態に係る電子回路を示す回路図である。1 is a circuit diagram showing an electronic circuit according to a first embodiment of the present invention. 図１に示す電子回路の動作を説明するためのタイムチャートである。2 is a time chart for explaining the operation of the electronic circuit shown in FIG. 1. 本発明の第２の実施形態に係る電子回路を示す回路図である。It is a circuit diagram which shows the electronic circuit which concerns on the 2nd Embodiment of this invention.

符号の説明Explanation of symbols

１０、１０’ カレントミラー回路
１１、１２ ＰＭＯＳトランジスタ
１６、１７、１８、１９ 第１〜第４のノード
３０、３０’ 安定化回路
３１、３１’ フィルタ回路
３２、３２’ トランジスタ 10, 10 'Current mirror circuit 11, 12 PMOS transistor 16, 17, 18, 19 First to fourth nodes 30, 30' Stabilization circuit 31, 31 'Filter circuit 32, 32' Transistor

Claims (8)

第１及び第２の電源端子（２１）、（２２）を有する電子回路であって、
前記第１の電源端子に接続されるべき第１のノード（１６）、第２のノード（１７）、及び、前記第２のノードと電気的に等価な第３のノード（１８）を備え、
前記第１のノード（１６）に、ソースを共通に接続された第１及び第２のトランジスタを含むカレントミラー回路を有し、
前記第１のトランジスタは、ゲート及びドレインを共通に接続されてダイオード接続され、且つ、前記第３のノード（１８）にドレインを接続され、他方、前記第２のトランジスタのゲートは、前記第１のトランジスタのゲート、及び、前記第２のノード及び前記第３のノードに接続され、更に、前記第２のノード（１７）に接続されたバイアス電流源（２９）と、
前記第１のノード（１６）と、前記第２の電源端子（２２）との間に接続され、前記第１の電源端子（２１）における電源変動に応じた前記第１のノード（１６）の電圧変化あるいは前記第１のノード（１６）そのものの電圧変化を検出して、前記検出された電圧変化に対応して、前記第３のノードの電位（１８）を変動させ、前記カレントミラー回路の前記ダイオード接続された前記第１のトランジスタの動作を安定化させる安定化回路（３０）を有し、
前記安定化回路（３０）は、前記第１の電源端子（２１）がハイレベルからローレベルに変動した際の電圧変動あるいは第１のノード（１６）がハイレベルからローレベルに変動した際の電圧変動を検出する検出回路（３１）と、前記検出回路（３１）と前記第３のノード（１８）との間に接続され、前記電圧変動の発生の際に動作して、前記第３のノード（１８）の電位を前記電圧変動に対応して変化させる安定化用トランジスタ（３２）とを有することを特徴とする電子回路。 An electronic circuit having first and second power supply terminals (21), (22) ,
A first node (16) to be connected to the first power supply terminal; a second node (17) ; and a third node (18) electrically equivalent to the second node;
The first node (16) includes a current mirror circuit including first and second transistors having sources connected in common,
The first transistor has a gate and a drain connected in common and diode-connected, and a drain connected to the third node (18) , while the gate of the second transistor is connected to the first transistor. And a bias current source (29) connected to the second node and the third node, and further to the second node (17) ,
The first node (16) is connected between the first node (16) and the second power supply terminal (22), and the first node ( 16) of the first power supply terminal (21) responds to power supply fluctuations. A voltage change or a voltage change of the first node (16) itself is detected, and the potential (18) of the third node is changed in response to the detected voltage change, and the current mirror circuit A stabilization circuit (30) for stabilizing the operation of the first transistor connected to the diode;
The stabilization circuit (30) is configured to change the voltage when the first power supply terminal (21) changes from a high level to a low level or when the first node (16) changes from a high level to a low level. A detection circuit (31) for detecting a voltage fluctuation; connected between the detection circuit (31) and the third node (18); and operating when the voltage fluctuation occurs, An electronic circuit comprising a stabilization transistor (32) for changing the potential of the node (18) in response to the voltage fluctuation . 請求項１において、前記検出回路は、前記第２の電源端子（２２）と前記第１のノード（１６）との間に接続され、前記電圧変動の瞬時的な変動を検出するフィルタ回路によって構成されることを特徴とする電子回路。 2. The detection circuit according to claim 1 , wherein the detection circuit is connected between the second power supply terminal (22) and the first node (16), and is configured by a filter circuit that detects an instantaneous variation in the voltage variation. An electronic circuit characterized by being made. 請求項２において、前記フィルタ回路は、互いに直列に接続されたコンデンサと抵抗によって構成された微分回路によって構成されていることを特徴とする電子回路。 3. The electronic circuit according to claim 2 , wherein the filter circuit is configured by a differentiation circuit including a capacitor and a resistor connected in series with each other. 請求項３において、前記安定化用トランジスタは前記コンデンサと前記抵抗との共通接続点と、前記第３のノードの間に接続されていることを特徴とする電子回路。 4. The electronic circuit according to claim 3 , wherein the stabilization transistor is connected between a common connection point between the capacitor and the resistor and the third node. 請求項４において、前記カレントミラー回路は、前記第３のノードにゲート及びドレインを共通に接続されたトランジスタとして、第１のＰＭＯＳトランジスタを備え、当該第１のＰＭＯＳトランジスタのソースを第２のＰＭＯＳトランジスタのソースと共通に接続して、前記第１のノードに接続された構成を備え、前記第２のノードには、前記第１のＰＭＯＳトランジスタのドレインが接続されていることを特徴とする電子回路。 5. The current mirror circuit according to claim 4 , wherein the current mirror circuit includes a first PMOS transistor as a transistor having a gate and a drain commonly connected to the third node, and the source of the first PMOS transistor is a second PMOS. An electron connected to the source of the transistor and connected to the first node, wherein the drain of the first PMOS transistor is connected to the second node circuit. 請求項５において、前記安定化用トランジスタは、前記コンデンサと前記抵抗との共通接続点と前記第３のノードとの間に接続されたＮＭＯＳトランジスタによって構成されていることを特徴とする電子回路。 6. The electronic circuit according to claim 5 , wherein the stabilization transistor includes an NMOS transistor connected between a common connection point between the capacitor and the resistor and the third node. 請求項４において、前記カレントミラー回路は、前記第３のノードにゲート及びドレインを共通に接続されたトランジスタとして、第１のＮＭＯＳトランジスタを備え、当該第１のＮＭＯＳトランジスタのソースを第２のＮＭＯＳトランジスタのソースと共通に接続して、前記第１のノードに接続した構成を備え、前記第２のノードには、前記第１のＮＭＯＳトランジスタのドレインが接続されていることを特徴とする電子回路。 5. The current mirror circuit according to claim 4 , wherein the current mirror circuit includes a first NMOS transistor as a transistor having a gate and a drain commonly connected to the third node, and the source of the first NMOS transistor is a second NMOS. An electronic circuit comprising: a common connection to a source of a transistor and a connection to the first node, wherein the drain of the first NMOS transistor is connected to the second node. . 請求項７において、前記安定化用トランジスタは、前記コンデンサと前記抵抗との共通接続点と前記第３のノードとの間に接続されたＰＭＯＳトランジスタによって構成されていることを特徴とする電子回路。 8. The electronic circuit according to claim 7 , wherein the stabilization transistor includes a PMOS transistor connected between a common connection point between the capacitor and the resistor and the third node.
JP2005254263A 2005-09-02 2005-09-02 Electronic circuit Expired - Fee Related JP5008846B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005254263A JP5008846B2 (en) 2005-09-02 2005-09-02 Electronic circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005254263A JP5008846B2 (en) 2005-09-02 2005-09-02 Electronic circuit

Publications (2)

Publication Number Publication Date
JP2007068061A JP2007068061A (en) 2007-03-15
JP5008846B2 true JP5008846B2 (en) 2012-08-22

Family

ID=37929674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005254263A Expired - Fee Related JP5008846B2 (en) 2005-09-02 2005-09-02 Electronic circuit

Country Status (1)

Country Link
JP (1) JP5008846B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5225740B2 (en) * 2008-04-28 2013-07-03 ローム株式会社 Current mirror circuit
CN105413756B (en) * 2015-12-30 2017-10-27 华电青岛环保技术有限公司 SCR denitration end face hardening hydrosol and preparation method thereof
JP7158218B2 (en) * 2018-09-07 2022-10-21 エイブリック株式会社 constant current circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59186409A (en) * 1983-04-08 1984-10-23 Nec Corp Current mirror circuit
JPS59183016U (en) * 1983-05-23 1984-12-06 株式会社ケンウッド Reference current circuit in DA converter
JPH0954621A (en) * 1995-08-15 1997-02-25 Mitsumi Electric Co Ltd Constant-current circuit and semiconductor device incorporating the same
JP3713324B2 (en) * 1996-02-26 2005-11-09 三菱電機株式会社 Current mirror circuit and signal processing circuit
JP2002176340A (en) * 2000-12-06 2002-06-21 Toshiba Corp Delay circuit and voltage-controlled oscillation circuit
JP3600187B2 (en) * 2001-05-22 2004-12-08 シャープ株式会社 Emitter follower circuit

Also Published As

Publication number Publication date
JP2007068061A (en) 2007-03-15

Similar Documents

Publication Publication Date Title
JP4667883B2 (en) Constant voltage circuit and semiconductor device having the constant voltage circuit
JP4713280B2 (en) Reference voltage generation circuit and constant voltage circuit using the reference voltage generation circuit
KR101369154B1 (en) Shunt regulator having over-voltage protection circuit and semiconductor device including the same
US7923978B2 (en) Regulator circuit having over-current protection
US7872519B2 (en) Voltage divider circuit
US7714645B2 (en) Offset cancellation of a single-ended operational amplifier
JP2008015925A (en) Reference voltage generation circuit
JP2009069964A (en) Constant-voltage circuit
JP2009003660A (en) Voltage regulator
JP6993569B2 (en) Regulator circuit and semiconductor device and power supply device
JP2016162097A (en) Power supply circuit
CN108733116B (en) Constant voltage power supply circuit
US20050184805A1 (en) Differential amplifier circuit
JP5008846B2 (en) Electronic circuit
JP2006319436A (en) Gain control circuit
US10574200B2 (en) Transconductance amplifier
JP2003115753A (en) Voltage detecting circuit
JP4374388B2 (en) Voltage control circuit
KR100560260B1 (en) Bias voltage generating circuit and differential amplifier
KR20100098954A (en) Level detector and voltage generator comprising the same
JP2007219901A (en) Reference current source circuit
JP2007206972A (en) Reference voltage generating circuit
JP4331550B2 (en) Phase compensation circuit
KR0173944B1 (en) Comparators with Hysteresis
JP6837894B2 (en) Step-down circuit and semiconductor integrated circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100616

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110601

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120509

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120530

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150608

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees