JP5007308B2 - プラズマディスプレイパネル駆動方法及びプラズマディスプレイ装置 - Google Patents

Description

本発明は、プラズマディスプレイパネル（ＰＤＰ）の駆動方法、及びＰＤＰを備えるプラズマディスプレイ装置（ＰＤＰ装置）に関し、特に、フィールド及びサブフィールドの駆動制御におけるリセット動作に関する。

従来のＰＤＰ装置におけるＰＤＰ駆動方法（サブフィールド法）において、ＰＤＰの表示領域（画面）及び期間に対応するフィールドは、明るさで重み付けされた複数のサブフィールドで構成され、各サブフィールドは、それぞれ、リセット（電荷調整）、アドレス（セル選択）、及びサステイン（維持放電発光）の動作期間により構成される。リセット期間では、基本的に、表示領域の全セルを対象とし放電（リセット放電）を発生させる方式でのリセット動作（第１のリセット動作：Ｒ１とする）を行うことにより、主にセル電荷状態を調整（リセット）して次のアドレス期間の動作に備える。アドレス期間では、表示領域の点灯（オン）／非点灯（オフ）対象のセルを選択し、サステイン期間では、選択されたセルを維持放電により点灯（発光）させる。第１のリセット動作（Ｒ１）は、駆動安定化のために、設けることが必要である。ただし、Ｒ１によるリセット放電は、背景輝度を高くさせる要因となる。

また、第１のリセット動作（Ｒ１）に対し、表示領域の全セルではなく、ＯＮセルを対象としてリセット放電を発生させる方式でのリセット動作（第２のリセット動作：Ｒ２とする）もある。全セルへの所定の波形の印加により、ＯＮセルのみでリセット放電を発生させるものである。尚、ここでＯＮセルとは、直前のサブフィールドにおいてアドレス期間で選択してサステイン期間により維持放電した状態のセルを指している。第２のリセット動作（Ｒ２）により、Ｒ１のリセット放電の回数を減らすことで、余分な発光を抑制できる。

例えば従来の構成として、ＰＤＰのパネル前面に設けた光学フィルタにより、Ｒ１による発光輝度を低減させている。

従来技術のＰＤＰ装置において、リセット動作を行う時間的な位置や頻度は、概ね、フィールドに対して固定的である。典型的には、フィールドにおける所定の重み付けの複数（ｍ）のサブフィールド（ＳＦ１〜ＳＦｍ）の所定の時間的な並びの配置（フィールド構成及びサブフィールド配置構成）において、特定の順番（位置）のサブフィールドに対して、固定的に、第１のリセット動作（Ｒ１）によるリセット期間を設けた構成である（第１の方法（固定リセット方式）とする）。

第１の方法としては、例えば、フィールド毎に少なくとも１回、第１のリセット動作（Ｒ１）を行う構成（ＦＣ１とする）としていた。また、例えば、重みが小から大へと順に並んでいるｍ個のサブフィールド（ＳＦ１〜ＳＦｍ）によるフィールド構成において、フィールドの最初のサブフィールド（ＳＦ１）で第１のリセット動作（Ｒ１）を行う構成としていた。また、第１のリセット動作（Ｒ１）を行うサブフィールド以外では、例えば第２のリセット動作（Ｒ２）を用いることでＲ１によるリセット放電回数を減らしていた。

しかしながら、上記第１のリセット動作（Ｒ１）による全セル対象のリセット放電による発光量が比較的多いため、その分背景輝度（黒輝度）が高くなってコントラスト比などの表示品位を損ねる問題がある。第２のリセット動作（Ｒ２）を用いること以外でも、第１のリセット動作（Ｒ１）によるリセット放電を減らすことが望ましい。

また、上記構成（ＦＣ１）に対し、更に、フィールドに対する第１のリセット動作（Ｒ１）の回数（頻度）を減らす構成として、例えば２フィールド毎に少なくとも１回に減らす構成（ＦＣ２とする）がある。これは例えば奇数番目のフィールドの最初のサブフィールドで第１のリセット動作（Ｒ１）を行う構成である。しかしながら、この構成（ＦＣ２）の場合、駆動マージン不足により、点灯すべきでないセルで点灯してしまうといった誤表示を引き起こすこと、即ち駆動が不安定であるという問題がある。なお、上記駆動マージンとは、表示データに従って表示領域のセル群で正常に点灯（オン）／非点灯（オフ）表示することができる範囲・条件のことである。

説明のため、基本的な従来技術として、フィールドの複数のサブフィールドの時間的な配置（位置）が固定的である構成を、第１のフィールド構成（ＦＡ１）とする。また、従来技術として、第１のフィールド構成（ＦＡ１）に対して、フィールドの複数のサブフィールドの時間的な配置（位置）が固定的でない構成を、第２のフィールド構成（ＦＡ２）とする。この構成（ＦＡ２）としては、例えば、表示データの違い等に応じてフィールド内のサブフィールドの時間的な位置（長さ）を移動（変更）させる構成がある。

第２のフィールド構成（ＦＡ２）の一例としては、従来技術である自動電力制御（ＡＰＣ）による駆動方法がある。ＡＰＣでは、サブフィールドの表示負荷率などに応じてサブフィールドのサステイン期間（発光時間）を増減させる（即ちサブフィールドの長さが変わり位置がずれる）。これにより、表示の明るさ及び電力を調整し、消費電力低減するものである。

また、第２のフィールド構成（ＦＡ２）の他の一例としては、フィールドの複数のサブフィールドの順番を並び替える構成も考えられる。

前記第２のフィールド構成（ＦＡ２）のようにサブフィールド配置変更が有り得る構成に対して、前記第１の方法のように所定の順番のサブフィールドで第１のリセット動作（Ｒ１）を行う構成を併せて適用した場合を考える。その場合、表示データの違い等に応じて、フィールド内での第１のリセット動作（Ｒ１）を行う位置（Ｌ１）が変動し得る。よって、表示データの違い等により、第１のリセット動作（Ｒ１）の効果（電荷調整効果）が一定にならない。特に、前記２フィールドで１回の第１のリセット動作（Ｒ２）の構成（ＦＣ２）の場合には、それが顕著である。換言すれば、所定の駆動時間単位を所定のリセット動作単位の効果によってカバーすること、例えば、２フィールド期間に対して１回の第１のリセット（Ｒ１）動作の効果によって駆動マージンを満たすこと、ができない場合がある。

本発明は以上のような問題に鑑みてなされたものであり、その目的は、ＰＤＰ装置の表示駆動制御におけるリセット動作に係わり、背景輝度低減（リセット放電回数削減）と駆動マージン確保（駆動安定化）とを両立でき、表示品位を向上できる技術を提供することにある。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。前記目的を達成するために、本発明は、ＰＤＰ駆動方法、及びその方法を用いる駆動装置（ＰＤＰ装置）の技術であって、以下に示す構成を特徴とする。

本発明では、リセット動作の制御のために、フィールド及びサブフィールドの時間とは独立した単位時間（Ｔ）を規定（設定）する。この時間（Ｔ）は、リセット動作の概略周期的な実行タイミングを決めるためのものである。即ち、フィールド群の駆動表示において、従来のようにフィールドに対して固定的な位置や頻度でリセット動作を行うのではなく、フィールド構成とは独立して概略的に時間（Ｔ）の周期のタイミングでリセット動作を行う。時間（Ｔ）のタイミング毎に、そのタイミングに一番近い位置に存在するサブフィールドを対象（第１リセットＳＦ）とし、そのサブフィールド内に、例えば第１のリセット動作（Ｒ１）（全セル対象リセット）を含む期間（リセット期間）を設ける。第１のリセット動作（Ｒ１）を、単位時間（Ｔ）あたり少なくとも１回の頻度で行うものである。これにより、第１のリセット動作（Ｒ１）による効果（リセット効果）を保ちながら、即ち駆動マージンを確保しながら、第１のリセット動作（Ｒ１）の回数を、例えば３フィールドに２回（１．５フィールドに１回）程度にする。つまり、単位時間（Ｔ）は、例えば、Ｔ≒１．５Ｆ、あるいは、１Ｆ＜Ｔ＜２Ｆ、等の条件で規定される（Ｆは所定長のフィールド期間を表す）。

また、第１のリセット動作（Ｒ１）を含ませるサブフィールド（第１リセットＳＦ）以外のサブフィールドでは、例えば第２のリセット動作（ＯＮセル対象リセット）の期間を設けることで、Ｒ１によるリセット放電回数を減らす。

本構成により、背景輝度低減（リセット放電回数削減）と駆動マージン確保（駆動安定化）との両方が実現される。特に、上記背景輝度低減に関しては、前記１フィールドで１回の第１のリセット動作（Ｒ１）の構成（ＦＣ１）よりも、輝度を低減できる。また、上記駆動マージン確保に関しては、前記２フィールドで１回の第１のリセット動作（Ｒ１）の構成（ＦＣ２）よりも、駆動を安定化できる。

本ＰＤＰ駆動方法及びＰＤＰ装置は、例えば以下の構成である。本ＰＤＰ装置は、Ｘ電極、Ｙ電極、及びアドレス電極等の電極群により表示のセル群が構成されるＰＤＰと、その電極群を駆動及び制御する回路部とを備える、ノーマル構成または所謂ＡＬＩＳ構成対応の装置である。ＰＤＰの表示領域及び期間に対応するフィールドは、時間的に分割された複数のサブフィールドにより構成される。サブフィールドは、電荷調整等のためのリセット期間、表示データに応じ点灯対象セルを選択するアドレス期間、選択されたセルをサステイン放電により点灯させるサステイン期間を有する。フィールドの複数のサブフィールドの点灯／非点灯の組み合わせにより、多階調の動画像を表示する。そして、本方法及び装置では、フィールド及びサブフィールドとは独立した単位時間（Ｔ）が規定される。単位時間（Ｔ）は、例えば、１フィールドよりも長く２フィールドよりも短い範囲内に規定される。フィールド群の駆動において、単位時間（Ｔ）のタイミング毎に、それに近い第１種のサブフィールドに、第１のリセット動作（Ｒ１）を設け、第１種のサブフィールド内の第１のリセット動作（Ｒ１）の期間では、ＰＤＰの表示領域の全セルを対象として直前サブフィールドでのサステイン放電の有無に関わらずにリセット放電を発生させる第１の駆動波形を、電極群に印加する。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。本発明によれば、ＰＤＰ装置の表示駆動制御におけるリセット動作に係わり、背景輝度低減（リセット放電回数削減）と駆動マージン確保（駆動安定化）とを両立でき、表示品位を向上できる。

本発明の一実施の形態におけるＰＤＰ装置（第１の構成：ノーマル構成）の全体のブロック構成を示す図である。 本発明の一実施の形態におけるＰＤＰ装置（第２の構成：ＡＬＩＳ構成）の全体のブロック構成を示す図である。 本発明の一実施の形態のＰＤＰ装置において、ＰＤＰのパネル構造例を分解斜視で示す図である。 本発明の一実施の形態のＰＤＰ装置において、ＰＤＰ駆動表示のフィールドの構成例を示す図である。 本発明の実施の形態１の第１の構成（１−１ａ）のＰＤＰ装置において、フィールド群の駆動シーケンス（Ｔ≒１．５Ｆ，１ｆ：１Ｆ，ｍ＝８，ＦＡ１の場合）における第１のリセット動作（Ｒ１）のタイミング等を示す図である。 本発明の実施の形態１の第２の構成（１−１ｂ）のＰＤＰ装置において、フィールド群の駆動シーケンス（Ｔ≒１．５Ｆ，１ｆ：１Ｆ，ｍ＝８，ＦＡ２の場合）における第１のリセット動作（Ｒ１）のタイミング等を示す図である。 本発明の実施の形態１の第３の構成（１−２ａ）のＰＤＰ装置において、フィールド群の駆動シーケンス（１．５Ｆ＜Ｔ＜２Ｆ，１ｆ：１Ｆ，ｍ＝８，ＦＡ１の場合）における第１のリセット動作（Ｒ１）のタイミング等を示す図である。 本発明の実施の形態１の第４の構成（１−２ｂ）のＰＤＰ装置において、フィールド群の駆動シーケンス（１．５Ｆ＜Ｔ＜２Ｆ，１ｆ：１Ｆ，ｍ＝８，ＦＡ２の場合）における第１のリセット動作（Ｒ１）のタイミング等を示す図である。 本発明の実施の形態１の第５の構成（１−３ａ）のＰＤＰ装置において、フィールド群の駆動シーケンス（１Ｆ＜Ｔ＜１．５Ｆ，１ｆ：１Ｆ，ｍ＝８，ＦＡ１の場合）における第１のリセット動作（Ｒ１）のタイミング等を示す図である。 本発明の実施の形態１の第６の構成（１−３ｂ）のＰＤＰ装置において、フィールド群の駆動シーケンス（１Ｆ＜Ｔ＜１．５Ｆ，１ｆ：１Ｆ，ｍ＝８，ＦＡ２の場合）における第１のリセット動作（Ｒ１）のタイミング等を示す図である。 本発明の実施の形態２の第１の構成（２−１ａ）のＰＤＰ装置において、フィールド群の駆動シーケンス（Ｔ≒１．５Ｆ，１ｆ：２Ｆ，ｍ＝８，ＦＡ１の場合）における第１のリセット動作（Ｒ１）のタイミング等を示す図である。 本発明の実施の形態２の第２の構成（２−１ｂ）のＰＤＰ装置において、フィールド群の駆動シーケンス（Ｔ≒１．５Ｆ，１ｆ：２Ｆ，ｍ＝８，ＦＡ２の場合）における第１のリセット動作（Ｒ１）のタイミング等を示す図である。 本発明の実施の形態２の第３の構成（２−２ａ）のＰＤＰ装置において、フィールド群の駆動シーケンス（１．５Ｆ＜Ｔ＜２Ｆ，１ｆ：２Ｆ，ｍ＝８，ＦＡ１の場合）における第１のリセット動作（Ｒ１）のタイミング等を示す図である。 本発明の実施の形態２の第４の構成（２−２ｂ）のＰＤＰ装置において、フィールド群の駆動シーケンス（１．５Ｆ＜Ｔ＜２Ｆ，１ｆ：２Ｆ，ｍ＝８，ＦＡ２の場合）における第１のリセット動作（Ｒ１）のタイミング等を示す図である。 本発明の実施の形態２の第５の構成（２−３ａ）のＰＤＰ装置において、フィールド群の駆動シーケンス（１Ｆ＜Ｔ＜１．５Ｆ，１ｆ：２Ｆ，ｍ＝８，ＦＡ１の場合）における第１のリセット動作（Ｒ１）のタイミング等を示す図である。 本発明の実施の形態２の第６の構成（２−３ｂ）のＰＤＰ装置において、フィールド群の駆動シーケンス（１Ｆ＜Ｔ＜１．５Ｆ，１ｆ：２Ｆ，ｍ＝８，ＦＡ２の場合）における第１のリセット動作（Ｒ１）のタイミング等を示す図である。 本発明の実施の形態１のＰＤＰ装置において、サブフィールド駆動波形の構成例（１ｆ：１Ｆ，Ｒ１−１（鈍波），Ｒ２の場合）を示す図である。 本発明の実施の形態１のＰＤＰ装置において、サブフィールド駆動波形の構成例（１ｆ：１Ｆ，Ｒ１−２（矩形波），Ｒ２の場合）を示す図である。 本発明の実施の形態２のＰＤＰ装置において、サブフィールド駆動波形の構成例（１ｆ：２Ｆ，Ｒ１−１（鈍波），Ｒ２，奇数フィールド（Ｆｏ）の場合）を示す図である。 従来技術例（１）における、フィールド群の駆動シーケンス（１ｆ：１Ｆ，ｍ＝８の場合）における第１のリセット動作（Ｒ１）のタイミング等を示す図である。 従来技術例（２）における、フィールド群の駆動シーケンス（１ｆ：２Ｆ，ｍ＝８の場合）における第１のリセット動作（Ｒ１）のタイミング等を示す図である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部には原則として同一符号を付し、その繰り返しの説明は省略する。以下、必要に応じ、フィールドをＦ、サブフィールドをＳＦで表す。

本実施の形態では、概要として、ノーマル構成のＰＤＰ装置（図１）もしくは所謂ＡＬＩＳ構成のＰＤＰ装置（図２）において、単位時間（Ｔ）を、１Ｆより大きく２Ｆ未満（１Ｆ＜Ｔ＜２Ｆ）に規定し、単位時間（Ｔ）による周期的なタイミングに対応するＳＦで、第１のリセット動作（Ｒ１）（全セル対象リセット）を行い、その他のＳＦで、第２のリセット動作（Ｒ２）（ＯＮセル対象リセット）を行う。

＜ＰＤＰ装置（１）＞
図１において、本第１の構成（ノーマルＰＤＰ対応）のＰＤＰ装置は、ＰＤＰ１０（図３）、制御回路１１０、及び駆動回路（１５１，１５２，１５３）などを有する構成である。駆動回路（ドライバ）は、Ｘ駆動回路１５１、Ｙ駆動回路１５２、アドレス駆動回路１５３を有する。制御回路１１０は、駆動回路部などを含むＰＤＰ装置全体を制御し、駆動回路部は、電圧印加によりＰＤＰ１０を駆動制御する。各回路部は、ＩＣ基板などで実装される。各駆動回路は、ＰＤＰ１０の対応する電極群（３１，３２，３３）と電気的に接続される。Ｙ駆動回路１５２内には走査駆動回路も含む。

ＰＤＰ１０は、例えば、表示の維持放電を発生させるためのＸ電極（第１電極）３１及びＹ電極（第２電極）３２、並びにアドレス動作のためのアドレス（Ａ）電極３３を有する、交流駆動型の三電極構造のＰＤＰである。Ｙ電極３２は、走査動作にも使用される。ＰＤＰ１０は、電極群（３１，３２，３３）により、画素に対応付けられる表示セル（セル：Ｃ）の行列が構成される。Ｒ，Ｇ，Ｂの各色のセル（Ｃ）のセットにより画素が構成される。セル行列によりＰＤＰ１０の表示領域が構成され、映像表示単位となるフィールド及びＳＦに対応付けられる。

制御回路１１０内には、図示しないタイミング発生部、表示データ制御部（多階調処理部）、フィールドメモリ、信号処理回路などを有する。タイミング発生部は、映像信号（ＤＡＴＡ）、制御クロック信号（ＣＬＫ）、水平同期信号（Ｈ）、垂直同期信号（Ｖ）などを入力して、各部を制御するのに必要なタイミング信号を生成及び出力する。表示データ制御部は、入力の映像信号（ＤＡＴＡ）をもとに、多階調表示処理（ＳＦ変換処理）により、ＰＤＰ１０及び駆動回路に対する多階調の画素群による映像表示のための表示データ（フィールド及びＳＦデータ）等を生成及び出力する。制御回路１１０では、ＳＦ点灯パターン（変換表）のデータ及び設定も保持している。映像信号（ＤＡＴＡ）は、例えば、（Ｒ，Ｇ，Ｂ）形式の階調値の情報を含む信号である。フィールド及びＳＦデータは、階調値の情報に対応した、各ＳＦの各セルのオン／オフ情報に符号化されたデータである。

制御回路１１０（表示データ制御部、フィールドメモリ）からは、駆動回路（１５１，１５２，１５３）に対して、フィールド表示タイミング毎に、そのフィールドのＳＦデータ及び制御信号などを出力する。これに従って、駆動回路（１５１，１５２，１５３）からは、ＰＤＰ１０の電極群（３１，３２，３３）に対して、表示駆動のための電圧波形（駆動シーケンス）を出力する。これにより、ＰＤＰ１０の表示セル群で各種放電が発生し、フィールド表示される。

＜ＰＤＰ装置（２）＞
また、図２において、本第２の構成（ＡＬＩＳ−ＰＤＰ対応）のＰＤＰ装置は、概略的には図１の第１の構成のＰＤＰ装置と同様の構成である。ＡＬＩＳ対応の構造を持つＰＤＰ１０（図３）、及び、その電極群に対応する駆動回路（１５１，１５２，１５３）などを有する構成である。Ｘ駆動回路１５１は、奇数Ｘ電極３１（Ｘｏ）の駆動のためのＸｏ回路１５１Ａと、偶数Ｘ電極３１（Ｘｅ）の駆動のためのＸｅ回路１５１Ｂとを有する。Ｙ駆動回路１５２は、奇数Ｙ電極３２（Ｙｏ）の駆動のためのＹｏ回路１５２Ａと、偶数Ｙ電極３２（Ｙｅ）の駆動のためのＹｅ回路１５２Ｂとを有する。Ｙ駆動回路１５２内には走査駆動回路も含む。

＜ＰＤＰ＞
図３において、本ＰＤＰ装置の第１構成または第２構成に対応するＰＤＰ１０のパネル構造例（ボックスリブの場合）を説明する。画素に対応した一部分を示している。ＰＤＰ１０は、主に発光ガラスで構成される前面基板１及び背面基板２の構造体（前面部２０１、背面部２０２）が対向して組み合わされ、その周囲部が封止され、その空間に放電ガスが封入されることにより構成される。

前面部２０１において、前面基板１上には、複数のＸ電極３１及びＹ電極３２が、横（行）方向に平行に伸びて縦（列）方向に交互に繰り返し形成されている。これらの電極（表示電極）は、誘電体層１３及び更にその表面が保護層１４により覆われている。表示電極（３１，３２）は、例えば、透明電極１１と金属電極１２から構成される。透明電極１１は、例えばセル（Ｃ）内側に突出して隣接表示電極間での放電ギャップを構成する形状を有する。金属電極１２は、例えば直線状であり、透明電極１１及び駆動回路と電気的に接続される。

背面部２０２において、背面基板２上には、Ｘ電極３１及びＹ電極３２とは略垂直方向に、複数のアドレス電極３３が平行に伸びて形成されており、更に誘電体層２２に覆われている。誘電体層２２上、アドレス電極３３の両側には、縦方向に伸びる隔壁（縦隔壁）２３Ａが形成され、列方向に区分けしている。更に、表示電極（３１，３２）の下の位置には、横方向に伸びる隔壁（横隔壁）２３Ｂが形成され、行方向に区分けしている。これらにより、表示セル（Ｃ）の領域に対応する、ボックス（格子）状の隔壁（リブ）２３が構成されている。更に、隔壁２３間、誘電体層２２上に、紫外線により励起されて赤（Ｒ），緑（Ｇ），青（Ｂ）の各色の可視光を発生する蛍光体２４が塗布されている。

隣接するＸ電極３１とＹ電極３２の対（表示電極対）に対応して表示の行（ライン）が構成され、更にアドレス電極３３との交差に対応して表示の列及びセル（Ｃ）が構成される。ノーマル構成では、表示電極対（３１，３２）による行が、縦方向に順次繰り返して構成される。ＡＬＩＳ構成では、隣接するすべての表示電極対（３１，３２）に対応して行が構成され、Ｙ電極３２が隣接行で共通に使用される。ＰＤＰは、駆動方式などに応じて各種詳細構造が存在する。

なお、表示行の構成として、ノーマル構成では、例えば、上から１番目のＸ電極３１（Ｘ１）と１番目のＹ電極３２（Ｙ１）の対で第１の行（Ｌ１）が構成され、同様にｎ番目のＸ電極３１（Ｘｎ）とｎ番目のＹ電極３２（Ｙｎ）の対で第ｎの行（Ｌｎ）が構成される。ＡＬＩＳ構成では、例えば、上から１番目のＸ電極３１（Ｘ１）と１番目のＹ電極３２（Ｙ１）の対で第１の行（Ｌ１）が構成され、１番目のＹ電極３１（Ｘ１）と２番目のＸ電極３１（Ｙ２）の対で第２の行（Ｌ２）が構成され、２番目のＸ電極３１（Ｘ２）と２番目のＹ電極３２（Ｙ２）の対で第３の行（Ｌ３）が構成され、同様に、ｎ番目のＸ電極３１（Ｘｎ）とｎ番目のＹ電極３２（Ｙｎ）の対で第２ｎの行（Ｌ２ｎ）が構成され、ｎ番目のＹ電極３２（Ｙｎ）とｎ＋１番目のＸ電極３１（Ｘｎ＋１）の対で第２ｎ＋１の行（Ｌ２ｎ＋１）が構成される。

＜フィールド及びサブフィールド＞
図４において、ＰＤＰ１０の駆動制御の基本として、フィールド及びＳＦの構成（駆動シーケンス）を説明する。１つのフィールド（Ｆ）５０は、例えば１／６０秒で表示される。フィールド（Ｆ）５０は、階調表現のために時間的に分割された複数（ｍ）のＳＦ６０により構成される。ｍは、例えば８〜１０である。各ＳＦ６０（ＳＦ１〜ＳＦｍ）は、順にリセット期間７１、アドレス期間７２、及びサステイン期間７３を有して構成される。フィールド（Ｆ）５０のＳＦ６０は、サステイン期間７３の長さ（換言すれば維持放電回数など）による重み付けが与えられており、セル毎にＳＦ６０（ＳＦ１〜ＳＦｍ）の点灯（オン）／非点灯（オフ）の選択（組み合わせ）による点灯段階（ステップ）によって、画素の階調が表現される。

リセット期間７１では、ＳＦ６０のセルの電荷状態をなるべく均一化するように調整して次のアドレス期間７２の動作に備えるためのリセット動作を行う。次のアドレス期間７２では、ＳＦ６０のセル群におけるオン／オフのセルを選択するアドレス動作を行う。即ち、表示データ（ＳＦデータ）に応じて、Ｙ電極３２への走査パルス、かつアドレス電極３３へのアドレスパルスの印加により、点灯対象セルでアドレス放電を発生させて壁電荷を蓄積する（書き込みアドレス方式の場合）。次のサステイン期間７３では、表示電極対（３１，３２）に対する維持パルスの繰り返しの印加により、直前のアドレス期間７２で選択されたセルで維持放電を発生させて発光表示するサステイン動作を行う。

また、フィールド（Ｆ）５０は、入力映像信号（ＤＡＴＡ）の画像フレーム（ｆ）４０に対して対応付けられる。ノーマル構成の場合、１フレーム（１ｆ）を１フィールド（１Ｆ）で表示する（１ｆ：１Ｆで表す）。ＡＬＩＳ構成の場合、例えば奇偶ラインのインタレース駆動方式を用いて、図４のように、１フレーム（１ｆ）を２フィールド（２Ｆ）（連続する奇偶フィールド）で表示する（１ｆ：２Ｆで表す）。即ち、奇数フィールド５０（Ｆｏ）では、表示領域の奇数ライン（Ｌｏ）を駆動し、偶数フィールド５０（Ｆｅ）では、偶数ライン（Ｌｅ）を駆動する。

＜従来技術例（１）＞
図２０，図２１を用いて、本実施の形態との比較のために、前記第１の方法（固定リセット方式）及びＦＣ１に対応した従来技術例（１），（２）の構成について説明する。

図２０において、従来技術例（１）における、フィールド群の駆動シーケンス（１ｆ：１Ｆ，ｍ＝８、ＦＡ１の場合）における第１のリセット動作（Ｒ１）のタイミング等を示している。連続するフィールド（Ｆ）５０の例であるＦ１〜Ｆ４において、それぞれ同じようにｍ＝８個の所定の重み付けのＳＦ６０（ＳＦ１〜ＳＦ８）からなる。ＳＦ１〜ＳＦ８は、重みが小さい方から順に並んでいる。

説明のため、第１のリセット動作（Ｒ１）を設ける対象となる時間的な位置（タイミング）及びそれを含むサブフィールドを、第１リセット位置（Ｌ１）及び第１リセットＳＦ（斜線部）とする。第１リセットＳＦ６０内のリセット期間７１内に、第１のリセット動作（Ｒ１）が含まれる。

従来技術例（１）では、フィールド（Ｆ）５０毎に少なくとも１回（ＦＣ１）、例えばフィールド５０の最初のＳＦ６０（ＳＦ１）で、固定的に第１のリセット動作（Ｒ１）を行う構成である。また、第１リセットＳＦ６０以外のＳＦ６０では、例えば第２のリセット動作（Ｒ２）を行う（当該ＳＦ６０を第２リセットＳＦとする）。第２のリセット動作（Ｒ２）を用いることでＲ１のリセット放電回数を減らしている。

また、更に、例えば２フィールド５０毎に少なくとも１回に減らす構成（ＦＣ２）の場合には、例えば奇数番目のフィールド５０（Ｆ１，Ｆ３）の最初のＳＦ６０で第１のリセット動作（Ｒ１）を行う構成となる。

＜従来技術例（２）＞
図２１において、従来技術例（２）における、フィールド群の駆動シーケンス（１ｆ：２Ｆ，ｍ＝８、ＦＡ１の場合）における第１のリセット動作（Ｒ１）のタイミング等を示している。連続するフレーム（ｆ）４０の例であるｆ１，ｆ２、及びそれを構成する連続するフィールド（Ｆ）５０であるＦ１〜Ｆ４（Ｆｏ１，Ｆｅ１，Ｆｏ２，Ｆｅ２）において、それぞれ同じようにｍ＝８個の所定の重み付けのＳＦ６０（ＳＦ１〜ＳＦ８）からなる。Ｆｏは奇数番目のフィールド５０、Ｆｅは偶数番目のフィールド５０である。

従来技術例（２）では、奇偶のフィールド（Ｆｏ，Ｆｅ）５０毎にそれぞれ少なくとも１回（ＦＣ１）、特にフィールド５０の最初のＳＦ６０（ＳＦ１）で、固定的に第１のリセット動作（Ｒ１）を行う構成である。また、第１リセットＳＦ６０以外のＳＦ６０では、例えば第２のリセット動作（Ｒ２）を行う。本構成は、奇偶フィールド（Ｆｏ，Ｆｅ）５０別に、従来技術例（１）と同様の考え方でリセット動作を設けるものである。

また、更に、例えば２フィールド５０毎に少なくとも１回に減らす構成（ＦＣ２）の場合には、例えば奇数番目のフレーム（ｆ）４０（ｆ１，ｆ３）のフィールド５０毎に、第１のリセット動作（Ｒ１）を行う構成となる。

次に、以上の基本構成及び従来技術例などを踏まえ、図５〜図１６等を用いて、本実施の形態のＰＤＰ駆動方法及びＰＤＰ装置の特徴を説明する。

（実施の形態１）
図５〜図１０を参照して、本発明の実施の形態１を説明する。実施の形態１は、第１の構成（ノーマル構成）のＰＤＰ装置（図１）において、１ｆ：１Ｆの駆動方式、ｍ＝８のフィールド５０及びＳＦ６０構成、及び、前記第１のフィールド構成（ＦＡ１）または第２のフィールド構成（ＦＡ２）であり、単位時間（Ｔ）が１Ｆ＜Ｔ＜２Ｆの範囲内に規定された構成例である。

＜制御動作＞
本ＰＤＰ駆動方法における制御動作のために、制御回路１１０等では、以下のような処理を行う。制御回路１１０は、単位時間（Ｔ）の具体的な値を１Ｆ＜Ｔ＜２Ｆの条件で設定する。本設定は、予め内部設定もしくは外部からユーザ設定可能とする。例えばＴ≒１．５Ｆ（１．５フィールド相当の時間長）に設定される。制御回路１１０は、ＳＦ変換処理に伴い、単位時間（Ｔ）の設定に従って、表示対象の複数の各フィールド５０のどのＳＦ６０で第１のリセット動作（Ｒ１）を行うのか（第１リセットＳＦ）、更には第２のリセット動作（Ｒ２）を行うのか（第２リセットＳＦ）、を決定する。これは簡単な計算により得られる。制御回路１１０は、各駆動回路（１５１，１５２，１５３）へ、その決定されたリセット位置及び種類等を反映したＳＦデータ及び駆動制御信号を送る。そして、各駆動回路（１５１，１５２，１５３）では、それに対応した駆動シーケンス及び波形を選択して出力する。

＜ＡＰＣ＞
前記ＦＡ２に係わり、ＡＰＣ機能を備えるＰＤＰ装置の場合、制御回路１１０には、図示しないＡＰＣ処理部を備える。ＡＰＣ処理部では、例えば、ＳＦ変換後のＳＦデータを入力し、フィールド５０及びＳＦ６０の表示負荷率（セル群の点灯率）を計算する。そして、例えばＳＦ６０の表示負荷率が大きい場合には、そのＳＦ６０の表示の輝度レベルを下げて消費電力を低減するように、ＰＤＰ１０への駆動出力を調整する。ＳＦ６０の輝度レベルを下げる場合、ＳＦ６０内のサステイン期間７３におけるサステインパルス数（あるいはサステインパルス幅など）を減らして、サステイン期間７３を短縮する。

＜第１の構成例（１−１ａ）＞
図５において、実施の形態１における第１の構成例（１−１ａ）を説明する。本構成例は、Ｔ≒１．５Ｆ、ＦＡ１の場合である。連続するフィールド（Ｆ）５０の例であるＦ１〜Ｆ４において、それぞれ同じようにｍ＝８個の所定の重み付けのＳＦ６０（ＳＦ１〜ＳＦ８）からなる。ＳＦ１〜ＳＦ８は、重みが小さい方から順に並んでいる。各フィールド（Ｆ）５０を構成する複数のＳＦ６０（ＳＦ１〜ＳＦ８）は、フィールド（Ｆ）５０単位で同じ構成であり、ＳＦ６０の時間的な位置の変動は無い構成（ＦＡ１）である。Ｌ１は、Ｒ１の位置（タイミング）であり、斜線部は、Ｒ１を含むＳＦ６０（第１リセットＳＦ）であり、その他のＳＦ６０は、Ｒ２を含むＳＦ６０（第２リセットＳＦ）である。

フィールド５０及びＳＦ６０群による時間に対して、それとは独立した周期である単位時間（Ｔ）が対応付けられる。本例において、Ｆ１の始まりから、Ｔ≒１．５Ｆの繰り返しにより、１．５Ｆ，３Ｆ，４．５Ｆ，６Ｆといったように、基準となる位置（タイミング）が区切られる。その時間（Ｔ）の周期的なタイミング毎に、それに一番近いＳＦ６０を、第１リセットＳＦとして対応付ける。そして、その第１リセットＳＦで第１のリセット動作（Ｒ１）を行う。即ち、その第１リセットＳＦのリセット期間７１内に、第１のリセット動作（Ｒ１）に対応する駆動波形を印加する期間を設ける。また、第１リセットＳＦ以外のＳＦ６０では、例えば第２のリセット動作（Ｒ２）を行う（第２リセットＳＦ）。第２のリセット動作（Ｒ２）を用いることで、Ｒ１のリセット放電回数を減らす。

本例では、第１リセットＳＦ以外のすべてのＳＦ６０を、第２リセットＳＦとして決定する。尚、駆動安定化の余裕を持たせたい場合など、単位時間（Ｔ）のタイミング以外のＳＦ６０でも第１リセット動作（Ｒ１）を設けるようにしてもよい。

図５の例では、まず、Ｆ１のＳＦ１でＲ１を含む。次に、Ｆ１の始まりからＴ≒１．５Ｆ後の位置（Ｆ２の中間）に一番近いＳＦ６０はＦ２のＳＦ７である。よって、そのＳＦ７でＲ１を含ませる。次に、Ｆ２の中間からＴ≒１．５Ｆ後の位置（Ｆ４の始まり）で、同様にＲ１を含む。以下同様にＬ１が決定される。

本構成例により、Ｒ２動作でのＲ１のリセット放電回数削減による背景輝度低減と、概略一定周期での確実なＲ１動作による駆動マージン確保（駆動安定化）との両方の効果が得られる。特に、上記背景輝度低減に関しては、前記１フィールドで１回の第１のリセット動作（Ｒ１）の構成（ＦＣ１）よりも、輝度を低減できる。また、上記駆動マージン確保に関しては、前記２フィールドで１回の第１のリセット動作（Ｒ１）の構成（ＦＣ２）よりも、駆動を安定化できる。

＜第２の構成例（１−１ｂ）＞
図６において、実施の形態１における第２の構成例（１−１ｂ）を説明する。本構成例は、Ｔ≒１．５Ｆ、ＦＡ２の場合である。Ｆ１〜Ｆ４において、各フィールド（Ｆ）５０を構成する複数のＳＦ６０（ＳＦ１〜ＳＦ８）は、フィールド（Ｆ）５０単位で同じ構成であるが、ＳＦ６０の時間的な位置の変動が有る構成である（ＦＡ２）。本例では、表示データに応じたＡＰＣの制御に従って、第１の構成例（１−１ａ）のフィールド５０の構成に対して、その各ＳＦ６０（ＳＦ１〜ＳＦ８）を、それらの重み付けはそのままに、サステイン期間７３を短縮することにより、表示の輝度を下げて消費電力を低減した構成である。各ＳＦ６０の短縮により、フィールド５０の前方に各ＳＦ６０を詰めるように、配置が変更された形である。なお、フィールド（Ｆ）の時間長を一定としているので、各フィールド（Ｆ）５０の最終のＳＦ６０（ＳＦ８）の後に、休止時間（罰印領域）ができる。なお、このＡＰＣ制御及びＳＦ配置変更は一例であり、例えばフィールド（Ｆ）５０内に休止時間を設けない構成なども可能である。

本例において、第１の構成例（１−１ａ）と同様に、単位時間（Ｔ）の周期的なタイミング毎に、それに一番近いＳＦ６０を、第１リセットＳＦとして対応付ける。図６の例では、まず、Ｆ１のＳＦ１でＲ１を含む。次に、Ｆ１の始まりからＴ≒１．５Ｆ後の位置（Ｆ２の中間）に一番近いＳＦ６０はＦ２のＳＦ８である。よって、そのＳＦ８でＲ１を含ませる。次に、Ｆ２の中間からＴ≒１．５Ｆ後の位置（Ｆ４の始まり）で、同様にＲ１を含む。以下同様にＬ１が決定される。

第１の構成例（１−１ａ）と比べると、２回目のＲ１の位置（Ｌ１）は、それを含む第１リセットＳＦ６０がＳＦ配置変更に伴ってＳＦ７からＳＦ８へ変化しているが、フィールド５０群全体の駆動において概略同様のタイミングになっている。

従来技術で前記第２のフィールド構成（ＦＡ２）に対して前記第１の方法（固定リセット方式）を併せて適用した構成において、第１のリセット動作（Ｒ１）の対象となるＳＦの位置の変動が大きい場合がある。それにより、フィールド５０群全体の駆動において第１のリセット動作（Ｒ１）同士の間の時間差が一定にならず、時間差が大きい箇所と小さい箇所ができることになる。そのため、第１のリセット動作（Ｒ１）の効果（電荷調整効果）が一定にならず、表示の不具合を生じる可能性がある。一方、本構成例では、単位時間（Ｔ）のタイミングに従って第１のリセット動作（Ｒ１）の効果を一定化するので、上記のような不具合も防止できる。

＜第３の構成例（１−２ａ）＞
図７において、実施の形態１における第３の構成例（１−２ａ）を説明する。本構成例は、１．５Ｆ＜Ｔ＜２Ｆ、ＦＡ１の場合である。本例では、まず、Ｆ１のＳＦ１でＲ１を含む。次に、Ｆ１の始まりからＴ後の位置（本例ではＦ２の中間より少し後）に一番近いＳＦ６０はＦ２のＳＦ７である。よって、そのＳＦ７でＲ１を含ませる。次のＴ後の位置（Ｆ４の始まりの少し後）に一番近いＳＦ６０はＦ４のＳＦ４である。よって、そのＳＦ４でＲ１を含ませる。以下同様にＬ１が決定される。

＜第４の構成例（１−２ｂ）＞
図８において、実施の形態１における第４の構成例（１−２ｂ）を説明する。本構成例は、１．５Ｆ＜Ｔ＜２Ｆ、ＦＡ２の場合である。第３の構成例（１−２ａ）に対して、ＡＰＣ動作によりフィールド５０の各ＳＦ６０が短縮されて休止時間ができたフィールド５０構成の場合である。本例では、まず、Ｆ１のＳＦ１でＲ１を含む。次に、Ｆ１の始まりからＴ後の位置（本例ではＦ２の中間より少し後）に一番近いＳＦ６０はＦ２のＳＦ８である。よって、そのＳＦ８でＲ１を含ませる。次のＴ後の位置（Ｆ４の始まりの少し後）に一番近いＳＦ６０はＦ４のＳＦ５である。よって、そのＳＦ５でＲ１を含ませる。以下同様にＬ１が決定される。

第３の構成例（１−２ａ）と比べると、２回目、３回目のＲ１の位置（Ｌ１）は、それを含む第１リセットＳＦ６０がＳＦ配置変更に伴ってそれぞれ変化しているが、フィールド５０群全体の駆動において概略同様のタイミングになっている。

＜第５の構成例（１−３ａ）＞
図９において、実施の形態１における第５の構成例（１−３ａ）を説明する。本構成例は、１Ｆ＜Ｔ＜１．５Ｆ、ＦＡ１の場合である。本例では、まず、Ｆ１のＳＦ１でＲ１を含む。次に、Ｆ１の始まりからＴ後の位置（本例ではＦ２の始まりから１／４Ｆ程度後）に一番近いＳＦ６０はＦ２のＳＦ５である。よって、そのＳＦ５でＲ１を含ませる。以後同様に、Ｔ毎の位置（Ｆ３の中間、Ｆ４の中間から１／４Ｆ程度後、Ｆ６の始まり、等）に一番近いＳＦ６０は、Ｆ３のＳＦ７、Ｆ４のＳＦ８、Ｆ６のＳＦ１、等であり、それらのＳＦ６０でＲ１を含ませる。本例では、Ｆ５内にＲ１を含まない結果になる。

＜第６の構成例（１−３ｂ）＞
図１０において、実施の形態１における第６の構成例（１−３ｂ）を説明する。本構成例は、１Ｆ＜Ｔ＜１．５Ｆ、ＦＡ２の場合である。なお、Ｔの値は、第５の構成例（１−３ａ）のＴの値と少し異なる場合である。第５の構成例（１−３ａ）に対して、ＡＰＣ動作によりフィールド５０の各ＳＦ６０が短縮されて休止時間ができたフィールド５０構成の場合である。本例では、まず、Ｆ１のＳＦ１でＲ１を含む。次に、Ｆ１の始まりからＴ後の位置（本例ではＦ２の中間より少し前）に一番近いＳＦ６０はＦ２のＳＦ６である。よって、そのＳＦ６でＲ１を含ませる。以後同様に、Ｔ毎の位置（Ｆ３の中間より少し後、Ｆ５の始まり、Ｆ６の中間より少し前、等）に一番近いＳＦ６０は、Ｆ３のＳＦ８、Ｆ５のＳＦ１、Ｆ６のＳＦ６、等であり、それらのＳＦ６０でＲ１を含ませる。本例では、Ｆ４内にＲ１を含まない結果になる。

（実施の形態２）
図１１〜図１６を参照して、本発明の実施の形態２を説明する。実施の形態２は、第２の構成（ＡＬＩＳ構成）のＰＤＰ装置（図２）において、１ｆ：２Ｆの駆動方式、ｍ＝８のフィールド５０及びＳＦ６０構成、及び、前記第１のフィールド構成（ＦＡ１）または第２のフィールド構成（ＦＡ２）であり、単位時間（Ｔ）が１Ｆ＜Ｔ＜２Ｆの範囲内に規定された構成例である。

＜第１の構成例（２−１ａ）＞
図１１において、実施の形態２における第１の構成例（２−１ａ）を説明する。本構成例は、Ｔ≒１．５Ｆ（奇偶フィールド５０（Ｆｏ／Ｆｅ）毎）、ＦＡ１の場合である。

連続するフレーム（ｆ）４０の例であるｆ１〜ｆ４、及びそれを構成する連続するフィールド（Ｆ）５０であるＦ１〜Ｆ８（Ｆｏ１〜Ｆｏ４，Ｆｅ１〜Ｆｅ４）において、それぞれ同じようにｍ＝８個の所定の重み付けのＳＦ６０（ＳＦ１〜ＳＦ８）からなる。

奇偶のフィールド（Ｆｏ，Ｆｅ）５０毎に、それぞれ同じ単位時間（Ｔ）が対応付けられる。本構成は、奇偶フィールド（Ｆｏ，Ｆｅ）５０毎に、前記実施の形態１の第１の構成例（１−１ａ）と同様の考え方でリセット動作を設けるものである。

本例において、例えばＦｅ群を除いて考えたＦｏ群において、Ｆ１の始まりから、Ｔ≒１．５Ｆの繰り返しにより、基準となる位置（タイミング）が区切られる。他方のＦｅ群についても同様である。Ｆｏ及びＦｅそれぞれ、単位時間（Ｔ）の周期的なタイミング毎に、それに一番近いＳＦ６０を、第１リセットＳＦとして対応付け、他のＳＦ６０を第２リセットＳＦとして対応付ける。

図１１の例では、まず、Ｆ１（Ｆｏ１）のＳＦ１及びＦ２（Ｆｅ１）のＳＦ１でＲ１を含む。次に、Ｆｏ及びＦｅそれぞれ、Ｔ≒１．５Ｆ後の位置（Ｆ３の中間、Ｆ４の中間）に一番近いＳＦ６０は、Ｆ３（Ｆｏ２）のＳＦ７及びＦ４（Ｆｅ２）のＳＦ７である。よって、それらのＳＦ７でＲ１を含ませる。次に、それぞれＴ≒１．５Ｆ後の位置（Ｆ７の始まり、Ｆ８の始まり）に対応するＦ７（Ｆｏ４）のＳＦ１及びＦ８（Ｆｅ４）のＳＦ１で同様にＲ１を含ませる（尚ｆ３（Ｆ５，Ｆ６）ではｆ４への繰り上がりによりＲ１が含まれない場合である）。以下同様にＬ１が決定される。

本構成例により、Ｒ２動作でのＲ１のリセット放電回数削減による背景輝度低減と、概略一定周期での確実なＲ１動作による駆動マージン確保（駆動安定化）との両方の効果が得られる。特に、従来のＡＬＩＳ構成に対して、上記背景輝度低減に関しては、前記１フィールドで１回の第１のリセット動作（Ｒ１）の構成（ＦＣ１）よりも、輝度を低減できる。また、上記駆動マージン確保に関しては、前記２フィールドで１回の第１のリセット動作（Ｒ１）の構成（ＦＣ２）よりも、駆動を安定化できる。

＜第２の構成例（２−１ｂ）＞
図１２において、実施の形態２における第２の構成例（２−１ｂ）を説明する。本構成例は、Ｔ≒１．５Ｆ、ＦＡ２の場合である。ｆ１〜ｆ４（Ｆ１〜Ｆ８）において、各フィールド（Ｆ）５０を構成する複数のＳＦ６０（ＳＦ１〜ＳＦ８）は、フィールド（Ｆ）５０単位で同じ構成であるが、ＳＦ６０の時間的な位置の変動が有る構成である（ＦＡ２）。本例では、前述の実施の形態１の第２の構成例（１−１ｂ）と同様に、表示データに応じたＡＰＣの制御に従って、第１の構成例（２−１ａ）のフィールド５０の構成に対して、その各ＳＦ６０（ＳＦ１〜ＳＦ８）のサステイン期間７３を短縮した構成である。

本例において、第１の構成例（２−１ａ）と同様に、単位時間（Ｔ）の周期的なタイミング毎に、それに一番近いＳＦ６０を、第１リセットＳＦとして対応付ける。図１２の例では、まず、Ｆ１のＳＦ１及びＦ２のＳＦ１でＲ１を含む。次に、Ｆｏ及びＦｅそれぞれＴ≒１．５Ｆ後の位置（Ｆ３の中間、Ｆ４の中間）に一番近いＳＦ６０は、Ｆ３のＳＦ８及びＦ４のＳＦ８である。よって、それらのＳＦ８でＲ１を含ませる。次に、それぞれＴ≒１．５Ｆ後の位置（Ｆ７の始まり、Ｆ８の始まり）に対応するＦ７（Ｆｏ４）のＳＦ１及びＦ８（Ｆｅ４）のＳＦ１で同様にＲ１を含ませる（尚ｆ３（Ｆ５，Ｆ６）ではｆ４への繰り上がりによりＲ１が含まれない場合である）。以下同様にＬ１が決定される。

第１の構成例（２−１ａ）と比べると、Ｆｏ，Ｆｅそれぞれ、２回目のＲ１の位置（Ｌ１）は、それを含む第１リセットＳＦ６０がＳＦ配置変更に伴ってＳＦ７からＳＦ８へ変化しているが、フィールド５０群全体の駆動において概略同様のタイミングになっている。

従来技術のＡＬＩＳ構成で、前記ＦＡ２及び前記第１の方法を併せて適用した構成では、前述したような表示の不具合の可能性があるが、本構成例では、単位時間（Ｔ）のタイミングに従って第１のリセット動作（Ｒ１）の効果を一定化するので、それも防止できる。

＜第３の構成例（２−２ａ）＞
図１３において、実施の形態２における第３の構成例（２−２ａ）を説明する。本構成例は、１．５Ｆ＜Ｔ＜２Ｆ、ＦＡ１の場合である。本例では、まず、Ｆ１のＳＦ１及びＦ２のＳＦ１でＲ１を含む。次に、Ｆｏ，ＦｅそれぞれＴ後の位置（Ｆ３の中間より少し後、Ｆ４の中間より少し後）に一番近いＳＦ６０はＦ３のＳＦ７及びＦ４のＳＦ７である。よって、それらのＳＦ７でＲ１を含ませる。次のＴ後の位置（Ｆ７の始まりの少し後、Ｆ８の始まりの少し後）に一番近いＳＦ６０はＦ７のＳＦ４及びＦ８のＳＦ４である。よって、それらのＳＦ４でＲ１を含ませる。以下同様にＬ１が決定される。

＜第４の構成例（２−２ｂ）＞
図１４において、実施の形態２における第４の構成例（２−２ｂ）を説明する。本構成例は、１．５Ｆ＜Ｔ＜２Ｆ、ＦＡ２の場合である。第３の構成例（２−２ａ）に対して、ＡＰＣ動作によりフィールド５０の各ＳＦ６０が短縮されて休止時間ができたフィールド５０構成の場合である。本例では、まず、Ｆ１のＳＦ１及びＦ２のＳＦ１でＲ１を含む。次に、Ｆｏ，ＦｅそれぞれＴ後の位置（Ｆ３の中間より少し後、Ｆ４の中間より少し後）に一番近いＳＦ６０はＦ３のＳＦ８及びＦ４のＳＦ８である。よって、それらのＳＦ８でＲ１を含ませる。次のＴ後の位置（Ｆ７の始まりの少し後、Ｆ８の始まりの少し後）に一番近いＳＦ６０はＦ７のＳＦ５及びＦ８のＳＦ５である。よって、それらのＳＦ５でＲ１を含ませる。以下同様にＬ１が決定される。

第３の構成例（２−２ａ）と比べると、Ｆｏ，Ｆｅそれぞれ、２回目、３回目のＲ１の位置（Ｌ１）は、それを含む第１リセットＳＦ６０がＳＦ配置変更に伴ってそれぞれ変化しているが、フィールド５０群全体の駆動において概略同様のタイミングになっている。

＜第５の構成例（２−３ａ）＞
図１５において、実施の形態２における第５の構成例（２−３ａ）を説明する。本構成例は、１Ｆ＜Ｔ＜１．５Ｆ、ＦＡ１の場合である。本例では、まず、Ｆ１のＳＦ１及びＦ２のＳＦ１でＲ１を含む。次に、Ｆｏ，ＦｅそれぞれＴ後の位置（Ｆ３の始まりから１／４Ｆ程度後、Ｆ４の始まりから１／４Ｆ程度後）に一番近いＳＦ６０はＦ３のＳＦ５及びＦ４のＳＦ５である。よって、それらのＳＦ５でＲ１を含ませる。以後同様に、Ｆｏ，ＦｅそれぞれＴ毎の位置（Ｆ５及びＦ６の中間、Ｆ７及びＦ８の始まりから３／４Ｆ程度後、Ｆ１１及びＦ１２の始まり、等）に一番近いＳＦ６０は、Ｆ５及びＦ６のＳＦ７、Ｆ７及びＦ８のＳＦ８、Ｆ１１及びＦ１２のＳＦ１、等であり、それらのＳＦ６０でＲ１を含ませる。本例では、ｆ５（Ｆ９，Ｆ１０）内にＲ１を含まない結果になる。

＜第６の構成例（２−３ｂ）＞
図１６において、実施の形態２における第６の構成例（２−３ｂ）を説明する。本構成例は、１Ｆ＜Ｔ＜１．５Ｆ、ＦＡ２の場合である。なお、Ｔの値は、第５の構成例（２−３ａ）のＴの値と少し異なる場合である。第５の構成例（２−３ａ）に対して、ＡＰＣ動作によりフィールド５０の各ＳＦ６０が短縮されて休止時間ができたフィールド５０構成の場合である。本例では、まず、Ｆ１のＳＦ１及びＦ２のＳＦ１でＲ１を含む。次に、Ｆｏ，ＦｅそれぞれＴ後の位置（Ｆ３の中間より少し前、Ｆ４の中間より少し前）に一番近いＳＦ６０は、Ｆ３のＳＦ６及びＦ４のＳＦ６である。よって、それらのＳＦ６でＲ１を含ませる。以後同様に、Ｔ毎の位置（Ｆ５及びＦ６の中間より少し後、Ｆ９及びＦ１０の始まり、Ｆ１１及びＦ１２の中間より少し前、等）に一番近いＳＦ６０は、Ｆ５及びＦ６のＳＦ８、Ｆ９及びＦ１０のＳＦ１、Ｆ１１及びＦ１２のＳＦ６、等であり、それらのＳＦ６０でＲ１を含ませる。本例では、ｆ４（Ｆ７，Ｆ８）内にＲ１を含まない結果になる。

＜リセット動作＞
次に、図１７〜図１９を用いて、前述した各実施の形態において、フィールド５０の駆動シーケンスの構成例（図５〜図１６）に対し適用する、各種のリセット動作を含むＳＦ６０の駆動波形の構成例について説明する。

前述したように、単位時間（Ｔ）の周期に対応して、フィールド５０のうち、第１のリセット動作（Ｒ１）を含ませるＳＦ６０（第１リセットＳＦ）を決定し、更に、第１のリセット動作（Ｒ１）によるリセット放電を低減するために、その他のＳＦ６０で第２のリセット動作（Ｒ２）を実行（または選択可能）する。

ＳＦ６０における第１のリセット動作（Ｒ１）では、駆動回路からＰＤＰ１０の電極群（主にＸ電極３１及びＹ電極３２）に対し、第１のリセット動作（Ｒ１）を含むリセット期間７１の動作のための駆動波形（リセット波形）を印加する。これによって、表示領域における直前ＳＦ６０で点灯したセル（ＯＮセル）及び非点灯したセル（ＯＦＦセル）に係わらない全セルで、電荷書き込み及び調整のリセット放電を発生させる。

ＳＦ６０における第２のリセット動作（Ｒ２）では、駆動回路からＰＤＰ１０の電極群（主にＸ電極３１及びＹ電極３２）に対し、第２のリセット動作（Ｒ２）を含むリセット期間７１の動作のための駆動波形（リセット波形）を印加する。これによって、表示領域における直前ＳＦで点灯したセル（ＯＮセル）のみで、電荷調整のリセット放電を発生させる。

＜１−Ｒ１−１＞
図１７において、実施の形態１に対して適用する、第１のリセット動作（Ｒ１）を含むＳＦ６０の駆動波形例（第１の構成）、及び、それに続く、第２のリセット動作（Ｒ２）を含むＳＦ６０の駆動波形例を示している。１ｆ：１Ｆの駆動方式で、第１のリセット動作（Ｒ１）のリセット波形として鈍波（傾斜波）を用いる場合（Ｒ１−１）である。ＰＡ，ＰＸ，ＰＹは、アドレス電極３３、Ｘ電極３１、Ｙ電極３２に対する駆動波形である。

第１のリセット動作（Ｒ１）のリセット波形を含むリセット期間７１において、第１期間７１１、第２期間７１２を有する。該当ＳＦ６０の全セルの表示電極対（３１，３２）に対し、第１期間７１１での電荷書き込み波形（５１，６１）と、第２期間７１２での電荷調整波形（５２，６２）とを印加する。アドレス電極３３は、基準電位にする。第１期間７１１での電荷書き込み波形は、Ｙ電極３２の正の鈍波６１、及びＸ電極３１の負の鈍波５１である。第２期間７１２での電荷調整波形は、Ｙ電極３２の負の鈍波６２、及びＸ電極３１の正の電圧５２である。これらにより、全セルの表示電極対（３１，３２）の放電ギャップでリセット放電を発生させる。リセット放電により、セルの電荷状態が均一化及び調整される。

次のアドレス期間７２では、表示データに応じ、対象のＹ電極３２への走査パルス６３（Ｘ電極３１は電圧５２）、かつアドレス電極３３へのアドレスパルス４１の印加により、選択セルでアドレス放電を発生させる。次のサステイン期間７３では、すべての表示電極対（３１，３２）に対する、極***互反転する繰り返しの維持パルス対（５４，６４）の印加により（電圧：Ｖｓ）、アドレス期間７２で選択したセルで、当該ＳＦ６０の重み付けに応じた回数の維持放電を発生させる。

＜１−Ｒ２＞
同図１７において、第２のリセット動作（Ｒ２）を含むＳＦ６０の駆動波形において、リセット期間７１では、第１期間７１１、第２期間７１２を有する。該当ＳＦ６０の全セルの表示電極対（３１，３２）に対し、第１期間７１１での波形（６５）、第２期間７１２での電荷調整波形（５２，６６）を印加する。アドレス電極３３は、基準電位にする。第１期間７１１での電荷書き込み波形は、Ｙ電極３２の正の電圧（電圧クランプ波形、Ｖｒ＝Ｖｓ）６５である。第２期間７１２での電荷調整波形は、Ｙ電極３２の下降波形６６、及びＸ電極３１の正の電圧５２である。Ｙ電極３２の電圧（Ｖｒ）６５の波高値は、直前ＳＦ６０のサステイン期間７３の維持パルス６４の波高値（Ｖｓ）と同じである。下降波形６６は、電圧（Ｖｒ）６５から所定の負の電圧へ下がる波形である。これらにより、ＯＮセルのみでリセット放電が発生する。

第２のリセット動作（Ｒ２）の効果としては、ＯＮセル・ＯＦＦセル状態に応じて、リセット放電、特に第１のリセット動作（Ｒ１）のような電荷書き込み放電が省略されるため、その分、背景輝度となる発光が抑制される。

＜１−Ｒ１−２＞
図１８において、第１のリセット動作（Ｒ１）を含むＳＦ６０の駆動波形例（第２の構成）、及び、それに続く、第２のリセット動作（Ｒ２）を含むＳＦ６０の駆動波形例を示している。１ｆ：１Ｆの駆動方式で、第１のリセット動作（Ｒ１）の波形として矩形波を用いる場合（Ｒ１−２）である。

第１のリセット動作（Ｒ１）のリセット波形を含むリセット期間７１において、該当ＳＦ６０の全セルの表示電極対（３１，３２）に対し、第１期間７１１での電荷書き込み波形（５６，６７）を印加する（第２期間７１２では基準電位にする）。アドレス電極３３は、基準電位にする。第１期間７１１での電荷書き込み波形は、Ｙ電極３２の正の矩形波６７、及びＸ電極３１の負の矩形波５６である。これらにより、全セルの表示電極対（３１，３２）の放電ギャップでリセット放電を発生させる。リセット放電により、セルの電荷状態が均一化及び調整される。続くアドレス期間７２及びサステイン期間７３の動作、及びＲ２を含むＳＦ６０の動作は図１７同様である。第２の構成（Ｒ１−２）におけるリセット放電は、第１の構成（Ｒ１−１）におけるリセット放電よりも少し発光及びリセット効果が強めになる。

＜２−Ｒ１−１＞
図１９において、実施の形態２に対して適用する、第１のリセット動作（Ｒ１）を含むＳＦ６０の駆動波形例、及び、それに続く第２のリセット動作（Ｒ２）を含むＳＦ６０の駆動波形例を示している。奇偶フィールド５０（Ｆｏ，Ｆｅ）で奇偶ライン（Ｌｏ，Ｌｅ）を交互に駆動する１ｆ：２Ｆの駆動方式において、第１のリセット動作（Ｒ１）の波形として鈍波を用いる場合（Ｒ１−１）である。特に奇数フィールド５０（Ｆｏ）の駆動表示時の波形を示している。ＰＸｏ，ＰＹｏ，ＰＸｅ，ＰＹｅは、隣接する、奇数Ｘ電極３１（Ｘｏ）、奇数Ｙ電極３２（Ｙｏ）、偶数Ｘ電極３１（Ｘｅ）、偶数Ｙ電極３２（Ｙｅ）に対する波形である。わかりやすくするため、それら各電極印加波形の間に、対応するライン（Ｌｏ，Ｌｅ）を示している。また、ｓｐは、維持放電を発生させるペア（サステインペア）を示している。

Ｆｏ駆動表示時、リセット期間７１では、第１期間７１１で、奇数ライン（Ｌｏ）の表示電極対（３１，３２）に、電荷書き込み波形（５１，６１）を印加する。また、第２期間７１２で、同表示電極対（３１，３２）に、電荷調整波形（５２，６２）を印加する。これらにより、全奇数ライン（Ｌｏ）の全セルでリセット放電を発生させる（偶数ライン（Ｌｅ）側でもリセット放電が発生する）。続くアドレス期間７２の動作は図１７と概略同様である。アドレス期間７２の前半・後半に分けて奇数ライン（Ｌｏ）群をアドレス動作する。続くサステイン期間７３の動作は図１７と概略同様である。駆動対象となる奇数ライン（Ｌｏ）をｓｐとした維持パルス対（５４，６４）を印加して維持放電を発生させ発光表示する。逆の偶数ライン（Ｌｅ）側は同位相により維持放電しない。続くＲ２を含むＳＦ６０の動作は図１７と概略同様である。リセット期間７１では、第１期間７１１で、奇数ライン（Ｌｏ）の表示電極対（３１，３２）に、波形（６５）を印加する。また、第２期間７１２で、同表示電極対（３１，３２）に、電荷調整波形（５２，６６）を印加する。これらにより、全奇数ライン（Ｌｏ）のＯＮセルでリセット放電を発生させる。続くアドレス期間７２及びサステイン期間７３の動作は同様である。偶数フィールド５０（Ｆｅ）の駆動表示時には、駆動対象ラインが偶数ライン（Ｌｅ）へ切り替わるので、図１９同様波形でアドレス対象やｓｐが切り替わった形になる。また、リセット波形として鈍波ではなく矩形波を用いた構成例（Ｒ１−２）とする場合は、図１８同様の波形にする。

＜その他＞
以上の他に可能な構成は例えば以下である。各フィールド５０を構成するＳＦ６０の数（ｍ）が８個の場合を示したが、ｍがフィールド５０毎に変動しても構わない。また、各フィールド５０の各ＳＦ６０の長さが一定の場合を示したが、この長さがフィールド５０毎に変動しても構わない。それらの場合も、それらとは独立した単位時間（Ｔ）により第１リセット位置及びＳＦ６０が決まるので問題無い。また、ＳＦ６０配置構成が変わる場合（ＦＡ２）として、一般的な技術ではないが、フィールド５０内の複数のＳＦ６０（重み付け）を並べ替える方法などを用いても構わない。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

本発明は、ＰＤＰ装置に利用可能である。

Claims (14)

1. 電極群により表示のセル群が構成されるプラズマディスプレイパネルの表示領域及び期間に対応するフィールドが、時間的に分割された複数のサブフィールドにより構成され、前記サブフィールドは、電荷調整のためのリセット期間、表示データに応じ点灯対象セルを選択するアドレス期間、選択されたセルをサステイン放電により点灯させるサステイン期間を有し、前記フィールドの複数のサブフィールドの点灯／非点灯の組み合わせにより、多階調の動画像を表示する、プラズマディスプレイパネル駆動方法であって、
   前記フィールド及びサブフィールドとは独立した、１フィールドよりも長く２フィールドよりも短い範囲内となる単位時間（Ｔ）が規定され、
   複数の前記フィールドの駆動において、前記単位時間（Ｔ）のタイミング毎に、それに近い第１種のサブフィールドに、第１のリセット動作（Ｒ１）を設け、
   前記第１種のサブフィールド内の前記第１のリセット動作（Ｒ１）の期間では、前記プラズマディスプレイパネルの表示領域の全セルを対象として、直前サブフィールドでのサステイン放電の有無に関わらずにリセット放電を発生させる、第１の駆動波形を、前記電極群に印加することを特徴とするプラズマディスプレイパネル駆動方法。
2. 請求項１記載のプラズマディスプレイパネル駆動方法において、
   複数の前記フィールドの駆動において、前記フィールド毎に、前記フィールド内の複数のサブフィールドの配置変更が有る場合にも、同じ前記単位時間（Ｔ）を用いて制御することを特徴とするプラズマディスプレイパネル駆動方法。
3. 請求項１記載のプラズマディスプレイパネル駆動方法において、
   前記第１のリセット動作（Ｒ１）を設ける前記第１種のサブフィールド以外の第２種のサブフィールドに、第２のリセット動作（Ｒ２）を設け、
   前記第２種のサブフィールド内の前記第２のリセット動作（Ｒ２）の期間では、前記プラズマディスプレイパネルの表示領域の全セルのうち、直前サブフィールドでサステイン放電した状態のＯＮセルのみを対象としてリセット放電を発生させる、第２の駆動波形を、前記電極群に印加することを特徴とするプラズマディスプレイパネル駆動方法。
4. 請求項１記載のプラズマディスプレイパネル駆動方法において、
   前記第１のリセット動作（Ｒ１）における第１の駆動波形では、緩やかに電圧が変化する鈍波波形を用いることを特徴するプラズマディスプレイパネル駆動方法。
5. 請求項１記載のプラズマディスプレイパネル駆動方法において、
   前記第１のリセット動作（Ｒ１）における第１の駆動波形では、急峻に電圧が変化する矩形波形を用いることを特徴するプラズマディスプレイパネル駆動方法。
6. 電極群により表示のセル群が構成されるプラズマディスプレイパネルの表示領域及び期間に対応するフィールドが、時間的に分割された複数のサブフィールドにより構成され、前記サブフィールドは、電荷調整のためのリセット期間、表示データに応じ点灯対象セルを選択するアドレス期間、選択されたセルをサステイン放電により点灯させるサステイン期間を有し、前記フィールドの複数のサブフィールドの点灯／非点灯の組み合わせにより、多階調の動画像を表示する、プラズマディスプレイパネル駆動方法であって、
   ２つのフィールドで１つの画像フレームを構成するように前記表示領域の表示ライン群を時分割駆動するものであり、
   前記フィールド及びサブフィールドとは独立した、前記時分割駆動されるフィールド単位で換算して、１フィールドよりも長く２フィールドよりも短い範囲内となる単位時間（Ｔ）が規定され、
   複数の前記フィールドの駆動において、前記時分割駆動されるフィールド単位で、前記単位時間（Ｔ）のタイミング毎に、それに近い第１種のサブフィールドに、第１のリセット動作を設け、
   前記第１種のサブフィールド内の前記第１のリセット動作（Ｒ１）の期間では、前記プラズマディスプレイパネルの表示領域の全セルを対象として、直前サブフィールドでのサステイン放電の有無に関わらずにリセット放電を発生させる、第１の駆動波形を、前記電極群に印加することを特徴とするプラズマディスプレイパネル駆動方法。
7. 請求項６記載のプラズマディスプレイパネル駆動方法において、
   複数の前記フィールドの駆動において、前記フィールド毎に、前記フィールド内の複数のサブフィールドの配置変更が有る場合にも、同じ前記単位時間（Ｔ）を用いて制御することを特徴とするプラズマディスプレイパネル駆動方法。
8. 請求項６記載のプラズマディスプレイパネル駆動方法において、
   前記第１のリセット動作（Ｒ１）を設ける前記第１種のサブフィールド以外の第２種のサブフィールドに、第２のリセット動作（Ｒ２）を設け、
   前記第２種のサブフィールド内の前記第２のリセット動作（Ｒ２）の期間では、前記プラズマディスプレイパネルの表示領域の全セルのうち、直前サブフィールドでサステイン放電した状態のＯＮセルのみを対象としてリセット放電を発生させる、第２の駆動波形を、前記電極群に印加することを特徴とするプラズマディスプレイパネル駆動方法。
9. 請求項６記載のプラズマディスプレイパネル駆動方法において、
   前記第１のリセット動作（Ｒ１）における第１の駆動波形では、緩やかに電圧が変化する鈍波波形を用いることを特徴するプラズマディスプレイパネル駆動方法。
10. 請求項６記載のプラズマディスプレイパネル駆動方法において、
    前記第１のリセット動作（Ｒ１）における第１の駆動波形では、急峻に電圧が変化する矩形波形を用いることを特徴するプラズマディスプレイパネル駆動方法。
11. 電極群により表示のセル群が構成されるプラズマディスプレイパネルと、前記電極群を駆動及び制御する回路部とを備え、前記プラズマディスプレイパネルの表示領域及び期間に対応するフィールドが、時間的に分割された複数のサブフィールドにより構成され、前記サブフィールドは、電荷調整のためのリセット期間、表示データに応じ点灯対象セルを選択するアドレス期間、選択されたセルをサステイン放電により点灯させるサステイン期間を有し、前記フィールドの複数のサブフィールドの点灯／非点灯の組み合わせにより、多階調の動画像を表示する、プラズマディスプレイ装置であって、
    前記回路部において、
    前記フィールド及びサブフィールドとは独立した、１フィールドよりも長く２フィールドよりも短い範囲内となる単位時間（Ｔ）が規定され、
    複数の前記フィールドの駆動において、前記単位時間（Ｔ）のタイミング毎に、それに近い第１種のサブフィールドに、第１のリセット動作（Ｒ１）を設け、
    前記第１種のサブフィールド内の前記第１のリセット動作（Ｒ１）の期間では、前記プラズマディスプレイパネルの表示領域の全セルを対象として、直前サブフィールドでのサステイン放電の有無に関わらずにリセット放電を発生させる、第１の駆動波形を、前記電極群に印加することを特徴とするプラズマディスプレイ装置。
12. 請求項１１記載のプラズマディスプレイ装置において、
    前記第１のリセット動作（Ｒ１）を設ける前記第１種のサブフィールド以外の第２種のサブフィールドに、第２のリセット動作（Ｒ２）を設け、
    前記第２種のサブフィールド内の前記第２のリセット動作（Ｒ２）の期間では、前記プラズマディスプレイパネルの表示領域の全セルのうち、直前サブフィールドでサステイン放電した状態のＯＮセルのみを対象としてリセット放電を発生させる、第２の駆動波形を、前記電極群に印加することを特徴とするプラズマディスプレイ装置。
13. 電極群により表示のセル群が構成されるプラズマディスプレイパネルと、前記電極群を駆動及び制御する回路部とを備え、前記プラズマディスプレイパネルの表示領域及び期間に対応するフィールドが、時間的に分割された複数のサブフィールドにより構成され、前記サブフィールドは、電荷調整のためのリセット期間、表示データに応じ点灯対象セルを選択するアドレス期間、選択されたセルをサステイン放電により点灯させるサステイン期間を有し、前記フィールドの複数のサブフィールドの点灯／非点灯の組み合わせにより、多階調の動画像を表示する、プラズマディスプレイ装置であって、
    ２つのフィールドで１つの画像フレームを構成するように前記表示領域の表示ライン群を時分割駆動するものであり、
    前記回路部において、
    前記フィールド及びサブフィールドとは独立した、前記時分割駆動されるフィールド単位で換算して、１フィールドよりも長く２フィールドよりも短い範囲内となる単位時間（Ｔ）が規定され、
    複数の前記フィールドの駆動において、前記時分割駆動されるフィールド単位で、前記単位時間（Ｔ）のタイミング毎に、それに近い第１種のサブフィールドに、第１のリセット動作（Ｒ１）を設け、
    前記第１種のサブフィールド内の前記第１のリセット動作（Ｒ１）の期間では、前記プラズマディスプレイパネルの表示領域の全セルを対象として、直前サブフィールドでのサステイン放電の有無に関わらずにリセット放電を発生させる、第１の駆動波形を、前記電極群に印加することを特徴とするプラズマディスプレイ装置。
14. 請求項１３記載のプラズマディスプレイ装置において、
    前記第１のリセット動作（Ｒ１）を設ける前記第１種のサブフィールド以外の第２種のサブフィールドに、第２のリセット動作（Ｒ２）を設け、
    前記第２種のサブフィールド内の前記第２のリセット動作（Ｒ２）の期間では、前記プラズマディスプレイパネルの表示領域の全セルのうち、直前サブフィールドでサステイン放電した状態のＯＮセルのみを対象としてリセット放電を発生させる、第２の駆動波形を、前記電極群に印加することを特徴とするプラズマディスプレイ装置。

Images