JP4998404B2 - パワーモジュール用基板及びその製造方法並びにパワーモジュール - Google Patents
パワーモジュール用基板及びその製造方法並びにパワーモジュール Download PDFInfo
- Publication number
- JP4998404B2 JP4998404B2 JP2008205659A JP2008205659A JP4998404B2 JP 4998404 B2 JP4998404 B2 JP 4998404B2 JP 2008205659 A JP2008205659 A JP 2008205659A JP 2008205659 A JP2008205659 A JP 2008205659A JP 4998404 B2 JP4998404 B2 JP 4998404B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- power module
- substrate
- module substrate
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
図1は本発明の第一実施形態のパワーモジュールを示す縦断面図、図2は本発明の第二実施形態のパワーモジュールを示す縦断面図である。
図2において、パワーモジュール10(10b)は、その金属層3が3層のアルミニウムのクラッド材からなり、そのセラミックス基板1側と反対側の面が純度99.5wt%以上99.9wt%未満のアルミニウムの第1層3aとされ、第1層3aに隣接するセラミックス基板1側の層が純度99.99wt%以上のアルミニウムの第2層3bとされている。また、この第2層3bのセラミックス基板1側が、純度99.5wt%以上99.9wt%未満のアルミニウムの第3層3cとされている。これら第1層3a、第2層3b、第3層3cは、夫々約0.1〜1.5mmの厚みで形成されている。
[実施例1]
まず、パワーモジュール用基板4として、Al(回路層2)/AlN(セラミックス基板1)/Al(金属層3)をこの順に積層するとともに、各層の間にAl−Si系ろう材箔を配置し、真空中で積層方向に荷重をかけて加熱しろう付け接合した。ここで、回路層2には、アルミニウム純度99.99wt%以上の単層のものを用いた。また金属層3には、アルミニウム純度99.5wt%以上99.9wt%未満(2N−Al)の第1層3aと、アルミニウム純度99.99wt%以上(4N−Al)の第2層3bとからなる2層のクラッド材を用いた。そして、金属層3のセラミックス基板1側と反対側の面が第1層3aとされ、そのセラミックス基板1側の面が第2層3bとされるよう配置して前記接合を行った。第1層3a及び第2層3bの厚みは、夫々0.3mmとした。
金属層3として、第1層3aの厚みが0.4mm、第2層3bの厚みが0.2mmからなるクラッド材を用い、実施例1と同様にAl(回路層2)/AlN(セラミックス基板1)/Al(金属層3)の順に積層させ、各層の間にAl−Si系ろう材箔を配置し、真空中で積層方向に荷重をかけ加熱しろう付け接合してパワーモジュール用基板4を得た。次に、このパワーモジュール用基板4とヒートシンク7とをAl合金系のろう材箔を用いて接合させた後、表面の脱脂、エッチング、ディマット処理を行い、ダブルジンケート処理を施した。そして、無電解Ni−Pめっき浴(市販)中で10分間浸漬し、約5μmのNi−Pめっき膜を形成した。その後、このパワーモジュール用基板4の表面に半導体(Si)チップ5をはんだ付けした。このはんだ付けには、Pb−10wt%Snはんだ材を用い、H2+N2=7:93の混合雰囲気中で、360℃加熱により行った。それ以外は実施例1と同様にして、その評価を行った。
金属層3として、アルミニウム純度99.5wt%以上99.9wt%未満(2N−Al)の第1層3a及び第3層3cと、これら第1層3a及び第3層3cの間に配置されるアルミニウム純度99.99wt%以上(4N−Al)の第2層3bとからなる3層のクラッド材を用いた。また、第1層3a、第2層3b、第3層3cの各厚みを、夫々0.2mmとした以外は、実施例2と同様にして、その評価を行った。
金属層として、Al及びCuの異なる金属材料からなる2層のクラッド材を用いた。そして回路層2、セラミックス基板1、前記金属層を積層させる際、この金属層のセラミックス基板1側と反対側の面にCu層を配置し、そのセラミックス基板1側の面にAl層を配置して、これらを接合した。そして、得られたパワーモジュール用基板の表面に半導体(Si)チップ5を、裏面にヒートシンク7を、夫々はんだ付けにより接合した以外は、実施例1と同様にして、その評価を行った。
パワーモジュール用基板とヒートシンク7との接合にAl合金系のろう材箔を用いてろう付け接合させた後、このパワーモジュール用基板の表面に半導体(Si)チップ5をはんだ付けした以外は、比較例1と同様にして、その評価を行った。
金属層として、Al/Ni/Cuの順に積層され、異なる金属材料からなる3層のクラッド材を用いた。そして回路層2、セラミックス基板1、前記金属層を積層させる際、この金属層のセラミックス基板1側と反対側の面にCu層を配置し、そのセラミックス基板1側の面にAl層を配置して、これらを接合した。そして、得られたパワーモジュール用基板の表面に半導体(Si)チップ5を、裏面にヒートシンク7を、夫々はんだ付けにより接合した。それ以外は、比較例1と同様にして評価を行った。
パワーモジュール用基板とヒートシンク7との接合にAl合金系のろう材箔を用いてろう付け接合させた後、このパワーモジュール用基板の表面に半導体(Si)チップ5をはんだ付けした以外は、比較例3と同様にして、その評価を行った。
金属層として、Al/Ti/Cuの順に積層され、異なる金属材料からなる3層のクラッド材を用いた以外は、比較例3と同様にして、その評価を行った。
パワーモジュール用基板とヒートシンク7との接合にAl合金系のろう材箔を用いてろう付け接合させた後、このパワーモジュール用基板の表面に半導体(Si)チップ5をはんだ付けした以外は、比較例5と同様にして、その評価を行った。
2 回路層
3 金属層
3a 第1層
3b 第2層
3c 第3層
4 パワーモジュール用基板
5 半導体チップ
7 ヒートシンク
10 パワーモジュール
Claims (4)
- セラミックス基板の表面に回路層が配置され、裏面に金属層が配置されるパワーモジュール用基板の製造方法であって、
前記金属層は、アルミニウム純度99.5wt%以上99.9wt%未満の第1層と、アルミニウム純度99.99wt%以上の第2層とを含む2以上の層を積層してなるクラッド材により形成されており、
前記クラッド材の前記第1層を、前記セラミックス基板側と反対側の面として、
これらセラミックス基板と金属層とを、互いにろう付けにより接合することを特徴とするパワーモジュール用基板の製造方法。 - 請求項1記載のパワーモジュール用基板の製造方法により製造されるパワーモジュール用基板を用いたパワーモジュールであって、
前記回路層の表面に半導体チップが接合され、
前記第1層の裏面にヒートシンクが接合されていることを特徴とするパワーモジュール。 - 請求項1記載のパワーモジュール用基板の製造方法であって、
前記金属層として、前記第1層と第2層とを含む計3層からなるクラッド材を用いることを特徴とするパワーモジュール用基板の製造方法。 - 請求項1又は請求項3記載のパワーモジュール用基板の製造方法により製造されるパワーモジュール用基板であって、
前記セラミックス基板は、AlN、Al2O3、Si3N4の内、いずれかの材料で形成されていることを特徴とするパワーモジュール用基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008205659A JP4998404B2 (ja) | 2007-08-16 | 2008-08-08 | パワーモジュール用基板及びその製造方法並びにパワーモジュール |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007212133 | 2007-08-16 | ||
JP2007212133 | 2007-08-16 | ||
JP2008205659A JP4998404B2 (ja) | 2007-08-16 | 2008-08-08 | パワーモジュール用基板及びその製造方法並びにパワーモジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009065144A JP2009065144A (ja) | 2009-03-26 |
JP4998404B2 true JP4998404B2 (ja) | 2012-08-15 |
Family
ID=40559410
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008205659A Active JP4998404B2 (ja) | 2007-08-16 | 2008-08-08 | パワーモジュール用基板及びその製造方法並びにパワーモジュール |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4998404B2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5341584B2 (ja) | 2009-03-17 | 2013-11-13 | 株式会社東芝 | コントローラ、及びメモリシステム |
JP5359954B2 (ja) * | 2009-03-31 | 2013-12-04 | 三菱マテリアル株式会社 | ヒートシンク付きパワーモジュール用基板及びパワーモジュール、並びに、ヒートシンク付きパワーモジュール用基板の製造方法 |
JP5515947B2 (ja) | 2010-03-29 | 2014-06-11 | 株式会社豊田自動織機 | 冷却装置 |
JP5771951B2 (ja) * | 2010-10-29 | 2015-09-02 | 三菱マテリアル株式会社 | パワーモジュール用基板の製造方法 |
JP5392272B2 (ja) | 2011-01-13 | 2014-01-22 | 株式会社豊田自動織機 | 両面基板、半導体装置、半導体装置の製造方法 |
JP5772088B2 (ja) * | 2011-03-10 | 2015-09-02 | 三菱マテリアル株式会社 | パワーモジュール用基板の製造方法及びパワーモジュール用基板 |
JP5854758B2 (ja) * | 2011-10-24 | 2016-02-09 | 昭和電工株式会社 | 電子素子搭載用基板 |
JP6031784B2 (ja) * | 2012-03-12 | 2016-11-24 | 三菱マテリアル株式会社 | パワーモジュール用基板及びその製造方法 |
JP6044097B2 (ja) * | 2012-03-30 | 2016-12-14 | 三菱マテリアル株式会社 | ヒートシンク付パワーモジュール用基板、冷却器付パワーモジュール用基板及びパワーモジュール |
US10068829B2 (en) * | 2014-04-25 | 2018-09-04 | Mitsubishi Materials Corporation | Power-module substrate unit and power module |
JP6340904B2 (ja) * | 2014-05-15 | 2018-06-13 | 三菱マテリアル株式会社 | インバータ装置、およびその製造方法 |
JP6638284B2 (ja) * | 2015-09-28 | 2020-01-29 | 三菱マテリアル株式会社 | 放熱板付パワーモジュール用基板及びパワーモジュール |
JP6137267B2 (ja) * | 2015-10-08 | 2017-05-31 | 三菱マテリアル株式会社 | ヒートシンク付きパワーモジュール用基板及びパワーモジュール |
JP6452748B2 (ja) * | 2017-03-31 | 2019-01-16 | 株式会社三社電機製作所 | 積層部材の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4023751B2 (ja) * | 2005-12-09 | 2007-12-19 | 株式会社神戸製鋼所 | クラッド材の製造方法 |
JPH0618630B2 (ja) * | 1987-08-31 | 1994-03-16 | 株式会社神戸製鋼所 | 超高真空材 |
JP4326706B2 (ja) * | 2001-01-09 | 2009-09-09 | 電気化学工業株式会社 | 回路基板の評価方法、回路基板及びその製造方法 |
JP2003007939A (ja) * | 2001-06-19 | 2003-01-10 | Mitsubishi Materials Corp | ヒートシンク付セラミック回路基板及びその製造方法 |
JP4387658B2 (ja) * | 2002-10-30 | 2009-12-16 | 三菱マテリアル株式会社 | ヒートシンク付セラミック回路基板及びその製造方法 |
JP4629016B2 (ja) * | 2006-10-27 | 2011-02-09 | 三菱マテリアル株式会社 | ヒートシンク付パワーモジュール用基板およびヒートシンク付パワーモジュール用基板の製造方法並びにパワーモジュール |
-
2008
- 2008-08-08 JP JP2008205659A patent/JP4998404B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009065144A (ja) | 2009-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4998404B2 (ja) | パワーモジュール用基板及びその製造方法並びにパワーモジュール | |
US8254422B2 (en) | Microheat exchanger for laser diode cooling | |
JP5892281B2 (ja) | ヒートシンク付きパワーモジュール用基板及びパワーモジュール | |
JP6696215B2 (ja) | 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、及び、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、ヒートシンクの製造方法 | |
JP6079505B2 (ja) | 接合体及びパワーモジュール用基板 | |
JP2003017627A (ja) | セラミックス回路基板およびそれを用いた半導体モジュール | |
JP2010098057A (ja) | ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール及び緩衝層付パワーモジュール用基板 | |
JP2018170504A (ja) | ヒートシンク付き絶縁回路基板の製造方法 | |
JP6028497B2 (ja) | パワーモジュール用基板およびその製造方法 | |
JP6343993B2 (ja) | パワーモジュール用基板、およびその製造方法 | |
JP5825380B2 (ja) | 銅/セラミックス接合体、及び、パワーモジュール用基板 | |
JP6750422B2 (ja) | 絶縁回路基板の製造方法、及び、絶縁回路基板、パワーモジュール、ledモジュール、熱電モジュール | |
JP2003168770A (ja) | 窒化ケイ素回路基板 | |
JP6638284B2 (ja) | 放熱板付パワーモジュール用基板及びパワーモジュール | |
JP5045613B2 (ja) | パワーモジュール用基板及びその製造方法 | |
JP4951932B2 (ja) | パワーモジュール用基板の製造方法 | |
JP2017228693A (ja) | 接合体、パワーモジュール用基板、接合体の製造方法、及び、パワーモジュール用基板の製造方法 | |
JP4244723B2 (ja) | パワーモジュール及びその製造方法 | |
JP6780561B2 (ja) | 接合体の製造方法、絶縁回路基板の製造方法、及び、接合体、絶縁回路基板 | |
JP7039933B2 (ja) | 接合体、絶縁回路基板、ヒートシンク付絶縁回路基板、ヒートシンク、及び、接合体の製造方法、絶縁回路基板の製造方法、ヒートシンク付絶縁回路基板の製造方法、ヒートシンクの製造方法 | |
JP5359953B2 (ja) | パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板の製造方法 | |
JP6756189B2 (ja) | ヒートシンク付パワーモジュール用基板、及びヒートシンク付パワーモジュール用基板の製造方法 | |
JP5303936B2 (ja) | パワーモジュール用基板及びパワーモジュール並びにパワーモジュール用基板の製造方法 | |
JP6561883B2 (ja) | 回路基板の製造方法 | |
JP2004327737A (ja) | 複合基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110330 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120409 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120430 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4998404 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150525 Year of fee payment: 3 |