JP4994530B2 - 特にヘテロエピタキシャル堆積用のコンプライアント基板 - Google Patents
特にヘテロエピタキシャル堆積用のコンプライアント基板 Download PDFInfo
- Publication number
- JP4994530B2 JP4994530B2 JP2000529746A JP2000529746A JP4994530B2 JP 4994530 B2 JP4994530 B2 JP 4994530B2 JP 2000529746 A JP2000529746 A JP 2000529746A JP 2000529746 A JP2000529746 A JP 2000529746A JP 4994530 B2 JP4994530 B2 JP 4994530B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- carrier
- compliant substrate
- thin layer
- compliant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 105
- 230000008021 deposition Effects 0.000 title description 3
- 238000000034 method Methods 0.000 claims description 36
- 239000000463 material Substances 0.000 claims description 28
- 238000002513 implantation Methods 0.000 claims description 26
- 239000013078 crystal Substances 0.000 claims description 24
- 230000007547 defect Effects 0.000 claims description 21
- 230000012010 growth Effects 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 238000010438 heat treatment Methods 0.000 claims description 17
- 238000002347 injection Methods 0.000 claims description 15
- 239000007924 injection Substances 0.000 claims description 15
- 239000001257 hydrogen Substances 0.000 claims description 14
- 229910052739 hydrogen Inorganic materials 0.000 claims description 14
- 230000008878 coupling Effects 0.000 claims description 13
- 238000010168 coupling process Methods 0.000 claims description 13
- 238000005859 coupling reaction Methods 0.000 claims description 13
- 125000004429 atom Chemical group 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 239000002178 crystalline material Substances 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 7
- 238000009792 diffusion process Methods 0.000 claims description 6
- 238000002360 preparation method Methods 0.000 claims description 5
- 239000002019 doping agent Substances 0.000 claims description 4
- 125000005842 heteroatom Chemical group 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 2
- 229910052731 fluorine Inorganic materials 0.000 claims description 2
- 239000011737 fluorine Substances 0.000 claims description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims 1
- 239000004094 surface-active agent Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 149
- 239000010408 film Substances 0.000 description 37
- 229910052710 silicon Inorganic materials 0.000 description 28
- 239000010703 silicon Substances 0.000 description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 27
- 239000010409 thin film Substances 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 11
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 11
- 238000000407 epitaxy Methods 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 238000005755 formation reaction Methods 0.000 description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- -1 for example Substances 0.000 description 5
- 230000010070 molecular adhesion Effects 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- 239000002344 surface layer Substances 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000001534 heteroepitaxy Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000035784 germination Effects 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 230000002209 hydrophobic effect Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 150000002736 metal compounds Chemical class 0.000 description 2
- 229910052756 noble gas Inorganic materials 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- ZXVONLUNISGICL-UHFFFAOYSA-N 4,6-dinitro-o-cresol Chemical compound CC1=CC([N+]([O-])=O)=CC([N+]([O-])=O)=C1O ZXVONLUNISGICL-UHFFFAOYSA-N 0.000 description 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910008045 Si-Si Inorganic materials 0.000 description 1
- 229910002808 Si–O–Si Inorganic materials 0.000 description 1
- 229910006411 Si—Si Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000013626 chemical specie Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000002835 noble gases Chemical class 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000035040 seed growth Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000011343 solid material Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 230000002277 temperature effect Effects 0.000 description 1
- 230000000476 thermogenic effect Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/31504—Composite [nonstructural laminate]
- Y10T428/31678—Of metal
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、コンプライアント（compliant）基板、すなわち、付着された構造（最小可能応力を受けるようにヘテロエピタキシーによって基板表面上に堆積された層でもよい）によって誘起された応力を受容することができる基板に関するものである。
【０００２】
【従来の技術及び発明が解決しようとする課題】
エレクトロニクス及びオプトエレクトロニクス利用においては、多くの半導体材料、特にIII-V族のような化合物半導体を要求されている。しかしながら、現在、例えば、シリコン、ガリウム砒素、シリコン炭化物およびインジウムリン化物のようなある種の半導体についての固体基板の製造の方法しか知られていない。他の半導体に対しては、選択された方法は、結晶格子網（crystalline network）が成長する半導体層の格子網に適合する基板上でのヘテロエピタキシャル成長である。
【０００３】
しかしながら、層と基板との間に形成した界面における格子パラメータに適合しなければならないという制限は、所望の層に適合する格子網を有する基板を見つけることはまれであるので、成長する層の数及びその多様性を厳しく制限する。例えば、GaN、AlN及びInNのヘテロエピタキシャル成長に完全に適合する固体基板はない。
【０００４】
適合の悪い基板の使用は非常に質の悪い層の成長につながる。特に、層厚が臨界値（格子網の適合悪さが大きくなるほど、減少する）を越えるや否や、構造欠陥（特に転位）の生成を通して、ヘテロエピタキシャル層における応力が開放される。
【０００５】
これらの問題を克服するために、厚い基板におけるエピタキシーの専門家は、バッファ層の積み重ねの形成を含む成長法を使用してきた。このバッファ層の積み重ねの目的は、主にエピタキシー面における、２つの材料の間の熱膨張係数の差によって、基板とエピタキシャル成長した層との間の格子パラメータの差によって誘起された応力の吸収を可能にすることである。この層の場合、エピタキシャル層の成長する際の温度も考慮するべきパラメータである。バッファ層のこの積み重ねは、所望の層であるエピタキシャル成長層を終端するために使用する表面層（superficial layer）で終端する。しかしながら、この全ノウハウを使用するときさえ、得られる材料は常に結晶欠陥を含んでおり、エレクトロニクス及びオプトエレクトロニクス素子を製造するにはしばしば品質が不十分である。
【０００６】
この問題を改善するため、コンプライアント基板についての様々な研究が行われてきた。一例として例えば、Y.H.LOによってAppl.Phys.Lett. 59(18)（1991年10月28日）において発表された論文“New Approach to Grow Pseudomorphic Structures over the Critical Thickness”が挙げられる。この分野では、コンプライアント基板とは本質的にその結晶格子（格子パラメータ）が層に適合されることが必要とされない結晶基板であり、ヘテロエピタキシャル層が成長したとき、層の成長に関係した応力の緩和が、ヘテロエピタキシャル層で生ずるのではなく、コンプライアント基板自体あるいは界面において生ずる性質を有するように成長することが望まれているものである。この場合、非常に品質の高いヘテロエピタキシャル層を得ることができ、原理的にはコンプライアント基板は結晶格子網上でいかなる種類の層の成長も可能にする。
【０００７】
コンプライアント基板の製造は３つグループに分類される。
【０００８】
第１のグループは、自己支持型の非常に微細な（数ｎｍ）基板であり、広い表面積を得ることを要求されている場合は、製造が困難であり、事実上不可能なものである。この点については、参考として、F.E.EJECKAM et al.によってAppl.Phys.Lett. 70(13)（1997年3月31日）において発表された論文“Lattice Engineered Compliant Substrate for defect-free Hetero-epitaxial Growth”が挙げられる。
【０００９】
第２のグループは、基板上のSOI（Silicon-On-Insulator）構造に関係する。この場合、得られた表面膜は非常に薄く、下の絶縁層は薄膜の成長の間、温度の効果で変形する傾向がある。
【００１０】
第３のグループは、いわゆる“捻り結合（twist bonding）”型の構造に関係する。この場合、引き続きコンプライアンスと呼ばれる応力緩和が生ずる薄膜は、結晶網が方向付けられていない同じ種類の２つの結晶基板についてその一方の基板を非常に薄い層になるまで薄くすることによって分子付着（molecular adhesion）を通してその２つの結晶基板を結合することによって形成する。この点については、参考として、F.E.EJECKAM et al.によってAppl.Phys.Lett. 71(6)（1997年8月11日）において発表された論文“Dislocation-free InSb Grown on GaAs Compliant Universal Substrates”が挙げられる。この方向付けのない結合は、界面近傍において、薄くした層において見つけられる転位の形成を引き起こし、それによってヘテロエピタキシャル層がその界面の上に成長したときに、その層が応力を適合させる。
【００１１】
これらの従来技術におけるコンプライアント基板は使用に制限がある。自己支持型膜に対しては、制限は、数mm2の面上、及びさらに数10cm2の面上に数nmの膜を形成することの困難性あるいは実質的な不可能性に帰する。このような膜厚では、扱いが十分に確立した材料はない。SOI構造に対して、制限は基板の完全でないコンプライアンスに帰する。これは、応力を吸収するために変形する（あるいはずれる）絶縁体の能力に関係している。この結果を達成するため、高温で熱処理、及び／又は（例えば、二酸化シリコンタイプの絶縁体にホウ素やリンをドープして）適合した組成にしなければならない。これらの熱処理はエピタキシャルされる層に必ずしも整合しない。第３のグループの基板では、大きな面上で欠陥のない結合を得ること、及び、層を非常に薄くすることは困難である。さらに、この技術は、コンプライアントな性質をこのタイプの構造に伝える転位の数及び種類を適当に制御することが望まれているならば、２つの基板間の結晶方位の適合性の乏しさを越える非常に優れた制御を必要とする。
【００１２】
２つの材料の間での密な結合が分子付着によって得られることも周知である。いくつかの場合には、結合時に表面上に存在する終端に関連して生ずる。例えば、用語親水性結合あるいは疎水性結合が使用される。
【００１３】
表面の親水性は一般に、OH水酸基で表面を飽和する（シリコンに対しては、例えば、表面密度4.6/nm2）ことを目的とする化学洗浄によって得られる。それで、水分子はこれらのサイトに自然に吸着することができる。準備された２つの面の接触は、室温でさえ大きな結合エネルギー（シリコン酸化物／シリコン酸化物結合の場合には0.1J/m2）での付着となる。引き続く熱処理は、界面に存在する結合の発達によって強化する。従って、SiO2-SiO2結合に対しては、低温（通常300℃以下）での熱処理は、初期のSi-O-Si結合の開始を介して、２つの表面を相対する水酸基間の水素結合をもたらす。従って、結合エネルギーは900℃で2J/m2の結合エネルギーに達するまで温度と共に規則的に増加する。
【００１４】
それに対して、疎水性結合（すなわち、水分子あるいは水酸基を含まない結合）では、裸の酸化物を除去するために一般に表面をはがす。はがすために用いる洗浄は例えばシリコンの場合、表面を主にSi-H終端で飽和する。結合抵抗（bonding resistance）は、ファンデルワールス型の引力によって保証され、シリコン-シリコン結合に対して室温で測定される結合エネルギーは（およそ10mJ/m2)、理論計算によく関係している。温度の上昇とともに、Si-Si結合は２つの接触面の再構成によって形成される。
【００１５】
この結合メカニズムは、ラフネスや平坦性が十分に低ければ、多くの材料に対して生ずる。用いられるこれら２つの方法は、熱処理及び表面ラフネスを加えた表面処理に関連して異なる接触材料間の結合力を制御することが可能であることをよく照明している。この結合エネルギーの発達の一例は以下の文献に記載されている：J.Micrmech.Microeng. 2(1992),頁158-160に掲載のY.BACKLUND et al.による“Mechanism for Silicon Direct Bonding”（特に図１を見よ）。この結合エネルギーは、結合界面でこの界面に平行に、刃の挿入による効果で界面結合に亀裂を成長することを利用する方法によって決定する。
【００１６】
1989年に、研究者の中には、GaAs/InGaAs/GaAsの多重膜（以前はこの構造によく適合する基板上に作られていた）と酸化シリコンキャリヤとの間に結合を形成する分子付着を用いる可能性について議論する者もいた。特定の表面準備によって低結合力を得ることはできる。この点については、参考として、J.F.KLEM et al.によってJ.Appl.Phys. 66(1)（1989年7月第1週）に発表された論文“Characterization of Thin AlGaAs/InGaAs/GaAs Quantum-well Structure Bonded Directly to SiO2/Si and Glass Substrates”が挙げられる。
【００１７】
半導体材料、あるいは結晶か否かを問わず固体材料への希ガスあるいは水素のボンバードによる注入は、注入種の平均侵入深さに近い深さに微小キャビティあるいは微小板を形成することが可能である。これらの欠陥の形態（サイズ、形状等）は熱処理の間に変化するかもしれないし、特にこれらのキャビティがこれらのサイズを成長させるかもしれない。材料のタイプ特にその機械的性質に依存して、これらのキャビティは、熱処理の条件に従って、“膨れ（blister）”と呼ばれる表面変形を誘起する。このような変形を得るために制御を必要とする最も重要なパラメータは、注入中に入れた気体のドーズ(dose)、気体種の注入深さ、及び注入中に加えられる加熱スケジュールである。例として、エネルギー40keVの3×1016H+/cm2のドーズでシリコンウェーハに水素を注入すると、平均深さ330nmでおよそ150nm厚さの微小キャビティの連続埋め込み層が形成される。連続層によって、ある厚さにわたって一様に分散した微小キャビティを含む層を意味する。これらの微小キャビティは細長い形状をしている（従って、“微小板”ともいう）。これらのサイズは、例えば、長さ6nmのオーダーで、厚さ2原子面である。熱処理を700℃で30分間行うと、微小キャビティは拡大し、そのサイズは例えば長さが6nmから50nmまで、厚さで4-6nmの数原子面まで増加する。一方、注入面に乱れがないことは注目されたい。キャビティサイズ及びこれらのキャビティ内での圧力は表面変形を誘起するには十分の大きさではない。これによって、微小亀裂（あるいは微小キャビティあるいは微小板）を含むが表面劣化がないゾーンを有する埋め込み欠陥の連続層が形成される。
【００１８】
微小キャビティの存在は、例えばシリコン基板における注入平均深さRpのでのヘリウムボンバードによって行った注入の場合にも見られる。この場合には、得られるキャビティは1000℃のオーダーのアニール温度でさえ存在する。これらの欠陥は、材料において強力で深い弱さの原因となる。
【００１９】
【課題を解決するための手段】
従来技術の欠点を改善するため、本発明は、他の材料のヘテロエピタキシャル成長を始めるため使用すべき材料の薄膜を供給するコンプライアント基板を提案するものである。薄層及び／又は結合手段がエピタキシャル材料のエピタキシャル成長の間に生ずる応力の全てあるいはその一部を受容して、その結果、エピタキシャル材料においてこれらの応力が生ずるのを防ぐように、埋め込み領域（embedded region）と呼ばれる結合手段によって基板の残部（remainder）にその薄層を結合する。
【００２０】
次に堆積する材料に相対するこのような構造のコンプライアント特性は、格子パラメータ、熱膨張係数、及び埋め込み領域の存在の差に関係するものである。定義によって、このコンプライアント基板の目的は、埋め込み領域、薄層でも可能であるが、応力の緩和によって堆積材料の膜の応力を適合される。
【００２１】
方法の一変形例は、エピタキシーのために発芽膜（germination film）を形成する薄膜の結晶パラメータを修正し、その結果、得られる層のエピタキシャル成長の前に応力状態を変えるために、表面薄膜に異種原子を入れることを含んでいる。
【００２２】
このようなコンプライアント基板は原理的に、エピタキシーによる材料の成長以外の原因による応力の吸収のために用いられてもよいこともわかった。実際、このコンプライアント基板はいかなる応力供給構造を受けるために用いてもよい。
【００２３】
従って、本発明の目的は、キャリヤと該キャリヤの表面上に形成した少なくとも一つの薄層とを備え、一体の形で応力供給構造を受けることが意図されているコンプライアント基板であって、そのキャリヤとその薄層が結合手段によって互いに結合され、前記構造によってもたらされた応力の全てあるいはその一部が薄層及び／又は結合手段に吸収されているコンプライアント基板において、前記結合手段が結合ゾーン、すなわち、微小キャビティの層及び／又は結合エネルギーが前記応力の吸収を可能にするように制御される結合界面、の中から選択された少なくとも一つの結合ゾーンを備えていることを特徴とするコンプライアント基板を提供することである。
【００２４】
結合ゾーンは欠陥層、例えば、微小キャビティ層であってもよい。欠陥層は一あるいは二以上の気体種のボンバードによる注入を通して形成されてもよい。これらの気体種は希ガス、水素、及びフッ素の中から選択されてもよい。ドーピング剤は一あるいは二以上の気体種に関係していてもよい。一あるいは二以上の注入された気体種の拡散を行うことも可能である。注入の後に欠陥が成長できるように熱処理を行ってもよい。ボンバードによる注入が特に基板表面を介して行われ、基板表面と微小キャビティ層との間の領域が前記薄層を規定する。任意に、基板表面と微小キャビティ層との間の領域を薄くして前記の薄層を形成する。ボンバードによる注入が、前記基板表面に支持される犠牲層を介して行われてもよく、その犠牲層はその後で除去される。
【００２５】
注入は基板表面を介して行われ、この表面が第１の薄層を支持し、その基板表面と微小キャビティ層との間の領域が第２の薄層を規定する。微小キャビティ層は第１の薄層と基板との間の界面の近傍に形成される。ボンバードによる注入は、第１の薄層で支持される犠牲層を介して行われてもよく、その犠牲層はその後で除去される。
【００２６】
結合エネルギーは表面準備及び／又は熱処理及び／又は界面における欠陥の形成によって制御されてもよい。これらの欠陥は、例えば、ボンバードによる注入を通して及び／又は欠陥を結合することによって形成されてもよい。この欠陥の形成は一般に結合界面を弱くする。表面準備はラフネス及び／又は親水性の制御であってもよい。ウェーハラフネスは例えばＨＦによる化学攻撃によって得られてもよい。親水性はＲＣＡタイプの化学洗浄によって得られてもよい。結合ゾーンは薄層とキャリヤとの間に少なくとも一つの中間層も備えている。中間層は応力を緩和することができる非均質性を有するように形成されてもよい。例として、粒界結合、成長線、異物（inclusion）等が挙げられる。この層はその表面の全部あるいは一部をエッチングしてもよい。中間層は金属層または金属合金層であってもよい。
【００２７】
結合手段は、微小キャビティとその微小キャビティの上または下のいずれかに配置した結合界面とを備えてもよい。
【００２８】
特別な一応用では、薄層が第１の結晶材料から成り、前記構造を形成する第２の結晶材料に対してヘテロエピタキシャル成長の種として用いられることが意図されている。この薄層は、前記基板のコンプライアンスを促進するために、前記第１の結晶材料に異種原子を入れることを通しての応力付与の前の層であってもよい。異種物質がボンバードによる注入及び／又は拡散による挿入を介して入れられてもよい。この注入は犠牲層を介して行われてもよい。この異種原子は薄層のドーピング剤であってもよい。この第１の結晶材料は特に半導体であって、例えば、SiあるいはGaAsあってもよい。このようなコンプライアント基板は、GaN、SiGe、AlN、InN及びSiCの中から選択された結晶材料のヘテロエピタキシャル成長に対して有利に用いてもよい。
【００２９】
【発明の実施の形態】
本発明は、添付の図面を参照して非制限的な以下の記載を読むことによって、よりよく理解され、かつ他の利点及び特別な態様が明らかになる。
【００３０】
好適な例によって、明細書の残りは、ヘテロエピタキシーによる材料の堆積用のコンプライアント基板を製造することに関係している。
【００３１】
粒子種（例えばイオン）の注入を行った基板から薄い膜厚の膜を得ることが可能であって、この注入は、その粒子種の平均侵入深さの近傍の深さに欠陥の層を形成することが可能であって、その欠陥層は基板とその欠陥層との間にその薄い膜厚の膜を規定するものである。この粒子種は、形成される欠陥の層が薄い薄膜の膜が受ける応力を受容することができるように選択される。欠陥層の役割は、水平面（表面に平行）における応力がないままにする間、薄い膜厚の膜を支持する（表面に垂直方向の、垂直方向作用）ことでもある。ある場合には、例えば、欠陥サイズを大きくして、欠陥を融合してより大きなサイズのクラスターとし、層が応力受容により適合するようにするために欠陥の分散を変えるために、注入段階の後で、基板に熱処理を行うことが必要になるかもしれない。
【００３２】
微小キャビティ型の欠陥の生成を可能にすることが周知である希ガスあるいは水素、あるいはその組み合わせの中から粒子種を選ぶことが好ましい。この場合には、それ以上では粒子種の注入が“膨れ”型の表面変形を誘起する傾向が強い臨界ドーズより低いが、それらの微小キャビティを生成するために十分なドーズを選択しなけらばならない。例として、シリコンの場合には、3×1016/cm2のドーズで水素イオンを注入することを選択してもよい。しかしながら、この臨界ドーズは注入条件とドーピングのタイプとに関係していることが特定されなければならない。
【００３３】
膜厚は注入エネルギーの選択によって決定しなければならない。（優れたコンプライアンスを保証するのに必要である）非常に薄い膜を形成するために、低い注入エネルギーを選択しなければならない。例えば、シリコン及び水素イオンの場合には、エネルギーは1keVから10keVの間で選択することが好ましい。この範囲では、膜を5nmから60nmの間の膜厚に形成することが可能である。所定の膜厚を直接供給するエネルギーより大きなエネルギーを用いた注入によって得られた膜を薄くすることによって、所定の膜厚を得ることも可能である。
【００３４】
場合によっては、表面層、例えば、シリコン酸化物層を介して注入することは有利であるかもしれない。この場合には、もはや非常に低いエネルギーを用いることは必要ない。犠牲層の除去で非常に薄い表面層を得るには十分であるかもしれない。
【００３５】
図１（ａ）から図１（ｃ）はこの最後の例を示している。図１（ａ）は、単結晶シリコンからなる基板１であって、例えば、犠牲層として働くシリコン酸化物層２によって被覆されたもの側面図を示している。図１（ｂ）は、酸化物層２を介して基板１に水素イオンを用いてイオン注入している段階を示している。注入は上述の条件で行った。微小キャビティあるいは微小板の層３が得られ、酸化物層２に隣接する薄膜４の層を決定する。この酸化層の存在のため、薄層４の膜厚は減少して、非常に正確に調整してもよい。次に酸化物層２を化学衝撃によって除去し、かつ、コンプライアント基板５が図１（ｃ）に示したように得られる。すなわち、微小キャリヤと（エピタキシーされる材料の種として用いられる）薄層４とから形成されたアセンブリがコンプライアント層を形成する。任意で、層３の微小キャビティのサイズを増加するために熱処理を実施する。
【００３６】
いくつかの応用に対して、イオン注入も２つの単結晶層を介して行ってもよい。基板に形成された第１の単結晶層は、基板表面と注入によって誘起された微小キャビティの層との間に厚さを有する。第２の単結晶層を基板上に堆積あるいは基板へ転写（transfer)してもよい。例として、選択された基板は、犠牲層の方法によって薄膜化することに関連した仏国特許第2 681 472号公開公報に記載されたような方法を用いてシリコン基板上に転写した（例えば、3nm厚の）GaAsの薄層から成る構造であってもよい。次に、シリコン酸化物の犠牲層を、所定の深さに水素注入することができるように構造上に堆積する。シリコンへの水素注入は、シリコン内の、GaAs/Si界面の深さに非常に近接した深さ、例えば数nm、あるいは数10nmの深さに微小キャビティを形成するように、犠牲酸化物層及びGaAs層を横切って行う。実施形態の一変形例は、GaAs及びシリコンの間の界面の近傍に微小キャビティを形成することを含む。
【００３７】
前述のように、結合力は多くのパラメータ（表面上の化学種のタイプ、行われる加熱スケジュール、初期表面ラフネス）に依存する。しかしながら、これらの力は、結合エネルギーを制御することができるように制御してもよい。これらの結合力は、材料の薄いエピタキシャル層の存在によって生じ、かつ格子パラメータの差、熱膨張係数の差によって誘起された応力であって、分子付着を介した結合によって誘起された応力を考慮した応力に関係して説明されてもよい。例として、単結晶シリコンウェハーの親水性結合に対して、仏国特許第2 681 472号公開公報に記載されたような半導体材料の薄膜を形成する方法を用いて、非常に薄い膜厚（5nm以下）の酸化物層上のシリコンの非常に薄い層（10nm以下）を得ることが可能である。仏国特許第2 681 472号公開公報に開示された方法に比較した、この場合における独創性は結合力の最終制御、すなわち、低温でのアニーリング（通常、6×1016H+/cm2のオーダーの水素注入ドーズで450℃で30分間）及び機械的研磨による破壊の後に関係している。得られる結合力の一例を図５にグラフで示す。例えば、２つの接触面に対して6.25 A rms（1×1μm分析面のAFM測定）の表面ラフネスを伴ったSiO2-SiO2結合に対しては、250mJ/m2のオーダーの結合エネルギーが800℃での処理後に得られる。
【００３８】
図２（ａ）から図２（ｃ）は実施形態の例を示したものである。図２（ａ）は、単結晶シリコンからなる基板１０であって、その一面がシリコン酸化物層１１によって被覆されたものの側面図を示している。酸化物層１１を介して、水素イオンを注入して破壊層を誘起する。微小キャビティ層１２を得て、それと酸化物層１１との間にシリコンの非常に薄い領域１３を規定する。図２（ｂ）も、シリコン酸化物の非常に薄い層１で被覆した他のシリコン基板１４の側面図を示している。基板１０及び１４は、その酸化物層１１及び１５の分子付着によって一体に形成される。次に、適当な熱処理を介して、層１２の微小キャビティは、亀裂を得て、基板１０を２つの部分に分離するように合体してできたものである。領域１３の自由面を研磨してヘテロエピタキシーのための薄層を形成する（図２（ｃ）を見よ）。酸化物層１１及び１５を結合界面１６によって結合する。
【００３９】
結合界面／基板に対して種（seed)／結合ゾーンとして働く薄膜構造は、仏国特許第2 681 472号公開公報に開示された方法以外の方法によって得てもよい。示唆として、分子付着による結合と削り及び磨くによる薄め化をもとにした方法を挙げてもよい。リフトオフエピタキシーによって転写した薄層を用いることも可能である。文献には特に、例えば、GaAsのようなIII-V材料の薄膜を得るための多くの例が記載されている。基礎基板からコンプライアントになる基板への種として使用する薄層を転写するために、キャリヤハンドルを使用することも可能である。
【００４０】
結合力を制御するために、この界面に存在する多くの結合欠陥（すなわち、非結合ゾーン）を利用することも可能である。
【００４１】
以前に提唱された解決策の一つは、応力を吸収するための薄層にとって十分に低いが離れることはない、結合力を種として用いられる薄層とキャリヤとの間に得ることである。
【００４２】
この方法の一変形例は、これらの結合力と中間層の存在を利用することを含んでおり；これらの中間層は構造のコンプライアント性質を強化することができるからである。さらに正確には、この場合には、種膜と表面との間の結合力だけでなく、応力を説明するために異なる層と異なる薄層との間の付着力に対して考慮することである。
【００４３】
図３はこのようなコンプライアント基板の側面図である。コンプライアント基板２０は、キャリヤ２１、ヘテロエピタキシーの種として作用することが意図された薄層２３で被覆した中間層２２とを備えている。中間層２２は結合界面２４を介してキャリヤ２１に結合している。
【００４４】
例として、中間層２２に対して、機械的性質（変形）が応力の大部分を吸収するような金属を使用する。例えば、仏国特許第2 681 472号公開公報に記載された方法は、発芽（種成長：germination）のために用いた半導体の薄層２３を得るために使用してもよいが、薄層２３を中間層２２と一体に形成するため、Au(95%)−Sn(5%)を含む金属化合物あるいはAl(5%)-Cu(95%)を含む化合物が用いられる。これらの金属化合物は、エピタキシーが通常行われる温度（900-1000°C）に適合する広い温度範囲にわたって粘性のある性質を有する。例として、Pd、Pt、シリサイド、金属合金、金属−基板合金の使用が挙げられてもよい。
【００４５】
中間層はいわゆる適当にキャリヤを形成する基板の部分も被覆してもよい。これは図４で示しており、コンプライアント基板３０は第１の中間層３２で被覆したキャリヤ部３１と、第２の中間層３３と、種として用いられる薄層３４とを備えている。次に結合界面３５は、２つの中間層３２及び３３との間で飽和している。これらの中間層は同じ種類であっても異なる種類であってもよい。
【００４６】
薄層上及び任意でキャリヤ基板上への中間層の形成は、キャリヤ基板上で種として用いられる中間層／薄層の転写の前に行われる。中間層はアモルファス、多結晶、あるいは結晶タイプの固体である。同じ材料あるいは異なる材料において、一あるいはそれ以上の副層（sub-layer）を形成しても、及び／又は一あるいはそれ以上の界面を形成してもよい。
【００４７】
適合可能な薄層上及び任意でキャリヤ基板上への中間層の形成は以下のいずれかの方法によって行われる：
−従来の薄層真空堆積法（蒸着、陰極スプレー、CVD、MBE...）を用いる、
−電気化学的堆積法（電気分解法、無電解メッキ...）による、
−薄層転位法（分子付着によって結合して薄くし、仏国特許第2 681 472号公開公報に記載した方法を用いて結合して薄くし、中間層（すでに薄層に付けられた）をキャリヤとして作用するハンドルを介して結合し、ハンドルを除去する）による
−表面からある厚さの変換（conversion）による。この変換は例えば、酸化あるいは窒化によって行ってもよい。酸化を用いるならば、それは、熱的に、あるいは、陽極的に、あるいは、他の方法（酸素プラズマ、酸素注入...）を用いて得てもよい。酸化は複数の酸化法の組み合わせを介して行ってもよい。
−変形可能な多孔性層の形成を可能にする方法を用いる。
【００４８】
コンプライアント基板の製造において、表面膜の厚さは極端に重要であってもよい。場合によっては、非常に薄い膜厚の表面層を形成することできることが必要である。薄膜を薄くするのにいくつかの方法を用いてもよい。非制限的な方法を以下に挙げる：イオン研磨、化学エッチング、犠牲層の形成（表面層の酸化、窒化による、...）及び様々な方法によるこの犠牲層の除去。
【００４９】
種として働く薄層がシリコンである一応用では、この膜は、SINOX法あるいは例えば仏国特許第2 681 472号公開公報に記載されているようないわゆるウェハー結合と呼ばれる分子付着法を行って形成したシリコンオン絶縁体（silicon-on-insulator）構造の上膜であってもよい。この場合には、薄くする前のシリコンの膜厚は、例えば、0.2μmのオーダーである。蒸気雰囲気下での1000°Ｃで70分間の表面シリコン膜の熱処理によって、約0.4μm厚のシリコン酸化物膜の形成を行う。このため、表面シリコン膜は1nmから数10nmのオーダーの薄い膜厚に薄くなる。表面のシリカ膜の化学的除去を10％フッ化水素酸を用いて行う。このシリコン膜のこの薄化段階は、シリコンの非常に薄い膜に対しては、高温で水素雰囲気での表面の熱処理によって、実施されると有利である。例えば、1150°Ｃの領域の温度で10分間の処理は、自由シリコン表面の結晶再構成を行わせる。同時に、数nmのシリコン膜の薄化が明らかになる。
【００５０】
コンプライアンスへのアプローチでは、原理の一つは、コンプライアンスの膜を介してエピタキシー関係応力の緩和を可能にすることである。エピタキシーの前に、物理的パラメータの変化、行われる堆積法の種類と性質に依存する化学的性質の変更を介して、室温で種として働く表面層における応力を導入することは有利である。これらの方法は、堆積応力の引き続く緩和を促進する目的で行う。材料に予め応力をかけておくことによって、コンプライアンスの表面膜における、あるいはこれらの膜の界面での転位の発生を促進することは可能である。
【００５１】
一般に、エピタキシーは数100°Ｃの温度で実施する。従って、格子適合性の基準は室温で考慮する必要はない。例えば、様々な膜と機械的なキャリヤ（基板）との間の熱膨張の差に関連した熱起源の応力の役割を査定することは重要である。
【００５２】
任意に原子の熱拡散を追加した、表面膜の結晶マトリックスにおける原子のボンバードによる注入を使って、表面膜の結晶パラメータを変えることが可能であるという事実を用いてもよい。ボンバードによる注入の一変形例は、シリコンにおけるドーピング剤の拡散のような原子の熱拡散だけをもとにした方法を用いても良い。イオン注入の例として、結晶シリコンへのホウ素の注入を述べておく。これは、挿入したものの0.0014Å/atomの結晶格子の減少につながる。表面膜が機械的キャリヤに強く付着すると、シリコン膜は伸張状態で載置する。同様にして、ゲルマニウムの注入の効果は0.0022Å/atomの結晶格子の増加につながる。表面膜が機械的キャリヤに強く付着すると、シリコン膜は圧縮状態で載置する。
【００５３】
前述のように犠牲酸化を介した薄化によってコンプライアンスを行ったこのシリコン膜の場合には、注入は酸化膜の除去の前に行うと有利である。例として、数1015/cm2から数1016/cm2のオーダーのドーズによって、110keVの領域のエネルギーでの0.4μｍ近傍の厚さの酸化膜を介したホウ素の注入によって、この膜の深さがイオン注入の深さに一致するので非常に薄いシリコン膜をホウ素リッチにすることができる。
【図面の簡単な説明】
【図１】 本発明のコンプライアント基板の実施形態の第１の例であって、結晶ゾーンが微小キャビティの場合の側面図を示したものである。
【図２】 本発明のコンプライアント基板の実施形態の第２の例であって、結晶ゾーンが結合界面を備えた場合の側面図を示したものである。
【図３】 本発明のコンプライアント基板であって、結晶ゾーンが結合界面と中間層とを備えた場合の側面図を示したものである。
【図４】 本発明のコンプライアント基板であって、結晶ゾーンが２つの中間層間の結合界面を備えた場合の側面図を示したものである。
【図５】 温度及び表面ラフネスに関係したSiO2-SiO2結合に対する結合エネルギーの変化を示すグラフを示している。
【符号の説明】
１，１４，２１，３１ キャリヤ
２ 犠牲層
３；１１，１５，１６；２４，２５ 結合手段
４，１３，２３，３４ 薄層
５，２０，３０ コンプライアント基板
【発明の属する技術分野】
本発明は、コンプライアント（compliant）基板、すなわち、付着された構造（最小可能応力を受けるようにヘテロエピタキシーによって基板表面上に堆積された層でもよい）によって誘起された応力を受容することができる基板に関するものである。
【０００２】
【従来の技術及び発明が解決しようとする課題】
エレクトロニクス及びオプトエレクトロニクス利用においては、多くの半導体材料、特にIII-V族のような化合物半導体を要求されている。しかしながら、現在、例えば、シリコン、ガリウム砒素、シリコン炭化物およびインジウムリン化物のようなある種の半導体についての固体基板の製造の方法しか知られていない。他の半導体に対しては、選択された方法は、結晶格子網（crystalline network）が成長する半導体層の格子網に適合する基板上でのヘテロエピタキシャル成長である。
【０００３】
しかしながら、層と基板との間に形成した界面における格子パラメータに適合しなければならないという制限は、所望の層に適合する格子網を有する基板を見つけることはまれであるので、成長する層の数及びその多様性を厳しく制限する。例えば、GaN、AlN及びInNのヘテロエピタキシャル成長に完全に適合する固体基板はない。
【０００４】
適合の悪い基板の使用は非常に質の悪い層の成長につながる。特に、層厚が臨界値（格子網の適合悪さが大きくなるほど、減少する）を越えるや否や、構造欠陥（特に転位）の生成を通して、ヘテロエピタキシャル層における応力が開放される。
【０００５】
これらの問題を克服するために、厚い基板におけるエピタキシーの専門家は、バッファ層の積み重ねの形成を含む成長法を使用してきた。このバッファ層の積み重ねの目的は、主にエピタキシー面における、２つの材料の間の熱膨張係数の差によって、基板とエピタキシャル成長した層との間の格子パラメータの差によって誘起された応力の吸収を可能にすることである。この層の場合、エピタキシャル層の成長する際の温度も考慮するべきパラメータである。バッファ層のこの積み重ねは、所望の層であるエピタキシャル成長層を終端するために使用する表面層（superficial layer）で終端する。しかしながら、この全ノウハウを使用するときさえ、得られる材料は常に結晶欠陥を含んでおり、エレクトロニクス及びオプトエレクトロニクス素子を製造するにはしばしば品質が不十分である。
【０００６】
この問題を改善するため、コンプライアント基板についての様々な研究が行われてきた。一例として例えば、Y.H.LOによってAppl.Phys.Lett. 59(18)（1991年10月28日）において発表された論文“New Approach to Grow Pseudomorphic Structures over the Critical Thickness”が挙げられる。この分野では、コンプライアント基板とは本質的にその結晶格子（格子パラメータ）が層に適合されることが必要とされない結晶基板であり、ヘテロエピタキシャル層が成長したとき、層の成長に関係した応力の緩和が、ヘテロエピタキシャル層で生ずるのではなく、コンプライアント基板自体あるいは界面において生ずる性質を有するように成長することが望まれているものである。この場合、非常に品質の高いヘテロエピタキシャル層を得ることができ、原理的にはコンプライアント基板は結晶格子網上でいかなる種類の層の成長も可能にする。
【０００７】
コンプライアント基板の製造は３つグループに分類される。
【０００８】
第１のグループは、自己支持型の非常に微細な（数ｎｍ）基板であり、広い表面積を得ることを要求されている場合は、製造が困難であり、事実上不可能なものである。この点については、参考として、F.E.EJECKAM et al.によってAppl.Phys.Lett. 70(13)（1997年3月31日）において発表された論文“Lattice Engineered Compliant Substrate for defect-free Hetero-epitaxial Growth”が挙げられる。
【０００９】
第２のグループは、基板上のSOI（Silicon-On-Insulator）構造に関係する。この場合、得られた表面膜は非常に薄く、下の絶縁層は薄膜の成長の間、温度の効果で変形する傾向がある。
【００１０】
第３のグループは、いわゆる“捻り結合（twist bonding）”型の構造に関係する。この場合、引き続きコンプライアンスと呼ばれる応力緩和が生ずる薄膜は、結晶網が方向付けられていない同じ種類の２つの結晶基板についてその一方の基板を非常に薄い層になるまで薄くすることによって分子付着（molecular adhesion）を通してその２つの結晶基板を結合することによって形成する。この点については、参考として、F.E.EJECKAM et al.によってAppl.Phys.Lett. 71(6)（1997年8月11日）において発表された論文“Dislocation-free InSb Grown on GaAs Compliant Universal Substrates”が挙げられる。この方向付けのない結合は、界面近傍において、薄くした層において見つけられる転位の形成を引き起こし、それによってヘテロエピタキシャル層がその界面の上に成長したときに、その層が応力を適合させる。
【００１１】
これらの従来技術におけるコンプライアント基板は使用に制限がある。自己支持型膜に対しては、制限は、数mm2の面上、及びさらに数10cm2の面上に数nmの膜を形成することの困難性あるいは実質的な不可能性に帰する。このような膜厚では、扱いが十分に確立した材料はない。SOI構造に対して、制限は基板の完全でないコンプライアンスに帰する。これは、応力を吸収するために変形する（あるいはずれる）絶縁体の能力に関係している。この結果を達成するため、高温で熱処理、及び／又は（例えば、二酸化シリコンタイプの絶縁体にホウ素やリンをドープして）適合した組成にしなければならない。これらの熱処理はエピタキシャルされる層に必ずしも整合しない。第３のグループの基板では、大きな面上で欠陥のない結合を得ること、及び、層を非常に薄くすることは困難である。さらに、この技術は、コンプライアントな性質をこのタイプの構造に伝える転位の数及び種類を適当に制御することが望まれているならば、２つの基板間の結晶方位の適合性の乏しさを越える非常に優れた制御を必要とする。
【００１２】
２つの材料の間での密な結合が分子付着によって得られることも周知である。いくつかの場合には、結合時に表面上に存在する終端に関連して生ずる。例えば、用語親水性結合あるいは疎水性結合が使用される。
【００１３】
表面の親水性は一般に、OH水酸基で表面を飽和する（シリコンに対しては、例えば、表面密度4.6/nm2）ことを目的とする化学洗浄によって得られる。それで、水分子はこれらのサイトに自然に吸着することができる。準備された２つの面の接触は、室温でさえ大きな結合エネルギー（シリコン酸化物／シリコン酸化物結合の場合には0.1J/m2）での付着となる。引き続く熱処理は、界面に存在する結合の発達によって強化する。従って、SiO2-SiO2結合に対しては、低温（通常300℃以下）での熱処理は、初期のSi-O-Si結合の開始を介して、２つの表面を相対する水酸基間の水素結合をもたらす。従って、結合エネルギーは900℃で2J/m2の結合エネルギーに達するまで温度と共に規則的に増加する。
【００１４】
それに対して、疎水性結合（すなわち、水分子あるいは水酸基を含まない結合）では、裸の酸化物を除去するために一般に表面をはがす。はがすために用いる洗浄は例えばシリコンの場合、表面を主にSi-H終端で飽和する。結合抵抗（bonding resistance）は、ファンデルワールス型の引力によって保証され、シリコン-シリコン結合に対して室温で測定される結合エネルギーは（およそ10mJ/m2)、理論計算によく関係している。温度の上昇とともに、Si-Si結合は２つの接触面の再構成によって形成される。
【００１５】
この結合メカニズムは、ラフネスや平坦性が十分に低ければ、多くの材料に対して生ずる。用いられるこれら２つの方法は、熱処理及び表面ラフネスを加えた表面処理に関連して異なる接触材料間の結合力を制御することが可能であることをよく照明している。この結合エネルギーの発達の一例は以下の文献に記載されている：J.Micrmech.Microeng. 2(1992),頁158-160に掲載のY.BACKLUND et al.による“Mechanism for Silicon Direct Bonding”（特に図１を見よ）。この結合エネルギーは、結合界面でこの界面に平行に、刃の挿入による効果で界面結合に亀裂を成長することを利用する方法によって決定する。
【００１６】
1989年に、研究者の中には、GaAs/InGaAs/GaAsの多重膜（以前はこの構造によく適合する基板上に作られていた）と酸化シリコンキャリヤとの間に結合を形成する分子付着を用いる可能性について議論する者もいた。特定の表面準備によって低結合力を得ることはできる。この点については、参考として、J.F.KLEM et al.によってJ.Appl.Phys. 66(1)（1989年7月第1週）に発表された論文“Characterization of Thin AlGaAs/InGaAs/GaAs Quantum-well Structure Bonded Directly to SiO2/Si and Glass Substrates”が挙げられる。
【００１７】
半導体材料、あるいは結晶か否かを問わず固体材料への希ガスあるいは水素のボンバードによる注入は、注入種の平均侵入深さに近い深さに微小キャビティあるいは微小板を形成することが可能である。これらの欠陥の形態（サイズ、形状等）は熱処理の間に変化するかもしれないし、特にこれらのキャビティがこれらのサイズを成長させるかもしれない。材料のタイプ特にその機械的性質に依存して、これらのキャビティは、熱処理の条件に従って、“膨れ（blister）”と呼ばれる表面変形を誘起する。このような変形を得るために制御を必要とする最も重要なパラメータは、注入中に入れた気体のドーズ(dose)、気体種の注入深さ、及び注入中に加えられる加熱スケジュールである。例として、エネルギー40keVの3×1016H+/cm2のドーズでシリコンウェーハに水素を注入すると、平均深さ330nmでおよそ150nm厚さの微小キャビティの連続埋め込み層が形成される。連続層によって、ある厚さにわたって一様に分散した微小キャビティを含む層を意味する。これらの微小キャビティは細長い形状をしている（従って、“微小板”ともいう）。これらのサイズは、例えば、長さ6nmのオーダーで、厚さ2原子面である。熱処理を700℃で30分間行うと、微小キャビティは拡大し、そのサイズは例えば長さが6nmから50nmまで、厚さで4-6nmの数原子面まで増加する。一方、注入面に乱れがないことは注目されたい。キャビティサイズ及びこれらのキャビティ内での圧力は表面変形を誘起するには十分の大きさではない。これによって、微小亀裂（あるいは微小キャビティあるいは微小板）を含むが表面劣化がないゾーンを有する埋め込み欠陥の連続層が形成される。
【００１８】
微小キャビティの存在は、例えばシリコン基板における注入平均深さRpのでのヘリウムボンバードによって行った注入の場合にも見られる。この場合には、得られるキャビティは1000℃のオーダーのアニール温度でさえ存在する。これらの欠陥は、材料において強力で深い弱さの原因となる。
【００１９】
【課題を解決するための手段】
従来技術の欠点を改善するため、本発明は、他の材料のヘテロエピタキシャル成長を始めるため使用すべき材料の薄膜を供給するコンプライアント基板を提案するものである。薄層及び／又は結合手段がエピタキシャル材料のエピタキシャル成長の間に生ずる応力の全てあるいはその一部を受容して、その結果、エピタキシャル材料においてこれらの応力が生ずるのを防ぐように、埋め込み領域（embedded region）と呼ばれる結合手段によって基板の残部（remainder）にその薄層を結合する。
【００２０】
次に堆積する材料に相対するこのような構造のコンプライアント特性は、格子パラメータ、熱膨張係数、及び埋め込み領域の存在の差に関係するものである。定義によって、このコンプライアント基板の目的は、埋め込み領域、薄層でも可能であるが、応力の緩和によって堆積材料の膜の応力を適合される。
【００２１】
方法の一変形例は、エピタキシーのために発芽膜（germination film）を形成する薄膜の結晶パラメータを修正し、その結果、得られる層のエピタキシャル成長の前に応力状態を変えるために、表面薄膜に異種原子を入れることを含んでいる。
【００２２】
このようなコンプライアント基板は原理的に、エピタキシーによる材料の成長以外の原因による応力の吸収のために用いられてもよいこともわかった。実際、このコンプライアント基板はいかなる応力供給構造を受けるために用いてもよい。
【００２３】
従って、本発明の目的は、キャリヤと該キャリヤの表面上に形成した少なくとも一つの薄層とを備え、一体の形で応力供給構造を受けることが意図されているコンプライアント基板であって、そのキャリヤとその薄層が結合手段によって互いに結合され、前記構造によってもたらされた応力の全てあるいはその一部が薄層及び／又は結合手段に吸収されているコンプライアント基板において、前記結合手段が結合ゾーン、すなわち、微小キャビティの層及び／又は結合エネルギーが前記応力の吸収を可能にするように制御される結合界面、の中から選択された少なくとも一つの結合ゾーンを備えていることを特徴とするコンプライアント基板を提供することである。
【００２４】
結合ゾーンは欠陥層、例えば、微小キャビティ層であってもよい。欠陥層は一あるいは二以上の気体種のボンバードによる注入を通して形成されてもよい。これらの気体種は希ガス、水素、及びフッ素の中から選択されてもよい。ドーピング剤は一あるいは二以上の気体種に関係していてもよい。一あるいは二以上の注入された気体種の拡散を行うことも可能である。注入の後に欠陥が成長できるように熱処理を行ってもよい。ボンバードによる注入が特に基板表面を介して行われ、基板表面と微小キャビティ層との間の領域が前記薄層を規定する。任意に、基板表面と微小キャビティ層との間の領域を薄くして前記の薄層を形成する。ボンバードによる注入が、前記基板表面に支持される犠牲層を介して行われてもよく、その犠牲層はその後で除去される。
【００２５】
注入は基板表面を介して行われ、この表面が第１の薄層を支持し、その基板表面と微小キャビティ層との間の領域が第２の薄層を規定する。微小キャビティ層は第１の薄層と基板との間の界面の近傍に形成される。ボンバードによる注入は、第１の薄層で支持される犠牲層を介して行われてもよく、その犠牲層はその後で除去される。
【００２６】
結合エネルギーは表面準備及び／又は熱処理及び／又は界面における欠陥の形成によって制御されてもよい。これらの欠陥は、例えば、ボンバードによる注入を通して及び／又は欠陥を結合することによって形成されてもよい。この欠陥の形成は一般に結合界面を弱くする。表面準備はラフネス及び／又は親水性の制御であってもよい。ウェーハラフネスは例えばＨＦによる化学攻撃によって得られてもよい。親水性はＲＣＡタイプの化学洗浄によって得られてもよい。結合ゾーンは薄層とキャリヤとの間に少なくとも一つの中間層も備えている。中間層は応力を緩和することができる非均質性を有するように形成されてもよい。例として、粒界結合、成長線、異物（inclusion）等が挙げられる。この層はその表面の全部あるいは一部をエッチングしてもよい。中間層は金属層または金属合金層であってもよい。
【００２７】
結合手段は、微小キャビティとその微小キャビティの上または下のいずれかに配置した結合界面とを備えてもよい。
【００２８】
特別な一応用では、薄層が第１の結晶材料から成り、前記構造を形成する第２の結晶材料に対してヘテロエピタキシャル成長の種として用いられることが意図されている。この薄層は、前記基板のコンプライアンスを促進するために、前記第１の結晶材料に異種原子を入れることを通しての応力付与の前の層であってもよい。異種物質がボンバードによる注入及び／又は拡散による挿入を介して入れられてもよい。この注入は犠牲層を介して行われてもよい。この異種原子は薄層のドーピング剤であってもよい。この第１の結晶材料は特に半導体であって、例えば、SiあるいはGaAsあってもよい。このようなコンプライアント基板は、GaN、SiGe、AlN、InN及びSiCの中から選択された結晶材料のヘテロエピタキシャル成長に対して有利に用いてもよい。
【００２９】
【発明の実施の形態】
本発明は、添付の図面を参照して非制限的な以下の記載を読むことによって、よりよく理解され、かつ他の利点及び特別な態様が明らかになる。
【００３０】
好適な例によって、明細書の残りは、ヘテロエピタキシーによる材料の堆積用のコンプライアント基板を製造することに関係している。
【００３１】
粒子種（例えばイオン）の注入を行った基板から薄い膜厚の膜を得ることが可能であって、この注入は、その粒子種の平均侵入深さの近傍の深さに欠陥の層を形成することが可能であって、その欠陥層は基板とその欠陥層との間にその薄い膜厚の膜を規定するものである。この粒子種は、形成される欠陥の層が薄い薄膜の膜が受ける応力を受容することができるように選択される。欠陥層の役割は、水平面（表面に平行）における応力がないままにする間、薄い膜厚の膜を支持する（表面に垂直方向の、垂直方向作用）ことでもある。ある場合には、例えば、欠陥サイズを大きくして、欠陥を融合してより大きなサイズのクラスターとし、層が応力受容により適合するようにするために欠陥の分散を変えるために、注入段階の後で、基板に熱処理を行うことが必要になるかもしれない。
【００３２】
微小キャビティ型の欠陥の生成を可能にすることが周知である希ガスあるいは水素、あるいはその組み合わせの中から粒子種を選ぶことが好ましい。この場合には、それ以上では粒子種の注入が“膨れ”型の表面変形を誘起する傾向が強い臨界ドーズより低いが、それらの微小キャビティを生成するために十分なドーズを選択しなけらばならない。例として、シリコンの場合には、3×1016/cm2のドーズで水素イオンを注入することを選択してもよい。しかしながら、この臨界ドーズは注入条件とドーピングのタイプとに関係していることが特定されなければならない。
【００３３】
膜厚は注入エネルギーの選択によって決定しなければならない。（優れたコンプライアンスを保証するのに必要である）非常に薄い膜を形成するために、低い注入エネルギーを選択しなければならない。例えば、シリコン及び水素イオンの場合には、エネルギーは1keVから10keVの間で選択することが好ましい。この範囲では、膜を5nmから60nmの間の膜厚に形成することが可能である。所定の膜厚を直接供給するエネルギーより大きなエネルギーを用いた注入によって得られた膜を薄くすることによって、所定の膜厚を得ることも可能である。
【００３４】
場合によっては、表面層、例えば、シリコン酸化物層を介して注入することは有利であるかもしれない。この場合には、もはや非常に低いエネルギーを用いることは必要ない。犠牲層の除去で非常に薄い表面層を得るには十分であるかもしれない。
【００３５】
図１（ａ）から図１（ｃ）はこの最後の例を示している。図１（ａ）は、単結晶シリコンからなる基板１であって、例えば、犠牲層として働くシリコン酸化物層２によって被覆されたもの側面図を示している。図１（ｂ）は、酸化物層２を介して基板１に水素イオンを用いてイオン注入している段階を示している。注入は上述の条件で行った。微小キャビティあるいは微小板の層３が得られ、酸化物層２に隣接する薄膜４の層を決定する。この酸化層の存在のため、薄層４の膜厚は減少して、非常に正確に調整してもよい。次に酸化物層２を化学衝撃によって除去し、かつ、コンプライアント基板５が図１（ｃ）に示したように得られる。すなわち、微小キャリヤと（エピタキシーされる材料の種として用いられる）薄層４とから形成されたアセンブリがコンプライアント層を形成する。任意で、層３の微小キャビティのサイズを増加するために熱処理を実施する。
【００３６】
いくつかの応用に対して、イオン注入も２つの単結晶層を介して行ってもよい。基板に形成された第１の単結晶層は、基板表面と注入によって誘起された微小キャビティの層との間に厚さを有する。第２の単結晶層を基板上に堆積あるいは基板へ転写（transfer)してもよい。例として、選択された基板は、犠牲層の方法によって薄膜化することに関連した仏国特許第2 681 472号公開公報に記載されたような方法を用いてシリコン基板上に転写した（例えば、3nm厚の）GaAsの薄層から成る構造であってもよい。次に、シリコン酸化物の犠牲層を、所定の深さに水素注入することができるように構造上に堆積する。シリコンへの水素注入は、シリコン内の、GaAs/Si界面の深さに非常に近接した深さ、例えば数nm、あるいは数10nmの深さに微小キャビティを形成するように、犠牲酸化物層及びGaAs層を横切って行う。実施形態の一変形例は、GaAs及びシリコンの間の界面の近傍に微小キャビティを形成することを含む。
【００３７】
前述のように、結合力は多くのパラメータ（表面上の化学種のタイプ、行われる加熱スケジュール、初期表面ラフネス）に依存する。しかしながら、これらの力は、結合エネルギーを制御することができるように制御してもよい。これらの結合力は、材料の薄いエピタキシャル層の存在によって生じ、かつ格子パラメータの差、熱膨張係数の差によって誘起された応力であって、分子付着を介した結合によって誘起された応力を考慮した応力に関係して説明されてもよい。例として、単結晶シリコンウェハーの親水性結合に対して、仏国特許第2 681 472号公開公報に記載されたような半導体材料の薄膜を形成する方法を用いて、非常に薄い膜厚（5nm以下）の酸化物層上のシリコンの非常に薄い層（10nm以下）を得ることが可能である。仏国特許第2 681 472号公開公報に開示された方法に比較した、この場合における独創性は結合力の最終制御、すなわち、低温でのアニーリング（通常、6×1016H+/cm2のオーダーの水素注入ドーズで450℃で30分間）及び機械的研磨による破壊の後に関係している。得られる結合力の一例を図５にグラフで示す。例えば、２つの接触面に対して6.25 A rms（1×1μm分析面のAFM測定）の表面ラフネスを伴ったSiO2-SiO2結合に対しては、250mJ/m2のオーダーの結合エネルギーが800℃での処理後に得られる。
【００３８】
図２（ａ）から図２（ｃ）は実施形態の例を示したものである。図２（ａ）は、単結晶シリコンからなる基板１０であって、その一面がシリコン酸化物層１１によって被覆されたものの側面図を示している。酸化物層１１を介して、水素イオンを注入して破壊層を誘起する。微小キャビティ層１２を得て、それと酸化物層１１との間にシリコンの非常に薄い領域１３を規定する。図２（ｂ）も、シリコン酸化物の非常に薄い層１で被覆した他のシリコン基板１４の側面図を示している。基板１０及び１４は、その酸化物層１１及び１５の分子付着によって一体に形成される。次に、適当な熱処理を介して、層１２の微小キャビティは、亀裂を得て、基板１０を２つの部分に分離するように合体してできたものである。領域１３の自由面を研磨してヘテロエピタキシーのための薄層を形成する（図２（ｃ）を見よ）。酸化物層１１及び１５を結合界面１６によって結合する。
【００３９】
結合界面／基板に対して種（seed)／結合ゾーンとして働く薄膜構造は、仏国特許第2 681 472号公開公報に開示された方法以外の方法によって得てもよい。示唆として、分子付着による結合と削り及び磨くによる薄め化をもとにした方法を挙げてもよい。リフトオフエピタキシーによって転写した薄層を用いることも可能である。文献には特に、例えば、GaAsのようなIII-V材料の薄膜を得るための多くの例が記載されている。基礎基板からコンプライアントになる基板への種として使用する薄層を転写するために、キャリヤハンドルを使用することも可能である。
【００４０】
結合力を制御するために、この界面に存在する多くの結合欠陥（すなわち、非結合ゾーン）を利用することも可能である。
【００４１】
以前に提唱された解決策の一つは、応力を吸収するための薄層にとって十分に低いが離れることはない、結合力を種として用いられる薄層とキャリヤとの間に得ることである。
【００４２】
この方法の一変形例は、これらの結合力と中間層の存在を利用することを含んでおり；これらの中間層は構造のコンプライアント性質を強化することができるからである。さらに正確には、この場合には、種膜と表面との間の結合力だけでなく、応力を説明するために異なる層と異なる薄層との間の付着力に対して考慮することである。
【００４３】
図３はこのようなコンプライアント基板の側面図である。コンプライアント基板２０は、キャリヤ２１、ヘテロエピタキシーの種として作用することが意図された薄層２３で被覆した中間層２２とを備えている。中間層２２は結合界面２４を介してキャリヤ２１に結合している。
【００４４】
例として、中間層２２に対して、機械的性質（変形）が応力の大部分を吸収するような金属を使用する。例えば、仏国特許第2 681 472号公開公報に記載された方法は、発芽（種成長：germination）のために用いた半導体の薄層２３を得るために使用してもよいが、薄層２３を中間層２２と一体に形成するため、Au(95%)−Sn(5%)を含む金属化合物あるいはAl(5%)-Cu(95%)を含む化合物が用いられる。これらの金属化合物は、エピタキシーが通常行われる温度（900-1000°C）に適合する広い温度範囲にわたって粘性のある性質を有する。例として、Pd、Pt、シリサイド、金属合金、金属−基板合金の使用が挙げられてもよい。
【００４５】
中間層はいわゆる適当にキャリヤを形成する基板の部分も被覆してもよい。これは図４で示しており、コンプライアント基板３０は第１の中間層３２で被覆したキャリヤ部３１と、第２の中間層３３と、種として用いられる薄層３４とを備えている。次に結合界面３５は、２つの中間層３２及び３３との間で飽和している。これらの中間層は同じ種類であっても異なる種類であってもよい。
【００４６】
薄層上及び任意でキャリヤ基板上への中間層の形成は、キャリヤ基板上で種として用いられる中間層／薄層の転写の前に行われる。中間層はアモルファス、多結晶、あるいは結晶タイプの固体である。同じ材料あるいは異なる材料において、一あるいはそれ以上の副層（sub-layer）を形成しても、及び／又は一あるいはそれ以上の界面を形成してもよい。
【００４７】
適合可能な薄層上及び任意でキャリヤ基板上への中間層の形成は以下のいずれかの方法によって行われる：
−従来の薄層真空堆積法（蒸着、陰極スプレー、CVD、MBE...）を用いる、
−電気化学的堆積法（電気分解法、無電解メッキ...）による、
−薄層転位法（分子付着によって結合して薄くし、仏国特許第2 681 472号公開公報に記載した方法を用いて結合して薄くし、中間層（すでに薄層に付けられた）をキャリヤとして作用するハンドルを介して結合し、ハンドルを除去する）による
−表面からある厚さの変換（conversion）による。この変換は例えば、酸化あるいは窒化によって行ってもよい。酸化を用いるならば、それは、熱的に、あるいは、陽極的に、あるいは、他の方法（酸素プラズマ、酸素注入...）を用いて得てもよい。酸化は複数の酸化法の組み合わせを介して行ってもよい。
−変形可能な多孔性層の形成を可能にする方法を用いる。
【００４８】
コンプライアント基板の製造において、表面膜の厚さは極端に重要であってもよい。場合によっては、非常に薄い膜厚の表面層を形成することできることが必要である。薄膜を薄くするのにいくつかの方法を用いてもよい。非制限的な方法を以下に挙げる：イオン研磨、化学エッチング、犠牲層の形成（表面層の酸化、窒化による、...）及び様々な方法によるこの犠牲層の除去。
【００４９】
種として働く薄層がシリコンである一応用では、この膜は、SINOX法あるいは例えば仏国特許第2 681 472号公開公報に記載されているようないわゆるウェハー結合と呼ばれる分子付着法を行って形成したシリコンオン絶縁体（silicon-on-insulator）構造の上膜であってもよい。この場合には、薄くする前のシリコンの膜厚は、例えば、0.2μmのオーダーである。蒸気雰囲気下での1000°Ｃで70分間の表面シリコン膜の熱処理によって、約0.4μm厚のシリコン酸化物膜の形成を行う。このため、表面シリコン膜は1nmから数10nmのオーダーの薄い膜厚に薄くなる。表面のシリカ膜の化学的除去を10％フッ化水素酸を用いて行う。このシリコン膜のこの薄化段階は、シリコンの非常に薄い膜に対しては、高温で水素雰囲気での表面の熱処理によって、実施されると有利である。例えば、1150°Ｃの領域の温度で10分間の処理は、自由シリコン表面の結晶再構成を行わせる。同時に、数nmのシリコン膜の薄化が明らかになる。
【００５０】
コンプライアンスへのアプローチでは、原理の一つは、コンプライアンスの膜を介してエピタキシー関係応力の緩和を可能にすることである。エピタキシーの前に、物理的パラメータの変化、行われる堆積法の種類と性質に依存する化学的性質の変更を介して、室温で種として働く表面層における応力を導入することは有利である。これらの方法は、堆積応力の引き続く緩和を促進する目的で行う。材料に予め応力をかけておくことによって、コンプライアンスの表面膜における、あるいはこれらの膜の界面での転位の発生を促進することは可能である。
【００５１】
一般に、エピタキシーは数100°Ｃの温度で実施する。従って、格子適合性の基準は室温で考慮する必要はない。例えば、様々な膜と機械的なキャリヤ（基板）との間の熱膨張の差に関連した熱起源の応力の役割を査定することは重要である。
【００５２】
任意に原子の熱拡散を追加した、表面膜の結晶マトリックスにおける原子のボンバードによる注入を使って、表面膜の結晶パラメータを変えることが可能であるという事実を用いてもよい。ボンバードによる注入の一変形例は、シリコンにおけるドーピング剤の拡散のような原子の熱拡散だけをもとにした方法を用いても良い。イオン注入の例として、結晶シリコンへのホウ素の注入を述べておく。これは、挿入したものの0.0014Å/atomの結晶格子の減少につながる。表面膜が機械的キャリヤに強く付着すると、シリコン膜は伸張状態で載置する。同様にして、ゲルマニウムの注入の効果は0.0022Å/atomの結晶格子の増加につながる。表面膜が機械的キャリヤに強く付着すると、シリコン膜は圧縮状態で載置する。
【００５３】
前述のように犠牲酸化を介した薄化によってコンプライアンスを行ったこのシリコン膜の場合には、注入は酸化膜の除去の前に行うと有利である。例として、数1015/cm2から数1016/cm2のオーダーのドーズによって、110keVの領域のエネルギーでの0.4μｍ近傍の厚さの酸化膜を介したホウ素の注入によって、この膜の深さがイオン注入の深さに一致するので非常に薄いシリコン膜をホウ素リッチにすることができる。
【図面の簡単な説明】
【図１】 本発明のコンプライアント基板の実施形態の第１の例であって、結晶ゾーンが微小キャビティの場合の側面図を示したものである。
【図２】 本発明のコンプライアント基板の実施形態の第２の例であって、結晶ゾーンが結合界面を備えた場合の側面図を示したものである。
【図３】 本発明のコンプライアント基板であって、結晶ゾーンが結合界面と中間層とを備えた場合の側面図を示したものである。
【図４】 本発明のコンプライアント基板であって、結晶ゾーンが２つの中間層間の結合界面を備えた場合の側面図を示したものである。
【図５】 温度及び表面ラフネスに関係したSiO2-SiO2結合に対する結合エネルギーの変化を示すグラフを示している。
【符号の説明】
１，１４，２１，３１ キャリヤ
２ 犠牲層
３；１１，１５，１６；２４，２５ 結合手段
４，１３，２３，３４ 薄層
５，２０，３０ コンプライアント基板
Claims (22)
- キャリヤ（１，１４，２１，３１）と該キャリヤの表面上に形成した少なくとも一つの薄層（４，１３，２３，３４）とを備え、一体の形で応力供給構造を受けることが意図されているコンプライアント基板（５，２０，３０）であって、そのキャリヤとその薄層とが、前記構造によってもたらされた応力の全てあるいはその一部を吸収するように意図された結合手段（３；１１，１５，１６；２４，２５）によって互いに結合されるコンプライアント基板において、
前記結合手段が、微小キャビティの層及び／又は前記構造によってもたらされた応力の全てあるいはその一部を吸収するように制御された結合エネルギーを有する結合界面、の中から選択された少なくとも一つの結合ゾーンを備えていることを特徴とするコンプライアント基板。 - 一体の形で応力供給構造を受けることが意図されているコンプライアント基板（５）の製造方法であって、
キャリヤ（１）を提供するステップと、
一あるいは二以上の気体種のボンバードによる注入を通して微小キャビティの層（３）を形成するステップと、
を含み、
前記注入が、前記キャリヤの表面を介して行われ、前記キャリヤの表面と前記微小キャビティの層との間の領域が薄層（４）を規定し、
前記キャリヤと前記薄層とが、前記構造によってもたらされた応力の全てあるいはその一部を吸収するように意図された前記微小キャビティの層（３）によって互いに結合されることを特徴とするコンプライアント基板の製造方法。 - 気体種が希ガス、水素、及びフッ素の中から選択されることを特徴とする請求項２に記載のコンプライアント基板の製造方法。
- 一あるいは二以上の注入された気体種の拡散を行うことを特徴とする請求項２に記載のコンプライアント基板の製造方法。
- 注入の後に熱処理を行うことを特徴とする請求項２に記載のコンプライアント基板の製造方法。
- 前記キャリヤの表面と微小キャビティ層との間の領域を薄くして前記の薄層を形成することを特徴とする請求項２に記載のコンプライアント基板の製造方法。
- ボンバードによる注入が、前記キャリヤの表面に支持される犠牲層（２）を介して行われ、その犠牲層はその後で除去されることを特徴とする請求項２に記載のコンプライアント基板の製造方法。
- 前記注入が前記キャリヤの表面を介して行われ、前記キャリヤの表面が第１の薄層を支持し、前記キャリヤの表面と微小キャビティ層との間の領域が第２の薄層を規定することを特徴とする請求項２から請求項５のいずれか一項に記載のコンプライアント基板の製造方法。
- 微小キャビティ層が、前記第１の薄層と前記キャリヤとの間の界面の近傍に形成されることを特徴とする請求項８に記載のコンプライアント基板の製造方法。
- ボンバードによる注入が、第１の薄層で支持される犠牲層を介して行われ、その犠牲層はその後で除去されることを特徴とする請求項８または請求項９のいずれかに記載のコンプライアント基板の製造方法。
- 一体の形で応力供給構造を受けることが意図されているコンプライアント基板の製造方法であって、
キャリヤ（１０）を提供するステップであって、前記キャリヤ（１０）の一つの表面が、結合手段（１１）によって覆われる、ステップと、
一あるいは二以上の気体種のボンバードによる注入を通して微小キャビティの層（１２）を形成するステップであって、前記注入が、前記キャリヤの表面を介して行われ、前記キャリヤの表面と前記微小キャビティの層との間の領域が薄層（１３）を規定する、ステップと、
第二キャリヤ層（１４）を提供するステップであって、前記第二キャリヤ（１４）の一つの表面が、第二結合手段（１５）によって覆われる、ステップと、
前記構造によってもたらされた応力の全てあるいはその一部を吸収するように制御された結合エネルギーを有する結合界面（１６）によって、前記結合手段（１１）と前記第二結合手段（１５）とを結合するステップと、
を含み、
制御された結合エネルギーを有する前記結合界面が表面準備及び／又は熱処理及び／又は界面における欠陥の形成に起因して形成されることを特徴とするコンプライアント基板の製造方法。 - 表面準備に起因して形成された界面が、その表面の少なくとも一つがラフネス及び／又は親水性の制御を行った界面であることを特徴とする請求項１１に記載のコンプライアント基板の製造方法。
- 前記結合ゾーンが、薄層（２３；３４）とキャリヤ（２１；３１）との間に少なくとも一つの中間層（２２；３２，３３）も備えたことを特徴とする請求項１に記載のコンプライアント基板。
- 中間層（２２；３２，３３）が金属層または金属合金層であることを特徴とする請求項１３に記載のコンプライアント基板。
- 少なくとも一つの中間層が、応力を緩和することができる非均質性を有するように形成されたことを特徴とする請求項１３に記載のコンプライアント基板。
- 結合手段が、微小キャビティとその微小キャビティの上または下のいずれかに配置した結合界面とを備えたことを特徴とする請求項１または請求項１３から請求項１５のいずれか一項に記載のコンプライアント基板。
- 前記薄層（４，１３，２３，３４）が第１の結晶材料から成り、前記構造を形成する第２の結晶材料に対してヘテロエピタキシャル成長の種として用いられる前の層であることを特徴とする請求項１または請求項１３から請求項１６のいずれか一項に記載のコンプライアント基板。
- 前記薄層が前記第１の結晶材料に対して異種の原子を含む応力付与の前の層であり、前記異種原子の存在が前記基板のコンプライアンスを促進することを特徴とする請求項１７に記載のコンプライアント基板。
- 前記異種原子がボンバードによる注入された原子及び／又は拡散した原子であることを特徴とする請求項１８に記載のコンプライアント基板。
- 前記異種原子が薄層のドーピング剤であることを特徴とする請求項１８または請求項１９のいずれかに記載のコンプライアント基板。
- 前記第１の結晶材料が半導体であることを特徴とする請求項１７から請求項２０のいずれかに記載のコンプライアント基板（５，２０，３０）。
- 請求項１７から請求項２１のいずれか一項に記載のコンプライアント基板（５，２０，３０）を用いたGaN、SiGe、AlN、InN及びSiCの中から選択された結晶材料をヘテロエピタキシャル成長させる方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9801061A FR2774511B1 (fr) | 1998-01-30 | 1998-01-30 | Substrat compliant en particulier pour un depot par hetero-epitaxie |
| FR98/01061 | 1998-01-30 | ||
| PCT/FR1999/000187 WO1999039377A1 (fr) | 1998-01-30 | 1999-01-29 | Substrat compliant en particulier pour un depot par hetero-epitaxie |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002502121A JP2002502121A (ja) | 2002-01-22 |
| JP4994530B2 true JP4994530B2 (ja) | 2012-08-08 |
Family
ID=9522385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000529746A Expired - Fee Related JP4994530B2 (ja) | 1998-01-30 | 1999-01-29 | 特にヘテロエピタキシャル堆積用のコンプライアント基板 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20090311477A1 (ja) |
| EP (1) | EP1051739B1 (ja) |
| JP (1) | JP4994530B2 (ja) |
| FR (1) | FR2774511B1 (ja) |
| WO (1) | WO1999039377A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015002782A1 (en) * | 2013-07-02 | 2015-01-08 | Ultratech, Inc | Formation of heteroepitaxial layers with rapid thermal processing to remove lattice dislocations |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2809867B1 (fr) * | 2000-05-30 | 2003-10-24 | Commissariat Energie Atomique | Substrat fragilise et procede de fabrication d'un tel substrat |
| US7045878B2 (en) | 2001-05-18 | 2006-05-16 | Reveo, Inc. | Selectively bonded thin film layer and substrate layer for processing of useful devices |
| US6956268B2 (en) | 2001-05-18 | 2005-10-18 | Reveo, Inc. | MEMS and method of manufacturing MEMS |
| US6875671B2 (en) | 2001-09-12 | 2005-04-05 | Reveo, Inc. | Method of fabricating vertical integrated circuits |
| US7163826B2 (en) | 2001-09-12 | 2007-01-16 | Reveo, Inc | Method of fabricating multi layer devices on buried oxide layer substrates |
| EP2267762A3 (en) | 2002-08-23 | 2012-08-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor heterostructures having reduced dislocation pile-ups and related methods |
| TWI242796B (en) | 2002-09-04 | 2005-11-01 | Canon Kk | Substrate and manufacturing method therefor |
| JP2004103855A (ja) | 2002-09-10 | 2004-04-02 | Canon Inc | 基板及びその製造方法 |
| EP1437764A1 (en) * | 2003-01-10 | 2004-07-14 | S.O.I. Tec Silicon on Insulator Technologies S.A. | A compliant substrate for a heteroepitaxy, a heteroepitaxial structure and a method for fabricating a compliant substrate |
| WO2004109775A2 (en) * | 2003-06-03 | 2004-12-16 | The Research Foundation Of State University Of New York | Formation of highly dislocation free compound semiconductor on a lattice mismatched substrate |
| US8889530B2 (en) | 2003-06-03 | 2014-11-18 | The Research Foundation Of State University Of New York | Formation of highly dislocation free compound semiconductor on a lattice mismatched substrate |
| US7261777B2 (en) | 2003-06-06 | 2007-08-28 | S.O.I.Tec Silicon On Insulator Technologies | Method for fabricating an epitaxial substrate |
| EP1484794A1 (en) | 2003-06-06 | 2004-12-08 | S.O.I. Tec Silicon on Insulator Technologies S.A. | A method for fabricating a carrier substrate |
| JP2005005723A (ja) * | 2004-06-25 | 2005-01-06 | Hitachi Cable Ltd | 窒化物半導体エピタキシャルウェハの製造方法及び窒化物半導体エピタキシャルウェハ |
| US20080173895A1 (en) * | 2007-01-24 | 2008-07-24 | Sharp Laboratories Of America, Inc. | Gallium nitride on silicon with a thermal expansion transition buffer layer |
| EP2012367B1 (de) * | 2007-07-02 | 2012-02-29 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Mehrfachsolarzelle |
| DE102007034701B4 (de) | 2007-07-16 | 2017-09-14 | Institut Für Mikroelektronik Stuttgart | Halbleitersubstrat und Verfahren zum Herstellen eines Halbleiterbauelements |
| EP2151852B1 (en) * | 2008-08-06 | 2020-01-15 | Soitec | Relaxation and transfer of strained layers |
| FR2938120B1 (fr) * | 2008-10-31 | 2011-04-08 | Commissariat Energie Atomique | Procede de formation d'une couche monocristalline dans le domaine micro-electronique |
| FR2938117B1 (fr) * | 2008-10-31 | 2011-04-15 | Commissariat Energie Atomique | Procede d'elaboration d'un substrat hybride ayant une couche continue electriquement isolante enterree |
| FR2978600B1 (fr) | 2011-07-25 | 2014-02-07 | Soitec Silicon On Insulator | Procede et dispositif de fabrication de couche de materiau semi-conducteur |
| US9281233B2 (en) * | 2012-12-28 | 2016-03-08 | Sunedison Semiconductor Limited | Method for low temperature layer transfer in the preparation of multilayer semiconductor devices |
| CN105895672A (zh) * | 2015-01-26 | 2016-08-24 | 东莞市中镓半导体科技有限公司 | 一种降低氮化镓基电子器件外延应力的离子注入改善型衬底 |
| CN109818590B (zh) * | 2019-03-13 | 2021-12-03 | 电子科技大学 | 具有应力缓冲层的单晶薄膜制备方法、单晶薄膜及谐振器 |
| US11257902B2 (en) * | 2020-05-28 | 2022-02-22 | Taiwan Semiconductor Manufacturing Company Limited | SOI device structure for robust isolation |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03142822A (ja) * | 1989-08-01 | 1991-06-18 | Thomson Csf | 異なる格子定数を有する材料の単結晶層をエピタキシーにより製造する方法 |
| JPH05211128A (ja) * | 1991-09-18 | 1993-08-20 | Commiss Energ Atom | 薄い半導体材料フィルムの製造方法 |
| JPH07142570A (ja) * | 1993-11-12 | 1995-06-02 | Ube Ind Ltd | 複合半導体基板及びその製造方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU446887B2 (en) * | 1970-11-26 | 1974-04-04 | Matsushita Electric Industrial Co., Ltd. | Field-effect semiconductor device |
| DE2644208C3 (de) * | 1976-09-30 | 1981-04-30 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur Herstellung einer einkristallinen Schicht auf einer Unterlage |
| JPH0766922B2 (ja) * | 1987-07-29 | 1995-07-19 | 株式会社村田製作所 | 半導体装置の製造方法 |
| JPH0412092A (ja) * | 1990-04-27 | 1992-01-16 | Sumitomo Electric Ind Ltd | 化合物半導体及びその成長方法 |
| US5205871A (en) * | 1990-06-01 | 1993-04-27 | The United States Of America As Represented By The Secretary Of The Navy | Monocrystalline germanium film on sapphire |
| US5281834A (en) * | 1990-08-31 | 1994-01-25 | Motorola, Inc. | Non-silicon and silicon bonded structure and method of manufacture |
| US5240876A (en) * | 1991-02-22 | 1993-08-31 | Harris Corporation | Method of fabricating SOI wafer with SiGe as an etchback film in a BESOI process |
| FR2692368B1 (fr) * | 1992-06-12 | 1994-07-29 | Thomson Csf | Dispositif de veille panoramique infrarouge a grande portee et couverture angulaire elevee, notamment en site. |
| TW330313B (en) * | 1993-12-28 | 1998-04-21 | Canon Kk | A semiconductor substrate and process for producing same |
| FR2717271B1 (fr) * | 1994-03-10 | 1996-07-26 | Aerospatiale | Cible rétroréflectrice pour télémétrie laser. |
| JP3120825B2 (ja) * | 1994-11-14 | 2000-12-25 | 信越半導体株式会社 | エピタキシャルウエーハ及びその製造方法 |
| FR2767604B1 (fr) * | 1997-08-19 | 2000-12-01 | Commissariat Energie Atomique | Procede de traitement pour le collage moleculaire et le decollage de deux structures |
| US5981400A (en) * | 1997-09-18 | 1999-11-09 | Cornell Research Foundation, Inc. | Compliant universal substrate for epitaxial growth |
| US20020089016A1 (en) * | 1998-07-10 | 2002-07-11 | Jean-Pierre Joly | Thin layer semi-conductor structure comprising a heat distribution layer |
| FR2781925B1 (fr) * | 1998-07-30 | 2001-11-23 | Commissariat Energie Atomique | Transfert selectif d'elements d'un support vers un autre support |
| JP4313874B2 (ja) * | 1999-02-02 | 2009-08-12 | キヤノン株式会社 | 基板の製造方法 |
| US6242324B1 (en) * | 1999-08-10 | 2001-06-05 | The United States Of America As Represented By The Secretary Of The Navy | Method for fabricating singe crystal materials over CMOS devices |
| JP3398693B2 (ja) * | 1999-08-24 | 2003-04-21 | エヌイーシーマイクロシステム株式会社 | 半導体記憶装置 |
| FR2837981B1 (fr) * | 2002-03-28 | 2005-01-07 | Commissariat Energie Atomique | Procede de manipulation de couches semiconductrices pour leur amincissement |
-
1998
- 1998-01-30 FR FR9801061A patent/FR2774511B1/fr not_active Expired - Lifetime
-
1999
- 1999-01-29 WO PCT/FR1999/000187 patent/WO1999039377A1/fr active Application Filing
- 1999-01-29 EP EP99901662.9A patent/EP1051739B1/fr not_active Expired - Lifetime
- 1999-01-29 JP JP2000529746A patent/JP4994530B2/ja not_active Expired - Fee Related
-
2009
- 2009-08-19 US US12/544,202 patent/US20090311477A1/en not_active Abandoned
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03142822A (ja) * | 1989-08-01 | 1991-06-18 | Thomson Csf | 異なる格子定数を有する材料の単結晶層をエピタキシーにより製造する方法 |
| JPH05211128A (ja) * | 1991-09-18 | 1993-08-20 | Commiss Energ Atom | 薄い半導体材料フィルムの製造方法 |
| JPH07142570A (ja) * | 1993-11-12 | 1995-06-02 | Ube Ind Ltd | 複合半導体基板及びその製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015002782A1 (en) * | 2013-07-02 | 2015-01-08 | Ultratech, Inc | Formation of heteroepitaxial layers with rapid thermal processing to remove lattice dislocations |
| GB2531453A (en) * | 2013-07-02 | 2016-04-20 | Ultratech Inc | Formation of heteroepitaxial layers with rapid thermal processing to remove lattice dislocations |
| US9666432B2 (en) | 2013-07-02 | 2017-05-30 | Ultratech, Inc. | Method and apparatus for forming device quality gallium nitride layers on silicon substrates |
| US9768016B2 (en) | 2013-07-02 | 2017-09-19 | Ultratech, Inc. | Formation of heteroepitaxial layers with rapid thermal processing to remove lattice dislocations |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1999039377A1 (fr) | 1999-08-05 |
| FR2774511A1 (fr) | 1999-08-06 |
| JP2002502121A (ja) | 2002-01-22 |
| FR2774511B1 (fr) | 2002-10-11 |
| EP1051739A1 (fr) | 2000-11-15 |
| EP1051739B1 (fr) | 2017-07-26 |
| US20090311477A1 (en) | 2009-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4994530B2 (ja) | 特にヘテロエピタキシャル堆積用のコンプライアント基板 | |
| US10784146B2 (en) | Method of depositing charge trapping polycrystalline silicon films on silicon substrates with controllable film stress | |
| US8030176B2 (en) | Method for preparing substrate having monocrystalline film | |
| EP1482549B1 (en) | Method of fabrication of a heteroepitaxial microstructure | |
| JP4860036B2 (ja) | キャリヤ基板と該キャリヤ基板の一面上に形成したシリコン炭化物層とを備えたＳｉＣＯＩ構造の製造方法 | |
| US10755966B2 (en) | Manufacturing method of smoothing a semiconductor surface | |
| US7348260B2 (en) | Method for forming a relaxed or pseudo-relaxed useful layer on a substrate | |
| US11699615B2 (en) | High resistivity semiconductor-on-insulator wafer and a method of manufacture | |
| US20090289332A1 (en) | Methods for making substrates and substrates formed therefrom | |
| US20110094668A1 (en) | Substrate with determinate thermal expansion coefficient | |
| JP2017538297A (ja) | 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法 | |
| EP0843346B1 (en) | Method of manufacturing a semiconductor article | |
| WO2006043471A1 (ja) | 半導体ウェーハの製造方法 | |
| JP4654710B2 (ja) | 半導体ウェーハの製造方法 | |
| WO2005031852A1 (en) | Indirect bonding with disappearance of the bonding layer | |
| JP3697052B2 (ja) | 基板の製造方法及び半導体膜の製造方法 | |
| KR20060056955A (ko) | 고온 내응력성 피응력 ＳeＯＩ 구조체 | |
| JP3293766B2 (ja) | 半導体部材の製造方法 | |
| Radu et al. | GaAs layer splitting by helium and/or hydrogen implantation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100127 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110810 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110817 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120410 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120509 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |