JP4994275B2 - High frequency multi-branch switch - Google Patents
High frequency multi-branch switch Download PDFInfo
- Publication number
- JP4994275B2 JP4994275B2 JP2008062845A JP2008062845A JP4994275B2 JP 4994275 B2 JP4994275 B2 JP 4994275B2 JP 2008062845 A JP2008062845 A JP 2008062845A JP 2008062845 A JP2008062845 A JP 2008062845A JP 4994275 B2 JP4994275 B2 JP 4994275B2
- Authority
- JP
- Japan
- Prior art keywords
- branch
- output terminals
- fet switches
- lines
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 17
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
Description
この発明は、複数の出力端子間での損失差が少ない特性を有する高周波多分岐スイッチに関するものである。 The present invention relates to a high-frequency multi-branch switch having a characteristic that a difference in loss between a plurality of output terminals is small.
従来の高周波スイッチ（高周波多分岐スイッチ）は、ＲＦ信号が入力される入力端子と、入力端子に接続された入力側接続線路および分岐点と、分岐点から導出された複数の分岐線路および複数の出力端子とを備えている（たとえば、特許文献１参照）。 A conventional high-frequency switch (a high-frequency multi-branch switch) includes an input terminal to which an RF signal is input, an input-side connection line and a branch point connected to the input terminal, a plurality of branch lines and a plurality of branch lines derived from the branch point Output terminal (see, for example, Patent Document 1).
また、特許文献１に記載の高周波多分岐スイッチにおいて、複数の分岐線路は、それぞれλ／４伝送線路および接続線路を含み、ぞれぞれ、複数の出力端子に接続されている。
各λ／４伝送線路と各接続線路との接続点は、ＦＥＴ（単位スイッチ）を介して接地されており、ＦＥＴのゲート電極は、ゲート抵抗およびバイアス接続線路を介して制御端子に接続されている。
In the high-frequency multi-branch switch described in Patent Document 1, the plurality of branch lines each include a λ / 4 transmission line and a connection line, and are connected to a plurality of output terminals, respectively.
The connection point between each λ / 4 transmission line and each connection line is grounded via an FET (unit switch), and the gate electrode of the FET is connected to the control terminal via a gate resistor and a bias connection line. Yes.
上記回路構成において、制御端子からＦＥＴのゲート電極に制御電圧が印加されると、ＦＥＴ（単位スイッチ）がオン／オフされて、各出力端子からＲＦ信号が出力される。
ここで、各単位スイッチの接続点（λ／４伝送線路と接続線路との接続点）の相互間距離と、接続線路の線路間距離とは、各出力端子間のアイソレーション特性が、「２５ｄＢ以上かつ３５ｄＢ以下」の範囲内になるように設定されている。
In the above circuit configuration, when a control voltage is applied from the control terminal to the gate electrode of the FET, the FET (unit switch) is turned on / off, and an RF signal is output from each output terminal.
Here, the distance between the connection points of each unit switch (the connection point between the λ / 4 transmission line and the connection line) and the distance between the connection lines are such that the isolation characteristic between the output terminals is “25 dB. It is set to be in the range of “above and 35 dB or less”.
従来の高周波多分岐スイッチでは、以上のように、各単位スイッチの接続点の相互間距離や接続線路の線路間距離を調整することにより、アイソレーション特性（２５ｄＢ以上かつ３５ｄＢ以下）を維持しているが、各単位スイッチがすべて同一構成なので、線路間の結合や分岐部での出力位相差などによって、各出力端子の損失差が大きくなるという課題があった。 As described above, the conventional high-frequency multi-branch switch maintains the isolation characteristic (25 dB or more and 35 dB or less) by adjusting the distance between the connection points of the unit switches and the distance between the connection lines. However, since all the unit switches have the same configuration, there is a problem that the loss difference between the output terminals becomes large due to the coupling between the lines and the output phase difference at the branching portion.
この発明は、上記のような課題を解決するためになされたもので、複数の出力端子間での損失差を抑制した高周波多分岐スイッチを得ることを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to obtain a high-frequency multi-branch switch that suppresses a difference in loss among a plurality of output terminals.
この発明による高周波多分岐スイッチは、ＲＦ信号が入力される入力端子と、ＲＦ信号を出力する３つ以上の複数の出力端子と、入力端子に一端が接続された主線路と、主線路の他端に接続された分岐点と、分岐点に一端が接続された複数の分岐線路と、複数の分岐線路の各他端に各一端が接続された複数のＦＥＴスイッチと、複数のＦＥＴスイッチの他端に接続されたグランドと、複数のＦＥＴスイッチの各々に並列接続された複数のインダクタと、複数の分岐線路と複数のＦＥＴスイッチとの各接続点に各一端が接続され、かつ各他端が複数の出力端子の各々に接続された複数の高周波線路とを備え、複数のＦＥＴスイッチのうちの少なくとも１つは、他のＦＥＴスイッチとは異なるオフ容量に設定されたものである。
The high-frequency multi-branch switch according to the present invention includes an input terminal for inputting an RF signal, a plurality of three or more output terminals for outputting the RF signal, a main line having one end connected to the input terminal, and other main lines. A branch point connected to one end, a plurality of branch lines having one end connected to the branch point, a plurality of FET switches having one end connected to each other end of the plurality of branch lines, and a plurality of FET switches One end is connected to each connection point between the ground connected to the end, the plurality of inductors connected in parallel to each of the plurality of FET switches, the plurality of branch lines and the plurality of FET switches , and the other end A plurality of high-frequency lines connected to each of the plurality of output terminals, and at least one of the plurality of FET switches is set to an off-capacitance different from that of the other FET switches .
この発明によれば、複数の出力端子間での損失差を抑制することができる。 According to the present invention, it is possible to suppress a difference in loss among a plurality of output terminals.
実施の形態１．
図１はこの発明の実施の形態１に係る高周波多分岐スイッチを示す回路構成図である。
図１において、高周波多分岐スイッチは、ＲＦ信号が入力される入力端子１０と、ＲＦ信号を出力する第１〜第４（３つ以上）の出力端子１１ａ〜１１ｄと、入力端子１０に一端が接続された主線路２０と、主線路２０の他端に接続された分岐点２１と、分岐点２１に一端が接続された第１〜第４の分岐線路３０ａ〜３０ｄと、第１〜第４の分岐線路３０ａ〜３０ｄの各他端に各一端が接続された第１〜第４のスイッチング素子５０ａ〜５０ｄと、各スイッチング素子５０ａ〜５０ｄの他端に接続されたグランドＧＮＤと、第１〜第４の高周波線路４０ａ〜４０ｄとを備えている。
Embodiment 1 FIG.
1 is a circuit configuration diagram showing a high-frequency multi-branch switch according to Embodiment 1 of the present invention.
In FIG. 1, the high-frequency multi-branch switch has an
第１〜第４の高周波線路４０ａ〜４０ｄの各他端は、第１〜第４の出力端子１１ａ〜１１ｄの各々に接続されている。
また、第１〜第４の高周波線路４０ａ〜４０ｄの各一端は、第１〜第４の分岐線路３０ａ〜３０ｄと第１〜第４のスイッチング素子５０ａ〜５０ｄとの各接続点に接続されている。すなわち、各スイッチング素子５０ａ〜５０ｄの一端は、各分岐線路３０ａ〜３０ｄと各高周波線路４０ａ〜４０ｄとの接続点にシャント接続され、各スイッチング素子５０ａ〜５０ｄの他端はグランドＧＮＤに接地されている。
The other ends of the first to fourth high-
Each one end of the first to fourth high-
さらに、第１〜第４の分岐線路３０ａ〜３０ｄのうちの少なくとも１つは、他の分岐線路とは異なる線路長（電気長）に設定されている。
図１において、各分岐線路３０ａ〜３０ｄのインピーダンス（Ｚ）および線路長（θ）は、それぞれ、（Ｚ、θ１）、（Ｚ、θ２）、（Ｚ、θ３）、（Ｚ、θ４）（θ１≠θ２≠θ３≠θ４）に設定されている。
Furthermore, at least one of the first to
In FIG. 1, the impedance (Z) and the line length (θ) of each
一方、各高周波線路４０ａ〜４０ｄのインピーダンス（Ｚ）および線路長（θ）は、それぞれ同一値に設定されており、たとえば、各高周波線路４０ａ〜４０ｄのインピーダンスは、Ｚ＝５０Ωに設定されている。また、各高周波線路４０ａ〜４０ｄの線路長は、所望の周波数において、θ＝１８０°×ｍ＋９０°（ｍ＝０、１、２・・・）となるように設定されている。
On the other hand, the impedance (Z) and the line length (θ) of each of the
次に、図１とともに図２を参照しながら、この発明の実施の形態１による動作について説明する。
まず、図１においては、第１〜第４のスイッチング素子５０ａ〜５０ｄがすべて開放されているので、第１〜第４の出力端子１１ａ〜１１ｄのすべてからＲＦ信号が出力される状態にある。
Next, the operation according to the first embodiment of the present invention will be described with reference to FIG. 2 together with FIG.
First, in FIG. 1, since all of the first to
図２はこの発明の実施の形態１による動作例を示す回路構成図であり、図１の状態から、第１のスイッチング素子５０ａ以外の第２〜第４のスイッチング素子５０ｂ〜５０ｄを閉成（オン）させた状態を示している。
図２のように、第１〜第４のスイッチング素子５０ａ〜５０ｄのうち、第１のスイッチング素子５０ａの１個のみを開放状態とし、第２〜第４のスイッチング素子５０ｂ〜５０ｄの３個を短絡状態とした場合には、開放状態の第１のスイッチング素子５０ａが接続された第１の出力端子１１ａと入力端子１０とが通過状態となり、１点鎖線矢印で示すように、ＲＦ信号ＲＦが流れる。
FIG. 2 is a circuit configuration diagram showing an operation example according to Embodiment 1 of the present invention. From the state of FIG. 1, the second to
As shown in FIG. 2, among the first to
ここで、分岐点２１を含む分岐部が、理想的な構成を有する場合には、第１の出力端子１１ａと第２の出力端子１１ｂと間に損失差は生じない。
しかし、実際の回路構成では、前述のように、線路間の結合などの影響により、各出力端子間で位相やインピーダンスが異なり、周波数特性に違いが生じる。
したがって、仮に、各分岐線路の線路長（θ）を同一（θ１＝θ２＝θ３＝θ４）に設定した場合には、各出力端子間で損失差が生じる。
Here, when the branch portion including the
However, in the actual circuit configuration, as described above, the phase and impedance differ between the output terminals due to the influence of the coupling between the lines and the frequency characteristics are different.
Therefore, if the line length (θ) of each branch line is set to be the same (θ1 = θ2 = θ3 = θ4), a loss difference occurs between the output terminals.
そこで、図１、図２のように、分岐点２１と各出力端子１１ａ〜１１ｄとの間が、所望の周波数において同位相になるような、異なる線路長θ１〜θ４の分岐線路３０ａ〜３０ｄを用いる。
ここで、線路長θｋ（ｋ＝１、２、・・・）は、以下の式（１）で表すことができる。
Therefore, as shown in FIGS. 1 and 2,
Here, the line length θk (k = 1, 2,...) Can be expressed by the following equation (1).
θｋ＝１８０°×ｎ＋９０°・・・（１） θk = 180 ° × n + 90 ° (1)
ただし、式（１）において、ｎ＝０、１、２、・・・である。
上記式（１）のように、所望の周波数において同位相になるような、異なる線路長θｋに設定することより、周波数特性を改善することができ、各出力端子間での損失差を抑制することができる。
However, in Formula (1), it is n = 0, 1, 2, ....
By setting different line lengths θk so that they have the same phase at a desired frequency as in the above formula (1), the frequency characteristics can be improved and the loss difference between the output terminals can be suppressed. be able to.
たとえば、図１のように第１〜第４の出力端子１１ａ〜１１ｄを有し、入力端子１０に対して左右対称的な回路構成を有する場合には、互いに対称関係にある第１および第４の出力端子１１ａ、１１ｄに接続された各分岐線路３０ａ、３０ｄの線路長θ１、θ４を、同様に互いに対称関係にある第２および第３の出力端子１１ｂ、１１ｃに接続された各分岐線路３０ｂ、３０ｃの線路長θ２、θ３よりも長く設定することにより、各出力端子間の損失差を小さくすることができる。
For example, in the case where the first to
ここで、第１および第４の出力端子１１ａ、１１ｄは、入力端子１０に対して対称的な関係にあるので、各線路長θ１、θ４は同一（θ１＝θ４）となる。
同様に、第２および第３の出力端子１１ｂ、１１ｃは、入力端子１０に対して対称的な関係にあるので、各線路長θ２、θ３は同一（θ２＝θ３）となる。
Here, since the first and
Similarly, since the second and
なお、図１のように４個の出力端子を有する回路構成に限らず、３つ以上の任意数の出力端子に対しても適用することができる。
すなわち、ＳＰＮＴ（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｎ Ｔｈｒｏｗ：Ｎ＝３、４、・・・）においても、各出力端子間に所望の周波数において、分岐点と各出力端子間が、所望の周波数において、上記式（１）を満たすように、異なる線路長の分岐線路を用いることにより、同等の作用効果を奏することができる。
Note that the present invention is not limited to the circuit configuration having four output terminals as shown in FIG. 1, and can be applied to an arbitrary number of three or more output terminals.
That is, even in SPNT (Single Pole N Throw: N = 3, 4,...), The above equation (1) is obtained at a desired frequency between the output terminals and between the branch point and each output terminal at the desired frequency. By using branch lines having different line lengths, the same effects can be obtained.
以上のように、この発明の実施の形態１（図１、図２）によれば、ＲＦ信号ＲＦが入力される入力端子１０と、ＲＦ信号ＲＦを出力する３つ以上の複数の出力端子１１ａ〜１１ｄと、入力端子１０に一端が接続された主線路２０と、主線路２０の他端に接続された分岐点２１と、分岐点２１に一端が接続された複数の分岐線路３０ａ〜３０ｄと、複数の分岐線路３０ａ〜３０ｄの各他端に各一端が接続された複数のスイッチング素子５０ａ〜５０ｄと、複数のスイッチング素子５０ａ〜５０ｄの他端に接続されたグランドＧＮＤと、複数の分岐線路３０ａ〜３０ｄと複数のスイッチング素子５０ａ〜５０ｄとの各接続点に各一端が接続され、かつ各他端が複数の出力端子１１ａ〜１１ｄの各々に接続された複数の高周波線路４０ａ〜４０ｄとを備え、複数の分岐線路３０ａ〜３０ｄのうちの少なくとも１つは、他の分岐線路とは異なる線路長に設定されている。
このように、各出力端子間に異なる線路長の分岐線路３０ａ〜３０ｄを用いることにより、各出力端子間の損失差を少なくすることができる。
As described above, according to the first embodiment (FIGS. 1 and 2) of the present invention, the
Thus, the difference in loss between the output terminals can be reduced by using the
実施の形態２．
なお、上記実施の形態１（図１、図２）では、複数の分岐線路３０ａ〜３０ｄのうちの少なくとも１つを異なる線路長に設定したが、図３のように、複数の分岐線路３０ａ〜３０ｄのうちの少なくとも１つを、他の分岐線路とは異なるインピーダンス（Ｚ）に設定してもよい。
Embodiment 2. FIG.
In the first embodiment (FIGS. 1 and 2), at least one of the plurality of
図３はこの発明の実施の形態２に係る高周波多分岐スイッチを示す回路構成図であり、前述（図１、図２参照）と同様のものについては、前述と同一符号を付して詳述を省略する。
図３において、第１〜第４の分岐線路３０ａ〜３０ｄのインピーダンス（Ｚ）および線路長（θ）は、それぞれ、（Ｚ１、θ）、（Ｚ２、θ）、（Ｚ３、θ）、（Ｚ４、θ）（Ｚ１≠Ｚ２≠Ｚ３≠Ｚ４）に設定されている。
FIG. 3 is a circuit configuration diagram showing a high-frequency multi-branch switch according to Embodiment 2 of the present invention. The same components as those described above (see FIGS. 1 and 2) are denoted by the same reference numerals as those described above and described in detail. Is omitted.
In FIG. 3, the impedance (Z) and the line length (θ) of the first to
なお、第１〜第４の分岐線路３０ａ〜３０ｄおよび高周波線路４０ａ〜４０ｄの各線路長θは、所望の周波数において、θ＝１８０°×ｍ＋９０°（ｍ＝０、１、２、・・・）となるように設定される。
また、第１〜第４のスイッチング素子５０ａ〜５０ｄは、一端が各分岐線路３０ａ〜３０ｄと高周波線路４０ａ〜４０ｄとの接続点にシャント接続され、他端がグランドＧＮＤに接地されている。
Note that the line lengths θ of the first to
Further, one end of each of the first to
次に、図２を参照しながら、図３に示したこの発明の実施の形態２による動作について説明する。
前述と同様に、４個のスイッチング素子５０ａ〜５０ｄのうち、第１のスイッチング素子５０ａのみを開放状態、他の３個のスイッチング素子５０ｂ〜５０ｄを短絡状態とした場合、開放状態にある第１のスイッチング素子５０ａが接続された第１の出力端子１１ａと入力端子１０とが通過状態となり、１点鎖線矢印（図２参照）のようにＲＦ信号ＲＦが流れる。
Next, the operation according to the second embodiment of the present invention shown in FIG. 3 will be described with reference to FIG.
Similarly to the above, when only the
ここで、前述と同様に、第１および第２の出力端子１１ａ、１１ｂ間には、線路間の結合の影響によって位相やインピーダンスが異なることから、周波数特性に違いが生じる。
したがって、仮に、各分岐線路のインピーダンス（Ｚ）を同一（Ｚ１＝Ｚ２＝Ｚ３＝Ｚ４）に設定した場合には、各出力端子間で損失差が生じる。
Here, similarly to the above, the phase and impedance differ between the first and
Therefore, if the impedance (Z) of each branch line is set to be the same (Z1 = Z2 = Z3 = Z4), a loss difference occurs between the output terminals.
そこで、図３のように、各出力端子間に、インピーダンス（Ｚ）の異なる分岐線路３０ａ〜３０ｄを用いることにより、周波数特性を改善することができ、各出力端子間での損失差を少なくすることができる。
Therefore, as shown in FIG. 3, by using the
たとえば、図３のように第１〜第４の出力端子１１ａ〜１１ｄを有し、入力端子１０に対して左右対称的な回路構成を有する場合には、第１および第４の出力端子１１ａ、１１ｄに接続された各分岐線路３０ａ、３０ｄのインピーダンスＺ１、Ｚ４を、第２および第３の出力端子１１ｂ、１１ｃに接続された各分岐線路３０ｂ、３０ｃのインピーダンスＺ２、Ｚ３よりも小さく設定することにより、各出力端子間の損失差を小さくすることができる。
For example, when it has the 1st-
ここで、第１および第４の出力端子１１ａ、１１ｄは、入力端子１０に対して対称的な関係にあるので、各インピーダンスＺ１、Ｚ４は同一（Ｚ１＝Ｚ４）となり、同様に、第２および第３の出力端子１１ｂ、１１ｃは、入力端子１０に対して対称的な関係にあるので、各インピーダンスＺ２、Ｚ３は同一（Ｚ２＝Ｚ３）となる。
Here, since the first and
以上のように、この発明の実施の形態２（図３）によれば、複数の分岐線路３０ａ〜３０ｄのうちの少なくとも１つは、他の分岐線路とは異なるインピーダンスに設定されており、各出力端子１１ａ〜１１ｄ間にインピーダンス（Ｚ）の異なる分岐線路３０ａ〜３０ｄが用いられているので、出力端子間の損失差を少なくすることができる。
また、前述と同様に、ＳＰＮＴ（Ｎ＝３、４、・・・）においても、インピーダンスの異なる分岐線路を用いることで、同等の作用効果を奏することができる。
As described above, according to the second embodiment (FIG. 3) of the present invention, at least one of the plurality of
Similarly to the above, even in SPNT (N = 3, 4,...), Equivalent operational effects can be achieved by using branch lines with different impedances.
実施の形態３．
なお、上記実施の形態１、２（図１〜図３）では、各分岐線路３０ａ〜３０ｄのうちの少なくとも１つの線路長（θ）またはインピーダンス（Ｚ）を異なるように設定したが、図４のように、各スイッチング素子に代わる第１〜第４のＦＥＴスイッチ６０ａ〜６０ｄおよびインダクタ７０ａ〜７０ｄを用い、各ＦＥＴスイッチ６０ａ〜６０ｄのサイズ、または、各インダクタ７０ａ〜７０ｄのインダクタンスを異なるように設定してもよい。
Embodiment 3 FIG.
In the first and second embodiments (FIGS. 1 to 3), at least one line length (θ) or impedance (Z) among the
図４はこの発明の実施の形態３に係る高周波多分岐スイッチを示す回路構成図であり、前述（図１〜図３参照）と同様のものについては、前述と同一符号を付して詳述を省略する。
図４において、第１〜第４の分岐線路３０ａ〜３０ｄの各他端には、第１〜第４のＦＥＴスイッチ６０ａ〜６０ｄの各一端が接続されており、第１〜第４のＦＥＴスイッチ６０ａ〜６０ｄの他端にはグランドＧＮＤが接続されている。
FIG. 4 is a circuit configuration diagram showing a high-frequency multi-branch switch according to Embodiment 3 of the present invention. The same components as those described above (see FIGS. 1 to 3) are denoted by the same reference numerals as those described above and described in detail. Is omitted.
In FIG. 4, one end of each of the first to fourth FET switches 60 a to 60 d is connected to the other end of each of the first to
また、第１〜第４のＦＥＴスイッチ６０ａ〜６０ｄの各々には、第１〜第４のインダクタ７０ａ〜７０ｄが並列接続されている。
各分岐線路３０ａ〜３０ｄと各ＦＥＴスイッチ６０ａ〜６０ｄとの各接続点には、第１〜第４の高周波線路４０ａ〜４０ｄの各一端が接続され、第１〜第４の高周波線路４０ａ〜４０ｄの各他端は、第１〜第４の出力端子１１ａ〜１１ｄの各々に接続されている。
The first to
One end of each of the first to fourth high-
この場合、第１〜第４のＦＥＴスイッチ６０ａ〜６０ｄのうちの少なくとも１つは、他のＦＥＴスイッチとは異なるサイズに設定されている。
または、第１〜第４のインダクタ７０ａ〜７０ｄのうちの少なくとも１つは、他のインダクタとは異なるインダクタンスに設定されている。
In this case, at least one of the first to fourth FET switches 60a to 60d is set to a different size from the other FET switches.
Alternatively, at least one of the first to
なお、第１〜第４の分岐線路３０ａ〜３０ｄのインピーダンスおよび線路長は、それぞれ、（Ｚ、θ）であり、各分岐線路３０ａ〜３０ｄおよび各高周波線路４０ａ〜４０ｄの線路長（θ）は、所望の周波数において、θ＝１８０°×ｍ＋９０°（ｍ＝０、１、２、・・・）となるように設定されている。
各ＦＥＴスイッチ６０ａ〜６０ｄおよび各インダクタ７０ａ〜７０ｄは、それぞれ、単位スイッチを構成している。
The impedances and line lengths of the first to
Each
図４において、各ＦＥＴスイッチ６０ａ〜６０ｄのオン時には、各単位スイッチが短絡状態にあると見なすことができる。
一方、各ＦＥＴスイッチ６０ａ〜６０ｄのオフ時には、各ＦＥＴスイッチ６０ａ〜６０ｄのオフ容量と並列接続された各インダクタ７０ａ〜７０ｄとが所要帯域で並列共振することにより、各単位スイッチは所要周波数で開放状態にあると見なすことができる。
In FIG. 4, when each
On the other hand, when the FET switches 60a to 60d are turned off, the off-capacitance of the FET switches 60a to 60d and the
次に、図４に示したこの発明の実施の形態３による動作について説明する。
前述と同様に、４個の単位スイッチのうちの１個のみを開放状態（第１のＦＥＴスイッチ６０ａをオフ）とし、他の３個の単位スイッチを短絡状態（第２〜第４のＦＥＴスイッチ６０ｂ〜６０ｄをオン）とした場合、開放状態にある単位スイッチが接続された第１の出力端子１１ａと入力端子１０とが通過状態となる。
Next, the operation according to the third embodiment of the present invention shown in FIG. 4 will be described.
As described above, only one of the four unit switches is in an open state (the
ここで、前述と同様に、線路間の結合の影響により、各出力端子間には、位相やインピーダンスが異なることから、周波数特性に違いが生じる。
したがって、仮に、各単位スイッチをすべて同一のＦＥＴスイッチおよびインダクタで構成した場合には、各出力端子間で損失差が生じる。
Here, similarly to the above, due to the influence of coupling between lines, the phase and impedance differ between the output terminals, so that there is a difference in frequency characteristics.
Therefore, if each unit switch is composed of the same FET switch and inductor, a loss difference occurs between the output terminals.
そこで、図４のように、各出力端子間に、サイズの異なる第１〜第４のＦＥＴスイッチ６０ａ〜６０ｄ、または、インダクタンスの異なる第１〜第４のインダクタ７０ａ〜７０ｄを用いて、共振周波数を変えることにより、周波数特性を改善することができ、各出力端子間で損失差を少なくすることができる。
Therefore, as shown in FIG. 4, the first to fourth FET switches 60a to 60d having different sizes or the first to
たとえば、図４のように入力端子１０に対して左右対称的な回路構成を有する場合には、第１および第４の出力端子１１ａ、１１ｄに接続された単位スイッチ内の各ＦＥＴスイッチ６０ａ、６０ｄのサイズ（または、各インダクタ７０ａ、７０ｄのインダクタンス）と、第２および第３の出力端子１１ｂ、１１ｃに接続された単位スイッチ内の各ＦＥＴスイッチ６０ｂ、６０ｃのサイズ（または、各インダクタ７０ｂ、７０ｃのインダクタンス）と、を周波数特性が合うように選択することにより、各出力端子間の損失差を小さくすることができる。
For example, when the circuit configuration is symmetrical with respect to the
ここで、第１の出力端子１１ａと第４の出力端子１１ｄとは、入力端子１０に対して対称関係にあるので、同一構成の単位スイッチとなる。
同様に、第２の出力端子１１ｂと第３の出力端子１１ｃとは、入力端子１０に対して対称関係にあるので、同一構成の単位スイッチとなる。
Here, since the
Similarly, since the
以上のように、この発明の実施の形態３（図４）によれば、複数（３つ以上）の分岐線路３０ａ〜３０ｄの各他端に各一端が接続された複数のＦＥＴスイッチ６０ａ〜６０ｄと、複数のＦＥＴスイッチ６０ａ〜６０ｄの他端に接続されたグランドＧＮＤと、複数のＦＥＴスイッチ６０ａ〜６０ｄの各々に並列接続された複数のインダクタ７０ａ〜７０ｄと、複数の分岐線路３０ａ〜３０ｄと複数のＦＥＴスイッチ６０ａ〜６０ｄとの各接続点に各一端が接続され、かつ各他端が複数の出力端子１１ａ〜１１ｄの各々に接続された複数の高周波線路４０ａ〜４０ｄとを備え、複数のＦＥＴスイッチ６０ａ〜６０ｄのうちの少なくとも１つは、他のＦＥＴスイッチとは異なるサイズに設定されている。
または、複数のインダクタ７０ａ〜７０ｄのうちの少なくとも１つは、他のインダクタとは異なるインダクタンスに設定されている。
As described above, according to the third embodiment (FIG. 4) of the present invention, a plurality of
Alternatively, at least one of the plurality of
このように、各出力端子間に、サイズの異なるＦＥＴスイッチ６０ａ〜６０ｄ、または、インダクタンスの異なるインダクタ７０ａ〜７０ｄを用いることにより、各出力端子間の損失差を少なくすることができる。
また、前述と同様に、ＳＰＮＴ（Ｎ＝３、４、・・・）においても、各出力端子間に、サイズの異なるＦＥＴスイッチ、または、インダクタンスの異なるインダクタを用いることにより、同等の作用効果を奏することができる。
Thus, by using the FET switches 60a to 60d having different sizes or the
Similarly to the above, in SPNT (N = 3, 4,...), An equivalent effect can be obtained by using FET switches having different sizes or inductors having different inductances between the output terminals. Can play.
実施の形態４．
なお、上記実施の形態３（図４）では、特に言及しなかったが、図５のように、各単位スイッチ（複数のＦＥＴスイッチ６０ａ〜６０ｄおよびインダクタ７０ａ〜７０ｄからなる各並列回路）に対してそれぞれ直列接続された第１〜第４のキャパシタ８０ａ〜８０ｄを設けてもよい。
Embodiment 4 FIG.
Although not specifically mentioned in the third embodiment (FIG. 4), as shown in FIG. 5, for each unit switch (each parallel circuit including a plurality of
図５はこの発明の実施の形態４に係る高周波多分岐スイッチを示す回路構成図であり、前述（図４参照）と同様のものについては、前述と同一符号を付して詳述を省略する。
図５において、第１〜第４のＦＥＴスイッチ６０ａ〜６０ｄおよびインダクタ７０ａ〜７０ｄからなる各並列回路（単位スイッチ）には、それぞれ、第１〜第４のキャパシタ８０ａ〜８０ｄが直列接続されている。
FIG. 5 is a circuit configuration diagram showing a high-frequency multi-branch switch according to Embodiment 4 of the present invention. Components similar to those described above (see FIG. 4) are denoted by the same reference numerals as those described above, and detailed description thereof is omitted. .
In FIG. 5, first to fourth capacitors 80a to 80d are connected in series to each parallel circuit (unit switch) including first to fourth FET switches 60a to 60d and
この場合も、各分岐線路３０ａ〜３０ｄおよび各高周波線路４０ａ〜４０ｄの線路長（θ）は、所望の周波数において、θ＝１８０°×ｍ＋９０°（ｍ＝０、１、２、・・・）となるように設定されている。
各ＦＥＴスイッチ６０ａ〜６０ｄ、各インダクタ７０ａ〜７０ｄおよび各キャパシタ８０ａ〜８０ｄは、それぞれ単位スイッチを構成している。
Also in this case, the line lengths (θ) of the
Each
図５において、各ＦＥＴスイッチ６０ａ〜６０ｄのオン時には、各ＦＥＴスイッチ６０ａ〜６０ｄの寄生インダクタンスと各キャパシタ８０ａ〜８０ｄとが所要帯域で直列共振することにより、各単位スイッチは所要周波数で短絡状態にあると見なすことができる。
一方、各ＦＥＴスイッチ６０ａ〜６０ｄのオフ時には、各ＦＥＴスイッチ６０ａ〜６０ｄのオフ容量と各インダクタ７０ａ〜７０ｄとが所要帯域で並列共振することにより、各単位スイッチは所要周波数で開放状態にあると見なすことができる。
In FIG. 5, when the FET switches 60a to 60d are turned on, the parasitic inductances of the FET switches 60a to 60d and the capacitors 80a to 80d resonate in series in the required band, so that the unit switches are short-circuited at the required frequency. Can be considered.
On the other hand, when each
次に、図５に示したこの発明の実施の形態４による動作について説明する。
前述と同様に、４個の単位スイッチのうちの１個のみを開放状態、他の３個を短絡状態とした場合、開放状態にある単位スイッチ（第１のＦＥＴスイッチ６０ａ）が接続された出力端子１１ａと入力端子１０とが通過状態となる。
Next, the operation according to the fourth embodiment of the present invention shown in FIG. 5 will be described.
Similarly to the above, when only one of the four unit switches is open and the other three are short-circuited, the output to which the unit switch (
ここで、仮に、各単位スイッチをすべて同一のＦＥＴスイッチおよびインダクタで構成した場合には、各出力端子間で損失差が生じるが、前述の実施の形態３のように、各出力端子間にサイズの異なるＦＥＴスイッチ（または、インダクタンスの異なるインダクタ）を用いることにより、共振周波数を変えて周波数特性を改善することができ、各出力端子間での損失差を少なくすることができる。 Here, if each unit switch is composed of the same FET switch and inductor, a loss difference occurs between the output terminals, but the size between the output terminals is different as in the third embodiment. By using different FET switches (or inductors having different inductances), it is possible to improve the frequency characteristics by changing the resonance frequency, and to reduce the loss difference between the output terminals.
または、各ＦＥＴスイッチ６０ａ〜６０ｄのサイズおよび各インダクタンス７０ａ〜７０ｄのインダクタを変えることなく、容量の異なるキャパシタを用いることによっても、共振周波数を変えて周波数特性を改善することができ、各出力端子間での損失差を少なくすることができる。
Alternatively, the frequency characteristics can be improved by changing the resonance frequency by using capacitors having different capacitances without changing the sizes of the FET switches 60a to 60d and the inductors of the
たとえば、図５のように入力端子１０に対して対称的な回路構成を有する場合には、第１および第４の出力端子１１ａ、１１ｄに用いる単位スイッチ内の各キャパシタ８０ａ、８０ｄと、第２および第３の出力端子１１ｂ、１１ｃに用いる単位スイッチ内の各キャパシタ８０ｂ、８０ｃを周波数特性が合うように選択することにより、各出力端子間での損失差を小さくすることができる。
For example, when the circuit configuration is symmetrical with respect to the
以上のように、この発明の実施の形態４（図５）によれば、複数のＦＥＴスイッチ６０ａ〜６０ｄおよびインダクタ７０ａ〜７０ｄからなる各並列回路に対してそれぞれ直列接続された複数のキャパシタ８０ａ〜８０ｄを設け、各出力端子間に、サイズの異なるＦＥＴスイッチ、または、インダクタンスの異なるインダクタを用いたので、各出力端子間での損失差を少なくすることができる。
また、複数のキャパシタ８０ａ〜８０ｄのうちの少なくとも１つを、他のキャパシタとは異なる容量に設定し、各出力端子間に容量の異なるキャパシタを用いることにより、出力端子間の損失差を少なくすることができる。
As described above, according to the fourth embodiment (FIG. 5) of the present invention, the plurality of capacitors 80a to 80c connected in series to each parallel circuit including the plurality of
Further, at least one of the plurality of capacitors 80a to 80d is set to have a different capacity from the other capacitors, and a capacitor having a different capacity is used between the output terminals, thereby reducing a loss difference between the output terminals. be able to.
また、前述と同様に、ＳＰＮＴ（Ｎ＝３、４、・・・）においても、各出力端子間に、サイズの異なるＦＥＴ、インダクタンスの異なる並列インダクタ、または容量の異なる直列キャパシタを用いることで、同等の作用効果を奏することができる。
さらに、上記実施の形態１〜４に係る高周波多分岐スイッチを、任意に複数個組み合わせて高周波多分岐スイッチを構成しても、同等の作用効果を奏することができる。
Similarly to the above, also in SPNT (N = 3, 4,...), By using FETs having different sizes, parallel inductors having different inductances, or series capacitors having different capacitances between the output terminals, Equivalent effects can be achieved.
Furthermore, even if a plurality of high-frequency multi-branch switches according to Embodiments 1 to 4 are arbitrarily combined to form a high-frequency multi-branch switch, the same effects can be obtained.
１０ 入力端子、１１ａ〜１１ｄ 第１〜第４の出力端子、２０ 主線路、２１ 分岐点、３０ａ〜３０ｄ 第１〜第４の分岐線路、４０ａ〜４０ｄ 第１〜第４の高周波線路、５０ａ〜５０ｄ 第１〜第４のスイッチング素子、６０ａ〜６０ｄ 第１〜第４のＦＥＴスイッチ、７０ａ〜７０ｄ インダクタ、８０ａ〜８０ｄ キャパシタ、ＧＮＤ グランド、ＲＦ ＲＦ信号。
DESCRIPTION OF
Claims (5)
前記ＲＦ信号を出力する３つ以上の複数の出力端子と、
前記入力端子に一端が接続された主線路と、
前記主線路の他端に接続された分岐点と、
前記分岐点に一端が接続された複数の分岐線路と、
前記複数の分岐線路の各他端に各一端が接続された複数のＦＥＴスイッチと、
前記複数のＦＥＴスイッチの他端に接続されたグランドと、
前記複数のＦＥＴスイッチの各々に並列接続された複数のインダクタと、
前記複数の分岐線路と前記複数のＦＥＴスイッチとの各接続点に各一端が接続され、かつ各他端が前記複数の出力端子の各々に接続された複数の高周波線路とを備え、
前記複数のＦＥＴスイッチのうちの少なくとも１つは、他のＦＥＴスイッチとは異なるオフ容量に設定されたことを特徴とする高周波多分岐スイッチ。 An input terminal to which an RF signal is input;
A plurality of three or more output terminals for outputting the RF signal;
A main line having one end connected to the input terminal;
A branch point connected to the other end of the main line;
A plurality of branch lines having one ends connected to the branch points;
A plurality of FET switches each having one end connected to each other end of the plurality of branch lines;
A ground connected to the other end of the plurality of FET switches;
A plurality of inductors connected in parallel to each of the plurality of FET switches;
A plurality of high-frequency lines each having one end connected to each connection point between the plurality of branch lines and the plurality of FET switches, and each other end connected to each of the plurality of output terminals;
A high-frequency multi-branch switch, wherein at least one of the plurality of FET switches is set to an off-capacitance different from other FET switches.
前記ＲＦ信号を出力する３つ以上の複数の出力端子と、
前記入力端子に一端が接続された主線路と、
前記主線路の他端に接続された分岐点と、
前記分岐点に一端が接続された複数の分岐線路と、
前記複数の分岐線路の各他端に各一端が接続された複数のＦＥＴスイッチと、
前記複数のＦＥＴスイッチの他端に接続されたグランドと、
前記複数のＦＥＴスイッチの各々に並列接続された複数のインダクタと、
前記複数の分岐線路と前記複数のＦＥＴスイッチとの各接続点に各一端が接続され、かつ各他端が前記複数の出力端子の各々に接続された複数の高周波線路とを備え、
前記複数のインダクタのうちの少なくとも１つは、他のインダクタとは異なるインダクタンス値に設定されたことを特徴とする高周波多分岐スイッチ。 An input terminal to which an RF signal is input;
A plurality of three or more output terminals for outputting the RF signal;
A main line having one end connected to the input terminal;
A branch point connected to the other end of the main line;
A plurality of branch lines having one ends connected to the branch points;
A plurality of FET switches each having one end connected to each other end of the plurality of branch lines;
A ground connected to the other end of the plurality of FET switches;
A plurality of inductors connected in parallel to each of the plurality of FET switches;
A plurality of high-frequency lines each having one end connected to each connection point between the plurality of branch lines and the plurality of FET switches, and each other end connected to each of the plurality of output terminals;
At least one of the plurality of inductors is set to an inductance value different from that of other inductors.
前記ＲＦ信号を出力する３つ以上の複数の出力端子と、
前記入力端子に一端が接続された主線路と、
前記主線路の他端に接続された分岐点と、
前記分岐点に一端が接続された複数の分岐線路と、
前記複数の分岐線路の各他端に各一端が接続された複数のＦＥＴスイッチと、
前記複数のＦＥＴスイッチの他端に接続されたグランドと、
前記複数のＦＥＴスイッチの各々に並列接続された複数のインダクタと、
前記複数のＦＥＴスイッチおよびインダクタからなる各並列回路に直列接続された複数のキャパシタと、
前記複数の分岐線路と前記複数のＦＥＴスイッチとの各接続点に各一端が接続され、かつ各他端が前記複数の出力端子の各々に接続された複数の高周波線路とを備え、
前記複数のキャパシタのうちの少なくとも１つは、他のキャパシタとは異なる容量に設定されたことを特徴とする高周波多分岐スイッチ。 An input terminal to which an RF signal is input;
A plurality of three or more output terminals for outputting the RF signal;
A main line having one end connected to the input terminal;
A branch point connected to the other end of the main line;
A plurality of branch lines having one ends connected to the branch points;
A plurality of FET switches each having one end connected to each other end of the plurality of branch lines;
A ground connected to the other end of the plurality of FET switches;
A plurality of inductors connected in parallel to each of the plurality of FET switches;
A plurality of capacitors connected in series to each parallel circuit comprising the plurality of FET switches and inductors;
A plurality of high-frequency lines each having one end connected to each connection point between the plurality of branch lines and the plurality of FET switches, and each other end connected to each of the plurality of output terminals;
The high-frequency multi-branch switch, wherein at least one of the plurality of capacitors is set to have a capacitance different from other capacitors.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008062845A JP4994275B2 (en) | 2008-03-12 | 2008-03-12 | High frequency multi-branch switch |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008062845A JP4994275B2 (en) | 2008-03-12 | 2008-03-12 | High frequency multi-branch switch |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009219027A JP2009219027A (en) | 2009-09-24 |
| JP4994275B2 true JP4994275B2 (en) | 2012-08-08 |
Family
ID=41190435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008062845A Active JP4994275B2 (en) | 2008-03-12 | 2008-03-12 | High frequency multi-branch switch |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4994275B2 (en) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0697799A (en) * | 1992-09-10 | 1994-04-08 | Mitsubishi Electric Corp | Reflection type switch |
| JPH09191266A (en) * | 1996-01-09 | 1997-07-22 | Denso Corp | High frequency changeover device |
| JP3978933B2 (en) * | 1999-05-20 | 2007-09-19 | 株式会社デンソー | High frequency signal switching device |
| JP2005045659A (en) * | 2003-07-24 | 2005-02-17 | Sony Corp | Transmission line, amplifier circuit, and communication device |
| JP4518776B2 (en) * | 2003-10-29 | 2010-08-04 | 三菱電機株式会社 | High frequency switch and high frequency switch device |
| JP4718308B2 (en) * | 2005-11-25 | 2011-07-06 | 三菱電機株式会社 | High frequency switch |
-
2008
- 2008-03-12 JP JP2008062845A patent/JP4994275B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009219027A (en) | 2009-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10200008B2 (en) | High isolation power combiner/splitter and coupler | |
| US9543630B2 (en) | Electronic device | |
| KR100975607B1 (en) | Matching circuit | |
| JP4243532B2 (en) | Switching circuit | |
| KR101286045B1 (en) | Multiband matching circuit | |
| EP2214311B1 (en) | Multiband matching circuit and multiband power amplifier | |
| US6952142B2 (en) | Frequency-selective balun transformer | |
| WO2020053141A1 (en) | Improvements in and relating to power divider / combiner circuits | |
| JP2009038500A (en) | Switching circuit | |
| WO2018012275A1 (en) | Multiplexer, high-frequency front end circuit, and communication terminal | |
| JP2010114718A (en) | Phase shifter | |
| JP2007329641A (en) | Frequency bandwidth switching amplifier | |
| WO2017047199A1 (en) | Variable phase shifter, variable phase shifting circuit, rf front end circuit and communication device | |
| JP5143523B2 (en) | Bias circuit | |
| KR100973006B1 (en) | Balun | |
| KR20090090271A (en) | Non-reciprocal circuit device | |
| JP4994275B2 (en) | High frequency multi-branch switch | |
| JP2013172405A (en) | Power divider | |
| JP5161856B2 (en) | Bias circuit | |
| JP2010268113A (en) | Microwave amplifier | |
| JP4708317B2 (en) | Power distribution and synthesis circuit | |
| JP6278925B2 (en) | Multiport switch | |
| JP2004343390A (en) | Multiband filter circuit and high frequency communication apparatus | |
| WO2020225857A1 (en) | Phase shifter | |
| JP2015195449A (en) | Multiband high frequency power amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101220 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120319 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120410 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120508 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4994275 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |