JP4992461B2 - Electronic circuit device and electronic circuit device module - Google Patents
Electronic circuit device and electronic circuit device module Download PDFInfo
- Publication number
- JP4992461B2 JP4992461B2 JP2007040777A JP2007040777A JP4992461B2 JP 4992461 B2 JP4992461 B2 JP 4992461B2 JP 2007040777 A JP2007040777 A JP 2007040777A JP 2007040777 A JP2007040777 A JP 2007040777A JP 4992461 B2 JP4992461 B2 JP 4992461B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- carbon nanotubes
- heat
- circuit device
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 110
- 239000002041 carbon nanotube Substances 0.000 claims description 82
- 229910021393 carbon nanotube Inorganic materials 0.000 claims description 82
- 229910002804 graphite Inorganic materials 0.000 claims description 27
- 239000010439 graphite Substances 0.000 claims description 27
- 239000003054 catalyst Substances 0.000 claims description 22
- 239000000853 adhesive Substances 0.000 claims description 10
- 230000001070 adhesive effect Effects 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000011347 resin Substances 0.000 claims description 8
- 229920005989 resin Polymers 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 description 64
- 239000010410 layer Substances 0.000 description 36
- 229910000679 solder Inorganic materials 0.000 description 22
- 238000007747 plating Methods 0.000 description 20
- 230000017525 heat dissipation Effects 0.000 description 19
- 238000000034 method Methods 0.000 description 17
- 238000009792 diffusion process Methods 0.000 description 12
- 239000007789 gas Substances 0.000 description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 8
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 239000000835 fiber Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 125000002534 ethynyl group Chemical group [H]C#C* 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229920000049 Carbon (fiber) Polymers 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000004917 carbon fiber Substances 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000002071 nanotube Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3737—Organic materials with or without a thermoconductive filler
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Description
本発明は電子回路装置及び電子回路装置モジュールに関するものであり、特に、半導体チップ等の電子回路素子チップとヒートスプレッダー(熱拡散・放出部材)との間を熱的に接続するための構成に特徴のある電子回路装置及び電子回路装置モジュールに関するものである。 The present invention relates to an electronic circuit device and an electronic circuit device module, and more particularly to a configuration for thermally connecting an electronic circuit element chip such as a semiconductor chip and a heat spreader (thermal diffusion / emission member). The present invention relates to an electronic circuit device and an electronic circuit device module.
従来、CPU等の半導体チップは回路基板上にフリップチップボンディングされており、ボンディングの際に用いられるバンプには通常ハンダが用いられている。
この場合、半導体チップで発生した熱を回路基板及び半田バンプを通して逃がすことによって半導体チップの温度上昇を抑制している。
Conventionally, a semiconductor chip such as a CPU is flip-chip bonded on a circuit board, and solder is usually used for bumps used for bonding.
In this case, the temperature rise of the semiconductor chip is suppressed by releasing the heat generated in the semiconductor chip through the circuit board and the solder bump.
しかし、CPU等の半導体チップの性能は日々向上しており、その性能向上は半導体素子の微細化によるところが大きいが、半導体素子の微細化によって半導体チップ内の素子密度が高くなるということは、電力密度が高くなることを意味する。 However, the performance of semiconductor chips such as CPUs is improving day by day, and the improvement in performance is largely due to the miniaturization of semiconductor elements, but the fact that the density of elements in a semiconductor chip increases due to the miniaturization of semiconductor elements Means higher density.
このように、電力密度が高くなることによって半導体チップの発熱問題が深刻になってきている。
例えば、従来のように、半導体チップで発生した熱を逃がして半導体チップの温度上昇を抑制するためには、回路基板および半田バンプを通しての放熱では不十分である。
Thus, the problem of heat generation of the semiconductor chip has become serious due to the increase in power density.
For example, as in the prior art, heat dissipation through a circuit board and solder bumps is insufficient to release heat generated in a semiconductor chip and suppress the temperature rise of the semiconductor chip.
そこで、十分な放熱性を確保するためにヒートスプレッダーが用いられ、そのヒートスプレッダーと半導体チップとの間には熱的な接触を良好にするためにインジウムシートやポリマーシートなどが用いられている(例えば、特許文献1参照)。 Therefore, a heat spreader is used to ensure sufficient heat dissipation, and an indium sheet, a polymer sheet, or the like is used between the heat spreader and the semiconductor chip to improve thermal contact ( For example, see Patent Document 1).
図9参照
図9は、従来のヒートスプレッダーを用いた半導体モジュールの概念的構成図であり、半導体チップ61をインジウム半田63を介してCu製のヒートスプレッダー62を介して取り付けたのち、半田バンプ65を介して回路基板64にフリップチップボンディングする。
See FIG. 9
FIG. 9 is a conceptual configuration diagram of a semiconductor module using a conventional heat spreader. A
次いで、この半導体装置を半田バンプ67を介してプリント配線基板66に実装することによって、半導体モジュールが完成する。
この場合、ヒートスプレッダー62の周辺部と回路基板64との接触部は接着剤で接着する。
Next, the semiconductor device is completed by mounting the semiconductor device on the printed
In this case, the contact portion between the peripheral portion of the
一方、半導体装置等からの放熱効率を向上するために、熱伝導性に優れるカーボン繊維やカーボンナノチューブを放熱部材或いは容器を兼ねるヒートスプレッダーとして用いることが提案されている(例えば、特許文献2参照)。 On the other hand, in order to improve the heat dissipation efficiency from a semiconductor device or the like, it has been proposed to use carbon fibers or carbon nanotubes having excellent thermal conductivity as a heat spreader that also serves as a heat dissipation member or a container (see, for example, Patent Document 2). .
この提案においては、例えば、カーボンナノチューブを樹脂を用いてカーボンナノチューブ繊維としてヒートシンクにしたり、或いは、カーボンナノチューブ繊維を組み合わせて容器状にしている。
しかしながら、半導体素子の微細化、高集積化はとどまるところを知らず、特許文献1に示された従来構造では放熱性の確保が不十分になってきている。
即ち、半導体チップとヒートスプレッダー間に介在しているインジウム半田やポリマー等の介在部材の熱伝導率は十分高くない点が問題となる。
However, miniaturization and high integration of semiconductor elements are not known, and the conventional structure disclosed in Patent Document 1 has insufficiently ensured heat dissipation.
That is, there is a problem that the thermal conductivity of the interposing member such as indium solder or polymer interposed between the semiconductor chip and the heat spreader is not sufficiently high.
また、半田バンプも放熱経路を構成しているが、半田の熱伝導率は十分に高くないため、この点からも、従来構造では放熱性の確保が不十分になってきている。 The solder bumps also constitute a heat dissipation path. However, since the thermal conductivity of the solder is not sufficiently high, the conventional structure is insufficient to ensure heat dissipation.
また、上記の特許文献2の場合には、カーボンナノチューブ自体の熱伝導率は良好であるものの、カーボンナノチューブを繊維化するために樹脂が必須となり、この樹脂の熱伝導率の低さが問題となって、充分な放熱性が確保できないという問題がある。
Further, in the case of the above-mentioned
また、カーボンナノチューブ繊維を組み合わせて容器状にした場合には、その機械的強度が充分でないため、半導体装置の信頼性が問題となる。 Further, when carbon nanotube fibers are combined into a container shape, the mechanical strength is not sufficient, and thus the reliability of the semiconductor device becomes a problem.
したがって、本発明は、電子回路素子チップと熱拡散・放出部材との間の熱的接続を向上するとともに充分な機械的強度を確保することを目的とする。 Accordingly, an object of the present invention is to improve the thermal connection between the electronic circuit element chip and the heat diffusing / releasing member and to ensure sufficient mechanical strength.
図1は本発明の原理的構成図であり、ここで図1を参照して、本発明における課題を解決するための手段を説明する。
図1参照
上記の課題を解決するために、本発明は、電子回路装置において、回路基板7と、回路基板7上に搭載された発熱源となる電子回路素子チップ1と、熱を拡散するとともに放出する機能を有するとともに、回路基板7に対して蓋部材を構成する熱拡散・放出部材2と、電子回路素子チップ1と熱拡散・放出部材2との間に樹脂接着剤を介することなく触媒層と反対側の先端部がグラファイトシートに直接接したカーボンナノチューブ3を設け、前記各カーボンナノチューブ3の間隙が空隙であることを特徴とする。
FIG. 1 is a diagram illustrating the basic configuration of the present invention. Means for solving the problems in the present invention will be described with reference to FIG.
Refer to FIG. 1 In order to solve the above problems, the present invention is an electronic circuit device in which a circuit board 7, an electronic circuit element chip 1 serving as a heat source mounted on the circuit board 7, and heat are diffused. The heat diffusion /
このように、電子回路素子チップ1と熱拡散・放出部材(ヒートスプレッダー)2との間に樹脂接着剤を介することなく熱伝導性に優れるカーボンナノチューブ3を介在させることによって、微細化、高集積化に耐えうる放熱性を確保することができる。
即ち、カーボンナノチューブ3は熱伝導率がダイヤモンドと同程度(3000W/m・K)と非常に高いため、従来問題になっていた半導体チップと熱拡散・放出部材2との間の介在材料による全体の放熱特性劣化が低減される。
As described above, the carbon nanotubes 3 having excellent thermal conductivity are interposed between the electronic circuit element chip 1 and the heat diffusion / release member (heat spreader) 2 without using a resin adhesive, thereby miniaturization and high integration. The heat dissipation that can withstand the heat treatment can be ensured.
That is, since the carbon nanotube 3 has a very high thermal conductivity (3000 W / m · K) as that of diamond, the carbon nanotube 3 is entirely made of an intervening material between the semiconductor chip and the thermal diffusion /
この場合、カーボンナノチューブ3は撓み性を有していることが望ましく、それによって、電子回路素子チップ1を実装した回路基板7に熱拡散・放出部材2を固着した場合に、熱拡散・放出部材2が電子回路素子チップ1に圧接する際の緩衝材として作用することになる。
In this case, it is desirable that the carbon nanotubes 3 have flexibility, whereby when the heat diffusion /
特に、触媒層4上に成長させたその先端部にグラファイトシート5を伴うカーボンナノチューブ3を用いているので、電子回路素子チップ1から垂直方向に成長したカーボンナノチューブ3に伝達された熱を、グラファイトシート5により横方向拡散させてヒートスプレッダーとしての機能も兼ねさせることができるので、熱拡散・放出部材2へ熱伝達効率がさらに向上する。
In particular, since the carbon nanotube 3 with the graphite sheet 5 is used at the tip portion grown on the catalyst layer 4, the heat transferred from the electronic circuit element chip 1 to the carbon nanotube 3 grown in the vertical direction is converted into graphite. Since the sheet 5 can be diffused in the lateral direction to serve as a heat spreader, the heat transfer efficiency to the heat diffusing / releasing
また、カーボンナノチューブ3の触媒層4と接する側と反対側の端部にグラファイトシート5が直接接しているので、グラファイトシート5の表面を金属6によって被覆すれば良く、カーボンナノチューブ3の側壁を金属6で覆わない場合には、カーボンナノチューブ3は撓み性を有するので、機械的歪みを吸収することができる。
Further, since the graphite sheet 5 is in direct contact with the end opposite the side in contact with the catalyst layer 4 of the carbon nanotubes 3, the surface of the graphite sheet 5 may be coated with
また、カーボンナノチューブ3の束の側壁を金属6によって被覆しても良く、この場合には、カーボンナノチューブ3や触媒層4に起因するパーティクル等を金属6で封止込むことができるので、汚染を少なくすることができる。
In addition, the side wall of the bundle of carbon nanotubes 3 may be covered with the
また、電子回路素子チップ1を回路基板7にカーボンナノチューブによって構成されるバンプ8を介してフリップチップボンディングしても良く、それによって、回路基板7への熱拡散効率を高めることができるとともに、カーボンナノチューブの撓み性(可撓性)によって、電子回路素子チップ1を回路基板7に取り付けた場合の電子回路素子チップ1と回路基板7との熱膨張係数の差による歪みを吸収することができる。 Further, the electronic circuit element chip 1 may be flip-chip bonded to the circuit board 7 via the bumps 8 made of carbon nanotubes, whereby the heat diffusion efficiency to the circuit board 7 can be increased, and the carbon The distortion due to the difference in thermal expansion coefficient between the electronic circuit element chip 1 and the circuit board 7 when the electronic circuit element chip 1 is attached to the circuit board 7 can be absorbed by the flexibility (flexibility) of the nanotube.
また、上述の電子回路装置の回路基板7側を、実装配線基板10にカーボンナノチューブによって構成されるバンプ9を介してボンディングしても良く、半田より熱伝導性の高いカーボンナノチューブで構成されたバンプ9により回路基板7に伝達された熱を効率よく実装配線基板に逃すことができるとともに、半田フリーの電子回路装置モジュールを実現することができる。
Further, the circuit board 7 side of the aforementioned electronic circuit device may be bonded via a configured bumps 9 to the
本発明によれば、ヒートスプレッダーと半導体チップ間の介在材料に熱伝導率の高いカーボンナノチューブを用いているので、従来に比べて放熱性を向上することができ、さらに、カーボンナノチューブの先端にグラファイトシートがほかの介在物を介さずに形成される構造を用いることで、ヒートパスとしての機能のみではなく、ヒートスプレッダーとしての機能も備わり、より放熱性の向上が可能になる。 According to the present invention, since carbon nanotubes having high thermal conductivity are used as the intervening material between the heat spreader and the semiconductor chip, it is possible to improve heat dissipation as compared with the prior art, and further, graphite is attached to the tip of the carbon nanotube. By using a structure in which the sheet is formed without interposing other inclusions, not only a function as a heat path but also a function as a heat spreader is provided, so that heat dissipation can be further improved.
また、半導体チップと回路基板間および回路基板と実装配線基板間を接続するバンプにカーボンナノチューブを用いることにより放熱性のさらなる向上も可能になるとともに、半田フリーの実装構造を実現することができる。 Further, by using carbon nanotubes for bumps connecting between the semiconductor chip and the circuit board and between the circuit board and the mounting wiring board, it is possible to further improve the heat dissipation and to realize a solder-free mounting structure.
本発明は、ヒートスプレッダーの内部底面のみに触媒層を設けて、CVD法によってカーボンナノチューブを成長させ、回路基板(インターポーザ)にこのヒートスプレッダーを固着する際に、回路基板に半田バンプ或いは転写法により形成したカーボンナノチューブバンプによってフリップチップボンディングした半導体チップ等の電位回路素子チップにカーボンナノチューブを圧接により直接当接、或いは、金属被覆層を介して圧接により当接させ、さらに、半田バンプ或いは転写法により形成したカーボンナノチューブバンプによってプリント配線基板等の実装配線基板にボンディングするものである。 In the present invention, when a catalyst layer is provided only on the inner bottom surface of the heat spreader, carbon nanotubes are grown by CVD, and the heat spreader is fixed to the circuit board (interposer) by solder bump or transfer method. The carbon nanotubes are directly contacted by pressure contact with a potential circuit element chip such as a semiconductor chip flip-chip bonded by the formed carbon nanotube bumps, or by pressure contact through a metal coating layer, and further by solder bumps or a transfer method. The formed carbon nanotube bumps are bonded to a mounting wiring board such as a printed wiring board.
この場合、触媒としてTi/Co等のCoが表面となる触媒を用いることによって、カーボンナノチューブの成長先端部にグラファイトシートが形成される。 In this case, by Rukoto using a catalyst Co of Ti / Co or the like as a catalyst is the surface, the graphite sheet is formed in the growth tip of the carbon nanotube.
ここで、図2を参照して、本発明の実施例1の半導体装置の実装工程を説明する。
図2参照
まず、Cuからなる上蓋状のヒートスプレッダー11の内部底面にスパッタリング法によって、厚さが、例えば、5nmのTi膜42と厚さが、例えば、2nmのCo膜43を順次成膜して触媒層41とする。
なお、この時、治具を用いてヒートスプレッダー11の内部底面以外に触媒層が形成されないようにする。
Here, with reference to FIG. 2 , the mounting process of the semiconductor device of Example 1 of this invention is demonstrated.
See Figure 2
First, a catalyst layer is formed by sequentially forming a Ti film 42 having a thickness of, for example, 5 nm and a
At this time, a jig is used to prevent the catalyst layer from being formed on the inner bottom surface of the
次いで、CVD法を用いて、プロセスガスとしてアセチレンガスを用いるとともに、キャリアガスとしてアルゴンガスもしくは水素ガスを用い、例えば、100Paの圧力において、600℃の成長温度でカーボンナノチューブ44を成長させるが、この時、カーボンナノチューブ44の先端部にはグラファイトシート45が形成される。
この場合、カーボンナノチューブ44の長さも成長時間によって制御可能であり、ここでは、例えば、100μmとする。
Next, using the acetylene gas as a process gas and an argon gas or a hydrogen gas as a carrier gas using a CVD method, for example, the
In this case, the length of the
一方、インターポーザ20に半田バンプ21を介して半導体チップ22をフリップチップボンディングしたのち、カーボンナノチューブ44を形成したヒートスプレッダー11を接着剤によりインターポーザ20に固着する。
この時、半導体チップ22とカーボンナノチューブ44とは、接着剤等を介することなくカーボンナノチューブ44の撓み性を利用して圧接によりグラファイトシート45に直接当接されることになる。
Meanwhile, after the flip-chip bonding the
At this time, the
次いで、このヒートスプレッダー11を固着したインターポーザ20を半田バンプ31を介してプリント配線基板30に固着することによって本発明の実施例2の半導体モジュールの基本構造が完成する。
Next, the basic structure of the semiconductor module according to the second embodiment of the present invention is completed by fixing the
図3参照
図3は、本発明の実施例1における熱の拡散状況の説明図であり、半導体チップ22で発熱した熱はグラファイトシート45を介して横方向に拡がったのち、カーボンナノチューブ44に伝わり、カーボンナノチューブ44からヒートスプレッダー11に伝達される。
See Figure 3
FIG. 3 is an explanatory diagram of the state of heat diffusion in the first embodiment of the present invention. The heat generated by the
この様に、本発明の実施例1においては、半導体チップ22をグラファイトシート45に当接させているので、半導体チップ22で発熱した熱はグラファイトシート45を介して横方向に拡がり、放熱が局所的に集中することがないので放熱効率が向上する。
As described above, in the first embodiment of the present invention, the
次に、図4を参照して、本発明の実施例2の半導体装置の実装工程を説明するが、この実施例2は実施例1にメッキ工程を追加したものである。
図4参照
まず、上記の実施例1と同様に、Cuからなる上蓋状のヒートスプレッダー11の内部底面にスパッタリング法によって、厚さが、例えば、5nmのTi膜42と厚さが、例えば、2nmのCo膜43を順次成膜して触媒層41とする。
なお、この時、治具を用いてヒートスプレッダー11の内部底面以外に触媒層が形成されないようにする。
Next, with reference to FIG. 4 , the mounting process of the semiconductor device according to the second embodiment of the present invention will be described. In the second embodiment, a plating process is added to the first embodiment.
See Figure 4
First, similarly to the first embodiment, a Ti film 42 having a thickness of, for example, 5 nm and a Co film having a thickness of, for example, 2 nm are formed on the inner bottom surface of the upper lid-shaped
At this time, a jig is used to prevent the catalyst layer from being formed on the inner bottom surface of the
次いで、CVD法を用いて、プロセスガスとしてアセチレンガスを用いるとともに、キャリアガスとしてアルゴンガスもしくは水素ガスを用い、例えば、100Paの圧力において、600℃の成長温度でカーボンナノチューブ44を成長させるが、この時、カーボンナノチューブ44の先端部にはグラファイトシート45が形成される。
この場合、カーボンナノチューブ44の長さも成長時間によって制御可能であり、ここでは、例えば、100μmとする。
Next, using the acetylene gas as a process gas and an argon gas or a hydrogen gas as a carrier gas using a CVD method, for example, the
In this case, the length of the
次いで、電解メッキ法を用いてヒートスプレッダー11及びグラファイトシート45の表面に厚さが、例えば、2μmの金メッキ層46を形成する。
この時、メッキ条件にもよるが、カーボンナノチューブ44よりもグラファイトシート45のメッキ液に対する濡れ性が高いので、グラファイトシート45の表面に優先的にメッキが行われて、カーボンナノチューブ44の側壁には金メッキ層46が形成されない。
なお、メッキ成膜レートを遅くし時間をかけてメッキを行うと、カーボンナノチューブ44の側面にも金メッキ層46を形成することは可能である。
Next, a
At this time, although depending on the plating conditions, the wettability of the
If the plating film formation rate is slowed and plating is performed over time, the
以降は、再び、上記の実施例1と同様に、インターポーザ20に半田バンプ21を介して半導体チップ22をフリップチップボンディングしたのち、カーボンナノチューブ15を形成したヒートスプレッダー11を接着剤によりインターポーザ20に固着する。
この時も、半導体チップ22はグラファイトシート45とは、カーボンナノチューブ44の撓み性を利用して圧接により金メッキ層46を介して当接されることになる。
Thereafter, again, in the same manner as in Example 1 above, after flip-chip bonding the
Also at this time, the
次いで、このヒートスプレッダー11を固着したインターポーザ20を半田バンプ31を介してプリント配線基板30に固着することによって本発明の実施例2の半導体モジュールの基本構造が完成する。
Next, the basic structure of the semiconductor module according to the second embodiment of the present invention is completed by fixing the
この様に、本発明の実施例2においては、グラファイトシート45の表面を金メッキ層16で覆っているので、圧接時におけるグラファイトシート45の剥離やカーボンナノチューブ44及びグラファイトシート45に起因するパーティクルによる汚染を防止することができる。
As described above, in Example 2 of the present invention, the surface of the
次に、図5を参照して、本発明の実施例3の半導体モジュールの実装構造を説明するが、実施例3は実施例1におけるフリップチップボンディングをカーボンナノチューブからなるバンプ23を用いたものである。
図5参照
図5は、本発明の実施例3の半導体モジュールの概略的断面図であり、カーボンナノチューブからなるバンプ23を設けたインターポーザ20に半導体チップ22がフリップチップボンディングされている。
Next, referring to FIG. 5 , the mounting structure of the semiconductor module of Example 3 of the present invention will be described. In Example 3, the flip chip bonding in Example 1 is performed using
See Figure 5
FIG. 5 is a schematic cross-sectional view of a semiconductor module according to a third embodiment of the present invention. A
なお、この場合のバンプ23は転写法によりインターポーザ20に設けるものである。 即ち、基材が樹脂製のインターポーザ20はカーボンナノチューブの成長温度に耐えられないので、例えば、シリコンウェーハ上にAl/Fe触媒層を設けてカーボンナノチューブを成長させる。
In this case, the
次いで、パッド上に導電性接着剤を塗布したインターポーザにカーボンナノチューブの成長面を押しつけて接着剤を硬化させ、次いで、基板の剥離を行うことによって、一番機械的強度の弱い触媒層の位置で剥離が起こり、パッド上にのみバンプ23が形成されることになる。 Next, the carbon nanotube growth surface is pressed against the interposer with the conductive adhesive applied on the pad to cure the adhesive, and then the substrate is peeled off, so that at the position of the catalyst layer with the weakest mechanical strength. Separation occurs, and bumps 23 are formed only on the pads.
この実施例3においては、フリップチップボンディングに際して電気伝導性及び熱伝導性に優れ且つ撓み性を有するカーボンナノチューブ製のバンプ23を用いているので、ボンディング時の温度から室温に降温する際のインターポーザ20と半導体チップ22の熱膨張係数に基づく歪みの発生を緩和することができるとともに、電気抵抗を小さくし、且つ、インターポーザ20への熱の拡散を効率的に行うことができる。
In the third embodiment, since the
次に、図6を参照して、本発明の実施例4の半導体モジュールの実装構造を説明するが、実施例4は実施例3におけるプリント配線基板への実装をカーボンナノチューブからなるバンプ32を用いて行ったものである。
図6参照
図6は、本発明の実施例4の半導体モジュールの概略的断面図であり、カーボンナノチューブからなるバンプ23を設けたインターポーザ20に半導体チップ22がフリップチップボンディングされているとともに、半導体チップ22をボンディングしたインターポーザ20はカーボンナノチューブからなるバンプ32を介してプリント配線基板30に実装されている。
なお、この場合のバンプ30もバンプ23と全く同様に転写法によりプリント配線基板30に形成される。
Next, the mounting structure of the semiconductor module according to the fourth embodiment of the present invention will be described with reference to FIG. 6. The fourth embodiment uses
See FIG. 6
FIG. 6 is a schematic cross-sectional view of the semiconductor module according to the fourth embodiment of the present invention. The
In this case, the
この実施例4においては、プリント配線基板への実装を電気伝導性及び熱伝導性に優れ且つ撓み性を有するカーボンナノチューブからなるバンプ32を用いて実装しているので、実装時における機械的歪みを緩和することができるとともに、電気抵抗を小さくし、且つ、インターポーザ20からプリント配線基板30への熱の拡散を効率的に行うことができる。
In this Example 4 , since mounting on the printed wiring board is performed using the
次に、図7を参照して、本発明の実施例5の半導体モジュールの実装構造を説明するが、実施例5は実施例2におけるフリップチップボンディングを実施例3と同様にカーボンナノチューブからなるバンプ23を用いたものである。
図7参照
図7は、本発明の実施例5の半導体モジュールの概略的断面図であり、転写法により形成されたカーボンナノチューブからなるバンプ23を設けたインターポーザ20に半導体チップ22がフリップチップボンディングされている。
Next, the mounting structure of the semiconductor module according to the fifth embodiment of the present invention will be described with reference to FIG. 7. In the fifth embodiment, the flip-chip bonding in the second embodiment is performed with bumps made of carbon nanotubes as in the third embodiment. 23 is used.
See FIG. 7
FIG. 7 is a schematic cross-sectional view of a semiconductor module of Example 5 of the present invention, in which a
この実施例5においても、実施例3と同様にフリップチップボンディングに際して電気伝導性及び熱伝導性に優れ且つ撓み性を有するカーボンナノチューブ製のバンプ23を用いているので、ボンディング時の温度から室温に降温する際のインターポーザ20と半導体チップ22の熱膨張係数に基づく歪みの発生を緩和することができるとともに、電気抵抗を小さくし、且つ、インターポーザ20への熱の拡散を効率的に行うことができる。
Also in this Example 5 , since the carbon nanotube bumps 23 having excellent electrical and thermal conductivity and flexibility are used in flip chip bonding as in Example 3 , the temperature from the bonding temperature to room temperature is used. It is possible to reduce the occurrence of distortion based on the thermal expansion coefficients of the
次に、図8を参照して、本発明の実施例6の半導体モジュールの実装構造を説明するが、実施例6は実施例5におけるプリント配線基板への実装を実施例4と同様にカーボンナノチューブからなるバンプ32を用いて行ったものである。
図8参照
図8は、本発明の実施例6の半導体モジュールの概略的断面図であり、転写法により形成されたカーボンナノチューブからなるバンプ23を設けたインターポーザ20に半導体チップ22がフリップチップボンディングされているとともに、半導体チップ22をボンディングしたインターポーザ20は転写法により形成されたカーボンナノチューブからなるバンプ32を介してプリント配線基板30に実装されている。
Next, the mounting structure of the semiconductor module according to the sixth embodiment of the present invention will be described with reference to FIG. 8. In the sixth embodiment, the carbon nanotubes are mounted on the printed wiring board in the fifth embodiment as in the fourth embodiment. This is performed using a
See FIG. 8
FIG. 8 is a schematic cross-sectional view of a semiconductor module according to Example 6 of the present invention, in which a
この実施例6においても、実施例4と同様にプリント配線基板への実装を電気伝導性及び熱伝導性に優れ且つ撓み性を有するカーボンナノチューブからなるバンプ32を用いて実装しているので、実装時における機械的歪みを緩和することができるとともに、電気抵抗を小さくし、且つ、インターポーザ20からプリント配線基板30への熱の拡散を効率的に行うことができる。
In Example 6 , as in Example 4 , the mounting on the printed wiring board is implemented using the
以上、本発明の各実施例を説明したが、本発明は各実施例に示した構成、条件、数値に限られるものではなく、各種の変更が可能であり、例えば、上記の実施例1等においては、グラファイトシートを形成するために触媒層をTi/Co層で構成しているが、Ti/Co層に限られるものではなく、TiN/Co層等の他の触媒層で形成しても良いものである。 As mentioned above, although each Example of this invention was described, this invention is not restricted to the structure, conditions, and numerical value which were shown in each Example, A various change is possible, for example, said Example 1 etc. In order to form a graphite sheet, the catalyst layer is composed of a Ti / Co layer, but is not limited to the Ti / Co layer, and may be formed of another catalyst layer such as a TiN / Co layer. It ’s good.
また、上記の実施例2等においては、カーボンナノチューブの側面にはメッキ層を形成していないが、メッキ条件を変えることによって、カーボンナノチューブの側面にもメッキ層を形成しても良いものである。 In Example 2 and the like described above, the plating layer is not formed on the side surface of the carbon nanotube. However, the plating layer may be formed on the side surface of the carbon nanotube by changing the plating conditions. .
また上記の実施例3乃至実施例6においては、カーボンナノチューブ製のバンプを転写法により形成する際に、全面に成長させて転写させたのち、エッチングによりパッドに位置合わせしているが、全面に成長させのちにエッチングによりパッド配置に合わせてパターニングし、その後、インターポーザ或いはプリント配線基板側に転写しても良いものである。 In Examples 3 to 6 , the bumps made of carbon nanotubes are formed by the transfer method, and are grown and transferred on the entire surface, and then aligned with the pad by etching. After the growth, patterning may be performed according to the pad arrangement by etching, and then transferred to the interposer or the printed wiring board side.
さらには、予め触媒層をパッド配置に合わせてパターニングしてカーボンナノチューブを選択的に成長させたのち、インターポーザ或いはプリント配線基板側に転写しても良いものである。 Furthermore, the catalyst layer may be previously patterned according to the pad arrangement to selectively grow the carbon nanotubes, and then transferred to the interposer or the printed wiring board side.
また、上記の各実施例においては示していないが、半導体チップのフリップチップボンディングを通常の半田バンプで行い、インターポーザとプリント配線基板との接続を転写法によって形成したカーボンナノチューブからなるバンプにより行っても良いものである。 Although not shown in each of the above embodiments, flip chip bonding of a semiconductor chip is performed with ordinary solder bumps, and the connection between the interposer and the printed wiring board is performed with bumps made of carbon nanotubes formed by a transfer method. Is also good.
また、上記の実施例2等においては、金メッキ層を設けているが、メッキ層は金である必要はなく、Cuメッキ層、Niメッキ層或いはPtメッキ層等の他のメッキ層を用いても良いものである。 In the second embodiment, etc., a gold plating layer is provided. However, the plating layer does not have to be gold, and other plating layers such as a Cu plating layer, a Ni plating layer, or a Pt plating layer may be used. It ’s good.
また、上記の各実施例においては特に言及していないが、ヒートスプレッダーをインターポーザに固着する際に、密閉空間をN2ガスやArガスで置換しても良いものである。 Further, although not particularly mentioned in each of the above embodiments, when the heat spreader is fixed to the interposer, the sealed space may be replaced with N 2 gas or Ar gas.
ここで、再び図1を参照して、改めて、本発明の詳細な特徴を説明する。
再び、図1参照
(付記1)回路基板7と、回路基板7上に搭載された発熱源となる電子回路素子チップ1と、熱を拡散するとともに放出する機能を有するとともに、回路基板7に対して蓋部材を構成する熱拡散・放出部材2と、電子回路素子チップ1と熱拡散・放出部材2との間に樹脂接着剤を介することなく触媒層と反対側の先端部がグラファイトシートに直接接したカーボンナノチューブ3を設け、前記各カーボンナノチューブ3の間隙が空隙であることを特徴とする電子回路装置。
(付記2) 前記カーボンナノチューブ3が撓み性を有していることを特徴とする付記1に記載の電子回路装置。
(付記3) 前記触媒層4が、少なくともCoを含む触媒層4であることを特徴とする付記1または付記2に記載の電子回路装置。
(付記4)前記グラファイトシート5の表面が金属6によって被覆されていることを特徴とする付記1乃至付記3のいずれか1に記載の電子回路装置。
(付記5) 前記カーボンナノチューブ3の束の側壁が金属6によって被覆されていることを特徴とする付記4に記載の電子回路装置。
(付記6) 前記電子回路素子チップ1が回路基板7にカーボンナノチューブによって構成されるバンプ8を介してフリップチップボンディングされていることを特徴とする付記1乃至付記5のいずれか1に記載の電子回路装置。
(付記7) 付記1乃至付記6のいずれか1に記載の電子回路装置の回路基板7側を、実装配線基板10にカーボンナノチューブによって構成されるバンプ9を介してボンディングされていることを特徴とする電子回路装置モジュール。
Here, referring to FIG. 1 again, the detailed features of the present invention will be described again.
Again see Figure 1
(Supplementary Note 1) The circuit board 7, the electronic circuit element chip 1 serving as a heat source mounted on the circuit board 7, and a function of diffusing and releasing heat, and a lid member for the circuit board 7 And the carbon nanotube 3 whose tip opposite to the catalyst layer is in direct contact with the graphite sheet without a resin adhesive between the electronic circuit element chip 1 and the heat diffusion /
(Supplementary note 2) The electronic circuit device according to supplementary note 1, wherein the carbon nanotube 3 has flexibility.
(Supplementary Note 3) The catalyst layer 4, an electronic circuit device according to Appendix 1 or
(Supplementary note 4 ) The electronic circuit device according to any one of supplementary notes 1 to 3, wherein the surface of the graphite sheet 5 is covered with a
(Supplementary note 5 ) The electronic circuit device according to supplementary note 4, wherein a side wall of the bundle of the carbon nanotubes 3 is covered with a
(Supplementary note 6 ) The electronic circuit according to any one of supplementary notes 1 to 5 , wherein the electronic circuit element chip 1 is flip-chip bonded to the circuit substrate 7 via bumps 8 made of carbon nanotubes. Circuit device.
(Appendix 7 ) The circuit board 7 side of the electronic circuit device according to any one of appendices 1 to 6 is bonded to the mounting
本発明の活用例としては、CPU等の半導体チップの放熱構造が典型的なものであるが、半導体チップに限られるものではなく、CPU等の半導体チップの放熱のみならず、高出力・高周波電力増幅器の放熱、電気自動車などで用いられるIGBT(絶縁ゲート型バイポーラトランジスタ)等の高出力トランジスタの放熱にも応用可能であり、さらには、半導体装置の放熱構造に限られるものではなく、強誘電体デバイスやL,C,R等の他の電子デバイス放熱構造にも適用されるものである。 As a practical example of the present invention, a heat dissipation structure of a semiconductor chip such as a CPU is typical. However, the present invention is not limited to a semiconductor chip. It can also be applied to heat dissipation of amplifiers, high power transistors such as IGBTs (insulated gate bipolar transistors) used in electric vehicles, and is not limited to the heat dissipation structure of semiconductor devices. The present invention is also applied to devices and other electronic device heat dissipation structures such as L, C, and R.
1 電子回路素子チップ
2 熱拡散・放出部材
3 カーボンナノチューブ
4 触媒層
5 グラファイトシート
6 金属
7 回路基板
8 バンプ
9 バンプ
10 実装配線基板
11 ヒートスプレッダー
20 インターポーザ
21 半田バンプ
22 半導体チップ
23 バンプ
30 プリント配線基板
31 半田バンプ
32 バンプ
41 触媒層
42 Ti膜
43 Co膜
44 カーボンナノチューブ
45 グラファイトシート
46 金メッキ層
61 半導体チップ
62 ヒートスプレッダー
63 インジウム半田
64 回路基板
65 半田バンプ
66 プリント配線基板
67 半田バンプ
DESCRIPTION OF SYMBOLS 1 Electronic
11 Heat spreader
20
Claims (4)
前記回路基板上に搭載された発熱源となる電子回路素子チップと、
熱を拡散するとともに放出する機能を有するとともに、前記回路基板に対して蓋部材を構成する熱拡散・放出部材と、
前記電子回路素子チップと前記熱拡散・放出部材との間に樹脂接着剤を介することなく触媒層と反対側の先端部がグラファイトシートに直接接したカーボンナノチューブを設け、
前記各カーボンナノチューブの間隙が空隙であることを特徴とする電子回路装置。 A circuit board;
An electronic circuit element chip serving as a heat source mounted on the circuit board;
A function of diffusing and releasing heat, and a heat diffusing / releasing member constituting a lid member for the circuit board;
A carbon nanotube is provided between the electronic circuit element chip and the heat diffusing / releasing member, with the tip opposite to the catalyst layer directly in contact with the graphite sheet without a resin adhesive,
An electronic circuit device, wherein a gap between the carbon nanotubes is a gap.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007040777A JP4992461B2 (en) | 2007-02-21 | 2007-02-21 | Electronic circuit device and electronic circuit device module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007040777A JP4992461B2 (en) | 2007-02-21 | 2007-02-21 | Electronic circuit device and electronic circuit device module |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008205273A JP2008205273A (en) | 2008-09-04 |
JP4992461B2 true JP4992461B2 (en) | 2012-08-08 |
Family
ID=39782432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007040777A Expired - Fee Related JP4992461B2 (en) | 2007-02-21 | 2007-02-21 | Electronic circuit device and electronic circuit device module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4992461B2 (en) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5768786B2 (en) * | 2008-03-18 | 2015-08-26 | 富士通株式会社 | Sheet-like structure and electronic device |
JP2010073842A (en) * | 2008-09-18 | 2010-04-02 | Nitto Denko Corp | Microprocessor structure |
JP2010073843A (en) * | 2008-09-18 | 2010-04-02 | Nitto Denko Corp | Microprocessor structure |
JP5431793B2 (en) * | 2009-05-29 | 2014-03-05 | 新光電気工業株式会社 | Heat dissipation component, electronic component device, and method of manufacturing electronic component device |
JP5276565B2 (en) * | 2009-10-14 | 2013-08-28 | 新光電気工業株式会社 | Heat dissipation parts |
JP6015009B2 (en) * | 2012-01-25 | 2016-10-26 | 富士通株式会社 | Electronic device and manufacturing method thereof |
US10839975B2 (en) | 2014-03-10 | 2020-11-17 | The Boeing Company | Graphene coated electronic components |
US9930808B2 (en) * | 2014-03-10 | 2018-03-27 | The Boeing Company | Graphene-based thermal management systems |
CN106098654B (en) * | 2016-06-20 | 2018-12-14 | 绍兴杭铭饰品有限公司 | A kind of integrated antenna package of optimizing thermal solution |
JP6810343B2 (en) * | 2016-10-17 | 2021-01-06 | 富士通株式会社 | Manufacturing method of carbon nanotube structure, heat dissipation sheet and carbon nanotube structure |
EP4007167A3 (en) * | 2020-11-30 | 2022-10-12 | Huawei Technologies Co., Ltd. | Clock oscillator and clock oscillator production method using a shock-absorbing material layer |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6965513B2 (en) * | 2001-12-20 | 2005-11-15 | Intel Corporation | Carbon nanotube thermal interface structures |
JP4167212B2 (en) * | 2004-10-05 | 2008-10-15 | 富士通株式会社 | Carbon nanotube structure, semiconductor device, and semiconductor package |
CN100358132C (en) * | 2005-04-14 | 2007-12-26 | 清华大学 | Thermal interface material producing method |
CA2609712C (en) * | 2005-05-26 | 2015-04-07 | Nanocomp Technologies, Inc. | Systems and methods for thermal management of electronic components |
JP4208863B2 (en) * | 2005-06-30 | 2009-01-14 | 富士通マイクロエレクトロニクス株式会社 | Semiconductor device and manufacturing method thereof |
-
2007
- 2007-02-21 JP JP2007040777A patent/JP4992461B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008205273A (en) | 2008-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4992461B2 (en) | Electronic circuit device and electronic circuit device module | |
US10396009B2 (en) | Heat dissipation material and method of manufacturing thereof, and electronic device and method of manufacturing thereof | |
JP4763707B2 (en) | Unidirectional conductive adhesive tape, integrated circuit device and manufacturing method thereof | |
CN1258815C (en) | Electronic assembly comprising solderable thermal interface and methods of manufacture | |
US8890312B2 (en) | Heat dissipation structure with aligned carbon nanotube arrays and methods for manufacturing and use | |
US8520388B2 (en) | Heat-radiating component and electronic component device | |
JP5356972B2 (en) | Heat dissipating component, manufacturing method thereof, and semiconductor package | |
JP5276565B2 (en) | Heat dissipation parts | |
JP4610414B2 (en) | Electronic component storage package, electronic device, and electronic device mounting structure | |
JP4467489B2 (en) | Circuit board and circuit device using the same | |
KR20070027482A (en) | System and method using self-assembled nano structures in the design and fabrication of an integrated circuit micro-cooler | |
JPS62194652A (en) | Semiconductor device | |
JP2013501379A (en) | Nanotube thermal interface structure | |
JP2008210954A (en) | Carbon nanotube bump structure, its manufacturing method and semiconductor device using the same | |
TWI485823B (en) | Semiconductor package structure and fabricating method of semiconductor package structure | |
US11933546B2 (en) | Thermal compensation layers with core-shell phase change particles and power electronics assemblies incorporating the same | |
JP6261352B2 (en) | Carbon nanotube sheet, semiconductor device, method of manufacturing carbon nanotube sheet, and method of manufacturing semiconductor device | |
JP2010171200A (en) | Heat radiator of semiconductor package | |
JP6223903B2 (en) | Carbon nanotube sheet, electronic device, method of manufacturing carbon nanotube sheet, and method of manufacturing electronic device | |
JP5018419B2 (en) | Module structure, manufacturing method thereof, and semiconductor device | |
US20080017981A1 (en) | Compliant Bumps for Integrated Circuits Using Carbon Nanotubes | |
JP2018174195A (en) | Heat dissipator, method of manufacturing heat dissipator, and electronic device | |
JP2010118469A (en) | Semiconductor device and method of manufacturing the same | |
US20090243085A1 (en) | Apparatus and method for attaching a heat dissipating device | |
JP2019079914A (en) | Semiconductor module and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091110 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110823 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110915 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120410 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120423 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4992461 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |