JP4991453B2

JP4991453B2 - Encoding processing device, encoding processing system, and control method of encoding processing device

Info

Publication number: JP4991453B2
Application number: JP2007223914A
Authority: JP
Inventors: 克己大塚
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2007-08-30
Filing date: 2007-08-30
Publication date: 2012-08-01
Anticipated expiration: 2027-08-30
Also published as: JP2009060224A

Description

本発明は符号化処理装置、符号化処理システム及び符号化処理装置の制御方法に関し、特に、符号化制御アルゴリズム或いは搭載されるシステム構成に応じて柔軟に処理するために用いて好適な技術に関する。 The present invention relates to an encoding processing device , an encoding processing system, and an encoding processing device control method , and more particularly, to a technique suitable for flexible processing according to an encoding control algorithm or an installed system configuration.

マルチメディアの発展や動画像及び静止画像の高解像度化の要求とともに、符号化処理にはますます高能率な符号化方式への要求が高まっている。これを受けて、静止画像の符号化方式として国際標準であるＪＰＥＧ（Joint Photographic Expert Group）符号化方式において、Baseline符号化方式と呼ばれるＴ．８１やＪＰＥＧ２０００符号化方式の策定が行われた。また、動画像の符号化方式としては、ＭＰＥＧ−１／ＭＰＥＧ−２（Moving Picture Experts Group）符号化方式、及びＭＰＥＧ−４符号化方式が策定された。さらに、ＩＴＵ及びＭＰＥＧによって、さらなる高能率な符号化方式としてＨ．２６４（ＭＰＥＧ−４ＡＶＣ）符号化方式が策定されようとしている。 Along with the development of multimedia and the demand for higher resolution of moving images and still images, there is an increasing demand for more efficient coding methods for coding processing. In response to this, in the JPEG (Joint Photographic Expert Group) coding system, which is an international standard as a still image coding system, T.B. 81 and JPEG2000 encoding schemes were developed. As moving picture coding systems, MPEG-1 / MPEG-2 (Moving Picture Experts Group) coding system and MPEG-4 coding system have been established. In addition, ITU and MPEG provide a more efficient coding system such as H.264. The H.264 (MPEG-4 AVC) encoding system is being formulated.

この様な符号化方式の進化によって高能率符号化が達成される条件の一つとして、動作用メモリ空間の増加が挙げられる。これは、動画像符号化方式のフレーム間予測技術に代表されるように、使用するメモリ空間の大きさと符号化効率との相関が非常に高いことからもわかる。例えば、Ｈ．２６４符号化方式においては、ロングターム参照フレームと呼ばれる技術が採用されている。これまでの前方向及び双方向予測に加えて、シーンの背景に相当するフレームを適応的に選択してフレーム間予測を行うことにより符号化効率の向上を図っている。 One of the conditions under which high-efficiency encoding is achieved by the evolution of such an encoding method is an increase in the memory space for operation. This can also be seen from the fact that the correlation between the size of the memory space to be used and the coding efficiency is very high, as represented by the inter-frame prediction technique of the moving picture coding system. For example, H.M. In the H.264 encoding method, a technique called a long term reference frame is employed. In addition to the forward and bidirectional predictions so far, encoding efficiency is improved by adaptively selecting a frame corresponding to the background of the scene and performing inter-frame prediction.

また、同一符号化方式においてもメモリ空間の大きさと符号化効率との相関が存在する。例えば、前方向予測を用いたＭＰＥＧ−４符号化方式においては、"f＿code"と呼ばれる動き補償を行う最大の矩形の画素サイズを表すパラメータを用いている。また、整数画素のフレームメモリ空間に加えて、半画素或いは１／４画素単位のフレームメモリ空間を実装するか否かを選択することができる。 In addition, there is a correlation between the size of the memory space and the coding efficiency even in the same coding method. For example, in the MPEG-4 encoding method using forward prediction, a parameter representing the maximum rectangular pixel size for performing motion compensation called “f_code” is used. In addition to the frame memory space of integer pixels, it is possible to select whether or not to implement a frame memory space in units of half pixels or ¼ pixels.

メモリシステムをどの様に構成するかは、製品に許容されるコストや開発期間により様々な形態が考えられ、また符号化処理装置に要求される符号化効率もコストや開発期間とのトレードオフによって決定される。このような背景から、符号化処理装置が搭載されるシステムのメモリシステムの構成や、搭載する符号化制御アルゴリズムに応じて柔軟に適用できる符号化処理装置が求められている。 There are various ways to configure the memory system depending on the cost allowed for the product and the development period, and the encoding efficiency required for the encoding processor depends on the trade-off with the cost and the development period. It is determined. From such a background, there is a need for an encoding processing apparatus that can be flexibly applied according to the configuration of a memory system of a system in which the encoding processing apparatus is mounted and the encoding control algorithm to be mounted.

前記の様な柔軟性を重視した実装形態の一例として図２にブロック図を示す。図２に示すように、従来からソフトウェアによるアプローチが多く採用されてきた。図２において、システムＬＳＩ２００内には、入力ＩＦ２０１、画像処理装置２０２、出力ＩＦ２０４、システムメモリ２０６、アービタ２０７、メインＣＰＵ２０５、ＤＳＰ２０３があり、システムメモリ２０８に接続されている。さらに、ＤＳＰ２０３の代わりに、メディアプロセッサと呼ばれる符号化処理に適した特殊命令を拡張したＣＰＵ上に、ソフトウェアとして符号処理装置を実装するものもある。 FIG. 2 shows a block diagram as an example of a mounting form that places importance on the flexibility as described above. As shown in FIG. 2, a software approach has been widely adopted. In FIG. 2, the system LSI 200 includes an input IF 201, an image processing apparatus 202, an output IF 204, a system memory 206, an arbiter 207, a main CPU 205, and a DSP 203, which are connected to the system memory 208. Further, instead of the DSP 203, there is also a device in which a code processing device is installed as software on a CPU called a media processor that is extended with a special instruction suitable for encoding processing.

しかしながら、近年の符号化対象となるコンテンツの高解像度化やＨ．２６４に代表される高能率符号化を実現するために必要となる処理複雑化に伴い、リアルタイムで符号化を実現することが困難となってきている。さらに、ＣＰＵの駆動周波数の高速化或いはマルチＣＰＵ構成にすることによってリアルタイム性を実現することを試みたとしても、消費電力及びコストの増加が著しく、携帯機器等に適用することは困難であった。 However, the resolution of content to be encoded in recent years has increased and Along with the complexity of processing required to realize high-efficiency encoding represented by H.264, it has become difficult to realize encoding in real time. Furthermore, even if an attempt was made to achieve real-time performance by increasing the CPU drive frequency or using a multi-CPU configuration, the increase in power consumption and cost was significant, making it difficult to apply to portable devices and the like. .

このような課題を解決する例として、例えば、特許文献１には、マルチメディア信号処理のための映像復元プロセッサが開示されている。この技術によれば、メインＣＰＵ及びコプロセッサと呼ばれる符号処理の各構成要素をハードウェアで構成した符号化処理装置により前記課題を解決している。 As an example for solving such a problem, for example, Patent Document 1 discloses a video restoration processor for multimedia signal processing. According to this technique, the above-mentioned problem is solved by an encoding processing device in which each component of encoding processing called a main CPU and a coprocessor is configured by hardware.

具体的には、図３に示すように、符号化処理装置３００は、メインＣＰＵ３０１，コプロセッサ３０２、ＤＭＡ３０３、システムメモリＩＦ３０５、外部データＩＦ３０６、及びデータ通信ＩＦを有している。また、符号化処理装置３００は、動作用メモリを対象としたシステムメモリ３０４に接続されている。さらに、符号化処理内部のメインＣＰＵ３０１とコプロセッサ３０２との間の通信のためのメモリシステムを分離している。これにより、リアルタイム性を実現している。 Specifically, as illustrated in FIG. 3, the encoding processing device 300 includes a main CPU 301, a coprocessor 302, a DMA 303, a system memory IF 305, an external data IF 306, and a data communication IF. The encoding processing device 300 is connected to a system memory 304 intended for an operation memory. Further, a memory system for communication between the main CPU 301 and the coprocessor 302 in the encoding process is separated. As a result, real-time performance is realized.

特開２００３−２０４５５６号公報JP 2003-204556 A

しかしながら、この技術においては、搭載するシステムに応じた柔軟なメモリシステムとしては不十分である。前記特許文献１に開示された発明においてはメインＣＰＵ３０１ＣＰＵ及びコプロセッサ３０２が動作するメモリシステムとしては、従来技術と何ら変わらない。搭載されるシステムのメモリシステムの実装形態や符号化制御アルゴリズムには適応的に対応できない。 However, this technology is insufficient as a flexible memory system according to the system to be installed. In the invention disclosed in Patent Document 1, the memory system in which the main CPU 301 CPU and the coprocessor 302 operate is not different from the prior art. It is not possible to adapt adaptively to the mounting form of the memory system and the encoding control algorithm of the installed system.

本発明は前述の問題点に鑑み、搭載されるシステムのメモリシステムの実装形態や符号化制御アルゴリズムに適応的に対応できるようにすることを目的としている。 The present invention has been made in view of the above-described problems, and an object of the present invention is to make it possible to adaptively cope with the mounting form of the memory system and the encoding control algorithm of the installed system.

本発明の符号化処理装置は、ピクチャをブロック単位で符号化処理を行う符号化処理装置であって、データの入出力を行うための少なくとも１つのメモリが接続されており、前記符号化処理を行う複数の符号化手段と、前記複数の符号化手段に対して、予めメモリマッピング情報を設定するとともに、前記複数の符号化手段の処理を制御するメイン制御手段とを有し、前記複数の符号化手段はそれぞれ、ブロック処理を行うブロック処理手段と、前記メイン制御手段から設定されたメモリマッピング情報に応じて前記メモリから１つを選択し、前記ブロック処理手段からの入力情報を基にアドレスを生成して、前記選択したメモリに対するデータの読み出し及び書き込みを行うアドレス生成手段とを有することを特徴とする。
また、本発明の符号化処理装置の他の特徴とするところは、メモリと、当該メモリから読み出した画像について符号化処理を行う複数の符号化手段と、前記メモリにおいて読み出しアドレス空間と書き込みアドレス空間とを規定するメモリマッピング情報を、前記符号化手段毎に設定する制御手段とを有し、前記複数の符号化手段は、前記メモリマッピング情報により規定されるアドレス空間にアクセスするためのアドレスを生成するアドレス生成手段を備え、前記制御手段は、前記複数の符号化手段の中で第１の符号化手段の書き込みアドレス空間を第２の符号化手段の読み出しアドレス空間として設定することにより、前記第１の符号化手段及び前記第２の符号化手段の処理順序を設定する。
本発明の符号化処理システムは、前記他の特徴とする符号化処理装置を有する符号化処理システムであって、前記メモリは内部メモリと外部メモリとを備え、前記内部メモリは前記符号化手段の各々が有する第１ＭＭＵによって制御され、前記外部メモリは前記符号化手段で共通の第２ＭＭＵによって制御されることを特徴とする。
本発明の符号化処理装置の制御方法は、データの入出力を行うための少なくとも１つのメモリが接続されており、前記メモリにアクセスするためのアドレス生成手段を備える複数の符号化手段を有し、ピクチャをブロック単位で符号化処理を行う符号化処理装置の制御方法であって、前記複数の符号化手段の各々に対して、予めメモリマッピング情報を設定する設定工程と、前記メモリマッピング情報に応じて前記メモリから１つを選択し、アドレスを生成して、前記選択したメモリに対するデータの読み出し及び書き込みを行うアクセス工程とを有することを特徴とする。
また、本発明の符号化処理装置の制御方法の他の特徴とするところは、メモリと、当該メモリにアクセスするためのアドレスを生成し前記メモリから読み出した画像について符号化処理を行う複数の符号化手段を有する符号化処理装置の制御方法であって、前記メモリにおいて読み出しアドレス空間と書き込みアドレス空間とを規定するメモリマッピング情報を、前記符号化手段毎に設定する設定工程と、前記符号化手段が、前記メモリマッピング情報により規定されるアドレス空間にアクセスするためのアドレスを生成するアドレス生成工程とを有し、前記設定工程は前記複数の符号化手段の中で第１の符号化手段の書き込みアドレス空間を第２の符号化手段の読み出しアドレス空間として設定することにより、前記第１の符号化手段及び前記第２の符号化手段の処理順序を設定する。 An encoding processing apparatus according to the present invention is an encoding processing apparatus that performs encoding processing of a picture in units of blocks, and is connected to at least one memory for inputting and outputting data, and the encoding processing is performed. A plurality of encoding means to perform, and a main control means for setting memory mapping information in advance for the plurality of encoding means and controlling processing of the plurality of encoding means, and the plurality of codes Each of the converting means selects a block processing means for performing block processing and one of the memories according to the memory mapping information set by the main control means, and assigns an address based on the input information from the block processing means. Address generating means for generating and reading and writing data to and from the selected memory.
Another feature of the encoding processing apparatus according to the present invention is that a memory, a plurality of encoding units that perform encoding processing on an image read from the memory, and a read address space and a write address space in the memory. Control means for setting the memory mapping information defining each of the encoding means, and the plurality of encoding means generate addresses for accessing an address space defined by the memory mapping information Address generating means for performing the first encoding means, and the control means sets the write address space of the first encoding means as the read address space of the second encoding means among the plurality of encoding means. The processing order of the first encoding means and the second encoding means is set.
An encoding processing system according to the present invention is an encoding processing system having the encoding processing device according to the other feature, wherein the memory includes an internal memory and an external memory, and the internal memory includes the encoding means. The external memory is controlled by a common second MMU in the encoding means.
The control method of the encoding processing apparatus according to the present invention includes a plurality of encoding units, to which at least one memory for inputting / outputting data is connected and having an address generation unit for accessing the memory. A method for controlling a coding processing apparatus that performs coding processing of a block in units of a block, wherein a setting step of setting memory mapping information in advance for each of the plurality of coding means, and the memory mapping information And an access step of selecting one from the memories, generating an address, and reading and writing data to the selected memory.
Another feature of the control method of the encoding processing apparatus of the present invention is that a memory and a plurality of codes for generating an address for accessing the memory and performing an encoding process on an image read from the memory A method for controlling an encoding processing apparatus having encoding means, comprising: a setting step for setting memory mapping information defining a read address space and a write address space in the memory for each encoding means; and the encoding means Includes an address generation step of generating an address for accessing an address space defined by the memory mapping information, and the setting step includes writing of the first encoding unit among the plurality of encoding units. By setting the address space as the read address space of the second encoding means, the first encoding means and Setting the processing order of the serial second encoding means.

本発明によれば、搭載されるシステムのメモリシステムの実装形態や符号化制御アルゴリズムに適応的に対応できる。 ADVANTAGE OF THE INVENTION According to this invention, it can respond adaptively to the mounting form and encoding control algorithm of the memory system of the mounted system.

（第１の実施形態）
まず、図１、図４及び図５を用いて本実施形態の概念を説明する。ここでは、対象とする符号化方式は限定せず、符号化処理が処理０〜処理４で構成されるものとする。そして、処理０〜処理４の各々は最小処理単位であるマクロブロック毎に独立に並行動作が可能であることとする。 (First embodiment)
First, the concept of the present embodiment will be described with reference to FIGS. Here, the target encoding method is not limited, and the encoding process is assumed to be composed of process 0 to process 4. Then, each processing 0 process 4 to be independently for each macroblock which is a minimum unit of processing are possible parallel action operation.

図４は、本実施形態における符号化処理装置のシステムＬＳＩを示す図である。
図４において、システムＬＳＩ４０２内に、符号化処理装置４０４が実装されている。符号化処理装置４０４は、対象とする符号化方式の処理０〜処理３を実行するユニット（０）４０９からユニット（３）４１２のブロックを有する。 FIG. 4 is a diagram showing a system LSI of the encoding processing apparatus according to this embodiment.
In FIG. 4, an encoding processing device 404 is mounted in the system LSI 402. The encoding processing device 404 includes blocks from unit (0) 409 to unit (3) 412 that execute processing 0 to processing 3 of the target encoding method.

また、符号化処理装置４０４は、ユニット（０）４０９からユニット（３）４１２に対して処理動作の制御及び動作パラメータの設定を行うメイン制御手段４１３を有している。なお、メイン制御手段４１３及びユニット（０）４０９からユニット（３）４１２の５つのブロックは、本実施形態のシステムＬＳＩ４０２の構成に限らず、その他のシステムＬＳＩの構成においても必要なブロックである。 Also, the encoding processing device 404 includes main control means 413 for controlling processing operation and setting operation parameters from the unit (0) 409 to the unit (3) 412. Note that the main control unit 413 and the five blocks from the unit (0) 409 to the unit (3) 412 are not limited to the configuration of the system LSI 402 of the present embodiment, but are also necessary in the configuration of other system LSIs.

次に、本実施形態のシステムＬＳＩ４０２の構成について説明する。符号化処理装置４０４内には、ユニット（０）４０９からユニット（３）４１２において共有で使用するための共有ＳＲＡＭ（０）４１４、共有ＳＲＡＭ（１）４１５、共有ＳＲＡＭ（２）４１６がある。さらに、符号化処理装置４０４の外部のメモリとのインタフェースである外部メモリＭＭＵ（Memory Management Unit）４０８を有する。 Next, the configuration of the system LSI 402 of this embodiment will be described. In the encoding processing device 404, there are a shared SRAM (0) 414, a shared SRAM (1) 415, and a shared SRAM (2) 416 for shared use in the units (0) 409 to (3) 412. Furthermore, an external memory MMU (Memory Management Unit) 408 that is an interface with an external memory of the encoding processing device 404 is provided.

また、システムＬＳＩ４０２内には、内蔵ＳＤＲＡＭ４０３が符号化処理装置４０４のワークメモリとして内蔵され、システムＬＳＩ４０２の外部にもメモリＩＦ４０５を介して外付けＳＤＲＡＭ４０１が接続されている。なお、システムＬＳＩ４０２には、システムＬＳＩ４０２全体の動作制御行うメインＣＰＵ４０６及びシステムＬＳＩ４０２と外部ＬＳＩとデータの通信を行うデータ入出力ＩＦ４０７を有する。 Further, a built-in SDRAM 403 is built in the system LSI 402 as a work memory of the encoding processing device 404, and an external SDRAM 401 is also connected to the outside of the system LSI 402 via a memory IF 405. The system LSI 402 includes a main CPU 406 that controls the operation of the entire system LSI 402 and a data input / output IF 407 that performs data communication with the system LSI 402 and an external LSI.

まず、システムＬＳＩ４０２全体の動作を説明する。符号化処理装置４０４が符号化する画像データは、外部ＬＳＩからデータ入出力ＩＦ４０７を介して、外付けＳＤＲＡＭ４０１へ保存される。少なくとも１ピクチャ分のデータが外付けＳＤＲＡＭ４０１へ保存されると、メインＣＰＵ４０６は符号化処理装置４０４に対して符号化処理の開始を指示する。 First, the operation of the entire system LSI 402 will be described. The image data encoded by the encoding processing device 404 is stored in the external SDRAM 401 via the data input / output IF 407 from the external LSI. When at least one picture of data is stored in the external SDRAM 401, the main CPU 406 instructs the encoding processing device 404 to start the encoding process.

符号化処理装置４０４は、システムバス４１８を介して外付けＳＤＲＡＭ４０１から画像データを読み出して符号化処理を行い、符号化結果である符号化ストリームを再度外付けＳＤＲＡＭ４０１に随時書き込む。そして、外付けＳＤＲＡＭ４０１に保存されている符号化ストリームを外部ＬＳＩに対してデータ入出力ＩＦ４０７を介して出力することによって、システムＬＳＩ４０２から符号化ストリームが出力される。 The encoding processing device 404 reads out image data from the external SDRAM 401 via the system bus 418, performs encoding processing, and writes an encoded stream as an encoding result in the external SDRAM 401 again as needed. The encoded stream stored in the external SDRAM 401 is output to the external LSI via the data input / output IF 407, whereby the encoded stream is output from the system LSI 402.

次に、符号化処理装置４０４の動作について図１及び図５を用いて説明する。
前述の通り、符号化処理装置４０４が対象としている符号化処理は、ユニット（０）４０９からユニット（３）４１２の４つのブロックによって行われる。そして、図５に示すように、各々のユニットは最小処理単位であるマクロブロック毎に独立に動作される。 Next, the operation of the encoding processing device 404 will be described with reference to FIGS.
As described above, the encoding processing targeted by the encoding processing device 404 is performed by four blocks of the unit (0) 409 to the unit (3) 412. Then, as shown in FIG. 5, each unit is operated independently for each macroblock which is the minimum processing unit.

各々のユニットは、符号化処理の演算処理を行う処理ブロックと処理ブロックのデータの入出力処理を行うユニット内ＭＭＵとから構成される。図１で示すように、ユニット（０）１０２は、符号化処理の演算を行う処理０ブロック１０６とユニット０内ＭＭＵ１０７とから構成される。そして、ユニット（１）１０３は、符号化処理の演算を行う処理１ブロック１０８とユニット１内ＭＭＵ１０９とから構成される。また、ユニット（２）１０４は、符号化処理の演算を行う処理２ブロック１１０とユニット２内ＭＭＵ１１１とから構成される。同様に、ユニット（３）１０５も、符号化処理の演算を行う処理３ブロック１１２とユニット３内ＭＭＵ１１３とから構成される。 Each unit includes a processing block that performs arithmetic processing of encoding processing and an in-unit MMU that performs input / output processing of data of the processing block. As shown in FIG. 1, the unit (0) 102 includes a process 0 block 106 that performs an encoding process and an MMU 107 in the unit 0. The unit (1) 103 is composed of a processing 1 block 108 that performs encoding processing and an in-unit 1 MMU 109. The unit (2) 104 includes a process 2 block 110 that performs an encoding process and an MMU 111 in the unit 2. Similarly, the unit (3) 105 also includes a process 3 block 112 that performs an encoding process and an in-unit 3 MMU 113.

メインＣＰＵ４０６から符号化処理装置４０４に対して符号化処理の開始が指示されると、メイン制御手段１０１は、符号化処理装置４０４内のすべてのユニット内のユニット内ＭＭＵに対してメモリマッピングを設定する。このメモリマッピング情報は、システムＬＳＩ４０２のメモリ構成に応じて符号化処理装置４０４に対して予め設定されるものである。すなわち、本実施形態のシステムＬＳＩ４０２のメモリ構成と異なる場合には、実装されるシステムＬＳＩに適したメモリマッピング情報が設定される。 When the main CPU 406 instructs the encoding processing device 404 to start encoding processing, the main control unit 101 sets memory mapping for the in-unit MMUs in all units in the encoding processing device 404. To do. This memory mapping information is preset for the encoding processing device 404 in accordance with the memory configuration of the system LSI 402. That is, if the memory configuration of the system LSI 402 of this embodiment is different, memory mapping information suitable for the mounted system LSI is set.

また、本実施形態のシステムＬＳＩ４０２のメモリ構成としては、外付けＳＤＲＡＭ１１６、及び内蔵ＳＤＲＡＭ１１７が符号化処理装置４０４外部のメモリとして割り当てられている。そこで、これら外部メモリに対してデータの入出力を処理する外部メモリＭＭＵ１１４を符号化処理装置４０４内に構成する。これにより、ユニット内ＭＭＵと同様にメイン制御手段１０１からメモリマッピング情報が設定される。 Further, as a memory configuration of the system LSI 402 of the present embodiment, the external SDRAM 116 and the built-in SDRAM 117 are allocated as memories outside the encoding processing device 404. Therefore, an external memory MMU 114 that processes input / output of data to / from these external memories is configured in the encoding processing device 404. As a result, the memory mapping information is set from the main control unit 101 in the same manner as the in-unit MMU.

次に、システムＬＳＩ４０２の構成に適した各ユニット内ＭＭＵに対するメモリマッピング情報を以下の表１に示し、外部メモリＭＭＵ１１４に対するメモリマッピング情報を以下の表２に示す。 Next, memory mapping information for each in-unit MMU suitable for the configuration of the system LSI 402 is shown in Table 1 below, and memory mapping information for the external memory MMU 114 is shown in Table 2 below.

図１に示すように、符号化処理装置４０４が使用するシステムＬＳＩ４０２のすべてのメモリ１１５に対してアドレス空間を割り当てる。このアドレス空間は、システムＬＳＩ４０２のメモリ構成に依存するものであり、システムＬＳＩ４０２が動作する前に外部から予め定められ、符号化処理装置４０４内のメイン制御手段１０１へメインＣＰＵ４０６を介して設定される。メイン制御手段１０１は、割り当てられた各メモリのメモリ空間に対して表１に示すようにユニット内ＭＭＵに対してメモリマッピング情報を設定するとともに、外部メモリＭＭＵ１１４に対しても表２で示すように設定を行う。この設定期間が図５に示す初期化ステージに対応する。 As shown in FIG. 1, an address space is allocated to all the memories 115 of the system LSI 402 used by the encoding processing device 404. This address space depends on the memory configuration of the system LSI 402, is determined in advance from the outside before the system LSI 402 operates, and is set via the main CPU 406 to the main control means 101 in the encoding processing device 404. . The main control means 101 sets memory mapping information for the in-unit MMU as shown in Table 1 for the memory space of each allocated memory, and also for the external memory MMU 114 as shown in Table 2. Set up. This set period corresponds to the initialization stage shown in FIG.

すべてのユニット内ＭＭＵ及び外部メモリＭＭＵ１１４に対してメモリマッピング情報を設定した後、メイン制御手段１０１は制御信号を介してユニット（０）１０２に対して１マクロブロック分の符号化処理の開始を指示する。ブロック処理を行う処理０ブロック１０６は、符号化処理の演算を行う対象となるデータを読み出す要求をユニット０内ＭＭＵ１０７に対して行う。 After setting the memory mapping information for all the in-unit MMUs and the external memory MMU 114, the main control unit 101 instructs the unit (0) 102 to start the encoding process for one macroblock via the control signal. To do. The process 0 block 106 that performs the block process makes a request to the MMU 107 in the unit 0 to read out data to be subjected to the encoding process.

なお、処理０ブロック１０６が要求するアドレス空間は、予め定められた空間であり、メイン制御手段１０１のアドレッシング情報には依存せずに、常に固定である。ユニット０内ＭＭＵ１０７は、初期化ステージの期間にメイン制御手段１０１から設定されたメモリマッピング情報に応じて、処理０ブロック１０６からの入力情報を基にアドレスを生成する。 Note that the address space required by the process 0 block 106 is a predetermined space and is always fixed without depending on the addressing information of the main control unit 101. The MMU 107 in unit 0 generates an address based on the input information from the process 0 block 106 according to the memory mapping information set from the main control unit 101 during the initialization stage.

一方、外部メモリＭＭＵ１１４は、ユニット０内ＭＭＵ１０７から入力されたアドレス空間が外付けＳＤＲＡＭ１１６に対応しているので、外付けＳＤＲＡＭ１１６から読み出して転送を行い、ユニット０内ＭＭＵ１０７へ出力する。そして、処理０ブロック１０６は、読み出したデータに対して所望の符号化処理の演算を行う。 On the other hand, since the address space input from the MMU 107 in the unit 0 corresponds to the external SDRAM 116, the external memory MMU 114 reads out the data from the external SDRAM 116, transfers it, and outputs it to the MMU 107 in the unit 0. Then, the process 0 block 106 performs a desired encoding process operation on the read data.

また、処理０ブロック１０６は、演算を行う際のワークメモリを必要とする。処理０ブロック１０６は、常に固定のアドレス空間に対してユニット０内ＭＭＵ１０７へ読み出し及び書き込み要求を行う。これとともに、ユニット０内ＭＭＵ１０７及び外部メモリＭＭＵ１１４も対応するアドレス空間である内蔵ＳＤＲＡＭ１１７に対してアクセスを行う。 Further, the process 0 block 106 requires a work memory when performing the calculation. The process 0 block 106 always makes a read / write request to the MMU 107 in the unit 0 for a fixed address space. At the same time, the MMU 107 in the unit 0 and the external memory MMU 114 also access the built-in SDRAM 117 which is a corresponding address space.

さらには、処理０ブロック１０６は、演算結果も、常に固定のアドレス空間に対してユニット０内ＭＭＵ１０７へ読み出し要求を行う。そして、ユニット０内ＭＭＵ１０７はアドレス生成手段として機能し、出力データ空間として設定された共有ＳＲＡＭ０に対応するメモリアドレスを生成して、共有ＳＲＡＭコントローラ１２１へ出力する。 Furthermore, the processing 0 block 106 also makes a read request to the MMU 107 in the unit 0 with respect to the fixed address space at all times. Then, the MMU 107 in the unit 0 functions as an address generation unit, generates a memory address corresponding to the shared SRAM 0 set as the output data space, and outputs it to the shared SRAM controller 121.

ユニット０内ＭＭＵ１０７から入力されたアドレスは、共有ＳＲＡＭ（０）１１８にマッピングされた空間である。そこで、共有ＳＲＡＭコントローラ１２１は、共有ＳＲＡＭ（０）１１８を選択し、ユニット０内ＭＭＵ１０７から入力されたマクロブロック分のデータをすべて書き込む。そして、ユニット（０）１０２は、メイン制御手段１０１に対して処理が完了したことを制御信号により通知する。これにより、図５に示す処理ステージ０の期間が完了する。 An address input from the MMU 107 in the unit 0 is a space mapped to the shared SRAM (0) 118. Therefore, the shared SRAM controller 121 selects the shared SRAM (0) 118 and writes all the macroblock data input from the MMU 107 in the unit 0. Then, the unit (0) 102 notifies the main control means 101 that the processing is completed by a control signal. Thereby, the period of the processing stage 0 shown in FIG. 5 is completed.

次に、図５に示す処理ステージ１の期間の動作について説明する。メイン制御手段１０１は、ユニット（０）１０２及びユニット（１）１０３に対してマクロブロックの処理の開始を制御信号により指示する。ユニット（０）１０２においては、処理ステージ０と全く同様の処理順序で繰り返し行う。 Next, the operation during the period of the processing stage 1 shown in FIG. 5 will be described. The main control means 101 instructs the unit (0) 102 and the unit (1) 103 to start processing of the macro block by a control signal. In the unit (0) 102, the processing is repeated in the same processing order as in the processing stage 0.

一方、ユニット（１）１０３において、処理１ブロック１０８は、アドレッシング情報には依存せずに、常に固定であるメモリ空間に対してデータの読み出し要求をユニット１内ＭＭＵ１０９に対して行う。ユニット１内ＭＭＵ１０９は、初期化ステージの期間に設定されたアドレッシング情報に応じて共有ＳＲＡＭ（０）１１８に対応するメモリ空間に対して読み出し要求を行う。 On the other hand, in the unit (1) 103, the processing 1 block 108 makes a data read request to the MMU 109 in the unit 1 with respect to the memory space that is always fixed without depending on the addressing information. The MMU 109 in the unit 1 issues a read request to the memory space corresponding to the shared SRAM (0) 118 according to the addressing information set during the initialization stage.

ユニット１内ＭＭＵ１０９から入力されたアドレスが共有ＳＲＡＭ（０）１１８に対応する。そこで、共有ＳＲＡＭコントローラ１２１は、共有ＳＲＡＭ（０）１１８に対して読み出しアクセスを行い、ユニット１内ＭＭＵ１０９に対してデータ出力する。以下、処理１ブロック１０８のデータの出力に関しては、処理０ブロック１０６と同様である。そして、メイン制御手段１０１が、ユニット（０）１０２及びユニット（１）１０３から処理の完了を示す通知を受けた時点で処理ステージ１の期間が完了する。 The address input from the MMU 109 in the unit 1 corresponds to the shared SRAM (0) 118. Therefore, the shared SRAM controller 121 performs read access to the shared SRAM (0) 118 and outputs data to the MMU 109 in the unit 1. Hereinafter, the data output of the processing 1 block 108 is the same as that of the processing 0 block 106. The period of the processing stage 1 is completed when the main control unit 101 receives a notification indicating the completion of the processing from the unit (0) 102 and the unit (1) 103.

このように、図５に示す処理ステージ２では新たにユニット（２）１０４を加えて処理を行い、また、処理ステージ３ではさらにユニット（３）１０５を加えて同様に処理することでマクロブロックの符号化処理を行う。ピクチャ内のすべてのマクロブロックに対して同様の処理を繰り返し行い、１つのピクチャの符号化処理を実現する。 In this way, in the processing stage 2 shown in FIG. 5, the unit (2) 104 is newly added to perform the processing, and in the processing stage 3, the unit (3) 105 is further added to perform the same processing, thereby performing the macro block. Perform the encoding process. Similar processing is repeated for all macroblocks in a picture to realize encoding processing of one picture.

（第２の実施形態）
次に、システムＬＳＩ４０２とは異なるメモリ構成を持つシステムＬＳＩに符号化処理装置を実装した場合について説明する。図６は、メモリ構成としてシステムＬＳＩ４０２から内蔵ＳＤＲＡＭ４０３、共有ＳＲＡＭ（０）４１４、共有ＳＲＡＭ（１）４１５及び共有ＳＲＡＭ（２）４１６を取り除いたシステムＬＳＩ６０２の構成例を示すブロック図である。 (Second Embodiment)
Next, a case where an encoding processing apparatus is mounted on a system LSI having a memory configuration different from that of the system LSI 402 will be described. FIG. 6 is a block diagram illustrating a configuration example of the system LSI 602 in which the internal SDRAM 403, the shared SRAM (0) 414, the shared SRAM (1) 415, and the shared SRAM (2) 416 are removed from the system LSI 402 as a memory configuration.

符号化処理装置６０４を構成するユニット（０）６０９からユニット（３）６１２及びメイン制御手段６１３は、図４に示すものと同様のハードウェア回路である。また、図７には、図６に対応するシステムＬＳＩ６０２における各ユニットとメモリとの関係を示す。図１に示した構成と同様のものについては、同一の番号を付している。また、システムＬＳＩ６０２の全体の動作及び図５に示す各ユニットのマクロブロック単位の動作は、システムＬＳＩ４０２と同様であるので説明は省略する。 The units (0) 609 to unit (3) 612 and the main control unit 613 constituting the encoding processing device 604 are hardware circuits similar to those shown in FIG. FIG. 7 shows the relationship between each unit and memory in the system LSI 602 corresponding to FIG. The same components as those shown in FIG. 1 are given the same numbers. Also, the overall operation of the system LSI 602 and the operation of each unit shown in FIG.

システムＬＳＩ６０２においては、メモリは外付けＳＤＲＡＭ６０１のみで構成されておりＬＳＩのコストを優先したメモリ構成となっている。この場合、メモリ空間としては外付けＳＤＲＡＭ６０１に対する空間のみであり、図７で示すように、すべてのユニット内ＭＭＵは、外付けＳＤＲＡＭ７０２の空間に接続されている。ここで、図５に示す初期化ステージの期間にメイン制御手段１０１からユニット内ＭＭＵに対して設定されるメモリマップ情報を表３に示す。 In the system LSI 602, the memory is composed only of the external SDRAM 601 and has a memory configuration that gives priority to the cost of the LSI. In this case, the memory space is only the space for the external SDRAM 601, and all the in-unit MMUs are connected to the space of the external SDRAM 702 as shown in FIG. Here, Table 3 shows memory map information set for the in-unit MMU from the main control unit 101 during the initialization stage shown in FIG.

表３に示すメモリマップ情報は、システムＬＳＩ６０２のメモリ構成に適応したメモリマップであり、符号化処理装置６０４が動作を開始する前にメインＣＰＵ６０６からメイン制御手段６１３に予め設定される。初期化ステージにおいて動作の開始に先立ち、１度のみ、メイン制御手段６１３からすべてのユニット内ＭＭＵに対して設定を完了すればよい。これにより、その後の処理ステージ０以後の処理は、メモリマップ情報すなわち、システムＬＳＩのメモリ構成に依存せずに実現できる。 The memory map information shown in Table 3 is a memory map adapted to the memory configuration of the system LSI 602, and is preset in the main control unit 613 from the main CPU 606 before the encoding processing device 604 starts operation. Prior to the start of the operation in the initialization stage, the setting may be completed for all the in-unit MMUs from the main control unit 613 only once. Thereby, the processing after the processing stage 0 can be realized without depending on the memory map information, that is, the memory configuration of the system LSI.

（本発明に係る他の実施形態）
前述した本発明の実施形態における符号化処理装置を構成する各手段、並びに符号化処理方法の各工程は、コンピュータのＲＡＭやＲＯＭなどに記憶されたプログラムが動作することによって実現できる。このプログラム及び前記プログラムを記録したコンピュータ読み取り可能な記録媒体は本発明に含まれる。 (Other embodiments according to the present invention)
Each means constituting the encoding processing apparatus and each step of the encoding processing method in the embodiment of the present invention described above can be realized by operating a program stored in a RAM or ROM of a computer. This program and a computer-readable recording medium recording the program are included in the present invention.

また、本発明は、例えば、システム、装置、方法、プログラムもしくは記録媒体等としての実施形態も可能であり、具体的には、複数の機器から構成されるシステムに適用してもよいし、また、一つの機器からなる装置に適用してもよい。 Further, the present invention can be implemented as, for example, a system, apparatus, method, program, or recording medium. Specifically, the present invention may be applied to a system including a plurality of devices. The present invention may be applied to an apparatus composed of a single device.

なお、本発明は、前述した実施形態の機能を実現するソフトウェアのプログラムを、システムまたは装置に直接、または遠隔から供給する場合も含む。そして、そのシステムまたは装置のコンピュータが前記供給されたプログラムコードを読み出して実行することによっても達成される場合を含む。 Note that the present invention includes a case where a software program that realizes the functions of the above-described embodiments is supplied directly or remotely to a system or apparatus. This includes the case where the system or the computer of the apparatus is also achieved by reading and executing the supplied program code.

したがって、本発明の機能処理をコンピュータで実現するために、前記コンピュータにインストールされるプログラムコード自体も本発明を実現するものである。つまり、本発明は、本発明の機能処理を実現するためのコンピュータプログラム自体も含まれる。 Accordingly, since the functions of the present invention are implemented by computer, the program code installed in the computer also implements the present invention. In other words, the present invention includes a computer program itself for realizing the functional processing of the present invention.

その場合、プログラムの機能を有していれば、オブジェクトコード、インタプリタにより実行されるプログラム、ＯＳに供給するスクリプトデータ等の形態であってもよい。 In that case, as long as it has the function of a program, it may be in the form of object code, a program executed by an interpreter, script data supplied to the OS, and the like.

プログラムを供給するための記録媒体としては、例えば、フレキシブルディスク、ハードディスク、光ディスク、光磁気ディスクなどがある。さらに、ＭＯ、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、磁気テープ、不揮発性のメモリカード、ＲＯＭ、ＤＶＤ（ＤＶＤ−ＲＯＭ、ＤＶＤ−Ｒ）などもある。 Examples of the recording medium for supplying the program include a flexible disk, a hard disk, an optical disk, and a magneto-optical disk. Further, there are MO, CD-ROM, CD-R, CD-RW, magnetic tape, nonvolatile memory card, ROM, DVD (DVD-ROM, DVD-R) and the like.

その他、プログラムの供給方法としては、クライアントコンピュータのブラウザを用いてインターネットのホームページに接続する方法がある。そして、前記ホームページから本発明のコンピュータプログラムそのもの、もしくは圧縮され自動インストール機能を含むファイルをハードディスク等の記録媒体にダウンロードすることによっても供給できる。 As another program supply method, there is a method of connecting to a homepage on the Internet using a browser of a client computer. The computer program itself of the present invention or a compressed file including an automatic installation function can be downloaded from the homepage by downloading it to a recording medium such as a hard disk.

また、本発明のプログラムを構成するプログラムコードを複数のファイルに分割し、それぞれのファイルを異なるホームページからダウンロードすることによっても実現可能である。つまり、本発明の機能処理をコンピュータで実現するためのプログラムファイルを複数のユーザに対してダウンロードさせるＷＷＷサーバも、本発明に含まれるものである。 It can also be realized by dividing the program code constituting the program of the present invention into a plurality of files and downloading each file from a different homepage. That is, a WWW server that allows a plurality of users to download a program file for realizing the functional processing of the present invention on a computer is also included in the present invention.

また、その他の方法として、本発明のプログラムを暗号化してＣＤ−ＲＯＭ等の記録媒体に格納してユーザに配布し、所定の条件をクリアしたユーザに対し、インターネットを介してホームページから暗号化を解く鍵情報をダウンロードさせる。そして、その鍵情報を使用することにより暗号化されたプログラムを実行してコンピュータにインストールさせて実現することも可能である。 As another method, the program of the present invention is encrypted, stored in a recording medium such as a CD-ROM, distributed to users, and encrypted from a homepage via the Internet to users who have cleared predetermined conditions. Download the key information to be solved. It is also possible to execute the encrypted program by using the key information and install the program on a computer.

また、コンピュータが、読み出したプログラムを実行することによって、前述した実施形態の機能が実現される。さらに、そのプログラムの指示に基づき、コンピュータ上で稼動しているＯＳなどが、実際の処理の一部または全部を行い、その処理によっても前述した実施形態の機能が実現され得る。 Further, the functions of the above-described embodiments are realized by the computer executing the read program. Furthermore, based on the instructions of the program, an OS or the like running on the computer performs part or all of the actual processing, and the functions of the above-described embodiments can be realized by the processing.

さらに、その他の方法として、まず記録媒体から読み出されたプログラムが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれる。そして、そのプログラムの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行い、その処理によっても前述した実施形態の機能が実現される。 As another method, the program read from the recording medium is first written in a memory provided in a function expansion board inserted into the computer or a function expansion unit connected to the computer. Then, based on the instructions of the program, the CPU or the like provided in the function expansion board or function expansion unit performs part or all of the actual processing, and the functions of the above-described embodiments are also realized by the processing.

本発明の第１の実施形態における符号化処理装置の機能構成例を示すブロック図である。It is a block diagram which shows the function structural example of the encoding processing apparatus in the 1st Embodiment of this invention. 従来のシステムＬＳＩの機能構成例を示すブロック図である。It is a block diagram which shows the function structural example of the conventional system LSI. 従来の符号化処理装置の機能構成例を示すブロック図である。It is a block diagram which shows the function structural example of the conventional encoding processing apparatus. 本発明の第１の実施形態におけるシステムＬＳＩの機能構成例を示すブロック図である。It is a block diagram which shows the function structural example of the system LSI in the 1st Embodiment of this invention. 本発明の第１の実施形態において、マクロブロックの処理順序を示す図である。FIG. 5 is a diagram illustrating a processing order of macroblocks in the first embodiment of the present invention. 本発明の第２の実施形態におけるシステムＬＳＩの機能構成例を示すブロック図である。It is a block diagram which shows the function structural example of the system LSI in the 2nd Embodiment of this invention. 本発明の第２の実施形態における符号化処理装置の機能構成例を示すブロック図である。It is a block diagram which shows the function structural example of the encoding processing apparatus in the 2nd Embodiment of this invention.

符号の説明Explanation of symbols

１０１メイン制御手段
１０２ユニット（０）
１０３ユニット（１）
１０４ユニット（２）
１０５ユニット（３）
１０６処理０ブロック
１０７ユニット０内ＭＭＵ
１０８処理１ブロック
１０９ユニット１内ＭＭＵ
１１０処理２ブロック
１１１ユニット２内ＭＭＵ
１１２処理３ブロック
１１３ユニット３内ＭＭＵ
１１４外部メモリＭＭＵ 101 Main control means 102 Unit (0)
103 units (1)
104 units (2)
105 units (3)
106 Processing 0 block 107 MMU in unit 0
108 processing 1 block 109 MMU in unit 1
110 Processing 2 block 111 MMU in unit 2
112 processing 3 blocks 113 MMU in unit 3
114 External memory MMU

Claims

ピクチャをブロック単位で符号化処理を行う符号化処理装置であって、
データの入出力を行うための少なくとも１つのメモリが接続されており、前記符号化処理を行う複数の符号化手段と、
前記複数の符号化手段に対して、予めメモリマッピング情報を設定するとともに、前記複数の符号化手段の処理を制御するメイン制御手段とを有し、
前記複数の符号化手段はそれぞれ、ブロック処理を行うブロック処理手段と、前記メイン制御手段から設定されたメモリマッピング情報に応じて前記メモリから１つを選択し、前記ブロック処理手段からの入力情報を基にアドレスを生成して、前記選択したメモリに対するデータの読み出し及び書き込みを行うアドレス生成手段とを有することを特徴とする符号化処理装置。 An encoding processing apparatus that performs encoding processing of a picture in units of blocks,
A plurality of encoding means for performing the encoding process, wherein at least one memory for inputting and outputting data is connected;
The memory mapping information is set in advance for the plurality of encoding units, and the main control unit controls the processing of the plurality of encoding units.
Each of the plurality of encoding means selects a block processing means for performing block processing and one of the memories in accordance with memory mapping information set by the main control means, and receives input information from the block processing means. An encoding processing apparatus comprising: address generation means for generating an address based on the data and reading and writing data to and from the selected memory.

前記メイン制御手段は、前記複数の符号化手段に対して処理を行う順序を定めることを特徴とする請求項１に記載の符号化処理装置。 The encoding processing apparatus according to claim 1, wherein the main control unit determines an order in which processing is performed on the plurality of encoding units.

メモリと、Memory,
当該メモリから読み出した画像について符号化処理を行う複数の符号化手段と、A plurality of encoding means for performing encoding processing on the image read from the memory;
前記メモリにおいて読み出しアドレス空間と書き込みアドレス空間とを規定するメモリマッピング情報を、前記符号化手段毎に設定する制御手段とを有し、Control means for setting, for each encoding means, memory mapping information that defines a read address space and a write address space in the memory;
前記複数の符号化手段は、前記メモリマッピング情報により規定されるアドレス空間にアクセスするためのアドレスを生成するアドレス生成手段を備え、The plurality of encoding means includes address generation means for generating an address for accessing an address space defined by the memory mapping information,
前記制御手段は、前記複数の符号化手段の中で第１の符号化手段の書き込みアドレス空間を第２の符号化手段の読み出しアドレス空間として設定することにより、前記第１の符号化手段及び前記第２の符号化手段の処理順序を設定することを特徴とする符号化処理装置。The control means sets the write address space of the first encoding means as the read address space of the second encoding means among the plurality of encoding means, whereby the first encoding means and the An encoding processing apparatus, characterized in that the processing order of the second encoding means is set.

前記アドレス生成手段はＭＭＵ（ＭｅｍｏｒｙＭａｎａｇｅｍｅｎｔＵｎｉｔ）であって、前記制御手段は前記符号化手段の各々が有するＭＭＵについてメモリマッピング情報を設定することを特徴とする請求項３に記載の符号化処理装置。4. The encoding processing apparatus according to claim 3, wherein the address generation means is an MMU (Memory Management Unit), and the control means sets memory mapping information for the MMU included in each of the encoding means. .

請求項３に記載の符号化処理装置を有する符号化処理システムであって、An encoding processing system comprising the encoding processing device according to claim 3,
前記メモリは内部メモリと外部メモリとを備え、前記内部メモリは前記符号化手段の各々が有する第１ＭＭＵによって制御され、前記外部メモリは前記符号化手段で共通の第２ＭＭＵによって制御されることを特徴とする符号化処理システム。The memory includes an internal memory and an external memory, the internal memory is controlled by a first MMU included in each of the encoding means, and the external memory is controlled by a second MMU common to the encoding means. An encoding processing system.

前記内部メモリはＳＲＡＭであり、前記外部メモリはＳＤＲＡＭであることを特徴とする請求項５に記載の符号化処理システム。6. The encoding processing system according to claim 5, wherein the internal memory is an SRAM and the external memory is an SDRAM.

データの入出力を行うための少なくとも１つのメモリが接続されており、前記メモリにアクセスするためのアドレス生成手段を備える複数の符号化手段を有し、ピクチャをブロック単位で符号化処理を行う符号化処理装置の制御方法であって、A code that is connected to at least one memory for inputting / outputting data, and has a plurality of encoding means including an address generation means for accessing the memory, and performs an encoding process for a picture in units of blocks A control method for a chemical processing apparatus,
前記複数の符号化手段の各々に対して、予めメモリマッピング情報を設定する設定工程と、A setting step of setting memory mapping information in advance for each of the plurality of encoding means;
前記メモリマッピング情報に応じて前記メモリから１つを選択し、アドレスを生成して、前記選択したメモリに対するデータの読み出し及び書き込みを行うアクセス工程とを有することを特徴とする符号化処理装置の制御方法。And an access step of selecting one of the memories according to the memory mapping information, generating an address, and reading and writing data to and from the selected memory. Method.

メモリと、当該メモリにアクセスするためのアドレスを生成し前記メモリから読み出した画像について符号化処理を行う複数の符号化手段を有する符号化処理装置の制御方法であって、A control method of an encoding processing apparatus having a memory and a plurality of encoding means for generating an address for accessing the memory and performing an encoding process on an image read from the memory,
前記メモリにおいて読み出しアドレス空間と書き込みアドレス空間とを規定するメモリマッピング情報を、前記符号化手段毎に設定する設定工程と、A setting step for setting, for each encoding means, memory mapping information that defines a read address space and a write address space in the memory;
前記符号化手段が、前記メモリマッピング情報により規定されるアドレス空間にアクセスするためのアドレスを生成するアドレス生成工程とを有し、The encoding means includes an address generation step of generating an address for accessing an address space defined by the memory mapping information;
前記設定工程は前記複数の符号化手段の中で第１の符号化手段の書き込みアドレス空間を第２の符号化手段の読み出しアドレス空間として設定することにより、前記第１の符号化手段及び前記第２の符号化手段の処理順序を設定することを特徴とする符号化処理装置の制御方法。The setting step sets the write address space of the first encoding means as the read address space of the second encoding means among the plurality of encoding means, whereby the first encoding means and the first encoding means A control method for an encoding processing apparatus, wherein the processing order of the two encoding means is set.