JP4989354B2 - データフローグラフ生成装置、設定データ生成装置、処理装置、及びデータフローグラフ生成方法 - Google Patents
データフローグラフ生成装置、設定データ生成装置、処理装置、及びデータフローグラフ生成方法 Download PDFInfo
- Publication number
- JP4989354B2 JP4989354B2 JP2007207338A JP2007207338A JP4989354B2 JP 4989354 B2 JP4989354 B2 JP 4989354B2 JP 2007207338 A JP2007207338 A JP 2007207338A JP 2007207338 A JP2007207338 A JP 2007207338A JP 4989354 B2 JP4989354 B2 JP 4989354B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- bits
- output
- input
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Microcomputers (AREA)
- Devices For Executing Special Programs (AREA)
Description
処理装置10は、演算機能を有し、回路構成が再構成可能である。この処理装置10は、1チップとして構成される集積回路からなり、リコンフィギュラブル回路12、設定部14、制御部18、入力回路20、出力回路22を備える。
設定データ生成装置30は、データフローグラフ生成部32、設定データ生成部34、記憶部36を備える。
図2は、リコンフィギュラブル回路12の構成の一部を示すものである。
データフローグラフ生成部32は、プログラムを解析して、DFGを生成する。このデータフローグラフ生成部32は、C言語等で記述されたプログラム(例えば、図4(a) のプログラム)から演算ビット数を判定する処理(ステップS100、図4参照)を行う。次に、ステップS100で判定された演算ビット数に基づいてDFGを生成する処理(ステップS200)を行う。ステップS100の処理は図5を参照して、ステップS200の処理は図6を参照して説明する。以下では、まず、手順の概略を簡単に説明し、その後、実際の演算例を用いて詳しく説明する。
図5は、演算ビット数を判定する処理(ステップS100)のフローチャートである。この処理では、プログラムから抽出した各演算において、演算の入出力のビット数から演算のビット数を決定する。
図6は、DFGを生成する処理(ステップS200)のフローチャートである。ここでは、図5の演算ビット数判定処理の結果に基づいてDFGを生成する。
図7を参照して、ステップS300で行われる入力変換処理の手順を説明する。ここでは、ノード以外から入力データを演算ノードに対応するように変換する。
図8を参照して、ステップS400で行われる出力変換処理の手順を説明する。
以下では、図4(a)のプログラムから図4(c)のDFGを生成する例について説明する。
以下では、図9(a)のプログラムから図9(c)のDFGを生成する例について説明する。
以下では、図10(a)のプログラムから図10(c)のDFGを生成する例を説明する。
以下では、図11(a)のプログラムから図11(c)のDFGを生成する例を説明する。
上記の方法で生成したDFGをリコンフィギュラブル回路12に実際にマッピングした場合の様子を説明する。
12 リコンフィギュラブル回路
14 設定部
18 制御部
30 コンパイル部
32 設定データグラフ処理部
Claims (11)
- 演算機能の変更が可能なリコンフィギュラブル回路の演算動作を記述するものとして、前記リコンフィギュラブル回路の論理回路の演算機能をノードとして表現し入力データから出力データにいたるデータの流れをノードの接続で表現するデータフローグラフを生成するデータフローグラフ生成装置において、
前記論理回路で行う演算に必要な演算ビット数を決定する演算ビット数決定部と、
演算に対応するノードを生成するノード生成部を備え、
前記ノード生成部は、
前記必要な演算ビット数が前記演算可能な演算ビット数よりも小さい又は等しいとき、前記1つの演算に対応する1つのノードを生成し、
前記必要な演算ビット数が前記演算可能な演算ビット数よりも大きいとき、前記1つの演算に対応して複数のノードを生成する、データフローグラフ生成装置。 - 前記演算ビット数決定部は、演算の入力データのビット数に基づいて前記演算ビット数を決定する、請求項1記載のデータフローグラフ生成装置。
- 前記演算ビット数決定部は、
前記入力データのビット数が前記出力データのビット数よりも大きいとき、前記演算ビット数を出力データのビット数と等しく設定した場合と、前記出力データのビット数よりも大きく設定した場合の演算結果を比較し、
比較した演算結果が等しいとき、出力データのビット数を演算ビット数と決定する、請求項2記載のデータフローグラフ生成装置。 - 前記ノード生成部は、
1つの演算に対して複数の演算ノードが生成されたとき、前記演算の入力、及び/又は出力データを、それぞれの演算ノードの入力、及び/又は出力に対応させるための変換を行う入出力変換部を備える、請求項1ないし3のいずれかに記載のデータフローグラフ生成装置。 - 前記入出力変換部は、
入力データのビット数が前記論理回路の入力ビット数よりも大きいとき、前記入力データを複数の入力データに分割して、それぞれの演算ノードの入力に対応させるようなデータフローグラフを生成する、請求項4記載のデータフローグラフ生成装置。 - 前記入出力変換部は、
出力データのビット数が前記論理回路の出力ビット数よりも大きいとき、前記出力データを複数の出力データに分割して、それぞれの演算ノードの出力に対応させるようなデータフローグラフを生成する、請求項4記載のデータフローグラフ生成装置。 - 前記ノード生成部は、
演算の入力データのビット数が前記演算のノードに対応した1以上の前記論理回路で入力可能な総ビット数よりも小さいとき、前記入力データのビット拡張用ノードを生成し、前記入力データを生成したビット拡張用ノードの入力に対応させるようなデータフローグラフを生成する、請求項1ないし6のいずれかに記載のデータフローグラフ生成装置。 - 前記ノード生成部は、
演算の出力データのビット数が前記演算のノードに対応した1以上の前記論理回路で出力可能な総ビット数よりも大きいとき、前記出力データの出力用ノードを生成する、請求項1ないし6のいずれかに記載のデータフローグラフ生成装置。 - 前記演算ビット数決定部は、所期の演算を記述したプログラムから演算に必要な演算ビット数を決定する、請求項1ないし8の何れかに記載のデータフローグラフ生成装置。
- 請求項1ないし9の何れかに記載のデータフローグラフ生成装置と、
前記データフローグラフ生成装置で生成されたデータフローグラフを、前記リコンフィギュラブル回路に供給するための設定データに変換するデータ変換部を備えた、設定データ生成装置。 - 設定データに従って動作するリコンフィギュラブル回路と、
請求項10に記載の設定データ生成装置で生成された設定データを前記リコンフィギュラブル回路に供給する設定部を備えた処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007207338A JP4989354B2 (ja) | 2007-08-09 | 2007-08-09 | データフローグラフ生成装置、設定データ生成装置、処理装置、及びデータフローグラフ生成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007207338A JP4989354B2 (ja) | 2007-08-09 | 2007-08-09 | データフローグラフ生成装置、設定データ生成装置、処理装置、及びデータフローグラフ生成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009043027A JP2009043027A (ja) | 2009-02-26 |
JP4989354B2 true JP4989354B2 (ja) | 2012-08-01 |
Family
ID=40443710
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007207338A Active JP4989354B2 (ja) | 2007-08-09 | 2007-08-09 | データフローグラフ生成装置、設定データ生成装置、処理装置、及びデータフローグラフ生成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4989354B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003216411A (ja) * | 2002-01-23 | 2003-07-31 | Sony Corp | 多倍長演算処理装置およびicデバイス |
US6983456B2 (en) * | 2002-10-31 | 2006-01-03 | Src Computers, Inc. | Process for converting programs in high-level programming languages to a unified executable for hybrid computing platforms |
JP4275013B2 (ja) * | 2004-06-21 | 2009-06-10 | 三洋電機株式会社 | データフローグラフ処理装置、処理装置、リコンフィギュラブル回路。 |
JP4669781B2 (ja) * | 2005-12-22 | 2011-04-13 | 三洋電機株式会社 | 処理装置 |
JP2007207338A (ja) * | 2006-02-01 | 2007-08-16 | Matsushita Electric Ind Co Ltd | 光ディスク装置のイコライザ調整方法および光ディスク装置 |
-
2007
- 2007-08-09 JP JP2007207338A patent/JP4989354B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009043027A (ja) | 2009-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5896521A (en) | Processor synthesis system and processor synthesis method | |
JP4208577B2 (ja) | 集積回路装置 | |
US8138788B2 (en) | Reconfigurable device | |
TW527549B (en) | Method for implementing a physical design for a dynamically reconfigurable logic circuit | |
JP4971998B2 (ja) | 半導体集積回路、プログラム変換装置及びマッピング装置 | |
US20060242385A1 (en) | Dynamically reconfigurable processor | |
JP2013109438A (ja) | 動作合成方法、動作合成プログラム及び動作合成装置 | |
De Man et al. | CATHEDRAL-II—a computer-aided synthesis system for digital signal processing VLSI systems | |
JP4390211B2 (ja) | カスタムlsi開発プラットフォーム、命令セット・アーキテクチャ及び論理回路構成情報の生成方法、並びにプログラム | |
JP4989354B2 (ja) | データフローグラフ生成装置、設定データ生成装置、処理装置、及びデータフローグラフ生成方法 | |
JP4002151B2 (ja) | 情報処理装置 | |
EP1836601A2 (en) | Dynamically reconfigurable processor | |
US10606972B2 (en) | Method, design program, and design apparatus of a high level synthesis process of a circuit | |
JP3134132B2 (ja) | 論理回路自動生成装置 | |
JP2006065788A (ja) | リコンフィギュラブル回路を備えた処理装置 | |
JP4260086B2 (ja) | データフローグラフ生成装置、処理装置、リコンフィギュラブル回路。 | |
US8176451B2 (en) | Behavioral synthesis apparatus, behavioral synthesis method, and computer readable recording medium | |
JP2008204341A (ja) | インタフェース合成装置 | |
JP4330472B2 (ja) | 処理装置 | |
JP2006099720A (ja) | データフローグラフ処理方法 | |
JP2005276854A (ja) | 処理装置 | |
JP5116499B2 (ja) | 演算処理回路 | |
JP2006065786A (ja) | 処理装置 | |
JP4562678B2 (ja) | データフローグラフ再構成装置、リコンフィギュラブル回路の設定データ生成装置、及び処理装置 | |
JP3702475B2 (ja) | 回路自動生成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100802 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111116 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111130 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120427 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4989354 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |