JP4989312B2 - Inductive load drive circuit - Google Patents
Inductive load drive circuit Download PDFInfo
- Publication number
- JP4989312B2 JP4989312B2 JP2007138762A JP2007138762A JP4989312B2 JP 4989312 B2 JP4989312 B2 JP 4989312B2 JP 2007138762 A JP2007138762 A JP 2007138762A JP 2007138762 A JP2007138762 A JP 2007138762A JP 4989312 B2 JP4989312 B2 JP 4989312B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- circuit
- control
- voltage value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
本発明は、供給電流によって動作量が制御される誘導性負荷、例えばモーターや電磁式のアクチュエーターなど、を駆動するための誘導性駆動回路に関し、供給電流の流量変化時に発生するスパイク電圧を低減するための構成の改良に関する。 The present invention relates to an inductive drive circuit for driving an inductive load whose operation amount is controlled by a supply current, such as a motor or an electromagnetic actuator, and to reduce a spike voltage generated when the flow rate of the supply current changes. It is related with the improvement of the structure for.
携帯型電子機器の中には電子的に制御される機械的可動部分を持つものが存在し、その一例としてはデジタルカメラの自動焦点機構が挙げられる。
デジタルカメラの自動焦点機構は、例えば、取り込まれた被写体像の一部から収差等を検出し、その検出量から焦点距離を算出し、その算出データに応じてレンズの位置を移動させるといった一連の動作を行うことにより、被写体に焦点を合わせるようになっている。ここで、レンズの移動は小型のボイスコイルを利用したモータやアクチュエータによって機械的に行われ、そのモータやアクチュエータの動作量は、駆動回路から前記算出データに応じた駆動電流や電圧を供給することによって電子的に制御される。
Some portable electronic devices have mechanically movable parts that are electronically controlled. One example is an autofocus mechanism of a digital camera.
The autofocus mechanism of a digital camera detects, for example, aberration from a part of a captured subject image, calculates a focal length from the detected amount, and moves a lens position according to the calculated data. By performing the operation, the subject is focused. Here, the lens is moved mechanically by a motor or actuator using a small voice coil, and the operation amount of the motor or actuator is supplied from the drive circuit with a drive current or voltage according to the calculated data. Controlled electronically.
図7には、ボイスコイルモータや電磁式のアクチュエータなどの誘導性負荷に駆動電流を供給するための駆動回路の一例を示した。
図7において、INは、その前段に設けられたD/Aコンバータ(DAC)からのアナログ信号を受信するための外部制御入力端子である。この制御入力端子INは誤差増幅器OP2の反転入力端子(−)に接続されている。誤差増幅器OP2の非反転入力端子(+)は制御素子としてのPチャネル型トランジスタQ2のドレインに接続され、誤差増幅器OP2の出力端子はトランジスタQ2の制御端子、すなわちゲートに接続されている。トランジスタQ2のソースは定電流源CS1を介して所定の電圧で充電された電圧供給ラインVDDに接続され、トランジスタQ2のドレインはコンデンサC0を介して基準電位点、すなわちグランドに接続されている。
FIG. 7 shows an example of a drive circuit for supplying a drive current to an inductive load such as a voice coil motor or an electromagnetic actuator.
In FIG. 7, IN is an external control input terminal for receiving an analog signal from a D / A converter (DAC) provided in the preceding stage. The control input terminal IN is connected to the inverting input terminal (−) of the error amplifier OP2. The non-inverting input terminal (+) of the error amplifier OP2 is connected to the drain of a P-channel transistor Q2 as a control element, and the output terminal of the error amplifier OP2 is connected to the control terminal of the transistor Q2, that is, the gate. The source of the transistor Q2 is connected to a voltage supply line VDD charged with a predetermined voltage via a constant current source CS1, and the drain of the transistor Q2 is connected to a reference potential point, ie, ground, via a capacitor C0.
コンデンサC0の一端、すなわちコンデンサC0とトランジスタQ2の接続点は誤差増幅器OP1の非反転入力端子(+)に接続されている。誤差増幅器OP1の反転入力端子(−)は主電流制御素子としてのNチャネル型トランジスタQ1のソースに接続され、誤差増幅器OP1の出力端子はトランジスタQ1の制御端子、すなわちゲートに接続されている。トランジスタQ1のドレインは、誘導性負荷LBに接続されている電流出力端子OUTに接続され、トランジスタQ1のソースは検出抵抗RSを介して基準電位点、すなわちグランドに接続されている。 One end of the capacitor C0, that is, the connection point between the capacitor C0 and the transistor Q2, is connected to the non-inverting input terminal (+) of the error amplifier OP1. The inverting input terminal (−) of the error amplifier OP1 is connected to the source of an N-channel transistor Q1 as a main current control element, and the output terminal of the error amplifier OP1 is connected to the control terminal of the transistor Q1, that is, the gate. The drain of the transistor Q1 is connected to the current output terminal OUT connected to the inductive load LB, and the source of the transistor Q1 is connected to the reference potential point, that is, the ground via the detection resistor RS.
更に、外部制御入力端子INの外部制御信号V1に応じて動作する放電回路3を構成し、その放電回路3をコンデンサC0に対して並列接続している。なお、外部制御入力端子INとグランドとの間に接続されているR0は入力抵抗である。
ここで、誤差増幅器OP2、トランジスタQ2、定電流源CS1、コンデンサC0により制御電圧発生回路2aが形成され、誤差増幅器OP1、トランジスタQ1、検出抵抗RSにより電流制御回路1が形成されている。これら外部制御入力端子IN、電流出力端子OUTと、その間に設けられた電流制御回路1、制御電圧発生回路2a、放電回路3により誘導性負荷駆動回路が構成されている。
Furthermore, a
Here, the control
先に例示したデジタルカメラの自動焦点機構の場合、図7外のデータ処理装置において焦点距離の算出データが生成され、その算出データが図7のD/Aコンバータ(DAC)に供給される。ここで、デジタル量の信号である算出データは、アナログ量の信号、具体的には電圧値を変量とする信号に変換される。そして図7の外部制御入力端子INには、D/Aコンバータ(DAC)から、適宜、算出データに応じた電圧値のアナログ信号(以下、外部制御信号と呼ぶ)が供給される。 In the case of the automatic focus mechanism of the digital camera exemplified above, focal length calculation data is generated in a data processing apparatus outside of FIG. 7, and the calculated data is supplied to the D / A converter (DAC) in FIG. Here, the calculation data, which is a digital quantity signal, is converted into an analog quantity signal, specifically, a signal having a variable voltage value. Then, an analog signal (hereinafter referred to as an external control signal) having a voltage value corresponding to the calculated data is appropriately supplied from the D / A converter (DAC) to the external control input terminal IN in FIG.
図7の誘導性負荷駆動回路は、制御電圧発生回路2a内の誤差増幅器OP2、トランジスタQ2、コンデンサC0が直列制御型ボルテージレギュレータに準じた回路構成となっている。このため、誤差増幅器OP2の非反転入力端子(+)にフィードバックされるコンデンサC0の一端の電圧(=V2)は、外部制御入力端子INから誤差増幅器OP2の反転入力端子に供給される外部制御信号V1と同じ大きさになるように制御される。ただし、トランジスタQ2のソースに定電流源CS1が接続されているため、トランジスタQ2の主電流路を通過する電流の大きさは定電流源CS1によって制限される。
In the inductive load driving circuit of FIG. 7, the error amplifier OP2, the transistor Q2, and the capacitor C0 in the control
するとコンデンサC0の一端の電圧は、図8の上段の電圧波形図に太線で示すような軌跡で変化する。すなわち、定電流源CS1の作用によって、外部制御信号V1(細線)がステップ状に立ち上がった時間t0から直線的に(ランプ状に)上昇し、t0から所定の時間が経過した時間t1において外部制御信号V1と同じ大きさになる。その後、コンデンサC0の一端の電圧は、誤差増幅器OP2とトランジスタQ2のレギュレータ動作により、外部制御信号V1と同じ大きさを維持する。
このコンデンサC0の一端の電圧は制御電圧発生回路2aの制御電圧V2として、電流制御回路1内の誤差増幅器OP1の非反転入力端子に供給される。
Then, the voltage at one end of the capacitor C0 changes along a locus as indicated by a thick line in the upper voltage waveform diagram of FIG. That is, by the action of the constant current source CS1, the external control signal V1 (thin line) rises linearly (in a ramp) from the time t0 when it rises in a step shape, and external control is performed at a time t1 when a predetermined time has elapsed from t0. It becomes the same size as the signal V1. Thereafter, the voltage at one end of the capacitor C0 maintains the same magnitude as the external control signal V1 by the regulator operation of the error amplifier OP2 and the transistor Q2.
The voltage at one end of the capacitor C0 is supplied to the non-inverting input terminal of the error amplifier OP1 in the
電流制御回路1内の誤差増幅器OP1、トランジスタQ1、検出抵抗RSは直列制御型カレントレギュレータに準じた回路構成となっている。このため、トランジスタQ1の主電流路を流れる電流(=駆動電流IO)は、誤差増幅器OP1の非反転入力端子に供給される制御電圧V2に応じた大きさとなる。この時、トランジスタQ1の主電流路を流れる電流は、図8の下段の電流・電圧波形図に一点鎖線で示すように、時間t0の時点から直線的に増加し、時間t1で所定値に達し、t1以後は所定値で一定になるというように、制御電圧V2と同様の軌跡を示す。そしてこのトランジスタQ1の主電流路を流れる電流は、誘導性負荷駆動回路の駆動電流IOとして、電流出力端子OUTに接続された誘導性負荷LBを流れることになる。
The error amplifier OP1, the transistor Q1, and the detection resistor RS in the
デジタルカメラの自動焦点機構が機械的可動部品にボイスコイルモータを使用している場合、図7中の誘導性負荷LBはボイスコイルとなる。ここで、自動焦点機構が特許文献1に示されているような構造のものであると、ボイスコイルには、スプリングなどによって初期位置に押し留める、あるいは初期位置に戻そうとする復元力が加えられる。そして、誘導性負荷駆動回路から駆動電流IOが供給され、駆動電流の大きさに応じたトルク(ただし、復元力よりも大)がボイスコイルに生じると、ボイスコイルは初期位置からトルクと復元力が均衡する位置へと移動する。
When the automatic focusing mechanism of the digital camera uses a voice coil motor for mechanically movable parts, the inductive load LB in FIG. 7 is a voice coil. Here, if the autofocus mechanism has a structure as shown in
この時、焦点を調節するためのレンズ(=フォーカスレンズ)がボイスコイルに機械的に固定されていると、レンズの焦点も駆動電流の大きさに応じて変化することになる。そこで、収差等の検出信号の大きさ、焦点距離の算出データ、駆動電流の大きさ、ボイスコイルの移動位置、レンズの焦点、の各間に整合性を持たせておけば、撮影時に操作者自身が焦点合わせをしなくても、電子的かつ自動的に被写体に焦点を合わせることが可能となる。
図7の誘導性負荷駆動回路は、電流出力端子OUTに接続された誘導性負荷LBに対し、図8の下段の電流波形図に一点鎖線で示すように、時間t0からランプ状に変化して時間t1において所定の電流値に達し、それ以降、所定の電流値で一定となる駆動電流IOを供給している。この駆動電流の供給形態は、特許文献2、特許文献3にも開示されているように、駆動電流IOの変化率を低くすることによって、誘導性負荷LBの逆起電力に起因したスパイク電圧を低減することを目的として成されている。
The inductive load driving circuit of FIG. 7 changes from the time t0 in a ramp shape to the inductive load LB connected to the current output terminal OUT, as indicated by a one-dot chain line in the lower current waveform diagram of FIG. A predetermined current value is reached at time t1, and thereafter, the drive current IO that is constant at the predetermined current value is supplied. As disclosed in Patent Document 2 and
駆動電流IOが図8の下段の電流波形図に一点鎖線で示すように変化した場合、電流出力端子OUTの位置に現れる電圧V3は、同図中の太線で示すような軌跡で変化する。すなわち、先ず時間t0において所定の電圧値VC(電源ラインVCCの電圧値)からほぼステップ状に電圧値を低下させ、時間t1の直前までの間、電圧Vaを維持する。この時間t0からt1の間の電圧Vaは、電源ラインVCCの電圧値から誘導性負荷LBの端子間電圧を差し引いた大きさで、駆動電流IOの変化率が大きければ相対的に低い値になり、変化率が小さければ相対的に高い値になる。そして時間t1になると、電圧V3はステップ状に電圧値を上昇させ、時間t1以後は所定の電圧値(VC)よりも少し低い電圧値の電圧Vbを維持する。 When the drive current IO changes as indicated by the alternate long and short dash line in the lower current waveform diagram of FIG. 8, the voltage V3 appearing at the position of the current output terminal OUT changes along the locus shown by the thick line in FIG. That is, first, at time t0, the voltage value is decreased almost stepwise from the predetermined voltage value VC (voltage value of the power supply line VCC), and the voltage Va is maintained until just before time t1. The voltage Va between the times t0 and t1 is a value obtained by subtracting the voltage between the terminals of the inductive load LB from the voltage value of the power supply line VCC. If the change rate of the drive current IO is large, the voltage Va is relatively low. If the rate of change is small, the value is relatively high. At time t1, the voltage V3 increases in voltage stepwise, and after time t1, the voltage Vb having a voltage value slightly lower than the predetermined voltage value (VC) is maintained.
ここで、時間t1で駆動電流IOが一定になった時、電圧V3には高電圧方向に伸びるスパイク状の電圧(以下、スパイク電圧と略す)が現れる。このスパイク電圧は誘導性負荷LBの逆起電力によって引き起こされ、そのピーク値は、駆動電流IOの変化率が大きいほど、あるいは、時間t0−t1間に現れる電圧Vaと時間t1以降に現れる電圧Vbの差が大きいほど、高くなる。そこで、スパイク電圧を低減するには、駆動電流IOの変化率を小さくし、電圧Vaを高くすれば良い。 Here, when the driving current IO becomes constant at the time t1, a spike-like voltage (hereinafter abbreviated as a spike voltage) that extends in the high voltage direction appears in the voltage V3. This spike voltage is caused by the back electromotive force of the inductive load LB, and the peak value thereof increases as the change rate of the drive current IO increases, or the voltage Va appearing between time t0 and t1 and the voltage Vb appearing after time t1. The greater the difference, the higher. Therefore, in order to reduce the spike voltage, the rate of change of the drive current IO can be reduced and the voltage Va can be increased.
しかし、駆動電流IOの変化率を非常に小さくした場合、スパイク電圧低減の代償として、駆動電流IOが所定の電流値に達するまでの時間(時間t0〜t1の時間)が長くなり、ひいては電子機器の動作の遅延時間(以下、動作遅延時間と言う)が長くなってしまう。このため、動作遅延時間を短縮したい場合には、図7の誘導性負荷LBに対して並列にクランプ回路を接続し、そのクランプ回路にスパイク電圧の高電圧部分を吸収させるなど、別の対策を施さなければならなかった。
そこ本発明は、クランプ回路などの別の対策を施さなくとも、スパイク電圧の低減、さらに、あるいは、動作遅延時間の短縮を可能とする誘導性負荷駆動回路を提供することを目的とする。
However, when the rate of change of the drive current IO is very small, the time until the drive current IO reaches a predetermined current value (time t0 to t1) is increased as a price for reducing the spike voltage, and thus the electronic device. The operation delay time (hereinafter referred to as operation delay time) becomes longer. For this reason, when it is desired to shorten the operation delay time, another measure such as connecting a clamp circuit in parallel to the inductive load LB of FIG. 7 and absorbing the high voltage portion of the spike voltage in the clamp circuit is taken. Had to be given.
Therefore, an object of the present invention is to provide an inductive load driving circuit that can reduce spike voltage and / or shorten the operation delay time without taking other measures such as a clamp circuit.
上記課題を解決するための本発明は、外部から供給されたステップ状に変化する外部制御信号(V1)の電圧値に応じて誘導性負荷(LB)に駆動電流を供給するための誘導性負荷駆動回路において、 コンデンサ(C0)と、外部制御信号に応じて動作する制御素子(Q2)と、制御素子を介して該コンデンサに電流を供給する電流供給回路(5)とを有し、コンデンサの一端に生じた電圧を制御電圧(V2)として出力する制御電圧発生回路(2)と、 コンデンサに接続され、外部制御信号の電圧値が基底状態に戻った時にコンデンサの一端の電圧を基底状態に戻す放電回路(3)と、 誘導性負荷に接続され、制御電圧に応じて動作する主電流制御素子(Q1)を有し、制御電圧に応じた電流(I0)を誘導性負荷に供給する電流制御回路(1)と、 外部制御信号の電圧値の所定の割合まで制御電圧の電圧値が上昇した時、出力信号の状態を変化させるレベル検出回路(4)と、 を具備し、 ここで電流供給回路(5)は、第1の電流供給路(CS2)と第2の電流供給路(CS3)(RCL)を有し、レベル検出回路(4)の出力信号の状態に応じて、制御電圧の電圧値が所定の割合より低いうちはコンデンサへの供給電流を多くし、制御電圧の電圧値が所定の割合より高くなった後はコンデンサへの供給電流を少なくするように動作し、これにより制御電圧(V2)は、電圧値が低いうちは第1の傾斜で増加し、電圧値が高くなると第1の傾斜よりも変化率の小さい第2の傾斜で増加し、外部制御信号の電圧値に等しくなったところで電圧値が一定になる ことを特徴とする。 In order to solve the above-described problems, the present invention provides an inductive load for supplying a driving current to an inductive load (LB) in accordance with a voltage value of an external control signal (V1) that changes stepwise supplied from the outside. The drive circuit includes a capacitor (C0), a control element (Q2) that operates in response to an external control signal, and a current supply circuit (5) that supplies current to the capacitor via the control element. A control voltage generation circuit (2) that outputs a voltage generated at one end as a control voltage (V2), and a capacitor connected to the capacitor. When the voltage value of the external control signal returns to the ground state, the voltage at one end of the capacitor is set to the ground state. A discharge circuit (3) to be returned, and a main current control element (Q1) connected to the inductive load and operating according to the control voltage, and supplying a current (I0) according to the control voltage to the inductive load control And a level detection circuit (4) for changing the state of the output signal when the voltage value of the control voltage rises to a predetermined ratio of the voltage value of the external control signal, The circuit (5) has a first current supply path (CS2) and a second current supply path (CS3) (RCL), and controls the control voltage according to the state of the output signal of the level detection circuit (4). When the voltage value is lower than the predetermined ratio, the supply current to the capacitor is increased, and after the control voltage voltage value becomes higher than the predetermined ratio, the supply current to the capacitor is decreased to control it. The voltage (V2) increases at the first slope while the voltage value is low, and increases at the second slope having a smaller rate of change than the first slope when the voltage value is high, and becomes the voltage value of the external control signal. The voltage value becomes constant when they are equal. To do.
具体的には、前記電流制御回路(1)は、主電流制御素子としての第1のトランジスタ(Q1)に直列接続された検出抵抗(RS)と、一方の入力端子に前記制御電圧(V2)の供給を受け、他方の入力端子に検出抵抗の一端に現れる電圧の供給を受ける第1の誤差増幅器(OP1)を有し、第1のトランジスタが第1の誤差増幅器の出力信号によって制御電圧と該検出抵抗の一端の電圧を等しくするように動作するものであり、前記制御電圧発生回路(2)は、一方の入力端子に外部制御信号(V1)の供給を受け、他方の入力端子に制御電圧(V2)の供給を受ける第2の誤差増幅器(OP2)を有し、制御素子としての第2のトランジスタ(Q2)が第2の誤差増幅器の出力信号によって外部制御信号と制御電圧を等しくするように動作するものとする。 Specifically, the current control circuit (1) includes a detection resistor (RS) connected in series to a first transistor (Q1) as a main current control element, and the control voltage (V2) at one input terminal. And the other input terminal has a first error amplifier (OP1) that receives supply of the voltage appearing at one end of the detection resistor, and the first transistor is connected to the control voltage by the output signal of the first error amplifier. The control voltage generating circuit (2) is operated so as to equalize the voltage at one end of the detection resistor, and the control voltage generating circuit (2) is supplied with an external control signal (V1) at one input terminal and controlled at the other input terminal. The second error amplifier (OP2) is supplied with the voltage (V2), and the second transistor (Q2) as the control element equalizes the external control signal and the control voltage by the output signal of the second error amplifier. Move like It shall be.
本発明の誘導性負荷駆動回路は、制御電圧に応じて駆動電流を変化させるような回路構成とし、その制御電圧を、電圧値が低いうちは第1の傾斜で増加させ、電圧値が高くなると第1の傾斜よりも変化率の小さい第2の傾斜で増加させている。この2つの傾斜を組み合わせることにより、クランプ回路を接続するなどの別の対策を施さなくとも、スパイク電圧の低減と動作の遅延時間の短縮の少なくとも一方を可能とする誘導性負荷駆動回路を得ることができる。 The inductive load driving circuit of the present invention has a circuit configuration that changes the driving current according to the control voltage. When the voltage value is low, the control voltage is increased at the first slope, and the voltage value becomes high. The second slope is increased with a smaller change rate than the first slope. By combining these two slopes, an inductive load driving circuit capable of at least one of reducing the spike voltage and shortening the operation delay time without taking another measure such as connecting a clamp circuit is obtained. Can do.
外部制御入力端子INと電流出力端子OUTの間に、電流制御回路1、制御電圧発生回路2a、放電回路3、レベル検出回路4を相互に接続して本発明の誘導性負荷駆動回路を構成する。ここで電流制御回路は、主電流路の一端が電流出力端子に接続された第1のトランジスタと、第1のトランジスタの主電流路の他端に接続された検出抵抗と、一方の入力端子に制御電圧発生回路から制御電圧の供給を受け、他方の入力端子に検出抵抗の一端に現れた電圧の供給を受け、その出力信号で第1のトランジスタの動作を制御する第1の誤差増幅器とを具備し、第1のトランジスタと検出抵抗と第1の誤差増幅器が、その直列制御型カレントレギュレータに準じた回路構成によって、制御電圧と検出抵抗の一端の電圧を等しくするように動作するものとする。
A
一方、制御電圧発生回路は、供給電流の大きさを少なくとも2段階に変化させることが可能な電流供給回路と、主電流路の一端が電流供給回路に接続された第2のトランジスタと、第2のトランジスタの主電流路の他端に接続されたコンデンサと、一方の入力端子に外部制御入力端子を介して外部制御信号の供給を受け、他方の入力端子にコンデンサの一端に現れた電圧の供給を受け、その出力信号で第2のトランジスタの動作を制御する第2の誤差増幅器とを具備し、第2のトランジスタとコンデンサと第2の誤差増幅器が、その直列制御型ボルテージレギュレータに準じた回路構成によって、外部制御信号とコンデンサの一端の電圧を等しくするように動作するものとする。 On the other hand, the control voltage generation circuit includes a current supply circuit capable of changing the magnitude of the supply current in at least two stages, a second transistor having one end of the main current path connected to the current supply circuit, A capacitor connected to the other end of the main current path of the transistor, and an external control signal supplied to one input terminal via the external control input terminal, and a voltage appearing at one end of the capacitor to the other input terminal And a second error amplifier that controls the operation of the second transistor by the output signal, and the second transistor, the capacitor, and the second error amplifier are circuits according to the series control type voltage regulator. Depending on the configuration, the external control signal and the voltage at one end of the capacitor are assumed to be equal.
そしてレベル検出回路は、一方の入力端子に抵抗分圧回路を介して外部制御信号の供給を受け、他方の入力端子にコンデンサの一端の電圧の供給を受け、その出力信号の状態に応じて電流供給回路の供給電流の大きさを変化させる第3の誤差増幅器を具備するものとする。 The level detection circuit receives an external control signal supplied to one input terminal via a resistance voltage dividing circuit, receives a voltage supplied from one end of the capacitor to the other input terminal, and outputs a current according to the state of the output signal. It is assumed that a third error amplifier for changing the magnitude of the supply current of the supply circuit is provided.
この制御電圧発生回路とレベル検出回路の相互動作と電流供給回路の作用によって、外部制御信号がステップ状に変化した時、コンデンサの一端の電圧を、電圧値が低いうちは第1の傾斜で増加し、電圧値が高くなると第1の傾斜よりも変化率の小さい第2の傾斜で増加し、外部制御信号の電圧値に等しくなったところで電圧値が一定になるように変化させ、このコンデンサの一端の電圧を制御電圧として電流制御回路に供給する。そして電流制御回路において制御電圧に応じた駆動電流を生成し、それを誘導性負荷に流通させる。 When the external control signal changes stepwise due to the interaction between the control voltage generation circuit and the level detection circuit and the action of the current supply circuit, the voltage at one end of the capacitor is increased with a first slope while the voltage value is low. When the voltage value increases, the voltage value increases at the second slope having a smaller change rate than the first slope, and when the voltage value becomes equal to the voltage value of the external control signal, the voltage value is changed to be constant. The voltage at one end is supplied as a control voltage to the current control circuit. Then, a drive current corresponding to the control voltage is generated in the current control circuit and distributed to the inductive load.
本発明を実施するのに好適な第1の実施の形態においては、制御電圧発生回路内に設けられる電流供給回路を、第1の定電流源と第2の定電流源とスイッチを具備し、レベル検出回路の出力信号に応じてスイッチをオンオフすることにより、制御電圧の電圧値が低いうちは第1の定電流源と第2の定電流源の双方から電流を供給させ、制御電圧の電圧値が外部制御信号の所定割合よりも高くなった後は第1の定電流源のみから電流を供給させるように動作するものとする。 In a first embodiment suitable for carrying out the present invention, a current supply circuit provided in a control voltage generation circuit includes a first constant current source, a second constant current source, and a switch, By turning the switch on and off in accordance with the output signal of the level detection circuit, current is supplied from both the first constant current source and the second constant current source while the voltage value of the control voltage is low, and the voltage of the control voltage After the value becomes higher than the predetermined ratio of the external control signal, it is assumed that the operation is performed so that the current is supplied only from the first constant current source.
本発明を実施するのに好適な第2の実施の形態においては、電流供給回路を、第1の定電流源と第1のスイッチと第2の定電流源と第2のスイッチと論理回路とを具備し、レベル検出回路の出力信号に応じて論理回路により第1と第2のスイッチを相補的にオンオフさせ、制御電圧の電圧値が低いうちは第1の定電流源から電流を供給させ、制御電圧の電圧値が外部制御信号の所定割合よりも高くなった後は第1の定電流源よりも電流供給能力低い第2の定電流源から電流を供給させるように動作するものとする。 In a second embodiment suitable for carrying out the present invention, the current supply circuit includes a first constant current source, a first switch, a second constant current source, a second switch, and a logic circuit. The first and second switches are complementarily turned on and off by a logic circuit in accordance with the output signal of the level detection circuit, and current is supplied from the first constant current source while the control voltage is low. After the voltage value of the control voltage becomes higher than a predetermined ratio of the external control signal, the current is supplied from the second constant current source having a current supply capability lower than that of the first constant current source. .
本発明を実施するのに好適な第3の実施の形態においては、電流供給回路を、第1の定電流源と第1のスイッチと電流制限抵抗と第2のスイッチと論理回路とを具備し、レベル検出回路の出力信号に応じて論理回路により第1と第2のスイッチを相補的にオンオフさせ、制御電圧の電圧値が低いうちは第1の定電流源から電流を供給させ、制御電圧の電圧値が外部制御信号の所定割合よりも高くなった後は電流制限抵抗から電流を供給させるように動作するものとする。 In a third embodiment suitable for carrying out the present invention, the current supply circuit includes a first constant current source, a first switch, a current limiting resistor, a second switch, and a logic circuit. The first and second switches are complementarily turned on and off by the logic circuit in accordance with the output signal of the level detection circuit, and the current is supplied from the first constant current source while the control voltage is low. After the voltage value becomes higher than a predetermined ratio of the external control signal, it is assumed to operate so as to supply current from the current limiting resistor.
図1は、スパイク電圧の低減と動作遅延時間の短縮をの少なくとも一方を可能とした、本発明の第1の実施例による誘導性負荷駆動回路の構成を示す回路図である。
図1の誘導性負荷駆動回路は、外部制御入力端子INと電流出力端子OUTの間に相互に接続された電流制御回路1、制御電圧発生回路2b、放電回路3、レベル検出回路4によって構成されており、改良された制御電圧発生回路2bと新規に設けられたレベル検出回路4とを具備している点において図7の回路と異なっている。その他の回路部分、具体的には電流制御回路1と放電回路3の部分については、図1と図7の回路は同一の構成となっている。
FIG. 1 is a circuit diagram showing a configuration of an inductive load driving circuit according to a first embodiment of the present invention that enables at least one of reduction of spike voltage and shortening of operation delay time.
The inductive load driving circuit shown in FIG. 1 includes a
図1において、制御入力端子INは誤差増幅器OP2の反転入力端子(−)に接続され、誤差増幅器OP2の出力端子はPチャネル型のトランジスタQ2のゲートに接続されている。トランジスタQ2のドレインはコンデンサC0を介して基準電位点、すなわちグランドに接続され、トランジスタQ2のドレインとコンデンサC0の一端の接続点は誤差増幅器OP2の非反転入力端子(+)に接続されている。そしてトランジスタQ2のソースは、電流供給回路5aを介して所定の電圧で充電された電圧供給ラインVDDに接続されている。
In FIG. 1, the control input terminal IN is connected to the inverting input terminal (−) of the error amplifier OP2, and the output terminal of the error amplifier OP2 is connected to the gate of a P-channel transistor Q2. The drain of the transistor Q2 is connected to the reference potential point, that is, the ground via the capacitor C0, and the connection point between the drain of the transistor Q2 and one end of the capacitor C0 is connected to the non-inverting input terminal (+) of the error amplifier OP2. The source of the transistor Q2 is connected to the voltage supply line VDD charged with a predetermined voltage via the
ここで電流供給回路5aは、トランジスタQ2のソースと電圧供給ラインVDDの間に接続された第1の定電流源CS1と、その第1の定電流源CS1に対して並列に接続された第2の定電流源CS2とスイッチQ3の直列回路とを具備した回路構成となっている。
これら、誤差増幅器OP2、トランジスタQ2、コンデンサC0、電流供給回路5a(具体的には、第1の定電流源CS1と第2の定電流源CS2とスイッチQ3)により、改良された制御電圧発生回路2bが形成されている。
Here, the
The control voltage generation circuit improved by the error amplifier OP2, the transistor Q2, the capacitor C0, and the
また図1において、制御入力端子INは、抵抗R1とR2の直列回路、いわゆる抵抗分圧回路を介してグランドに接続されている。この抵抗R1とR2の共通接続点は誤差増幅器OP3の反転入力端子(−)に接続され、誤差増幅器OP3の非反転入力端子(+)はコンデンサC0の一端に接続されている。そして誤差増幅器OP3の出力端子は制御電圧発生回路2b内のスイッチQ3のゲートに接続されている。
これら、誤差増幅器OP3、抵抗R1、R2により新規に設けられたレベル検出回路4が形成されている。
In FIG. 1, the control input terminal IN is connected to the ground via a series circuit of resistors R1 and R2, a so-called resistor voltage dividing circuit. The common connection point of the resistors R1 and R2 is connected to the inverting input terminal (−) of the error amplifier OP3, and the non-inverting input terminal (+) of the error amplifier OP3 is connected to one end of the capacitor C0. The output terminal of the error amplifier OP3 is connected to the gate of the switch Q3 in the control
A level detection circuit 4 newly provided by the error amplifier OP3 and the resistors R1 and R2 is formed.
このような構成とした図1の回路は外部制御信号V1に応じて以下のように動作する。
外部制御信号V1の電圧は、時間t0において基底状態(すなわちゼロボルト)からステップ状に上昇し、それ以後、一定値を維持する。この時間t0においては、コンデンサC0の一端の電圧は初期状態(すなわちほぼゼロボルト)である。このため、誤差増幅器OP3の出力信号はローレベルとなり、スイッチQ3はオン状態となる。誤差増幅器OP2とトランジスタQ2は外部制御信号V1とコンデンサC0の一端の電圧(=制御電圧V2)を等しくしようと動作するため、コンデンサC0はトランジスタQ2を介して供給される2つの定電流源CS2、CS3の合成電流により充電される。ここで、定電流源CS2、CS3の各電流値はほぼ一定であるため、制御電圧V2は、時間t0以降、図2の上段の電圧波形図に示すように基底状態から直線状、換言するとランプ状に所定の傾斜(変化率)でもって上昇していく。
The circuit of FIG. 1 having such a configuration operates as follows according to the external control signal V1.
The voltage of the external control signal V1 rises stepwise from the ground state (ie, zero volts) at time t0, and thereafter maintains a constant value. At this time t0, the voltage at one end of the capacitor C0 is in an initial state (that is, approximately zero volts). For this reason, the output signal of the error amplifier OP3 becomes low level, and the switch Q3 is turned on. Since the error amplifier OP2 and the transistor Q2 operate so as to equalize the external control signal V1 and the voltage at one end of the capacitor C0 (= control voltage V2), the capacitor C0 has two constant current sources CS2 supplied via the transistor Q2, Charged by the combined current of CS3. Here, since the current values of the constant current sources CS2 and CS3 are substantially constant, the control voltage V2 is linear from the ground state as shown in the upper voltage waveform diagram of FIG. Ascending with a predetermined slope (rate of change).
具体的に、抵抗R1とR2の電気抵抗の比が1:4に設定されていると、誤差増幅器OP3の非反転入力端子(+)に供給される電圧は外部供給信号V1の80%の大きさとなる。制御電圧V2が上昇し、時間t2においてその電圧値が外部供給信号V1の80%の大きさを越えると、誤差増幅器OP3は出力信号の状態をハイレベルに転換させる。するとスイッチQ3はオフ状態となり、トランジスタQ2のソースは定電流源CS2のみから電流の供給を受ける。その結果、制御電圧V2の変化率は小さくなり、その傾斜は緩くなる。そして時間t3において制御電圧V2の電圧値が外部制御信号V1に等しくなると、以後、誤差増幅器OP2とトランジスタQ2の相互動作により、その電圧値が維持される。 Specifically, when the ratio of the electrical resistances of the resistors R1 and R2 is set to 1: 4, the voltage supplied to the non-inverting input terminal (+) of the error amplifier OP3 is 80% larger than the external supply signal V1. It becomes. When the control voltage V2 rises and the voltage value exceeds 80% of the external supply signal V1 at time t2, the error amplifier OP3 changes the state of the output signal to high level. Then, the switch Q3 is turned off, and the source of the transistor Q2 is supplied with current only from the constant current source CS2. As a result, the rate of change of the control voltage V2 becomes small and the inclination becomes gentle. When the voltage value of the control voltage V2 becomes equal to the external control signal V1 at time t3, the voltage value is maintained thereafter by the mutual operation of the error amplifier OP2 and the transistor Q2.
このように変化する制御電圧V2が電流制御回路1に供給されると、電流制御回路1は制御電圧V2と同様の軌跡を示す駆動電流IOを発生させる。すなわち、駆動電流IOは、図2の下段の電流電圧波形図に一点鎖線で示すように、時間t0から所定の傾斜(変化率)で直線的に増加し、時間t2以降は傾斜が緩くなり(変化率が小さくなり)、時間t3で所定値に達し、以後は所定値を維持する。
このような駆動電流IOが誘導性負荷LBを流れた時、電流出力端子OUTの位置には、同図中の太線で示すような変化の軌跡を示す電圧V3が現れる。
When the control voltage V2 changing in this way is supplied to the
When such a drive current IO flows through the inductive load LB, a voltage V3 showing a change locus as shown by a bold line in the figure appears at the position of the current output terminal OUT.
すなわち、電圧V3は、時間t0において所定の電圧値VC(電源ラインVCCの電圧値)からほぼステップ状に電圧値を低下させ、時間t2の直前までの間、電圧Veを維持する。時間t2において駆動電流IOの変化率が小さくなるとステップ状に電圧値を上昇させ、時間t3の直前までの間、電圧Vfを維持する。そして時間t3になると、電圧V3は更にステップ状に電圧値を上昇させ、時間t3以後は所定の電圧値(VC)よりも少し低い電圧Vgを維持する。 That is, the voltage V3 decreases in a step-like manner from the predetermined voltage value VC (voltage value of the power supply line VCC) at time t0, and maintains the voltage Ve until immediately before time t2. When the change rate of the drive current IO becomes small at time t2, the voltage value is increased stepwise, and the voltage Vf is maintained until just before time t3. At time t3, the voltage V3 further increases in voltage stepwise, and after time t3, the voltage Vg slightly lower than the predetermined voltage value (VC) is maintained.
ここで、駆動電流IOの変化率が小さくなる時間t2と駆動電流IOが一定になる時間t3の時点において、それぞれ高電圧方向に伸びるスパイク電圧が現れる。先にも説明したように、スパイク電圧のピーク値は電圧Veと電圧Vf、電圧Vfと電圧Vgの差が大きいほど高くなる。このため、図2のt0−t3間の時間と図8のt0−t1間の時間を同一にした時、スパイク電圧が現れる時間t2の前後の電圧差(Ve−Vf)と時間t3の前後の電圧差(Vf−電圧Vg)が図8の時間t1の前後の電圧差(Va−Vb)よりも小さくなっていれば、従来回路よりもスパイク電圧が低減されていると言える。 Here, at time t2 when the change rate of the drive current IO becomes small and time t3 when the drive current IO becomes constant, spike voltages extending in the high voltage direction appear. As described above, the peak value of the spike voltage increases as the difference between the voltage Ve and the voltage Vf and the voltage Vf and the voltage Vg increases. Therefore, when the time between t0 and t3 in FIG. 2 is the same as the time between t0 and t1 in FIG. 8, the voltage difference (Ve−Vf) before and after time t2 at which the spike voltage appears and before and after time t3 are displayed. If the voltage difference (Vf−voltage Vg) is smaller than the voltage difference (Va−Vb) before and after the time t1 in FIG. 8, it can be said that the spike voltage is reduced as compared with the conventional circuit.
ところで、誤差増幅器OP3の反転入力端子に供給する電圧(%)を低くするほど電流源CS3のみで電流を供給する時間が長くなり、電流値が一定になるまでの時間、すなわちt0−t3間の時間が長くなってしまう。そこで、動作遅延時間の短縮を念頭においた場合、誤差増幅器OP3の反転入力端子に供給する電圧は外部制御信号V1の80%以上の電圧値とするのが望ましい。なお、誤差増幅器OP3の反転入力端子に供給する電圧を外部制御信号V1の80%の電圧値とする場合、電圧差(Ve−Vf)を電圧差(Va−Vb)よりも小さくし、スパイク電圧を低減するには、電流源CS2とCS3のそれぞれが供給する電流の大きさを、およそ2:1以下の比率にするのが望ましい。 By the way, as the voltage (%) supplied to the inverting input terminal of the error amplifier OP3 is lowered, the time for supplying the current only by the current source CS3 becomes longer, and the time until the current value becomes constant, that is, between t0 and t3. The time will be longer. In view of shortening the operation delay time, the voltage supplied to the inverting input terminal of the error amplifier OP3 is preferably set to a voltage value of 80% or more of the external control signal V1. When the voltage supplied to the inverting input terminal of the error amplifier OP3 is 80% of the external control signal V1, the voltage difference (Ve−Vf) is made smaller than the voltage difference (Va−Vb), and the spike voltage In order to reduce the current, it is desirable to set the magnitude of the current supplied from each of the current sources CS2 and CS3 to a ratio of about 2: 1 or less.
ちなみに、誤差増幅器OP3の反転入力端子に供給する電圧をもっと高くした場合、電流源CS2とCS3の電流の比率は更に高くすることも可能である。例えば、誤差増幅器OP3の反転入力端子に供給する電圧を外部制御信号V1の90%の電圧値とする場合、電流源CS2とCS3の電流の比率を3:1程度まで高くしてもスパイク電圧の低減が可能である。 Incidentally, when the voltage supplied to the inverting input terminal of the error amplifier OP3 is further increased, the current ratio between the current sources CS2 and CS3 can be further increased. For example, when the voltage supplied to the inverting input terminal of the error amplifier OP3 is 90% of the external control signal V1, the spike voltage can be increased even if the current ratio between the current sources CS2 and CS3 is increased to about 3: 1. Reduction is possible.
図3には本発明の第2の実施例による誘導性負荷駆動回路の構成を示した。
図3に示す回路は電流供給回路5bの内部構成が図1の回路と異なっている。その他の回路部分については図3と図1の回路は同一の構成となっている。
図3の回路において、トランジスタQ2のソースと電圧供給ラインVDDの間に定電流源CS4とスイッチQ4の直列回路が接続され、更にその直列回路に対して並列に定電流源CS5とスイッチQ5の直列回路が接続されている。各スイッチQ4とQ5のゲートは論理回路6に接続され、さらに論理回路6はレベル検出回路4の誤差増幅器OP3の出力端子に接続されている。これら定電流源CS4、CS5、スイッチQ4、Q5、論理回路6により電流供給回路5bが構成されている。
FIG. 3 shows the configuration of an inductive load driving circuit according to the second embodiment of the present invention.
The circuit shown in FIG. 3 is different from the circuit of FIG. 1 in the internal configuration of the
In the circuit of FIG. 3, a series circuit of a constant current source CS4 and a switch Q4 is connected between the source of the transistor Q2 and the voltage supply line VDD, and further, a series of a constant current source CS5 and a switch Q5 is connected in parallel with the series circuit. The circuit is connected. The gates of the switches Q4 and Q5 are connected to the
図3の論理回路6は、誤差増幅器OP3の出力信号に応じて相補的にスイッチQ4とQ5の一方をオン状態、他方をオフ状態とするようになっている。例えば、電流源CS4の電流供給能力が相対的に高く、電流源CS5の電流供給能力が相対的に低い場合、論理回路6は、制御電圧V2が低いうちはスイッチQ4をオン状態、スイッチQ5をオフ状態とし、制御電圧V2が高くなったらスイッチQ4をオフ状態、スイッチQ5をオン状態とする。これにより図3の電流供給回路5bは、制御電圧V2が低いうちは相対的に大きな電流を供給し、制御電圧V2が高くなったら小さな電流を供給するように動作する。
In the
ところで、先に説明した図1の電流供給回路5aは、誤差増幅器OP3の出力信号に応じてスイッチQ3をオンオフすることにより、制御電圧V2が低いうちは電流源CS2とCS3の両方から電流を供給し、制御電圧V2が高くなったら定電流源CS2のみから電流を供給していた。これはすなわち、制御電圧V2が低いうちは相対的に大きな電流を供給し、制御電圧V2が高くなったら小さな電流を供給することを意味している。したがって、電流供給回路(5a、5b)内部の動作を除けば、図3と図1の回路の各部の動作は基本的に同じであり、電圧電流波形も図2のようになる。このため、図3の回路の詳しい説明は省略する。
By the way, the
図4には本発明の第2の実施例による誘導性負荷駆動回路の構成を示した。
図4に示す回路は図3の回路の定電流源CS5を電流制限抵抗RCLに置き換えたものであり、その他の回路部分については図4と図3の回路は同一の構成となっている。
このような構成の図4の回路は、論理回路6が誤差増幅器OP3の出力信号に応じて、制御電圧V2が低いうちはスイッチQ4をオン状態、スイッチQ5をオフ状態とし、制御電圧V2が高くなったらスイッチQ4をオフ状態、スイッチQ5をオン状態とする。
FIG. 4 shows the configuration of an inductive load driving circuit according to the second embodiment of the present invention.
The circuit shown in FIG. 4 is obtained by replacing the constant current source CS5 of the circuit of FIG. 3 with a current limiting resistor RCL, and the circuits of FIG. 4 and FIG.
In the circuit of FIG. 4 having such a configuration, the
制御電圧V2が高くなり、スイッチQ4がオフ状態、スイッチQ5がオン状態となった時、トランジスタQ2のソースには電流制限抵抗RCLを介して電流が供給される。電流制限抵抗RCLを通過する電流は電流制限抵抗RCLの端子間に現れる電圧に依存するため、その一端の電圧(=制御電圧V2)が上昇し、他端の電圧(=電源ラインVCCの電圧)が一定であると、一端の電圧の上昇に伴って漸減していく。このため制御電圧V2は、図5の上段の電圧波形図に太線で示すように、電流源CS4から供給される一定電流によって、時間t0から時間t2の間にはランプ状に所定の傾斜で上昇していくが、時間t2から時間t3の間には、電流制限抵抗RCLから供給される漸減電流によって漸増していくことになる。 When the control voltage V2 is increased, the switch Q4 is turned off, and the switch Q5 is turned on, a current is supplied to the source of the transistor Q2 via the current limiting resistor RCL. Since the current passing through the current limiting resistor RCL depends on the voltage appearing between the terminals of the current limiting resistor RCL, the voltage at one end (= control voltage V2) rises and the voltage at the other end (= voltage of the power supply line VCC). Is constant, it gradually decreases as the voltage at one end increases. For this reason, the control voltage V2 rises with a predetermined slope in a ramp from time t0 to time t2 by a constant current supplied from the current source CS4, as shown by a thick line in the upper voltage waveform diagram of FIG. However, from time t2 to time t3, the current gradually increases due to the gradually decreasing current supplied from the current limiting resistor RCL.
電流制御回路1は制御電圧V2に応じた駆動電流IOを流すため、駆動電流IOは図5の下段の電流電圧波形図に一点鎖線で示すように、制御電圧V2と同様の軌跡でもって変化する。このような駆動電流IOが誘導性負荷LBを流れると、電流出力端子OUTに位置には、同図中に太線で示すような軌跡で変化する電圧V3が現れる。すなわち、時間t0において所定の電圧値VC(電源ラインVCCの電圧値)からほぼステップ状に電圧値を低下させ、時間t2の直前までの間、電圧Veを維持する。時間t2の時点でスパイク電圧を生じ、時間t2から時間t3の間に電圧値を漸増させていく。そして時間t3で電圧値が電圧Vgで飽和し、以後一定値となる。
Since the
図4の回路の特徴は、時間t3の時点ではほとんどスパイク電圧が発生せず、電流制限抵抗RCLの抵抗値を適切な値に設定すれば、時間t2の時点で発生するスパイク電圧も非常に小さくすることができる点にある。ただし、電流制限抵抗RCLの抵抗値はt2−t3間の時間にも影響を与えるため、電流制限抵抗RCLの抵抗値によっては、定電流源CS5から一定電流を供給する図3の回路に比べ、動作遅延時間が長くなってしまうケースが出てくる。このため、図4の回路を実際に構成する際には、動作遅延時間とスパイク電圧のバランスを考慮して電流制限抵抗RCLの抵抗値と電流源CS4の電流値を決定する必要がある。 The feature of the circuit of FIG. 4 is that almost no spike voltage is generated at time t3, and if the resistance value of the current limiting resistor RCL is set to an appropriate value, the spike voltage generated at time t2 is very small. There is a point that can be done. However, since the resistance value of the current limiting resistor RCL also affects the time between t2 and t3, depending on the resistance value of the current limiting resistor RCL, compared to the circuit of FIG. 3 that supplies a constant current from the constant current source CS5, There are cases where the operation delay time becomes long. Therefore, when actually configuring the circuit of FIG. 4, it is necessary to determine the resistance value of the current limiting resistor RCL and the current value of the current source CS4 in consideration of the balance between the operation delay time and the spike voltage.
以上の各本発明の実施例の説明において、放電回路3は、外部制御信号V1が基底状態となった時、コンデンサC0を放電させ、コンデンサC0の端子間電圧を初期化し、併せて制御電圧V2を基底状態とするものである。放電回路3の最も単純な例は、図6(a)に示すように、トランジスタスイッチと、外部制御信号V1が基底状態となった時にトランジスタスイッチをターンオンさせるようなバイアスを発生させるバイアス回路(比較器)とから構成される。なお、外部制御信号V1が基底状態となった時にコンデンサC0の端子間電圧を初期化し得るものであれば、例えば図6(b)のようなシャントレギュレータを放電回路3に使用しても良い。
In the description of each of the embodiments of the present invention described above, the
1:電流制御回路
2a〜2d:制御電圧発生回路
3:放電回路
4:レベル検出回路
5a〜5c:電流供給回路
6:論理回路
Q1:トランジスタ(主電流制御素子)
Q2:トランジスタ(第2のトランジスタ)
LB:誘導性負荷
V1:外部制御信号
V2:制御電圧
IO:駆動電流
CS2:電流源(第1の定電流源)
CS3:電流源(第2の定電流源)
CS4:電流源(第1の定電流源)
CS5:電流源(第2の定電流源)
Q4:スイッチ(第1のスイッチ)
Q5:スイッチ(第2のスイッチ)
RCL:電流制限抵抗
OP1:誤差増幅器(第1の誤差増幅器)
OP2:誤差増幅器(第2の誤差増幅器)
IN:外部制御入力端子
OUT:電流出力端子
1:
Q2: Transistor (second transistor)
LB: Inductive load V1: External control signal V2: Control voltage IO: Drive current CS2: Current source (first constant current source)
CS3: Current source (second constant current source)
CS4: Current source (first constant current source)
CS5: Current source (second constant current source)
Q4: Switch (first switch)
Q5: Switch (second switch)
RCL: current limiting resistor OP1: error amplifier (first error amplifier)
OP2: Error amplifier (second error amplifier)
IN: External control input terminal OUT: Current output terminal
Claims (5)
コンデンサ(C0)と、該外部制御信号に応じて動作する制御素子(Q2)と、該制御素子を介して該コンデンサに電流を供給する電流供給回路(5)とを有し、該コンデンサの一端に生じた電圧を制御電圧(V2)として出力する制御電圧発生回路(2)と、
該コンデンサに接続され、該外部制御信号の電圧値が基底状態に戻った時に該コンデンサの一端の電圧を基底状態に戻す放電回路(3)と、
該誘導性負荷に接続され、該制御電圧に応じて動作する主電流制御素子(Q1)を有し、該制御電圧に応じた電流(I0)を該誘導性負荷に供給する電流制御回路(1)と、
該外部制御信号の電圧値の所定の割合まで該制御電圧の電圧値が上昇した時、出力信号の状態を変化させるレベル検出回路(4)と、
を具備し、
ここで該電流供給回路(5)は、第1の電流供給路(CS2)と第2の電流供給路(CS3)(RCL)を有し、該レベル検出回路(4)の出力信号の状態に応じて、該制御電圧の電圧値が該所定の割合より低いうちは該コンデンサへの供給電流を多くし、該制御電圧の電圧値が該所定の割合より高くなった後は該コンデンサへの供給電流を少なくするよう動作し、これにより該制御電圧(V2)は、電圧値が低いうちは第1の傾斜で増加し、電圧値が高くなると該第1の傾斜よりも変化率の小さい第2の傾斜で増加し、該外部制御信号の電圧値に等しくなったところで電圧値が一定になる
ことを特徴とする誘導性負荷駆動回路。 In an inductive load driving circuit for supplying a driving current to an inductive load (LB) according to a voltage value of an external control signal (V1) that changes in a step shape supplied from the outside,
A capacitor (C0); a control element (Q2) that operates in response to the external control signal; and a current supply circuit (5) that supplies current to the capacitor via the control element. A control voltage generation circuit (2) for outputting the voltage generated at the control voltage (V2),
A discharge circuit (3) connected to the capacitor and returning the voltage at one end of the capacitor to the ground state when the voltage value of the external control signal returns to the ground state;
A current control circuit (1) having a main current control element (Q1) connected to the inductive load and operating in accordance with the control voltage, and supplying a current (I0) in accordance with the control voltage to the inductive load )When,
A level detection circuit (4) for changing the state of the output signal when the voltage value of the control voltage rises to a predetermined ratio of the voltage value of the external control signal;
Comprising
Here, the current supply circuit (5) has a first current supply path (CS2) and a second current supply path (CS3) (RCL), and is in the state of the output signal of the level detection circuit (4). Accordingly, the supply current to the capacitor is increased while the voltage value of the control voltage is lower than the predetermined ratio, and the supply current to the capacitor is increased after the voltage value of the control voltage becomes higher than the predetermined ratio. When the voltage value is low, the control voltage (V2) increases with the first slope, and when the voltage value becomes high, the second voltage having a change rate smaller than that of the first slope. The inductive load driving circuit is characterized in that the voltage value becomes constant when the voltage value increases at a slope of and becomes equal to the voltage value of the external control signal.
前記制御電圧発生回路(2)が、一方の入力端子に前記外部制御信号(V1)の供給を受け、他方の入力端子に前記制御電圧(V2)の供給を受ける第2の誤差増幅器(OP2)を有し、前記制御素子としての第2のトランジスタ(Q2)が該第2の誤差増幅器の出力信号によって該外部制御信号と該制御電圧を等しくするように動作するものである
ことを特徴とする、請求項1に記載した誘導性負荷駆動回路。 The current control circuit (1) is supplied with the detection resistor (RS) connected in series to the first transistor (Q1) as the main current control element and the control voltage (V2) supplied to one input terminal. A first error amplifier (OP1) that receives supply of a voltage appearing at one end of the detection resistor at the other input terminal, and the first transistor is connected to the control voltage by an output signal of the first error amplifier. It operates so as to equalize the voltage at one end of the detection resistor,
The control voltage generation circuit (2) receives the supply of the external control signal (V1) at one input terminal and the second error amplifier (OP2) receives the control voltage (V2) from the other input terminal. And the second transistor (Q2) as the control element operates so as to make the external control signal equal to the control voltage by the output signal of the second error amplifier. The inductive load driving circuit according to claim 1.
ことを特徴とする、請求項1あるいは請求項2に記載した誘導性負荷駆動回路。 The current supply circuit (5a) includes a first constant current source (CS2) as the first current supply path, a second constant current source (CS3) as the second current supply path, and a switch ( Q3) having a series circuit, and turning on and off the switch in accordance with the output signal of the level detection circuit (4), so that the first constant current source and the Current is supplied from both of the constant current sources to the capacitor via the control element, and after the voltage value of the control voltage is increased, only the first constant current source is passed to the capacitor via the control element. 3. The inductive load drive circuit according to claim 1, wherein the inductive load drive circuit operates so as to supply a current to the capacitor.
ことを特徴とする、請求項1あるいは請求項2に記載した誘導性負荷駆動回路。 The current supply circuit (5b) includes a series circuit of a first constant current source (CS4) and a first switch (Q4) as the first current supply path, and a second circuit as the second current supply path. The constant current source (CS5) of 2 and the second switch (Q5) in series, and the first switch while the voltage value of the control voltage is low according to the output signal of the level detection circuit (4) A logic circuit (6) for turning on, turning off the second switch, turning off the first switch and turning on the second switch after the voltage value of the control voltage becomes high, While the voltage value of the control voltage is low, current is supplied from the first constant current source to the capacitor via the control element, and after the voltage value of the control voltage becomes high, the second constant current source To operate to supply current to the capacitor via the control element Characterized the door, inductive load driving circuit according to claim 1 or claim 2.
ことを特徴とする、請求項1あるいは請求項2に記載した誘導性負荷駆動回路。 The current supply circuit (5c) includes a series circuit of a first constant current source (CS4) and a first switch (Q4) as the first current supply path, and a current as the second current supply path. A series circuit of a limiting resistor (RCL) and a second switch (Q5), and the first switch is turned on while the voltage value of the control voltage is low according to the output signal of the level detection circuit (4), A logic circuit (6) for turning off the first switch and turning on the second switch after the second switch is turned off and the voltage value of the control voltage becomes high; While the voltage value is low, current is supplied from the first constant current source to the capacitor via the control element, and after the voltage value of the control voltage becomes high, the current limiting resistor passes through the control element. And operate to supply current to the capacitor Wherein, inductive load driving circuit according to claim 1 or claim 2.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007138762A JP4989312B2 (en) | 2007-05-25 | 2007-05-25 | Inductive load drive circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007138762A JP4989312B2 (en) | 2007-05-25 | 2007-05-25 | Inductive load drive circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008294798A JP2008294798A (en) | 2008-12-04 |
JP4989312B2 true JP4989312B2 (en) | 2012-08-01 |
Family
ID=40169070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007138762A Expired - Fee Related JP4989312B2 (en) | 2007-05-25 | 2007-05-25 | Inductive load drive circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4989312B2 (en) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2655096B2 (en) * | 1994-09-29 | 1997-09-17 | 日本電気株式会社 | Output buffer circuit |
JP3152204B2 (en) * | 1998-06-02 | 2001-04-03 | 日本電気株式会社 | Slew rate output circuit |
JP3838211B2 (en) * | 2003-03-24 | 2006-10-25 | 株式会社デンソー | Trapezoidal wave signal generation circuit and asynchronous serial communication transmitter |
JP4496479B2 (en) * | 2005-05-13 | 2010-07-07 | 株式会社デンソー | Current drive control method and current drive control circuit |
JP2007013916A (en) * | 2005-05-30 | 2007-01-18 | Denso Corp | Signal generator |
-
2007
- 2007-05-25 JP JP2007138762A patent/JP4989312B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008294798A (en) | 2008-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6981962B2 (en) | Regulator circuit | |
JP5814892B2 (en) | Current detection circuit and current control device using the same | |
JP5082908B2 (en) | Power supply circuit, overcurrent protection circuit thereof, and electronic device | |
EP1755221A1 (en) | Method and driver circuit for controlling a power MOS transistor | |
KR20100096014A (en) | Voltage regulator | |
US10622989B2 (en) | Insulated-gate semiconductor device driving circuit | |
JP2009003886A (en) | Voltage regulator circuit | |
US6411554B1 (en) | High voltage switch circuit having transistors and semiconductor memory device provided with the same | |
KR20110106816A (en) | Reference voltage circuit | |
WO2004077673A1 (en) | Semiconductor integrated circuit | |
JP4619866B2 (en) | Constant voltage power supply circuit and operation control method of constant voltage power supply circuit | |
JP6027806B2 (en) | Output buffer and semiconductor device | |
US11249501B2 (en) | Voltage regulator | |
JP4989312B2 (en) | Inductive load drive circuit | |
JP6543133B2 (en) | POWER SUPPLY DEVICE AND ITS CONTROL METHOD | |
CN101106325A (en) | Switching regulator | |
CN113394960A (en) | Power switch circuit | |
JP2010246287A (en) | Current control circuit | |
JP2007255909A (en) | Peak detection circuit | |
US6940329B2 (en) | Hysteresis circuit used in comparator | |
KR102449361B1 (en) | Linear current driver | |
JP4594064B2 (en) | Surge current suppression circuit and DC power supply device | |
JP2020148465A (en) | Current sense circuit | |
JP2008117236A (en) | Reference voltage generating circuit | |
JP4408761B2 (en) | Diode circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090525 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100413 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110425 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120409 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120413 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120427 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4989312 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |