JP4987346B2 - ネットワークを介した時間同期化システムおよび方法 - Google Patents

ネットワークを介した時間同期化システムおよび方法 Download PDF

Info

Publication number
JP4987346B2
JP4987346B2 JP2006127556A JP2006127556A JP4987346B2 JP 4987346 B2 JP4987346 B2 JP 4987346B2 JP 2006127556 A JP2006127556 A JP 2006127556A JP 2006127556 A JP2006127556 A JP 2006127556A JP 4987346 B2 JP4987346 B2 JP 4987346B2
Authority
JP
Japan
Prior art keywords
time
clock
epoch
network
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006127556A
Other languages
English (en)
Other versions
JP2006319972A (ja
Inventor
スラオーミール・ケー・イリニキ
ジェファーソン・ビー・バーチ
マーチン・カラン−グレイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of JP2006319972A publication Critical patent/JP2006319972A/ja
Application granted granted Critical
Publication of JP4987346B2 publication Critical patent/JP4987346B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658Clock or time synchronisation among packet nodes
    • H04J3/0673Clock or time synchronisation among packet nodes using intermediate nodes, e.g. modification of a received timestamp before further transmission to the next packet node, e.g. including internal delay time or residence time into the packet
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14Time supervision arrangements, e.g. real time clock
    • GPHYSICS
    • G04HOROLOGY
    • G04GELECTRONIC TIME-PIECES
    • G04G5/00Setting, i.e. correcting or changing, the time-indication
    • GPHYSICS
    • G04HOROLOGY
    • G04GELECTRONIC TIME-PIECES
    • G04G7/00Synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0644External master-clock
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658Clock or time synchronisation among packet nodes
    • H04J3/0661Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0664Clock or time synchronisation among packet nodes using timestamps unidirectional timestamps
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0685Clock or time synchronisation in a node; Intranode synchronisation
    • H04J3/0697Synchronisation in a packet node
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0008Synchronisation information channels, e.g. clock distribution lines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0008Synchronisation information channels, e.g. clock distribution lines
    • H04L7/0012Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Small-Scale Networks (AREA)

Description

本発明は時間の同期化に関し、より具体的には、ネットワーク全体の時間同期化システムおよび方法に関する。
コンピュータネットワーク環境において時間の同期を達成することは、課題の多いタスクである。PC/ワークステーション/サーバ、ルータ/スイッチ、VoIP電話など、ネットワーク内の様々な要素は、同期のためのエポックタイム(epoch time)を得るために、NTP(ネットワークタイムプロトコル)を使用する。NTP時間の精度は、数十ミリ秒のオーダである。多くの場合では、これで十分である。しかし、プロセスオートメーションでは要件がより厳しく、ネットワーク装置間の時間同期化は、サブマイクロ秒のオーダの精度が必要とされる。
GPSシステムを使用して、この精度を達成することができるが、良好な視界の空の下でアンテナを使うという要件があるため、すべての場所でGPS信号の利用可能性が確実に得られるわけではない(およそ50nsec)。一方向のパケット遅延を測定するネットワーク性能測定の用途では、精度は、サブミリ秒のオーダでなければならない。したがって、或るネットワークの所定のポイントにGPSを配置して該ネットワークの測定を行うことは可能ではあるが、上記のように、GPS信号は、該ネットワークのすべての場所で利用可能というわけではない。
近年、プロセスオートメーション産業は、種々の装置間の時間同期を行なうためにIEEE1588標準の採用を開始した。IEEE1588の現在の形式は、典型的にはLANセグメントである、非常に小さなネットワークに限定されている。IEEE1588を広域ネットワーク全体に採用するためには、ネットワーク要素に大きな投資が必要となる。プロセスオートメーションについては、IEEE1588同期メッセージを伝播する際の遅延を避けるスイッチの作成を専門とする会社がいくつかある。しかし、特にルータ製造業者などの他の製造業者は、ネットワーク要素内で待ち行列(キュー)となっている遅延を扱うために、IEEE1588標準の解決手法を採用することは、経済的に困難であると判断している。
IEEE1588には、ネットワークのスイッチングおよびルーティング要素で遅延を回避する方法が2つある。1つは、バウンダリ・クロック(boundary clock)を使用する方法であり、もう1つは、高優先順位(high priority)メッセージを使用する方法である。バウンダリ・クロックを使用すると、一部のメッセージは、タイムスタンプ、すなわち、クロックの同期を試みている装置のエポックタイムを搬送する。このプロトコルは、このような装置間の通信が遅延に関して対称的であれば、よく機能する。
スイッチング/ルーティングのネットワーク要素が予測不能の遅延を加えた時など、経路が非対称になる場合には問題が生じる。このようなシステムでは、送信側装置(装置A)が、マスタクロックであり、装置B(受信側装置)のクロックを同期化する。スイッチ/ルータにおける待ち行列を避けるために、IEEE1588メッセージを、MAC/PHY層に迂回させ(divert)なければならない。まず、バウンダリ・クロックは、スレーブとして装置Aのクロックと同期化し、ついで装置Aのクロックは装置Bに対してマスタクロックとなり、装置Bは、自身のクロックをバウンダリ・に同期化させる。この解決法は、MAC/PHYチップの修正と、すべての存在しうるポートを管理するためのシングルクロックを必要とする。これは、バスアーキテクチャを伴うスイッチ/ルータでは、多少の労力で可能であるが、クロスバーアーキテクチャを伴うスイッチ/ルータ上でこれを行うことは、かなり困難である。したがって当面の間は、この解決法は複雑でコストがかかるため、このような変更が交換網に実装されるかどうかは疑わしい。しかし、スイッチのコストがインターネットのものよりはるかに高い(そして消費者の経済的リターンが高い)プロセスオートメーションなどの一部の状況では、こういった方式を実装する自由があるかも知れないが、データネットワークにおいては、クロックの同期化は依然として問題である。
ネットワーク内の受信側装置に、同期化可能なクロックを備えることによって、同じ瞬間(または比較的同じ瞬間)に該クロックのすべてによって受信される「インパルス(impulse)」信号を定期的に送ることができる。インパルスクロックの精度は高くなくてもよく、この信号がすべてのクロックにほぼ同時に到達すればよい。一実施形態では、送信側装置は、同期化インパルス信号を受信すると、該送信側装置のエポックタイムスタンプを運ぶデータのパケットを、受信側装置に送信する。該データパケットは、ネットワークを介して該受信側装置へと進み、該受信側装置は、該タイムスタンプを使用して、受信側装置のエポックタイムと送信側装置のエポックタイムとの間の差を計算する。この方法により、効果的に、未知のネットワーク通過(トランジット)時間を計算式から除外することができ、これら装置が同期化して動作することを可能にする。
図1は、装置12および13に、同期化される2つの装置クロック120および130を有する、本発明の概念の一実施形態10を示す。図からわかるように、クロック120および130は、種々の周波数/波長、変調方式(たとえば802.11、ブルーティース、TV RFなど)の、有線、光(空気またはファイバのいずれを介してもよい)、または無線技術を介して、または、インパルスなどの変動を介して、同期信号を受信する機能を有する。該同期(タイミング制御)信号は、GPSシステムの場合のように、クロックを直接的かつ実際に同期化する信号ではない。GPSシステムにおいては、GPSは、毎秒インパルスを送信し、該インパルスには、アライメントの目的のために、異なるチャネル(RS232)を介して或る値(エポックタイム)が続く。ここでの同期信号は、むしろ、特定のイベントが発生したことを示す。この特定のイベントに基づいて、同期化されるべきクロックは、システムのマスタクロックの時間からどれくらい離れているかを知る。
SG110などの同期ジェネレータ(SG)を使用して、同期信号を提供する。SG110は、スイッチ/ルータ要素11の一部であってもよいし、該要素の外側にあってもよい。SG110は、イベントを定期的に信号で送る。たとえば、受信信号などの別のイベントに基づいて、同期信号を各クロック位置で生成することができ、その後、各クロックは、この信号から「カウントダウン」して、自分自身の同期パルスを生成する。
クロック120および130(および同期されるべき他のクロック)は、ルータ/スイッチのラインカード(linecard)上にあってもよいし、スマートギガビットインタフェースコンバータ(GBIC)内にあってもよいし、任意の他の場所にあってよい。スイッチ/ルータドメイン外にあるクロックは、IEEE1588を使用して、他のものと同期を取ることができる。任意のスイッチ/ルータポートクロック、例えばマスタポートクロックは、SGとして機能することができる。同期化されるべきクロックがスマートGBICの内部にある場合、SGは、スマートGBICクロックのうちの1つであってもよいことに注意されたい。SGは、赤外線受信機を介してクロックが受信する赤外線ストロボ装置であってもよいし、また、インパルスは、音または振動であってもよい。SG信号の周波数は、所望とする同期化の精度に依存するが、以下に説明するように、SG自体の安定性は問題ではない。スイッチ/ルータの実装では、SGは、その信号がスイッチ/ルータポートに伝搬されるバックプレーンクロックであってもよい。場合によっては、SG信号の周波数(頻度)は、およそ1秒であることができるが、場合によってはもっと多くてもよい。
1つの重要な側面は、特定のスイッチ/ルータに関連付けられたすべてのクロックが、ほぼ同じ瞬間にSG信号を受信しなければならない、ということである。場合によっては、インパルスがすべての装置に同時に到着するように、該インパルスの遅延を常時調節することが可能である。しかし、数ナノ秒の範囲の伝播遅延など、一部の遅延は許容される。
場合によっては、システムは、分散1588バウンダリ・クロック構成(distributed 1588 boundary clock arrangement)として使用されることができる。なぜなら、このような装置は、1ビットを周期ベースで送信する低待ち時間/低ジッタの短距離通信経路を有するためである。すべての受信機は、これらの「同期イベント」にタイムスタンプを付けることができる。このような分散システムの重要な側面は、1ビットインパルス信号の通信経路が低ジッタである、ということである。このようなシステムでは、リモート1588マスタは、ワイヤまたはファイバを介して、リモートマスタに対してスレーブであるスマートGBICに直接接続される。リモートGBICは、正常な1588メッセージを使用して、自身のクロックを、リモートマスタに対して同期化させる。リモートGBICは、同期イベント(インパルス)を見て、それにタイムスタンプを付ける。このクロックは、マスタに同期化されるので、マスタが同期イベントを見ることができるほど十分に近ければ、このタイムスタンプは、マスタが記録する値と本質的に同じ値となる。また、すべてのローカルクロックによって同期イベントが本質的に同時に受信されるという仮定のもとでは、同期イベントを見るすべてのローカルクロックもまた、ローカルタイムスタンプを生成する(関連する同期精度内で)。その後、スレーブGBICは、同じ同期イベントを見たすべてのローカルクロックに、自身のタイムスタンプを伝える。この通信は、高ジッタであってもよく、ネットワーク要素を通過すると想定される。このメッセージを受信するすべてのローカルクロックは、スレーブGBICをトラッキング(追跡)するよう、自分自身のローカルクロックを調節する。
図1に示すように、動作においては、ポートA(12)クロック120がマスタであり、ポートB(13)のクロック130を同期化しなければならない、と仮定する。このプロセスは、ポートAが時間同期メッセージ(TSM)、すなわち、ポートAのエポックタイムスタンプを埋め込んだメッセージを、ポートBに送信することによって開始する。ポートAがSGソース110からSG信号を受信するとすぐに、タイムスタンプが押されて該メッセージが送信される。示されるように、TSMは、送信側ポートのエポックタイムを運ぶので、すべてのスレーブクロックは、パケットがいつ送信されたかを知り、送信側ポートのエポックタイムを知ることとなる。このため、TSMは、問題を生じさせることなく、たとえばパケットキュー111において、スイッチ/ルータにより遅延されることができる。
例えば、コントローラ(12)の制御下で、ポートAのタイムスタンプと共に送信されたパケットは、ポートB(13)、およびクロックを同期化すべきほかのすべてのポートで捕捉される。ポートBは、パケットが開始した時を知っており(ポートAが、ポートBと同様に同じSG信号を受信した時に、パケットは開始したので)、また、パケットがポートAのタイムスタンプを有しているので、ポートBは、パケットを受信すると、該パケットがポートBに着いたときにポートBのクロックがポートAのクロックよりどれくらい進んでいるか(または遅れているか)を判断することができる。
図2Aは、パケット201が、ポートAから、たとえばポートAのエポックタイム15:06:03.8で送信されたことを示す図である。ポートBに到着するのに、8つの測定をとる(この場合、1秒の10分の1である)。TSMが到着すると、ポートBは、たとえば15:06:05.2など、それ自身のエポックタイムをマークする。
図2Bは、たとえば図1のコントローラ131によりポートBにおいて行われる計算であって、ポートBのクロックがポートAのクロックよりどれくらい離れているかを求めるための計算を示す。こうして、図示するように、パケット201の実際の到着時間は、クロック130(ポートB)から見ると、15:06:05.2である。通過(移動、transit)時間は0.8であり、これは、ポートBとポートAに同時に到着したSG信号から、ポートBによりカウントされる(たとえばコントローラ131により)。TMSがポートAから送信された時間である、送信時間(ポートBの計算による)は、15:06:04.4である。実際の送信時間(パケット201に含まれる)は、15:06:03.8である。こうして、ポートBは、ポートBにおけるクロック130がポートAにおけるクロック120より0.6早く動いていると計算することができる。
SG信号が到着したときに1つのパケットがきちんと送信されると予測することができるが、受信側ポートが、どの「瞬間(trick)」に該パケットが送信されるかを知るかぎり(これは、場合によっては、パケットメッセージ内のタイムコードにあってもよいし、または、何らかのシステム要件であってもよい)、および、次のSG信号がポートBに着く前にメッセージが到着するかぎり、パケットの送信は任意の「瞬間」であってよい。また、受信側ポートがどの「瞬間」が現在使われているかを知っていれば、メッセージを、異なる「瞬間」に異なるポートに送信することができる。
複数のスレーブクロック(複数のポート)がある場合、ポートAは、個々のメッセージを各スレーブクロックに送信することとなる可能性が最も高い。なぜならば、ポートが別個のサブネット上にあると、ブロードキャストまたはマルチキャストを実現できないことがあるからである。
スマートSGBIC実装では、すべてのSGBICが、外部ワイヤを介してデージーチェーン(縦続)になっている場合がある。或る専用のスマートGBICは、時間同期メッセージをUDPパケットとして送信することにより、SG信号もマスタクロック信号も、すべてのスマートGBICに提供することができる。
SGがルータ/スイッチ装置内にあり、SGBICがそのポート内に配置されている場合は、同期パルスをスレーブSGBICに送信する構成が必要とされる。これは、信号を、通常のGBIC/SFPソケット上の既存のトラックのうちの1つに送信することによって、可能である。例えば、GBICからホストに出力される信号ロスは、ホストボード(host board)でプルアップされる(引き上げられる)オープンコレクタ(open collector)信号である。GBICが信号ロス状態を示すと、抵抗は電圧レベルをプルアップし、論理1を形成する。受信した信号が良好である場合、GBICまたはSFPは、信号を低電圧にプルダウンし、論理0を表す。ホストがプルアップ抵抗の電圧レベルを変調する場合、適切に装備されたSGBICならば、この変調を検出することができる。しかしながら、修正が施されていないGBICまたはSFPの場合には、この変動を検出できず、通常の信号ロス機能は妨害されないであろう。
SG信号をインパルスと考える場合、この「インパルス」は、外部で作成されてもよいし、マスタからスレーブ(複数可)に送信されるパケットの統計測定値から導出されてもよい。統計測定値を使用してすべてのクロックを同じ周波数と位相に同期化すると、インパルスは、すべてのポートが同時に気づくように導出されることができる(たとえば1秒のインパルス)。
図3Aは、マスタポートにおける、同期化を開始するプロセスの一実施形態30を示す。プロセス301は、SGインパルスの受信を待つ。SGインパルス信号が受信されると、プロセス302は、ポートAのクロック120と協働してタイムスタンプし、メッセージパケットをポートBに送信する。必要に応じて、プロセス303および304において、他の装置にパケットを送信する。これらの信号は、シーケンシャルなSGパルスであってもよく、同じSGパルス内の「フォーカス(focus)」をいくつか「オフセット」したものでもよい。
図3Bは、スレーブポートBにおける、同期化を終了するプロセスの一実施形態31を示す。プロセス310では、ポートBは、インパルス信号の受信を待つ。インパルス信号が受信されると、プロセス311では、クロック130によって維持される、インパルス信号の時間をマーク(記録)する。この「時間」は、プロセス312において捕捉される、ポートBのエポックタイムとなる。
プロセス313では、タイムスタンプが押されたメッセージをマスタポートから受信した時を判断し、自身のエポックタイムを使用して到着時間を記録する。その後、図2Bに示すように、プロセス314では、クロックAに対するクロックBのドリフトを計算する。プロセス305では、ドリフトを補正するのに必要な何らかの調節を、クロックBに対して行う。
同期化の正確さは、インパルス信号と、ポートAからのタイムスタンプを伴うメッセージの受信との間の間隔に依存する。スレーブクロックは、マスタと比べて各々ドリフトし、ドリフトレート(ドリフトの度合い)は、スレーブクロック自体の性質によって制御される。各スレーブクロックが、どれくらいドリフトしているのかを知ってから該ドリフトを調節するので、すべての調節を1度に行うか、または所定時間に渡って行うように、各クロック調節をポートごとに個々に行うことが可能になる。この調節は、SGインパルス間で測定されたドリフトレートを使用して行われることができ、よって、或る一時点で補正すべき量を判断することができる。これにより、或る任意のサイクルで大きな調節をする必要性が除去される。
一実施形態においては、SG信号は、無線RF、ケーブルワイヤ、音声、振動、光のうちの選択された機構によって、クロックに送信される。また、一実施形態においては、SG信号は、電子カウンタ、局部発振器、PLL、周波数ジェネレータ、GPS受信機のうちの選択された機構によって生成される。
本発明および本発明の利点を詳細に説明したが、特許請求の範囲が規定する本発明の精神および範囲から離れることなく、本明細書において、種々の変更、置換、代替が可能であることを理解されたい。さらに、本出願の範囲は、本明細書に記述されたプロセス、機械、製造、材料の組成、手段、方法、ステップの特定の実施形態に限定することを意図したものではない。当業者であれば本発明の開示から容易に理解されるように、本明細書に記述されている対応する実施形態と実質的に同じ機能を行うかまたは実質的に同じ結果を達成することのできる、既存または今後開発されるプロセス、機械、製造、材料の組成、手段、方法、ステップを、本発明にしたがって使用することができる。従って、特許請求の範囲中にこのようなプロセス、機械、製造、材料の組成、手段、方法、ステップを含めることを意図したものである。
同期化すべき2つの装置クロックを有する、本発明の概念の一実施形態を示す図。 クロックの同期化のために行う計算を説明する図。 クロックの同期化のために行う計算を説明する図。 クロック同期化を確立するプロセスの一実施形態を示す図。 クロック同期化を確立するプロセスの一実施形態を示す図。
符号の説明
12、13 装置
110 同期ジェネレータ
120、130 装置クロック
201 パケット

Claims (9)

  1. タイミング制御信号を実質的に同時に受信するようにそれぞれが構成された、ネットワークの送信側装置(12)および受信側装置(13)と、
    前記送信側装置のコントローラ(121)であって、前記タイミング制御信号の受信に関連づけられた既知の定まった時間において、ネットワークを介して前記送信側装置から前記受信側装置に送信されるメッセージに、タイムスタンプを押すように動作可能であり、該タイムスタンプは、該送信側装置のエポックタイムである、コントローラと、
    前記受信側装置のコントローラ(131)であって、受信した前記メッセージのうちの1つから、前記タイムスタンプが押されたエポックタイムと、該受信側装置における前記タイミング制御信号の受信の前記定まった時間から計算された通過時間とに基づいて、前記受信側装置のエポックタイムと前記送信側装置のエポックタイムとの間の差を求めるよう動作可能なコントローラと、
    を備えるネットワーク同期化システム。
  2. 前記定まった時間は、前記送信側装置が前記タイミング制御信号を受信した際の時間である、
    請求項1に記載のシステム。
  3. 前記送信側装置は、複数の前記受信側装置にメッセージを送信し、該メッセージのそれぞれは、該送信側装置のエポックタイムのタイムスタンプを運び、
    前記メッセージのそれぞれは、前記タイミング制御信号の受信から、既知の異なるオフセットされた時点で送信される、
    請求項1に記載のシステム。
  4. 前記受信側装置においてクロック(130)をさらに備え、
    前記コントローラは、前記受信側装置のクロックのドリフトを調節するためにドリフト計算(314)を行い、該ドリフト計算は、前記求められたエポックタイムの差に基づく、
    請求項1に記載のシステム。
  5. 前記タイミング制御信号は、無線RF、ケーブルワイヤ、音声、振動、光からなるリストから選択された機構によって、前記送信側装置および前記受信側装置に送信される、
    請求項1に記載のシステム。
  6. 前記タイミング制御信号は、電子カウンタ、局部発振器、PLL、周波数ジェネレータ、GPS受信機からなるリストから選択された機構によって生成される、
    請求項1に記載のシステム。
  7. 空間的に離れたネットワーク要素におけるクロックを同期化する方法であって、
    実質的に同時にクロックに到着するインパルスを、複数の該クロックに送信するステップ(301、310)と、
    前記クロックのうちの1つで前記インパルスが受信されると、送信側のクロック(120)のエポックタイムを有するメッセージを、ネットワーク装置(111)を介して、少なくとも1つのターゲットクロック(130)に送信するステップ(302)と、
    前記メッセージをターゲットクロックで受信すると、該ターゲットクロックにおいて、前記タイムスタンプに含まれる前記送信側クロックのエポックタイムを使用して、該ターゲットクロックのエポックタイムと該送信側クロックのエポックタイムとの間の差を計算するステップ(314)と、
    を含む、方法。
  8. 前記計算は、
    前記ターゲットクロックのエポックタイムを前記送信側クロックのエポックタイムと比較するステップと、
    前記タイムスタンプを運ぶメッセージのネットワーク通過時間に基づいて前記ターゲットクロックのエポックタイムを調節するステップと、
    を含む、請求項7に記載の方法。
  9. 前記調節は、
    前記インパルスの受信から、前記メッセージが前記ターゲットクロックに到着した時間までに経過した時間をカウントすることを含む、
    請求項8に記載の方法。
JP2006127556A 2005-05-12 2006-05-01 ネットワークを介した時間同期化システムおよび方法 Active JP4987346B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/127,354 2005-05-12
US11/127,354 US7573914B2 (en) 2005-05-12 2005-05-12 Systems and methods for synchronizing time across networks

Publications (2)

Publication Number Publication Date
JP2006319972A JP2006319972A (ja) 2006-11-24
JP4987346B2 true JP4987346B2 (ja) 2012-07-25

Family

ID=36571718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006127556A Active JP4987346B2 (ja) 2005-05-12 2006-05-01 ネットワークを介した時間同期化システムおよび方法

Country Status (4)

Country Link
US (1) US7573914B2 (ja)
JP (1) JP4987346B2 (ja)
DE (1) DE102006012466A1 (ja)
GB (1) GB2426164B (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2886793A1 (fr) * 2005-06-06 2006-12-08 France Telecom Procede et systeme de transmission d'un rythme de synchronisation sur un lien reseau de technologie ethernet et leurs applications
US7573865B2 (en) * 2005-09-20 2009-08-11 Freescale Semiconductor, Inc. Method of synchronizing a wireless device using an external clock
US20080065925A1 (en) * 2006-09-08 2008-03-13 Oliverio James C System and methods for synchronizing performances of geographically-disparate performers
US20080069150A1 (en) * 2006-09-19 2008-03-20 Sig Harold Badt Precision Time Protocol Emulation for Network Supportive of Circuit Emulation Services
US7689854B2 (en) * 2006-09-22 2010-03-30 Agilent Technologies, Inc. Method and apparatus for establishing IEEE 1588 clock synchronization across a network element comprising first and second cooperating smart interface converters wrapping the network element
US8325767B2 (en) * 2006-09-29 2012-12-04 Agilent Technologies, Inc. Enhancement of IEEE 1588 synchronization using out-of-band communication path
CN101399757B (zh) * 2007-09-25 2011-02-02 华为技术有限公司 跟踪时钟源的方法和装置
US7903601B2 (en) * 2007-11-08 2011-03-08 Harris Corporation Asynchronous dynamic network discovery for low power systems
GB2454936B (en) * 2007-11-23 2012-09-19 Ubiquisys Ltd Oscillator calibration
US7680154B2 (en) * 2007-12-31 2010-03-16 Intel Corporation Methods and apparatus for synchronizing networked audio devices
EP2159940A1 (en) * 2008-08-29 2010-03-03 ABB Research LTD Time synchronization in industrial process control or automation systems
US8064485B1 (en) * 2008-11-14 2011-11-22 Cisco Technology, Inc. System and method for providing quality inter-domain network time transport
US8416763B1 (en) 2008-11-14 2013-04-09 Cisco Technology, Inc. System and method for providing quality inter-domain network time transport
KR101524285B1 (ko) * 2009-02-02 2015-06-01 삼성전자주식회사 통신시스템에서 시간 동기화 장치 및 방법
US8571014B2 (en) 2010-03-02 2013-10-29 Vitesse Semiconductor Corporation Distributed packet-based timestamp engine
US9094564B2 (en) * 2010-05-07 2015-07-28 Microsoft Technology Licensing, Llc Clock synchronization for shared media playback
US8583957B2 (en) * 2010-07-27 2013-11-12 National Instruments Corporation Clock distribution in a distributed system with multiple clock domains over a switched fabric
US20120030496A1 (en) * 2010-07-30 2012-02-02 Sundeep Chandhoke Specification of Isochronous Data Transfer in a Graphical Programming Language
US9042366B2 (en) 2010-09-30 2015-05-26 Vitesse Semiconductor Corporation Timestamp predictor for packets over a synchronous protocol
US8693506B2 (en) * 2010-11-02 2014-04-08 Alcatel Lucent Transparent clock adaptor for a network device
EP2455830A1 (de) * 2010-11-23 2012-05-23 Siemens Aktiengesellschaft Verfahren zur Erfassung von Eingangssignaländerungen
CN102004440B (zh) * 2010-12-09 2012-05-30 保定维特瑞交通设施工程有限责任公司 交通管理***的时间同步控制装置
FR2969766B1 (fr) * 2010-12-27 2013-05-10 Thales Sa Procede de synchronisation de systemes optroniques et ensemble de systemes optroniques synchronises selon ce procede
EP2801162B1 (en) * 2012-01-04 2016-12-07 Marvell World Trade Ltd. Method and apparatus for communicating time information between time-aware devices
US9570124B2 (en) 2012-01-11 2017-02-14 Viavi Solutions Inc. High speed logging system
GB2502349B (en) 2012-05-25 2019-03-06 Nidec Control Techniques Ltd Method and system for communicating between devices
EP2915287B1 (en) 2012-10-30 2018-12-05 Viavi Solutions Inc. Method and system for identifying matching packets
US9525750B2 (en) 2013-02-13 2016-12-20 Viavi Solutions Inc. Method of collecting information about test devices in a network
US9313116B2 (en) 2013-02-13 2016-04-12 ViaviSolutions Inc. Enhanced retry method
US9706508B2 (en) * 2013-04-05 2017-07-11 Honeywell International Inc. Integrated avionics systems and methods
US9438497B2 (en) 2013-05-06 2016-09-06 Viavi Solutions Inc. Method and system for measuring packet loss
DE102013105517A1 (de) * 2013-05-29 2014-12-18 Weidmüller Interface GmbH & Co. KG Verfahren zum Erfassen einer Senderortszeit in einem Empfänger
US10602471B2 (en) * 2017-02-08 2020-03-24 Htc Corporation Communication system and synchronization method
US10355978B2 (en) 2017-06-19 2019-07-16 Hewlett Packard Enterprise Development Lp Calculating times to live for transaction requests
GB2572463B (en) 2018-03-29 2020-12-16 Cirrus Logic Int Semiconductor Ltd Clock-controlled circuitry
CN108259109B (zh) * 2018-03-30 2019-12-13 新华三技术有限公司 Ptp域中的网络设备及tod同步方法
US10505651B1 (en) 2018-08-03 2019-12-10 Whelen Engineering Company, Inc. Precision time synchronization over standardized networking protocols
US10826502B1 (en) 2018-11-05 2020-11-03 Nima Badizadegan Field programmable gate array with external phase-locked loop
AT523930B1 (de) * 2020-11-06 2022-01-15 B & R Ind Automation Gmbh Zeitsynchronisation in einem Echtzeit-Netzwerk

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2300789B (en) 1995-05-12 2000-04-05 Gen Datacomm Adv Res Data network
US5812749A (en) 1996-12-27 1998-09-22 Mci Communication Corporation Method of and system for testing network time protocol client accuracy
NO20006684D0 (no) 2000-12-28 2000-12-28 Abb Research Ltd Tidssynkronisering
JP3558599B2 (ja) * 2001-02-02 2004-08-25 日本電気株式会社 データ伝送システム及びデータ伝送方法
US6985975B1 (en) * 2001-06-29 2006-01-10 Sanera Systems, Inc. Packet lockstep system and method
US20070100473A1 (en) * 2003-07-01 2007-05-03 Freescale Semiconductor Inc. System and method for synchronization of isochronous data streams over a wireless communication link
US20050047445A1 (en) * 2003-08-29 2005-03-03 Stepanov Dmitrii Yu Clock signal distribution network and method
WO2005077063A2 (en) * 2004-02-09 2005-08-25 Semtech Corporation Method and apparatus for aligning time references when separated by an unreliable data packet network
US7940875B2 (en) * 2004-09-13 2011-05-10 Agilent Technologies, Inc. System and method for coordinating the actions of a plurality of devices via scheduling the actions based on synchronized local clocks
US8930579B2 (en) 2004-09-13 2015-01-06 Keysight Technologies, Inc. System and method for synchronizing operations of a plurality of devices via messages over a communication network
DE102004055105A1 (de) 2004-11-15 2006-05-24 Bosch Rexroth Aktiengesellschaft Verfahren zur Zeitsynchronisation in einem zyklisch arbeitenden Kommunikationssystem

Also Published As

Publication number Publication date
GB0607387D0 (en) 2006-05-24
JP2006319972A (ja) 2006-11-24
GB2426164B (en) 2010-05-26
GB2426164A (en) 2006-11-15
DE102006012466A1 (de) 2006-11-16
US7573914B2 (en) 2009-08-11
US20060256820A1 (en) 2006-11-16

Similar Documents

Publication Publication Date Title
JP4987346B2 (ja) ネットワークを介した時間同期化システムおよび方法
US8018968B2 (en) System and method for high precision clock recovery over packet networks
KR101426325B1 (ko) 패킷-교환 네트워크를 위한 네트워크 요소
US7689854B2 (en) Method and apparatus for establishing IEEE 1588 clock synchronization across a network element comprising first and second cooperating smart interface converters wrapping the network element
EP2497211B1 (en) Method and apparatus for optimizing packet timing transport
US8126333B2 (en) Optical transmission system and synchronization method using time reference pulse
CN113497803B (zh) 使用商品nic/交换机进行tdma联网的网络元件
KR100741213B1 (ko) 패킷망에서의 클록 도메인의 정렬 방법 및 장치
EP2430784B1 (en) Network timing distribution and synchronization using virtual network delays
US9553713B2 (en) Method and system for transmitting clock reference streams with timestamps directly to audio/video end nodes in an audio/video bridging network
Weibel High precision clock synchronization according to IEEE 1588 implementation and performance issues
EP2572462A1 (en) Optimizing timing packet transport
US9065748B2 (en) Symmetrical latency with TDM circuit emulated service
Diarra et al. Improved clock synchronization start-up time for Ethernet AVB-based in-vehicle networks
Subrahmanyan Timing recovery for IEEE 1588 applications in telecommunications
KR20100048124A (ko) 근거리 통신망에서의 시간 동기화 방법
KR20160024782A (ko) 수동 광 가입자망에서의 망동기 전달 장치 및 방법
Lee et al. NetFPGA based IEEE 1588 module for time-synchronized software-defined networking
JP2023094100A (ja) 通信装置及び通信システム
KR20120116842A (ko) 대형 네트워크 상에서 정밀한 클록 분배를 달성하기 위한 원더 누적을 극복하기 위한 시스템 및 방법

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070511

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120425

R150 Certificate of patent or registration of utility model

Ref document number: 4987346

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250